KR101138701B1 - 전하 캐리어들의 수명을 측정하는 방법 및 장치 - Google Patents

전하 캐리어들의 수명을 측정하는 방법 및 장치 Download PDF

Info

Publication number
KR101138701B1
KR101138701B1 KR1020107007585A KR20107007585A KR101138701B1 KR 101138701 B1 KR101138701 B1 KR 101138701B1 KR 1020107007585 A KR1020107007585 A KR 1020107007585A KR 20107007585 A KR20107007585 A KR 20107007585A KR 101138701 B1 KR101138701 B1 KR 101138701B1
Authority
KR
South Korea
Prior art keywords
semiconductor structure
layer
electrode
measuring
semiconductor
Prior art date
Application number
KR1020107007585A
Other languages
English (en)
Other versions
KR20100057079A (ko
Inventor
프레데릭 알리베르
올레그 코논척
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20100057079A publication Critical patent/KR20100057079A/ko
Application granted granted Critical
Publication of KR101138701B1 publication Critical patent/KR101138701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

전하 캐리어들의 수명의 측정 장치는, 측정 위치에 대하여 자외선 방사를 인도하는 수단들을 포함하는 측정 프로브를 포함한다. 측정 프로브는 측정 위치에 대하여 소정의 공간적인 관계로 제공된 적어도 하나의 전극을 더 포함한다. 장치는, 측정 위치에 대하여 마이크로웨이브 방사를 인도하도록 구성된 마이크로웨이브 소스, 자외선 방사에 반응하여 측정 위치에서 반사된 마이크로웨이브 방사의 강도의 변화를 측정하도록 구성된 마이크로웨이브 검출부, 및 반도체 구조를 수용하고, 반도체 구조의 일부에 전기적 접촉을 제공하도록 구성된 반도체 구조 수용부를 포함한다. 추가적으로, 측정 위치에서 반도체 구조의 적어도 하나의 일부를 위치시키도록 측정 프로브에 대하여 기판 수용부를 이동시키는 수단들이 제공된다. 장치는, 반도체 구조 수용부와 전극 사이에 바이어스 전압을 인가하도록 구성된 전원을 더 포함한다.

Description

전하 캐리어들의 수명을 측정하는 방법 및 장치{Method and apparatus for measuring a lifetime of charge carriers}
본 발명은 전체적으로 반도체 구조 내의 전하 캐리어들의 수명을 측정하는 방법 및 장치와 직접적으로 관련된다.
집적 회로들은 수많은 개별적인 회로 요소들, 예를 들어, 트랜지스터들, 캐패시터들 및 저항들과 같은 회로 요소들을 포함한다. 이러한 회로 요소들은, 메모리 소자들, 로직 소자들, 및 마이크로 프로세서들과 같은 복잡한 회로들을 형성하기 위하여, 전기전도성 부분들의 수단들에 의하여 연결된다. 현대의 집적 회로들에 있어서, 상기 회로 요소들은 소위 절연체 상 반도체(semiconductor on insulator) 구조 상에 및 그 내에 형성된다. 절연체 상 반도체 구조는 반도체 물질의 층, 예를 들어 실리콘의 층을 포함하고, 이러한 층은 기판 상에 제공된 절연 물질의 층 상에 형성된다. 상기 절연 물질은, 예를 들어, 실리콘 산화물을 포함할 수 있고, 또한 상기 기판은 실리콘 웨이퍼를 포함할 수 있다.
회로 요소들의 특성들은 반도체 물질의 층의 특성들에 민감할 수 있다. 특히, 회로 요소들의 특성들은 반도체 물질의 층 내의 전하 캐리어들(전자들 및 정공들)의 재결합 수명에 의하여 영향받을 수 있다. 따라서, 반도체 물질의 층 내의 전자들 및/또는 정공들의 재결합 수명을 측정하는 것이 바람직할 수 있다.
현재 기술에 따른 재결합 전하 캐리어들의 수명을 측정하는 방법에 있어서, 반도체 웨이퍼는 마이크로웨이브 방사를 이용하여 조사된다. 상기 웨이퍼 내의 전하 캐리어들의 농도에 관련된 상기 마이크로웨이브 방사에 대한 상기 웨이퍼의 반사율은 반사된 마이크로웨이브 방사의 강도를 측정함에 따라 모니터된다. 레이저 펄스가 상기 웨이퍼에 인가되어, 상기 웨이퍼 내에 전자-정공 쌍들을 생성한다. 상기 전자-정공 쌍들의 생성에 따라, 상기 전하 캐리어들의 농도, 특히 소수 캐리어들의 농도가 증가된다. 이에 따라, 과잉 소수 캐리어들이 상기 웨이퍼 내에 생성된다. 상기 과잉 소수 캐리어들의 생성은 상기 마이크로웨이브 방사에 대한 상기 웨이퍼의 반사율을 증가시킨다.
그후에, 상기 과잉 소수 캐리어들은 다수 캐리어들과 재결합될 수 있고, 이에 따라 상기 마이크로웨이브 방사에 대한 상기 웨이퍼의 반사율을 감쇠시킨다. 상기 과잉 소수 캐리어들의 수명과 관련될 수 있는 감쇠의 시간 상수가 결정될 수 있다.
현재 기술에 따른 전하 캐리어들의 수명의 결정 방법의 일 예에 있어서, 하기의 지수 함수가 일정 시간 동안 측정된 측정 데이터에 적용될 수 있고, 상기 일정 시간동안 반사율 감쇠들은 대략 지수함수적이다.
R(t) = A + B exp(-t/τ1)
여기에서 "t"는 레이저가 펄스된 후 지나간 시간을 나타내고, "A", "B" 및 "τ1" 은 "R(t)"가 일정 시간 동안 얻은 측정된 반사율 수치들을 가능한 근접하게 나타내도록 적용된 파라미터들이다. 파라미터 "τ1"는 "주 모드 수명"을 나타내고, 상기 과잉 소수 캐리어들의 수명의 측정을 제공할 수 있다.
현재 기술에 따른 전하 캐리어들의 수명의 결정 방법의 다른 예에 있어서, 측정된 반사율과 레이저 펄스가 적용하기 전에 결정된 반사율 사이의 차이를 나타내는 다른 신호가 "1/e"에 의하여 감쇠되는 시간이 결정된다. 여기에서, "e"는 본 기술 분야의 당업자에게 공지된 오일러 수(Euler's number)이다. "V0"가 다른 신호의 최대 값인 경우에 있어서, 다른 신호가 "V0" 로부터 "V0/e" 까지로 감쇠되는 시간 "τe"이 측정된다. 상기 시간 "τe"는 "1/e 수명"으로 나타나고, 또한 상기 과잉 소수 캐리어들의 수명의 측정을 제공할 수 있다.
상기 과잉 소수 캐리어들의 수명은 웨이퍼의 부피 내에서의 재결합 중심들에서의 전하 캐리어들의 재결합에 의하여 영향을 받을 수 있고, 또한 상기 웨이퍼의 표면에서의 전하 캐리어들의 재결합에 의하여 영향을 받을 수 있다. 상기 부피 내에서의 전하 캐리어들의 재결합은 부피 재결합 수명에 의하여 특징될 수 있고, 상기 표면에서의 전하 캐리어들의 재결합은 표면 재결합 수명에 의하여 특징될 수 있다.
상기 부피 재결합 수명은, 상기 웨이퍼의 부피 내의 재결합 중심들에서만 재결합이 발생하는 경우에 얻을 수 있는 과잉 전하 캐리어들의 수명에 의하여 정의될 수 있다. 이는 상기 웨이퍼 물질의 양적으로 특징된 특성들이고, 상기 웨이퍼의 기하학적 구조에 실질적으로 무관할 수 있다.
상기 표면 재결합 수명은, 상기 웨이퍼의 표면에서만 재결합이 발생하는 경우에 얻을 수 있는 전하 캐리어들의 수명에 의하여 정의될 수 있다. 이는 상기 웨이퍼의 기하학적 구조에 의하여 영향받을 수 있고, 특히 상기 웨이퍼의 두께에 의하여 영향받을 수 있고, 반면 상기 웨이퍼의 두께가 감소할수록 상기 표면 재결합 수명이 증가할 수 있다.
웨이퍼 내의 과잉 소수 캐리어들의 수명이 결정되는 경우에 있어서, 상기 전하 캐리어들의 재결합이 상기 웨이퍼의 표면에서 주도적으로 발생하는 경우에는, 측정된 수명은 표면 재결합 수명과 거의 동일할 수 있다. 그러나, 상기 전하 캐리어들의 재결합이 상기 웨이퍼의 부피 내에서 주도적으로 발생하는 경우에는, 측정된 수명은 부피 재결합 수명과 거의 동일할 수 있다. 상기 표면 상의 전하 캐리어 재결합의 속도와 상기 부피 내에서의 전하 캐리어 재결합의 속도가 동일한 크기의 자리수인 경우에 있어서, 과잉 소수 캐리어의 수명의 측정은 상기 표면 재결합 수명과 상기 부피 재결합 수명에 의존한 수치일 수 있다.
이에 따라, 상기 부피 재결합 수명의 측정은 상기 표면 재결합 수명을 증가시키기 위한 제공부(provision)들을 요구할 수 있고, 이에 따라 전하 캐리어 재결합은 상기 웨이퍼의 부피 내에서 주도적으로 발생된다. 이러한 제공부들은 "표면의 패시베이션(passivation)"으로 통상적으로 정의된다. 현재 기술에 따른 부피 재결합 수명의 결정 방법들의 예들에 있어서, 상기 부피 재결합 수명에 비하여 10배 큰 표면 재결합 수명을 얻는 것이 바람직할 수 있다. 현재 기술에 있어서, 상기 웨이퍼의 두께를 증가시키거나, 상기 웨이퍼의 표면 상에 실리콘 산화물의 층을 성장시키거나, 측정을 수행하기 전에 상기 웨이퍼를 희석된 불산 내로 침지시키거나, 또는 상기 웨이퍼가 요오드 용액 내에 침지되는 동안 측정을 수행함에 의하여, 상기 표면에서 전하 캐리어들의 재결합의 경향을 감소시키는 것이 제안되어 왔다.
절연체 상 반도체 구조의 반도체 물질의 층의 과잉 소수 캐리어들의 수명을 측정하는 것은 이와 관련된 특정 문제점을 포함하고, 이에 대하여는 하기에 설명하기로 한다.
먼저, 반도체 물질의 층의 과잉 소수 캐리어들을 선택적으로 생성하기 위하여, 자외선 범위의 레이저 펄스가 사용될 수 있다.
상대적으로 긴 파장을 가지는 레이저 펄스, 예를 들어 전자기적 스펙트럼의 근적외선 범위의 레이저 펄스가 절연체 상 반도체 구조에 인가되는 경우에 있어서, 상기 반도체 층과 상기 기판이 모두 상기 레이저 펄스에 의하여 조사될 수 있고, 이는 근적외선 광에 대한 실리콘과 같은 반도체 물질들의 흡수 계수가 상대적으로 낮아서, 상기 레이저 펄스가 상기 반도체 물질의 층을 투과하기 때문이다. 이에 따라, 마이크로웨이브 방사에 대한 상기 절연체 상 반도체 구조의 반사율에 영향을 줄 수 있는 과잉 소수 캐리어들이 상기 기판 내에 및 상기 반도체 물질의 층 내에 생성될 수 있다.
절연체 상 반도체 구조 내의 과잉 소수 캐리어들의 수명의 측정이 적외선 광을 포함하는 레이저 펄스의 수단들에 의하여 수행되는 경우에는, 상기 반도체 물질의 층 내의 과잉 소수 캐리어들과 상기 기판 내의 과잉 소수 캐리어들 모두가 마이크로웨이브 방사에 대한 상기 절연체 상 반도체 구조의 반사율에 영향을 줄 수 있고, 이에 따라 상기 반도체 물질의 층의 기여를 상기 기판의 기여로부터 분리하기 어려울 수 있다.
그러나, 자외선 방사는 상기 반도체 물질의 층 내에서 상대적으로 넓은 범위에서 흡수될 수 있고, 이에 따라 과잉 소수 캐리어들은 상기 반도체 물질의 층 내에서만 실질적으로 생성될 수 있다. 이에 따라, 측정에 대한 상기 기판의 영향은 감소될 수 있다.
또한, 상기 반도체 물질의 층 내의 전하 캐리어들은 상기 반도체 물질의 층의 표면에서 및 상기 반도체 물질의 층과 상기 기판 사이의 계면에서 모두 재결합될 수 있다. 이에 따라, 상기 반도체 물질의 층 내의 부피 재결합 수명을 측정하기 위하여, 상기 표면에서 상기 전하 캐리어들의 재결합의 경향을 감소시키도록 상기 반도체 물질의 층의 표면을 패시베이션하는 것이 바람직할 수 있고, 또한 상기 반도체 물질의 층과 상기 절연 물질의 층 사이의 계면에서 상기 전하 캐리어들의 재결합의 경향을 감소시키는 제공부들을 형성하는 것이 바람직할 수 있다.
현재 기술에 있어서, 상술한 바와 같은 기술들과 유사한 패시베이션 기술들을 상기 반도체 물질의 층의 표면에 적용하는 것이 제시되어 왔고, 또한 상기 반도체 물질의 층과 상기 기판 사이에 바이어스 전압을 인가하는 것이 제시되어 왔다. 이러한 목적을 위하여, 접지 콘택이 상기 반도체 물질의 층의 표면에 제공될 수 있고, 또한 상기 기판이 전압 소스에 연결될 수 있다.
상기 반도체 물질의 층과 상기 절연층 사이의 계면에서 상기 반도체 물질의 층 내에 다수 캐리어들의 축적이 생성되도록 바이어스 전압의 극성이 결정될 수 있고, 또는 상기 계면에서 반전(inversion)이 생성되도록 바이어스 전압의 극성이 결정될 수 있고, 이때에 상기 계면에서의 주 전하 캐리어들의 밀도는 감소된다. 축적이 생성되는 경우에 있어서, 상기 계면에서의 전기장은 부 전하 캐리어들을 상기 계면으로부터 멀리 이동시킨다. 반전이 생성되면, 상기 계면에서의 소수 캐리어들에 대한 재결합 파트너들의 밀도가 감소된다. 따라서, 축적 및 반전 모두는 상기 반도체 물질의 층과 상기 절연층 사이의 계면에서 재결합의 경향을 감소시킬 수 있다.
현재 기술에 따른 절연체 상 반도체 구조 내의 전하 캐리어들의 수명의 측정 방법의 문제점은, 바이어스 전압에 의하여 생성된 전기장이 접지 콘택의 인접 영역에서만 적절하게 한정될 수 있다는 것이다. 이에 따라, 상기 접지 콘택의 인접 영역 내의 상기 반도체 물질의 층과 상기 절연층 사이의 계면에서는 적절한 축적 또는 반전을 얻을 수 있는 반면, 상기 접지 콘택으로부터 이격됨에 따라 얻을 수 없다. 이에 따라, 상기 접지 콘택으로부터 이격되어 위치한 절연체 상 반도체 구조의 일부들에 있어서, 상기 반도체 물질의 층과 상기 절연층 사이의 계면에서의 원하지 않는 높은 전하 캐리어들의 재결합의 경향을 얻을 수 있다.
현재 기술에 따른 절연체 상 반도체 구조 내의 전하 캐리어들의 수명의 측정 방법의 다른 문제점은 상기 접지 콘택과 상기 기판 사이에 인가된 전기장이 상기 절연층을 통하는 누설 전류를 생성할 수 있다는 점이다. 현재 기술에 따른 전하 캐리어들의 수명의 측정 방법에서 상대적으로 높은 바이어스 전압을 요구할 수 있으므로, 상대적으로 높은 누설 전류가 발생될 수 있고, 상기 절연층을 통하여 새로운 누설 경로가 생성될 수 있다. 또한, 누설은 상기 절연체 상 반도체 구조의 에지들에서 발생될 수 있다. 상기 누설 전류는 상기 전하 캐리어 수명의 측정에 부정적인 영향을 줄 수 있고, 이는 재결합되는 캐리어들을 치환하는 추가적인 캐리어들을 제공하거나(잘못된 과대 측정된 수명 수치들을 유도함), 또는 아직 재결합되지 않은 캐리어들을 제거하기 때문이다(잘못된 과소 측정된 수명 수치들을 유도함).
본 발명의 목적은 상술한 문제점들을 방지할 수 있거나 또는 적어도 감소시킬 수 있는 전하 캐리어들의 수명의 측정 장치 및 방법을 제공하는 것이다.
본 발명에 따른 전하 캐리어들의 수명의 측정 장치는, 측정 위치에 자외선 방사를 인도하는 수단들을 포함하는 측정 프로브를 포함한다. 선택적으로, 상기 측정 프로브는, 상기 측정 위치에 대하여 소정의 공간적인 관계로 제공된 적어도 하나의 전극을 더 포함한다. 상기 장치는, 상기 측정 위치에 대하여 마이크로웨이브 방사를 인도하도록 구성된 마이크로웨이브 소스, 상기 자외선 방사에 반응하여 상기 측정 위치에서 반사된 마이크로웨이브 방사의 강도의 변화를 측정하도록 구성된 마이크로웨이브 검출부, 및 반도체 구조를 수용하도록 구성되고, 상기 반도체 구조의 일부에 전기적 접촉을 제공하는 반도체 구조 수용부를 더 포함한다. 추가적으로, 상기 측정 위치에서 상기 반도체 구조의 적어도 하나의 일부를 위치시키도록 상기 측정 프로브에 대하여 상기 반도체 구조 수용부를 이동시키는 수단들이 제공된다. 상기 장치는, 상기 반도체 구조 수용부와 상기 전극 사이에 바이어스 전압을 인가하도록 구성된 전원을 더 포함한다.
상기 적어도 하나의 전극과 상기 측정 프로브 사이의 소정의 공간적인 관계에 의하여, 상기 측정 위치에서 상기 반도체 구조 내의 소정의 전기장 분포를 얻을 수 있다. 이에 따라, 상기 측정 위치에서 적절하게 한정된 바이어스 전압을 얻을 수 있다. 상기 전극은 상기 측정 프로브의 일부이므로, 상기 반도체 구조 상에 다른 위치들에서 측정들을 수행하기 위하여 상기 측정 프로브는 상기 반도체 구조 수용부에 대하여 이동할 때에, 상기 소정의 공간적인 관계가 유지된다. 따라서, 상기 반도체 구조 상에 다른 위치들에서의 측정들은 적절하게 한정된 측정 조건들 하에서 수행될 수 있다.
또한, 상기 적어도 하나의 전극은 상기 측정 위치의 인접 영역 내에 제공될 수 있다. 따라서, 상기 바이어스 전압은 상기 측정 위치의 인접 영역 내에 선택적으로 인가될 수 있다. 따라서, 상기 인가된 전기장은 상기 측정 위치의 인접 영역 내에서 잘 제어되고, 이에 따라 상기 반도체 물질의 층과 상기 절연층 사이의 계면에서 축적 또는 반전 층의 제어를 유도한다.
일실시예에 있어서, 상기 적어도 하나의 전극은 상기 측정 위치에 인접하게 제공된 하나의 전극을 포함한다. 따라서, 상기 바이어스 전압은 편리한 방식으로 상기 측정 위치의 인접 영역에 인가될 수 있다.
다른 실시예에 있어서, 상기 적어도 하나의 전극은 제1 전극 및 제2 전극을 포함하고, 상기 측정 위치는 상기 제1 전극과 상기 제2 전극 사이에 위치한다. 이러한 전극 배열은 구현될 상기 반도체 구조의 표면에 평행한 방향으로 전기장의 상대적으로 작은 요소를 얻을 수 있다. 따라서, 상기 측정 위치에서 생성된 전하 캐리어들을 상기 측정 위치로부터 멀어지는 방향으로 이동시키는 상기 반도체 구조 내의 전류들이 감소될 수 있다. 이것은 상기 측정의 정확성을 개선시킬 수 있다.
상기 적어도 하나의 전극은 제1 라인을 따라서 배열된 복수의 제1 전극들 및 제2 라인을 따라서 배열된 복수의 제2 전극들을 포함하고, 상기 제2 라인은 상기 제1 라인에 평행하고, 상기 측정 위치는 상기 제1 라인 및 상기 제2 라인 사이에 위치한다. 이를 대신하여, 또는 추가적으로, 상기 적어도 하나의 전극은 상기 측정 위치를 원형으로 둘러싸는 복수의 전극들을 포함할 수 있다. 따라서, 소정의 전기장 분포들을 상기 측정 위치에서 구현할 수 있다.
상기 적어도 하나의 전극은, 상기 반도체 구조를 천공하도록 구성된 바늘을 포함할 수 있다. 따라서, 상기 반도체 물질의 층이 전기적 절연 물질의 층으로 덮인 경우에서도, 상기 반도체 구조 내에 제공된 반도체 물질의 층에 전기적 연결부가 제공될 수 있으며, 상기 전기적 절연 물질의 층은, 예를 들어, 상기 반도체 구조의 표면을 패시베이션하기 위하여 의도적으로 형성될 수 있고, 또는 상기 반도체 구조가 공기 및/또는 습기에 노출되는 경우 상기 반도체 물질의 산화에 의하여 비의도적으로 형성될 수 있다.
다른 실시예들에 있어서, 상기 반도체 구조 상에 형성된 전기전도성 접촉 구조에 전기적 연결부를 제공하도록, 상기 적어도 하나의 전극이 구성될 수 있다. 따라서, 상기 바이어스 전압을 인가하기 위하여 상기 반도체 구조에 제공된 전기적 연결부는, 상기 전극의 수단들에 의하여 상기 반도체 물질을 접촉하는 대신하는 방법으로 제공될 수 있다.
상기 장치는 코로나 배선 및 상기 코로나 배선과 상기 반도체 구조 수용부 사이에 전압을 인가하는 수단들을 더 포함할 수 있다. 따라서, 상기 코로나 배선에 인접하여 코로나 방전이 발생할 수 있고, 이는 상기 반도체 구조 상에 형성된 유전 물질의 층의 표면을 전기적으로 하전하도록 사용될 수 있다. 전기적으로 하전된 표면을 가지는 유전 물질의 층은 상기 반도체 구조의 표면을 효과적으로 패시베이션하기 위하여 사용될 수 있다.
상기 장치는 상기 반도체 구조 수용부에 대하여 상기 코로나 배선을 이동시키는 수단들을 더 포함할 수 있다. 따라서, 실질적으로 유전 물질이 층의 전체 표면은 효과적인 방식으로 균일하게 하전될 수 있다.
다른 실시예들에 있어서, 상기 장치는 상기 반도체 구조에 패시베이션 용액을 공급하도록 구성된 패시베이션 용액 공급부를 더 포함할 수 있다. 따라서, 상기 반도체 구조의 표면을 화학적으로 변화시킴에 의하여, 상기 반도체 구조의 표면이 패시베이션될 수 있다.
상기 측정 위치에 자외선 방사를 인도하는 상기 수단들은 펄스형 자외선 레이저를 포함할 수 있다. 따라서, 자외선 방사를 이용하여 상기 반도체 구조를 조사함에 의하여, 과잉 소수 캐리어들이 상기 반도체 구조 내에 효과적인 방식으로 생성될 수 있다.
본 발명에 따른 전하 캐리어들의 수명의 측정 방법은, 기판, 상기 기판 상에 형성된 절연 물질의 층, 및 상기 절연 물질의 층 상에 형성된 반도체 물질의 층을 포함하는 반도체 구조를 제공하는 단계를 포함한다. 측정 런을 수행한다. 상기 측정 런은 마이크로웨이브 방사를 이용하여 상기 반도체 구조를 조사하고, 측정 위치에 위치한 상기 반도체 구조의 일부에 자외선 방사를 인도하는 단계를 포함한다. 상기 기판과 상기 측정 위치에 대하여 소정의 공간적인 관계를 가지는 적어도 하나의 접촉 지점 사이에 바이어스 전압이 인가된다. 상기 자외선 방사에 반응하여 상기 반도체 구조로부터 반사된 마이크로웨이브 방사의 강도의 변화가 측정된다. 상기 전하 캐리어들의 수명의 측정 방법은, 상기 측정 위치에 대하여 상기 반도체 구조를 이동하는 단계 및 상기 측정 런을 적어도 한번 반복하는 단계를 더 포함하고, 상기 측정 위치와 상기 적어도 하나의 접촉 지점 사이의 상기 소정의 공간적인 관계가 유지된다.
상기 반도체 물질의 층 및 상기 절연 물질의 층은 절연체 상 반도체 구조를 형성하고, 이에 따라 절연체 상 반도체 구조 내의 전하 캐리어들의 재결합이 구현될 수 있다. 상기 측정 위치와 상기 접촉 지점 사이에 소정의 공간적인 관계가 적어도 두 번의 측정 런들에서 유지되므로, 각각의 측정 런 동안에 상기 측정 위치의 인접 영역 내의 상기 반도체 구조 내에 소정의 전기장 분포를 얻을 수 있다. 이에 따라, 측정이 수행될 때마다, 상기 측정 위치에서 적절하게 한정된 바이어스 전압을 얻을 수 있다. 이에 따라, 상기 측정 런들 사이에서 상기 측정 위치에 대하여 상기 반도체 구조를 이동할 때에, 상기 반도체 구조 상에 다른 위치들에서의 측정들은 적절하게 한정된 측정 조건들 하에서 수행될 수 있고, 또한 상기 바이어스 전압은 상기 측정 위치의 인접 영역 내에 선택적으로 인가될 수 있고, 이에 따라 상기 반도체 구조 내의 계면에서 전하 캐리어들의 재결합을 감소시키도록 요구된 상기 바이어스 전압을 감소시킬 수 있다. 따라서, 상기 바이어스 전압에 의하여 야기된 누설 전류들은 바람직하게 감소될 수 있다. 상기 바이어스 전압은 상기 측정 영역 및 상기 절연 물질의 층의 두께에 따라 선택될 수 있다.
상기 반도체 구조를 제공하는 단계는, 상기 반도체 물질의 층의 표면을 패시베이션하는 단계를 포함할 수 있다. 상기 반도체 물질의 층의 표면을 패시베이션하는 것은 상기 반도체 구조의 표면에서 전하 캐리어들의 재결합의 경향을 감소시킬 수 있다.
일실시예에 있어서, 상기 반도체 물질의 층의 상기 표면을 패시베이션하는 단계는, 상기 반도체 물질의 층의 표면에 패시베이션 용액을 공급하는 단계를 포함할 수 있다. 상기 패시베이션 용액은 희석된 불화수소 및 용매 내의 할로겐의 용액 중에 적어도 하나를 포함할 수 있다. 상기 패시베이션 용액을 공급하는 것은 상기 반도체 구조의 표면의 화학 구조를 변화시킬 수 있고, 이에 따라 상기 표면에서 전하 캐리어들의 재결합의 경향이 감소될 수 있다.
다른 실시예에 있어서, 상기 반도체 물질의 층의 표면을 패시베이션하는 단계는, 상기 반도체 물질의 층 상에 유전 물질의 층을 형성하는 단계를 포함할 수 있다. 상기 반도체 물질의 층의 표면 상에 상기 유전 물질의 존재는 상기 반도체 물질의 층의 표면에서 전하 캐리어들의 재결합의 감소된 경향을 유도할 수 있다.
상기 반도체 물질의 층의 표면을 패시베이션하는 단계는, 상기 유전 물질의 층의 상기 표면을 전기적으로 하전하도록, 상기 유전 물질의 층의 표면에 코로나 방전을 인가하는 단계를 더 포함할 수 있다. 상기 유전 물질의 층은 전기적으로 절연되므로, 하나 또는 그 이상의 측정 런들을 수행하기에 충분한 일정 시간에 대하여 상기 표면이 전기적으로 하전되어 있을 수 있다. 상기 전기적으로 하전된 표면은 상기 반도체 물질의 층 내에 전기장을 생성할 수 있고, 이에 따라 주 전하 캐리어들의 축적 및/또는 반전을 상기 반도체 물질의 층의 표면에 인접한 영역 내에서 얻을 수 있다. 이것은 상기 반도체 구조의 표면에 인접한 영역 내에 전하 캐리어들의 재결합의 경향을 감소시킬 수 있다.
상기 코로나 방전의 상기 인가는 각각의 측정 런 이전에 수행될 수 있다. 따라서, 상기 측정 런들은 상기 반도체 구조 내의 재현가능한 전기장 조건들 하에서 수행될 수 있다.
일부 실시예들에 있어서, 상기 반도체 물질의 층과 상기 유전 물질의 층 사이의 계면을 큐어링하도록 어닐링하는 단계가 수행될 수 있다. 이러한 단계는 상기 계면에서 재결합 중심들의 갯수를 감소시킬 수 있다.
상기 반도체 구조를 제공하는 단계는, 상기 반도체 물질의 층 상에 복수의 전기전도성 접촉 구조들을 형성하는 단계를 더 포함할 수 있다. 각각의 측정 런에 있어서, 상기 기판과 상기 복수의 접촉 구조들의 하나 사이에 상기 바이어스 전압이 인가될 수 있고, 상기 복수의 접촉 구조들의 상기 하나에 대하여 상기 소정의 공간적인 관계를 가지는 상기 반도체 구조의 일부로 상기 자외선 방사가 인도될 수 있다. 따라서, 상기 측정 위치에 대하여 상기 소정의 공간적인 관계를 가지는 상기 적어도 하나의 접촉 지점이 제공될 수 있다.
다른 실시예에 있어서, 상기 기판과 상기 적어도 하나의 접촉 지점 사이에 상기 바이어스 전압을 인가하는 단계는, 적어도 하나의 전극의 수단들에 의하여 상기 반도체 구조를 천공하는 단계를 포함할 수 있다. 이에 따라, 얇은 유전층이 존재하는 경우에서도, 상기 적어도 하나의 접촉 지점은 상기 반도체 구조에 전기적으로 연결될 수 있고, 상기 얇은 유전층은, 상기 반도체 구조의 표면을 패시베이션하기 위하여 의도적으로 형성될 수 있고, 또는 상기 반도체 구조가 공기 및/또는 습기에 노출되는 경우 비의도적으로 형성될 수 있다.
본 발명에 따른 전하 캐리어들의 수명을 측정하는 방법은, 상기 반도체 구조의 복수의 일부들 사이에 전기적 절연을 제공하는 절연 구조를 형성하는 단계를 더 포함할 수 있다. 각각의 측정 런에 있어서, 상기 자외선 방사는 상기 반도체 구조의 상기 복수의 일부들의 하나에 인도되고, 또한 상기 적어도 하나의 접촉 지점은 상기 반도체 구조의 상기 복수의 일부들의 상기 하나 내에 제공될 수 있다. 따라서, 상기 바이어스 전압은, 상기 반도체 구조의 상기 복수의 일부들의 상기 하나와 상기 기판 사이에 선택적으로 인가될 수 있다. 상기 반도체 구조 내의 적절하게 한정된 전기장 분포를 제공할 수 있고, 또한 누설 전류들의 역효과들을, 특히 상기 절연 물질의 층 내에서 방지할 수 있다.
상기 적어도 하나의 절연 구조는 트렌치, 산화 영역, 및 질화 영역 중 적어도 하나를 포함할 수 있다. 상기 절연 구조를 형성하는 단계는, 얕은 트렌치 분리막을 형성하는 단계, 메사를 형성하는 단계, 및 상기 반도체 물질의 층의 국부적 산화를 수행하는 단계 중 적어도 하나를 포함할 수 있다.
본 발명에 따른 전하 캐리어들의 수명의 측정 장치는, 측정 위치에 자외선 방사를 인도하는 수단들을 포함하는 측정 프로브를 포함함으로써, 상기 반도체 구조 상에 다른 위치들에서 측정들은 적절하게 한정된 측정 조건들 하에서 수행될 수 있다.
본 발명의 실시예들은 이하의 도면들을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 전하 캐리어들의 수명을 측정하기 위한 장치의 개략적인 사시도를 도시한다.
도 2는 본 발명의 일실시예에 따른 전하 캐리어들의 수명을 측정하기 위한 방법의 단계에서의 반도체 구조의 개략적인 단면도를 도시한다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따라 측정 위치 및 접촉 지점의 공간적인 배열의 개략적인 도면들을 도시한다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 전하 캐리어들의 수명을 측정하기 위한 방법의 단계들에서의 반도체 구조의 개략적인 단면도들을 도시한다
도 5a 및 도 5b는 본 발명의 일실시예에 따른 전하 캐리어들의 수명을 측정하기 위한 방법을 수행하는 동안에 반도체 구조들 상에 형성된 접촉 구조들의 개략적인 상면도들을 도시한다
도 1은 본 발명의 일실시예에 따른 전하 캐리어들의 수명을 측정하는 장치(100)의 개략적인 사시도를 도시한다.
장치(100)는 측정 프로브(108)를 포함한다. 측정 프로브(108)는 측정 위치(119)에 대하여 전자기적 방사(118)를 인도하도록 구성된 광원(109)을 포함할 수 있다. 일부 실시예들에 있어서, 광원(109)은 전자기적 스펙트럼의 자외선 범위 내에서 광을 방출하도록 구성될 수 있고, 및/또는 상대적으로 짧은 지속 시간을 가지는 광 펄스들을 방출하도록 구성될 수 있다. 일실시예에 있어서, 광원(109)은 펄스형 자외선 레이저를 포함할 수 있고, 예를 들어 본 기술 분야의 당업자에게 공지된 유형의 약 337 nm의 파장을 가지는 광을 방출하도록 구성된 질소 가스 레이저를 포함할 수 있다. 상기 레이저에 의하여 방출된 펄스들의 지속 시간은 약 1 ns의 수치일 수 있다.
측정 프로브(108)는 반도체 구조(117) 상의 접촉 지점에 전기적 연결부를 제공하도록 구성된 전극(110)을 더 포함한다. 전극(110) 및 광원(109)은 측정 프로브(108)에 고정될 수 있다. 따라서, 측정 위치(119) 및 전극(110)과 광원(109) 사이에 소정의 공간적인 배열이 제공될 수 있다.
본 발명은 하나의 전극(110)이 제공되는 실시예들에 한정되는 것은 아니다. 다른 실시예들에 있어서, 반도체 구조(100)는 복수의 전극들을 포함할 수 있고, 각각의 전극은 반도체 구조(117) 상에 복수의 접촉 지점들의 하나에 대하여 전기적 연결부를 제공하도록 구성될 수 있다. 측정 위치(119)에 대하여 전극(110) 또는 전극들의 배열은 하기에 상세하게 설명하기로 한다.
일부 실시예들에 있어서, 광원(109)의 일부들은 측정 프로브(108)와는 다른 위치에 제공될 수 있다. 예를 들어, 일실시예에 있어서, 광원(109)은 전자기적 방사(radiation)를 생성하도록 구성된 레이저를 포함할 수 있다. 상기 레이저는 측정 프로브(108)와는 다른 위치에 제공될 수 있다. 광원(109)은 상기 레이저에 의하여 방출된 전자기적 방사를 측정 위치(119)에 인도하도록 측정 프로브(108)에 연결된 광학 요소들 및 측정 프로브(108)에 연결된 상기 광학 요소들에 상기 레이저에 의하여 방출된 방사를 가이드하는 수단들을 더 포함할 수 있다. 상기 레이저에 의하여 방출된 상기 방사를 가이드하는 상기 수단들은, 예를 들어, 하나 또는 그 이상의 광학 화이버들(optical fibers) 및/또는 거울들, 프리즘들, 및/또는 렌즈들의 배열을 포함할 수 있다.
장치(100)는 마이크로웨이브 소스(102)를 더 포함한다. 마이크로웨이브 소스(102)는 본 기술 분야의 당업자에게 공지된 유형의 마이크로웨이브 전송기, 예를 들어 건(Gunn) 다이오드를 포함하는 회로를 포함할 수 있다. 일실시예에 있어서, 마이크로웨이브 소스(102)는 상대적으로 높은 주파수, 예를 들어 약 30 GHz의 주파수를 가지는 마이크로웨이브 신호를 제공하도록 구성될 수 있다. 또한, 장치(100)는 마이크로웨이브 검출부(104)를 포함할 수 있고, 이는 본 기술 분야의 당업자에게 공지된 유형의 마이크로웨이브 수용부일 수 있다.
마이크로웨이브 소스(102) 및 마이크로웨이브 검출부(104)는 순환기(103, circulator)에 연결될 수 있다. 순환기(103)는 안테나(105)에 연결될 수 있다. 상기 순환기는 제1 포트(120), 제2 포트(121) 및 제3 포트(122)를 가지는 본 기술 분야의 당업자에게 공지된 장치이다. 제1 포트(120)는 마이크로웨이브 소스(102)에 연결되고, 제2 포트(121)는 안테나(105)에 연결되고, 또한 제3 포트(122)는 마이크로웨이브 검출부(104)에 연결된다. 마이크로웨이브 소스(102)에 의하여 생성되고 제1 포트(120)로 공급된 마이크로웨이브 신호는 제2 포트(121)에 전송된다. 안테나(105)로부터의 제2 포트(121)로 공급된 마이크로웨이브 신호는 마이크로웨이브 검출부(104)에 연결된 상기 제3 포트에 전송된다. 안테나(105)는 측정 위치(119)를 향하여 마이크로웨이브 방사를 인도하고, 측정 위치(119)에서 반사된 마이크로웨이브 방사를 수용하도록 사용될 수 있다.
본 발명은, 도 1에 도시된 바와 같이, 하나의 안테나(105) 및 순환기(103)를 가지는 실시예들에 한정되는 것은 아니다. 다른 실시예들에 있어서, 장치(100)는 측정 위치(119)를 향하여 마이크로웨이브 방사를 인도하기 위하여 마이크로웨이브 소스(102)에 연결된 제1 안테나 및 측정 위치(119)에서 반사된 마이크로웨이브 방사를 수용하기 위하여 마이크로웨이브 검출부(104)에 연결된 제2 안테나를 포함할 수 있다.
마이크로웨이브 검출부(104)는 측정 위치(119)에서 반사된 마이크로웨이브 방사의 강도를 측정하도록 구성될 수 있다. 특히, 마이크로웨이브 검출부(104)는, 측정 위치(119)가 광원(109)의 수단들에 의한 전자기적 방사(118)에 의하여 조사된 후에 얻는, 상기 반사된 마이크로웨이브 방사의 강도의 변화를 측정하도록 구성될 수 있고, 이에 대하여는 하기에 상세하게 설명하기로 한다.
장치(100)는 반도체 구조(117)를 수용하도록 구성된 반도체 구조 수용부(111)를 더 포함한다. 하기에 상세하게 설명하는 바와 같이, 반도체 구조(117)는, 예를 들어, 실리콘 웨이퍼와 같이 반도체 웨이퍼의 형태로 제공될 수 있는 기판을 포함할 수 있다. 일실시예에 있어서, 반도체 구조 수용부(111)는 본 기술 분야의 당업자에게 공지된 유형의 웨이퍼 척(wafer chuck)을 포함할 수 있다. 상기 웨이퍼 척은 전기전도성 물질을 포함할 수 있다. 이에 따라, 반도체 구조(117)의 일부에 대한 전기적 연결부는 반도체 구조 수용부(111)를 통하여 형성될 수 있다. 반도체 웨이퍼를 포함하는 기판을 포함하는 반도체 구조(117)의 실시예들에 있어서, 반도체 구조 수용부(111)는 상기 기판에 대한 전기적 연결부를 제공하도록 구성될 수 있다.
일부 실시예들에 있어서, 반도체 구조 수용부(111)는 반도체 구조(117)를 소정의 온도에서 유지하도록 구성된 서모스탯(thermostat, 미도시)을 더 포함할 수 있다. 이에 따라, 장치(100)의 수단들에 의하여 수행된 측정들의 결과에 대한 온도 변화들의 영향이 감소될 수 있다.
장치(100)는 측정 프로브(108)에 대하여 기판 수용부(111)를 이동하기 위한 수단들을 더 포함할 수 있다. 일실시예에 있어서, 측정 프로브(108)에 대하여 기판 수용부(111)를 이동하기 위한 상기 수단들을 본 기술 분야의 당업자에게 공지된 유형의 변환 스테이지(112)를 포함할 수 있고, 반도체 구조 수용부(111)는 변환 스테이지(112)에 고정된다. 변환 스테이지(112)는 도 1의 좌표계(123)에 의하여 도시된 바와 같이, x-방향 및/또는 y-방향으로 상기 반도체 구조 수용부를 이동하도록 구성될 수 있다.
본 발명은 기판 수용부(111)가 이동하는 실시예들에 한정되는 것은 아니다. 다른 실시예들에 있어서, 반도체 구조 수용부(111)는 고정된 위치에 제공될 수 있고, 측정 프로브(108)는, 예를 들어 변환 스테이지(112)와 유사한 변환 스테이지에 측정 프로브(108)를 연결함에 의하여 이동될 수 있다.
일부 실시예들에 있어서, 측정 프로브(108)는 측정 위치(119)에서 전자기적 방사(118)의 입사 방향에 실질적으로 평행한 방향으로 전극(110)을 이동시키는 수단들을 포함할 수 있고, 일부 실시예들에 있어서, 상기 방향은 좌표계(123)에 표시된 z-방향일 수 있다. 상기 전극을 이동하는 수단들은 본 기술 분야의 당업자에게 공지된 유형의 액츄에이터를 포함할 수 있다. 따라서, 전극(110)은 반도체 구조(117)와 접촉할 수 있고, 또는 전극(110)을 반도체 구조(117)로부터 하향으로 이동함에 의하여, 또는 전극(110)을 상향으로 이동함에 의하여 반도체 구조(117)로부터 제거될 수 있다. 다른 실시예들에 있어서, 장치(100)는 상기 z-방향으로 반도체 구조 수용부(111)를 이동하는 수단들을 포함할 수 있고, 예를 들어 본 기술 분야의 당업자에게 공지된 유형의 액츄에이터를 포함할 수 있다.
측정 프로브(108)에 대하여 반도체 구조 수용부(111)를 이동함에 의하여, 반도체 구조(117)의 일부 내의 전하 캐리어들의 수명을 측정하기 위하여, 반도체 구조(117)의 일부가 측정 위치(119)에 위치될 수 있다. 따라서, 반도체 구조(117)의 다른 일부 내의 전하 캐리어들의 수명을 측정하기 위하여, 측정 위치(119)에 반도체 구조(117)의 다른 일부가 위치하도록, 반도체 구조 수용부(111) 및 측정 프로브(108)가 서로에 대하여 다시 이동할 수 있다. 따라서, 상기 전하 캐리어 수명의 공간적으로 해상된 측정들이 얻어질 수 있다.
장치(100)는 전원(106)을 더 포함할 수 있다. 전원(106)은 전극(110) 및 반도체 구조 수용부(111)에 연결될 수 있고, 반도체 구조 수용부(111) 및, 이에 따라, 일부 실시예들에 있어서, 반도체 구조(117)의 기판과, 전극(110) 사이에 바이어스 전압을 인가하도록 구성될 수 있다. 따라서, 다수 캐리어들(majority carriers)의 축적 및/또는 반전은 반도체 구조(117) 내에 제공된 물질 층들 사이의 계면에 생성될 수 있고, 하기에 상세하게 설명하기로 한다.
장치(100)는 반도체 구조(117)의 표면을 패시베이션하는 수단들을 더 포함할 수 있다. 일부 실시예들에 있어서, 반도체 구조(117)의 표면을 패시베이션하는 수단들은 코로나 배선(corona wire, 113) 및 코로나 배선(113)과 기판 수용부(111) 및/또는 반도체 구조(117)의 일부 사이에 전압을 인가하도록 구성된 전원(114)을 포함할 수 있다. 전원(114)에 의하여 인가된 상기 전압은 코로나 배선(113)의 인접 영역 내에 코로나 방전(corona discharge)을 생성하기 위하여 구성될 수 있다. 이러한 실시예들에 있어서, 장치(100)는 반도체 구조(117) 및/또는 기판 수용부(111)에 대하여 코로나 배선(113)을 이동하는 수단들을 포함할 수 있다. 예를 들어, 변환 스테이지(112)는 반도체 구조 수용부(111)를 코로나 배선(113) 하측으로 이동하도록 구성될 수 있고, 반도체 구조 수용부(111) 및 코로나 배선(113) 사이의 거리는 상기 코로나 방전이 반도체 구조 수용부(111) 상에 제공된 반도체 구조(117)에 인가되도록 구성될 수 있다. 따라서, 반도체 구조(117)의 표면 상에 정전기적 전하가 생성될 수 있다. 하기에 상세하게 설명하는 바와 같이, 반도체 구조(117)의 표면 상의 정전기적 전하는 상기 표면에서 전하 캐리어들의 재결합 경향을 감소시킬 수 있다. 따라서, 반도체 구조(117)의 표면의 패시베이션을 얻을 수 있다.
다른 실시예들에 있어서, 반도체 구조(117)의 표면을 패시베이션하는 수단들은 반도체 구조(117)의 표면에 패시베이션 용액을 공급하기 위하여 배관(116)에 연결된 패시베이션 용액 공급부(115)를 포함할 수 있다. 상기 패시베이션 용액은 반도체 구조(117)의 표면 상에 물질과 화학적으로 반응하도록 구성된 화학물을 포함할 수 있다. 따라서, 반도체 구조(117)의 표면에서 전하 캐리어들의 재결합 경향이 감소되도록, 반도체 구조(117)의 표면의 화학 구조가 변화될 수 있다. 일실시예에 있어서, 상기 패시베이션 용액 공급부는 반도체 구조(117)에 희석된 불산을 공급하도록 구성될 수 있다. 다른 실시예에 있어서, 상기 용액 공급부는 반도체 구조(117)에 할로겐(halogen) 용액을 공급하도록 구성될 수 있고, 상기 할로겐 용액은, 예를 들어 완전한 에탄올(≥ 99.9%)과 순수한 요오드(≥ 99.8%)의 혼합물이고, 요오드 농도는 약 0.02 mol/l 내지 약 0.2 mol/l의 범위일 수 있다.
패시베이션 용액 공급부(115)는 반도체 구조(117)에 상기 패시베이션 용액을 공급하도록 구성될 필요는 없으며, 반면 반도체 구조(117)는, 도 1에 도시된 바와 같이, 반도체 구조 수용부(111) 상에 제공된다. 다른 실시예들에 있어서, 상기 패시베이션 용액은 반도체 구조(117)에 공급될 수 있고, 반면 반도체 구조(117)는 다른 위치에 제공될 수 있다. 따라서, 화학적 반응성인 패시베이션 용액에 의한 장치(100)의 구성요소의 손상을 바람직하게 방지할 수 있다.
일부 실시예들에 있어서, 패시베이션 용액 공급부(115) 및 배관(116)에 추가하여 코로나 배선(113) 및 전원(114)이 제공될 수 있다. 이에 따라, 다른 패시베이션 기술들은 장치(100)의 수단들과 결합하여 또는 이들을 대신하여 수행될 수 있다.
장치(100)는 제어부(101)를 더 포함할 수 있고, 일부 실시예들에 있어서, 본 기술 분야의 당업자에게 공지된 유형의 컴퓨터(101)를 포함할 수 있다. 제어부(101)는 마이크로웨이브 소스(102), 마이크로웨이브 검출부(104), 전원들(114, 116), 광원(109), 패시베이션 용액 공급부(115), 측정 프로브(108) 및 변환 테이블(112)에 연결될 수 있다. 이에 따라, 장치(100)는 실질적으로 자동적인 방식으로 작동될 수 있고, 장치(100)의 수단들에 의하여 얻은 측정 데이터가 처리될 수 있다.
본 발명에 따른 전하 캐리어들의 측정하는 방법을 도 1 및 도 2를 참조하여 설명하기로 한다.
반도체 구조(117)가 제공될 수 있다. 반도체 구조(117)는 기판(204)을 포함할 수 있다. 본 발명의 일실시예에 있어서, 기판(204)은 반도체 물질의 웨이퍼, 예를 들어 실리콘 웨이퍼를 포함할 수 있다. 기판(204) 상에, 절연 물질의 층(205), 예를 들어 실리콘 산화물 층, 및 반도체 물질의 층(206), 예를 들어 실리콘 층이 형성될 수 있다. 일실시예에 있어서, 층(206)은 실리콘을 포함할 수 있다. 다른 실시예들에 있어서, 층(206)은 실리콘 게르마늄 및/또는 실리콘 탄화물을 포함할 수 있다. 본 기술 분야의 당업자에게 공지된 바와 같이, 실리콘 게르마나이드(germanide) 및/또는 실리콘 탄화물의 층들은 반도체 구조(117) 내에서 내부 탄성 응력을 제공하도록 사용될 수 있고, 이는 층(206) 내의 전자들 및/또는 정공들의 이동도를 증가시킬 수 있다. 본 기술 분야의 당업자에게 공지된 바와 같이, 기판(204), 절연 물질의 층(205) 및 반도체 물질의 층(206)은 절연체 상 반도체(semiconductor on insulator) 구조를 형성한다.
절연 물질의 층(205) 및 반도체 물질의 층(206)은 본 기술 분야의 당업자에게 공지된 반도체 제조 기술들의 수단들을 이용하여, 예를 들어 스마트 컷(Smart CutTM) 기술을 이용하여 형성될 수 있다. 일실시예에 있어서, 절연 물질의 층(205)은, 예를 들어 본 기술 분야의 당업자에게 공지된 열산화 수단들을 이용하여 기판(204)을 산화함으로써 형성될 수 있다. 따라서, 층(206)의 물질을 포함하는 보조 웨이퍼가 분자 본딩과 같은 공지된 본딩 기술을 이용하여 기판(204)에 본딩될 수 있고, 또한 상기 보조 웨이퍼는 갈라질 수 있다. 기판(204) 상에 잔존하는 상기 보조 웨이퍼의 일부는 반도체 물질의 층(206)을 형성한다.
반도체 물질의 층(206)의 표면은 패시베이션될 수 있다.
일부 실시예들에 있어서, 층(206)의 물질과 화학적으로 반응하도록 구성된 패시베이션 용액에 반도체 구조(117)를 노출시킴으로써, 층(206)의 표면이 페시베이션될 수 있다. 따라서, 층(206)의 표면에서의 전하 캐리어들의 재결합 경향이 감소되도록, 층(206)의 표면의 화학 구조가 변화될 수 있다. 상기 패시베이션 용액은 희석된 불화수소(hydrogen fluoride) 및/또는 용매 내에, 예를 들어 에탄올 내에 할로겐(halogen), 예를 들어 요오드 용액을 포함할 수 있다. 일실시예에 있어서, 도 1을 참조하여 상술한 바와 같이, 패시베이션 용액 공급부(115) 및 배관(116)의 수단들에 의하여 상기 패시베이션 용액이 반도체 구조(117)에 공급될 수 있다.
다른 실시예들에 있어서, 상기 반도체 물질의 층(206)의 표면을 패시베이션하는 단계는, 반도체 물질의 층(206) 상에 유전 물질의 층(207)을 형성하는 단계를 포함할 수 있다. 일실시예에 있어서, 층(207)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 포함할 수 있다. 실시예들에 있어서, 층(206)은 실리콘을 포함하고, 층(207)은 본 기술 분야의 당업자에게 공지된 열산화 및/또는 질화 기술들의 수단들에 의하여 형성될 수 있다. 다른 실시예들에 있어서, 층(207)은 화학 기상 증착 및/또는 플라즈마 강화 화학 기상 증착과 같은 공지된 증착 기술들의 수단들에 의하여 형성될 수 있다.
선택적으로, 층들(206, 207) 사이의 계면의 품질을 개선하기 위하여 어닐링이 수행될 수 있고, 이는 상기 계면에서의 표면 재결합을 감소시킨다.
유전 물질의 층(207)이 형성된 후에, 반도체 구조(117)는 기판 수용부(111) 상에 위치할 수 있고, 층(207)의 표면은 전기적으로 하전될 수 있다. 이러한 목적을 위하여, 층(207)의 표면은 코로나 방전에 노출될 수 있다. 일부 실시예에 있어서, 코로나 방전을 유도하기에 충분한 전압을 코로나 배선과 기판 수용부(111) 사이에 인가하고 또한 코로나 배선(113)에 대하여 반도체 구조(117)를, 예를 들어 변환 스테이지(112)를 작동시켜, 이동함으로써, 층(207)의 표면에 코로나 방전이 인가될 수 있다.
상기 코로나 방전은 유전 물질의 층(207)의 표면에 인가되고, 도 2의 참조 번호 "208"로 도시된 바와 같이, 정전기적 전하(208)가 층(207)의 표면 상에 생성될 수 있다. 코로나 배선(113)의 극성을 변화시킴으로써, 정전기적 전하의 극성이 제어될 수 있다. 코로나 배선(113)이 캐소드인 경우에 있어서, 전하(208)는 도 2에 도시된 바와 같이 네가티브(negative)일 수 있다. 코로나 배선(113)이 애노드인 경우에 있어서, 전하(208)는 포지티브(positive)일 수 있다. 캐패시티브 효과로 인하여, 유전 물질의 층(207)의 표면 상의 정전기적 전하(208)의 존재는 유전 물질의 층(207)과 반도체 물질의 층(206) 사이의 계면에서 반대의 정전기적 전하(209)의 형성을 유도할 수 있다.
정전기적 전하(209)의 존재는 층들(206, 207) 사이의 계면에서 다수 캐리어들의 축적 또는 반전을 야기시킬 수 있다. 따라서, 층들(206, 207) 사이의 계면에서의 전하 캐리어들의 재결합 경향이 감소될 수 있다. 이는 상기 반도체 구조(117)의 표면에서의 표면 재결합 전하 캐리어들의 수명을 증가시킬 수 있다.
상기 반도체 물질의 층(206)의 표면을 패시베이션한 후에, 측정 런(measurement run)아 수행될 수 있다.
상기 측정 런에 있어서, 기판 수용부(111)와 반도체 물질의 층(206) 내의 접촉 지점(210) 사이에 바이어스 전압이 인가될 수 있다.
일부 실시예들에 있어서, 전극(110)의 수단들에 의하여 반도체 물질의 층(206)에 접촉함으로써, 접촉 지점(210)이 제공될 수 있다. 이러한 목적을 위하여, 전극(110)은 팁(211, tip)을 포함할 수 있다. 따라서, 전극(110), 또는 적어도 전극(110)의 일부는 바늘(needle)의 구성을 가질 수 있다. 전극(110)은 상대적으로 단단하고 전기전도성인 물질, 예를 들어 강(steel), 텅스텐(tungsten) 및/또는 텅스텐 탄화물(tungsten carbide)을 포함할 수 있다. 접촉 지점(210)을 제공하기 위하여, 반도체 구조(117)에 대하여 전극(110)을 하측으로 낮춤으로써, 및/또는 전극(110)을 향하여 반도체 구조(117)를 상측으로 이동시킴으로써, 전극(110) 및 반도체 구조(117)가 서로를 향하여 이동할 수 있다. 이에 따라, 전극(110)의 팁(211)은 유전 물질의 층(207)을 관통할 수 있고, 또한 반도체 물질의 층(206)과 접촉할 수 있고, 이에 따라, 전극(110)은 접촉 지점(210)에서 반도체 물질의 층(206)에 전기적 연결부를 제공할 수 있다.
접촉 지점(210)을 제공한 후에, 전원(106)을 작동함으로써, 기판 수용부(111)와 전극(110) 사이에 바이어스 전압을 인가할 수 있다. 절연 물질의 층(205)은 반도체 물질의 층(206)과 기판(204) 사이에 전류 흐름을 실질적으로 방지할 수 있다. 따라서, 반도체 물질의 층(206)과 절연 물질의 층(205) 사이의 계면에서 전기적 전하(212)가 형성될 수 있다. 전기적 전하(212)는 반도체 물질의 층(206)과 절연 물질의 층(205) 사이의 계면에서 다수 캐리어들의 축적 및/또는 반전에 기인한다. 반도체 구조 수용부(111)와 전극(110) 사이에 인가된 전압을 변경함으로써, 전기적 전하(212)의 극성이 제어될 수 있다. 일부 실시예들에 있어서, 전기적 전하(212)의 극성은 전기적 전하(209)의 극성과 동일할 수 있다.
마이크로웨이브 방사를 이용하여 반도체 구조(117)를 조사(irradiation)하기 위하여, 측정 런 동안에 마이크로웨이브 소스(102)가 작동될 수 있고, 또한 반도체 구조(117)로부터 반사된 마이크로웨이브 방사의 강도가 마이크로웨이브 검출부(104)의 수단들에 의하여 측정될 수 있다. 도 2에 있어서, 참조 번호 "201"은 반도체 구조(117)에 입사된 마이크로웨이브 방사를 나타내고, 참조 번호 "202"는 반도체 구조(117)로부터 반사된 마이크로웨이브 방사를 나타낸다. 일실시예에 있어서, 상기 마이크로웨이브 방사는 약 30 GHz의 상대적으로 높은 주파수를 가질 수 있다. 상기 마이크로웨이브 방사에 대한 반도체 구조(117)의 반사율은 반도체 구조(117) 내의 전하 캐리어들의 농도에 의하여 영향받을 수 있고, 특히 반도체 물질의 층(206) 내의 소수 캐리어들(minority carriers)의 농도에 의하여 영향받을 수 있다. 이에 따라, 상기 반사된 마이크로웨이브 방사의 강도는 층(206) 내의 소수 캐리어들의 농도를 측정하는 것을 제공할 수 있다.
또한, 상기 측정 런 동안에, 전자기적 방사(118)가 측정 위치(119)에 인도될 수 있다. 상기 전자기적 방사는 측정 위치(119)에 제공된 반도체 구조(117)의 일부 상에 충돌될 수 있다. 전자기적 방사(118)는 상술한 장치(100)의 광원(109)을 작동함에 의하여 생성될 수 있다. 일실시예들에 있어서, 광원(109)은 펄스형 자외선 레이저를 포함하고, 하나 또는 그 이상의 레이저 펄스들을 제공하기 위하여 상기 펄스형 자외선 레이저를 작동시킴으로써 전자기적 방사(118)가 측정 위치(119)에 인도될 수 있다.
전자기적 방사(118)를 이용하여 반도체 구조(117)를 조사하는 것은 측정 위치(119)의 인접 영역 내에 전자-정공 쌍들(203)을 생성할 수 있다. 전자-정공 쌍들(203)의 존재는 측정 위치(119)의 인접 영역 내에 소수 캐리어들의 밀도를 증가시킬 수 있다. 본 발명의 일실시예들에 있어서, 전자기적 방사(118)가 자외선 방사를 포함하고, 반도체 물질의 층(206) 내의 전자기적 방사(118)의 투과 깊이는 층(206)의 두께에 비하여 작을 수 있다. 따라서, 소수 캐리어들은 반도체 물질의 층(206) 내에 선택적으로 생성될 수 있고, 반면 기판(204) 내의 소수 캐리어들의 밀도는 전자기적 방사(118)를 이용하여 반도체 구조(117)를 조사함에 의하여 실질적으로 영향받지 않을 수 있다.
반도체 물질의 층(206) 내의 소수 캐리어들의 밀도의 변화는 마이크로웨이브 방사(201)에 대한 반도체 구조(117)의 반사율의 변화를 야기할 수 있다. 이에 따라, 전자기적 방사(118)를 이용하여 반도체 구조(117)를 조사하는 경우에 있어서, 반사된 마이크로웨이브 방사(202)의 강도의 변화, 예를 들어 반사된 마이크로웨이브 방사(202)의 강도의 증가가 관찰될 수 있다.
전자기적 방사(118)를 이용하여 반도체 구조(117)를 조사한 후에, 전자-정공 쌍들(203)은 재결합될 수 있다. 이에 따라, 반사된 마이크로웨이브 방사(202)의 강도는 반도체 구조(117)를 조사하기 전에 얻은 값에 비하여 감소될 수 있다. 상기 반사된 마이크로웨이브 방사의 강도의 감소의 지속 시간은 반도체 물질의 층(206) 내의 상기 전자-정공 쌍들의 수명과 관련될 수 있다. 층(206)의 표면이 패시베이션 공정에 의하여 처리되었고, 전극(110)과 기판(204) 사이에 바이어스 전압이 인가되므로, 층(206)의 표면에서 및 층들(206, 205) 사이의 계면에서 상기 전자-정공 쌍들의 재결합은 실질적으로 방지될 수 있다. 이에 따라, 전자-정공 쌍들(203)의 수명은 부피 재결합 수명과 거의 동일할 수 있다.
상술한 현재 기술에 따른 전하 캐리어 수명의 측정 방법과 유사하게, 전자-정공 쌍들(203)의 생성으로부터 형성된 소수 캐리어들의 수명은, 주 모드 수명을 결정하도록 반사된 마이크로웨이브 방사(202)의 측정된 강도에 지수 함수를 적용함에 의하여 결정될 수 있다.
상기 측정 런을 완료한 후에, 반도체 구조(117)는, 예를 들어 변환 스테이지(112)의 수단들에 의하여 측정 프로브(108) 및 측정 위치(119)에 대하여 이동할 수 있다. 따라서, 다른 측정 런이 수행될 수 있다. 전극(110)이 측정 프로브(108)에 부착되기 때문에, 측정 위치(119)와 반도체 구조(117) 내의 전극(110)에 의하여 제공된 접촉 지점 사이의 상기 공간적인 관계가 다른 측정 런에서 유지될 수 있다. 따라서, 반도체 구조(117) 내의 상기 전하 캐리어들의 수명의 공간적으로 해상된 측정들이 수행될 수 있다.
측정 위치(119)와 전극(110) 사이의 상기 공간적인 관계는 도 3a 을 참조하여 하기에 상세하게 설명하기로 한다. 도 3a에 있어서, 참조 번호 "302"는 측정 위치(119)에서 충돌하는 전자기적 방사(118) 빔의 직경을 나타낸다. 전극(110)은 측정 위치(119)의 중심으로부터 소정의 거리(301)로 측정 위치(119)에 인접하여 제공될 수 있다. 거리(301)는 전자기적 방사(302)의 빔의 직경(302)의 절반에 비하여 클 수 있고, 이에 따라 전극(110)은 상기 전자기적 방사에 의하여 실질적으로 조사되지 않을 수 있다. 이에 따라, 광전자들의 원하지 않는 생성 및/또는 전자기적 방사(118)의 그림자짐을 야기하는 전자기적 방사(118)에 의한 전극(110)에의 조사를 실질적으로 방지할 수 있다.
상술한 바와 같이, 본 발명은 바이어스 전압을 인가하기 위하여 하나의 전극(110)이 사용되는 실시예들에 한정되는 것은 아니다. 복수의 전극들이 제공된 본 발명의 실시예는 도 3b를 참조하여 하기에 상세하게 설명하기로 한다.
도 3b에 있어서, 참조 번호들 "312-316"은 제1 복수의 전극들을 나타내고, 참조 번호들 "317-321"은 제2 복수의 전극들을 나타낸다. 제1 복수의 전극들(312-316) 및 제2 복수의 전극들(317-321)은, 도 1을 참조하여 상술한 바와 같이, 장치(100)의 측정 프로브(108)에 연결될 수 있고, 제1 복수의 전극들(312-216) 및 제2 복수의 전극들(317-321) 각각은 전원(106)의 제1 극에 연결될 수 있다. 전원(106)의 제2 극은, 도 1에 도시된 바와 같이. 기판 수용부(111)에 연결될 수 있다. 따라서, 상기 바이어스 전압은 전극들(312-321) 각각과 반도체 구조(117)의 기판(204) 사이에 인가될 수 있다.
제1 복수의 전극들(312-316)은 제1 라인(310)을 따라서 배열될 수 있다. 제2 복수의 전극들(317-321)은 제2 라인(311)을 따라서 배열될 수 있고, 제1 라인(310)과 제2 라인(311)은 서로에 대하여 실질적으로 팽행할 수 있다. 측정 위치(119)는 제1 라인(310)과 제2 라인(311) 사이에 제공될 수 있다. 측정 위치(119)의 중심으로부터 제1 라인(310)의 거리(322)와 측정 위치(119)의 중심으로부터 제2 라인(311)의 거리(323)는 실질적으로 동일할 수 있다. 거리(322) 및 거리(323)는 전자기적 방사(118)의 빔의 직경(302)의 절반에 비하여 클 수 있고, 이에 따라 전극들(312-321)에의 조사는 실질적으로 방지될 수 있다. 바람직하게는, 복수의 전극들(312-321)을 제공하는 것은 상기 측정 위치의 인접 영역(119) 내에 더 균일한 전기장을 제공할 수 있다.
복수의 전극들이 제공되는 본 발명의 다른 실시예는 도 3c를 참조하여 하기에 상세하게 설명하기로 한다.
도 3c는 원(330) 상에 배열된 복수의 전극들(331-338)을 도시한다. 원(330)의 중심은 측정 위치(119)의 중심에 제공될 수 있다. 따라서, 복수의 전극들(331-338)이 측정 위치(119)를 원형으로 둘러쌀 수 있다. 원(330)의 직경(339)은 전자기적 조사의 빔(118)의 직경(302)에 비하여 클 수 있다. 따라서, 전극들(331-338)에의 조사는 실질적으로 방지될 수 있다. 바람직하게는, 전극들(331-338)의 원형 배열은 측정 위치(119)에서 실질적으로 대칭인 전기장 구성을 제공할 수 있다.
다른 실시예에 있어서, 두 개의 전극들이 제공될 수 있고, 상기 전극들 사이에 측정 위치(119)가 배열될 수 있다.
도 3a 내지 도 3c를 참조하여 상술한 실시예들에 있어서, 전극들(110, 312-321, 331-338) 각각은 반도체 구조(117)를 천공하도록 구성된 바늘을 포함할 수 있다. 이에 따라, 전극들(110, 312-321, 331-338) 각각은 반도체 물질의 층(206)에 전기적 연결부를 제공할 수 있다. 따라서, 상기 바이어스 전압은 복수의 접촉 지점들에 인가될 수 있고, 이들의 배열은 전극들(110, 312-321, 331-338)의 배열에 상응할 수 있다. 이에 따라, 측정 위치(119)에 대하여 소정의 관계를 가지는 복수의 접촉 지점들이 편리한 방식으로 제공될 수 있다.
그러나, 본 발명은 반도체 물질의 층(206)과 접촉하는 하나 또는 그 이상의 전극들(110, 312-321, 331-338)의 수단들에 의하여 접촉 지점들이 반도체 구조(117) 상에 제공되는 실시예들에 한정되는 것은 아니다.
다른 실시예들에 있어서, 접촉 지점들은 반도체 물질의 층(206) 상에 복수의 전기전도성 접촉 구조들을 형성함에 의하여 제공될 수 있고, 이는 도 4a 내지 도 4c를 참조하여 하기에 설명하는 바와 같다.
도 4a는 본 발명의 일실시예에 따른 전하 캐리어들의 수명의 측정 방법의 제1 단계의 반도체 구조(117)의 개략적인 단면도를 도시한다.
도 2를 참조하여 상술한 실시예와 유사하게, 반도체 구조(117)는 기판(204), 절연 물질의 층(205), 및 반도체 물질의 층(206)을 포함한다. 기판(204) 및 층들(204, 205, 206)의 형상들과 층들(205, 206)의 형성은 도 2를 참조하여 상술한 실시예의 구성요소들에 상응할 수 있다. 상술한 바와 같이, 층(206)의 표면의 패시베이션을 위하여 유전 물질의 층(207)이 반도체 물질의 층(206) 상에 형성될 수 있다. 다른 실시예들에 있어서, 유전 물질의 층(207)은 생략될 수 있고, 또한 층(206)의 표면의 패시베이션은 패시베이션 용액의 수단들에 의하여 수행될 수 있다. 반도체 물질의 층(206) 및 유전 물질의 층(207) 내에서, 절연을 위하여 트렌치들(404, 405)이 형성될 수 있다(도 4b). 마지막으로, 반도체 구조(117) 상에 마스크(401)가 형성된다. 일부 실시예들에 있어서, 마스크(401)는 포토레지스트를 포함할 수 있고, 또한 본 기술 분야의 당업자에게 공지된 포토리소그래피의 기술들의 수단들에 의하여 형성될 수 있다. 다른 실시예들에 있어서, 마스크(401)는 하드 마스크를 포함할 수 있다. 하드 마스크들을 형성하기 위한 기술들은 반도체 공정 기술 분야의 당업자에게 공지된 기술들일 수 있다. 마스크(401)는 트렌치들(404, 405)이 형성되는 위치들에 제공되는 개구부들(402, 403)을 포함한다. 개구부들(402, 403) 사이의 일부들(420, 421, 423)은 마스크(401)에 의하여 덮일 수 있다.
도 4b는 본 발명에 따른 방법의 후속 단계에서의 반도체 구조(117)의 개략적인 단면도를 도시한다.
마스크(401)을 형성한 후에, 식각 공정이 수행될 수 있다. 상기 식각 공정에 있어서, 반도체 구조(117)는 층(207)의 유전 물질을 선택적으로 제거하도록 구성된 식각제에 먼저 노출될 수 있고, 이에 따라 마스크(401)의 물질들 및 반도체 물질의 층(206)이 실질적으로 손상되지 않을 수 있다. 따라서, 마스크(401)의 개구부들(402, 403) 하측의 층(207) 내에 개구부들이 형성될 수 있다. 따라서, 반도체 구조(117)는 반도체 층(206)의 물질을 선택적으로 제거하도록 구성된 식각제에 노출될 수 있고, 이에 따라 마스크(401)의 물질들 및 층들(207, 205)이 실질적으로 손상되지 않을 수 있다. 개구부들(402, 403) 사이의 반도체 구조(117)의 일부들(420, 421, 422)은 마스크(401)에 의하여 상기 식각제에 의한 영향으로부터 보호된다. 이에 따라, 층들(206, 207)을 통하여 연장된 트렌치들(404, 405)이 형성될 수 있다. 트렌치들(404, 405)을 형성한 후에, 마스크(401)는 본 기술 분야의 당업자에게 공지된 레지스트 스트립 공정의 수단들에 의하여 제거될 수 있다.
반도체 구조(401)의 일부들(420, 421, 422) 내의 반도체 물질의 층(206)의 일부들은 상기 트렌치들에 의하여 서로 분리될 수 있고, 이에 따라 트렌치들(402, 403)은 층(206)의 개개의 일부들 사이에 전기적 절연을 제공한다. 따라서, 트렌치들(402, 403)은 절연 구조를 형성한다. 일부 실시예들에 있어서, 트렌치들(404, 405)은 전기적 절연 물질, 예를 들어 실리콘 산화물 및/또는 실리콘 질화물로 매립될 수 있다. 이는 본 기술 분야의 당업자에게 공지된 산화, 질화 및/또는 증착의 기술들의 수단들에 의하여 수행될 수 있다.
이를 대신하여, 선택적인 층(207)을 제거한 후에, 층(206)은 산화되거나 질화되거나 또는 식각되지 않는 절연 물질로 변환한다.
일부 실시예들에 있어서, 트렌치들(402, 403) 및 다른 트렌치들(미도시)은 반도체 물질의 층(206)과 유전 물질의 층(207) 내에 형성될 수 있고, 반면 상기 트렌치들은 그리드 패턴으로 배열된다. 일부 실시예들에 있어서, 상기 트렌치들의 제1 서브셋(subset)은 상기 트렌치들의 제2 서브셋의 방향과 실질적으로 수직인 방향으로 배열될 수 있다. 따라서, 서로 전기적으로 절연된 반도체 물질의 층(206)의 일부들의 정사각형 또는 직사각형 격자가 형성될 수 있다.
트렌치들(404, 405)을 형성한 후에, 반도체 구조(117) 상에 복수의 전기전도성 접촉 구조들(411, 412, 413)이 형성될 수 있다(도 4c). 마지막으로, 반도체 구조(117) 상에 마스크(406)가 형성될 수 있다. 마스크(406)는 포토레지스트를 포함할 수 있고, 기술 분야의 당업자에게 공지된 포토리소그래피의 기술들의 수단들에 의하여 형상될 수 있다. 마스크(406)는 접촉 구조들(411, 412, 413)이 형성되는 위치들에 제공된 개구부들(407, 408, 409)을 포함할 수 있다. 개구부들(407, 408, 409)의 형상은 접촉 구조들(411, 412, 413)의 소정의 형상에 상응할 수 있다. 개구부들(407, 408, 409)의 바닥에서, 유전 물질의 층(207)이 노출되거나 또는 제거될 수 있다.
마스크(406)이 형성된 후에, 반도체 구조(117) 상에 전기전도성 물질의 층(410)이 형성될 수 있다. 전기전도성 물질의 층(410)은 마스크(410)와 개구부들(407, 408, 409)의 상기 바닥에서 노출된 유전 물질의 층(207)의 일부들을 덮을 수 있다.
도 4c는 본 발명에 따른 방법의 후속 단계에서의 반도체 구조(117)의 개략적인 단면도를 도시한다.
전기전도성 물질의 층(410)을 형성한 후에, 레지스트 스트립 공정이 수행될 수 있다. 상기 레지스트 스트립 공정에 있어서, 반도체 구조(117)는 마스크(406)의 물질을 선택적으로 제거하도록 구성된 레지스트 스트립 용액에 노출되고, 반도체 구조(117)의 다른 물질들은 실질적으로 손상되지 않는다. 이에 따라, 마스크(406)가 제거될 수 있다. 마스크(406) 상의 전기전도성 물질의 층(410)의 일부들은 상기 마스크와 함께 제거될 수 있고, 반면 유전 물질의 층(207) 상에 형성된 전기전도성 물질의 층(410)의 일부들은 반도체 구조(117) 상에 잔존할 수 있고, 복수의 접촉 구조들(411, 412, 413)을 형성한다.
일부 실시예들에 있어서, 전기전도성 물질의 층(410)은 금속을 포함할 수 있다.
일부 실시예들에 있어서, 층(410)은 Al, Er, Gd, Nd, Ti 및 Y 중 적어도 하나를 포함하는 제1 서브층 및 Ag, Al, Au, Cr, Cu, Mg, Ni 및 Pt 중 적어도 하나를 포함하는 제2 서브층을 포함할 수 있고, 상기 제1 서브층은 유전 물질의 층(207) 상에 형성되고, 상기 제2 서브층은 상기 제1 서브층 상에 형성된다. 상기 제1 서브층 및 상기 제2 서브층은 본 기술 분야의 당업자에게 공지된 증착 공정들의 수단들에 의하여 형성될 수 있다. 상기 레지스트 스트립 공정을 수행한 후에, 어닐링 공정이 수행될 수 있다. 상기 어닐링 공정에 있어서, 개구부들(407, 408, 409)의 바닥에서 노출된 상기 유전 물질은 상기 제1 서브층의 물질과 화학 반응하여 소비될 수 있고, 이에 따라 층(410)은 반도체 물질의 층(206)에 전기적으로 연결된다.
다른 실시예들에 있어서, 마스크(406)가 형성된 후에 및 전기전도성 물질의 층(410)이 형성되기 전에 식각 공정이 수행될 수 있다. 상기 식각 공정에 있어서, 반도체 구조(117)는 층(207)의 유전 물질을 선택적으로 제거하도록 구성된 식각제에 노출될 수 있고, 마스크(406)의 물질 및 반도체 물질의 층(206)은 실질적으로 손상되지 않는다. 이에 따라, 개구부들(407, 408, 409)의 바닥에서 유전 물질의 층(207)의 일부들은 선택적으로 제거될 수 있다. 이에 따라, 층(410)은 층(206)과 접촉할 수 있고, 층(206)에 전기적 연결부를 제공할 수 있다.
본 발명의 실시예들에 있어서, 하나의 접촉 구조가 반도체 구조(117)의 일부들(420, 421, 422) 각각 내에 형성될 수 있다. 예를 들어, 접촉 구조(411)가 일부(420) 내에 제공될 수 있고, 접촉 구조(412)가 일부(421) 내에 제공될 수 있고, 또한 접촉 구조(413)가 일부(422) 내에 제공될 수 있다. 접촉 구조들(411, 412, 413)은 실질적으로 동일한 형상을 가질 수 있다.
일실시예에 있어서, 도 5a의 상면도에 접촉 구조(412)가 개략적으로 도시된 바와 같이, 접촉 구조들(411, 412, 413) 각각은 실질적으로 링-형 구성을 가질 수 있다. 다른 실시예에 있어서, 도 5b의 접촉 구조(412)가 개략적으로 도시된 바와 같이, 접촉 구조들(411, 412, 413) 각각은 실질적으로 직사각형 또는 정사각형 형상을 가질 수 있다.
접촉 구조들(411, 412, 413)을 형성한 후에, 측정 런이 수행될 수 있다. 마지막으로, 반도체 구조(117)는 도 1을 참조하여 상술한 장치(100)의 반도체 구조 수용부(111) 상에 위치할 수 있고, 이에 따라 반도체 구조 수용부(111)는 기판(204)에 전기적 연결부를 제공한다. 따라서, 도 1 및 도 2를 참조하여 상술한 바와 같이, 코로나 배선(113)의 수단들에 의하여 유전 물질의 층(207)의 표면을 전기적으로 하전함으로써, 반도체 구조(117)의 표면을 패시베이션할 수 있고, 또한 바이어스 전압은 접촉 구조들(411, 412, 413)의 하나, 예를 들어 접촉 구조(412)와 반도체 구조 수용부(111) 사이에 인가될 수 있다.
일부 실시예들에 있어서, 접촉 구조(412)에 전기적 연결부를 제공하도록 구성된 전극(110')의 수단들에 의하여 접촉 구조(412)를 접촉함으로써 상기 바이어스 전압이 인가될 수 있다. 일실시예에 있어서, 전극(110')은 전원(106)에 연결된 전기전도성 스타일러스(stylus)를 포함할 수 있다. 전극(110')이 상술한 전극(110)을 대신하여 측정 프로브(108)에 부착될 수 있거나 또는 전극(110)에 추가하여 제공될 수 있다. 전극(110')에 의하여 접촉 구조(412)를 접촉하기 위하여, 전극(110')이 접촉 구조(412) 상에 위치할 때까지 반도체 구조 수용부(111)가 측정 프로브(108)에 대하여 상기 x-방향 및 상기 y-방향으로 이동할 수 있다. 따라서, 상기 전극이 접촉 구조(412)에 전기적 연결부를 제공할 때까지, 반도체 구조 수용부(111)가 상측으로 이동할 수 있고, 또는 측정 프로브(108)가 하측으로 이동할 수 있다.
이러한 경우에 있어서, 원형, 직사각형 또는 정사각형 전극과 함께, 상기 바이어스 전압이 접촉 구조에 의하여 한정된 전체 면적 상에 제어된다. 따라서, 상기 전극의 인접 영역에 인접하여 또는 그 내에 측정 프로브를 가지지 않는 모든 영역을 측정할 수 있다.
그후에, 반도체 구조(117)는 마이크로웨이브 방사(201)를 이용하여 조사될 수 있고, 또한 전자기적 방사(118)가 측정 위치(119)를 향하여 인도될 수 있다. 전극(110')과 광원(109)이 모두 측정 프로브(108)에 부착되기 때문에, 전극(110')이 접촉 구조(412)에 접촉되는 경우에 있어서, 상기 측정 위치 및 접촉 구조(412)는 서로에 대하여 소정의 공간적인 관계를 가질 수 있다. 접촉 구조(412)가 도 5a에 도시된 바와 같이 접촉 구조(412)가 실질적으로 링-형 구성을 가지거나 또는 도 5b에 도시된 바와 같은 실질적으로 정사각형 구성을 가지는 실시예들에 있어서, 접촉 구조(412)의 중앙 개구부(430 또는 431) 각각에서 노출된 반도체 물질의 층(206)의 일부가 전자기적 방사(118)에 의하여 조사되도록, 측정 위치(119)와 접촉 구조(412) 사이의 공간적인 관계를 가질 수 있다.
전자기적 방사(118)를 이용하여 조사되므로, 반도체 물질의 층(206) 내에 전자-정공 쌍들(203)이 생성될 수 있다. 이어서, 도 1 및 도 2를 참조하여 상술한 바와 같이, 반도체 구조(117)를 향하여 전자기적 방사(118)를 인도한 후에, 반도체 구조(117)로부터 반사된 마이크로웨이브 방사(202)의 강도를 측정함에 의하여, 상기 전자들 및/또는 상기 정공들의 수명이 결정될 수 있다.
그후에, 후속의 측정 런이 수행될 수 있다. 상기 후속의 측정 런에 있어서, 측정 위치(119) 및 접촉 구조들(411, 412, 413)의 다른 하나, 예를 들어 접촉 구조(413)가 서로에 대하여 소정의 공간적인 관계에서 제공될 때까지, 반도체 구조(117)가 측정 프로브(108)에 대하여 이동하고, 또한 접촉 구조(413)가 전극(110')을 접촉함에 의하여 전극(110')과 접촉 구조(413) 사이의 전기적 접촉이 수립될 수 있다. 따라서, 반도체 구조(117) 내의 상기 전하 캐리어들의 수명의 공간적으로 해상된 측정들을 얻을 수 있다. 트렌치들(404, 405)은 반도체 구조(117)의 영역들(420, 421, 422) 사이에 전기적 절연을 제공하고, 이에 따라 영역들(420, 421, 422)의 하나 내에서 수행된 측정은 영역들(420, 421, 422)의 다른 하나의 상태에 의하여 실질적으로 영향받지 않을 수 있다.
본 발명의 다른 실시예들에 있어서, 트렌치들(404, 405)은 일부들(420, 421, 422) 사이에 전기적 절연을 제공하도록 형성될 수 있고, 또한 접촉 구조들(411, 412, 413)의 형성이 생략될 수 있다. 이러한 실시예들에 있어서, 도 1, 도 2, 도 3a, 도 3b 및 도 3c를 참조하여 상술한 바와 같이, 전극들(110, 312-321, 331-338)과 유사하게, 바늘들을 포함하는 하나 또는 그 이상의 전극들의 수단들에 의하여 상기 바이어스 전압이 인가될 수 있다.

Claims (25)

  1. 측정 위치(119)에 대하여 자외선 방사를 인도하는 수단들(109)을 포함하고, 상기 측정 위치(119)에 대하여 소정의 공간적인 관계로 제공된 적어도 하나의 전극(110, 312-321, 331-338)을 더 포함하는 측정 프로브(108);
    상기 측정 위치(119)에 대하여 마이크로웨이브 방사(201)를 인도하도록 구성된 마이크로웨이브 소스(102);
    상기 자외선 방사에 반응하여 상기 측정 위치(119)에서 반사된 마이크로웨이브 방사(202)의 강도의 변화를 측정하도록 구성된 마이크로웨이브 검출부(104);
    반도체 구조(117)를 수용하도록 구성되고, 상기 반도체 구조(117)의 일부에 전기적 접촉을 제공하는 반도체 구조 수용부(111);
    상기 측정 위치(119)에 상기 반도체 구조(117)의 적어도 하나의 일부를 위치시키도록 상기 측정 프로브(108)에 대하여 상기 반도체 구조 수용부(111)를 이동시키는 수단들(112); 및
    상기 반도체 구조 수용부(111)와 상기 전극(110, 312-321, 331-338) 사이에 바이어스 전압을 인가하도록 구성된 전원(106);
    을 포함하는 전하 캐리어들의 수명을 측정하는 장치(100).
  2. 제 1 항에 있어서,
    상기 적어도 하나의 전극(110)은, 상기 측정 위치(119)에 인접하여 제공된 하나의 전극(110)을 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  3. 제 1 항에 있어서,
    상기 적어도 하나의 전극(314, 319, 331, 335)은, 제1 전극(314, 331) 및 제2 전극(319, 335)을 포함하고,
    상기 측정 위치(119)는, 상기 제1 전극(314, 331)과 상기 제2 전극(319, 335) 사이에 위치하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  4. 제 3 항에 있어서,
    상기 적어도 하나의 전극(312-321)은, 제1 라인(310)을 따라서 배열된 복수의 제1 전극들(312-316) 및 제2 라인(311)을 따라서 배열된 복수의 제2 전극들(317-321)을 포함하고,
    상기 제2 라인(311)은, 상기 제1 라인(310)에 평행하고,
    상기 측정 위치(119)는, 상기 제1 라인(310) 및 상기 제2 라인(311) 사이에 위치하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  5. 제 1 항에 있어서,
    상기 적어도 하나의 전극(331-338)은, 상기 측정 위치(119)를 원형으로 둘러싸는 복수의 전극들(331-338)을 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  6. 제 1 항에 있어서,
    상기 적어도 하나의 전극은, 상기 반도체 구조를 천공(puncture)하도록 구성된 바늘(needle)을 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  7. 제 1 항에 있어서,
    상기 적어도 하나의 전극은, 상기 반도체 구조 상에 형성된 전기전도성 접촉 구조에 전기적 연결부를 제공하도록 구성된 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  8. 제 1 항에 있어서,
    코로나 배선(corona wire)(113); 및
    상기 코로나 배선(113)과 상기 반도체 구조 수용부(111) 사이에 전압을 인가하는 수단들(114);
    을 더 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  9. 제 8 항에 있어서,
    상기 반도체 구조 수용부(111)에 대하여 상기 코로나 배선(113)을 이동시키는 수단들(112);
    을 더 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  10. 제 1 항에 있어서,
    상기 반도체 구조(117)에 패시베이션 용액을 공급하도록 구성된 패시베이션 용액 공급부(115);
    를 더 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  11. 제 1 항에 있어서,
    상기 측정 위치에 자외선 방사를 인도하는 상기 수단들(109)은, 펄스형 자외선 레이저를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명을 측정하는 장치(100).
  12. 기판(204), 상기 기판(204) 상에 형성된 절연 물질의 층(205), 및 상기 절연 물질(205)의 층 상에 형성된 반도체 물질의 층(206)을 포함하는 반도체 구조(117)를 제공하는 단계; 및
    측정 런을 수행하는 단계;
    를 포함하고,
    상기 측정 런을 수행하는 단계는,
    마이크로웨이브 방사(201)를 이용하여 상기 반도체 구조(117)를 조사하는 단계;
    측정 위치(119)에 위치한 상기 반도체 구조(117)의 일부에 자외선 방사(118)를 인도하는 단계;
    상기 기판(204)과 상기 측정 위치(119)에 대하여 소정의 공간적인 관계를 가지는 적어도 하나의 접촉 지점(210) 사이에 바이어스 전압을 인가하는 단계; 및
    상기 자외선 방사(118)에 반응하여 상기 반도체 구조(117)로부터 반사된 마이크로웨이브 방사(202)의 강도의 변화를 측정하는 단계;
    를 포함하는 전하 캐리어들의 수명 측정 방법으로서,
    상기 측정 위치(119)에 대하여 상기 반도체 구조(117)를 이동시키는 단계; 및
    상기 측정 런을 적어도 한번 반복하는 단계를 더 포함하고,
    상기 측정 위치(119)와 상기 적어도 하나의 접촉 지점(210) 사이의 상기 소정의 공간적인 관계가 유지되는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  13. 제 12 항에 있어서,
    상기 반도체 구조(117)를 제공하는 단계는,
    상기 반도체 물질의 층(206)의 표면을 패시베이션하는 단계를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  14. 제 13 항에 있어서,
    상기 반도체 물질의 층(206)의 상기 표면을 패시베이션하는 단계는,
    상기 반도체 물질의 층(206)의 상기 표면에 패시베이션 용액을 공급하는 단계를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  15. 제 14 항에 있어서,
    상기 패시베이션 용액은, 희석된 불화수소(hydrogen fluoride) 및 용매 내의 할로겐(halogen)의 용액 중에 적어도 하나를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  16. 제 13 항에 있어서,
    상기 반도체 물질의 층(206)의 상기 표면을 패시베이션하는 단계는,
    상기 반도체 물질의 층(206) 상에 유전 물질의 층(207)을 형성하는 단계를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  17. 제 16 항에 있어서,
    상기 유전 물질의 층의 상기 표면을 전기적으로 하전하도록, 상기 유전 물질의 상기 층(207)의 표면에 코로나 방전을 인가하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  18. 제 17 항에 있어서,
    상기 코로나 방전을 인가하는 것은, 각각의 측정 런 이전에 수행되는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  19. 제 16 항에 있어서,
    반도체 물질의 층(206)과 유전 물질의 층(207) 사이의 계면을 큐어링하도록, 어닐링을 수행하는 단계;
    를 더 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  20. 제 12 항에 있어서,
    상기 반도체 구조(117)를 제공하는 단계는,
    상기 반도체 물질의 층(206) 상에 복수의 전기전도성 접촉 구조들(411, 412, 413)을 형성하는 단계;
    를 더 포함하고,
    각각의 측정 런에 있어서, 상기 기판(204)과 상기 복수의 접촉 구조들(411, 412, 413)의 하나 사이에 상기 바이어스 전압이 인가되고,
    상기 복수의 접촉 구조들(411, 412, 413)의 상기 하나에 대하여 상기 소정의 공간적인 관계를 가지는 상기 반도체 구조(117)의 일부로 상기 자외선 방사(118)가 인도되는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  21. 제 20 항에 있어서,
    상기 복수의 접촉 구조들(411, 412, 413) 각각은, 링-형 구성, 정사각형 구성 및 직사각형 구성 중 하나를 가지고, 중앙 개구부(430, 431)를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  22. 제 12 항에 있어서,
    상기 기판(204)과 상기 적어도 하나의 접촉 지점 사이에 상기 바이어스 전압을 인가하는 단계는,
    적어도 하나의 전극(110, 312-321, 331-338)의 수단들에 의하여 상기 반도체 구조(117)를 천공하는 단계;
    를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  23. 제 12 항에 있어서,
    상기 반도체 구조(117)의 복수의 일부들(420, 421, 422) 사이에 전기적 절연을 제공하는 절연 구조를 형성하는 단계;
    를 더 포함하고,
    각각의 측정 런에 있어서, 상기 자외선 방사(118)는 상기 반도체 구조(117)의 상기 복수의 일부들(420, 421, 422)의 하나에 인도되고,
    상기 적어도 하나의 접촉 지점은 상기 반도체 구조(117)의 상기 복수의 일부들의 상기 하나 내에 제공되는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  24. 제 23 항에 있어서,
    상기 절연 구조는, 트렌치(404, 405), 산화 영역, 및 질화 영역 중 적어도 하나를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
  25. 제 23 항에 있어서,
    상기 절연 구조를 형성하는 단계는,
    얕은 트렌치 분리막을 형성하는 단계, 메사(mesa)를 형성하는 단계, 및 상기 반도체 물질의 층(206)의 국부적 산화를 수행하는 단계 중 적어도 하나를 포함하는 것을 특징으로 하는 전하 캐리어들의 수명 측정 방법.
KR1020107007585A 2007-09-11 2008-09-08 전하 캐리어들의 수명을 측정하는 방법 및 장치 KR101138701B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07291091.2 2007-09-11
EP07291091A EP2037288B1 (en) 2007-09-11 2007-09-11 Volume lifetime measurement
PCT/EP2008/007340 WO2009033629A1 (en) 2007-09-11 2008-09-08 Method and apparatus for measuring a lifetime of charge carriers

Publications (2)

Publication Number Publication Date
KR20100057079A KR20100057079A (ko) 2010-05-28
KR101138701B1 true KR101138701B1 (ko) 2012-04-19

Family

ID=39204756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007585A KR101138701B1 (ko) 2007-09-11 2008-09-08 전하 캐리어들의 수명을 측정하는 방법 및 장치

Country Status (7)

Country Link
US (1) US8008929B2 (ko)
EP (1) EP2037288B1 (ko)
JP (1) JP4990397B2 (ko)
KR (1) KR101138701B1 (ko)
CN (1) CN101802629B (ko)
AT (1) ATE514095T1 (ko)
WO (1) WO2009033629A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239299B2 (en) * 2010-02-15 2016-01-19 National University Corporation Tokyo University Of Agriculture And Technology Photoinduced carrier lifetime measuring method, light incidence efficiency measuring method, photoinduced carrier lifetime measuring device, and light incidence efficiency measuring device
US8912799B2 (en) * 2011-11-10 2014-12-16 Semiconductor Physics Laboratory Co., Ltd. Accurate measurement of excess carrier lifetime using carrier decay method
CN102736011B (zh) * 2012-07-10 2014-05-07 中国科学院微电子研究所 确定AlGaN/GaN基异质结沟道载流子寿命的方法
FR3000549B1 (fr) * 2012-12-27 2015-04-24 Centre Nat Rech Scient Procede et dispositif pour caracteriser un milieu fluide a l'aide d'un substrat semi-conducteur
US20140199822A1 (en) * 2013-01-15 2014-07-17 Micron Technology, Inc. Methods of forming semiconductor device structures including an insulative material on a semiconductive material, and related semiconductor device structures and semiconductor devices
JP6080101B2 (ja) * 2013-02-15 2017-02-15 信越半導体株式会社 シリコン基板の再結合ライフタイム測定方法
US20140253137A1 (en) * 2013-03-08 2014-09-11 Macronix International Co., Ltd. Test pattern design for semiconductor devices and method of utilizing thereof
EP2851696B1 (en) * 2013-09-24 2016-04-20 Imec Method for the extraction of recombination characteristics at metallized semiconductor surfaces
CN103743950B (zh) * 2013-12-27 2017-01-11 安徽省大富重工技术有限公司 一种天线相位的测试系统
CN103884977B (zh) * 2014-03-06 2016-02-17 北京大学 一种预测半导体器件nbti寿命及其涨落的方法
CN103901335B (zh) * 2014-04-22 2016-03-30 哈尔滨工业大学 一种半导体少数载流子寿命分布的红外偏振光学成像检测方法与系统
CN104101855A (zh) * 2014-07-24 2014-10-15 上海华力微电子有限公司 监控探针卡漏电的方法及探针卡漏电监控系统
JP2016046352A (ja) * 2014-08-21 2016-04-04 株式会社東芝 半導体デバイス検査装置、半導体デバイス検査方法および半導体デバイス製造方法
CN104266960B (zh) * 2014-10-09 2017-09-15 广州市昆德科技有限公司 扫描式微波反射法载流子复合寿命测试系统及测试方法
JP6704275B2 (ja) * 2016-03-28 2020-06-03 株式会社ディスコ デバイスウエーハの評価方法
CN107868981B (zh) * 2016-09-28 2020-09-29 清华大学 一种金属铂的半金属化合物及其制备方法
CN112366146A (zh) * 2020-11-05 2021-02-12 天津中环领先材料技术有限公司 一种晶圆片的寿命测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240668A2 (en) * 1986-04-10 1987-10-14 International Business Machines Corporation A method for designation/sorting semiconductors wafers according to predicted oxygen precipitation behaviour
US5760597A (en) 1995-06-06 1998-06-02 Kabushiki Kaisha Kobe Seiko Sho Method of and apparatus for measuring lifetime of carriers in semiconductor sample

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218143A (en) * 1979-01-22 1980-08-19 The United States Of America As Represented By The Secretary Of The Navy Lattice matching measurement device
JP2702807B2 (ja) * 1990-08-09 1998-01-26 東芝セラミックス株式会社 半導体中の深い不純物準位の測定方法及びその装置
US5406214A (en) * 1990-12-17 1995-04-11 Semilab Felvezeto Fizikai Lab, Rt Method and apparatus for measuring minority carrier lifetime in semiconductor materials
CN1063159A (zh) * 1992-01-23 1992-07-29 中国科学院上海技术物理研究所 测量半导体非平衡载流子寿命的新方法
JPH06151538A (ja) * 1992-02-03 1994-05-31 Leo Giken:Kk 半導体ウエハの評価方法及びその装置
JPH077060A (ja) * 1993-06-18 1995-01-10 Fujitsu Ltd 半導体装置の評価方法及び装置
US6346821B1 (en) * 1998-03-27 2002-02-12 Infineon Technologies Ag Method for nondestructive measurement of minority carrier diffusion length and minority carrier lifetime in semiconductor devices
HU227170B1 (en) * 2000-02-17 2010-09-28 Semilab Felvezetoe Fiz Lab Rt Surface passivation method and arrangement for measuring life time of minority carrier of semiconductors
JP4020810B2 (ja) * 2002-03-29 2007-12-12 株式会社神戸製鋼所 半導体キャリアの寿命測定装置，その方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240668A2 (en) * 1986-04-10 1987-10-14 International Business Machines Corporation A method for designation/sorting semiconductors wafers according to predicted oxygen precipitation behaviour
US5760597A (en) 1995-06-06 1998-06-02 Kabushiki Kaisha Kobe Seiko Sho Method of and apparatus for measuring lifetime of carriers in semiconductor sample

Also Published As

Publication number Publication date
US8008929B2 (en) 2011-08-30
KR20100057079A (ko) 2010-05-28
EP2037288A1 (en) 2009-03-18
EP2037288B1 (en) 2011-06-22
WO2009033629A1 (en) 2009-03-19
CN101802629A (zh) 2010-08-11
JP2010539678A (ja) 2010-12-16
CN101802629B (zh) 2014-01-22
ATE514095T1 (de) 2011-07-15
JP4990397B2 (ja) 2012-08-01
US20100188094A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101138701B1 (ko) 전하 캐리어들의 수명을 측정하는 방법 및 장치
JP4927549B2 (ja) コンタクト開口計測方法
KR101013346B1 (ko) 컨택 홀 제조의 모니터링
JP2017535914A (ja) 検査、テスト、デバッグ、及び表面の改変のための電子ビーム誘導プラズマ（ｅＢＩＰ）の適用
JPH0587140B2 (ko)
WO2015051175A2 (en) Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications
US20070046172A1 (en) Integrated circuit inspection system
JP4744535B2 (ja) エッチング処理方法および炭化珪素半導体装置の製造方法
KR100193402B1 (ko) 불순물 농도 프로파일 측정방법
JP2008263200A (ja) ｉｎ−Ｓｉｔｕ、ｅｘ−Ｓｉｔｕ、及びインラインでのプロセスのモニタリング、最適化、及び製造方法
JP4169004B2 (ja) 半導体装置の製造方法
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
US6221726B1 (en) Process for fabricating device structures for real-time process control of silicon doping
JP5436299B2 (ja) 半導体装置の製造方法
JPH1187451A (ja) 半導体装置の検査方法および半導体装置検査器
JP2004006756A (ja) 半導体キャリアの寿命測定装置，その方法
US20030139043A1 (en) Apparatus and method for monitoring a plasma etch process
JP3698991B2 (ja) プラズマ電位差、電流測定装置及びそれを用いた試料の処理方法
JPH10270516A (ja) 半導体ウエハの評価方法及びその装置
Li et al. Process Development and Integration on Si Substrate for Ion trap-based Quantum Processors
JP2008258375A (ja) プラズマダメージ検出測定装置及びプラズマ処理装置
KR100562627B1 (ko) 식각종말점 제어장치 및 그를 이용한 식각종말점 제어 방법
JP2005209964A (ja) 半導体ウェーハの評価方法及び評価用ウェーハ
JP2023085794A (ja) 光加熱方法、ワイドバンドギャップ半導体用の光加熱装置
KR930010974B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8