JP4744535B2 - エッチング処理方法および炭化珪素半導体装置の製造方法 - Google Patents

エッチング処理方法および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP4744535B2
JP4744535B2 JP2008001911A JP2008001911A JP4744535B2 JP 4744535 B2 JP4744535 B2 JP 4744535B2 JP 2008001911 A JP2008001911 A JP 2008001911A JP 2008001911 A JP2008001911 A JP 2008001911A JP 4744535 B2 JP4744535 B2 JP 4744535B2
Authority
JP
Japan
Prior art keywords
etching
silicon carbide
sic substrate
carbide substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008001911A
Other languages
English (en)
Other versions
JP2009164445A (ja
Inventor
睦 津田
寛 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008001911A priority Critical patent/JP4744535B2/ja
Publication of JP2009164445A publication Critical patent/JP2009164445A/ja
Application granted granted Critical
Publication of JP4744535B2 publication Critical patent/JP4744535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、エッチング処理方法および炭化珪素(SiC)半導体装置の製造方法に関し、特に、SiC基板を用いた高耐圧・大電力用の絶縁ゲート型電界効果トランジスタ(MOSFET)のエッチング処理方法およびその製造方法に関するものである。
パワーデバイスとしてシリコン(Si)を用いたMOSFETが広く用いられているが、更なるデバイスの高耐圧化や大電流化は、Siの物性限界により困難になってきた。そこで、Siに替わる新しい基板材料として、ワイドバンドギャップ半導体の1つであるSiCが注目されるようになってきた。SiCは、絶縁破壊強度がSiに比べ一桁大きく、耐圧に優れているだけでなく、オン抵抗も小さく、低損失なパワーデバイスが実現できる。熱伝導率もSiに比べ約3倍大きく、大電力用のパワーデバイスの基板材料に適している。
特許文献1には、SiC基板を用いたMOSFETの構造およびその製造プロセスが示されている。この特許文献1には、反応性プラズマによるエッチング処理が記載されている。特許文献2に記載されたエッチング処理方法は、SiC基板の被エッチング膜のエッチレートを予め求め、エッチングすべき膜厚とそのエッチレートからエッチングする時間を算出する。つまり、算出した時間で処理する時間決めでエッチング処理を行っている。
しかしながら、プラズマエッチングでは、無数の内部パラメータ(プラズマ中の電子やイオン種の密度・エネルギー、中性活性種の密度、不純物(マスク材料や反応容器壁から放出される不純物)種の密度)が複雑に絡み合いながらエッチング反応が進行する。特に、反応容器壁に堆積している反応生成物は、エッチング時にプラズマに再び放出され、これがSiC基板表面に再入射されることによりエッチング反応に大きく影響を及ぼす。反応容器壁に堆積している反応生成物の量は、SiC基板の処理に伴い増加するため、エッチレートは不変ではなく、SiC基板を処理するごとに変動する。
このようなプラズマエッチングを用いて被エッチング膜を完全に除去する場合、エッチレートが、想定していたエッチレートよりも小さい場合には、エッチング量が少なくなり、被エッチング膜が完全に除去されていないことがある。その一方で、エッチレートが、想定していたエッチレートよりも大きい場合には、エッチング量が多くなり、被エッチング膜の下地膜を深くエッチングすることがあり、その結果、デバイスの製造歩留まりが低くなる。これを防ぐため、以下のように、終点検出方法や、エッチング量をモニタリングする方法が提案されている。
前者の終点検出方法としては、被エッチング膜に含まれる原子の発光強度をモニターし、被エッチング膜が完全に除去される際の発光強度変化からエッチングの終点を検出する方法がよく用いられている。しかしながら、被エッチング膜と、その下地膜とがほとんど同じ材質である場合には、ほとんど発光強度に変化がないため、エッチングの終点検出を行うことは困難である。特に、それら膜の差異が、SiC膜に不純物ドープされている原子種(Al,N)やドープ量の差異しかなく、これら原子種の密度がSiやC原子と比較して高々10-3程度しか存在しない場合には、エッチングの終点検出を行うことは著しく困難である。
後者のエッチング量をモニタリングする方法としては、レーザ光の光干渉を利用する方法が知られている。基板の表面にレーザ光を入射させ、反射光を光検出器で検出し、その光強度を測定する。具体的には、被エッチング膜の屈折率と、その下地膜の屈折率が大きく異なる場合には、いわゆる光学的界面が存在し、膜の内部に入射した光の一部は光学的界面で反射し、エッチングされている膜表面からの反射光と、光学的界面からの反射光とが干渉を起こす。干渉波形における光強度の強弱の繰り返しに基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、エッチング処理を停止する。
特開平10−308510号公報 特開2007−208076号公報
しかしながら、レーザ光の光干渉を利用する方法においても、発光強度の変化を検出する方法と同様、被エッチング膜とその下地膜との差異が、SiC膜に不純物ドープされている原子種やドープ量の差異しかない場合には、これらの膜同士の屈折率には差がない。そのため、炭化珪素基板の裏面においてレーザ光を反射させる光学的界面は存在せず、結果として、炭化珪素基板の表面からの反射光が検出されるだけで、干渉波形は観測できないという問題があった。
本発明は、上記のような問題点を解決するためになされたものであり、被エッチング膜のエッチング処理を行いながら、そのエッチング量をモニタリングすることにより、所望のエッチング量で再現性よくエッチングを行うことを目的とする。
本発明の係るエッチング処理方法は、(a)チャネル用の炭化珪素エピ層が形成され、表裏両面を鏡面研磨された炭化珪素基板の表面である前記炭化珪素エピ層を反応性プラズマによりエッチング処理するとともに、前記炭化珪素基板の表面または裏面にレーザ光を入射する工程を備える。そして、(b)前記炭化珪素基板の前記表裏両面それぞれから反射した前記レーザ光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、前記工程(a)のエッチング処理を停止する工程を備える。そして、前記工程(a)の前に、前記炭化珪素基板の裏面と基板ステージ表面とを接して前記炭化珪素基板を配置する工程を備える。
本発明のエッチング処理方法によれば、レーザ光の反射光の光強度を観測することができるため、炭化珪素基板、例えば、チャネルエピ層のエッチング処理を行いながら、そのエッチング量をモニタリングすることができる。これにより、所望のエッチング量で再現性よくエッチングを行うことができる。
<実施の形態1>
本実施の形態では、本発明に係る炭化珪素半導体装置の製造方法を用いて、図1に示すMOSFET50を形成する。このMOSFET50は、n−型エピ(エピタキシャル)層52と、p型ベース領域53と、n+型ソース領域54と、n−型チャネルエピ層55と、ゲート絶縁膜56と、ゲート電極57と、層間絶縁膜58と、ソース電極59と、ドレイン電極60とを備える。
このMOSFET50は、n−型チャネルエピ層55を表面に配置するタイプのMOSFETである。まず、炭化珪素基板であるn+型SiC基板51を準備する。このn+型SiC基板51の不純物密度は、例えば、5×1018cm-3であるものとする。それから、n+型SiC基板51上にトランジスタであるMOSFET50を形成する。このMOSFET50を形成するため、n+型SiC基板51の表面全面に、n−型エピ層52を堆積する。このn−型エピ層52の不純物密度は、例えば、1×1016cm-3であるものとする。
n−型エピ層52の表層部に、マスクパターンを形成し、例えば、アルミニウム(Al)によるイオン注入により、p型ベース領域53を形成する。それから、p型ベース領域53の表層部にマスクパターンを形成し、例えば、窒素(N)によるイオン注入により、n+型ソース領域54をさらに形成する。ここで、p型ベース領域53の深さ、n+型ソース領域54の深さは、例えば、800nm程度、300nm程度であるものとする。
次に、n−型エピ層52、p型ベース領域53、およびn+型ソース領域54の表面全面に、n−型チャネルエピ層55を成長させる。こうして、n+型SiC基板51上全面にMOSFET50のチャネルエピ層であるn−型チャネルエピ層55を形成する。ここで、n−型チャネルエピ層55の膜厚は、例えば、500nm程度であり、不純物密度は、例えば、2×1016cm-3であるものとする。
本実施の形態では、n+型SiC基板51、n−型エピ層52、n−型チャネルエピ層55は、全て炭化珪素からなる。そこで、以下、本実施の形態では、これらからなる炭化珪素基板を、SiC基板2と記述する。また、後に反応性プラズマでエッチング処理されるn−型チャネルエピ層55の表面をSiC基板2の表面と記述することもあり、それと反対側のn+型SiC基板51の表面をSiC基板2の裏面と記述することもある。また、n−型チャネルエピ層55をエッチング処理することを、SiC基板2をエッチング処理すると記述することもある。
次に、n−型チャネルエピ層55が形成された炭化珪素基板であるSiC基板2の表裏両面を鏡面研磨する。つまり、n−型チャネルエピ層55の表面と、それと反対側のn+型SiC基板51の表面とを鏡面研磨する。その後、フォトレジストあるいはシリコン酸化膜からなるエッチングマスクを形成し、マスクパターン形成後、後述する反応性プラズマによるエッチング処理方法により、不要なn−型チャネルエピ層55の一部をエッチング処理する。この処理により、p型ベース領域53およびn+型ソース領域54の一部を露出させるように、不要なn−型チャネルエピ層55の一部を完全に除去する。
その後、絶縁膜と、多結晶シリコン膜を堆積し、マスクパターンを用いて、ゲート絶縁膜56と、多結晶シリコン(poly−Si)からなるゲート電極57とを形成する。引き続き、層間絶縁膜58を堆積してゲート絶縁膜56とゲート電極57とを覆い、マスクパターンを用いて層間絶縁膜58およびゲート絶縁膜56の一部を開孔させ、p型ベース領域53およびn+型ソース領域54の一部を露出させる。最後に、露出させたp型ベース領域53およびn+型ソース領域54の表面と、SiC基板2の裏面それぞれに金属膜を堆積させて、ソース電極59およびドレイン電極60を形成する。
上述の工程のうち、反応性プラズマによるエッチング処理により、n−型チャネルエピ層55を完全に除去する場合には、膜厚以上のエッチング量(オーバーエッチ量)が必要となる。例えば、n−型チャネルエピ層55の膜厚が、500nmの場合、エッチング量を500nm以上、550nm以内の範囲にする必要がある。
しかしながら、エッチレートは、SiC基板2の処理に伴い変動する。そのため、エッチレートが、想定していたエッチレートよりも小さい場合には、n−型チャネルエピ層55が完全に除去されていないことがある。その一方で、エッチレートが、想定していたエッチレートよりも大きい場合には、p型ベース領域53やn+型ソース領域54が薄くなり、その結果、オン抵抗が上昇することがあり、デバイスの製造歩留まりが低くなる。特に、n+型ソース領域54が、表面から300nm程度の深さしかない場合には、エッチング量を極力抑える必要がある。このように、n−型チャネルエピ層55のエッチングにおいては、そのエッチング量を精密に制御することが重要である。本実施の形態に係るエッチング処理方法は、n−型チャネルエピ層55のエッチング処理を行いながら、そのエッチング量をモニタリングすることを可能にすることを目的とする。
図2は、本実施の形態に係るエッチング処理方法に用いられる装置の構成を示す図である。図2に示すように、本エッチング処理に用いる装置は、真空容器1と、RF(Radio Frequency)電源4と、レーザ光発生装置8と、光検出器11とを主に備える。真空容器1は、石英窓6を有しており、この石英窓6の付近に配置されたコイル5はRF電源4と電気的に接続されている。この図では一のコイルの断面図が示されている。
真空容器1内において、SiC基板2の裏面と、基板ステージ3の表面とを接してSiC基板2を配置する。ここでいうSiC基板2の裏面は、本実施の形態では、n−型チャネルエピ層55と反対側のn+型SiC基板51の表面である。そして、表裏両面を鏡面研磨されたSiC基板2の表面を反応性のプラズマ7によりエッチング処理するとともに、SiC基板2の表面にレーザ光14を入射する。ここでいうSiC基板2の表面は、本実施の形態では、n−型チャネルエピ層55の表面である。
真空容器1内を、真空にしながら、フッ素系のガス、例えば、CF4+O2,SF6,NF3を供給する。この状態で、例えば、周波数13.56MHzの高周波電流がRF電源4からコイル5に供給されると、コイル5から放射される高周波電磁界により真空容器1内に上述のガスのプラズマ7が発生する。こうして発生したプラズマ7の粒子である中性活性種やイオンが、エッチングマスクに覆われていないSiC基板2の表面、つまり、n−型チャネルエピ層55の表面に入射する。これら粒子と、n−型チャネルエピ層55表面のSi原子やC原子とが反応し、その反応により生じた気体が真空容器1から排気されることにより、n−型チャネルエピ層55がエッチングされる。
真空容器1の外部には、レーザ光発生装置8が設置される。本実施の形態では、このレーザ光発生装置8が発生するレーザ光14は、He−Ne、波長633nm、パワー1mWであるものとする。レーザ光発生装置8で発生したレーザ光14は、光チョッパー9により、ある一定の周波数でオン・オフ変調を受けた後、ミラー10と石英窓6を通じて真空容器1内に導入される。そして、SiC基板2の表面にほぼ垂直にレーザ光14を入射する。
図3は、SiC基板2の表面にレーザ光14を入射したときの様子を示す図である。この図を用いて、本実施の形態に係るエッチング処理方法におけるモニタリングの原理を説明する。図3に示すように、基板ステージ3表面には、光吸収部である光吸収層15が形成されており、SiC基板2は、光吸収層15の上に設置されている。レーザ光14は、エッチングマスクが形成されていないn−型チャネルエピ層55に照射される。本実施の形態では、レーザ光14が照射されるn−型チャネルエピ層55下には、p型ベース領域53、n+型ソース領域54が形成されていないものとする。
n−型チャネルエピ層55の表面付近はほぼ真空である。n−型チャネルエピ層55の屈折率と、真空の屈折率は大きく異なるため、光学的界面が存在する。また、n−型チャネルエピ層55の表面は、鏡面研磨されている。そのため、図3に示すように、レーザ光14の一部は、n−型チャネルエピ層55の表面で反射され、残りはn−型チャネルエピ層55を透過する。
n−型チャネルエピ層55を透過したレーザ光14は、下地のn−型エピ層52に到達する。ここで、n−型チャネルエピ層55とn−型エピ層52との間では、屈折率はほとんど変わらないので、レーザ光14は反射することなくn−型エピ層52を透過し、最終的には、SiC基板2の裏面、つまり、n+型SiC基板51の表面にまで到達する。
n+型SiC基板51と光吸収層15との間には、わずかな隙間があり、その隙間はほぼ真空である。n+型SiC基板51の屈折率と、真空の屈折率は大きく異なるため、光学的界面が存在する。SiC基板2の裏面、つまり、n+型SiC基板51の表面は鏡面研磨されている。そのため、図3に示すように、SiC基板2の表面のみならず、裏面においてもレーザ光14が鏡面反射される。この反射したレーザ光14は、SiC基板2の表面に向かって透過し、SiC基板2の表面から出射される。SiC基板2の裏面(n+型SiC基板51の表面)から出射するレーザ光14は、基板ステージ3の表面で反射されることなく、光吸収層15に吸収される。
図2に示すように、SiC基板2の表裏両面それぞれから反射したレーザ光14は、石英窓6を通じて、真空容器1の外部に設置された光検出器11に入射される。光検出器11は、SiC基板2の表面側に設置されている。SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度をSiC基板2の表面側において検出する。こうして、本実施の形態では、SiC基板2の表面にレーザ光14を入射し、SiC基板2の表面側から反射光の光強度を検出する。この光検出器11には、例えば、シリコンフォトダイオードを用いる。
光検出器11の出力は、光チョッパー9のオン・オフ周波数を参照信号としているロックインアンプ12により増幅され、ロックインアンプ12内部の低周波数フィルタによりノイズ成分を除去される。ロックインアンプ12の出力、つまり、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を、処理時間とともに表示部13に表示する。
表示部13に表示される反射光の強度は、SiC基板2の表面で反射されたレーザ光14と、SiC基板2の裏面で反射されたレーザ光14との位相差に応じて干渉し、いわゆる干渉波形となる。位相差は、n−型チャネルエピ層55のエッチング量に応じて変化する。そのため、表示部13に表示される干渉波形の光強度は、エッチング処理の時間とともに変化する。
レーザ光14の入射がSiC基板2表面に対して垂直である場合には、干渉波形の1周期の間に、n−型チャネルエピ層55はλ/(2n)だけエッチングされていることになる。ここで、λはレーザ光14の波長、nはn−型チャネルエピ層55の屈折率である。こうして、光検出器11で検出した干渉波形の周期に基づいてエッチング量を算出することにより、n−型チャネルエピ層55のエッチング量をモニタリングすることができる。この算出したエッチング量が所望のエッチング量となった場合に、エッチング処理を停止する。本実施の形態では、所望のエッチング量は、目標とするエッチング量に、オーバーエッチング量を加えているものとする。
このように、本実施の形態に係るエッチング処理方法では、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、上述のエッチング処理を停止する。
以上からなる本実施の形態に係るエッチング処理方法によれば、SiC基板2の表裏両面を鏡面研磨しているため、SiC基板2の表裏両面においてレーザ光14を反射させることができる。その結果、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を検出することができるため、n−型チャネルエピ層55のエッチング処理を行いながら、そのエッチング量をモニタリングすることができる。エッチング量が所望のエッチング量となった場合に、エッチング処理を停止するため、所望のエッチング量で再現性よくエッチングを行うことができる。
実際に、時間決めによる従来のエッチング処理方法と、本実施の形態に係るエッチング処理方法とを比較するため、それぞれの方法によりn−型チャネルエピ層55(膜厚:500nm)を形成したSiC基板2を連続で8枚エッチング処理を行った。処理後には段差測定を行った。その結果、従来のエッチング処理方法では、n−型チャネルエピ層55のSiCエッチング量は、452nmから578nmの範囲でばらついた。一方、本実施の形態のエッチング処理方法で、n−型チャネルエピ層55のエッチング量をモニタリングしながらエッチングを行った場合には、エッチング量は510nmから523nmの範囲となった。このように、本実施の形態に係るエッチング処理方法によれば、所望のエッチング量で再現性よくエッチングを行うことができた。
本実施の形態では、基板ステージ3表面に形成した光吸収層15により、SiC基板2の裏面から出射するレーザ光14を吸収した。これにより、エッチング量の測定に必要なレーザ光14のみを反射することができるため、正確にエッチング量を測定することができる。なお、本実施の形態では、基板ステージ3の表面に光吸収層15を形成したが、これに限ったものではない。例えば、基板ステージ3の表面に微細な凹凸を無数に形成し、入射したレーザ光14を乱反射させるものであってもよい。あるいは、基板ステージ3の内部にレーザ光14が通過する穴を設け、レーザ光14が基板ステージ3からSiC基板2の表面側に戻らないようにするものであってもよい。
また、本実施の形態では、レーザ光14の波長は、633nmであるものとした。これにより、レーザ光14は、SiC基板2を透過することができる。なお、レーザ光14の波長は、633nmに限ったものではなく、SiC基板2を透過可能な370nm以上440nm以下、もしくは480nm以上であれば、上述と同様の効果を得ることができる。また、本実施の形態では、レーザ光発生装置8からのレーザ光14として、一般的なHe−Neレーザを用いたが、その他のレーザ光源、例えば、Arイオンレーザやダイオードレーザであってもよい。
<実施の形態2>
実施の形態1では、図2に示したように、真空容器1に設けられた石英窓6を通じて真空容器1の内部にレーザ光14を入射させ、n−型チャネルエピ層55が形成されているSiC基板2の表面にレーザ光14を照射させた。SiC基板2の表裏両面それぞれから反射したレーザ光14は、再び石英窓6を通じて真空容器1の外部に設置された光検出器11に入射する。こうして、SiC基板2の表面にレーザ光14を入射し、SiC基板2の表面側から反射したレーザ光14の光強度を検出した。
このようなエッチング処理方法では、石英窓6は、SiC基板2の表面をエッチングする反応性プラズマ7(フッ素原子やイオンを含む)に絶えず曝されている。そのため、エッチング処理を重ねていくと、石英窓6の真空容器1内側の面が反応性プラズマ7により徐々にエッチングされ、表面ラフネスの増大により、石英窓6に入射したレーザ光14が散乱される。また、SiC基板2がエッチングされて生じた反応生成物が石英窓6の真空容器1内側の面に付着する。これらが原因で、エッチング処理を重ねると、反射したレーザ光14が光検出器11に入射されなくなり、光検出器11で検出するレーザ光14の光強度が大きく低下するため、エッチング量をモニタリングすることが困難になる。
本実施の形態では、この問題点を解決することを目的とする。本実施の形態に係る半導体装置の製造方法のうちのエッチング処理方法を、図4,5を用いて説明する。なお、本実施の形態に係るエッチング処理方法において、実施の形態1と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態1と同じであるものとする。
図4は、本実施の形態に係るエッチング処理方法に用いられる装置の構成を示す図である。図4に示すように、真空シールのため、および、レーザ光14の導入のため、SiC基板2を設置する基板ステージ3の裏側に、小型の石英窓16を設けている。また、ミラー10から石英窓16に入射したレーザ光14が、遮られることなくSiC基板2の裏面にまで到達できるように、基板ステージ3の内部にはレーザ光14が行き来する小さな空間を設けている。本実施の形態に係るエッチング処理方法では、表裏両面を鏡面研磨されたSiC基板2の表面を反応性プラズマ7によりエッチング処理するとともに、SiC基板2の裏面にレーザ光14を入射する。
図5は、SiC基板2の裏面にレーザ光14を入射したときの様子を示す図である。この図を用いて、本実施の形態に係るエッチング処理方法におけるモニタリングの原理を説明する。本実施の形態では、実施の形態1と同様、SiC基板2の表面と裏面には光学的界面が存在し、SiC基板2の内部には光学的界面は存在しない。SiC基板2の表裏両面は、鏡面研磨されている。なお、本実施の形態では、n−型チャネルエピ層55表面のラフネスは、エッチング処理中維持される。この場合、図5に示すように、レーザ光14の一部は、SiC基板2の裏面、つまり、n+型SiC基板51の表面において反射され、残りはn+型SiC基板51を透過する。透過した残りのレーザ光14は、SiC基板2の表面、つまり、n−型チャネルエピ層55の表面においても反射される。
図5に示すように、SiC基板2の表裏両面それぞれから反射したレーザ光14は、石英窓6を通じて、真空容器1の外部に設置された光検出器11に入射される。光検出器11は、SiC基板2の裏面側に設置されている。そのため、本実施の形態では、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を、SiC基板2の裏面側において検出する。このように、実施の形態1とは異なり、本実施の形態に係るエッチング処理方法では、SiC基板2の裏面にレーザ光14を入射し、SiC基板2の裏面側から反射したレーザ光14の光強度を検出する。
本実施の形態に係るエッチング処理方法では、光強度の検出後は実施の形態1と同様の工程を行う。つまり、SiC基板2の表裏両面それぞれから反射したレーザ光14光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、上述のエッチング処理を停止する。
以上からなる本実施の形態に係る半導体装置の製造方法によれば、レーザ光14を導入する石英窓16を、エッチング処理されるSiC基板2表面と反対側の裏面に配置することにより、プラズマ7に直接触れないようにした。石英窓16の表面がエッチングされたり、反応生成物が石英窓16の表面に付着したりすることがなくなったため、エッチング処理を重ねても、レーザ光14の光強度は、低下することなく、長期間にわたってエッチングのモニタリングをすることができた。
実施の形態1に係る半導体装置の製造方法により形成されるMOSFETを示す断面図である。 実施の形態1に係るエッチング処理方法に用いられる装置の構成を示す図である。 実施の形態1に係るエッチング処理方法のモニタリングの原理を説明する図である。 実施の形態2に係るエッチング処理方法に用いられる装置の構成を示す図である。 実施の形態2に係るエッチング処理方法のモニタリングの原理を説明する図である。
符号の説明
1 真空容器、2 SiC基板、3 基板ステージ、4 RF電源、5 コイル、6,16 石英窓、7 プラズマ、8 レーザ光発生装置、9 光チョッパー、10 ミラー、11 光検出器、12 ロックインアンプ、13 表示部、14 レーザ光、15 光吸収層、51 n+型SiC基板、52 n−型エピ層、53 p型ベース領域、54 n+型ソース領域、55 n−型チャネルエピ層、56 ゲート絶縁膜、57 ゲート電極、58 層間絶縁膜、59 ソース電極、60 ドレイン電極。

Claims (5)

  1. (a)チャネル用の炭化珪素エピ層が形成され、表裏両面を鏡面研磨された炭化珪素基板の表面である前記炭化珪素エピ層を反応性プラズマによりエッチング処理するとともに、前記炭化珪素基板の表面または裏面にレーザ光を入射する工程と、
    (b)前記炭化珪素基板の前記表裏両面それぞれから反射した前記レーザ光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、前記工程(a)のエッチング処理を停止する工程と
    (c)前記工程(a)の前に、前記炭化珪素基板の裏面と基板ステージ表面とを接して前記炭化珪素基板を配置する工程とを備える、
    エッチング処理方法。
  2. 記基板ステージ表面には光吸収部が形成された、
    請求項1に記載のエッチング処理方法。
  3. 前記工程(b)は、
    前記工程(a)において、前記炭化珪素基板の表面にレーザ光を入射した場合には前記炭化珪素基板の表面側から、前記炭化珪素基板の裏面にレーザ光を入射した場合には前記炭化珪素基板の裏面側から、前記反射したレーザ光の光強度を検出する工程を含む、
    請求項1に記載のエッチング処理方法。
  4. 前記レーザ光の波長は、370nm以上440nm以下、もしくは480nm以上の波長である、
    請求項1乃至請求項3のいずれかに記載のエッチング処理方法。
  5. (A)炭化珪素基板を準備する工程と、
    (B)前記炭化珪素基板上にトランジスタを形成する工程とを備え、
    前記工程(B)は、
    (B−1)請求項1乃至請求項4のいずれかに記載の前記炭化珪素エピ層として、前記トランジスタのチャネルエピ層を形成する工程と、
    (B−2)前記チャネルエピ層が形成された前記炭化珪素基板の表裏両面を鏡面研磨する工程と、
    (B−3)前記工程(B−2)の後、請求項1乃至請求項4のいずれかに記載のエッチング処理方法により、前記チャネルエピ層をエッチング処理する工程とを備える、
    炭化珪素半導体装置の製造方法。
JP2008001911A 2008-01-09 2008-01-09 エッチング処理方法および炭化珪素半導体装置の製造方法 Active JP4744535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008001911A JP4744535B2 (ja) 2008-01-09 2008-01-09 エッチング処理方法および炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001911A JP4744535B2 (ja) 2008-01-09 2008-01-09 エッチング処理方法および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009164445A JP2009164445A (ja) 2009-07-23
JP4744535B2 true JP4744535B2 (ja) 2011-08-10

Family

ID=40966691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001911A Active JP4744535B2 (ja) 2008-01-09 2008-01-09 エッチング処理方法および炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4744535B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044431A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀方法和刻蚀系统
JP2012253142A (ja) * 2011-06-01 2012-12-20 Shibaura Mechatronics Corp 基板の製造装置および基板の製造方法
JP6123150B2 (ja) * 2011-08-30 2017-05-10 株式会社Sumco シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
JP5888111B2 (ja) 2012-05-18 2016-03-16 株式会社島津製作所 エッチングモニタ装置
US20180286643A1 (en) * 2017-03-29 2018-10-04 Tokyo Electron Limited Advanced optical sensor, system, and methodologies for etch processing monitoring
US10978278B2 (en) * 2018-07-31 2021-04-13 Tokyo Electron Limited Normal-incident in-situ process monitor sensor
CN112071740B (zh) * 2019-06-11 2023-12-15 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210619A (ja) * 2000-01-27 2001-08-03 Nec Corp エッチング終点検出装置およびそれを用いたエッチング終点検出方法
JP2007251029A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486287B2 (ja) * 1996-02-05 2004-01-13 スピードファム株式会社 プラズマエッチング装置
JP3493261B2 (ja) * 1996-03-01 2004-02-03 スピードファム株式会社 プラズマエッチング法及びプラズマエッチング装置
JP3761546B2 (ja) * 2003-08-19 2006-03-29 株式会社Neomax SiC単結晶基板の製造方法
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法
JP4427472B2 (ja) * 2005-03-18 2010-03-10 新日本製鐵株式会社 SiC単結晶基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210619A (ja) * 2000-01-27 2001-08-03 Nec Corp エッチング終点検出装置およびそれを用いたエッチング終点検出方法
JP2007251029A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009164445A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4744535B2 (ja) エッチング処理方法および炭化珪素半導体装置の製造方法
US9941111B2 (en) Method for processing a semiconductor layer, method for processing a silicon substrate, and method for processing a silicon layer
KR101056199B1 (ko) 플라즈마 산화 처리 방법
JP5839804B2 (ja) 半導体装置の製造方法、および半導体装置
US8841170B2 (en) Methods for scribing of semiconductor devices with improved sidewall passivation
Kitajima et al. Two-dimensional CT images of two-frequency capacitively coupled plasma
TW200926909A (en) Plasma processing apparatus, plasma processing method and final point detection method
KR20100057079A (ko) 전하 캐리어들의 수명을 측정하는 방법 및 장치
JP6200849B2 (ja) プラズマ処理装置およびドライエッチング方法
US20100009469A1 (en) Plasma doping method and apparatus
US7479459B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JPH11260799A (ja) 薄膜の微細加工方法
JP2010050419A (ja) コンタクトホール側壁の抵抗値測定方法
JP2000150493A (ja) 半導体装置の製造装置
JP2018082079A (ja) 炭化珪素半導体装置の製造方法
US20200203234A1 (en) Method of forming high aspect ratio features in semiconductor substrate
JP4284130B2 (ja) 終点検出方法、加工方法、膜質評価方法及び電子デバイスの製造方法
JP5179511B2 (ja) 半導体装置の製造方法
JP2998103B2 (ja) エッチング終了の検知方法
JP2005303130A (ja) 半導体装置の製造方法
Hu et al. Low energy inductively coupled plasma etching of HgCdTe
Jian et al. Photoluminescence and Raman characterization of excessive plasma etch damage of silicon
Du Control of Photo-Assisted Etching of Si in Chlorine Containing Plasmas
US20080066866A1 (en) Method and apparatus for reducing plasma-induced damage in a semiconductor device
JP2005209964A (ja) 半導体ウェーハの評価方法及び評価用ウェーハ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4744535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250