KR930010974B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR930010974B1
KR930010974B1 KR1019900004355A KR900004355A KR930010974B1 KR 930010974 B1 KR930010974 B1 KR 930010974B1 KR 1019900004355 A KR1019900004355 A KR 1019900004355A KR 900004355 A KR900004355 A KR 900004355A KR 930010974 B1 KR930010974 B1 KR 930010974B1
Authority
KR
South Korea
Prior art keywords
scanning
absorption current
etching
substrate
ion beam
Prior art date
Application number
KR1019900004355A
Other languages
English (en)
Other versions
KR900015263A (ko
Inventor
모또 히로 아끼 모리
히로시 오소다
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR900015263A publication Critical patent/KR900015263A/ko
Application granted granted Critical
Publication of KR930010974B1 publication Critical patent/KR930010974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제1도는 이 발명의 1실시예에 의한 비임주사방법 표시도.
제2a, b도는 제1도에 표시한 비임의 주사를 행하게 한 X방향 및 Y방향의 비임 주사신호 표시도.
제3도는 이 발명의 1실시예에 의한 검출신호 표시도.
제4a, b도는 에칭에 있어서 제1의 상태를 설명하는 평면도 및 단면도.
제5도는 제4도에 대응하는 흡수전류 신호의 파형 설명도.
제6a, b도는 에칭에 있어서 제2의 상태를 설명하는 평면도 및 단면도.
제7도는 제6도에 대응하는 흡수전류 신호의 파형 설명도.
제8a, b도는 에칭에 있어서 제3의 상태를 설명하는 평면도 및 단면도.
제9도는 제8도에 대응하는 흡수전류 신호의 파형 설명도.
제10a, b도는 각각 이 발명의 다른 실시예에 의한 비임의 주사방법 표시도.
제11도는 중앙영역 표시도.
제12도는 집속 이온비임에 의한 기판을 처리하고 있는 상태표시 모식도.
제13a, b도는 기판상의 소정부가 에칭되는 상태를 표시하는 평면도 및 단면도.
제14a, b도는 콘택트 구멍의 제조방법 표시도.
제15a, b도는 종래의 비임의 주사방법 표시도 및 그겻에 대응하는 비임 주사신호 표시도.
제16a, b도 및 제17a, b도는 종래의 제조방법을 표시하고, 각각 불량 컬렉터 구멍이 형성된 경우를 보여주는 단면도.
제18도는 2차 전자 및 흡수전류의 검출수단을 구비한 이온 비임장치의 개략구성 표시도.
제19도는 종래의 흡수전류 신호 표시도.
제20도는 제19도에 표시신호를 포락선에 의한 표시도.
제21a, b도는 흡수전류를 설명하는 모식도 및 등가 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 피처리기판 3 : 비임
7 : 2차 전자검출기 8 : 가공영역
8a, 8b : 중앙부 18 : 2차 전자검출신호
19 : 흡수전류 검출기 20 : 흡수전류 신호
21 : 2차 전자 29 : 중앙영역 근방
A : 비임경 IA: 흡수전류
S : 중앙부의 주사파형 Sb : 하측 변곡점
Sm : 상측 변곡점
이 발명은, 하전(荷電) 비임을 사용한 반도체 장치의 제조방법에 관한 것으로서, 특히 고 신뢰도의 반도체 장치를 형성하는데에 가장 적당한 에칭 방법에 관한 것이다. 반도체 장치의 고집적화, 미세화 등에 수반하여, 종종의 새로운 기술의 개발, 개선이 활발히 행하여지고 있다. 하전 비임 기술도 그의 하나이다.
이 하전 비임 기술중, 가늘게 집속한 이온비임을 에칭(etching) 또는 디포지션(deposition) 등의 처리에 적용하는 것이 행하여지고 있다. 이 기술을 시작(試作)한 반도체 장치에 적용하는 것은 특히, 개발효율을 큰폭으로 향상시키는데 극히 중요한 역활을 한다.
즉, 반도체 장치에 형성된 회로패턴의 소정부분에 구멍을 형성하기도 하고, 소정 패턴의 절단이나 접속을 행하는 것에 의하여, 소정의 패턴을 형성하기도 하고, 회로의 불량부분을 발견, 수리복구를 행하기도 하는 것이 가능하기 때문이다.
이하, 이와 같은 집속 이온비임을 반도체 장치의 제조공정, 특히 에칭공정에 적용한 예에 관하여 설명한다. 제12도는 집속 이온비임에 의하여 피처리 기판이 에칭처리되어 있는 상태를 표시하는 모식도, 제13도는 피처리 기판상의 소정부가 에칭되는 상태를 표시하는 도면이다.
도면에 있어서 (1)은 피처리기판, (2)는 이 피처리기판(1)을 얹어 놓는 재치대, (3)은 상기 피처리기판(1)에 조사된 집속이온비임(이하, 이온비임이라 칭한다)이다. (4)∼(7)은 이 경우의 상기 피 처리기판(1)을 구성하고, 순차 그위에 형성된 실리콘 단결정등으로 되는 반도체기판(이하, 기판이라 칭한다), 실리콘 산화막으로 되는 제1의 절연막, 알루미늄막으로 되는 제1의 배선막, 실리콘 산화막으로 되는 제2의 절연막이다. (8)은 상기 기판(4)상이 가공되어야 할 영역(이하 가공영역이라 칭한다), (9)는 상기 이온비임(3)에 의한 비임의 주사이다. 더욱, 이 경우 상기 제1의 절연막(5), 제1의 배선막(6), 제2의 절연막(7)은, 각각 약 8000Å정도, 약 7000Å정도, 약 14000Å정도의 막의 두께에 형성되고 있다.
상기 기판(4)상에, 상기 제1의 절연막(5), 제1의 배선막(6), 제2의 절연막(7)이 각각 소정 패턴에 형성된 상태이고, 상기 제1의 배선막(6)을 외부에 인출한 경우, 제14도에 표시한 것과 같이 상기 제2의 절연막(7)에 콘택트 구멍(10)이 형성되며, 이 콘택트 구멍(10)을 사이에 두고 상기 제2의 절연막(7) 상에 형성되는 제2의 배선막(11)이 상기 제1의 배선막(6)에 접합되도록 된다. 상기 제2의 배선막(11)은 예를 들면 CVD법 또는 이온비임에 의한 방법등에 의하여 퇴적된 알루미늄등의 금속막이다.
상기 콘택트 구멍(10)은, 상기 가공영역(8)에 상기 이온비임(3)을 조사하고, 순차 비임의 주사(9)를 행하는 것에 의하여, 그 주사부분이 스퍼터링 되어 에칭 제거되는 것에 의하여 형성된다.
상기 가공영역(8)이 소정깊이에 걸쳐 에칭 소거되어야 하지만, 상기 제1의 배선막(6)의 표면부에는, 그 형성과정에서 산화물층을 가지는 것이 되고, 그를 위해 제2의 배선층(11)과의 완전한 접합을 행하기 위하여, 제14도에 표시한 것과 같이, 통상 제1의 배선막(6)측에 겨우 걸리는 깊이까지 소거되는 것이다.
여기에서, 상기 콘택트 구멍(10)을 형성시키는 상기 비임의 주사(9)에 관하여 제15도를 사용하여 설명한다. 도면표시 X방향 및 Y방향의 비임주사신호(12, 13)에 대하여 상기 가공영역(8)내의 주사시점(14a)에서 주사종점(14b)까지 상기 비임의 주사(9)가 행하여진다.
즉, 우선 예를 들면 비임경 A의 원형의 이온비임(3a)이 상기 주사시점(14a)에서 X방향의 도면표시 우측에 비임주사(9a)된다. 이때 X방향의 비임주사신호(12)는 계단상의 신호로서 주어지고, 이것에 응한 상기 원형의 이온비임(3a)은 스텝상에 이동되지만, Y방향에는 이동하지 않기 때문에 그 비임 주사신호(13)는 평탄한 것이 주어진다.
상기 스텝 상의 1스텝의 이동량은 비임 스텝 d라 부른다. 상기 이온 비임(3a)이 상기 가공영역(8)의 도면표시 우측 끝에 달하면, Y방향의 도면표시 하측에 비임, 스텝 d만큼 비임 주사(9b)되어, 계속하여 X방향의 도면표시 좌측을 향하여 비임주사(9c)가 행하여진다.
그리고, 이와 같은 X방향 및 Y방향으로의 비임 주사(9)가 주사시점(14b)까지 순차 반복된다. 상기 주사시점(14a)에서 주사종점(14b)에 걸쳐 1회상의 상기 비임의 주사(9)는 플레임이라 칭한다. 상기 1플레임의 비임의 주사(9)가 소정회수 반복되는 것에 의하여 상기 가공영역(8)의 소정 깊이에 걸쳐 소거가 행하여진 것이다.
예를 들면, 상기 콘택트 구멍(10)이 5μm□인 것을 형성하도록 한때, 상기 이온 비임(3)의 조건이, 각각, 비임성분이거나 가속에너지 40KeV의 갈륨(Ga＋), 전류가 50pA 비임경 A이 1μm, 비임 스텝 d가 0.1μm, 각 점에서의 비임의 조사시간이 100μsec에 설정된 경우, 약 30 플레임의 비임주사(9)가 필요하다.
그런데, 상기와 같이 콘택트 구멍(10)으로 되어야 할 가공영역(8)이 제거 할 때에, 피 가공재의 종점검출의 양호 및 불량이 신뢰성에 크게 영향을 미친다.
즉, 반도체장치로되는 칩(chip)이 대형화됨에 따라 칩 혹은 칩이 복수배열된 웨이퍼에 있어서, 피가공재가 제어되어 형성되고 있다고 할때, 그 칩 혹은 웨이펴내에서 막두께의 불균형이 발생한다.
이것들 영향에 의하여, 에칭이 불충분으로 되기도하고, 역으로 오버에칭 되기도 한다,
예를 들면 전자의 경우 제15도에 표시하는 것과같이 제2의 절연막(7)이 잔존하고, 불량 콘택트 구멍(15)이 되기도 하고, 제2의 배선막(11)을 형성한 때에도 상기 제1의 배선막(6)과의 접합이 취해지지 않고, 단선상태가 되어 소기의 목적을 달성할 수 없다.
또, 후자의 경우, 제16도에 표시한 것과같이, 극단에는 상기 제1의 배선막(6)을 관통하여, 상기 제1의 절연막(5)에 도달하여 버린다. 제2의 배선막(11)을 형성한때애는, 상기 제1의 배선막(6)과는 상기 제2의 배선막의 측면부(11b)만 밖에 접촉하지 않고, 접촉면적이 이상하게 적게되어, 콘택트 저항이 극히 크게 되어 소망하는 특성이 얻어지지 않는다.
이와 같이 상기 콘택트 구멍(10)을 형성시켜야 할 상기 가공영역(8)의 에칭가공에 있어서 종점 검출을 정확히 행하는 것이 중요하게 된다. 상기 종점 검출에는, 다음과 같은 방법이 있다. 하나는 상기 이온비임(3)을 조사한때에 생성하는 2차 이온을 검출하는 방법이다.
이 2차 이온을 검출하여, 실리콘(Si＋), 산소 이온(O＋)이 검출되면, 상기 제2의 절연막(7)이 아직 존재하고 있는 것으로 알고 에칭을 계속 행하고, 알루미늄 이노(A1＋)가 검출되면 에칭종료시키는 것이다. 그러나, 이 방법에서는 (a) 2차 이온의 발생효율이 나쁘고, S/N 비율이 나쁘다. (b) 2차 이온의 에렉터, 분석계 등을 필요로 하고, 구성이 복잡하여, 고가가 된다. 이러한 방법에 사용하는 장치로서는 신뢰성 또는 경제적으로도 바람직하다고는 말하기 어렵다. 이것애 대히여 2차 전자 혹은 흡수전류를 검출하는 방법이 있다.
이 방법에서는, S/N비가 크게되어, 싼값으로 구성할수 있기 위해, 개발 또는 양산장치로서 바람직하다. 제18도는 2차전자 및 흡수전류의 검출수단을 구비한 이온비임 장치의 개략구성을 표시한 도면이다.
도면에 있어, (17)은 상기 기판(1)의 윗쪽에 배설되는 2차 전자검출기, (19)는 상기 재치대(2)의 아래쪽에 배설되어, 한쪽이 상기 재치대(2)에 접속되고, 다른쪽이 접지되는 흡수전류 검출기이다.
상기 이온비임(3)을 상기 기판(1)을 향하여, 조사하면, 상기기판(1)에서 2차전자(21)가 방출되지만, 이 2차전자(21)의 방출은, 조사대상물의 종류 또는 형상등에 크게 영향을 받는다. 따라서, 이변화에 의하면 종점검출이 가능하다.
이 경우, 신티레이터(scintillator)등에서 구성되는 상기 2차전자 검출기(17)에 의하여, 상기 이온비임(3)을 조사한때에 발생하는 상기 2차 전자(21)가 검출되어, 그것이 2차 전자 검출신호(18)로서 도출된다.
또, 상기 이온비임(3)을 조사한때에, 상기 재치대(2)를 사이에 두고 접지하여 흐르는 전류가 있다. 이 전류는 일반적으로 흡수전류 IA라 부른다. 이때의 관계와 등가회로를 모식적으로 제21도에 표시한다. 이 흡수전류 IA는 이온비임전류 IB와 2차 전류방출에 의하여 생성하는 전류 ISE와의 더함으로 이루어지기 때문에 상기 흡수전류 IA를 검출하는 것에 의하여 종점, 검출이 가능하게 된다.
상기 흡수전류 IA를 사용하는 경우, 전류계등에서 구성되는 상기 흡수전류 검출기(19)에 의하여, 상기 이온비임(3)을 조사한때에 생성하는 상기 흡수전류 IA를 검출하는 것에 의하여, 흡수전류신호(20)로서 도출된다. 여기에서, 상기 흡수전류신호(20)를 상기 콘택트 구멍(10)의 형성시에 에칭의 종점, 검출에 적용한 예에 관하여 설명한다. 제19도는 가공시간과 흡수전류와의 관계를 표시하는 도면이다. 상기 비임의 주사(9)에 따른 상기 흡수전류신호(20)는 제19도에 도시된 바와같이 나타나게 된다.
또, 제19도에 도시된 바와같이 나타난 상기 흡수전류 신호(20)의 진폭에 대해 극대치 및 극소치를 각각 연결한 상측 포락선(22) 및 하측 포락선(23)을 표시한 것이 제20도에 도시한 그래프이다.
이때, 제20도에서 상기 제2의 절연막(7)의 하부에 있는 상기 제1의 배선막(6)이 노출하기 시작할때까지의 시간(초기 노출시간)은 T1이고, 상기 제1의 배선막(6)이 상기 콘택트구멍(10)의 전면에 걸쳐 노출될때까지의 시간(완전 노출시간)은 T2이다.
상기 상측 포락선(22)에 주목하면, 초기노출시간 T1과 완전 노출시간 T2는 상기 상측 포락선(22)의 하강에서 상승으로의 변곡점 다음에 있는 것이다. 그러나, 그것들의 당해 접점은, 상기 포락선(22)상의 어느점이 되는 가는 정확히 결정하기 어렵다.
또, 상기 하측 포락선(23)에 관하여 보면, 상기 초기 노출시간 T1은 하강에서 상승에의 변곡점의 근방에 있는 것을 알지만, 완전 노출시간 T2가 상기 포락선(23)상의 어느점이 되는 가는 정확하게 결정하기 어렵다. 이와같이, 상기 흡수전류신호(20)의 소정신호를 도출한 상기 상측 포락선(22), 하측포락선(23)에 의하여도, 에칭가공의 종점을 결정하는 것은 극히 어렵다. 상기 2차 전자신호(28)를 사용한 경우에도, 상기 흡수전류신호(20)와 똑같다. 종래의 반도체 장치의 제조방법에 있어서 에칭방법은 이상과 같고, 기판(1)에 이온비임(3)을 조사하여, 그때에 생성하는 흡수전류 혹은 2차전자를 검출하여, 그것들 검출신호(18)(20)를 사용하여 상기 기판(1)상의 가공영역(8)의 에칭의 종점 검출을 행하기만 하면, 그의 종점이 결정할수 없고, 정확한 제어를 할수 없었다.
이와같은 상태에서 처리된 반도체 장치는 신뢰성이 상실되어 버린다고 하는 문제점이 있다. 이 발명은 상기와 같은 문제점을 해소하기 위하여진 것으로 하전 비임에 의한 에칭때에, 에칭 종점이 고정도에 제어되어, 신뢰성이 높은 반도체 장치를 얻는 제조방법을 제공하는 것을 목적으로 한다.
이 발명에 관한 반도체 장치의 제조방법은, 기판상의 소정가공영역에 수속한 하전 비임을 나선형으로 조사하고, 상기 가공영역의 외주의 적어도 상기 하전 비임의 경폭을 제거한 중앙부에 조사된때에 생성하는 상기 기판에서 접지에 흐르는 전류 혹은 상기 기판에서 발생하는 2차 전자를 검출하며, 이 검출신호의 변화에 기초하여 상기 가공 영역의 제거를 제어하는 단계로 형성된 것이다.
이 발명에 있어서 검출신호는, 가공 영역의 소정 영역에 하전 비임이 조사된 때에, 기판에서 접지에 흐르는 전류 혹은 상기 기판에서 발생하는 2차 전자를 검출한 것이다. 따라서, 이 검출신호에 기초하여 에칭을 행하면, 고도로 정밀한 제어를 행하는 것을 할수 있는 작용을 가진다.
이하, 이 발명의 1실시예를 도면에 관하여 설명한다. 특히, 기판(1)의 에칭 처리된 이온 비임장치의 구성은 제18도에 표시한 것과 똑같다.
단, 그의 다른점은 이온 비임(3)의 주사방법과 에칭의 종점 검출에 사용하는 검출신호이다.
제1도는 이 발명의 1실시예에 의한 비임의 주사방법을 표시하는 도면, 제2도는 제1과 같이 비임의 주사를 행하게 하는 비임 주사신호를 표시하는 도면, 제3도는 이 발명의 제1실시예에 의한 검출신호를 표시하는 도면이다.
그런데, 종래의 기술에서 설명한 콘택트 구멍(1)의 형성에 있어서, 그의 가공상태와 흡수전류 신호(20)에 착목하여, 그것들을 더욱 상세히 분석했다. 그것을 이하에 표시한다. 제8도에 표시하는 구조의 것을 얻기 위하여, 그의 단계를 1/2단계로 나뉘어, 그의 상태에 관하여 검토했다. 우선, 제1의 상태는, 제2의 절연막(7)이 에칭 도중에 있는 상태이다. 이 상태의 평면구조 및 단면구조도를 제4a, b도에 표시한다. 또, 이 시점에서 대응하는 흡수전류신호(2)를 제5도에 표시한다.
이것은, 이온비임(3)을 가공영역(8)의 주사시점(14a)에서 주사종점(14b)에 걸쳐 순차, 1플레임 주사를 행하고, 그것을 소정회수 반복한 것에 의하여 상기 제2의 절연막(7)이 소정 깊이까지 에칭 제거된 것이다. 상기 흡수전류 신호(20)의 파형 X의 각 1개는, 각각 상기 이온비임(3)의 1플레임 주사에 대응하고 있다. 이 파형 X는 대개 U자상을 표시하고, 양단부에서 극대치 Xm을 표시하고, 그것들 중간부에서 극소치 Xb를 표시한다.
상기 이온 비임(3)이 상기 주사시점(14a)에 있을때의 시간 T3, 상기 주사종점(14b)에 있을때의 시간 T4로 하면, 상기 시간 T3및 T4에서는 함께 상기 극대치 Xm이 되어, 상기 시간 T3와 T4와의 중간에서 상기 극소치 Xb가 된다.
이것은, 상기시간 T3및 T4에서는 제22도에 모식적으로 표시한 것과 같이 상기 이온 비임(3)이 상기 가공영역(8)의 경계근방에 조사되면, 다량의 2차전자(21)가 방출되어, 이것에 대하여 중앙부에서는 그다지 2차전자(21)가 방출되지 않게 된다.
다음에 제2의 상태는, 더욱 에칭이 진행하여, 제1의 배선막(6)의 일부가 노출한 상태이다. 이 상태의 평면구조 및 단면구조를 제6도(a. b)에 표시한다. 또, 이 시점까지의 대응하는 흡수전류 신호(20)를 제7도에 표시한다. 이것은 상기 가공영역(8)의 도면표시사선의 중앙부(8a)에서 상기 제2의 절연막(7)이 제거되어 상기 제1의 배선막(6)의 주면의 일부가 노출되어 있다.
상기 흡수전류신호(20)의 파형 Y는, 대개 W자상을 표시하고, 상기 주사시점(14a) 및 주사종점(14b)에 있어서 시간(T3, T4)에서는 함께 극대치 Ym을 표시하고, 그들 중간부에서는 돌출상 Yn이 된다.
이것은, 상기 이온비임(3)의 비임주사(9)를 행할때 비임강도의 겹친 효과에 의하여 상기 중앙부(8a)에 있어서 에칭 속도가 크게되고, 상기 제1의 배선막(6)이 노출하여, 그의 부분에서의 2차전자(21)가 증가하여 오기 때문이다.
다음에, 제3의 상태는 더욱 에칭이 진행하여, 상기 가공영역(8)의 전면에 걸쳐 상기 제2의 절연막(7)이 제거되어, 상기 제1의 배선막(6)이 노출한 상태이다. 이 상태의 평면구조 및 단면구조를 제8a, b도에 표시한다. 또 이 시점까지의 대응하는 흡수전류신호(20)를 제9도에 표시한다.
이것은, 상기 흡수전류신호(20)의 파형 Z는, 대개 역U자상을 표시하고, 상기 주사 시점(14a) 및 주사 종점(14b)에 있어서, 시간(T3, T4)에서는 공히 극소치 Zb을 표시하고, 그것들 중간부에선는 극대치 Zm을 표시한다. 이것은 상기 가공영역(8)의 주변근방에는 상기 제1의 배선막(6)에 대하여 2차전자(21)방출이 적은 상기 제2의 절연막(7)이 존재한 상태로 되어 있지만, 이 부분을 제거한 내앙부가 2차전자(21)방출이 많은 상기 제1의 배선막(6)으로 되어 있기 때문이다.
이상과 같은 분절결과에서, 상기 흡수전류신호(20)는, 상기 가공영역(8)의 피가공재질의 종류 또는 구조, 비임의 주사(9) 방법등에 의하여 다른것을 알았다. 이것에 의하여, 상기 이온비임(3)이 상기 가공영역(8)의 중앙부(8a)를 주사하고 있을때의 상기 흡수전류신호(20)를 측정하면, 구조 또는 비임의 주사(9)방법에 영향받지 않고, 상태의 모니터링이 가능하다.
이와 같이 상기 이온비임(3)이 상기 가공영역(8)의 중앙부(8a)를 비임주사(9) 시킬때, 제3도에 표시하도록 흡수전류신호(20)는 파형 S가 된다. 이 파형 S는 하강에서 상승으로 변화하는 하측변곡점 Sb, 상승에서 평단상에 변환하는 상측변곡점 Sm을 가지고 있다. 상기 하측변곡점 Sb는, 초기 노출시간 T1에, 또, 상기 상측변곡점 Sm은 완전노출시간 T2에 상당한다.
즉, 상기 중앙부의 주사파형 S의 변곡점 Sb, Sm을 검출하는 것에 의하여 에칭의 상태를 정확히 파악하는 것을 할 수 있다. 따라서, 이것을 사용하면 에칭의 종점을 정확히 검출 할 수 있는 것이된다.
여기에서, 상기 중앙부의 주사파형 S를 얻기 위한 방법에 관하여 설명한다. 제2도에서 표시하는 것과 같이, 1플레임 분의(X방향, Y방향)의 비임 주사신호(25, 26)를 부여하면, 상기 이온비임(3)은 제1도에 표시하는 것과 같이 주사시점(27a)에서 소용될이 상태로 비임주사(28)를 행하고, 상기 가공영역(8)의 도시시선부의 중앙영역근방(29)이 주사종점이 된다.
특히 제2도에 있어서 T3는 1플레임의 주사개시시간 T4는 1플레임의 주사종료시간, T5는 흡수전류 측정개시 시간이다. 플레임마다에, 상기 흡수전류측정개시시간 T5에서 상기 플레임의 주사종료시간 T4까지의 사이만큼 흡수전류 IA를 측정하고, 그것 이외의 시간에서는 흡수전류 IA를 측정하지 않도록 하면, 제1도에 표시하는 중앙영역근방(29)에 상당하는 흡수전류신호(20)가 얻어진다.
이 경우, 신호(20)의 검출 타이밍은, 1플레임당 시간 T4, T5의 2회이므로, 비임의 주사(28)가 고속도인 경우에도, 상기 흡수전류 검출기(19)에는 고속응답이 요구되지 않고, 용이하게 실현될 수 있다.
제10도는 이발명의 다른 실시예에 의한 비임의 주사방법을 표시하는 도면이다. 이 방법에서는, 상기 가공영역(8)의 전면을 주사시점(30a)에서 주사종점(33b)에 걸쳐 평행상으로 주사하는 제1의 주사(31)와, 중앙영역을 주사(32)하는 제2의 주사(32)에서 되고, 그것들 주사(31)(32)가 조합된 것이다.
예를 들면, 상기 제1의 주사(31)를 소정 플레임수 반복한 후, 상기 제2의 주사(32)를 1회 행한다. 상기 제2의 주사(32)를 주사시점(33a)에서 주사종점(33b)까지 행할때에, 흡수전류를 측정하도록 하면, 이것에 의하여 에칭가공 상태의 모니터링이 행하여진다.
특히, 상기 제1의 주사(31)의 주사방법을 평행상태는 아니고, 소용될이 상태로서도 좋고, 또, 제2의 주사(32)는, 상기 제1의 주사(31)의 소정 플레임후에 적절하게 설되도록 하면 좋다.
또, 상기 흡수전류 IA가 측정되어야 할 중앙영역(29)을, 제11도에 표시하는 것과 같이 상기 가공영역(8)의 외주에서 적어도 상기 이온비임(3)의 비임 경 A폭의 내앙측의 영역내(도시 사선부)로 되면 좋다.
이와 같이, 상기 가공영역(8)의 중앙영역(29)내에서 흡수전류 IA를 측정하도록 하여, 이 부분의 검출신호의 흡수전류(20)를 에칭가공상태의 제어에 이용하도록 한것으로, 정확한 에칭의 종점검출이 가능하게 되고, 이것에 의하여 신뢰성이 높은 반도체 장치가 얻어지는 효과가 있다.
특히, 상기 1실시예의 설명에 있어서, 흡수전류에 관하여 설명하지만, 2차전자(21)를 검출하여 그의 2차 전자신호(18)를 이용한 경우에 관해서도 똑같은 것을 말할 수 있다. 또, 상기 제1의 배선막(6)상에 제2의 절연막(7)이 형성된 구조를 가지고, 상기 가공영역(8)이 상기 제2의 절연막(7)에 상기 콘택트 구멍(10)이 형성된 것으로 있지만, 이것 이외의 다른 구조를 가지고, 상기 콘택트 구멍(10) 이외의 것이 형성되는 경우에도 적용된다.
더구나, 상기 이온비임(3)에 의한 에칭의 경우에 관하여 말하지만, 반응성 가스를 공급하여, 접속한 전자 비임을 기판(1)에 주사하는 것에 의하여 에칭을 행하는 경우에도 좋고, 상기와 똑같은 효과를 발생한다.
이상과 같이, 이 발명에 의하면 기판상의 가공영역에 전하비임을 조사하여, 그 가공영역내의 외주에서 적어도 상기 비임경에서 내앙측에 들어간 영역에 조사된 때에 생성하는 흡수전류 혹은 2차전자를 검출하여, 그 검출신호에 따라 상기 가공영역이 제거되도록 한 것으로 종점 검출이 정확히 행하여져, 고도로 정밀한 에칭제어가 가능하게 되어, 고신뢰도의 반도체 장치가 형성되는 효과가 있다.

Claims (1)

  1. 반도체 기판의 소정의 가공영역(8)에 수속한 하전비임을 나선형으로 조사하고, 상기 가공영역(8)내의 외주의 적어도 상기 하전비임의 비임경폭(A)을 제거한 중앙부(29)에 상기 하전비임의 조사된때에 생성하는 상기 기판에서 접지하여 흐르는 전류(IA) 혹은 상기 기판에서 발생하는 2차전자(ISE)를 검출하며, 이 검출신호의 변화에 기초하여 상기 가공영역의 제거를 제어하는 단계를 포함하는 것을 특징으로 하는 제조방법.
KR1019900004355A 1989-03-30 1990-03-30 반도체 장치의 제조방법 KR930010974B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89-83187 1989-03-30
JP8318789 1989-03-30
JP1-83187 1989-03-30

Publications (2)

Publication Number Publication Date
KR900015263A KR900015263A (ko) 1990-10-26
KR930010974B1 true KR930010974B1 (ko) 1993-11-18

Family

ID=13795323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004355A KR930010974B1 (ko) 1989-03-30 1990-03-30 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR930010974B1 (ko)

Also Published As

Publication number Publication date
KR900015263A (ko) 1990-10-26

Similar Documents

Publication Publication Date Title
EP2037288B1 (en) Volume lifetime measurement
US4608493A (en) Faraday cup
US5273935A (en) Method of controlling etching with a focused charged beam by detecting electrical current or secondary electrons
US6781393B2 (en) Methods relating to wafer integrated plasma probe assembly arrays
EP0196475B1 (en) Noncontact testing of integrated circuits
US7358491B2 (en) Method and apparatus for the depth-resolved characterization of a layer of a carrier
US4855673A (en) Electron beam apparatus
US4703256A (en) Faraday cups
KR930010974B1 (ko) 반도체 장치의 제조방법
US5004925A (en) Method and apparatus for detecting alignment mark of semiconductor device
US3783228A (en) Method of manufacturing integrated circuits
US4843238A (en) Method for identifying a blistered film in layered films
EP0247651B1 (en) Electron-beam probe system utilizing test device having interdigitated conductive pattern and associated method of using the test device
EP0124358A2 (en) Method for disconnecting interconnection using focused ion beam
JPH0582081A (ja) 収束イオンビーム質量分析方法及び収束イオンビーム質量分析複合装置
EP4001970A1 (en) Radiation detector
JP2539359B2 (ja) 半導体装置へのイオンビ−ム加工方法およびその装置
US6690009B1 (en) Method of determining the charge carrier concentration in materials, notably semiconductors
JPS61140811A (ja) 電子ビ−ム測長装置
JPS63116443A (ja) Ｆｉｂテスタ
JPH01262636A (ja) 収束イオンビーム装置
JPS60200529A (ja) イオンビ−ムによるエツチング加工方法
JPH0460487A (ja) 電子ビーム径測定方法及び電子ビーム径測定装置
JPH07263181A (ja) プラズマ計測装置
JPS6138829B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee