KR101122442B1 - 적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법 - Google Patents

적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법 Download PDF

Info

Publication number
KR101122442B1
KR101122442B1 KR1020067015026A KR20067015026A KR101122442B1 KR 101122442 B1 KR101122442 B1 KR 101122442B1 KR 1020067015026 A KR1020067015026 A KR 1020067015026A KR 20067015026 A KR20067015026 A KR 20067015026A KR 101122442 B1 KR101122442 B1 KR 101122442B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
layer
optoelectronic
optical
Prior art date
Application number
KR1020067015026A
Other languages
English (en)
Other versions
KR20060131816A (ko
Inventor
귄터 레이징
아르노 클라밍어
그레고르 랑어
폴커 슈미트
리이카 레이처
Original Assignee
에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 filed Critical 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Publication of KR20060131816A publication Critical patent/KR20060131816A/ko
Application granted granted Critical
Publication of KR101122442B1 publication Critical patent/KR101122442B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/1213—Constructional arrangements comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/1219—Polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12195—Tapering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

광 도파로 및 매립삽입된 광전자 엘리먼트를 포함하는 인쇄 회로 기판 엘리먼트가 개시된다.

Description

적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법{PRINTED CIRCUIT BOARD ELEMENT INCLUDING AT LEAST ONE OPTICAL WAVEGUIDE, AND METHOD FOR PRODUCING SUCH A PRINTED CIRCUIT BOARD ELEMENT}
본 발명은 광학층에 제공되는 적어도 하나의 광도파로와, 상기 광도파로에 광 접속되는 적어도 하나의 광전자 요소를 포함하는 인쇄 회로 기판 엘리먼트에 관한 것이다.
또한 본 발명은 이러한 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법에 관한 것이다.
전자 제품에서, 프로세서와 같은 전자 요소의 속도와 복잡성은 매우 빠르게 증가하고 있고, 이러한 성능에서의 증가는 더불어 이러한 전자 요소의 데이터 수신 속도와 다른 요소들과 통신하는 데이터 속도에 있어서 현저한 증가를 수반한다. 필연적으로 많은 데이터양의 전송은 개별 요소들 사이의 신호 접속에 특수한 도전을 만들어낸다. 이러한 요구들을 만족시키기 위해서, 인쇄 회로 기판에서의 광 신호 접속이 이미 제안되어 왔다.
WO 01/16630 A1은 예컨대 종래의 다중층 인쇄 회로 기판으로 구성되었으나 광도파로 층을 포함하는 인쇄 회로 기판을 개시한다. 구체적으로, 이러한 공지된 인쇄 회로 기판 엘리먼트는 전통적으로 그 외부측에 전자 요소를 구비하는 한편, 레이저 엘리먼트 및 포토다이오드의 형태의 광전자 요소가 인쇄 회로 기판 구조의 내부에 삽입되고 외부 전자 요소와 전기적으로 접속된다. 이러한 광전자 요소들은 광도파로 층과 인접한 버퍼층에 배열되고, 이 광도파로 층은 신호의 광전송을 위한 광전자 요소들과 정렬되어 있는 거울 또는 격자 구조를 포함하여, 이에 따라 레이저 빔 또는 광 빔을 광 도파로 층 내부 또는 그 외부로 반사한다. 그러나, 이는 광전자 요소들과 반사 엘리먼트들의 정렬이 제조 중에 필수적이고 수동 광 반사 엘리먼트로 인한 손실이 고려되어야만 한다는 불이익을 수반한다. 광도파로 층은 특히 스핀 코팅에 의해 부가되는 폴리마이드(polymide) 물질로 제조되고 상승된 온도에서 경화되는 한편 2차원 광도파로 구조를 형성하고, 이 내부에는 각각의 레이저 빔이 수동 반사 엘리먼트 등을 이용하여 정렬된다. 마지막에는, 따라서 완전히 조준된 레이저 빔이 레이저 요소에 의해 생성되는 것이 필수적이다.
한편, 예컨대 WO 01/96915 A2, WO 01/96917 A2 및 4,666,236 A로부터, 예컨대 블록 형태로 존재하는 유기 또는 무기 광학 물질에 광자 흡수 처리에 의해 광도파로 구조물을 제조하고, 이에 의해 광학 물질이 광자로 조사될 때 나머지 광학 물질 보다 높은 굴절률을 갖도록 국부적으로 변환되는 것이 공지되어 있다. 공지된 광도파로 구조물은 광섬유 케이블을 서로 결합시키거나 광전자 요소와 결합시키는 광 결합기(opto-coupler) 요소로써 사용된다. 이러한 공지된 광 결합기 요소는 따라서 매우 특수한 경우에만 사용될 수 있다.
도파로, 그러나 광학적으로 구조화되지 않은 도파로층을 포함하는 기본적으로 유사한 광학 요소가 US 4,762,381 A에 개시되어 있다. 또한, 여기에는 광섬유 물질에 직접 삽입된 광원으로 광을 광섬유에 결합하는 기술을 제공하는 접근법이 개시되어 있다.
또한, 얇은 판형의 기판을 포함하는 반도체 디바이스에 2차원 도파로층을 합체하고, 광전자 요소가 도파로층의 표면에 배열되어 있는 것은 EP 1 219 994 A2에 공지되어 있고; 이 경우 반도체 디바이스의 제한된 적용만이 각 경우에 가능하다. 유사한 집적 회로가 US 2002/0081056 A1에 기재되어 있고, 여기서 표피층(sheath layers)들 사이에 코어 층을 포함하는 다중층 광학 층이 반도체 기판에 제공된다. 광전자 요소는 표피층들 중 어느 하나에 배열된다(즉, 광도파로를 적절하게 구성하는 코어 층에 배열되는 것이 아님).
본 발명의 목적은, 인쇄 회로 기판 엘리먼트의 구조가 간단하며 그 제조가 쉽고, 특히 개별 엘리먼트의 위치 조정에 관하여 임계적(critical)이지 않고, 또한 동작시에 광학 손실이 인쇄 회로 기판 엘리먼트에 대해 최소화되는, 처음으로 정의된 형태의 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하는 방법을 제공하는 것이다.
이러한 목적을 해결하기 위하여, 최초로 정의된 형태의, 본 발명에 의한 인쇄 회로 기판 엘리먼트는, 광전자 요소가 광학층 내부에 삽입되며 광학층 내부에 조사에 의해 형성된 광도파로가 광전자 요소와 인접하는 것을 특징으로 한다. 또한, 본 발명에 따른 인쇄 회로 기판 엘리먼트(1)는, 상기 인쇄 회로 기판 엘리먼트(1)는 광학층(3)내에 매립되는 광전자 요소(component)(4, 5; 4', 5') 및 상기 광학층(3)내에 제공되는 적어도 하나의 광도파로(6)를 포함하며, 상기 광전자 요소(4, 5; 4', 5')와 인접하며, 상기 광학층(3)은 2-광자 흡수 처리를 가능케하는 광반응성 물질로 형성된 단일 광학층이며, 굴절률을 국부적으로 변환하는 2-광자 흡수 처리에 의해 구조화된 상기 광도파로(6)는 상기 광학층(3) 내에서 외부 엣지들 및 표면들과 이격되게 매립(embed)되는,
광전자 요소(4, 5; 4', 5')는 일 측면에서 상기 광학층(3)을 보유하는 기판(2) 또는 중간층(3')에 인접할 수 있다. 또한, 광전자 요소(4, 5; 4', 5')는 모든 측면들상에서 광학층(3)내에 매립될 수 있으며 광학층(3)은 플렉서블한 층(flexible layer)이다. 또한, 광도파로(6)를 통해 서로 연결되는 적어도 두 개의 광전자 요소들(4, 5; 4', 5')이 광학층(3)내에 매립될 수 있으며, 광전자 요소 또는 적어도 하나의 광전자 요소들은 일 측면에서 열 분산 층(21')에 인접할 수 있고, 열 분산층(21')은 내부가 구조화된 전기적 전도성층에 의해 형성될 수 있다. 또한, 광전자 요소(5)는 연관된 전자 요소(14)로 매립된 소자 유닛(514)에 연결되며 상기 매립된 유닛(514)은 광전자 칩일 수 있다. 또한, 분산층(21')은 적어도 하나의 외부 전기 콘택(contact)과 연결되며, 분산층(21')은 인쇄 회로 기판 층(7')에 제공된 비아 보어(22)를 통해 적어도 하나의 외부 전기 콘택과 연결된다. 또한, 구조화된, 전도성 내부층(21') 및 외부층(9, 9')을 갖는 인쇄 회로 기판 층(7')은 전기기적으로 절연성인 광학층(3)의 적어도 일 측면에 적용될 수 있다. 광전자 소자(4, 5)는 광학층(3)에 제공되는 비아 보어들(10)을 통해 접촉되며 비아 보어들(10)은 광학층(3) 상부에 적용된 인쇄 회로 기판 층(7)을 더욱(further) 관통하여 연장될 수 있고, 광전자 요소(4, 5)에 연결된 전자 요소(13, 14)는 인쇄 회로 기판 층(7)에 장착될 수 있다. 광전자 요소(4', 5')는 박막 기술에 의해 인 시츄(in situ) 방식으로 제조된 요소 또는 광도파로가 인접하는 VCSEL 요소(34)일 수 있다. 광도파로(6)는 광전자 요소(4)와 인접한 그의 단부에서 깔때기(funnel) 형상의 방식으로 넓어질 수 있다. 또한, 광도파로(6)는 광전자 요소(4)를 적어도 부분적으로 둘러싸는 단부(37; 39)를 가질 수 있다. 광도파로(6)에는 광전자 요소(4)와 인접한 그의 단부에 광자적인(photonic) 광 회절성(light-diffractive) 결정 구조(38)가 제공될 수 있다.
이와 대응하여, 이러한 인쇄 회로 기판 엘리먼트를 제조하는 본 발명에 따른 방법은, 적어도 하나의 광전자 요소가 기판에 장착되고, 그 후 광자의 조사(irradiation)시에 그 굴절률을 변화시키는 광학 물질로 이루어진 광학층이 상기 광전자 요소를 상기 광학층에 삽입하는 동시에 기판에 부가되며, 그 후, 상기 광전자 요소와 인접하는 광도파로 구조물이 광자 조사에 의해 광학층에 제조되는 것을 특징으로 한다. 또한, 인쇄 회로 기판 엘리먼트를 제조하는 본 발명에 따른 방법은 적어도 하나의 광전자 요소(4, 5; 4', 5')가 기판(2)에 장착되고, 그 후에, 광전자 요소(4, 5; 4', 5')를 상기 광학층(3)에 매립하는 동안, 2-광자 흡수 처리를 가능케하고 광자의 조사(irradiation) 상태에서 자신의 굴절률을 변화시키는 광반응성 광학 물질을 포함하는 단일 광학층(3)이 기판에 적용되며, 그 후에, 상기 광전자 요소(4, 5; 4', 5')와 인접하는 광도파로 구조물(6)이 광자 조사에 의해 상기 광학층(3)에서 생성된다.
여기서, 적어도 두 개의 광전자 요소는 기판에 장착되고 광학층에 매립되며, 그 후에, 광전자 요소와 직접적으로 인접하는 광도파로에 의해 서로 연결된다. 광학층에 광도파로 구조물을 제조한 후에, 전기적으로 전도성인 내부층 및 외부층을 포함하는 인쇄 회로 기판 층이 광학층의 적어도 일 측면에 적용되며, 내부층은 상기 광학층에 인쇄 회로 기판 층을 적용하기 이전에 구조화된다. 전도성인 외부층은 상기 광학층에 인쇄 회로 기판 층을 적용한 이후에 구조화된다. 비아 보어들이 각각의 광전자 요소와 조합되어(in coordination with) 광학층에 제공되며, 비아 보어들을 통해 광전자 요소에 전기적으로 전도성인 접속부들이 설정된다. 요소 유닛으로 관련된 전자 요소와 조합되는 광전자 요소가 상기 기판에 장착되고 학층에 매립된다. 전기적으로 전도성인 층이 열 분산층으로서 기판에 적용되며, 광전자 요소에 대한 전기적 접속부들은 열 분산층을 통해 설정된다. 광전자 요소(4, 5)는 박막 기술에 의해 상기 기판상에 인 시츄 방식으로 제조될 수 있다. 광도파로 구조물(6)은 광전자 요소(4)와 인접하는 그의 단부에 깔때기 형상의 와이드닝부(widening)(37)로 제조될 수 있으며, 광도파로 구조물(6)은 광전자 요소(4)를 적어도 부분적으로 둘러싸는 단부 영역 갖게 제조된다. 광도파로 구조물(6)은 광전자 요소(4)와 인접하는 그의 단부에서 광자적인 광 회절성(light-diffractive) 결정 구조(38)를 이용하여 제조될 수 있다.
유리한 실시예와 추가적인 진보는 종속항에서 정의된다.
본 발명에 의한 기술은 광학층 내에 직접 삽입되는 광전자 요소들을 제공하고, 즉 이와 같은 요소들의 표면 장착이 회피된다. 따라서, 이러한 광전자 요소들의 위치 조정이 임계적이지 않고, 심지어는 광도파로 구조물의 정렬이 비교적 임계적이지 않은 결과에 이른다. 광전자 요소들은 광학층에 직접 삽입되며, 도파로 구조는 따라서 이러한 광전자 요소들에 바로 접촉하여 실제로 제공되므로, 거울, 격자 등이 없이도 실행하는 간략한 구조에 이를 뿐만 아니라, 인쇄 회로 기판 엘리먼트의 보다 낮은 구조적 높이가, 거울과 격자와 같은 수동 광학 엘리먼트로 인한 손실이 회피되는 사실과 관계없이, 가능해진다. 따라서, 예컨대 프로세서 및 메모리와 같은 요소 및 모듈 사이의 대량의 데이터의 전송을 가능하게 하는 집적된 광학 신호 접속을 갖는 다중층 인쇄 회로 기판이 실현 가능하다. 예컨대 10 Gbit/s를 훨씬 초과하는 데이터 전송 속도가 얻어질 수 있다. 또 다른 유리한 효과는 한편으로는 구리의 도체 접속을 이용하여, 다른 한편으로는 대량의 데이터가 전송되어야 하는 광학 신호 접속을 이용하여 종래의 인쇄 회로 기판 기법을 결합할 가능성이고, 여기서 주로 종래의 인쇄 회로 기판, 예컨대 소위 마더보드(mother board)와 같은 방식으로 전자 데이터 처리 설비에 장착될 수 있는 인쇄 회로 기판 구조가 또한 얻어질 수 있다.
광도파로를 광학층 내부에 형성할 때, 광학층에 미리 삽입된 광전자 요소가 카메라 또는 유사한 광학 비전 유닛에 의해 광전자 요소가 표적이 되고 위치의 관점에서 결정되며; 이 비전 유닛을 통해, 렌즈 시스템을 포함하는 조사 유닛이, 한편으로는 방사된 광자 빔, 특히 레이저 빔의 초점 영역을 인쇄 회로 기판 엘리먼트의 평면, 즉 x/y 평면에 배치하고, 다른 한편으로는 광학층 내부의 깊이의 관점에서, 즉 z 방향으로도 초점 영역을 조정하도록 후속 조정되는 방식으로 진행되는 것이 유리할 수 있다. 각각의 광전자 요소를 기준 엘리먼트로 사용하여, 광도파로는 이에 따라 광학층 내에 원하는 대로, 예컨대 간단하고 곧은 광도파로 접속으로써, 또는 브랜치 또는 유사한 구조를 갖는 도파로 구조로써, 또는 특히 3차원 구조로써 설계될 수 있다. 이와 같이 형성된 광도파로의 단면 면적은 예컨대 거의 몇 마이크로미터일 수 있고, 이와 같이 형성된 광도파로의 가능한 단면은 예컨대 타원형 내지 사각형 단면을 포함하며; 정확한 형상은 광자 빔과 그 초점 제어에 의해 결정될 수 있다.
바람직한 방법에서, 도파로를 형성하는 방법에 따른 기술로 2-광자 프로세스(2-광자 흡수(two-photon absorption; TPA))가 적용되며, 이에 의해 화학반응(예컨대, 중합화)이 2개의 광자의 동시 흡수로 인해 발생된다. 형성될 광학 물질은 광원(레이저)의 이용된 여기 파장(예컨대 파장 = 800 nm)에 대해 투명하다. 따라서, 어떠한 흡수와 어떠한 1-광자 프로세스도 물질 내에서 발생하지 않을 것이다. 그러나, 레이저빔의 초점 영역에는 밀도가 매우 높아서 상기 물질은 두 개의 광자를 흡수할 것이며(2-광자 프로세스)(여기서: 파장 = 400nm), 따라서 화학 반응을 개시하게 한다. 이는 다음과 같은 이점을 제공한다: 여기 파장에 대한 광학 물질의 투명성으로 인해, 부피 내의 임의의 포인트에 도달될 것이며, 따라서 3차원 구조가 용이하게 부피에 쓰여질 수 있게 된다. 게다가, 비선형의 간섭(coherent) 및 비간섭 물리적 효과는 레이저 빔의 자기 집속을 발생시켜서 매우 작은 초점 영역 및 따라서 매우 작은 구조적 치수의 획득을 가능하게 한다. 게다가 2-광자 프로세스는 1 단계의 형성 절차이므로, US 4,666,236 A와 같은 다중 노출과 화학 현상(development) 단계를 불필요하게 한다.
현재 이용가능한 광전자 요소는, 예컨대 100μm의 높이를 가지며, 이 구조적 높이는 또한 광학층에 대한 (최소) 두께를 암시한다. 그러나, 특히 작은 구조적 높이는 광학층에 삽입된 미리 제조된 광전자 요소를 사용하지 않고 박막 기법에 의해 인 시츄(in situ) 방식으로 제조된다면 성취될 수 있다.
한편, 단지 컨버터 요소, 다시 말해 예컨대 레이저 요소 및 포토다이오드를 광전자 요소로써 광학층에 삽입하는 것뿐만 아니라, 연관된 전자요소, 예컨대 프로세서 또는 메모리 모듈도 통합시켜서, 특히 "광전자 칩"과 같은 결합된 어셈블리가 광학층에 유사하게 삽입될 수 있고, 따라서 인쇄 회로 기판 엘리먼트로의 요소의 외부 삽입을 선택적으로 간략화하거나 심지어는 생략하는 것을 생각할 수 있다. 인쇄 회로 기판 엘리먼트는 광학층 지지 기판을 포함할 수 있고, 그 단부에는 또한 그 자체로는 종래의 것인 인쇄 회로 기판 층, 즉, 구리 내부 플라이(ply) 및/또는 구리 외부 플라이를 갖는 합성수지 층이 제공될 수 있다. 광학층은 또한 이러한 기판 또는 이러한 인쇄 회로 기판 층과 대향하여 위치된 그 측부에 있는 인쇄 회로 기판 층을 더 구비할 수 있고, 이에 의해 적절한 패턴을 갖는 구리 내부 플라이 및/또는 구리 외부 플라이가 제공될 수 있다. 따라서, 다중층 인쇄 회로 기판 구조는 각각 원하는 회로 기능을 성취하기 위하여 그 자체로는 공지된 방식으로 제공된다.
내부에 위치된 전도성 층, 즉 광학층에 인접하여 위치된 층은 각각의 광전자 요소로부터 외부로 열에너지를 빼앗기 위해 열 분산층으로써 작용할 수도 있다.
광학층에 삽입된 광전자 요소는 소위 비아 레이저 보어(via laser bore)를 통해 접촉되는 것이 유리할 수 있고, 그 자체로는 공지된 방법으로 이러한 비아는 특히 구리의 금속 벽 코팅을 구비하거나, 심지어는 (전기적으로) 전도성인 물질, 특히 구리로 충진될 수 있다. 내부적으로 위치된 삽입된 광전자 요소로부터 이러한 비아, 특히 전도성 물질로 완전히 충진된 비아를 통해 외부로 열을 빼앗는 것이 또한 가능하다.
그러나, 인쇄 회로 기판 구조 또는 층의 내부 플라이는 전술한 것처럼 삽입된 광전자 요소와 접촉하도록 사용될 수 있다. 이 경우, 하나의 측부를 갖는 광전자 요소가 인쇄 회로 기판 층의 내부 플라이에 직접 인접한다면 적절하다. 그렇지 않으면, 물론 광전자 요소를 광학층에 완전히 삽입하는 것도 가능하고, 이는 광도파로의 형성, 즉 z-방향으로의 광자 빔의 초점의 제어를 용이하게 할 것이며, 이는 이 경우 z-방향으로의 위치 조정이 그다지 임계적이지 않기 때문이다.
본 발명에 따른 인쇄 회로 기판 엘리먼트를 이용하여, 패터닝된 광도파로는 각각의 광전자 요소와 실제로 직접 접하며, 여기서 "직접 접한다"는 거울, 격자 등과 같은 어떠한 중간에 배치된 수동 엘리먼트도 제공되지 않음을 의미한다. 그러나, 개별적인 경우에 각각의 광도파로는 약간의 거리, 예컨대 광전자 요소에 대해 거의 0.5μm 또는 1μm를 남기고 제조되는 것이 발생할 수도 있지만, 그럼에도 불구하고 광전자 요소에 의해 방사된 광의 "캡쳐(capture)" 또는 전송된 광의 이웃 광전자 요소로의 결합을 어떠한 실질적인 광 손실 없이도 가능하게 한다. 또한, 광자의 광 회절성 결정 구조를 광도파로의 단부에 광전자 요소로의 전이로써 제공하여, 상기 광자의 결정 구조에 의해 가능한 최적의 광 농도를 얻는 것도 생각할 수 있다. 광도파로를 광전자 요소에 연결하는 다른 옵션은 광도파로의 단부의 깔때기 형태의 넓힘 또는 동일한 것에 의해 광전자 요소의 적어도 부분적인, 선택적으로는 전체의 둘러쌈을 포함한다.
본 발명의 범위 내에서, 본 인쇄 회로 기판 엘리먼트를 플렉서블 인쇄 회로 기판 엘리먼트로써, 즉, 임의의 고체 기판 없이 그러나 실질적으로는 적어도 하나의 완전히 삽입된 광전자 요소 및 이에 대한 측면 접속을 포함하는 2-플라이 광학층으로써만 개량하는 것도 가능하며, 여기서 이후에 이와 같은 플렉서블 인쇄 회로 기판 엘리먼트를 예컨대 전기 기구의 하우징 벽과 같은 캐리어에 부착(예컨대, 접착(glue))하는 것이 가능하다.
이하에서 본 발명은 도면을 참조하여 바람직한 예시적인 실시예(그러나 이에 제한되지는 않음)를 이용하여 보다 상세히 설명될 것이다.
도 1은 본 발명에 따른 인쇄 회로 기판 엘리먼트의 실시예의 개략적인 단면도이다;
도 2 내지 도 7은 도 1에 도시된 인쇄 회로 기판 엘리먼트 제조에 있어서의 여러 제조 단계들을 도시한다;
도 8은 및 도 9는 본 발명에 따른 인쇄 회로 기판 엘리먼트의 두 개의 추가적인 실시예를 도 1과 유사한 개략적인 단면도로 나타낸다;
도 10은 상이한 구조 옵션이 결합된 본 발명에 따른 인쇄 회로 기판 엘리먼트의 또 다른 실시예의 단면도를 단면도로 도시한다;
도 11은 기판과 광학층 사이에 제공되는 중간층을 갖는 인쇄 회로 기판 엘리먼트를 도 5의 것과 비교하여 단면도로 나타낸다;
도 12는 인쇄 회로 기판 엘리먼트의 제조에 있어서의 중간 단계를 나타내는 도 3의 것과 유사한 도시이며, 광전자 요소의 제조는 미리 제조된 광전자 요소를 삽입하는 것이 아니라 박막 기술에 의해 인 시츄(in situ) 방식으로 실현되는 도시이다;
도1 3a 및 도 13b는 플렉서블 인쇄 회로 기판 엘리먼트(도 13b)를 유사한 단면도로 도시하며, 제조 동안 사용되고 그 후에 제거되는 기판이 도 13a로부터도 도시된다;
도 14는 단일 광전자 요소를 갖는 단순화된 인쇄 회로 기판 엘리먼트를 도시하며, 명료성을 위하여 광전자 요소와 구조화된 광도파로 사이의 전이가 넣어졌다;
도 15는 VCSEL 및 따라서 구조화된 광도파로를 구비하는 인쇄 회로 기판 엘리먼트의 개략 단면도이다;
도 16a 내지 도 16f는 구조화된 광도파로를 광전자 요소에 연결하는 다양한 옵션을 개략적으로 도시한다;
도 17, 도 18 및 도 19는 광전자 요소 및 구조화된 광도파로를 이용하여 구조를 구조화하는 다양한 옵션에 대한 개략적인 평면도이다.
도 1은 외부 요소가 삽입되어 있는 인쇄 회로 기판 엘리먼트(1)의 구조를, 척도를 벗어난(out-of-scale) 단면도로, 전체적으로 개략 도시하지만, 이러한 요소 삽입은 대체로 기구 제조에게 기구의 장착 바로 이전에만 실행되며 삽입된 요소 없는 인쇄 회로 기판 엘리먼트가 예컨대 도 7에서 명백한 것처럼 실제로 시장 판매되고 있음이 지적되어야 한다. 따라서, "인쇄 회로 기판 엘리먼트"는 외부 요소 없는 엘리먼트 뿐만 아니라, 예컨대 도 9의 오른쪽과 같이 어떠한 외부 요소의 삽입도 전혀 발생하지 않을 엘리먼트를 포괄하는 것으로 이해되어야 한다.
도 1에 개략적으로 도시되어 있는 인쇄 회로 기판 엘리먼트(1)는 예컨대 에폭시 수지 층을 함유하는 종래의 FR4 기판과 같은 기판(2)을 포함한다. 기판(2) 위에는, 이하 동작에 있어서 상술될 제조 공정에서 이용될 파장에 대해 적어도 실질적으로 투명하며, 무기 또는 유기 물질로 제조되는 광학층(3)이 제공된다. 본원의 인쇄 회로 기판 엘리먼트(1)에 대해 매우 적합한 공지된 광학 물질은 유기-무기 하이브리드 물질, 예컨대 졸-겔(sol-gel) 처리를 이용하여 준비된 유기적으로 변형된 세라믹 물질이다. 다른 공지된 물질은 유사하게 졸-겔 처리에 의해 제조되며 벤질디메틸케탈(benzyldimethylketal)과 같은 광개시제(photoinitiator)로 도핑되는 유기-무기 하이브리드 유리(hybrid glass)를 포함한다. 하이브리드 유리는 실리카/지르코늄 네트워크를 갖는 메틸아크릴레이트(methylacrylate)로 구성된다. 또한 공지된 물질은 감광성 이미드 또는 폴리이므드 및 유기 실세스퀴옥산(organosilsesquioxane)을 포함한다.
도 1에 도시된 예에서, 두 개의 광전자 요소(4, 5)가 광학층(3)에 삽입(embed)되어 있고, 상기 두 광전자 요소(4, 5)는 기판(2)상에 놓여 있으며, 또한 광학층(3)의 물질에 의해 둘러싸여 있다. 두 광전자 요소(4, 5) 사이에는 광 에너지 공급하에서 로컬 구조화, 즉 로컬 중합화에 의해 구성된 광 도파로(6)가 연장한다. 상세하게, 요소(4)는 예컨대 레이저 다이오드일 수 있고, 반면 요소(5)는 광검출기, 즉 포토다이오드일 수 있다.
광학층(3) 상부에는, 인쇄 회로 기판 층(7), 즉 에폭시 수지 층(8) 또는 이미 도 1과 같이 패터닝되었고 통상적으로 구리로 제조되는 예컨대 전기적으로 전도성 외부 층(9)을 포함하는 유사한 절연층이 존재한다. 광전자 요소(4, 5)는 이 인쇄 회로 기판 층(7)뿐만 아니라 마이크로 비아(μvia) 레이저 보어(10)를 통해 요소(4, 5) 상부에 제공되는 광학층(3)의 광학물질을 통해 접촉하며, 상기 마이크로 비아(10)의 내부 벽은 구리 코팅(11) 또는 구리 충진(12) 중 어느 한쪽을 선택적으로 구비한다. 마이크로 비아(10)에 제공되는 이러한 구리 물질을 통하여, 광전자 요소들(4, 5)과 한편으로는, 패터닝된 외부층(9) 또는 인쇄 회로 기판 엘리먼트(1)에 부가된 외부 전자 요소(13, 14)사이에 전기 접속이 제공되며, 다른 한편으로는, 상기 요소(13, 14)는 예컨대, 그 자체는 공지된 전도성 접착제를 이용하여 인쇄 회로 기판 엘리먼트(1)에 납땜되거나 이에 부착된다. 외부 요소(13, 14)는 예컨대 프로세서 모듈(13) 또는 메모리 모듈(14)을 포함하며, 프로세서 모듈(13)은 엘리먼트(4, 5, 6)에 의해 형성된 광학 신호 접속을 통하여 메모리 모듈(14)로 데이터를 기록하며; 유사한 광학 신호 접속(반대 방향, 미도시)이 데이터를 독출하기 위해 제공될 수 있다.
만약 마이크로 비아(10)가 도 1에 12로 도시된 구리로 충진된다면, 이는 오른쪽에 도시된 요소(5)에 관하여 도 1에 도시된 것처럼 삽입된 광전자 요소들로부터 상부층쪽으로 양호한 열분산을 획득하는 이점을 제공한다. 이하에 예컨대 도 8에 의하여 더욱 상세히 설명될 것처럼, 또한 열의 분산을 위한 다른 수단이 원하는 경우 추가로 또는 이 대신에 취해질 수 있다.
도 1에 도시된 인쇄 회로 기판 엘리먼트(1)의 제조를 위한 개별적인 단계가 도 2 내지 도 7에 제공되며, 인쇄 회로 기판 엘리먼트를 제조하는 방법이 도 2 내지 도 7을 참조하여 예시적인 방법으로 이제 설명될 것이다.
도 2에 따르면, 에폭시 수지를 포함하는 이미 언급된 FR4 기판과 같은 기판(2)으로부터 시작되며, 예컨대 레이저 다이오드 및 포토다이오드와 같은 광전자 요소(4, 5)가 상기 기판(2)에 부가(예컨대, 접착(glued))된다.
이후에, 도 3에 도시된 것처럼, 광학층(3)용 물질이 기판(2)상에 예컨대 그 자체로는 공지된 주조(casting) 또는 스핀 코팅(spin coating)에 의하여 부가된다. 이 광학층(3)은 이미 설명된 것처럼 광반응성 중합체 등으로 구성되며, 상기 물질은 비교적 높은 굴절율을 수득하기 위한 방법으로 광자 조사(photon irradiation)에 의해 국부적으로 변환된다.
광자 빔을 이용한 광학층(3)의 광반응성 물질의 이러한 국부 변환은 도 4에 후속 단계로써 개략적으로 도시되어 있다. 도 4로부터 비전 유닛(vision unit; 16)과 결합된 예컨대 레이저원과 같은 광원(15)이 도시되고, 광원(15)은 방사된 레이저 빔(18)을 광학층(3)의 물질 내에 위치한 초점 영역(19)에 집속하기 위한 렌즈 시스템(17)을 그 앞쪽에 구비한다.
구체적으로는, 그 축이 결정된 광전자 요소들 중 하나(4; 일예임)로부터 출발하는 것에 의해 비젼 또는 타겟화(targeting) 유닛(16)을 이용하여 광학층(3)을 이처럼 구조화하는 것(structuring)은, ⅰ) 인쇄 회로 기판 엘리먼트에 의해 구성된 견본(1')에 대한 거리를 측정하는 것과, ⅱ) 광학층(3) 내의 원하는 위치에 대한 레이저 젯(18)의 초점 영역을 획득하기 위하여, 견본(1')의 평면(즉, x 및 y 방향)으로 뿐만 아니라 견본(1')의 두께 방향(즉, z 방향)으로도 레이저원(15)과 렌즈 시스템(17)에 의해 구성된 조명 시스템(20)과 견본(1') 사이의 상대적인 이동을 제어하는 것을 포함한다. 바람직한 방법에 있어서, 견본(1')은 모든 세 방향 x, y, z로 이동되는데, 이는 견본(1') 내에서 견본에 대해 바람직한 방법으로 초점 영역(19)을 배치하고, 따라서 광자 조사에 의해 광학 물질을 국부적으로 변환시키기 위함이며; 이러한 방법으로, 구조화된 광도파로(6)가 형성된다. 초점 영역(19)에 있어서, 레이저 광의 강도는 그 자체로는 공지된 두 광자 흡수 공정을 유도할 정도로 사실은 매우 강하다. 이 공정에 의해 광학층(3)의 광학 물질이 광학층(3)의 광도파로(6)를 형성하는 방식으로 반응(중합화)하며, 광도파로(6)는 이를 둘러싸는 물질보다 훨씬 더 큰 굴절률을 갖는다. 따라서, 광섬유 케이블과 유사한 광도파로(6)가 얻어지며, 이에 의해, 계면(광도파로(6)/둘러싼 물질)에서의 적절한 광굴절에 의한 광전송으로, 주된 광학 손실 없이 시준된(collimated) 광전송이 얻어진다.
다음 단계에서, 에폭시 수지층(8)과 구리 외부 플라이(copper outer ply; 9)를 구비한 상부 인쇄 회로 기판 층(7)이 광학층(3)에 특히 프레싱에 의해 부가되며, 이 방법 단계의 결과는 도 5에 도시되어 있다.
이후에, 도 6에 따라서, 구리 외부 플라이(9)는 종래의 포토리소그래피에 의해 원하는 방식으로 패터닝되는데 이는 인쇄 회로 기판 엘리먼트(1)의 개별 이용 목적에 따라 요구되는 전기 트레이스(trace) 및 접속 패드를 제공하기 위함이다. (공지된 것처럼, 이러한 포토리소그래피 패터닝 절차는 최초로 포토레지스트 래커(lacquer)의 부가를 포함하며, 이는 포토마스크를 통해 노출되고 이후에 현상되며, 이 때 예컨대 변환된 포토레지스트 레커에 의해 보호되지 않는 구리 영역은 에칭되어 벗겨지며; 최종적으로 남은 레지스트 레커가 제거된다.)
도 7에 따르면, 마이크로 비아(10)는 레이저 빔을 이용하여 최종적으로 제공되며, 그 내부 벽에 구리 도금(즉, 구리 코팅(11)에 의해 제공)된다. 선택적으로, 비아(10)는 또한 도 1을 이용하여 설명된 것처럼 구리 물질로 충진될 수도 있는데, 이는 이에 의해 전기 전도성 접속뿐만 아니라 구리 충진(12)을 통하여 열의 향상된 분산을 획득하기 위함이다.
이에 의해, 삽입된 요소 없는 인쇄 회로 기판 엘리먼트(1)가 얻어진다. 전술한 것처럼, 개별적으로 요소 장착된 인쇄 회로 기판 엘리먼트(1)가 도 1에 도시되어 있다. 예시적 실시예에 따르면, 외부 전자 요소(13, 14)의 삽입은 도면에서의 도시에 따른 바와 같이(그러나, 이는 일예로만 이해되어야 한다) 인쇄 회로 기판 엘리먼트(1)의 상부측에서 실행된다. 이론적으로는, 요소들을 인쇄 회로 기판 엘리먼트(1)의 하부측에 대신하거나 또는 부가적으로 삽입하는 것도 생각할 수 있고, 이 경우 구리 외부 플라이 구조를 갖는 FR4 기판과 같은 종래의 인쇄 회로 기판 층 구조가 기판(2)으로써 다시 사용된다(도 8 참조). 부가적으로, 도 8의 인쇄 회로 기판 층(7')과 같은 인쇄 회로 기판 층은 그 상부측에 에폭시 수지층(8') 및 외부 플라이(9')에 더하여 분배층(21') 또는 내부 플라이를 구비할 수도 있다. 필적하는 포토리소그래피 패터닝에 의해 그 최종 형태로 얻어질 수 있는 이 분배층(21')은, 바람직하게는 도 8에 도시된 광전자 요소(4, 5)의 전기 접속을 생성하도록 사용될 뿐만 아니라(집적된 요소(4, 5) 자체가 아닌 분배층(21')만이 접촉되어야 하기 때문에, 마이크로 비아(10)의 경우에서와 같이 접속 보어의 정확한 위치 제공이 회피될 수 있는 결과적인 이점을 가짐), 열 분산의 적절한 경로를 제공한다. 이 경우, 내부에 위치하는 분배층(21')은 구리로 충진된 보어(22)에 의해 외부 플라이(9')와 접속되며, 상기 보어는 다소 임의로 선택될 수 있는 지점, 즉 공간이 이용가능한 곳에서 제공된다. 이 외부 플라이(9')에는, 외부 전자 요소, 예컨대 다시 프로세서 모듈(13')과 메모리 모듈(14')이 최종적으로 장착된다.
요소 유닛에 전자 요소, 즉 가장 넓은 의미로 전자 데이터를 수신, 처리, 및 전송하는 요소, 및 광학/전기 데이터 변환(어느 방향으로든)을 실질적으로 수행하는 광전자 요소를 결합하는 것도 생각할 수 있다. 도 9는 예컨대 광전자 요소(5)와 외부 전자 요소(14)의 조합을 포함하는 요소 유닛(514)의 삽입을 도시한다. 따라서, 광전자 칩이 광학층(3)에 직접 삽입되며, 이에 의해 광 데이터와 전자 데이터 모두가 상기 칩에서 처리가능하며, 따라서 인쇄 회로 기판 엘리먼트(1)의 외부측에 다른 요소를 위한 부가적인 공간을 획득하도록 이후의 외부 장비가 회피될 것이다. 유닛(514)은 차례로 전기 링크를 설정하도록 금속 코팅(11)을 갖는 마이크로 비아(10)를 통해 구리 외부 플라이(9)와 접속될 수 있다. 그 밖에는, 도 9에 따른 실시예는 도 1의 것과 동일하므로, 추가적인 설명은 필요치 않다.
도 10은 전에 도 1 내지 도 8을 통해 도시된 구조 및 삽입 옵션의 조합을 도시한다; 따라서 이 실시예는 외부 플라이(9) 및 내부 플라이(21)를 갖는 상부 인쇄 회로 기판 구조(7)뿐만 아니라 외부 플라이(9') 및 내부 플라이(21')를 갖는 하부 인쇄 회로 기판 구조(7')도 포함하며, 그 사이에 광학층(3)이 배치되고, 전자 요소(13, 14 및 13', 14')를 갖는 수정된 인쇄 회로 기판 엘리먼트(1)의 장비가 상부 외부측 및 하부 외부측 모두에서 실현된다. 부수적으로, 광전자 요소(4, 5)가 광학층(3)에 다시 삽입되며 전술한 국부적으로 설계된 광도파로(6)에 의해 이들 사이에 배치된 어떠한 수동 광학 요소 없이 서로와 직접 연결된다.
도 11에 따른 실시예는, 도 5의 것과 유사하지만 중간층(3')이 기판(2)에 도시되고 광학층(3)이 이 중간층(3')에 부가되기만 한 점에서 도 5와는 상이하다. 광전자 요소(4, 5)는 이 중간층(3')에 놓여 있고, 그 외에는 다시 광학층(3)에 삽입된다. 이 광학층(3) 상부에는 에폭시 수지층(8)과 구리 외부 플라이(9)를 갖는 인쇄 회로 기판 구조(7)가 다시 제공된다. 중간층(3')은 전도성, 또는 그 밖에 절연성 및, 특히 또한 광반응성의, 광학 물질로 이루어질 수 있으며, 여기서 후자의 경우에는 두 층(3, 3')이 함께 광학층(3-3')을 구성하며, 이 물질에 광전자 요소(4, 5)가 전반에 걸쳐 삽입된다. 도 11에 따르면, 국부적으로 구성된 광도파로(6)가 광전자 요소(4, 5) 사이에서 다시 연장된다.
변형으로써, 물론 광전자 요소(4, 5)를 기판(2)에 부착하고 중간층(3)뿐만 아니라 -광학 - 중간층(3')을 이후에 부가하는 것도 가능하다.
도 12는 도 4와 유사한 도시로서, 하부 기판(2)을 갖지만 상부 인쇄 회로 기판 구조가 없는 수정된 인쇄 회로 기판 엘리먼트(1)를 도시하며, 제1 실시예와 다른 방법으로, 광학층(3)에 삽입된 광전자 요소(4', 5')가 이제 박막 기술 요소로 이루어진다. 이러한 박막 요소(4', 5')는 광학층(3)이 부가되고 이후에 광자 조사에 의해 구성된 광도파로(6)가 이 광학층(3)상에 상술한 방법으로 제조되기 이전에 그 자체로는 공지된 공정에 의해 인 시츄(in situ) 방식으로 기판(2)상에 조립된다. 그 후 추가적인 장착이 도 5 내지 도 7, 도 8 등을 이용하여 전술된 것과 유사한 방식으로 실행될 수 있으나, 구리 외부 플라이 및/또는 내부 플라이를 갖는 외부 인쇄 회로 기판 패턴 없이, 심지어는 그 상부 및/또는 하부 외부측에 전자 요소를 구비하는 것 없이도 인쇄 회로 기판 엘리먼트(1)를 제공하는 것도 생각할 수 있다.
따라서, 간단하고 플렉서블한 인쇄 회로 기판 엘리먼트(31)가 도 13B에 도시되어 있고, 도 13A로부터 알 수 있듯이 캐리어 기판(2')상에 인쇄 회로 기판 엘리먼트(31)가 미리 조립된다. 인쇄 회로 기판 엘리먼트(31)는 중간층(3') 및 광학층(3)을 포함하며, 여기서 중간층(3')은 또한 상대적인, 투명한, 광학, 광반응성 물질의 광학층에 의해 형성되거나, 또는 심지어는 다른 합성층에 의해서 형성될 수 있다. 도 13A에 도시된 기판(2')은 인쇄 회로 기판 엘리먼트(31)의 완결 이후에 제거되어, 층(3, 3')로 이루어진 플렉서블 라미네이트를 얻으며, 이는 극도로 박형인 막일 수 있다. 이 플렉서블 인쇄 회로 기판 엘리먼트(31)는 전기 회로를 위한 공간을 이용하기 위하여 예컨대 전기 응용의 하우징의 내측과 같은 베이스에 부가될 수 있다.
도 13A 및 도 13B에 따른 예에서, 하나의 광전자 요소(4)만이 도시되어 있는데, 이는 중간층(3')에 부가되며; 도 3을 이용하여 전술된 방법에 의한 광학층(3)의 부가 이전에 광전자 요소(4)로의 접속이 예컨대 구리 와이어와 접속함으로써 형성된다.
도 4를 이용하여 설명된 것처럼 다시 제조된 광도파로(6)는 천이 영역(33) 인터페이스를 경유하여 광전자 요소(4)와 접하는 것이 도 13A 및 도 13B로부터 또한 도시되며, 상기 전이 영역(33)은 전술한 광자 조사에 의해 광도파로(6)와 동시에 제조된다.
비교되는 전이 영역(33)은 또한 도 14에 따른 실시예에서 도시되고, 여기서 기판(2)과 광학층(3)을 포함하는 이중층 구조가 도시되며, 광도파로(6)가 전이 영역(33)을 통해 연결된 단지 하나의 광전자 요소(4)만이 다시 도시된다. 이 경우의 기판(2)은 전도성 물질의 외부 및/또는 내부 플라이를 포함할 수 있고, 이는 상세히 설명되지 않는다.
도 16A - 도 16F를 이용하여 이러한 전이 영역(33)의 구조에 대한 다양한 옵션을 설명하기 전에, 아직 도 15가 참조되며, 이 도면은 상부에 광 수신면을 갖는 포토다이오드(35)뿐만 아니라 광전자 요소로써의 VCSEL(vertical-cavity surface emitting laser) 요소(34)를 포함하는 구조를 도시하며, 광도파로(6)는 이 경우 아크 형상의 전이 영역(33')를 통하여 두 개의 광전자 요소(34, 35) - 이는 전술한 방법으로 기판(2)에 부가된 광학층(3)에 다시 삽입됨 - 에 연결된다.
부분 도면 16A - 16F를 포함하는 도 16은 광도파로(6)의 광전자 요소(예컨대, 4)와 인접하는 단부(전이 영역(33))의 구조에 대한 다양한 옵션을 개략적으로 도시한다. 도 16A에 따르면 광도파로(6)는 요소(4)에 가능한 한 멀리 직접 도달하여 이에 의해 광도파로(6)의 단부에 첨단을 제공하기 위하여 "써 넣어진다(written in)." 도 16B에 따르면, 광도파로(6)는 그 단부, 즉 전이 영역(33)에서 깔때기부(funnel; 36) 내부로 넓혀지며, 도16C에 따르면, 광도파로(6)는 전이 영역에서 광전자 요소(4) 둘레에 직접 "써 넣어지며" 부분적인 울타리(enclosure)가 접속 영역(37)에서 얻어진다.
도 16D에 따르면, 광자 결정 구조(photonic crystal structure; 38)(2차원 또는 3차원에서 주기성을 갖는 기둥 등을 포함함)는 상술한 광자 조사의 도중에 광도파로(6)의 단부에 써 넣어지며, 상기 결정 구조 - 이는 그 효과에 관하여 그 자체로는 공지되어 있다 -는 중앙 통로에 광을 제한하며, 따라서 극도로 낮은 손실로 요소(4)로부터 광도파로(6)로, 또는 그 역으로의 광학 결합을 가능하게 한다.
도 16E에 따르면, 광전자 요소(4)는 도 16C에 따라서 부분적으로 뿐만 아니라 39에 도시된 것처럼 전체적으로 광도파로에 의해 둘러싸인다. 도 16B 및 도 16C에 따른 예시적인 실시예는 따라서 16E의 특수한 경우로써 간주될 수 있다.
도 16F는 마지막으로, 예컨대 만약 도 4를 이용하여 전술된 것처럼 광도파로(6)의 "써 넣음" 동안 레이저 빔이 요소(4)에 직접 집속되지 않아야 하는 경우, 요소(4)와 광도파로(6) 사이에 약간의 내부공간 또는 갭(40)을 남겨두는 것이 허용가능함을 도시한다. 이러한 갭(40)은 기능에 영향을 주지 않고 예컨대 1μm와 거의 비슷할 수 있다.
마지막으로, 본 발명에 따라 인쇄 회로 기판 엘리먼트에 구현될 수 있는 광전자 요소를 포함하는 광 신호 접속의 몇몇 예가 도 17, 도 18 및 도 19를 이용하여 설명될 것이다. 그러나, 광전자 요소와 구조화된 광도파로를 포함하는 이러한 광 신호 접속의 많은 다른 변형이 가능함은 말할 필요도 없다.
도 17은 예컨대 광 신호 접속의 Y-구조화를 도시하며, 여기서 예컨대 광도파로(6)에 뒤이은 멀티플렉서/디멀티플렉서 요소(41)뿐만 아니라 다른 한편으로는 광도파로(42, 43)가 접합부에 도시되어 있는데, 이는 한편으로는 광전자 요소(44)를 다른 한편으로는 광전자 요소(45, 46)를 접속하기 위함이다.
또한 도 18은 한편으로는 두 개의 결합된 광전자 프로세서(45') 및 메모리 어셈블리(46')를, 다른 한편으로는 어셈블리(44')를 포함하며, 이에 의해 어셈블리(44')로부터 멀리 이끄는 광도파로(6)가 두 브랜치(42', 43')로 분기되어 있는 Y-구조화를 도시한다.
도 19는 마지막으로 광전자 트랜시버 어셈블리(51, 52, 53 및 54)를 포함하는 광학 버스 시스템을 도시하며, 상기 광학 버스 시스템(50)은 메인 광도파로(6')와 이로부터 분기하는 광도파로(61, 62, 63 및 64)를 포함한다.

Claims (37)

  1. 인쇄 회로 기판 엘리먼트(1)로서,
    상기 인쇄 회로 기판 엘리먼트(1)는 광학층(3)내에 매립되는 광전자 요소(component)(4, 5; 4', 5') 및 상기 광학층(3)내에 제공되는 적어도 하나의 광도파로(6)를 포함하며 상기 인쇄 회로 기판 엘리먼트(1)는 상기 광전자 요소(4, 5; 4', 5')와 인접하고,
    상기 광학층(3)은 2-광자 흡수 처리를 가능케하는 광반응성 물질로 형성된 단일 광학층이며, 굴절률을 국부적으로 변환하는 2-광자 흡수 처리에 의해 구조화된 상기 광도파로(6)는 상기 광학층(3) 내에서 외부 엣지들 및 표면들과 이격되게 매립(embed)되는,
    인쇄 회로 기판 엘리먼트.
  2. 제1항에 있어서,
    상기 광전자 요소(4, 5; 4', 5')는 일 측면에서 상기 광학층(3)을 보유하는 기판(2) 또는 중간층(3')에 인접하는,
    인쇄 회로 기판 엘리먼트.
  3. 제1항 또는 제2항에 있어서,
    상기 광전자 요소(4, 5; 4', 5')는 모든 측면들상에서 상기 광학층(3)내에 매립되는,
    인쇄 회로 기판 엘리먼트.
  4. 제3항에 있어서,
    상기 광학층(3)은 플렉서블한 층(flexible layer)인,
    인쇄 회로 기판 엘리먼트.
  5. 제1항 또는 제2항에 있어서,
    상기 광도파로(6)를 통해 서로 연결되는 적어도 두 개의 광전자 요소들(4, 5; 4', 5')이 상기 광학층(3)내에 매립되는,
    인쇄 회로 기판 엘리먼트.
  6. 제1항 또는 제2항에 있어서,
    상기 광전자 요소 또는 적어도 하나의 광전자 요소들은 일 측면에서 열 분산 층(21')에 인접하는,
    인쇄 회로 기판 엘리먼트.
  7. 제6항에 있어서,
    상기 열 분산층(21')은 내부가 구조화된 전기적 전도성층에 의해 형성되는,
    인쇄 회로 기판 엘리먼트.
  8. 제1항 또는 제2항에 있어서,
    상기 광전자 요소(5)는 연관된 전자 요소(14)로 매립된 소자 유닛(514)에 연결되는,
    인쇄 회로 기판 엘리먼트.
  9. 제8항에 있어서,
    상기 매립된 유닛(514)은 광전자 칩인,
    인쇄 회로 기판 엘리먼트.
  10. 제7항에 있어서,
    상기 분산층(21')은 적어도 하나의 외부 전기 콘택(contact)과 연결되는,
    인쇄 회로 기판 엘리먼트.
  11. 제10항에 있어서,
    상기 분산층(21')은 인쇄 회로 기판 층(7')에 제공된 비아 보어(22)를 통해 상기 적어도 하나의 외부 전기 콘택과 연결되는,
    인쇄 회로 기판 엘리먼트.
  12. 제1항 또는 제2항에 있어서,
    구조화된, 전도성 내부층(21') 및 외부층(9, 9')을 갖는 인쇄 회로 기판 층(7')은 전기기적으로 절연성인 광학층(3)의 적어도 일 측면에 적용되는,
    인쇄 회로 기판 엘리먼트.
  13. 제1항 또는 제2항에 있어서,
    상기 광전자 소자(4, 5)는 상기 광학층(3)에 제공되는 비아 보어들(10)을 통해 접촉되는,
    인쇄 회로 기판 엘리먼트.
  14. 제13항에 있어서,
    상기 비아 보어들(10)은 상기 광학층(3) 상부에 적용된 인쇄 회로 기판 층(7)을 더욱(further) 관통하여 연장되는,
    인쇄 회로 기판 엘리먼트.
  15. 제14항에 있어서,
    상기 광전자 요소(4, 5)에 연결된 전자 요소(13, 14)는 상기 인쇄 회로 기판 층(7)에 장착되는,
    인쇄 회로 기판 엘리먼트.
  16. 제1항 또는 제2항에 있어서,
    상기 광전자 요소(4', 5')는 박막 기술에 의해 인 시츄(in situ) 방식으로 제조된 요소인,
    인쇄 회로 기판 엘리먼트.
  17. 제1항 또는 제2항에 있어서,
    상기 광전자 요소는 상기 광도파로가 인접하는 VCSEL 요소(34)인,
    인쇄 회로 기판 엘리먼트.
  18. 제1항 또는 제2항에 있어서,
    상기 광도파로(6)는 상기 광전자 요소(4)와 인접한 그의 단부에서 깔때기(funnel) 형상의 방식으로 넓어지는,
    인쇄 회로 기판 엘리먼트.
  19. 제1항 또는 제2항에 있어서,
    상기 광도파로(6)는 상기 광전자 요소(4)를 적어도 부분적으로 둘러싸는 단부(37; 39)를 갖는,
    인쇄 회로 기판 엘리먼트.
  20. 제1항 또는 제2항에 있어서
    상기 광도파로(6)에는 상기 광전자 요소(4)와 인접한 그의 단부에 광자적인(photonic) 광 회절성(light-diffractive) 결정 구조(38)가 제공되는,
    인쇄 회로 기판 엘리먼트.
  21. 제1항 또는 제2항에 따른 인쇄 회로 기판 엘리먼트(1)를 제조하기 위한 방법으로서,
    적어도 하나의 광전자 요소(4, 5; 4', 5')가 기판(2)에 장착되고,
    그 후에, 상기 광전자 요소(4, 5; 4', 5')를 상기 광학층(3)내에 매립하는 동안, 2-광자 흡수 처리를 가능케하고 광자의 조사(irradiation) 상태에서 자신의 굴절률을 변화시키는 광반응성 광학 물질을 포함하는 단일 광학층(3)이 기판에 적용되며,
    그 후에, 상기 광전자 요소(4, 5; 4', 5')와 인접하는 광도파로 구조물(6)이 광자 조사에 의해 상기 광학층(3)에서 생성되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  22. 제21항에 있어서,
    적어도 두 개의 광전자 요소(4, 5; 4', 5')는 상기 기판(2)에 장착되고 상기 광학층(3)에 매립되며,
    그 후에, 상기 광전자 요소(4, 5; 4', 5')와 직접적으로 인접하는 상기 광도파로(6)에 의해 서로 연결되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  23. 제21항에 있어서,
    상기 광학층(3)에 상기 광도파로 구조물을 제조한 후에, 전기적으로 전도성인 내부층(21') 및 외부층(9, 9')을 포함하는 인쇄 회로 기판 층(7')이 상기 광학층(3)의 적어도 일 측면에 적용되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  24. 제23항에 있어서,
    상기 내부층(21')은 상기 광학층에 상기 인쇄 회로 기판 층(7')을 적용하기 이전에 구조화되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  25. 제23항에 있어서,
    전도성인 상기 외부층(9, 9')은 상기 광학층에 상기 인쇄 회로 기판 층(7')을 적용한 이후에 구조화되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  26. 제23항에 있어서,
    비아 보어들(22)이 각각의 상기 광전자 요소(4, 5; 4', 5')와 조합되어(in coordination with) 상기 광학층(3)에 제공되며, 상기 비아 보어들을 통해 상기 광전자 요소에 전기적으로 전도성인 접속부들이 설정되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  27. 제21항에 있어서,
    요소 유닛으로 관련된 전자 요소(14)와 조합되는 광전자 요소(5)가 상기 기판에 장착되고 상기 광학층에 매립되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  28. 제21항에 있어서,
    전기적으로 전도성인 층(21')이 열 분산층으로서 상기 기판에 적용되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  29. 제28항에 있어서,
    상기 광전자 요소(4, 5)에 대한 전기적 접속부들은 상기 열 분산층을 통해 설정되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  30. 제21항에 있어서,
    상기 광전자 요소(4, 5)는 박막 기술에 의해 상기 기판(2)상에 인 시츄 방식으로 제조되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  31. 제21항에 있어서,
    상기 광도파로 구조물(6)은 상기 광전자 요소(4)와 인접하는 그의 단부에 깔때기 형상의 와이드닝부(widening)(37)로 제조되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  32. 제21항에 있어서,
    상기 광도파로 구조물(6)은 상기 광전자 요소(4)를 적어도 부분적으로 둘러싸는 단부 영역(37; 39)을 갖게 제조되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  33. 제21항에 있어서,
    상기 광도파로 구조물(6)은 상기 광전자 요소(4)와 인접하는 그의 단부에서 광자적인 광 회절성(light-diffractive) 결정 구조(38)를 이용하여 제조되는,
    인쇄 회로 기판 엘리먼트를 제조하기 위한 방법.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
KR1020067015026A 2003-12-29 2006-07-25 적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법 KR101122442B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AT0209603A AT413891B (de) 2003-12-29 2003-12-29 Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
ATA2096/2003 2003-12-29
PCT/AT2004/000459 WO2005064381A1 (de) 2003-12-29 2004-12-28 Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements

Publications (2)

Publication Number Publication Date
KR20060131816A KR20060131816A (ko) 2006-12-20
KR101122442B1 true KR101122442B1 (ko) 2012-03-09

Family

ID=34716005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015026A KR101122442B1 (ko) 2003-12-29 2006-07-25 적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법

Country Status (7)

Country Link
US (1) US20080044127A1 (ko)
EP (2) EP2309294A3 (ko)
JP (1) JP2007517248A (ko)
KR (1) KR101122442B1 (ko)
AT (1) AT413891B (ko)
CA (1) CA2551654A1 (ko)
WO (1) WO2005064381A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
US8629610B2 (en) 2006-01-12 2014-01-14 Ppg Industries Ohio, Inc. Display panel
RU2444795C2 (ru) * 2006-01-12 2012-03-10 Ппг Индастриз Огайо, Инк. Индикаторная панель с индуцированными лазером элементами, перенаправляющими излучение
US7474815B2 (en) * 2006-03-14 2009-01-06 International Business Machines Corporation Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array
WO2007111236A1 (ja) 2006-03-24 2007-10-04 Ibiden Co., Ltd. 光電気配線板、光通信用デバイス及び光通信用デバイスの製造方法
DE102007007269A1 (de) * 2006-04-04 2007-10-11 Man Roland Druckmaschinen Ag Applikation von elektronischen Bauelementen in Druckprodukten
AT503027B1 (de) * 2006-05-08 2007-07-15 Austria Tech & System Tech Leiterplattenelement mit optoelektronischem bauelement und licht-wellenleiter
AT503585B1 (de) * 2006-05-08 2007-11-15 Austria Tech & System Tech Leiterplattenelement sowie verfahren zu dessen herstellung
EP2096473B1 (en) * 2006-12-26 2012-08-08 Mitsui Chemicals, Inc. Optical / electrical hybrid circuit board and manufacturing method of the same
JP2008158440A (ja) * 2006-12-26 2008-07-10 Toshiba Corp 光電気配線板及び光電気配線装置の製造方法
DE102007007355B4 (de) * 2007-02-14 2016-01-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung optischer Verbindungen und optische Anordnung
AT505834B1 (de) * 2007-09-21 2009-09-15 Austria Tech & System Tech Leiterplattenelement
AT505166B1 (de) * 2008-01-16 2008-11-15 Austria Tech & System Tech Verfahren und vorrichtung zum erzeugen eines licht-wellenleiters in einem leiterplattenelement
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
US8265432B2 (en) * 2008-03-10 2012-09-11 International Business Machines Corporation Optical transceiver module with optical windows
JP5063430B2 (ja) * 2008-03-25 2012-10-31 新光電気工業株式会社 光伝送機構を備えたモジュール基板およびその製造方法
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
AT12314U1 (de) * 2009-10-16 2012-03-15 Austria Tech & System Tech Leiterplattenelement und verfahren zur herstellung eines solchen leiterplattenelements
US7949211B1 (en) 2010-02-26 2011-05-24 Corning Incorporated Modular active board subassemblies and printed wiring boards comprising the same
TW201202769A (en) * 2010-07-07 2012-01-16 Nat Univ Tsing Hua Integrated optics for multiplexers transceiver module
AT12382U1 (de) 2010-10-14 2012-04-15 Austria Tech & System Tech Optische sensoreinrichtung
US10234545B2 (en) 2010-12-01 2019-03-19 Microsoft Technology Licensing, Llc Light source module
US9064080B2 (en) 2011-01-20 2015-06-23 International Business Machines Corporation Transferring heat through an optical layer of integrated circuitry
AT12749U1 (de) * 2011-04-01 2012-10-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einer led
DE102011101433A1 (de) 2011-05-10 2012-12-13 Technische Universität Dresden Integrierbares optisches Koppelelement und Verfahren zu seiner Herstellung
GB2502313A (en) * 2012-05-24 2013-11-27 Ibm Manufacturing three dimensional photonic device by two photon absorption polymerization
US9360620B2 (en) 2012-08-29 2016-06-07 Aurrion, Inc. Thermal management for photonic integrated circuits
US9509122B1 (en) 2012-08-29 2016-11-29 Aurrion, Inc. Optical cladding layer design
US9276335B2 (en) * 2012-12-11 2016-03-01 Advanced Micro Devices, Inc. Double-sided circuit board with opposing modular card connector assemblies
EP2943830A1 (en) 2013-01-11 2015-11-18 Multiphoton Optics Gmbh Optical package and a process for its preparation
FI20135200L (fi) * 2013-03-01 2014-09-02 Tellabs Oy Sähkölaite
US9052597B2 (en) 2013-04-04 2015-06-09 Humboldt-Universität Zu Berlin Methods and fabrication tools for fabricating optical devices
US9383531B2 (en) * 2013-04-23 2016-07-05 Hon Hai Precision Industry Co., Ltd. Light signal gathering device and optical module used thereof
US9939578B2 (en) * 2013-05-10 2018-04-10 Intel Corporation Low cost integration of optical components in planar lightwave circuits
CN104576883B (zh) 2013-10-29 2018-11-16 普因特工程有限公司 芯片安装用阵列基板及其制造方法
AT14563U1 (de) * 2014-03-31 2016-01-15 At&S Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit zumindest einer optoelektronischen Komponente
US9641254B1 (en) 2014-10-10 2017-05-02 Google Inc. Heat dissipation approach in chip on board assembly by using stacked copper microvias
CN106249361B (zh) * 2015-06-05 2019-06-28 胡迪群 嵌入式光纤模块
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
EP3130950A1 (de) 2015-08-10 2017-02-15 Multiphoton Optics Gmbh Strahlumlenkelement sowie optisches bauelement mit strahlumlenkelement
US10257932B2 (en) 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10141623B2 (en) 2016-10-17 2018-11-27 International Business Machines Corporation Multi-layer printed circuit board having first and second coaxial vias coupled to a core of a dielectric waveguide disposed in the circuit board
CN108538799B (zh) 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
WO2018198490A1 (ja) 2017-04-28 2018-11-01 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
US10535845B1 (en) 2017-07-14 2020-01-14 Flex Ltd. Flexible and stretchable chain battery
US10163825B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10426029B1 (en) * 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
ES2967939T3 (es) * 2018-07-26 2024-05-06 Univ Vienna Emisor de luz de guía de ondas ópticas y pantalla táctil
US20230093438A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Glass substrate embedded pic to pic and off-chip photonic communications
US11963291B2 (en) * 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028045A1 (en) * 1998-10-09 2002-03-07 Tetsuzo Yoshimura Optical coupling structures and the fabrication processes
US20020164118A1 (en) * 2001-04-05 2002-11-07 Paddon Paul J. Photonic input/output port

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749288A (en) * 1980-09-09 1982-03-23 Toshiba Corp Photo hybrid integrated circuit
US4666236A (en) 1982-08-10 1987-05-19 Omron Tateisi Electronics Co. Optical coupling device and method of producing same
JPS6289914A (ja) * 1985-05-31 1987-04-24 Sumitomo Electric Ind Ltd 光素子一体型光導波路およびその製法
US5292620A (en) * 1988-01-15 1994-03-08 E. I. Du Pont De Nemours And Company Optical waveguide devices, elements for making the devices and methods of making the devices and elements
US5255070A (en) * 1989-07-20 1993-10-19 Pollak Fred H Method for determining interface properties of semiconductor materials by photoreflectance
WO1991010149A1 (en) 1989-12-26 1991-07-11 Allied-Signal Inc. Method for forming optically active waveguides
US5195154A (en) * 1990-04-27 1993-03-16 Ngk Insulators, Ltd. Optical surface mount technology (o-smt), optical surface mount circuit (o-smc), opto-electronic printed wiring board (oe-pwb), opto-electronic surface mount device (oe-smd), and methods of fabricating opto-electronic printed wiring board
US5367588A (en) * 1992-10-29 1994-11-22 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications Method of fabricating Bragg gratings using a silica glass phase grating mask and mask used by same
JPH06337320A (ja) * 1993-05-27 1994-12-06 Agency Of Ind Science & Technol 光導波路作製法および装置
DE19746508A1 (de) * 1997-10-22 1999-04-29 Daimler Chrysler Ag Anordnung und Verfahren zur Herstellung von Wellenleiterstrukturen mit optischen Komponenten
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6343171B1 (en) * 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
JP2000249873A (ja) * 1999-02-25 2000-09-14 Sony Corp 電子回路一体型光伝送モジュール及びその製造方法
US6477284B1 (en) * 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
AU7885900A (en) 1999-08-27 2001-03-26 Board Of Regents, The University Of Texas System Packaging enhanced board level opto-electronic interconnects
WO2001096917A2 (en) 2000-06-15 2001-12-20 3M Innovative Properties Company Multiphoton curing to provide encapsulated optical elements
WO2001096915A2 (en) 2000-06-15 2001-12-20 3M Innovative Properties Company Microfabrication of organic optical elements
JP2002006161A (ja) * 2000-06-19 2002-01-09 Sony Corp 光配線基板および光配線モジュール並びにそれらの製造方法
US6694069B2 (en) * 2000-10-30 2004-02-17 Kyocera Corporation Optical integrated circuit substrate and optical module
JP2002286959A (ja) * 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
JP4284889B2 (ja) * 2001-05-28 2009-06-24 パナソニック電工株式会社 光導波路、光配線板、電気・光混載回路基板及び光導波路の製造方法
JP2003131058A (ja) * 2001-08-09 2003-05-08 Kanegafuchi Chem Ind Co Ltd 光導波路および光導波路の作製方法。
JP3768450B2 (ja) * 2002-02-14 2006-04-19 株式会社フジクラ 光導波路部品の製造方法
JP2003315608A (ja) * 2002-04-23 2003-11-06 Matsushita Electric Works Ltd 光部品接合部の光伝送路の結合方法
TWI294262B (en) * 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028045A1 (en) * 1998-10-09 2002-03-07 Tetsuzo Yoshimura Optical coupling structures and the fabrication processes
US20020164118A1 (en) * 2001-04-05 2002-11-07 Paddon Paul J. Photonic input/output port

Also Published As

Publication number Publication date
EP2309294A2 (de) 2011-04-13
EP2309294A3 (de) 2011-08-17
WO2005064381A1 (de) 2005-07-14
KR20060131816A (ko) 2006-12-20
ATA20962003A (de) 2005-10-15
JP2007517248A (ja) 2007-06-28
CA2551654A1 (en) 2005-07-14
EP1706770A1 (de) 2006-10-04
AT413891B (de) 2006-07-15
US20080044127A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
KR101122442B1 (ko) 적어도 하나의 광도파로를 포함하는 인쇄 회로 기판 엘리먼트 및 이 인쇄 회로 기판 엘리먼트를 제조하기 위한 방법
JP6461786B2 (ja) 光電気混載デバイス及びその製造方法
US7734125B2 (en) Optoelectronic wiring board, optical communication device, and method of manufacturing the optical communication device
JP7145515B2 (ja) 光電子集積回路及びコンピューティング装置
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
JP4690870B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP2005275405A (ja) 光回路板部品を接続する光学的構造及び方法
JP2005250483A (ja) チップ・ボード間の相互接続用の光学ブリッジ及びその製造方法
JP2009198804A (ja) 光モジュール及び光導波路
JP4845333B2 (ja) 光電変換素子パッケージ、その作製方法及び光コネクタ
JP2006259730A (ja) 光学素子を結合するための装置及び方法
JP4433608B2 (ja) 光モジュール及びその製造方法
JP2006330697A (ja) 光結合構造並びに光伝送機能内蔵基板およびその製造方法
Chang et al. Chip-to-chip optoelectronics SOP on organic boards or packages
JP2005062645A (ja) 光接続構造体およびその製造方法
JP2008158388A (ja) 光電気回路基板、光モジュールおよび光電気回路システム
JP2006011046A (ja) 光導波路及びその光導波モジュール、並びに光伝送モジュール
JP4511291B2 (ja) 光接続装置の製造法及びその光接続装置
KR100872748B1 (ko) 광전변환모듈 및 그 제조방법
JP2004170716A (ja) 光回路部材、光電気混載基板、光伝送モジュール、および光回路部材の製造方法
JP2004302325A (ja) 光電気複合基板の製造方法
JP2005317658A (ja) 光・電気一括接続基板
JP2005338704A (ja) 光結合機能付配線基板及びその製造方法と光結合システム
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
JP2008122877A (ja) 光導波路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191227

Year of fee payment: 9