KR101097571B1 - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR101097571B1
KR101097571B1 KR1020107013942A KR20107013942A KR101097571B1 KR 101097571 B1 KR101097571 B1 KR 101097571B1 KR 1020107013942 A KR1020107013942 A KR 1020107013942A KR 20107013942 A KR20107013942 A KR 20107013942A KR 101097571 B1 KR101097571 B1 KR 101097571B1
Authority
KR
South Korea
Prior art keywords
stress relaxation
relaxation layer
semiconductor element
semiconductor
slits
Prior art date
Application number
KR1020107013942A
Other languages
English (en)
Other versions
KR20100085191A (ko
Inventor
나오끼 오가와
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20100085191A publication Critical patent/KR20100085191A/ko
Application granted granted Critical
Publication of KR101097571B1 publication Critical patent/KR101097571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 모듈(100)은 반도체 소자(10)[IGBT(11), 다이오드(12)]를 실장하는 세라믹 기판(20)과, 세라믹 기판(20)의 이면측에 위치하는 냉각기 사이에, 응력 완화층(45)을 배치하여, 그들이 일체로 되어 있다. 또한, 응력 완화층(45)은 2개의 슬릿(461, 462)에 의해 복수의 개편부(45A, 45B, 45C, 45D)로 분할된다. 또한, 슬릿(461, 462)은 응력 완화층(45)의 두께 방향으로부터 볼 때 반도체 소자 사이에 위치하고, 반도체 소자의 투영 영역 내에 위치하지 않는다.

Description

반도체 모듈 {SEMICONDUCTOR MODULE}
본 발명은 반도체 소자를 실장한 절연 기판과 냉각 부재가 응력 완화층을 사이에 두고 세트된 반도체 모듈에 관한 것이다.
하이브리드 자동차나 전기 자동차 등에 차량 탑재되는 고내압ㆍ대전류용 파워 모듈은 반도체 소자의 동작 시의 자기 발열량이 크다. 그로 인해, 차량 탑재용 파워 모듈은 고방열성을 갖는 냉각 구조를 구비할 필요가 있다.
도 6은 냉각 구조를 구비하는 파워 모듈의 일례를 도시하고 있다. 파워 모듈(90)은 복수의 반도체 소자(10)와, 반도체 소자(10)를 실장하는 세라믹 기판(20)과, 내부에 냉매 유로를 구비한 냉각기(30)를 갖고 있다. 파워 모듈(90)은 반도체 소자(10)로부터 발해지는 열을 냉각기(30)에 의해 방열한다.
이와 같은 구조의 파워 모듈(90)에서는 선팽창률의 차이에 기인하는 응력 집중이 우려된다. 즉, 세라믹 기판(20)의 선팽창률은 4 내지 6ppm/℃로 작다. 한편, 냉각기(30)의 소재가 되는 알루미늄의 선팽창률은 23ppm/℃로 비교적 크다.
따라서, 이 선팽창률 차를 흡수하기 위해, 세라믹 기판(20)과 냉각기(30) 사이에는 고열전도성을 갖고, 또한 냉각기(30)와 선팽창률이 가까운 소재(고순도 알루미늄 등)로 이루어지는 응력 완화층(40)이 설치된다(예를 들어, 특허문헌 1). 이 응력 완화층(40)에는, 도 7에 도시한 바와 같이 다수의 관통 구멍(41)이 형성되어 있고, 그들 관통 구멍(41)이 세라믹 기판(20)과 냉각기(30)의 선팽창 변형을 흡수한다.
특허문헌 1 : 일본공개특허 제2006-294699호 공보
최근, 도 8에 도시한 바와 같이, 대사이즈의 세라믹 기판(20)을 준비하여, 지금까지보다 많은 반도체 소자(10)[예를 들어, IGBT(11), 다이오드(12)]를 1매의 세라믹 기판(20) 상에 배치하는 것이 검토되고 있다. 이에 의해, 반도체 소자(10, 10) 사이의 스페이스가 축소되어, 결과적으로 파워 모듈 전체의 콤팩트화를 도모할 수 있다.
그러나, 대사이즈의 세라믹 기판(20)을 이용하는 경우에는, 다음과 같은 문제가 있었다. 즉, 파워 모듈 전체적으로는 콤팩트화가 촉진되지만, 세라믹 기판(20) 자체는 대형화된다. 그리고, 세라믹 기판(20)이 대형화되는 것에 수반하여, 응력 완화층(40)도 대사이즈화되게 된다. 그로 인해, 응력 완화층(40)(주로 그 외주부)에 발생하는 변형이 커져, 응력 완화 효과가 부족하다. 그 결과, 세라믹 기판(20)에 휨ㆍ균열 등의 문제가 발생한다. 특히, 반도체 소자(10)의 바로 아래나 근방에 균열이 발생하면 데미지가 크다.
특허문헌 1의 응력 완화층은, 도 7에 도시한 바와 같이 관통 구멍(41) 이외의 부분은 연결되어 있다. 응력 완화층 및 세라믹 기판의 응력 변형은 외주의 사이즈가 커질수록 크다. 그로 인해, 반도체 소자의 적재면의 사이즈가 큰 세라믹 기판(20)을 이용한 경우, 응력 완화 효과가 부족하다.
또한, 관통 구멍(41)의 수를 많게, 혹은 구멍 직경을 크게 하여, 응력 완화 효과를 향상시키는 것이 생각된다. 그러나, 관통 구멍(41)은 공간이므로, 열전도율이 낮다. 또한, 응력 완화층(40)에 몇 개의 공간을 형성하면, 그들 공간에 의해 전열 경로가 차단되게 된다. 그로 인해, 고방열성을 확보하기 위해서는, 관통 구멍(41)은 가능한 한 적고, 작은 쪽이 바람직하다. 즉, 응력 완화층(40)이 냉각기(30)로의 전열 기능을 겸하고 있으므로, 응력 완화 효과의 향상과 고열전도성의 확보가 트레이드 오프의 관계에 있다.
본 발명은 상기한 종래의 반도체 장치가 갖는 문제점을 해결하기 위해 이루어진 것이다. 즉, 그 과제로 하는 바는, 응력 완화 효과의 향상과 고열전도성의 확보를 양립시킨 반도체 모듈을 제공하는 데 있다.
이 과제의 해결을 목적으로 하여 이루어진 반도체 모듈은, 냉각 부재(히트 싱크)와, 복수의 반도체 소자가 배치되는 절연 기판과, 한쪽의 면을 절연 기판과 접합하고, 다른 쪽의 면을 냉각 부재와 접합하여, 전열 기능과 응력 완화 기능을 겸하는 응력 완화층을 갖고, 응력 완화층에는, 당해 응력 완화층을 복수의 개편부(seperated section)로 분리하는 적어도 1개의 슬릿이 형성되고, 슬릿은, 응력 완화층의 면내 중, 응력 완화층의 두께 방향으로부터 볼 때, 반도체 소자의 투영 영역 이외의 영역인 비반도체 소자 영역 내에 위치하여, 상기 응력 완화층을 반도체 소자 단위로 개편화하고, 반도체 소자의 투영 영역인 반도체 소자 영역에는 배치되지 않는 것을 특징으로 하고 있다.
본 발명의 반도체 모듈은 반도체 소자를 실장하는 절연 기판과 냉각 부재 사이에 응력 완화층을 배치하여, 그들이 접합되어 일체를 이루고 있다. 또한, 응력 완화층은 적어도 1개의 슬릿에 의해 복수의 개편부로 분할되어 있다. 그로 인해, 냉열 사이클 등의 신뢰성 평가 시나 시장에서의 사용 시의 온도 변화에 의해, 냉각 부재와 절연 기판 사이에 있어서 신축량의 차이가 발생하였다고 해도, 각 개편부에서 부담하는 응력 변형은 작다. 따라서, 응력 변형을 확실하게 흡수할 수 있어, 절연 기판이나 접합재로의 크랙이나 휨이 방지되어 고신뢰성이 확보된다.
또한, 응력 완화층의 면 내의 영역을, 응력 완화층의 두께 방향으로부터 볼 때, 반도체 소자의 투영 영역과, 투영 영역 이외의 영역인 비반도체 소자 영역으로 구별하면, 슬릿은 비반도체 소자 영역 내에 위치한다. 즉, 공간인 슬릿은 반도체 소자 영역에는 배치되어 있지 않다. 그로 인해, 슬릿이 전열 경로에 미치는 영향은 작다. 따라서, 고열전도성은 확보된다.
또한, 만일, 절연 기판에 균열이 발생했다고 해도, 그 균열은 반도체 소자로부터 이격된 비반도체 소자 영역에서 발생할 가능성이 높다. 이것으로부터, 균열의 초기 단계에서의 치명적인 데미지를 회피할 수 있다.
또한, 슬릿 중 적어도 1개는 반도체 소자 사이에 위치하는 것으로 하면 보다 좋다. 이에 의해, 반도체 소자가 각 개편부에 분산 배치된다. 그로 인해, 각 개편부에 응력 변형이 분담되어, 각 개편부가 각자의 응력 완화 능력의 범위 내에서 그 효과를 발휘할 수 있다.
또한, 슬릿 중 적어도 1개는 응력 완화층을 횡단하는 것으로 하면 보다 좋다. 즉, 응력 완화층을 횡단하는 슬릿을 형성함으로써, 각 개편부의 외주의 소사이즈화가 도모된다. 따라서, 각 개편부가 응력 완화 능력을 보다 확실하게 발휘할 수 있다.
또한, 응력 완화층의 각 개편부의 사이즈는 반도체 소자의 배치에 맞춰서 다른 것으로 하면 보다 좋다. 즉, 슬릿의 위치는 반도체 소자에 맞춰서 설계된다. 이에 의해, 각 개편부가 응력 완화 능력을 보다 확실하게 발휘할 수 있는 동시에, 반도체 소자의 배치의 설계 자유도가 높다.
본 발명에 따르면, 응력 완화 효과의 향상과 고열전도성의 확보를 양립시킨 반도체 모듈이 실현되고 있다.
도 1은 실시 형태에 관한 파워 모듈의 구성을 도시하는 개략 단면도이다.
도 2는 실시 형태에 관한 응력 완화층의 구성을 도시하는 사시도이다.
도 3은 실시 형태에 관한 반도체 소자와 슬릿의 배치 관계를 나타내는 평면 투시도이다.
도 4는 실시 형태에 관한 응력 완화층의 영역의 개요를 도시하는 도면이다.
도 5는 응용예에 관한 반도체 소자와 슬릿의 배치 관계를 나타내는 평면 투시도이다.
도 6은 종래의 형태에 관한 파워 모듈의 구성을 도시하는 개략 단면도이다.
도 7은 종래의 형태에 관한 응력 완화층의 구성을 도시하는 사시도이다.
도 8은 종래의 형태에 관한 반도체 소자와 슬릿의 배치 관계를 나타내는 평면 투시도이다.
이하, 본 발명을 구체화한 실시 형태에 대해, 첨부 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 형태에서는 하이브리드 자동차용 인텔리전트 파워 모듈로서 본 발명을 적용한다.
본 형태의 파워 모듈(100)은, 도 1에 도시한 바와 같이 발열체인 반도체 소자(10)와, 반도체 소자(10)를 실장하는 세라믹 기판(20)과, 내부에 냉매 유로를 구비한 냉각기(30)와, 세라믹 기판(20)과 냉각기(30) 사이에 개재하여, 양자의 선팽창률 차에 의한 응력 변형을 완화시키는 응력 완화 기능을 갖는 응력 완화층(45)을 구비하고 있다. 파워 모듈(100)은 반도체 소자(10)로부터의 열을 세라믹 기판(20) 및 응력 완화층(45)을 통해 냉각기(30)로 방열한다.
반도체 소자(10)는 인버터 회로를 구성하는 전자 부품(본 형태에서는, IGBT를 11, 다이오드를 12로 함)이다. 반도체 소자(10)는 세라믹 기판(20) 상에 복수 실장되어, 솔더링에 의해 고정된다. 또한, 차량 탑재용 파워 모듈에는 많은 반도체 소자가 탑재되지만, 본 명세서에서는 설명을 간략화하기 위해 그 일부만을 개략 도시하고 있다.
세라믹 기판(20)은 필요로 하는 절연 특성, 열전도율 및 기계적 강도를 만족시키고 있으면, 어떤 세라믹으로 형성되어 있어도 좋다. 예를 들어, 산화알루미늄이나 질화알루미늄이 적용 가능하다. 본 형태에서는, 세라믹 기판(20)으로서 질화알루미늄(AlN)을 사용한다. 그리고, 그 선팽창률은 기재(基材)의 AlN과 대략 동등한 4.6ppm/℃이다.
또한, 세라믹 기판(20)의 상면에는 금속의 패턴층(21)이 설치되어 있다. 패턴층(21)에는 전기 전도율이 높고, 땜납과의 습윤성이 우수한 것이면 좋다. 예를 들어, 순도가 높은 알루미늄에 니켈 도금을 실시한 것이 적용 가능하다. 한편, 세라믹 기판(20)의 하면에는 금속층(22)이 설치되어 있다. 금속층(22)은 열전도율이 높고, 땜납재와의 습윤성이 우수한 것이면 좋다. 예를 들어, 고순도 알루미늄이 적용 가능하다.
응력 완화층(45)에는 알루미늄제의 냉각기(30)와 세라믹 기판(20)의 선팽창률 차에 의한 응력 변형을 흡수하는 응력 흡수 공간이 형성되어 있다. 본 형태의 응력 완화층(45)은 순도가 99.99％ 이상인 알루미늄판이다. 고순도 알루미늄인 응력 완화층(45)의 선팽창률은 알루미늄의 고유값과 동등한 23.5ppm/℃이다. 고순도 알루미늄은 영률이 70.3㎬로 비교적 연한 재료이므로, 응력에 대한 변형이 크다. 그로 인해, 냉각기(30)와 세라믹 기판(20) 사이의 응력 변형을 완화시킬 수 있다.
또한, 응력 완화층(45)의 재료인 고순도 알루미늄은 고열전도성을 갖는다. 그로 인해, 응력 완화층(45)은 반도체 소자(10)로부터의 열을 응력 완화층(45)의 면방향으로 발산하는 동시에 냉각기(30)에 전열하는 기능을 갖고 있다. 즉, 응력 완화층(45)은 응력 완화 기능과 함께 전열 기능을 겸하고 있다.
또한, 응력 완화층(45)은, 도 2에 도시한 바와 같이 세라믹 기판(20)과의 접합면 내에 2개의 슬릿(461, 462)이 형성되어 있다. 응력 완화층(45)에서는 슬릿(461, 462)이 응력 흡수 공간으로 된다. 또한, 슬릿(461, 462)은 응력 완화층(45)을 두께 방향(도 1 중의 상하 방향)으로 관통시키고, 또한 평면에서 볼 때 한쪽의 슬릿(461)이 응력 완화층(45)을 횡단하고, 다른 슬릿(462)이 응력 완화층(45)을 종단하고 있다. 즉, 응력 완화층(45)은 슬릿(461, 462)에 의해 복수의 섹션으로 완전히 분할되어 있다. 구체적으로 본 형태의 응력 완화층(45)은 슬릿(461, 462)에 의해 개편부(45A, 45B, 45C, 45D)의 각 섹션으로 4분할되어 있다. 슬릿(461, 462)과 반도체 소자(10)의 위치 관계에 대해서는 후술한다.
냉각기(30)는 그 내부에 열 형상으로 등간격 배치된 냉각 핀(31)을 갖고, 이웃하는 냉각 핀(31, 31) 사이에 냉매 유로(35)를 형성한다. 냉각기(30)를 구성하는 각 부재에는 고열전도성을 갖고 경량인 알루미늄이 적용 가능하다. 냉매로서는, 액체 및 기체 중 어느 것을 사용해도 좋다.
세라믹 기판(20)과 응력 완화층(45)은 반도체 소자(10)로부터의 열을 효율적으로 냉각기(30)로 전달시키기 위해, 브레이징에 의해 냉각기(30) 상에 직접 접합된다. 땜납재로서는, Al-Si계 합금, Al-Si-Mg계 합금 등의 알루미늄 땜납재가 적용 가능하다. 본 형태에서는 Al-Si계 합금을 사용하여, 약 600℃의 온도로 브레이징을 행한다. 또한, 냉각기(30)와 응력 완화층(45) 등과의 접합은 냉각기(30)의 형성과 동시에 행해도 좋다.
계속해서, 본 형태의 파워 모듈(100)의, 세라믹 기판(20) 상의 반도체 소자(10)와 응력 완화층(45)의 슬릿(461, 462)의 배치 관계에 대해, 도 3 내지 도 4를 참조하면서 상세하게 설명한다.
도 3은 세라믹 기판(20) 상의 반도체 소자(10)[IGBT(11), 다이오드(12)]의 배치의 일례를 평면에서 본 것을 도시하고 있다. 또한, 도 3에서는 파선에 의해, 응력 완화층(45)의 개편부(45A, 45B, 45C, 45D)의 배치를 각각 도시하고 있다. 본 형태에서는 응력 완화층(45)의 두께 방향으로부터 볼 때, 각 개편부(45A, 45B, 45C, 45D) 상에 IGBT(11) 및 다이오드(12)가 1개씩 배치되어 있다. 보다 구체적으로는, IGBT(11) 및 각 다이오드(12)는 이웃하는 개편부 사이를 걸치지 않고, 1개의 개편부 내에 수납되도록 배치되어 있다.
즉, 응력 완화층(45)의 슬릿(461, 462)은 반도체 소자(10) 아래에 위치하고 있지 않다. 도 4는 응력 완화층(45)의 면 내를, 응력 완화층의 두께 방향으로부터 볼 때, 반도체 소자(10) 아래이며 반도체 소자(10)의 투영 영역이 되는 소자 영역(45X)과, 반도체 소자(10) 아래에 위치하지 않는 비소자 영역(45Y)으로 나누어 도시하고 있다. 슬릿(461, 462)은 비소자 영역(45Y) 내에 수납되도록 설치되어, 소자 영역(45X)을 걸치지 않는다.
본 형태의 파워 모듈(100)에서는 슬릿(461, 462)에 의해 응력 완화층(45)이 개별화되어 있다. 그로 인해, 세라믹 기판(20)의 사이즈가 커지는 것에 수반하여 응력 완화층(45) 전체의 사이즈가 커졌다고 해도, 각 개편부(45A, 45B, 45C, 45D)의 사이즈는 작다. 그로 인해, 각 개편부(45A, 45B, 45C, 45D)에 발생하는 응력 변형은 작아, 응력 완화층(45) 전체적으로 응력 완화 효과를 충분히 발휘할 수 있다.
또한, 슬릿(461, 462)은 각 개편부(45A, 45B, 45C, 45D)에 균등하게 반도체 소자(11, 12)가 배치되도록 반도체 소자 사이에 배치된다. 이에 의해, 반도체 소자(11, 12)가 각 개편부(45A, 45B, 45C, 45D)에 분산 배치된다. 그로 인해, 각 개편부(45A, 45B, 45C, 45D)에 응력 변형이 분담되어, 각 개편부(45A, 45B, 45C, 45D)가 각자의 응력 완화 능력의 범위 내에서 그 효과를 발휘할 수 있다.
또한, 응력 완화층(45) 및 세라믹 기판(20)의 응력은 분할된 개편부(45A, 45B, 45C, 45D)의 외주 근방에서 최대로 된다. 개편부(45A, 45B, 45C, 45D)와 세라믹 기판(20)이 접합되어 있는 부위는 세라믹 기판(20)이 개편부(45A, 45B, 45C, 45D)에 의해 지지된 상태이므로, 강도가 높다. 그로 인해, 세라믹 기판(20)이 한계에 도달하여 균열이 발생하는 경우에는, 개편부(45A, 45B, 45C, 45D)와 접합되어 있지 않은 부분으로부터 발생할 가능성이 높다. 결국은, 슬릿(461, 462)과 대치하는 부분에서 균열이 발생하기 쉽다.
그러나, 본 형태에 있어서, 반도체 소자(10)는 세라믹 기판(20) 상이며 개편부(45A, 45B, 45C, 45D)가 존재하는 부분에만 실장되어 있다. 바꾸어 말하면, 슬릿(461, 462)은 반도체 소자 사이인 비소자 영역(45Y)에만 존재한다. 그로 인해, 만일, 세라믹 기판(20)에 균열이 발생했다고 해도, 그 균열은 반도체 소자(10, 10) 사이에서 발생한다. 따라서, 치명적인 문제를 회피할 수 있다.
또한, 슬릿(461, 462)을 형성함으로써 응력 완화층(45)의 전열 기능의 저하가 우려되지만, 슬릿(461, 462)은 발열체인 반도체 소자(10) 아래에는 형성되어 있지 않다. 즉, 열전달성이 가장 요구되는 소자 영역(45X)에는 응력 완화층(45)이 간극 없이 존재한다. 그로 인해, 방열성으로의 영향은 작다.
또한, 본 형태의 응력 완화층(45)은 슬릿(461, 462)에 의해 대략 동일 사이즈의 개편부(45A, 45B, 45C, 45D)로 분할되어 있지만, 이에 한정되는 것은 아니다. 예를 들어, 도 5에 도시한 바와 같이 반도체 소자(10)의 배치에 따라 개편부의 사이즈를 조절해도 좋다. 도 5에 도시한 반도체 모듈에서는 응력 완화층에 3개의 슬릿(463, 464, 465)이 형성되어, 슬릿(463)만이 응력 완화층을 횡단하고, 다른 슬릿(464, 465)은 반도체 소자(10)의 위치를 피하도록 배치된다. 이들 슬릿에 의해, 응력 완화층은 개편부(450A, 450B, 450C, 450D)로 분할되어, 각 개편부의 사이즈는 상이하다. 즉, 응력 완화층의 슬릿은 반도체 소자(10)의 배치의 설계 자유를 방해하는 것은 아니다. 즉, 개편부의 사이즈는 알루미늄과 세라믹의 선팽창률 차에 의한 응력 변형이 세라믹 기판(20)의 강도를 초과하지 않는 범위 내(예를 들어, 두께가 1㎜이고 한 변이 20㎜)에서 조절 가능하다.
또한, 본 형태에서는 1개의 개편부에 2개의 반도체 소자(11, 12)가 배치되어 있지만, 반도체 소자(11, 12) 사이에도 슬릿을 형성하여, 1개의 개편부에 1개의 반도체 소자로 해도 좋다. 또한, 응력 변형을 흡수할 수 있는 범위 내이면, 3개 이상의 반도체 소자를 1개의 개편부 상에 배치해도 좋다.
이상 상세하게 설명한 바와 같이, 본 형태의 반도체 모듈(100)은 응력 완화층(45)이 슬릿(461, 462)에 의해 4개의 개편부(45A, 45B, 45C, 45D)로 분할되어 있다. 즉, 응력 완화층(45) 전체적인 사이즈는 커도, 개편부(45A, 45B, 45C, 45D)에 착안하면 그 사이즈는 작다. 그로 인해, 냉열 사이클 등의 신뢰성 평가 시나 시장에서의 사용 시의 온도 변화에 의해, 냉각 부재와 절연 기판 사이에 있어서 신축량의 차이가 발생했다고 해도, 각 개편부에서 부담하는 응력 변형은 작다. 따라서, 응력 변형을 확실하게 흡수할 수 있어, 세라믹 기판(20)이나 접합재로의 크랙이나 휨이 방지되어, 고신뢰성이 확보된다.
또한, 슬릿(461, 462)은 비소자 영역(45Y) 내에 위치한다. 즉, 슬릿(461, 462)은 소자 영역(45X)에는 배치되어 있지 않아, 전열 경로에 미치는 영향은 작다. 따라서, 고열전도성은 확보된다. 따라서, 응력 완화 효과의 향상과 고열전도성의 확보를 양립시킨 반도체 모듈이 실현되어 있다.
또한, 응력 완화층(45) 전체적인 사이즈는 커도, 응력 완화층(45)의 응력 완화 효과와 고열전도성이 확보된다. 그로 인해, 세라믹 기판(20)의 대형화, 그 결과로서의 파워 모듈의 콤팩트화에 이바지한다.
또한, 본 실시 형태는 단순한 예시에 지나지 않고, 본 발명을 전혀 한정하는 것은 아니다. 따라서, 본 발명은 당연히 그 요지를 일탈하지 않는 범위 내에서 다양한 개량, 변형이 가능하다. 예를 들어, 본 실시 형태의 응력 완화층에는 응력 흡수 공간으로서 슬릿밖에 형성되어 있지 않지만, 슬릿과 더불어 관통 구멍을 형성해도 좋다. 이에 의해, 분할된 영역마다 응력 완화 효과를 더욱 발휘할 수 있다.
또한, 반도체 소자로부터의 열을 방열하는 부재는 냉매 유로를 갖는 냉각기로 한정되는 것은 아니다. 예를 들어, 저렴하고 고열전도성을 갖는 재료(알루미늄이나 구리 등)로 이루어지는 금속판을 사용한 방열판이라도 좋다.

Claims (5)

  1. 냉각 부재와,
    복수의 반도체 소자가 배치되는 절연 기판과,
    한쪽의 면을 상기 절연 기판과 접합하고, 다른 쪽의 면을 상기 냉각 부재와 접합하여, 전열 기능과 응력 완화 기능을 겸하는 응력 완화층을 갖고,
    상기 응력 완화층에는, 당해 응력 완화층을 복수의 개편부로 분리하는 적어도 하나의 슬릿이 형성되고,
    상기 슬릿은, 상기 응력 완화층의 면 내 중, 상기 응력 완화층의 두께 방향으로부터 볼 때, 상기 반도체 소자의 투영 영역 이외의 영역인 비반도체 소자 영역 내에 위치하여, 상기 응력 완화층을 반도체 소자 단위로 개편화하고, 상기 반도체 소자의 투영 영역인 반도체 소자 영역에는 배치되지 않는 것을 특징으로 하는, 반도체 모듈.
  2. 제1항에 있어서, 상기 슬릿 중 적어도 1개는 반도체 소자 사이에 위치하는 것을 특징으로 하는, 반도체 모듈.
  3. 제1항에 있어서, 상기 슬릿 중 적어도 1개는 상기 응력 완화층을 횡단하는 것을 특징으로 하는, 반도체 모듈.
  4. 제2항에 있어서, 상기 슬릿 중 적어도 1개는 상기 응력 완화층을 횡단하는 것을 특징으로 하는, 반도체 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 응력 완화층의 각 개편부의 사이즈는 반도체 소자의 배치에 맞춰서 다른 것을 특징으로 하는, 반도체 모듈.
KR1020107013942A 2007-12-25 2008-11-28 반도체 모듈 KR101097571B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007331353A JP4832419B2 (ja) 2007-12-25 2007-12-25 半導体モジュール
JPJP-P-2007-331353 2007-12-25

Publications (2)

Publication Number Publication Date
KR20100085191A KR20100085191A (ko) 2010-07-28
KR101097571B1 true KR101097571B1 (ko) 2011-12-22

Family

ID=40801001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013942A KR101097571B1 (ko) 2007-12-25 2008-11-28 반도체 모듈

Country Status (6)

Country Link
US (1) US20100264520A1 (ko)
EP (1) EP2224484A4 (ko)
JP (1) JP4832419B2 (ko)
KR (1) KR101097571B1 (ko)
CN (1) CN101897022B (ko)
WO (1) WO2009081689A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
DE102012208767A1 (de) * 2011-06-17 2012-12-20 Robert Bosch Gmbh Elektronische Schaltungsanordnung mit Verlustwärme abgebenden Komponenten
JP5548722B2 (ja) 2012-03-30 2014-07-16 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、及び、ヒートシンク付パワーモジュール用基板の製造方法
CN102738138A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种针对电动汽车应用的igbt功率模块
JP6154248B2 (ja) * 2012-08-24 2017-06-28 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
JP6232697B2 (ja) * 2012-11-08 2017-11-22 ダイキン工業株式会社 パワーモジュール
DE102014101926A1 (de) * 2014-02-17 2015-05-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US9449867B2 (en) * 2014-06-17 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. VHF etch barrier for semiconductor integrated microsystem
JP1528485S (ko) * 2015-01-14 2015-07-13
JP1528484S (ko) * 2015-01-14 2015-07-13
JP1528936S (ko) * 2015-01-14 2015-07-13
JP2019079958A (ja) * 2017-10-25 2019-05-23 株式会社豊田中央研究所 パワーモジュール
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7147610B2 (ja) * 2019-02-12 2022-10-05 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
US11388839B2 (en) * 2020-08-14 2022-07-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics cooling assemblies and methods for making the same
WO2022097792A1 (ko) * 2020-11-04 2022-05-12 주식회사 리빙케어 대용량 열전모듈
DE102022208583A1 (de) 2022-08-18 2023-08-03 Zf Friedrichshafen Ag Leistungshalbleitermodul mit innerem kühlkanal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343911A (ja) 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP2003100966A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0422558B1 (en) * 1989-10-09 2001-03-28 Mitsubishi Materials Corporation Ceramic substrate used for fabricating electric or electronic circuit
JPH083372A (ja) * 1994-06-17 1996-01-09 Ube Ind Ltd 大型車両用タイヤ
JPH088372A (ja) * 1994-06-23 1996-01-12 Toshiba Corp 放熱装置
JPH08274228A (ja) * 1995-03-29 1996-10-18 Origin Electric Co Ltd 半導体搭載基板、電力用半導体装置及び電子回路装置
JP2003163315A (ja) * 2001-11-29 2003-06-06 Denki Kagaku Kogyo Kk モジュール
JP2006165409A (ja) * 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
DE102006011995B3 (de) * 2006-03-16 2007-11-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit segmentierter Grundplatte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343911A (ja) 2001-05-16 2002-11-29 Hitachi Metals Ltd 基 板
JP2003100966A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板

Also Published As

Publication number Publication date
JP4832419B2 (ja) 2011-12-07
WO2009081689A1 (ja) 2009-07-02
CN101897022B (zh) 2013-04-17
KR20100085191A (ko) 2010-07-28
US20100264520A1 (en) 2010-10-21
JP2009158502A (ja) 2009-07-16
CN101897022A (zh) 2010-11-24
EP2224484A4 (en) 2012-05-30
EP2224484A1 (en) 2010-09-01

Similar Documents

Publication Publication Date Title
KR101097571B1 (ko) 반도체 모듈
JP6199397B2 (ja) 半導体装置およびその製造方法
JP6409690B2 (ja) 冷却モジュール
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9888611B2 (en) Power semiconductor module
JP4867793B2 (ja) 半導体装置
EP1873827B1 (en) Heat radiating device
JP2007173680A (ja) 半導体装置
WO2013088864A1 (ja) 半導体装置
US20190103402A1 (en) Semiconductor device
JPWO2020105075A1 (ja) 半導体装置
CN108496247B (zh) 半导体装置
JP2009200258A (ja) 半導体モジュール
JP7163583B2 (ja) 半導体装置
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP7070661B2 (ja) 半導体装置
JP2006004961A (ja) 半導体モジュール
JP2008124187A6 (ja) パワーモジュール用ベース
JP2008124187A (ja) パワーモジュール用ベース
JP7306294B2 (ja) 半導体モジュール
JP6316219B2 (ja) パワー半導体モジュール
JP2006066464A (ja) 半導体装置
JP6555159B2 (ja) 冷却チューブ
JP6452748B2 (ja) 積層部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee