KR101053011B1 - 디지털 증폭기 - Google Patents

디지털 증폭기 Download PDF

Info

Publication number
KR101053011B1
KR101053011B1 KR1020040074451A KR20040074451A KR101053011B1 KR 101053011 B1 KR101053011 B1 KR 101053011B1 KR 1020040074451 A KR1020040074451 A KR 1020040074451A KR 20040074451 A KR20040074451 A KR 20040074451A KR 101053011 B1 KR101053011 B1 KR 101053011B1
Authority
KR
South Korea
Prior art keywords
input signal
field effect
effect transistor
voltage
operating voltage
Prior art date
Application number
KR1020040074451A
Other languages
English (en)
Other versions
KR20050028825A (ko
Inventor
사이또히로시
나까노히로야스
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050028825A publication Critical patent/KR20050028825A/ko
Application granted granted Critical
Publication of KR101053011B1 publication Critical patent/KR101053011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

광범위에 걸쳐 음량 조정을 행하는 데에 유리한 디지털 증폭기를 제공한다. 제1, 제2 전계 효과형 트랜지스터(30, 32)는 N 채널형 전계 효과형 트랜지스터로 구성되어 있다. 제1 전계 효과형 트랜지스터(30)는, 그 드레인이 동작 전압 Vreg에 접속되고, 소스가 제2 전계 효과형 트랜지스터(32)의 드레인에 접속되어, 제1 레벨 시프터(26)로부터 게이트로 공급되는 제1 입력 신호 Spwm에 의해 온·오프 동작하도록 구성되어 있다. 제2 전계 효과형 트랜지스터(32)는, 그 소스가 기준 전압으로서의 접지 전위에 접속되어, 제2 레벨 시프터(28)로부터 게이트로 공급되는 제2 입력 신호 Srpwm에 의해 온·오프 동작하도록 구성되어 있다.
Figure R1020040074451
디지털 증폭기, 전계 효과형 트랜지스터, 레벨 시프터, 소스, 게이트

Description

디지털 증폭기{DIGITAL AMPLIFIER}
도 1은 실시예 1의 디지털 증폭기의 개략 구성을 나타내는 블록도.
도 2는 제1, 제2 전계 효과형 트랜지스터(30, 32)의 각 부의 파형을 도시하는 파형도.
도 3은 디지털 증폭기의 각 부의 파형을 도시하는 파형도.
도 4는 디지털 증폭기(100)에서의 노이즈 스펙트럼 및 파형을 도시하는 설명도.
도 5는 실시예 2의 디지털 증폭기(100A)의 개략 구성을 나타내는 블록도.
도 6은 실시예 2에서 게이트 전압 Vg1, Vg3의 제어를 행하지 않은 경우에 대응하는 파형도.
도 7은 실시예 2에서 게이트 전압 Vg1, Vg3의 제어를 행하는 경우에 대응하는 파형도.
도 8은 종래의 디지털 증폭기의 구성을 나타내는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100, 100A : 디지털 증폭기
10 : 전원부
12 : 조작부
14 : 마이크로컴퓨터
16 : 제1 조정기
18 : 제2 조정기
20 : 오버샘플링 필터
22 : ΔΣ 변조 회로
24 : 반전 회로
26 : 제1 레벨 시프터
28 : 제2 레벨 시프터
30 : 제1 전계 효과형 트랜지스터
32 : 제2 전계 효과형 트랜지스터
33 : 출력단(제1 출력단)
34 : 저역 통과 필터
36 : 결합 컨덴서
38 : 반전 회로
40 : 제3 레벨 시프터
42 : 제4 레벨 시프터
44 : 제3 전계 효과형 트랜지스터
46 : 제4 전계 효과형 트랜지스터
200 : 음성 출력 수단
Vreg : 동작 전압
Spwm(Spwm1) : 제1 입력 신호
Srpwm(Srpwm2) : 제2 입력 신호
Srpwm3 : 제3 입력 신호
Spwm4 : 제4 입력 신호
47 : 제2 출력단
본 발명은 디지털 증폭기에 관한 것이다.
디지털 증폭기는, CD나 MD 등을 재생하여 얻어지는 펄스 부호 변조 형식(이하, PCM(Pulse Coded Modulation) 형식이라 함)의 입력 신호를 펄스 폭 변조 형식( 이하, PWM(Pulse Width Modulation) 형식이라 함)의 입력 신호로 변환하고, 상기 PWM 형식의 입력 신호에 기초하여 동작 전압을 스위칭 수단에 의해 스위칭함으로써 구동 신호를 생성하고, 해당 구동 신호를 저역 통과 필터에 의해 오디오 신호로 변환하여 스피커 등의 음성 출력 수단에 공급하도록 구성되어 있다.
종래, 디지털 증폭기에서의 음량 조정은, 디지털 감쇠기(디지털 볼륨)를 이용하여 행해지고 있었다. 즉, PCM 형식의 신호를 PWM 형식의 신호로 변환하기 전에, 상기 디지털 감쇠기에 의해 PCM 형식의 신호(디지털 데이터)에 대하여 소정의 처리(예를 들면, 상위로부터 하위로의 비트 시프트)를 행함으로써, 행해지고 있었다. 이와 같이, PCM 형식의 디지털 데이터에 대하여 상기 소정의 처리를 행하면, 음량을 좁히면 좁힐수록 디지털 데이터가 누락하게 되어, 출력되는 오디오 신호의 음질의 저하를 회피할 수 없다.
이러한 문제점을 해소하기 위해서, 상기 스위칭 수단에 공급되는 상기 동작 전압의 값을 제어함으로써 음량 조정을 행하는 디지털 증폭기가 제안되어 있다(예를 들면, 특허 문헌 1 참조).
이 디지털 증폭기는, 도 8에 도시한 바와 같이, 스위칭 수단(300)이 P 채널형 전계 효과형 트랜지스터(302)와 N 채널형 전계 효과형 트랜지스터(304)로 구성되어 있다.
그리고, P 채널형 전계 효과형 트랜지스터(302)의 소스 단자가 제1 동작 전압 +V에 접속되고, N 채널형 전계 효과형 트랜지스터(304)의 소스 단자가 제2 동작 전압 -V에 접속되며, P 채널형 전계 효과형 트랜지스터(302) 및 N 채널형 전계 효과형 트랜지스터(304)의 드레인 단자가 출력단에 공통 접속되고, P 채널형 전계 효과형 트랜지스터(302) 및 N 채널형 전계 효과형 트랜지스터(304)의 게이트 단자가 입력단에 공통 접속되며, 해당 입력단에 상기 PMW 형식의 입력 신호 Spmw가 입력된다.
그리고, 각 전계 효과형 트랜지스터(302, 304)가 입력 신호 Spmw에 따라 온·오프함으로써 동작 전압 +V, -V를 스위칭하고, 이에 따라 상기 출력단으로부터 구동 신호 Sd를 출력한다.
[특허 문헌 1] 일본특허공개 2001-202696호 공보
그러나, 상술한 종래의 디지털 증폭기에서는, P 채널형 전계 효과형 트랜지스터(302)의 스위칭을 행하기 위해 필요한 게이트―소스 간 전압 Vgs의 최저치를 제1 동작 전압 +V가 하회하면, 스위칭 동작이 이루어지지 않게 된다.
이 때문에, 상기 동작 전압이 상기 최저치를 상회하는 범위에서는 정상적으로 음량 조정을 행할 수 있지만, 상기 동작 전압이 상기 최저치를 하회하는 범위에서는 음량 조정을 할 수 없게 되어, 음량의 조정 범위가 좁게 되는 것이 우려된다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 본 발명의 목적은 광범위에 걸쳐 음량 조정을 행하는 데 유리한 디지털 증폭기를 제공하는 것에 있다.
상술한 목적을 달성하기 위해서, 본 발명의 디지털 증폭기는, 펄스 폭 변조 형식의 입력 신호에 기초하여 직류 전압으로 이루어지는 동작 전압을 스위칭함으로써 구동 신호를 출력하는 스위칭 수단과, 상기 동작 전압의 값을 제어하는 동작 전압 제어 수단을 구비한 디지털 증폭기로서, 상기 스위칭 수단은, 입력 신호 변환 수단과 상호 동일한 극성형인 제1, 제2 전계 효과형 트랜지스터를 갖고, 상기 제1 전계 효과형 트랜지스터의 드레인은 상기 동작 전압에 접속되며, 상기 제1 전계 효과형 트랜지스터의 소스와 상기 제2 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 출력단에 공통 접속되고, 상기 제2 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되며, 상기 입력 신호 변환 수단은, 상기 입력 신호에 대하여 동일한 위상의 제1 입력 신호와 상기 입력 신호에 대하여 반전된 위상의 제2 입력 신호를 생성하고, 상기 제1 입력 신호를 상기 제1 전 계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제2 입력 신호를 상기 제2 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되어 있는 것을 특징으로 한다.
또한, 본 발명의 디지털 증폭기는, 펄스 폭 변조 형식의 입력 신호에 기초하여 직류 전압으로 이루어지는 동작 전압을 스위칭함으로써 구동 신호를 출력하는 스위칭 수단과, 상기 동작 전압의 값을 제어하는 동작 전압 제어 수단을 구비한 디지털 증폭기로서, 상기 스위칭 수단은, 제1, 제2 입력 신호 변환 수단과 상호 동일한 극성형인 제1, 제2, 제3, 제4 전계 효과형 트랜지스터를 갖고, 상기 제1, 제3 전계 효과형 트랜지스터의 드레인은 상기 동작 전압에 접속되며, 상기 제1 전계 효과형 트랜지스터의 소스와 상기 제2 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 제1 출력단에 공통 접속되고, 상기 제3 전계 효과형 트랜지스터의 소스와 상기 제4 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 제2 출력단에 공통 접속되며, 상기 제2, 제4 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되고, 상기 제1 입력 신호 변환 수단은, 상기 입력 신호에 대하여 동일한 위상의 제1 입력 신호와 상기 입력 신호에 대하여 반전된 위상의 제2 입력 신호를 생성하며, 상기 제1 입력 신호를 상기 제1 전계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제2 입력 신호를 상기 제2 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되고, 상기 제2 입력 신호 변환 수단은, 상기 입력 신호에 대하여 반전된 위상의 제3 입력 신호와 상기 입력 신호에 대하여 동일한 위상의 제4 입력 신호를 생성하며, 상기 제3 입력 신호를 상기 제3 전계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제4 입력 신호를 상기 제4 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되어 있는 것을 특징으로 한다.
이 때문에, 본 발명에 따르면, 동일한 극성형인 제1, 제2 전계 효과형 트랜지스터에 의해 동작 전압이 스위칭되어, 제1 전계 효과형 트랜지스터의 드레인은 동작 전압에 접속되고, 제1 전계 효과형 트랜지스터의 소스와 제2 전계 효과형 트랜지스터의 드레인은 구동 신호를 출력하는 스위칭 수단의 출력단에 공통 접속되며, 제2 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되기 때문에, 제1, 제2 전계 효과형 트랜지스터의 게이트―소스 간 전압은 동작 전압의 값에 제한되지 않고 설정할 수 있고, 이에 따라 제1, 제2 전계 효과형 트랜지스터의 스위칭 동작이 동작 전압의 제약을 받는 일이 없기 때문에, 광범위에 걸쳐 음량 조정을 행하는 데에 있어 유리하게 된다.
또한, 본 발명에 따르면, 동일한 극성형인 제1, 제2, 제3, 제4 전계 효과형 트랜지스터에 의해 동작 전압이 스위칭된다. 제1, 제3 전계 효과형 트랜지스터의 드레인은 동작 전압에 접속되고, 제1 전계 효과형 트랜지스터의 소스와 제2 전계 효과형 트랜지스터의 드레인은 구동 신호를 출력하는 스위칭 수단의 제1 출력단에 공통 접속되며, 제3 전계 효과형 트랜지스터의 소스와 제4 전계 효과형 트랜지스터의 드레인은 구동 신호를 출력하는 스위칭 수단의 제2 출력단에 공통 접속되고, 제2, 제4 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되기 때문에, 제1, 제2, 제3, 제4 전계 효과형 트랜지스터의 게이트―소스 간 전압은, 동작 전압의 값에 제한되지 않고 설정할 수 있다. 이에 따라, 제1, 제2, 제3, 제4 전계 효과형 트랜지스터의 스위칭 동작이 동작 전압의 제약을 받는 일이 없기 때문에, 광범위에 걸쳐 음량 조정을 행하는 데에 있어 유리하게 된다.
<실시예>
음량의 조정 범위를 넓은 범위에 걸쳐 행한다고 하는 목적을, 상호 동일한 극성형인 제1, 제2 전계 효과형 트랜지스터에 의해 동작 전압을 스위칭함으로써 실현하였다.
또한, 상호 동일한 극성형인 제1, 제2, 제3, 제4 전계 효과형 트랜지스터에 의해 동작 전압을 스위칭함으로써 실현하였다.
(실시예 1)
다음에, 본 발명의 실시예 1에 대하여 도면을 참조하여 설명한다.
도 1은 실시예 1의 디지털 증폭기의 개략 구성을 나타내는 블록도이다.
도 1에 도시한 바와 같이, 디지털 증폭기(100)는, 예를 들면 도시 생략된 CD 플레이어, DVD 플레이어 등의 음원에 접속되어, 이들 음원으로부터 PCM 형식의 입력 신호 Spcm을 입력받음과 함께, 디지털 증폭기(1OO)에 접속된 스피커 등의 음성 출력 수단(200)에 구동 신호 Sdout을 공급하도록 구성되어 있다.
디지털 증폭기(100)는, 전원부(10), 조작부(12), 마이크로컴퓨터(14), 제1, 제2 조정기(16, 18), 오버샘플링 필터(20), ΔΣ 변조 회로(22), 반전 회로(24), 제1, 제2 레벨 시프터(26, 28), 제1, 제2 전계 효과형 트랜지스터(30, 32), 저역 통과 필터(34), 결합 컨덴서(36) 등을 구비하고 있다. 전원부(10)는 모두 일정값 의 직류 전압인 제1, 제2 전압 V1, V2를 생성하는 것으로, 제1 전압 V1를 제1 조정기(16)에 공급하고, 제2 전압 V2를 제2 조정기(18) 및 제2 레벨 시프터(28)에 공급하도록 구성되어 있다. 조작부(12)는 사용자에 의해 조작되는 음량 조정용의 조작 스위치나 조작 손잡이를 구비하고, 이들 조작 스위치나 조작 손잡이가 조작됨으로써 음량의 크기를 나타내는 음량 설정 데이터가 마이크로컴퓨터(14)에 입력되도록 구성되어 있다. 제1 조정기(16)는, 제1 전압 V1에 기초하여 제1 전계 효과형 트랜지스터(30)의 드레인에 공급되는 직류의 정전압인 동작 전압 Vreg를 생성하는 것으로, 마이크로컴퓨터(14)에 의해 동작 전압 Vreg의 값이 제어되도록 구성되어 있다.
마이크로컴퓨터(14)에 의한 동작 전압 Vreg의 제어는, 조작부(12)의 조작에 의해 생성된 상기 음량 설정 데이터에 따라 이루어진다. 제2 조정기(18)는, 제2 전압 V2에 기초하여 제1 레벨 시프터(26)에 공급되는 직류 전압인 제3 전압 V3를 생성하는 것으로, 마이크로컴퓨터(14)에 의해 제3 전압 V3의 값이 제어되도록 구성되어 있다. 마이크로컴퓨터(14)에 의한 제3 전압 V3의 제어에 대해서는 후술한다.
오버샘플링 필터(20)는 PCM 형식의 입력 신호 Spcm을 입력받고, ΔΣ 변조 회로(22)는 오버샘플링 필터(20)의 출력 신호를 입력받아 PWM 형식의 입력 신호 Spwm을 생성하도록 구성되며, 본 실시예에서는 오버샘플링 필터(20)와 ΔΣ 변조 회로(22)에 의해 특허청구범위의 펄스 폭 변조 변환 수단이 구성되어 있다. 입력 신호 Spwm은, 도 2의 (A)에 도시한 바와 같이 기준 전압(본 실시예에서는 접지 전위)에 대하여 일정한 파고치를 갖고 있고, 입력 신호 Spwm의 듀티비는 구동 신호 Sd의 진폭 즉, 음량에 비례하고 있다.
반전 회로(24)는, ΔΣ 변조 회로(22)로부터 출력되는 PWM 형식의 입력 신호 Spwm의 위상을 반전한 입력 신호 Srpwm을 생성하고, 해당 역위상의 입력 신호 Srpwm을 제2 레벨 시프터(28)에 공급하도록 구성되어 있다. 이하, 설명의 편의상, ΔΣ 변조 회로(22)로부터 제1 레벨 시프터(26)에 공급되는 입력 신호를 제1 입력 신호 Spwm이라고 하고, 반전 회로(24)로부터 제2 레벨 시프터(28)에 공급되는 입력 신호를 제2 입력 신호 Srpwm이라고 한다. 제1 레벨 시프터(26) 및 제2 레벨 시프터(28)는 제1, 제2 입력 신호 Spwm, Srpwm의 진폭(파고치)을 각각 변환하여, 제1, 제2 전계 효과형 트랜지스터(30, 32)의 게이트에 각각 공급한다.
상세히 설명하면, ΔΣ 변조 회로(22) 및 반전 회로(24)로부터 출력되는 제1, 제2 입력 신호 Spwm, Srpwm은, 그 자체로는 진폭이 예를 들면 2V 정도이고, 제1, 제2 전계 효과형 트랜지스터(30, 32)를 구동하기 위해 필요한 게이트―소스 간 전압 Vgs의 최저치를 하회하고 있기 때문에, 제1, 제2 레벨 시프터(26, 28)에 의해 그 진폭을 예를 들면 6V 정도로 변환하고 있다. 또, 상기 게이트―소스 간 전압 Vgs의 최저치는 전계 효과형 트랜지스터의 종류나 특성에 따라 다른 것이다. 제1 레벨 시프터(26)는 제2 조정기(18)로부터 공급되는 제3 전압 V3에 기초하여 제1 입력 신호 Spwm의 진폭을 변환하고 있기 때문에, 마이크로컴퓨터(14)의 제어에 의해 제3 전압 V3가 증감됨으로써 제1 레벨 시프터(26)로부터 출력되는 제1 입력 신호 Spwm의 진폭도 증감된다.
제2 레벨 시프터(28)는 전원부(10)로부터 공급되는 일정한 제2 전압 V2에 기초하여 제2 입력 신호 Srpwm의 진폭을 변환하고 있기 때문에, 제2 레벨 시프터(28) 로부터 출력되는 제2 입력 신호 Srpwm의 진폭은 일정값으로 된다.
제1, 제2 전계 효과형 트랜지스터(30, 32)는 상호 동일한 극성형의 전계 효과형 트랜지스터로 구성되며, 본 실시예에서는 제1, 제2 전계 효과형 트랜지스터(30, 32)는 N 채널형 전계 효과형 트랜지스터로 구성되어 있다.
제1 전계 효과형 트랜지스터(30)는, 그 드레인이 동작 전압 Vreg에 접속되고, 소스가 제2 전계 효과형 트랜지스터(32)의 드레인에 접속되어, 제1 레벨 시프터(26)로부터 게이트에 공급되는 제1 입력 신호 Spwm에 의해 온·오프 동작하도록 구성되어 있다.
제2 전계 효과형 트랜지스터(32)는, 그 소스가 기준 전압으로서의 접지 전위에 접속되어, 제2 레벨 시프터(28)로부터 게이트에 공급되는 제2 입력 신호 Srpwm에 의해 온·오프 동작하도록 구성되어 있다.
제1 전계 효과형 트랜지스터(30)의 소스와 제2 전계 효과형 트랜지스터(32)의 드레인의 접속점은 PWM 형식의 구동 신호 Sd가 출력되는 출력단(33)을 구성하고 있다.
따라서, 제1 전계 효과형 트랜지스터(30)의 게이트에 입력되는 제1 입력 신호 Spwm과 제2 전계 효과형 트랜지스터(32)의 게이트에 입력되는 제2 입력 신호 Srpwm의 위상이 역위상으로 되어 있기 때문에, 제1 전계 효과형 트랜지스터(30)와 제2 전계 효과형 트랜지스터(32)는, 한쪽이 온 상태에 있을 때는 다른 쪽이 오프 상태로 되도록 구동된다.
이에 의해, 제1 전계 효과형 트랜지스터(30)가 온하고 제2 전계 효과형 트랜 지스터(32)가 오프한 상태에서는 출력점(33)에 동작 전압 Vreg가 출력되고, 제1 전계 효과형 트랜지스터(30)가 오프하고 제2 전계 효과형 트랜지스터(32)가 온한 상태에서는 출력점(33)에 접지 전위가 출력된다.
즉, 구동 신호 Sd는, 진폭(파고치)이 동작 전압 Vreg와 동일한 PWM 형식의 신호로 된다.
저역 통과 필터(34)는 출력단(33)으로부터 공급되는 구동 신호 Sd로부터 가청 주파수 대역의 신호 성분만을 통과시키도록 즉, 구동 신호 Sd를 가청 대역의 오디오 신호로 변환하도록 구성되어 있다.
본 실시예에서는, 저역 통과 필터(34)는 인덕턴스(34A)와 컨덴서(34B)로 이루어지는 LC 필터로 구성되어 있다.
결합 컨덴서(36)는 저역 통과 필터(34)로부터 공급되는 구동 신호 Sd로부터 직류 성분을 제외한 교류 성분만을 통과시켜 구동 신호 Sdout으로서 음성 출력 수단(200)에 공급하도록 구성되어 있다.
다음에, 마이크로컴퓨터(14)에 의한 제3 전압 V3의 제어에 대하여 설명한다.
도 2는 제1, 제2 전계 효과형 트랜지스터(30, 32)의 각 부의 파형을 도시하는 파형도이다.
도 2의 (A)는 제1 전계 효과형 트랜지스터(30)의 게이트 전압 Vg1(제1 레벨 시프터(26)로부터 공급되는 제1 입력 신호 Spwm)이고, 도 2의 (B)는 출력단(33)의 구동 신호 Sd(제1 전계 효과형 트랜지스터(30)의 소스 전압)이며, 도 2의 (C)는 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs1이고, 도 2의 (D)는 제 2 전계 효과형 트랜지스터(32)의 게이트 전압 Vg2(제2 레벨 시프터(28)로부터 공급되는 제2 입력 신호 Srpwm)이며, 도 2의 (E)는 제2 전계 효과형 트랜지스터(32)의 게이트―소스 간 전압 Vgs2이다.
본 실시예에서는, 제1, 제2 전계 효과형 트랜지스터(30, 32)를 동작시키기 위해 필요한 게이트―소스 간 전압 Vgs1, Vgs2의 최저치는 모두 5V인 것으로 한다.
우선, 임의의 기간 t1 사이, 동작 전압 Vreg의 값이 1V이었다고 한다.
이 때, 제1 전계 효과형 트랜지스터(30)에서, 게이트―소스 간 전압 Vgs1을 5V로 하기 위해서는, 도 2의 (A)∼(C)에 도시한 바와 같이, 게이트 전압 Vg1은 Vgs1+Vreg=5V+1V=6V로 된다. 이는, 제1 전계 효과형 트랜지스터(30)가 온일 때의 소스 전압(구동 신호 Sd)이 1V로 되기 때문이다.
한편, 기간 t2 사이, 동작 전압 Vreg의 값이 0.5V로 되었다고 한다. 이 때, 제1 전계 효과형 트랜지스터(30)에서, (A)에 실선으로 나타낸 바와 같이 게이트 전압 Vg1이 계속해서 6V로 유지되어 있으면, 게이트―소스 간 전압 Vgs1은, (C)에 실선으로 나타낸 바와 같이, Vgs1=Vg1-Vreg=6V-0.5V=5.5V로 변화된다.
이와 같이, 제1 전계 효과형 트랜지스터(30)가 온으로 되어 있는 상태에서의 게이트―소스 간 전압 Vgs1에 변화가 생기면, 드레인―소스 사이의 온 저항치가 변동되기 때문에, 결과적으로 음성 출력 수단(200)으로부터 출력되는 음성의 왜곡율이 악화되게 된다.
따라서, 본 발명에서는, 이러한 악영향을 방지하기 위해서, 마이크로컴퓨터(14)에 의해, 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs1이 거 의 일정값으로 되도록, 동작 전압 Vreg의 변화에 대응하여 게이트 전압(제1 입력 신호) Vg1의 진폭값이 제어되도록 구성되어 있다.
구체적으로 설명하면, 마이크로컴퓨터(14)는 제2 조정기(18)를 통해 제1 레벨 시프터(26)를 제어함으로써, 도 2의 (A)에 도시한 바와 같이 기간 t2에서 동작 전압 Vreg이 1V로부터 0.5V로 변화한 것에 대응하여 게이트 전압 Vg1의 진폭값을 6V(실선)로부터 5.5V(파선)로 제어시키고, 이에 의해, 게이트―소스 간 전압 Vgs1의 진폭값을 5V(파선)로 유지하도록 하고 있다.
또, 제2 전계 효과형 트랜지스터(32)는, 소스가 기준 전압(접지 전위)에 접속되어 있기 때문에, 도 2의 (D) 및 (E)에 도시한 바와 같이, 동작 전압 Vreg가 변화해도 제2 전계 효과형 트랜지스터(32)의 게이트―소스 간 전압 Vgs2의 진폭값은 게이트 전압(제2 입력 신호) Vg2의 진폭값과 동일한 값으로 유지되어 있고, 제2 전계 효과형 트랜지스터(32)의 드레인―소스 사이의 온 저항치가 변동하는 현상은 생기지 않는다.
이 때문에, 제2 전계 효과형 트랜지스터(32)에 있어서는, 제1 전계 효과형 트랜지스터(30)와 달리 동작 전압 Vreg의 변화에 대응하여 게이트 전압 Vg2의 진폭값을 제어할 필요가 없다. 따라서, 전원부(10)로부터 제2 레벨 시프터(28)에 공급되는 제2 전원 V2는 고정치로 되어 있다.
또한, 본 실시예에서는, 마이크로컴퓨터(14), 제1 조정기(16)에 의해 특허청구범위의 동작 전압 제어 수단이 구성되어 있다.
또한, 제2 조정기(18), 반전 회로(24), 제1 레벨 시프터(26), 제2 레벨 시프 터(28)에 의해 특허청구범위의 입력 신호 변환 수단이 구성되어 있다.
또한, 마이크로컴퓨터(14), 제2 조정기(18), 제1 레벨 시프터(26)에 의해 특허청구범위의 입력 신호 제어 수단이 구성되어 있다.
또한, 이들 입력 신호 변환 수단 및 제1, 제2 전계 효과형 트랜지스터(30, 32)에 의해 특허청구범위의 스위칭 수단이 구성되어 있다. 또, 이들 동작 전압 제어 수단, 입력 신호 변환 수단, 입력 신호 제어 수단은, 본 실시예의 구성에 한정되는 것이 아니고, 종래의 공지된 여러 가지의 회로 구성에 의해 실현할 수 있는 것은 물론이다.
다음에, 이상과 같이 구성된 디지털 증폭기(100)의 동작에 대하여 설명한다.
도 3은 디지털 증폭기의 각 부의 파형을 도시하는 파형도이다. 사용자가 조작부(12)를 조작하여 음량을, 예를 들어 제1 값으로 설정하면, 마이크로컴퓨터(14)에 의해 제1 조정기(16)가 제어되어 동작 전압 Vreg가 상기 제1 값에 대응한 값으로 설정된다.
이에 의해, PCM 형식의 입력 신호 Spcm은 오버샘플링 필터(20) 및 ΔΣ 변조 회로(22)에 의해 입력 신호 Spwm으로 변환된다.
그리고, 입력 신호 Spwm과 동위상의 제1 입력 신호 Spwm이 제1 레벨 시프터(26)에 공급됨과 함께, 반전 회로(24)에 의해 생성된 제1 입력 신호 Spwm과 역위상의 제2 입력 신호 Srpwm이 제2 레벨 시프터(28)에 공급된다(도 3의 (A) 및 (B)). 이에 의해, 제1 레벨 시프터(26)로부터는 게이트 전압 Vg1이 제1 전계 효과형 트랜지스터(30)의 게이트에 공급되고, 제2 레벨 시프터(28)로부터는 게이트 전압 Vg2가 제2 전계 효과형 트랜지스터(32)의 게이트에 공급되어(도 3의 (C) 및 (D)), 제1, 제2 전계 효과형 트랜지스터(30, 32)가 스위칭 동작을 행한다.
이에 의해, 동작 전압 Vreg가 스위칭되어 구동 신호 Sd가 출력단(33)으로부터 출력된다(도 3의 (E)).
구동 신호 Sd는 저역 통과 필터(34)에 의해 가청 대역의 오디오 신호로 변환되고, 결합 컨덴서(36)를 통해 직류 성분이 컷트되어, 구동 신호 Sdout로서 음성 출력 수단(200)에 공급되고, 이에 따라 음성 출력 수단(200)으로부터 음성이 출력된다(도 3의 (F) 실선).
여기서, 사용자가 조작부(12)를 조작하여 음량을, 예를 들면 제1 값보다 작은 제2 값으로 설정하면, 마이크로컴퓨터(14)에 의해 제1 조정기(16)가 제어되어 동작 전압 Vreg가 상기 제2 값에 대응한 값으로 설정된다.
계속해서, 마이크로컴퓨터(14)에 의해, 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs1이 거의 일정값으로 되도록, 동작 전압 Vreg의 변화에 대응하여 게이트 전압 Vg1의 진폭값이 제어된다. 동작 전압 Vreg가 변화한 것에 대응하여 제1 입력 신호 Vg1의 진폭값이 도 3의 (C)에 도시한 바와 같이 실선으로 나타낸 값으로부터 파선으로 나타낸 값으로 제어되고, 이에 의해, 게이트―소스 간 전압 Vgs1의 진폭값이 일정한 값으로 유지된다.
그리고, 상술한 경우와 같이 제1, 제2 전계 효과형 트랜지스터(30, 32)가 스위칭 동작을 행하므로, 상기 제2 값에 대응하여 저하된 동작 전압 Vreg가 스위칭되어, 도 3의 (E)에 파선으로 나타낸 바와 같이, 진폭값이 작아진 구동 신호 Sd가 출 력단(33)으로부터 출력된다.
이에 의해, 음성 출력 수단(200)에 공급되는 구동 신호 Sd는 도 3의 (F)에 파선으로 나타낸 바와 같이 진폭이 저하되어 음성 출력 수단(200)으로부터 출력되는 음성의 음량이 저하된다.
이상 설명한 바와 같이, 본 실시예의 디지털 증폭기(100)에 따르면, 하기의 작용 효과가 발휘된다.
1) 동일한 극성형인 제1, 제2 전계 효과형 트랜지스터(30, 32)에 의해 동작 전압 Vreg가 스위칭되고, 제1 전계 효과형 트랜지스터(30)의 드레인은 동작 전압 Vreg에 접속되며, 제1 전계 효과형 트랜지스터(30)의 소스와 제2 전계 효과형 트랜지스터(32)의 드레인은 구동 신호 Sd를 출력하는 스위칭 수단의 출력단(33)에 공통 접속되고, 제2 전계 효과형 트랜지스터(32)의 소스는 소정의 기준 전압에 접속되는 구성으로 하였기 때문에, 제1, 제2 전계 효과형 트랜지스터(30, 32)의 게이트―소스 간 전압은 동작 전압 Vreg의 값에 제한되지 않고 설정할 수 있고, 이에 따라 스위칭 동작이 동작 전압 Vreg의 제약을 받는 일이 없기 때문에, 광범위에 걸쳐 음량 조정을 행하는 데 있어 유리하게 된다.
2) 펄스 폭 변조 형식의 입력 신호에 기초하여 동작 전압 Vreg를 스위칭하는 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs가 거의 일정값으로 되도록, 동작 전압 Vreg의 변화에 대응하여 제1 전계 효과형 트랜지스터(30)의 게이트 전압인 제1 입력 신호 Vg1의 진폭값을 제어하도록 구성하였기 때문에, 제1 전계 효과형 트랜지스터(30)의 온 저항치의 변화를 억제할 수가 있고, 이에 따라 음 량의 대소에 상관없이 동작 전압 Vreg를 스위칭하여 얻어지는 구동 신호 Sd의 왜곡을 억제할 수 있어, 음성 출력의 왜곡율을 저하시키는 데에 있어 유리하게 된다.
3) 동작 전압 제어 수단으로 동작 전압 Vreg의 값을 제어함으로써 구동 신호 Sd의 진폭값이 변화되고, 이에 따라 음량 조정이 이루어지기 때문에, 이하에 설명하는 바와 같이 구동 신호 Sd에 포함되는 노이즈 성분을 억제하는 데에 있어 유리하게 된다.
도 4는 디지털 증폭기(100)에서의 노이즈 스펙트럼 및 파형을 도시하는 설명도이다.
도 4의 (A1) 및 (A2)는 도 1에서의 PCM 형식의 입력 신호 Spcm의 노이즈 스펙트럼이고, (B1) 및 (B2)는 도 1에서의 PWM 변환 후의 입력 신호 Spwm의 노이즈 스펙트럼이며, (C1) 및 (C2)는 출력단(33)으로부터 출력되는 구동 신호 Sd의 파형이고, (D1) 및 (D2)는 음성 출력 수단(200)에 공급되는 구동 신호 Sdout의 노이즈 스펙트럼이며, (A1), (B1), (C1) 및 (D1)은 음량이 큰 제1 값으로 설정된 상태에 대응하고, (A2), (B2), (C2) 및 (D2)는 음량이 제1 값보다 작은 제2 값으로 설정된 상태에 대응하고 있다.
도 4의 (A1)에 도시한 바와 같이 입력 신호 Spcm에는 음성(실선)과 노이즈(파선)가 포함되어 있고, 노이즈 레벨은 음성 레벨보다 작지만 음성의 대역보다 높은 주파수 대역까지 존재하고 있다.
도 4의 (B1)에 도시한 바와 같이 입력 신호 Spcm이 PWM 변환되면 입력 신호 Spwm에 포함되는 노이즈 성분 중, 음성 대역과 중복되는 부분이 음성 대역보다 높 은 주파수 대역으로 시프트된다. 단, 이와 같이 시프트된 노이즈 성분도 음성 출력의 음질을 열화시키는 원인으로 되고 있다.
도 4의 (C1)에 도시한 바와 같이 구동 신호 Sd는 음량이 큰 제1 값으로 설정되어 있기 때문에 큰 진폭으로 되어 있다.
도 4의 (D1)에 도시한 바와 같이 저역 통과 필터(34)와 결합 컨덴서(36)를 통과한 구동 신호 Sdout에서는, 도 4의 (B1)과 마찬가지로 노이즈 성분이 포함되어 있다.
여기서, 음량이 제1 값보다 작은 제2 값으로 설정되면, 노이즈 스펙트럼 및 파형이 도 4의 (A2)∼(D2)에 도시한 바와 같이 변화한다.
즉, 본 실시예에서는 디지털 감쇠기를 이용하지 않기 때문에, 도 4의 (A2) 및 (B2)에 도시한 바와 같이 입력 신호 Spcm, Spwm에서의 노이즈 스펙트럼은 변화하지 않는다.
그러나, 도 4의 (C2)에 도시한 바와 같이 구동 신호 Sd의 진폭이 저하함으로써, 도 4의 (D2)에 도시한 바와 같이 구동 신호 Sdout의 음성의 레벨이 저하함과 함께, 노이즈의 레벨도 저하한다.
따라서, 음량을 좁혔을 때에는 노이즈 레벨도 저하되기 때문에, 소 음량 시의 음질을 향상시키는 데에 있어 유리하게 된다.
이에 대하여, 입력 신호 Spcm을 디지털 감쇠기에 입력하고, 그 출력을 PWM 변환하는 구성으로 하는 종래의 디지털 증폭기에서는, 저역 통과 필터(32)에 공급되는 PWM 형식의 구동 신호는 그 진폭이 변화되지 않기 때문에, 음량을 좁혔을 때에도 해당 구동 신호에 포함되는 노이즈 레벨이 저하되지 않기 때문에, 소 음량 시의 음질이 악화되는 결점이 있다.
또, 본 실시예에서는, 상기 입력 신호 제어 수단에 의해 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs1이 거의 일정값으로 되도록, 동작 전압 Vreg의 변화에 대응하여 게이트 전압 Vg1의 진폭값을 제어하였지만, 게이트―소스 간 전압 Vgs1의 변화에 의한 온 저항치의 변화를 무시할 수 있다면, 상기 입력 신호 제어 수단을 생략할 수 있다.
또한, 본 실시예에서는, 제1, 제2 전계 효과형 트랜지스터(30, 32)로서 N 채널형을 이용하였지만, 제1, 제2 전계 효과형 트랜지스터(30, 32)로서 P 채널형을 이용하여도 상술한 바와 동등한 효과를 얻는 것이 가능하고, P 채널형 전계 효과형 트랜지스터를 이용할 때에는 게이트 전압(Vg1, Vg2)을 부전압으로 하면 된다.
또한, 저역 통과 필터(34)의 구성은 본 실시예의 구성에 한정되는 것이 아니고, 종래의 공지된 여러 가지의 구성으로 이루어지는 저역 통과 필터를 이용할 수 있다.
또한, 상기 PWM 변환 수단의 구성은 오버샘플링 필터(20)와 ΔΣ 변조 회로(22)로 구성되는 것에 한정되지 않는다.
또한, 본 실시예의 디지털 증폭기(100)에서, 상기 펄스 폭 변조 변환 수단의 전단, 예를 들면 오버샘플링 필터(20)의 전단에 펄스 부호 변조 형식의 입력 신호 Spcm을 구성하는 디지털 데이터를 비트 시프트함으로써 음량 조정을 행하는 디지털 감쇠기 등으로 이루어지는 음량 조정 수단을 부가하는 것은 임의이다. 상기 음량 조정 수단을 병용하는 경우에는 상기 디지털 데이터를 제로∼제로에 가까운 값으로 설정함으로써 구동 신호 Sd의 진폭을 제로∼제로에 가까운 값으로 확실하게 조정하는 데에 있어 유리하게 된다.
(실시예 2)
다음에, 본 발명의 실시예 2에 대하여 도면을 참조하여 설명한다.
실시예 2의 디지털 증폭기가 실시예 1과 다른 점은, 실시예 1에서는, 동작 전압 Vreg를 스위칭하는 수단으로서, 상호 동일한 극성형의 2개의 전계 효과형 트랜지스터를 포함하는 하프 브릿지 회로를 이용한 데 대하여, 실시예 2에서는, 동작 전압 Vreg를 스위칭하는 스위칭 수단으로서, 상호 동일한 극성형의 4개의 전계 효과형 트랜지스터를 포함하는 풀 브릿지 회로를 이용한 점이다.
도 5는 실시예 2의 디지털 증폭기의 개략 구성을 나타내는 블록도이다.
이하에는, 실시예 1을 나타내는 도 1과 마찬가지의 부재 및 부분에는 동일한 부호를 붙여 중복되는 설명을 생략하고, 실시예 1과 다른 부분에 대하여 상세히 설명한다.
디지털 증폭기(100A)는, 실시예 1의 구성 외에, 반전 회로(38), 제3, 제4 레벨 시프터(40, 42), 제3, 제4 전계 효과형 트랜지스터(44, 46), 저역 통과 필터(48) 등을 구비하고 있고, 실시예 1에서의 결합 컨덴서(36)는 설치되어 있지 않다.
제1 조정기(16)는, 전원부(10)로부터 공급되는 제1 전압 V1에 기초하여 제1, 제3 전계 효과형 트랜지스터(30, 44)의 각 드레인에 공급되는 직류의 정전압인 동작 전압 Vreg를 생성하는 것으로, 마이크로컴퓨터(14)에 의해 동작 전압 Vreg의 값 이 제어되도록 구성되어 있다.
마이크로컴퓨터(14)에 의한 동작 전압 Vreg의 제어는, 조작부(12)의 조작에 의해 생성된 상기 음량 설정 데이터에 따라 이루어진다.
제2 조정기(18)는, 제2 전압 V2에 기초하여 제1, 제3 레벨 시프터(26, 42)에 공급되는 직류 전압인 제3 전압 V3를 생성하는 것으로, 마이크로컴퓨터(14)에 의해 제3 전압 V3의 값이 제어되도록 구성되어 있다.
마이크로컴퓨터(14)에 의한 제3 전압 V3의 제어에 대해서는 후술한다.
반전 회로(38)는, 반전 회로(24)와 마찬가지로, ΔΣ 변조 회로(22)로부터의 입력 신호 Spwm의 위상을 반전한 입력 신호 Srpwm을 생성하도록 구성되고, 해당 역위상의 입력 신호 Srpwm을 제3 레벨 시프터(40)에 공급하도록 구성되어 있다.
이하, 설명의 편의상, ΔΣ 변조 회로(22)로부터 제1 레벨 시프터(26)에 공급되는 입력 신호를 제1 입력 신호 Spwm1이라고 하고, 반전 회로(24)로부터 제2 레벨 시프터(28)에 공급되는 입력 신호를 제2 입력 신호 Srpwm2라고 하며, 반전 회로(38)로부터 제3 레벨 시프터(40)에 공급되는 입력 신호를 제3 입력 신호 Srpw3라고 하고, ΔΣ 변조 회로(22)로부터 제4 레벨 시프터(42)에 공급되는 입력 신호를 제4 입력 신호 Spwm4라고 한다.
제3 레벨 시프터(40) 및 제4 레벨 시프터(42)는, 제3, 제4 입력 신호 Srpwm3, Spwm4의 진폭(파고치)을 각각 변환하여 제3, 제4 전계 효과형 트랜지스터(44, 46)의 게이트에 각각 공급하는 것으로, 이러한 변환은 제1, 제2 레벨 시프터(26, 28)의 경우와 마찬가지로, 제3, 제4 전계 효과형 트랜지스터(44, 46)를 구동 하기 위해 필요한 게이트―소스 간 전압 Vgs를 확보하기 위해 행해진다.
제3 레벨 시프터(40)는 제2 조정기(18)로부터 공급되는 제3 전압 V3에 기초하여 제3 입력 신호 Srpwm3의 진폭을 변환하고 있기 때문에, 마이크로컴퓨터(14)의 제어에 의해 제3 전압 V3가 증감됨으로써 제3 레벨 시프터(40)로부터 출력되는 제3 입력 신호 Srpwm3의 진폭도 증감된다.
제4 레벨 시프터(42)는 전원부(10)로부터 공급되는 일정한 제2 전압 V2에 기초하여 제4 입력 신호 Spwm4의 진폭을 변환하고 있기 때문에, 제4 레벨 시프터(28)로부터 출력되는 제4 입력 신호 Srpwm의 진폭은 일정값으로 된다.
제1, 제2 전계 효과형 트랜지스터(30, 32) 및 제3, 제4 전계 효과형 트랜지스터(44, 46)는 모두 동일한 극성형의 전계 효과형 트랜지스터로 구성되며, 본 실시예에서는 제1∼제4 전계 효과형 트랜지스터(30, 32, 44, 46)는 N 채널형 전계 효과형 트랜지스터로 구성되어 있다.
제3 전계 효과형 트랜지스터(44)는, 그 드레인이 동작 전압 Vreg에 접속되고, 소스가 제4 전계 효과형 트랜지스터(46)의 드레인에 접속되어, 제3 레벨 시프터(40)로부터 게이트에 공급되는 제3 입력 신호 Srpwm에 의해 온·오프 동작하도록 구성되어 있다.
제4 전계 효과형 트랜지스터(46)는, 그 소스가 기준 전압으로서의 접지 전위에 접속되어, 제4 레벨 시프터(42)로부터 게이트에 공급되는 제4 입력 신호 Spwm에 의해 온·오프 동작하도록 구성되어 있다.
제3 전계 효과형 트랜지스터(44)의 소스와 제4 전계 효과형 트랜지스터(46) 의 드레인의 접속점은 PWM 형식의 구동 신호 Sd2가 출력되는 출력단(47)을 구성하고 있다.
이하, 설명의 편의상, 출력단(33)을 제1 출력단(33)이라고 하고, 출력단(47)을 제2 출력단(47)이라고 하며, 제1 출력단(33)으로부터 출력되는 구동 신호를 제1 구동 신호 Sd1이라고 하고, 제2 출력단(47)으로부터 출력되는 구동 신호를 제2 구동 신호 Sd2라고 한다.
제1, 제2 전계 효과형(30, 32)인 경우와 마찬가지로, 제3, 제4 전계 효과형 트랜지스터(44, 46)도 한쪽이 온 상태에 있을 때는 다른 쪽이 오프 상태로 되도록 구동되어, 제2 출력단(47)에는 동작 전압 Vreg와 접지 전위가 교대로 출력된다.
따라서, 제1, 제2 구동 신호 Sd1, Sd2는 모두 진폭(파고치)이 동작 전압 Vreg과 동일한 PWM 형식의 신호이고, 또한 상호 위상이 반전된 신호로 된다.
저역 통과 필터(48)는 저역 통과 필터(34)와 동일한 구성으로, 제2 출력단(47)으로부터 공급되는 제2 구동 신호 Sd2를 가청 대역의 오디오 신호로 변환하도록 구성되어 있다. 따라서, 저역 통과 필터(34, 48)는 상호 위상이 반전된 오디오 신호로서의 구동 신호 Sdout1, Sdout2를 생성하도록 구성되어 있다.
본 실시예에서는, 음성 출력 수단(200)의 각 입력 단자에는 구동 신호 Sdout1, Sdout2가 입력되고, 이에 따라 음성 출력 수단(200)이 구동되도록 구성되어 있다. 즉, 스위칭 수단이 4개의 전계 효과형 트랜지스터(30, 32, 44, 46)를 포함하는 풀 브릿지 회로로 구성되어 있다.
따라서, 실시예 1에 배치되어 있었던 결합 컨덴서(36)는 불필요해져, 결합 컨덴서(36)에서 발생되는 임피던스, 특히 저주파 대역의 오디오 신호에 대한 임피던스의 영향을 제거할 수 있기 때문에, 오디오 신호의 음질을 향상시키는 데에 있어 유리하게 된다.
또한, 본 실시예에서는, 마이크로컴퓨터(14), 제1 조정기(16)에 의해 특허청구범위의 동작 전압 제어 수단이 구성되어 있다.
또한, 제2 조정기(18), 반전 회로(24), 제1 레벨 시프터(26), 제2 레벨 시프터(28)에 의해 특허청구범위의 제1 입력 신호 변환 수단이 구성되어 있다.
또한, 제2 조정기(18), 반전 회로(38), 제3 레벨 시프터(40), 제4 레벨 시프터(42)에 의해 특허청구범위의 제2 입력 신호 변환 수단이 구성되어 있다.
또한, 마이크로컴퓨터(14), 제2 조정기(18), 제1 레벨 시프터(26), 제3 레벨 시프터(40)에 의해 특허청구범위의 입력 신호 제어 수단이 구성되어 있다.
또한, 이들 제1, 제2 입력 신호 변환 수단 및 제1∼제4 전계 효과형 트랜지스터(30, 32, 44, 46)에 의해 특허청구범위의 스위칭 수단이 구성되어 있다.
또, 이들 동작 전압 제어 수단, 제1, 제2 입력 신호 변환 수단, 입력 신호 제어 수단은, 본 실시예의 구성에 한정되는 것이 아니고, 종래의 공지된 여러 가지의 회로 구성에 의해 실현할 수 있는 것은 물론이다.
또한, 반전 회로(24)로부터 출력되는 제2 입력 신호 Srpw2를 제3 입력 신호 Srpw3로서 제3 레벨 시프터(40)에 입력하도록 구성해도 되고, 이 경우에는 반전 회로(38)가 불필요해지기 때문에, 회로의 간소화를 도모하여 비용이나 소비 전력의 저감을 도모하는 데에 있어 유리하게 된다.
다음에, 디지털 증폭기(100A)의 동작에 대하여 설명한다. 본 실시예에서는, 제1 전계 효과형 트랜지스터(30) 및 제3 전계 효과형 트랜지스터(44)의 양쪽에 대하여 게이트―소스 간 전압이 거의 일정값으로 되도록, 동작 전압 Vreg의 변화에 대응하여 게이트 전압(제1, 제3 입력 신호) Vg1, Vg3의 진폭값이 제어되도록 구성되어 있다.
게이트 전압 Vg1, Vg3의 진폭값의 제어는, 실시예 1에서 설명한 게이트 전압 Vg1의 제어 동작과 마찬가지이기 때문에, 그 제어 동작의 상세한 설명은 생략하고, 게이트 전압 Vg1, Vg3의 제어를 행하지 않은 경우와 행하는 경우에서의 각 부의 신호 파형에 대하여 설명한다.
도 6은 실시예 2에서 게이트 전압 Vg1, Vg3의 제어를 행하지 않은 경우에 대응하는 파형도이고, 도 7은 실시예 2에서 게이트 전압 Vg1, Vg3의 제어를 행하는 경우에 대응하는 파형도이다.
도 6 및 도 7에서, (A)는 동작 전압 Vreg이고, (B)은 제1 입력 신호 Spwm1이며, (C)는 제1 전계 효과형 트랜지스터(30)의 게이트 전압 Vg1이고, (D)는 제2 전계 효과형 트랜지스터(32)의 게이트 전압 Vg2이며, (E)는 제1 구동 신호 Sd1이고, (F)는 제1 전계 효과형 트랜지스터(30)의 게이트―소스 간 전압 Vgs1이며, (G)는 제3 전계 효과형 트랜지스터(44)의 게이트 전압 Vg3이고, (H)는 제4 전계 효과형 트랜지스터(46)의 게이트 전압 Vg4이며, (I)는 제2 구동 신호 Sd2이고, (J)는 제3 전계 효과형 트랜지스터(44)의 게이트―소스 간 전압 Vgs3를 나타낸다.
우선, 게이트 전압 Vg1, Vg3의 제어가 행하여지지 않은 경우에 대해 설명한 다.
도 6의 (A)와 같이, 음량 조정의 조작에 의해 동작 전압 Vreg가 예를 들면 2V로부터 1V로 낮아지면, 제1, 제2 구동 신호 Sd1, Sd2의 진폭도 2V로부터 1V로 저하된다.
이 때, 도 6의 (C) 및 (G)에 도시한 바와 같이, 게이트 전압 Vg1, Vg3은 5V 그대로 변화하지 않기 때문에, 도 6의 (F) 및 (J)에 도시한 바와 같이, 제1, 제3 전계 효과형 트랜지스터(30, 44)의 게이트―소스 간 전압 Vgs1, Vgs3는 예를 들면 3V로부터 4V로 변화하게 된다. 이 때문에, 제1, 제3 전계 효과형 트랜지스터(30, 44)의 드레인―소스 사이의 온 저항치가 변동하기 때문에, 결과적으로 음성 출력 수단(200)으로부터 출력되는 음성의 왜곡율이 악화된다.
다음에, 게이트 전압 Vg1, Vg3의 제어가 행하여지는 경우에 대해 설명한다.
상기와 마찬가지로, 도 7의 (A)에 도시한 바와 같이, 음량 조정의 조작에 의해 동작 전압 Vreg가 예를 들면 2V로부터 1V로 낮아지면, 제1, 제2 구동 신호 Sd1, Sd2의 진폭도 2V로부터 1V로 저하된다.
마이크로컴퓨터(14)는, 동작 전압 Vreg가 2V로부터 1V로 변화한 것에 대응하여 제2 조정기(18)를 통해 제1, 제3 레벨 시프터(26, 40)를 제어하여, 도 7의 (C) 및 (G)에 도시한 바와 같이, 게이트 전압 Vg1, Vg3의 진폭값을 5V로부터 4V로 제어시키고, 이에 의해, 도 7의 (F) 및 (J)에 도시한 바와 같이, 게이트―소스 간 전압 Vgs1, Vgs3의 진폭값을 5V로 유지한다.
이에 의해, 이 때문에, 제1, 제3 전계 효과형 트랜지스터(30, 44)의 드레인 ―소스 사이의 온 저항치의 변동을 억제하여, 음성 출력 수단(200)으로부터 출력되는 음성의 왜곡율의 악화를 방지하고 있다.
이상 설명한 바와 같이, 본 실시예의 디지털 증폭기(100A)에 따르면, 4개의 전계 효과형 트랜지스터에 의해 풀 브릿지 회로로 구성한 경우에서도, 실시예 1과 마찬가지로 이하의 작용 효과가 발휘된다.
1) 제1∼제4 전계 효과형 트랜지스터(30, 32, 44, 46)의 게이트―소스 간 전압은 동작 전압 Vreg의 값에 제한되지 않고 설정할 수 있고, 이에 따라 스위칭 동작이 동작 전압 Vreg의 제약을 받는 일이 없기 때문에, 광범위에 걸쳐 음량 조정을 행하는 데에 있어 유리하게 된다.
2) 제1, 제3 전계 효과형 트랜지스터(30, 44)의 온 저항치의 변화를 억제할 수가 있고, 이에 따라 음량의 대소에 상관없이 동작 전압 Vreg을 스위칭하여 얻어지는 구동 신호 Sd의 왜곡을 억제할 수 있어 음성 출력의 왜곡율을 저하시키는 데에 있어 유리하게 된다.
3) 동작 전압 제어 수단으로 동작 전압 Vreg의 값을 제어함으로써 제1, 제2 구동 신호 Sd1, Sd2의 진폭값이 변화되고, 이에 따라 음량 조정이 이루어지기 때문에, 제1, 제2 구동 신호 Sd1, Sd2에 포함되는 노이즈 성분을 억제하는 데에 있어 유리하게 된다.
또, 본 실시예에서도, 제1, 제3 전계 효과형 트랜지스터(30, 44)의 게이트―소스 간 전압 Vgs1, Vgs3의 변화에 의한 온 저항치의 변화가 무시될 수 있으면, 상기 제1, 제2 입력 신호 제어 수단을 생략할 수 있다.
또한, 본 실시예에서는, 제1∼제4 전계 효과형 트랜지스터(30, 32, 44, 46)로서 N 채널형을 이용하였지만, P 채널형을 이용하여도 상술한 바와 동등한 효과를 얻는 것이 가능하고, P 채널형 전계 효과형 트랜지스터를 이용할 때에는 게이트 전압(Vg1, Vg2, Vg3, vg4)을 부전압으로 하면 된다.
또한, 저역 통과 필터(34, 48)로서 종래의 공지된 여러 가지의 구성으로 이루어지는 저역 통과 필터를 이용하여도 된다. 또한, 본 실시예에서도, 상기 펄스 폭 변조 변환 수단의 전단에 디지털 감쇠기 등으로 이루어지는 음량 조정 수단을 부가하는 것은 임의이다.
본 발명에 따르면, 광범위에 걸쳐 음량 조정을 행하는 데 유리한 디지털 증폭기가 제공된다.

Claims (10)

  1. 펄스 폭 변조 형식의 입력 신호에 기초하여 직류 전압으로 이루어지는 동작 전압을 스위칭함으로써 구동 신호를 출력하는 스위칭 수단과, 음량의 크기를 나타내는 음량 설정 데이터가 입력되어 상기 입력된 음성 설정 데이터에 대응하여 상기 동작 전압의 값을 제어하는 동작 전압 제어 수단을 구비한 디지털 증폭기로서,
    상기 스위칭 수단은, 입력 신호 변환 수단과 상호 동일한 극성형인 제1, 제2 전계 효과형 트랜지스터를 갖고,
    상기 제1 전계 효과형 트랜지스터의 드레인은 상기 동작 전압에 접속되며,
    상기 제1 전계 효과형 트랜지스터의 소스와 상기 제2 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 출력단에 공통 접속되고,
    상기 제2 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되며,
    상기 입력 신호 변환 수단은, 상기 입력 신호에 대하여 동일한 위상의 제1 입력 신호와 상기 입력 신호에 대하여 반전된 위상의 제2 입력 신호를 생성하고, 상기 제1 입력 신호를 상기 제1 전계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제2 입력 신호를 상기 제2 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되고,
    상기 제1 전계 효과형 트랜지스터의 게이트―소스 간 전압이 일정값으로 되도록, 상기 동작 전압의 변화에 대응하여 상기 제1 입력 신호의 진폭값을 제어하는 입력 신호 제어 수단을 설치한 것을 특징으로 하는 디지털 증폭기.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1, 제2 전계 효과형 트랜지스터는 N 채널형이고, 상기 동작 전압은 정(正)전압인 것을 특징으로 하는 디지털 증폭기.
  4. 제1항에 있어서,
    상기 제1, 제2 전계 효과형 트랜지스터는 P 채널형이고, 상기 동작 전압은 부(負)전압인 것을 특징으로 하는 디지털 증폭기.
  5. 제1항에 있어서,
    펄스 부호 변조 형식의 입력 신호를 상기 펄스 폭 변조 형식의 입력 신호로 변환하는 펄스 폭 변조 변환 수단
    을 포함하고,
    상기 펄스 폭 변조 변환 수단은,
    상기 펄스 부호 변조 형식의 입력 신호를 입력받는 오버샘플링 필터와,
    상기 오버샘플링 필터의 출력 신호를 입력받아 상기 펄스 폭 변조 형식의 입력 신호를 생성하는 ΔΣ 변조 회로
    를 포함하는 것을 특징으로 하는 디지털 증폭기.
  6. 제1항에 있어서,
    펄스 부호 변조 형식의 입력 신호를 상기 펄스 폭 변조 형식의 입력 신호로 변환하는 펄스 폭 변조 변환 수단
    을 포함하고,
    상기 펄스 폭 변조 변환 수단의 전단에는, 상기 펄스 부호 변조 형식의 입력 신호를 구성하는 디지털 데이터를 비트 시프트함으로써 음량 조정을 행하는 음량 조정 수단이 형성되어 있는 것을 특징으로 하는 디지털 증폭기.
  7. 펄스 폭 변조 형식의 입력 신호에 기초하여 직류 전압으로 이루어지는 동작 전압을 스위칭함으로써 구동 신호를 출력하는 스위칭 수단과, 음량의 크기를 나타내는 음량 설정 데이터가 입력되어 상기 입력된 음성 설정 데이터에 대응하여 상기 동작 전압의 값을 제어하는 동작 전압 제어 수단을 구비한 디지털 증폭기로서,
    상기 스위칭 수단은, 제1, 제2 입력 신호 변환 수단과 상호 동일한 극성형인 제1, 제2, 제3, 제4 전계 효과형 트랜지스터를 갖고,
    상기 제1, 제3 전계 효과형 트랜지스터의 드레인은 상기 동작 전압에 접속되며,
    상기 제1 전계 효과형 트랜지스터의 소스와 상기 제2 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 제1 출력단에 공통 접속되고,
    상기 제3 전계 효과형 트랜지스터의 소스와 상기 제4 전계 효과형 트랜지스터의 드레인은 상기 구동 신호를 출력하는 상기 스위칭 수단의 제2 출력단에 공통 접속되며,
    상기 제2, 제4 전계 효과형 트랜지스터의 소스는 소정의 기준 전압에 접속되고,
    상기 제1 입력 신호 변환 수단은, 상기 입력 신호에 대하여 동일한 위상의 제1 입력 신호와 상기 입력 신호에 대하여 반전된 위상의 제2 입력 신호를 생성하며, 상기 제1 입력 신호를 상기 제1 전계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제2 입력 신호를 상기 제2 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되고,
    상기 제2 입력 신호 변환 수단은, 상기 입력 신호에 대하여 반전된 위상의 제3 입력 신호와 상기 입력 신호에 대하여 동일한 위상의 제4 입력 신호를 생성하고, 상기 제3 입력 신호를 상기 제3 전계 효과형 트랜지스터의 게이트에 공급함과 함께, 상기 제4 입력 신호를 상기 제4 전계 효과형 트랜지스터의 게이트에 공급하도록 구성되고,
    상기 제1 전계 효과형 트랜지스터의 게이트―소스 간 전압이 일정값으로 되도록, 상기 동작 전압의 변화에 대응하여 상기 제1 입력 신호의 진폭값을 제어함과 함께, 상기 제3 전계 효과형 트랜지스터의 게이트―소스 간 전압이 일정값으로 되도록, 상기 동작 전압의 변화에 대응하여 상기 제3 입력 신호의 진폭값을 제어하는 입력 신호 제어 수단을 설치한 것을 특징으로 하는 디지털 증폭기.
  8. 삭제
  9. 제7항에 있어서,
    상기 제1, 제2, 제3, 제4 전계 효과형 트랜지스터는 N 채널형이고, 상기 동작 전압은 정(正)전압인 것을 특징으로 하는 디지털 증폭기.
  10. 제7항에 있어서,
    상기 제1, 제2, 제3, 제4 전계 효과형 트랜지스터는 P 채널형이고, 상기 동작 전압은 부(負)전압인 것을 특징으로 하는 디지털 증폭기.
KR1020040074451A 2003-09-19 2004-09-17 디지털 증폭기 KR101053011B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003327741A JP3928728B2 (ja) 2003-09-19 2003-09-19 デジタルアンプ
JPJP-P-2003-00327741 2003-09-19

Publications (2)

Publication Number Publication Date
KR20050028825A KR20050028825A (ko) 2005-03-23
KR101053011B1 true KR101053011B1 (ko) 2011-07-29

Family

ID=34191376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074451A KR101053011B1 (ko) 2003-09-19 2004-09-17 디지털 증폭기

Country Status (4)

Country Link
US (1) US7170339B2 (ko)
EP (1) EP1517438B1 (ko)
JP (1) JP3928728B2 (ko)
KR (1) KR101053011B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967257B2 (ja) * 2005-06-03 2012-07-04 パナソニック株式会社 デジタルアンプ方法及びデジタルアンプ回路
US7495509B2 (en) * 2006-12-06 2009-02-24 Panasonic Corporation Co., Ltd. Audio power amplifier
JP2009033335A (ja) * 2007-07-25 2009-02-12 Sony Corp 増幅回路および増幅回路の制御方法、増幅装置、ならびに、再生装置
US8995691B2 (en) 2008-07-14 2015-03-31 Audera Acoustics Inc. Audio amplifier
JP5231151B2 (ja) * 2008-10-01 2013-07-10 ルネサスエレクトロニクス株式会社 デジタルアンプシステム
JP2011060394A (ja) * 2009-09-11 2011-03-24 Elpida Memory Inc 半導体装置及びデータ処理システム
US8295510B2 (en) * 2010-03-16 2012-10-23 Sound Cheers Limited Power-saving amplifying device
KR101067489B1 (ko) * 2010-04-13 2011-09-27 송병일 Ｏｐｔ에 ｃｌａｓｓ-ｄ 샘플링주파수를 공급하여 경량화된 전관방송증폭기
CN103873984A (zh) * 2012-12-13 2014-06-18 鸿富锦精密工业(武汉)有限公司 自动调节电子装置输出音量的系统及方法
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9559642B2 (en) 2015-01-02 2017-01-31 Logitech Europe, S.A. Audio delivery system having an improved efficiency and extended operation time between recharges or battery replacements
EP3402070B1 (en) 2017-05-11 2020-02-12 Infineon Technologies Austria AG Class d audio amplifier with adjustable gate drive
CN110649898B (zh) * 2019-10-21 2023-04-07 严添明 一种自动双向限幅宽带d类音频功率放大器的前置放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223965A (ja) * 1998-11-04 2000-08-11 Rohm Co Ltd オ―ディオ増幅回路およびこの回路を用いたオ―ディオ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992749A (en) * 1988-12-28 1991-02-12 Pioneer Electronic Corporation Pulse-width modulating amplifier circuit
US5767740A (en) * 1996-09-27 1998-06-16 Harris Corporation Switching amplifier closed loop dual comparator modulation technique
US5898340A (en) * 1996-11-20 1999-04-27 Chatterjee; Manjirnath A. High power efficiency audio amplifier with digital audio and volume inputs
US6388514B1 (en) * 1998-12-23 2002-05-14 International Rectifier Corporation Class D high voltage amplifier system with adaptive power supply
GB9911505D0 (en) * 1999-05-19 1999-07-14 New Transducers Ltd Transducer driver
JP2001202696A (ja) 2000-01-17 2001-07-27 Alpine Electronics Inc デジタルアンプ
SE0104403D0 (sv) * 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Attenuation control for digital power converters
AU2003252703A1 (en) * 2002-07-29 2004-02-25 Sharp Kabushiki Kaisha Volume adjustment device, digital amplifier, and digital signal reproducing device
US6925115B1 (en) * 2002-12-23 2005-08-02 Cirrus Logic, Inc. Apparatus and method for safely handling asychronous shutdown of pulsewidth modulated output

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223965A (ja) * 1998-11-04 2000-08-11 Rohm Co Ltd オ―ディオ増幅回路およびこの回路を用いたオ―ディオ装置

Also Published As

Publication number Publication date
EP1517438A1 (en) 2005-03-23
US20050062527A1 (en) 2005-03-24
KR20050028825A (ko) 2005-03-23
EP1517438B1 (en) 2011-07-20
JP2005094589A (ja) 2005-04-07
JP3928728B2 (ja) 2007-06-13
US7170339B2 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
JP2807853B2 (ja) 出力回路
KR101053011B1 (ko) 디지털 증폭기
US6175272B1 (en) Pulse—width modulation system
US8643436B2 (en) Multi-level boosted Class D amplifier
KR100618408B1 (ko) 디지털 앰프용 펄스 폭 변조기, 디지털 앰프의 팝 노이즈감소 방법 및 디지털 앰프
WO2007090164A2 (en) Systems and methods for pulse width modulating asymmetric signal levels
EP1825592B1 (en) A power multiplier apparatus and method
US10749486B2 (en) Class D amplifier current feedback
US6388477B1 (en) Switchable voltage follower and bridge driver using the same
US6844777B2 (en) Audio amplifier
US20090115519A1 (en) Power amplifier and its idling current setting circuit
JP4351882B2 (ja) デジタル電力増幅器
US11159132B2 (en) Class D amplifier stereo to mono converter
US7449948B2 (en) Amplifier
US20040183579A1 (en) Output control apparatus of pulse width modulator
JP2010063047A (ja) Ｄ級増幅器
JP2005210329A (ja) デジタルアンプ
JP2006101022A (ja) デジタルアンプ
KR101112977B1 (ko) 디지털 증폭기의 스위칭 장치 및 그 구동 방법
KR101112975B1 (ko) 디지털 증폭기의 스위칭 장치 및 그 구동 방법
JP3131255U (ja) 音声増幅器、電圧供給回路
JPH11205109A (ja) ドライブ回路
JP2010041680A (ja) Ｄ級増幅装置
JP2005006093A (ja) ディジタルアンプ及びこれを用いたオーディオ再生装置
JPH06141558A (ja) ブリッジ型インバータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140718

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee