KR101038929B1 - 상변화 기억 소자 및 그 제조방법 - Google Patents

상변화 기억 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101038929B1
KR101038929B1 KR1020090011328A KR20090011328A KR101038929B1 KR 101038929 B1 KR101038929 B1 KR 101038929B1 KR 1020090011328 A KR1020090011328 A KR 1020090011328A KR 20090011328 A KR20090011328 A KR 20090011328A KR 101038929 B1 KR101038929 B1 KR 101038929B1
Authority
KR
South Korea
Prior art keywords
film
phase change
active region
layer
contact
Prior art date
Application number
KR1020090011328A
Other languages
English (en)
Other versions
KR20100092118A (ko
Inventor
박해찬
최강식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090011328A priority Critical patent/KR101038929B1/ko
Publication of KR20100092118A publication Critical patent/KR20100092118A/ko
Application granted granted Critical
Publication of KR101038929B1 publication Critical patent/KR101038929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, I-타입의 활성영역을 포함하는 실리콘기판과, 상기 I-타입의 활성영역과 콘택되며, 상기 활성영역과 수직한 방향에 따라 형성된 워드라인과, 상기 워드라인과 콘택되는 활성영역 상부에 형성된 스위칭 소자와, 상기 스위칭 소자 상부에 적층으로 형성된 히터 및 상변화막 및 상기 상변화막과 콘택되며, 상기 활성영역의 방향에 따라 형성된 비트라인을 포함한다.

Description

상변화 기억 소자 및 그 제조방법{Phase Change RAM device and method of manufacturing the same}
본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 안정적인 워드라인을 형성할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM, PCRAM)에 대한 연구가 활발히 진행되고 있다.
상기 상변화 기억 소자는 전기적 신호를 이용하여 상변화 물질을 비정질 상(amorphous phase) 또는 결정질 상(crystalline phase)으로 변환시키는 것으로, 전기전도도의 차이를 이용하여 정보를 저장하고 읽는 메모리 소자이다.
도 1를 참조하여 종래의 상변화 기억 소자를 간략하게 설명하도록 한다.
도 1을 참조하면, 상변화 기억 소자는 N 타입의 불순물이 도핑된 실리콘기판 상부에 8개의 스트링(string) 구조로 형성된 수직 PN 다이오드를 포함하며, 상기 PN 다이오드와 콘택하는 히터 및 상변화막을 포함한다. 상기 히터는 상변화시 발생하는 열을 방출하는 역할을 하게 된다. 상부전극콘택에 의해 상변화막과 콘택하는 상부전극과 비트라인 금속배선(이하, '비트라인'이라 함)을 포함하며, 워드라인콘택들에 의해 실리콘기판과 콘택하는 워드라인 금속배선(이하, '워드라인'이라 함)을 포함한다.
전술한 바와 같이, 종래의 상변화 기억 소자는 저항이 큰 실리콘기판 부분을 워드라인으로 사용하지 못하고, 금속배선을 워드라인으로 사용하고 있다. 이처럼, 금속배선을 워드라인으로 사용함에 따라 실리콘기판과 워드라인을 연결시키는 워드라인콘택 형성 공정을 수행하고 있다.
그런데, 금속배선을 워드라인으로 사용함에 따라 형성되는 워드라인콘택들에 의해 공정 단계가 증가하는 현상 및 셀 사이즈가 증가하는 현상 등이 나타나고 있 고, 상기 워드라인콘택과 각각의 비트라인들과의 거리가 서로 다르게 되면서, 산포 불량 현상도 발생되고 있다.
본 발명은 공정 단계를 감소함과 아울러 공정 단순화를 이룰 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 산포 불량 현상을 억제할 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 다른 목적이 있다.
본 발명은, I-타입의 활성영역을 포함하는 실리콘기판; 상기 I-타입의 활성영역과 콘택되며, 상기 활성영역과 수직한 방향에 따라 형성된 워드라인; 상기 워드라인과 콘택되는 활성영역 상부에 형성된 스위칭 소자; 상기 스위칭 소자 상부에 적층으로 형성된 히터 및 상변화막; 및 상기 상변화막과 콘택되며, 상기 활성영역의 방향에 따라 형성된 비트라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 실리콘기판은 n형 불순물이 도핑된 것을 특징으로 한다.
상기 워드라인은 베리어막과 금속막 및 하드마스크막의 적층막을 포함하는 것을 특징으로 한다.
상기 워드라인 양측면에 스페이서가 형성된 것을 특징으로 한다.
상기 스위칭 소자는 실리콘막으로 구성된 수직 PN 다이오드를 포함하는 것을 특징으로 한다.
상기 스위칭 소자는 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 포함하는 것을 특징으로 한다.
상기 스위칭 소자와 히터 사이에 금속실리사이드막이 형성된 것을 특징으로 한다.
상기 스위칭 소자와 히터 및 상변화막은 콘택홀 내에 적층으로 형성된 것을 특징으로 한다.
상기 상변화막의 양측면에 스페이서가 형성된 것을 특징으로 한다.
또한, 본 발명은, I-타입의 활성영역을 포함하는 실리콘기판; 상기 I-타입의 활성영역과 콘택되며, 상기 활성영역과 수직한 방향에 따라 형성된 스위칭 소자; 상기 스위칭 소자 상부에 형성된 비트라인; 상기 비트라인과 콘택되는 활성영역 상부에 형성된 콘택; 상기 콘택 상부에 적층으로 형성된 히터 및 상변화막; 및 상기 상변화막과 콘택되며, 상기 활성영역의 방향에 따라 형성된 워드라인;을 포함하는 상변화 기억 소자를 제공한다.
여기서, 상기 실리콘기판은 n형 불순물이 도핑된 것을 특징으로 한다.
상기 스위칭 소자는 N형 폴리실리콘막과 P형 폴리실리콘막의 적층막으로 구성된 수직 PN 다이오드를 포함하는 것을 특징으로 한다.
상기 스위칭 소자는 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 포함하는 것을 특징으로 한다.
상기 비트라인은 금속막과 하드마스크막의 적층막을 포함하는 것을 특징으로 한다.
상기 스위칭 소자와 비트라인 양측면에 스페이서가 형성된 것을 특징으로 한다.
상기 상변화막의 양측면에 스페이서가 형성된 것을 특징으로 한다.
상기 콘택과 히터 및 상변화막은 콘택홀 내에 적층으로 형성된 것을 특징으로 한다.
게다가, 본 발명은, I-타입의 활성영역을 포함하는 실리콘기판 상에 베리어막과 금속막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막과 금속막 및 베리어막을 식각하여 상기 활성영역과 수직한 방향에 따라 활성영역과 콘택하는 워드라인을 형성하는 단계; 상기 워드라인 양측면에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 워드라인을 덮도록 실리콘기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 상기 워드라인과 콘택되는 활성영역의 표면 부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 스위칭 소자를 형성하는 단계; 상기 스위칭 소자가 형성된 콘택홀이 매립되지 않는 범위 내에서 상기 콘택홀 내에 상기 스위칭 소자와 콘택하는 히터를 형성하는 단계; 상기 히터가 형성된 콘택홀의 양측면에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 콘택홀 내에 상변화막을 매립시키는 단계; 및 상기 상변화막을 포함하여 상기 층간절연막 상에 상기 상변화막과 콘택하며, 상기 활성영역의 방향에 따라 비트라인을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 스위칭 소자를 형성하는 단계는, 상기 실리콘기판에 SEG 공정을 수행하여 상기 콘택홀 내에 N형 실리콘막을 형성하는 단계; 상기 N형 실리콘막 에 P형 불순물을 이온주입하여 상기 콘택홀 내에 N형 실리콘막 및 P형 실리콘막으로 구성된 수직 PN 다이오드를 형성하는 단계; 및 상기 PN 다이오드를 에치백하는 단계;로 수행하는 것을 특징으로 한다.
상기 에치백하는 단계 후, 상기 에치백된 PN 다이오드 상부에 금속실리사이드막을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
상기 스위칭 소자를 형성하는 단계는, 상기 실리콘기판의 활성영역에 N형 불순물을 이온주입하는 단계; 및 상기 N형 불순물이 이온주입된 활성영역 상에 금속실리사이드막을 형성하여 상기 N형 불순물이 이온주입된 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 형성하는 단계;로 수행하는 것을 특징으로 한다.
아울러, 본 발명은, I-타입의 활성영역을 포함하는 실리콘기판의 활성영역과 콘택되며, 상기 활성영역과 수직한 방향에 따라 라인 타입의 스위칭 소자를 형성하는 단계; 상기 스위칭 소자 상부에 비트라인을 형성하는 단계; 상기 스위칭 소자와 비트라인 양측면에 스페이서를 형성하는 단계; 상기 비트라인을 덮도록 실리콘기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 상기 스위칭 소자와 콘택되는 활성영역의 표면 부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되지 않는 범위 내에서 실리콘기판과 콘택하는 콘택을 형성하는 단계; 상기 콘택이 형성된 콘택홀 내에 상기 콘택과 콘택하는 히터를 형성하는 단계; 상기 히터가 형성된 콘택홀의 양측면에 스페이서를 형성하는 단계; 상기 스페이서가 형성된 콘택홀 내에 상변화막을 매립시키는 단계; 및 상기 상변화막을 포함 하여 상기 층간절연막 상에 상기 상변화막과 콘택하며, 상기 활성영역의 방향에 따라 워드라인을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.
여기서, 상기 스위칭 소자를 형성하는 단계는, 상기 실리콘기판 전면 상에 N형 폴리실리콘막과 P형 폴리실리콘막을 차례로 증착하는 단계; 및 상기 P형 폴리실리콘막과 N형 폴리실리콘막을 식각하여 N형 폴리실리콘막 및 P형 폴리실리콘막의 적층패턴으로 구성된 수직 PN 다이오드를 형성하는 단계;로 수행하는 것을 특징으로 한다.
상기 스위칭 소자를 형성하는 단계는, 상기 실리콘기판의 활성영역에 N형 불순물을 이온주입하는 단계; 및 상기 N형 불순물이 이온주입된 활성영역 상에 금속실리사이드막을 형성하여 상기 N형 불순물이 이온주입된 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 형성하는 단계;로 수행하는 것을 특징으로 한다.
상기 비트라인은 금속막과 하드마스크막의 적층막을 포함하는 것을 특징으로 한다.
본 발명은 워드라인콘택의 형성 공정없이 금속배선을 워드라인으로 사용하게 됨으로써, 공정 단계 감소 및 공정 단순화를 이룰 수 있다.
또한, 본 발명은 워드라인콘택에 의한 산포불량 현상을 억제할 수 있다.
게다가, 본 발명은 셀 사이즈의 감소 효과를 얻을 수 있다.
본 발명은 워드라인콘택을 형성하지 않고, 워드라인과 실리콘기판을 연결시키는 상변화 기억 소자를 구현한다.
상기 발명에 의하면, 상기 워드라인콘택의 형성 공정을 스킵함으로써, 공정 단계의 감소 및 공정 단순화를 이룰 수 있고, 셀 사이즈를 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a는 본 발명의 제1실시예에 따른 상변화 기억 소자를 도시한 평면도이고, 도 2b는 도 2a의 X-X'선을 따라 절단한 단면도로서, 이를 설명하면 다음과 같다.
도 2a 및 도 2b를 참조하면, 상기 상변화 기억 소자는, 실리콘기판(200)의 I-타입 활성영역(201)과 콘택되며, 상기 활성영역(201)과 수직한 방향에 따라 형성된 워드라인(WL)과 상기 워드라인(WL)과 콘택되는 활성영역(201) 상부에 형성된 스위칭 소자(230)를 포함한다. 상기 스위칭 소자(230)의 상부에 적층으로 형성된 히터(250) 및 상변화막(260)을 포함하며, 상기 상변화막(260)과 콘택되며, 상기 활성영역(201)의 방향에 따라 형성된 비트라인(BL)을 포함한다.
도 2b에 도시된 바와 같이, 상기 스위칭 소자(230)는 적층의 실리콘막으로 구성된 수직 PN 다이오드로 형성된다. 상기 스위칭 소자(230), 히터(250)와 상변화막(260)은 콘택홀 내에 적층으로 형성되며, 상기 상변화막(260)은 매립된 형태로 형성된다. 상기 워드라인(WL)은 베리어막(223)과 금속막(224) 및 하드마스크 막(225)의 적층막을 포함한다.
도 2a 및 도 2b에서 미설명된 도면부호 202는 소자분리막을, 211,261은 스페이서를, 240은 금속실리사이드막을 각각 나타낸다.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 4a 내지 도 4f는 도 3a 내지 도 3f의 X-X'선에 따라 절단한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
한편, 본 발명의 실시예에서는 상변화 기억 소자의 셀 지역에 대해서만 도시하고 설명하도록 한다.
도 3a 및 도 4a를 참조하면, I-타입의 활성영역(201) 및 상기 활성영역(201)을 서로 절연시키는 소자분리막(202)을 포함하는 실리콘기판(200) 상에 베리어막(223)과 금속막(224) 및 하드마스크막(225)을 차례로 증착한 후, 상기 하드마스크막(225)과 금속막(224) 및 베리어막(223)을 식각하여 상기 활성영역(201)과 수직한 방향에 따라 활성영역과 콘택하는 워드라인을 형성한다. 상기 워드라인(WL)은 워드라인의 일측면이 활성영역(201)의 끝단과 맞닿도록 배치되며, 워드라인(WL)의 폭은 적어도 활성영역(201)의 1/2 폭과 동일하도록 한다.
여기서, 상기 베리어막(223)과 금속막(224) 및 하드마스크막(225)은 상변화 기억 소자의 주변 지역 및 코어 지역의 게이트 형성 공정을 이용하여 형성한다. 즉, 주변 지역 및 코어 지역의 게이트 형성 공정시 본 발명에 따른 워드라인을 형성한다.
구체적으로, 도 5a 및 도 5b를 참조하여 주변 지역 및 코어 지역의 게이트ㅇ 의 형성 공정과, 셀 지역의 워드라인 형성 공정을 설명하도록 한다.
도 5a를 참조하면, 소자분리막(202) 및 활성영역(201)을 포함하며, 주변 지역과 코어 지역 및 셀 지역의 실리콘기판(200) 상에 게이트절연막(221), 폴리실리콘막(222)을 증착한 후, 주변 지역 및 코어 지역만 남겨두고 셀 지역에 형성된 폴리실리콘막 및 게이트절연막을 제거한다.
도 5b를 참조하면, 주변 지역과 코어 지역의 폴리실리콘막(222) 및 상기 셀 지역의 실리콘기판(200) 상에 베리어막(223)과 금속막(224) 및 하드마스크막(225)을 증착한 후, 상기 주변 지역과 코어 지역 및 셀 지역에 형성된 하드마스크막(225), 금속막(224), 베리어막(223)과 폴리실리콘막(222) 및 게이트절연막(221)을 식각하여, 상기 주변 지역 및 코어 지역에는 게이트절연막(221), 폴리실리콘막(222), 베리어막(223)과 금속막(224) 및 하드마스크막(225)으로 구성된 게이트(120)를 형성하고, 동시에 셀 지역에 베리어막(223)과 금속막(224) 및 하드마스크막(225)으로 구성된 워드라인(WL)을 형성한다.
이처럼, 본 발명은 상기 워드라인(WL)을 주변 지역 및 코어 지역의 게이트 형성 공정을 이용하여 형성함으로써, 워드라인콘택을 형성하기 위한 추가적인 공정이 필요치 않게 된다.
도 3b 및 도 4b를 참조하면, 상기 워드라인(WL)을 포함한 실리콘기판의 전면 상에 질화막을 증착한 후, 상기 질화막을 식각하여 상기 워드라인(WL) 양측면에 스페이서(211)를 형성한다. 그런다음, 상기 스페이서(211)가 형성된 워드라인(WL)을 덮도록 실리콘기판 전면 상에 층간절연막(220)을 형성한 후, 상기 층간절연막(220) 을 식각하여 상기 워드라인(WL)과 콘택되는 활성영역의 표면 부분을 노출시키는 콘택홀(220H)을 형성한다. 상기 콘택홀(220H)은 워드라인(WL)의 일측면에 형성된다.
도 3c 및 도 4c를 참조하면, 상기 콘택홀(220H)이 형성된 실리콘기판에 SEG 공정 및 이온주입 공정을 수행하여 상기 콘택홀(220H) 내에 수직 PN 다이오드로 구성된 스위칭 소자(230)를 형성한다. 구체적으로, 상기 콘택홀(220H)이 형성된 실리콘기판에 SEG 공정을 수행하여 상기 콘택홀(220H) 내에 N형 실리콘막을 형성한 후, 상기 N형 실리콘막에 P형 불순물을 이온주입하여 상기 콘택홀 내에 N형 실리콘막 및 P형 실리콘막으로 구성된 스위칭 소자인 수직 PN 다이오드를 형성한다. 그런다음, 상기 PN 다이오드를 에치백한다.
도 3d 및 도 4d를 참조하면, 상기 스위칭 소자(230)가 형성된 실리콘기판의 전면 상에 금속막을 증착한 후, 상기 금속막에 열공정을 수행하여 상기 스위칭 소자(230) 표면 상에 금속실리사이드막(240)을 형성한다. 그런다음, 상기 금속실리사이드막(240)이 형성된 실리콘기판에 히터용 물질을 증착한 후, 상기 히터용 물질을 에치백하여 상기 콘택홀이 매립되지 않는 범위 내에서 상기 금속실리사이드막(240) 상에 스위칭 소자(240)와 콘택하는 히터(250)를 형성한다.
도 3e 및 도 4e를 참조하면, 상기 히터(250)가 형성된 콘택홀(220H)의 전면 상에 스페이서 절연막을 증착한 후, 상기 절연막을 에치백하여 상기 콘택홀(220H)의 양측면에 스페이서(261)를 형성한다. 그런다음. 상기 스페이서(261)가 형성된 콘택홀 내에 상변화막(260)을 매립시킨다.
도 3f 및 도 4f를 참조하면, 상기 상변화막(260)을 포함하여 층간절연막 상 에 비트라인 금속막을 증착한 후, 상기 금속막을 식각하여 상기 활성영역(201)의 방향에 따라 상변화막(260)과 콘택하는 비트라인 도전패턴(이하, '비트라인'라 함)을 형성하여, 이로써, 본 발명의 제1실시예에 따른 상변화 기억 소자를 제조한다.
전술한 바와 같이, 본 발명은 주변 지역 및 코어 지역의 게이트 형성 공정을 이용하여 셀 지역에 워드라인을 형성함으로써, 추가적인 워드라인콘택의 형성 공정을 스킵할 수 있다.
또한, 본 발명은 스위칭 소자인 수직 PN 다이오드를 패터닝 공정이 아닌 자기정렬콘택(Self Align Contact: SAC) 공정을 수행함으로써, 소자의 고집적화에 유용하다.
한편, 도 15a 및 도 15b에 도시된 상변화 기억 소자는, 상기 워드라인(WL)을 I-타입 활성영역의 방향에 따라 형성하되, 상기 워드라인의 일측면이 한 쌍의 활성 영역 끝단에 닿도록 형성하며, 즉, 서로 마주보는 활성영역 끝단에 닿도록 형성하고, 한 쌍의 활성영역 사이의 소자분리막(202) 상에 형성할 수 있다. 상기 스위칭 소자(230)와 히터(250) 및 상변화막(260)은 워드라인(WL)이 형성된 활성영역의 일측면에 형성한다.
도 6a는 본 발명의 제2실시예에 따른 상변화 기억 소자를 도시한 평면도이고, 도 6b는 도 6a의 X-X'선을 따라 절단한 단면도로서, 이를 설명하면 다음과 같다.
도 6a 및 6b를 참조하면, 상기 상변화 기억 소자는, 실리콘기판(200)의 I-타 입 활성영역(201)과 콘택하는 워드라인(WL), 스위칭 소자(230), 콘택(231), 히터(250), 상변화막(260) 및 비트라인(BL)을 포함한다. 본 실시예에서, 워드라인(WL), 히터(250), 상변화막(260), 비트라인(BL)은 앞서 도 2a 및 도 2b를 통해 설명한 상변화 기억 소자와 실질적으로 동일한 구성 요소를 갖는 바, 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.
도 6b에 도시된 바와 같이, 상기 스위칭 소자(230)는 활성영역의 표면(230N)과 금속실리사이드막(230P)으로 구성된 쇼트키 다이오드를 포함한다. 상기 쇼트키 다이오드의 표면 상에 콘택(231)이 형성된다.
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방을 설명하기 위한 공정별 평면도이고, 도 8a 내지 도 8f는 도 7a 내지 도 7f의 X-X'선에 따라 절단한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 7a 및 도 8a를 참조하면, I-타입의 활성영역(201) 및 소자분리막(202)을 포함하는 실리콘기판(200) 상에 상기 활성영역과 수직한 방향에 따라 활성영역과 콘택하는 워드라인(WL)을 형성한다. 상기 워드라인(WL)은 베리어막(223)과 금속막(224) 및 하드마스막(225)의 적층막으로 형성한다.
도 7b 및 도 8b를 참조하면, 상기 워드라인(WL)의 양측면에 스페이서(211)를 형성한 후, 상기 스페이서(211)가 형성된 실리콘기판 전면 상에 콘택홀(220H)을 포함한 층간절연막(220)을 형성한다,
도 7c 및 도 8c를 참조하면, 상기 콘택홀(220H)이 형성된 실리콘기판에 불순 물 이온주입 및 실리사이드 공정을 수행하여 상기 실리콘기판 상에 쇼트키 다이오드로 구성된 스위칭 소자(230)를 형성한다.
구체적으로, 상기 콘택홀(220H)이 형성된 활성영역에 N형 불순물 이온주입을 수행한 후, 상기 불순물이 이온주입된 활성영역(230N) 상에 금속막을 증착한다. 그런다음, 상기 금속막에 열처리 공정을 수행하여 상기 활성영역(230N) 상에 금속실리사이드막(230P)을 형성하여, 이로써, 상기 N형 불순물이 이온주입된 활성영역의 표면(230N)과 금속실리사이드막(230P)으로 구성된 쇼트키 다이오드를 형성한다.
도 7d 및 도 8d를 참조하면, 상기 스위칭 소자(230)가 형성된 콘택홀 내에 상기 콘택홀이 매립되지 않는 범위 내에서 스위칭 소자(230)와 콘택하는 콘택(231)을 형성한다. 상기 콘택(231)은 텅스텐막을 포함한다. 그런다음, 상기 콘택홀(220H)이 매립되지 않는 범위 내에서 상기 콘택(231) 상에 히터(250)를 형성한다.
도 7e 및 도 8e를 참조하면, 상기 히터(250)가 형성된 콘택홀의 양측면에 스페이서(261)를 형성한 후, 상기 스페이서(261)가 형성된 콘택홀 내에 상변화막(260)을 매립시킨다.
도 7f 및 도 8f를 참조하면, 상기 상변화막(260) 상에 상기 활성영역의 방향에 따라 상변화막(260)과 콘택하는 비트라인(BL)을 형성하여, 이로써, 본 발명의 제2실시예에 따른 상변화 기억 소자를 제조한다.
본 실시예에서, 상기 활성영역(201), 소자분리막(202), 워드라인(WL), 콘택홀(220H)을 포함한 층간절연막(220), 스페이서(211,261), 히터(250), 상변화 막(260), 비트라인(BL)은 앞서 도 3a 내지 도 3f, 도 4a 내지 도 4f를 통해 설명한 상변화 기억 소자의 구성 요소와 동일한 바, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 부호를 부여하기로 한다.
한편, 도 16a 및 도 16b에 도시된 상변화 기억 소자는, 상기 워드라인(WL)을 I-타입 활성영역의 수직한 방향에 따라 형성하되, 상기 워드라인의 일측면이 한 쌍의 활성 영역 끝단에 닿도록 형성하며, 즉, 서로 마주보는 활성영역 끝단에 닿도록 형성하고, 한 쌍의 활성영역 사이의 소자분리막(202) 상에 형성할 수 있다. 상기 스위칭 소자(230)와 히터(250) 및 상변화막(260)은 워드라인(WL)이 형성된 활성영역의 일측면에 형성한다.
그런데, 도 15a, 15b, 16a 및 16b에 도시된 바와 같이, 상기 워드라인(WL)을 한 쌍의 활성 영역에 서로 마주보는 끝단에 닿도록 형성하며, 한 쌍의 활성영역 사이의 소자분리막 상에 형성하는 경우에는, 선택된 비트라인과 선택되지 않은 워드라인 간에 쇼트가 발생할 수 있다. 이를 방지하기 위하여, 도 15c 및 도 16c에 도시된 바와 같이, 상기 워드라인(WL)의 하단 부분, 즉, 워드라인이 형성되는 활성영역 부분에 두꺼운 두께의 산화막(211)을 형성하여 쇼트를 방지할 수 있다. 상기 산화막(211)은 앞서 설명한 주변 지역 및 코어 지역에 게이트를 형성하는 공정에서 사용되는 게이트절연막을 사용한다.
도 9a는 본 발명의 제3실시예에 따른 상변화 기억 소자를 도시한 평면도이 고, 도 9b는 도 9a의 X-X'선을 따라 절단한 단면도로서, 이를 설명하면 다음과 같다.
도 9a 및 도 9b를 참조하면, 상기 상변화 기억 소자는, 실리콘기판의 I-타입의 활성영역(201)과 콘택되며, 상기 활성영역(201)과 수직한 방향에 따라 형성된 스위칭 소자(230) 및 상기 스위칭 소자(230) 상부에 형성된 비트라인(BL)을 포함한다. 상기 비트라인(BL)과 콘택되는 활성영역(201) 상부에 형성된 콘택(231), 히터(250) 및 상변화막(260)을 포함하며, 상기 상변화막(260)과 콘택되며, 상기 활성영역의 방향에 따라 형성된 워드라인(WL)을 포함한다.
도 9b에 도시된 바와 같이, 상기 스위칭 소자(230)는 N형 폴리실리콘막(23N)과 P형 폴리실리콘막(23P)으로 구성된 수직 PN 다이오드로 형성된다. 상기 콘택(231)과 히터(250) 및 상변화막(260)은 콘택홀 내에 적층으로 형성된다. 상기 상변화막(260)은 매립된 형태로 형성된다. 상기 비트라인(WL)은 금속막(224) 및 하드마스크막(225)의 적층막을 포함한다.
도 9a 및 도 9b에서 미설명된 도면부호 202는 소자분리막을, 211,261은 스페이서를 각각 나타낸다.
도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 11a 내지 도 11f는 도 10a 내지 도 10f의 X-X'선에 따라 절단한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 10a 및 도 11a를 참조하면, I-타입의 활성영역(201) 및 상기 활성영 역(201)을 서로 절연시키는 소자분리막(202)을 포함하는 실리콘기판(200) 상에 N형 폴리실리콘막(23N), P형 폴리실리콘막(23P)과 금속막(224) 및 하드마스크막(225)을 차례로 증착한다. 그런다음, 상기 하드마스크막(225), 금속막(224)과 P형 폴리실리콘막(23P) 및 N형 폴리실리콘막(23N)을 식각하여 상기 활성영역(201)과 수직한 방향에 따라 N형 폴리실리콘막(23N)과 P형 폴리실리콘막(23P)의 적층막으로 구성되며, 활성영역(201)과 콘택하는 라인 타입의 스위칭 소자(230)와 형성함과 아울러, 상기 스위칭 소자(230) 상부에 금속막(224)과 하드마스크막(225)의 적층막으로 구성된 비트라인(BL)을 형성한다.
도 10b 및 도 11b를 참조하면, 상기 스위칭 소자(230) 및 비트라인(BL)이 형성된 실리콘기판의 전면 상에 질화막을 증착한 후, 상기 질화막을 식각하여 상기 스위칭 소자(230) 및 비트라인(BL) 양측면에 스페이서(211)를 형성한다. 그런다음, 상기 스페이서(211)가 형성된 비트라인(BL)을 덮도록 실리콘기판 전면 상에 층간절연막(220)을 형성한 후, 상기 층간절연막(220)을 식각하여 상기 스위칭 소자(230)와 콘택되는 활성영역(201)의 표면 부분을 노출시키는 콘택홀(220H)을 형성한다. 상기 콘택홀(220H)은 스위칭 소자(230)의 일측면에 형성된다.
도 10c 및 도 11c를 참조하면, 상기 콘택홀(220H)이 형성된 실리콘기판에 콘택(231)을 형성한다. 바람직하게는, 상기 콘택홀(220H)이 매립되지 않는 범위 내에서 콘택(231)을 형성한다. 상기 콘택(231)은 텅스텐막을 포함한다.
도 10d 및 도 11d를 참조하면, 상기 콘택(231)이 형성된 실리콘기판에 히터용 물질을 증착한 후, 상기 히터용 물질을 에치백하여 상기 콘택홀이 매립되지 않 는 범위 내에서 상기 콘택(231) 상에 히터(250)를 형성한다.
도 10e 및 도 11e를 참조하면, 상기 히터(250)가 형성된 콘택홀(220H)의 전면 상에 스페이서 절연막을 증착한 후, 상기 절연막을 에치백하여 상기 콘택홀(220H)의 양측면에 스페이서(261)를 형성한다. 그런다음, 상기 스페이서(261)가 형성된 콘택홀 내에 상변화막(260)을 매립시킨다.
도 10f 및 도 11f를 참조하면, 상기 상변화막(260)을 포함하여 층간절연막(220) 상에 워드라인 금속막을 증착한 후, 상기 금속막을 식각하여 상기 활성영역(201)의 방향에 따라 상변화막(260)과 콘택하는 워드라인(WL)을 형성하여, 이로써, 본 발명의 제3실시예에 따른 상변화 기억 소자를 제조한다.
한편, 도 17a 및 도 17b에 도시된 상변화 기억 소자는, 상기 스위칭 소자(230) 및 비트라인(BL)을 I-타입 활성영역(201)의 수직한 방향에 따라 형성하되, 상기 스위칭(230) 소자 및 비트라인(BL)의 일측면이 한 쌍의 활성 영역 끝단에 닿도록 형성하며, 즉, 서로 마주보는 활성영역 끝단에 닿도록 형성하고, 한 쌍의 활성영역 사이의 소자분리막(202) 상에 형성할 수 있다. 상기 콘택(231)과 히터(250) 및 상변화막(260)은 비트라인이 형성된 활성영역의 일측면에 형성한다.
도 12a는 본 발명의 제4실시예에 따른 상변화 기억 소자를 도시한 평면도이고, 도 12b는 도 12a의 X-X'선을 따라 절단한 단면도로서, 이를 설명하면 다음과 같다.
도 12a 및 12b를 참조하면, 상기 상변화 기억 소자는, 실리콘기판(200)의 I- 타입 활성영역(201)과 콘택하는 스위칭 소자(230), 비트라인(BL), 콘택(231), 히터(250), 상변화막(260), 워드라인(WL)을 포함한다. 본 실시예에서, 비트라인(BL), 콘택(231), 히터(250), 상변화막(260), 워드라인(WL)은 앞서 도 10a 및 도 10b를 통해 설명한 상변화 기억 소자와 실질적으로 동일한 구성 요소를 갖는 바, 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.
도 12b에 도시된 바와 같이, 상기 스위칭 소자(230)는 활성영역의 표면(230N)과 금속실리사이드막(230P)으로 구성된 쇼트키 다이오드를 포함한다.
도 13a 내지 도 13f는 본 발명의 제4실시예에 따른 상변화 기억 소자의 제조방을 설명하기 위한 공정별 평면도이고, 도 14a 내지 도 14f는 도 13a 내지 도 13f의 X-X'선에 따라 절단한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 13a 및 도 14a를 참조하면, I-타입의 활성영역(201) 및 상기 활성영역(201)을 서로 절연시키는 소자분리막(202)을 포함하는 실리콘기판(200)에 N형 불순물 이온주입을 수행한 후, 상기 불순물이 이온주입된 활성영역(230N) 상에 금속막을 증착한다. 그런다음, 상기 금속막에 열처리 공정을 수행하여 상기 불순물이 이온주입된 활성영역(230N) 상에 금속실리사이드막(230P)을 형성하고, 이로써, 상기 활성영역과 수직한 방향에 따라 상기 N형 불순물이 이온주입된 활성영역의 표면(230N)과 금속실리사이드막(230P)으로 구성된 쇼트키 다이오드를 형성한다. 다음으로, 상기 스위칭 소자(230) 상부에 금속막(224)과 하드마스크막(225)의 적층막으 로 구성된 비트라인(BL)을 형성한다.
도 13b 및 도 14b를 참조하면, 상기 스위칭 소자(230) 및 비트라인(BL) 양측면에 스페이서(211)를 형성한 후, 상기 스페이서(211)가 형성된 비트라인(BL)을 덮도록 실리콘기판 전면 상에 층간절연막(220)을 형성한다. 그런다음, 상기 층간절연막(220)을 식각하여 상기 스위칭 소자(230)와 콘택되는 활성영역(201)의 표면 부분을 노출시키는 콘택홀(220H)을 형성한다.
도 13c 및 도 14c를 참조하면, 상기 콘택홀(220H)이 매립되지 않는 범위 내에서 상기 콘택홀(220H) 내에 콘택(231)을 형성한다.
도 13d 및 도 14d를 참조하면, 상기 콘택홀(220H)이 매립되지 않는 범위 내에서 콘택(231) 상에 히터(250)를 형성한다.
도 13e 및 도 14e를 참조하면, 상기 히터(250)가 형성된 콘택홀의 양측면에 스페이서(261)를 형성한 후, 상기 스페이서(261)가 형성된 콘택홀(220H) 내에 상변화막(260)을 매립시킨다.
도 13f 및 도 14f를 참조하면, 상기 상변화막(260)을 포함하여 층간절연막(220) 상에 상기 활성영역(201)의 방향에 따라 상변화막(260)과 콘택하는 워드라인(WL)을 형성하여, 이로써, 본 발명의 제4실시예에 따른 상변화 기억 소자를 제조한다.
본 실시예에서, 상기 활성영역(201), 소자분리막(202), 비트라인(BL), 콘택홀(220H)을 포함한 층간절연막(220), 스페이서(211,261), 콘택(231), 히터(250), 상변화막(260), 워드라인(WL)은 앞서 도 10a 내지 도 10f, 도 11a 내지 도 11f를 통해 설명한 상변화 기억 소자의 구성 요소와 동일한 바, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 부호를 부여하기로 한다.
한편, 도 18a 및 도 18b에 도시된 상변화 기억 소자는, 상기 스위칭 소자(230) 및 비트라인(BL)을 I-타입 활성영역(201)의 수직한 방향에 따라 형성하되, 상기 스위칭(230) 소자 및 비트라인(BL)의 일측면이 한 쌍의 활성 영역 끝단에 닿도록 형성하며, 즉, 서로 마주보는 활성영역 끝단에 닿도록 형성하고, 한 쌍의 활성영역 사이의 소자분리막(202) 상에 형성할 수 있다. 상기 콘택(231)과 히터(250) 및 상변화막(260)은 비트라인(WL)이 형성된 활성영역의 일측면에 형성한다.
그런데, 도 17a, 17b, 18a 및 18b에 도시된 바와 같이, 상기 스위칭 소자(230)와 비트라인(BL)을 한 쌍의 활성 영역에 서로 마주보는 끝단에 닿도록 형성하며, 한 쌍의 활성영역 사이의 소자분리막(202) 상에 형성하는 경우에는, 선택된 워드라인과 선택되지 않은 비트라인 간에 쇼트가 발생할 수 있다. 이를 방지하기 위하여, 도 17c 및 도 18c에 도시된 바와 같이, 상기 스위칭 소자(230)의 하단 부분, 즉, 스위칭 소자가 형성되는 실리콘기판 부분에 두꺼운 두께의 산화막(211)을 형성하여 쇼트를 방지할 수 있다. 상기 산화막(211)은 앞서 설명한 주변 지역 및 코어 지역에 게이트를 형성하는 공정에서 사용되는 게이트절연막을 사용한다.
상기에 전술한 바와 같이, 본 발명은 워드라인콘택을 형성하지 않고, 실리콘기판과 워드라인을 서로 연결시킬 수 있으므로, 공정 단계 감소 및 공정 단순화를 이룰 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 상변화 기억 소자를 나타낸 공정 단면도.
도 2a는 본 발명의 제1실시예에 따른 상변화 기억 소자를 나타낸 평면도이고, 도 2b는 도 2a의 X-X'선에 따라 절단한 단면도.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 4a 내지 도 4f는 도 3a 내지 도 3f의 X-X'선에 따라 절단한 공정별 단면도이다.
도 5a 및 도 5b는 주변 지역과 코어 지역 게이트 형성 공정 및 셀 지역의 워드라인 형성 공정을 설명하기 위한 공정별 단면도.
도 6a는 본 발명의 제2실시예에 따른 상변화 기억 소자를 나타낸 평면도이고, 도 6b는 도 6a의 X-X'선에 따라 절단한 단면도.
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 8a 내지 도 8f는 도 7a 내지 도 7f의 X-X'선에 따라 절단한 공정별 단면도.
도 9a는 본 발명의 제3실시예에 따른 상변화 기억 소자를 나타낸 평면도이고, 도 9b는 도 9a의 X-X'선에 따라 절단한 단면도.
도 10a 내지 도 10f는 본 발명의 제3실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 11a 내지 도 11f는 도 10a 내지 도 10f의 X-X'선에 따라 절단한 공정별 단면도.
도 12a는 본 발명의 제4실시예에 따른 상변화 기억 소자를 나타낸 평면도이 고, 도 12b는 도 12a의 X-X'선에 따라 절단한 단면도.
도 13a 내지 도 13f는 본 발명의 제2실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 평면도이고, 도 14a 내지 도 14f는 도 13a 내지 도 13f의 X-X'선에 따라 절단한 공정별 단면도.
도 15a 내지 도 15c는 다른 발명에 따른 상변화 기억 소자를 설명하기 위한 공정 단면도.
도 16a 내지 도 16c는 또 다른 발명에 따른 상변화 기억 소자를 설명하기 위한 공정 단면도.
도 17a 내지 도 17c는 또 다른 발명에 따른 상변화 기억 소자를 설명하기 위한 공정 단면도.
도 18a 내지 도 18c는 다른 발명에 따른 상변화 기억 소자를 설명하기 위한 공정 단면도.

Claims (25)

  1. I-타입의 활성영역을 포함하는 실리콘기판;
    상기 I-타입의 활성영역과 콘택되며, 상기 활성영역과 수직한 방향에 따라 형성된 워드라인;
    상기 워드라인과 콘택되는 활성영역 상부에 형성된 스위칭 소자;
    상기 스위칭 소자 상부에 적층으로 형성된 히터 및 상변화막; 및
    상기 상변화막과 콘택되며, 상기 활성영역의 방향에 따라 형성된 비트라인;
    을 포함하고,
    상기 워드라인은 주변 지역 및 코어 지역과 셀 지역의 상기 실리콘기판 상에 게이트절연막 및 폴리실리콘막을 증착한 후, 상기 셀 지역에 증착된 게이트절연막 및 폴리실리콘막을 식각하고, 상기 주변 지역 및 코어 지역에 증착된 폴리실리콘막 및 상기 식각으로 노출된 실리콘기판 상에 베리어막, 금속막 및 하드마스크막을 증착한 후 식각하여 상기 노출된 실리콘기판 상에 증착된 베리어막, 금속막 및 하드 마스크막의 적층으로 형성되는 것을 특징으로 하는 상변화 기억 소자.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 실리콘기판은 n형 불순물이 도핑된 것을 특징으로 하는 상변화 기억 소자.
  3. 삭제
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 워드라인 양측면에 스페이서가 형성된 것을 특징으로 하는 상변화 기억 소자.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 스위칭 소자는 실리콘막으로 구성된 수직 PN 다이오드를 포함하는 것을 특징으로 하는 상변화 기억 소자.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 스위칭 소자는 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 포함하는 것을 특징으로 하는 상변화 기억 소자.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 스위칭 소자와 히터 사이에 금속실리사이드막이 형성된 것을 특징으로 하는 상변화 기억 소자.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 스위칭 소자와 히터 및 상변화막은 콘택홀 내에 적층으로 형성된 것을 특징으로 하는 상변화 기억 소자.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 상변화막의 양측면에 스페이서가 형성된 것을 특징으로 하는 상변화 기 억 소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 주변 지역 및 코어 지역과 셀 지역의 실리콘기판 상에 게이트절연막 및 폴리실리콘막을 증착한 후, 상기 셀 지역에 증착된 게이트절연막 및 폴리실리콘막을 식각하는 단계;
    상기 주변 지역 및 코어 지역에 증착된 폴리실리콘막 및 상기 식각으로 노출된 I-타입의 활성영역을 포함하는 상기 실리콘기판 상에 베리어막과 금속막 및 하드마스크막을 차례로 형성하는 단계;
    상기 하드마스크막과 금속막 및 베리어막을 식각하여 상기 활성영역과 수직한 방향에 따라 활성영역과 콘택하는 워드라인을 형성하는 단계;
    상기 워드라인 양측면에 스페이서를 형성하는 단계;
    상기 스페이서가 형성된 워드라인을 덮도록 실리콘기판 전면 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 워드라인과 콘택되는 활성영역의 표면 부분을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 내에 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자가 형성된 콘택홀이 매립되지 않는 범위 내에서 상기 콘택홀 내에 상기 스위칭 소자와 콘택하는 히터를 형성하는 단계;
    상기 히터가 형성된 콘택홀의 양측면에 스페이서를 형성하는 단계;
    상기 스페이서가 형성된 콘택홀 내에 상변화막을 매립시키는 단계; 및
    상기 상변화막을 포함하여 상기 층간절연막 상에 상기 상변화막과 콘택하며, 상기 활성영역의 방향에 따라 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 18 항에 있어서,
    상기 스위칭 소자를 형성하는 단계는,
    상기 실리콘기판에 SEG 공정을 수행하여 상기 콘택홀 내에 N형 실리콘막을 형성하는 단계;
    상기 N형 실리콘막에 P형 불순물을 이온주입하여 상기 콘택홀 내에 N형 실리콘막 및 P형 실리콘막으로 구성된 수직 PN 다이오드를 형성하는 단계; 및
    상기 PN 다이오드를 에치백하는 단계;
    로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 19 항에 있어서,
    상기 에치백하는 단계 후, 상기 에치백된 PN 다이오드 상부에 금속실리사이드막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제 18 항에 있어서,
    상기 스위칭 소자를 형성하는 단계는,
    상기 실리콘기판의 활성영역에 N형 불순물을 이온주입하는 단계; 및
    상기 N형 불순물이 이온주입된 활성영역 상에 금속실리사이드막을 형성하여 상기 N형 불순물이 이온주입된 활성영역의 표면과 금속실리사이드막으로 구성된 쇼트키 다이오드를 형성하는 단계;
    로 수행하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020090011328A 2009-02-12 2009-02-12 상변화 기억 소자 및 그 제조방법 KR101038929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090011328A KR101038929B1 (ko) 2009-02-12 2009-02-12 상변화 기억 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090011328A KR101038929B1 (ko) 2009-02-12 2009-02-12 상변화 기억 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100092118A KR20100092118A (ko) 2010-08-20
KR101038929B1 true KR101038929B1 (ko) 2011-06-07

Family

ID=42757061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090011328A KR101038929B1 (ko) 2009-02-12 2009-02-12 상변화 기억 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101038929B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263425A (ja) * 1994-03-25 1995-10-13 Sony Corp 積層配線のドライエッチング方法
KR100390976B1 (ko) 2001-03-28 2003-07-12 주식회사 하이닉스반도체 메모리 소자
KR20040107487A (ko) * 2002-04-04 2004-12-20 가부시끼가이샤 도시바 상-변화 메모리 디바이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263425A (ja) * 1994-03-25 1995-10-13 Sony Corp 積層配線のドライエッチング方法
KR100390976B1 (ko) 2001-03-28 2003-07-12 주식회사 하이닉스반도체 메모리 소자
KR20040107487A (ko) * 2002-04-04 2004-12-20 가부시끼가이샤 도시바 상-변화 메모리 디바이스

Also Published As

Publication number Publication date
KR20100092118A (ko) 2010-08-20

Similar Documents

Publication Publication Date Title
US7804703B2 (en) Phase change memory device having Schottky diode and method of fabricating the same
US8039298B2 (en) Phase changeable memory cell array region and method of forming the same
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
CN101872745A (zh) 半导体存储器件及其制造方法
KR100973275B1 (ko) 상변화 기억 소자 및 그의 제조방법
US8501574B2 (en) Resistive memory device and manufacturing method thereof and operating method thereof
US10411018B2 (en) SRAM memory cell and SRAM memory with conductive interconnect
KR100650752B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100967680B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100979235B1 (ko) 상변화 기억 소자 및 그의 제조방법
US20160104746A1 (en) Methods of fabricating a variable resistance memory device using masking and selective removal
KR101038929B1 (ko) 상변화 기억 소자 및 그 제조방법
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100929633B1 (ko) 상변화 기억 소자
KR100728982B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100997783B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101097866B1 (ko) 상변화 기억 소자의 제조방법
KR101096436B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101069282B1 (ko) 상변환 기억 소자의 제조방법
KR20090001193A (ko) 상 변화 기억 소자 및 그의 제조방법
KR100680976B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101155093B1 (ko) 반도체 메모리 장치
KR101026480B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20100052313A (ko) 상변환 기억 소자의 제조방법
KR20100130072A (ko) 상변화 기억 소자의 스위칭 소자 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee