KR100989615B1 - 태양전지 - Google Patents

태양전지 Download PDF

Info

Publication number
KR100989615B1
KR100989615B1 KR1020090115050A KR20090115050A KR100989615B1 KR 100989615 B1 KR100989615 B1 KR 100989615B1 KR 1020090115050 A KR1020090115050 A KR 1020090115050A KR 20090115050 A KR20090115050 A KR 20090115050A KR 100989615 B1 KR100989615 B1 KR 100989615B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
buffer layer
solar cell
Prior art date
Application number
KR1020090115050A
Other languages
English (en)
Inventor
이홍철
문세연
안세원
유동주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to JP2012505799A priority Critical patent/JP5898062B2/ja
Priority to EP10813861.1A priority patent/EP2386124B1/en
Priority to CN201080010764.9A priority patent/CN102341919B/zh
Priority to PCT/KR2010/000156 priority patent/WO2011027951A1/en
Priority to US12/709,307 priority patent/US20110048533A1/en
Application granted granted Critical
Publication of KR100989615B1 publication Critical patent/KR100989615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

본 발명은 태양전지에 관한 것이다.
본 발명에 따른 태양전지는 기판, 기판에 배치되는 제 1 전극, 제 2 전극 및 제 1 전극과 제 2 전극의 사이에 배치되는 적어도 하나의 광전변환부를 포함하고, 적어도 하나의 광전변환부는 p형 반도체층, i형 반도체층, n형 반도체층 및 p형 반도체층과 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 i형 반도체층의 수소 함량보다 많은 버퍼층(Buffer Layer)을 포함할 수 있다.

Description

태양전지{Solar Cell}
본 발명은 태양전지에 관한 것이다.
태양전지(Solar Cell)는 빛을 전기로 변환하는 소자로서, p형 반도체와 n형 반도체를 포함한다.
일반적으로 외부에서 광이 입사되면, 입사되는 광에 의해 태양전지의 반도체 내부에서 전자와 정공의 쌍이 형성되고, 내부에서 발생한 전기장에 의해 전자는 n형 반도체로 이동하고, 정공은 p형 반도체로 이동함으로써 전력을 생산할 수 있다.
태양전지는 사용되는 재료에 따라 크게 실리콘 계, 화합물 계, 유기물 계 태양전지로 구분할 수 있다.
아울러, 실리콘 계 태양전지는 반도체의 상(Phase)에 따라 결정 실리콘(Crystalline Silicon, C-Si) 태양전지와 비정질 실리콘(Amorphous Silicon, A-Si) 태양전지로 구분될 수 있다.
본 발명은 p형 반도체층과 i형 반도체층의 사이에 수소(H) 함량이 높은 버퍼(Buffer) 층을 배치한 태양전지를 제공하는데 그 목적이 있다.
본 발명에 따른 태양전지는 기판, 상기 기판에 배치되는 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 적어도 하나의 광전변환부를 포함하고, 적어도 하나의 상기 광전변환부는 p형 반도체층, i형 반도체층, n형 반도체층 및 상기 p형 반도체층과 상기 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 i형 반도체층의 수소 함량보다 많은 버퍼층(Buffer Layer)을 포함할 수 있다.
또한, 상기 i형 반도체층은 비정질 실리콘 재질일 수 있다.
또한, 상기 i형 반도체층은 미세 결정 실리콘 재질일 수 있다.
또한, 상기 버퍼층의 두께는 상기 i형 반도체층의 두께보다 얇을 수 있다.
또한, 상기 버퍼층의 두께는 상기 p형 반도체층의 두께보다 얇을 수 있다.
또한, 상기 버퍼층의 수소 함량은 상기 p형 반도체층의 수소 함량보다 많을 수 있다.
또한, 상기 i형 반도체층은 미세 결정 실리콘 재질이고, 상기 버퍼층과 상기 i형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도는 상기 i형 반도체층과 상기 n형 반도체층의 접합부분에서의 상기 i형 반도체층의 결정화도의 50%이상 일 수 있다.
또한, 상기 버퍼층과 상기 i형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도는 상기 i형 반도체층과 상기 n형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도의 75%이상일 수 있다.
또한, 상기 i형 반도체층은 게르마늄(Ge) 재질을 포함하거나, 혹은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함할 수 있다.
또한, 상기 버퍼층은 게르마늄(Ge) 재질을 포함하거나, 혹은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함할 수 있다.
또한, 상기 p형 반도체층의 p형 불순물의 함량은 상기 버퍼층의 p형 불순물의 함량보다 많을 수 있다.
또한, 본 발명에 따른 다른 태양전지는 기판, 상기 기판에 배치되는 제 1 전극, 제 2 전극, 상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 제 1 광전변환부 및 상기 제 1 광전변환부와 상기 제 2 전극의 사이에 배치되는 제 2 광전변환부를 포함하고, 상기 제 1 광전변환부(First Cell)는 제 1 p형 반도체층, 비정질 실리콘 재질의 제 1 i형 반도체층, 제 1 n형 반도체층 및 상기 제 1 p형 반도체층과 상기 제 1 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 제 1 i형 반도체층의 수소 함량보다 많은 제 1 버퍼층(First Buffer Layer)을 포함하고, 상기 제 2 광전변환부(Second Cell)는 제 2 p형 반도체층, 미세결정 실리콘 재질의 제 2 i형 반도체층, 제 2 n형 반도체층 및 상기 제 2 p형 반도체층과 상기 제 2 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 제 2 i형 반도체층의 수소 함량 보다 많은 제 2 버퍼층(Second Buffer Layer)을 포함할 수 있다.
또한, 제 1 버퍼층의 두께는 상기 제 1 i형 반도체층의 두께보다 얇고, 상기 제 2 버퍼층의 두께는 상기 제 2 i형 반도체층의 두께보다 얇을 수 있다.
또한, 상기 제 2 버퍼층과 상기 제 2 i형 반도체층의 접합부분에서 상기 제 2 i형 반도체층의 결정화도는 상기 제 2 i형 반도체층과 상기 제 2 n형 반도체층의 접합부분에서의 상기 제 2 i형 반도체층의 결정화도의 50%이상일 수 있다.
또한, 상기 제 2 버퍼층과 상기 제 2 i형 반도체층의 접합부분에서 상기 제 2 i형 반도체층의 결정화도는 상기 제 2 i형 반도체층과 상기 제 2 n형 반도체층의 접합부분에서의 상기 제 2 i형 반도체층의 결정화도의 75%이상일 수 있다.
또한, 제 2 i형 반도체층의 두께는 상기 제 1 i형 반도체층의 두께보다 두껍고, 상기 제 2 버퍼층의 두께는 상기 제 1 버퍼층의 두께보다 두꺼울 수 있다.
또한, 제 2 i형 반도체층의 두께는 상기 제 1 i형 반도체층의 두께보다 두껍고, 상기 제 1 버퍼층의 수소 함유량은 상기 제 2 버퍼층의 수소 함유량보다 많을 수 있다.
또한, 상기 제 1 버퍼층의 수소 함유량은 상기 제 1 p형 반도체층의 수소 함유량보다 많고, 상기 제 2 버퍼층의 수소 함유량은 상기 제 2 p형 반도체층의 수소 함유량보다 적을 수 있다.
또한, 상기 제 1 i형 반도체층 및 제 2 i형 반도체층은 각각 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 상기 제 1 i형 반도체층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질 을 포함하고, 상기 제 2 i형 반도체층은 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 버퍼층 및 상기 제 2 버퍼층은 각각 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 버퍼층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하고, 상기 제 2 버퍼층은 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 p형 반도체층의 p형 불순물의 함량은 상기 제 1 버퍼층의 p형 불순물의 함량보다 많고, 상기 제 2 p형 반도체층의 p형 불순물의 함량은 상기 제 2 버퍼층의 p형 불순물의 함량보다 많을 수 있다.
또한, 본 발명에 따른 또 다른 태양전지는 기판, 상기 기판에 배치되는 제 1 전극, 제 2 전극, 상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 제 1 광전변환부 및 상기 제 1 광전변환층과 상기 제 2 전극의 사이에 배치되는 제 2 광전변환부를 포함하고, 상기 제 1 광전변환부는 제 1 p형 반도체층, 비정질 실리콘 재질의 제 1 i형 반도체층, 제 1 n형 반도체층 및 상기 제 1 p형 반도체층과 상기 제 1 i형 반도체층의 사이에 배치되는 제 1 버퍼층(First Buffer Layer)을 포함하고, 상기 제 2 광전변환부는 제 2 p형 반도체층, 미세결정 실리콘 재질의 제 2 i형 반도체층, 제 2 n형 반도체층 및 상기 제 2 p형 반도체층과 상기 제 2 i형 반도체층의 사이에 배치되는 제 2 버퍼층(Second Buffer Layer)을 포함하고, 상기 제 2 i형 반도체층의 수소 함량과 상기 제 2 버퍼층의 수소 함량의 차이는 상기 제 1 i형 반도체층의 수소 함량과 상기 제 1 버퍼층의 수소 함량의 차이보다 클 수 있다.
또한, 상기 제 1 i형 반도체층 및 제 2 i형 반도체층은 각각 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 i형 반도체층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하고, 상기 제 2 i형 반도체층은 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 상기 제 1 버퍼층 및 상기 제 2 버퍼층은 각각 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 버퍼층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하고, 상기 제 2 버퍼층은 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 제 1 버퍼층의 수소 함량은 상기 제 1 i형 반도체층의 수소 함량보다 많고, 상기 제 2 버퍼층의 수소 함량은 상기 제 2 i형 반도체층의 수소 함량보다 많을 수 있다.
또한, 제 1 p형 반도체층의 p형 불순물의 함량은 상기 제 1 버퍼층의 p형 불순물의 함량보다 많고, 상기 제 2 p형 반도체층의 p형 불순물의 함량은 상기 제 2 버퍼층의 p형 불순물의 함량보다 많을 수 있다.
또한, 본 발명에 따른 또 다른 태양전지는 기판, 상기 기판에 배치되는 제 1 전극, 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 적어도 하나의 광전변환부를 포함하고, 적어도 하나의 상기 광전변환부는 p형 반도체층, i형 반도체층 및 n형 반도체층을 포함하고, 상기 i형 반도체층은 수소 함량이 서로 다른 제 1 부분과 제 2 부분을 포함할 수 있다.
또한, 상기 제 1 부분 및 상기 제 2 부분 중 적어도 하나는 게르마늄(Ge) 재질을 포함할 수 있다.
또한, 상기 제 1 부분 및 상기 제 2 부분 중 적어도 하나는 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함할 수 있다.
또한, 상기 제 1 부분은 상기 제 2 부분보다 수소 함량이 많고, 상기 제 1 부분은 상기 제 2 부분과 상기 p형 반도체층의 사이에 배치될 수 있다.
또한, 상기 제 1 부분의 두께는 상기 제 2 부분의 두께보다 얇을 수 있다.
본 발명에 따른 태양전지는 p형 반도체층과 i형 반도체층의 사이에 수소(H) 함량이 높은 버퍼(Buffer) 층을 배치함으로써 태양전지의 효율을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 태양전지를 상세히 설명하기로 한다.
도 1 내지 도 5는 본 발명에 따른 태양전지의 일례에 대해 설명하기 위한 도면이다. 도 1의 구조를 pin 구조라고 할 수 있다.
도 1을 살펴보면, 본 발명에 따른 태양전지(10)는 기판(100), 기판(100)에 배치되는 전면전극(110), 후면전극(140) 및 광전변환부(120)를 포함할 수 있다.
여기서, 전면전극(110)은 기판(100)에 배치되고, 외부로부터 입사되는 광으로 전력을 생산하는 광전변환부(120)는 전면전극(110)과 후면전극(140)의 사이에 배치되며, 아울러 광전변환부(120)는 미세 결정 실리콘(Micro-Crystalline Silicon) 재질의 진성(Intrinsic) 반도체층(122)을 포함할 수 있다. 여기서, 진성 반도체층(122)은 i형 반도체층(122)이라고 할 수 있다. 여기서, 전면전극(110)을 제 1 전극(First Electrode)라 하고, 후면전극(140)을 제 2 전극(Second Electrode)라 하는 것도 가능하다.
기판(100)은 다른 기능성층들이 배치될 수 있는 공간을 마련할 수 있다. 아울러, 기판(100)은 입사되는 광(Light)이 광전변환부(120)에 보다 효과적으로 도달하도록 하기 위해 실질적으로 투명한 재질, 예컨대 유리 또는 플라스틱 재질로 이루어질 수 있다.
전면전극(110)은 입사되는 광의 투과율을 높이기 위해 실질적으로 투명하면서도 전기 전도성을 갖는 재질을 포함하는 것이 가능하다. 예컨대, 전면전극(110)은 대부분의 빛이 통과하며 전기가 잘 흐를 수 있도록 높은 광 투과도와 높은 전기 전도도를 구비하기 위해 인듐주석산화물(indium tin oxide: ITO), 주석계 산화물(SnO2 등), AgO, ZnO-(Ga2O3 또는 Al2O3), 플루오린 틴 옥사이드(fluorine tin oxide: FTO) 및 이들의 혼합물로 이루어진 군에서 선택되는 것으로 형성될 수 있다. 아울러, 전면전극(110)의 비저항 범위는 약 10-2Ωㆍ㎝ 내지 10-11Ωㆍ㎝일 수 있다.
이러한 전면전극(110)은 실질적으로 기판(100)의 전체 면에 형성되는 것이 가능하며, 광전변환부(120)와 전기적으로 연결될 수 있다. 이에 따라, 전면전극(110)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 정공을 수집하여 출력할 수 있다.
아울러, 전면전극(110)의 상부 표면에는 랜덤(random)한 피라미드 구조를 갖는 복수 개의 요철이 형성될 수 있다. 즉, 전면전극(110)은 텍스처링 표면(texturing surface)을 구비하고 있는 것이다. 이와 같이, 전면전극(110)의 표면을 텍스처링하게 되면, 입사되는 광의 반사를 저감시키고, 광의 흡수율을 높일 수 있어서 태양전지(10)의 효율을 향상시키는 것이 가능하다.
한편, 도 1에서는 전면전극(110)에만 요철을 형성한 경우만을 도시하고 있지만, 광전변환부(120)에도 요철을 형성하는 것이 가능하다. 이하에서는 설명의 편의를 위해 전면전극(110)에만 요철을 형성하는 경우를 예로 들어 설명하기로 한다.
후면전극(140)은 광전변환부(120)가 발생시킨 전력의 회수 효율을 높이기 위해 전기 전도성이 우수한 금속 재질을 포함할 수 있다. 아울러, 후면전극(140)은 광전변환부(120)와 전기적으로 연결되어 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 전자를 수집하여 출력할 수 있다.
광전변환부(120)는 외부로부터 입사되는 광을 전기로 변환할 수 있다.
바람직하게는, 광전변환부(120)는 미세 결정 실리콘(Micro-Crystalline Silicon) 재질, 예컨대 수소화된 미세 결정 실리콘(Hydrogenated Micro-Crystalline Silicon, mc-Si:H)을 이용하는 실리콘 셀일 수 있다.
이러한 광전변환부(120)는 전면전극(110) 상에 순차적으로 형성된 p형 반도체층(121), 진성(i형) 반도체층(122), n형 반도체층(123) 및 버퍼층(124)을 포함할 수 있다.
p형 반도체층(121)은 실리콘(Si)을 포함한 원료 가스에 붕소, 갈륨, 인듐 등 과 같은 3가 원소의 분순물을 포함하는 가스를 이용하여 형성할 수 있다.
진성 반도체층(122)은 캐리어의 재결합율을 줄이고 광을 흡수할 수 있다. 이러한 진성 반도체층(122)은 입사되는 광을 흡수하여, 전자와 정공과 같은 캐리어를 생성할 수 있다. 이러한 진성 반도체층(132)은 미세 결정 실리콘(mc-Si) 재질, 예컨대 수소화된 미세 결정 실리콘(mc-Si:H)을 포함할 수 있다.
n형 반도체층(123)은 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함한 가스를 이용하여 형성할 수 있다.
이러한 광전변환부(120)는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)에 의해 형성될 수 있다.
광전변환부(120)의 p형 반도체층(121) 및 n형 반도체층(122)과 같은 도핑층은 진성 반도체층(122)을 사이에 두고 p-n 접합을 형성할 수 있다. 즉, 광전변환부(120)는 n형 불순물 도핑층, 즉 n형 반도체층(123)과 p형 불순물 도핑층, 즉 p형 반도체층(121)의 사이에 배치되는 것이다.
이러한 구조에서, p형 반도체층(121) 쪽으로 광이 입사되면 진성 반도체층(122)의 내부에서는 상대적으로 높은 도핑 농도를 갖는 p형 반도체층(121)과 n형 반도체층(123)에 의해 공핍(depletion)이 형성되고, 이에 따라 전기장이 형성될 수 있다. 이러한 광기전력 효과(photovoltatic effect)의하여 광 흡수층인 진성 반도체층(122)에서 생성된 전자와 정공은 접촉 전위차에 의해 분리되어 서로 다른 방향으로 이동된다. 예를 들어, 정공은 p형 반도체층(121)을 통해 전면전극(110)쪽으 로 이동하고, 전자는 n형 반도체층(123)을 통해 후면전극(140)쪽으로 이동할 수 있다. 이러한 방식으로 전력이 생산될 수 있는 것이다.
버퍼층(124)은 i형 반도체층(122)과 p형 반도체층(121)의 사이에 배치되며, 수소(H)의 함량이 i형 반도체층(122)의 수소 함량보다 많은 것이 바람직할 수 있다.
바람직하게는, 미세 결정 실리콘 재질의 i형 반도체층(122)의 수소 함량은 대략 3~5%이고, 버퍼층(124)의 수소 함량은 대략 12~30%인 것이 가능하다.
이처럼, i형 반도체층(122)과 p형 반도체층(121)의 사이에 버퍼층(124)이 배치되면 i형 반도체층(122)의 결정화도를 균일하게 하는 것이 가능하고, 이에 따라 태양전지(10)의 효율을 향상시키는 것이 가능하다.
이에 대해 도 2 내지 도 3을 참조하여 보다 자세히 살펴보면 아래와 같다.
도 2는 버퍼층을 포함하지 않는 비교예와 본 발명에 따른 실시예 1-5의 i형 반도체층의 깊이에 따른 결정화도를 비교하기 위한 데이터이다. 도 2에서는 P3지점의 i형 반도체층의 결정화도를 100으로 가정하였을 때, P2 지점의 결정화도 및 P1지점의 i형 반도체층의 결정화도의 값을 표시하였다.
여기서, P3 지점은 i형 반도체층과 n형 반도체층의 접합 부분을 의미하고, P2 지점은 i형 반도체층의 중앙부분을 의미하고, P1지점은 i형 반도체층과 p형 반도체층의 접합 부분을 의미할 수 있다.
여기서, 실시예 1-5에 따른 태양전지(10)의 구조는 도 1과 실질적으로 동일하고, 다만 버퍼층(124)의 수소 함량이 서로 다를 뿐이다. 자세하게는, 실시예 3 및 실시예 5는 버퍼층의 수소의 함량과 i형 반도체층의 수소 함량의 차이가 상대적으로 적은 경우이고, 실시예 1, 2, 4는 버퍼층의 수소의 함량과 i형 반도체층의 수소 함량의 차이가 상대적으로 큰 경우이다.
도 2를 살펴보면, 버퍼층을 포함하지 않는 비교예의 경우에는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 40%정도인 것을 알 수 있다.
아울러, 비교예에서는 i형 반도체층 P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 98%정도인 것을 알 수 있다.
이와 같이, 비교예에서는 i형 반도체층의 형성 초기에는 비정질 실리콘에 가까운 성질을 갖게 되고, 형성 후반부로 갈수록 미세 결정 실리콘에 가까운 성질을 갖는 것을 알 수 있다.
상기와 같이, 비교예에서는 i형 반도체층의 형성 초기의 결정화도와 형성 후반의 결정화도는 상대적으로 큰 차이를 보인다. 이는 i형 반도체층의 형성 초기에는 결정 형성이 어렵다는 것을 의미한다.
반면에, 실시예 1에서는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 85%정도인 것을 알 수 있다.
아울러, 버퍼층의 수소 함량이 상대적으로 높은 실시예 1에서는 i형 반도체층 P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 95%정도인 것을 알 수 있다.
이와 같이, 실시예 1에서는 비교예에 비해 i형 반도체층의 형성 초기에 결정 화도가 높은 것을 알 수 있다. 다르게 표현하면, i형 반도체층의 형성 초기에도 미세 결정 실리콘에 가까운 성질을 갖는 것을 의미할 수 있다. 이는, i형 반도체층의 형성 초기에 버퍼층에 상대적으로 다량 포함된 수소가 결정 성장을 돕는 Seed를 형성할 수 있고, 이에 따라 i형 반도체층의 형성 초기에 상대적으로 많은 양의 결정이 형성되었기 때문이라고 볼 수 있다.
아울러, 버퍼층의 수소 함량이 상대적으로 높은 실시예 2에서는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 80%정도이고, P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 93%정도인 것을 알 수 있다.
또한, 버퍼층의 수소 함량이 상대적으로 높은 실시예 4에서는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 75%정도이고, P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 95%정도인 것을 알 수 있다.
여기서, 제 1, 2, 4 실시예의 버퍼층의 수소 함량을 비교하면, 제 1 실시예의 버퍼층의 수소 함량이 제 2, 4 실시예의 버퍼층의 수소 함량에 비해 높고, 제 2 실시예의 버퍼층의 수소 함량은 제 4 실시예의 버퍼층의 수소 함량에 비해 높다.
한편, 버퍼층의 수소 함량이 상대적으로 적은 실시예 3에서는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 53%정도이고, P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 97%정도인 것을 알 수 있다.
이처럼, 버퍼층의 수소 함량이 제 1, 2, 4 실시예의 버퍼층에 비해 상대적으로 적은 제 3 실시예에서는 i형 반도체층의 형성 초기의 결정화도가 감소하였지만, 여전히 비교예에 비해 i형 반도체층의 형성 초기에 결정화도가 높은 것을 알 수 있다. 이는 미량의 수소를 버퍼층에 추가하는 것만으로도 i형 반도체층의 형성 초기에 결정화도를 향상시킬 수 있다는 것을 의미할 수 있다. 물론 제 3 실시예에서도 버퍼층의 수소 함유량은 i형 반도체층의 수소 함유량보다 많은 것이다.
또한, 버퍼층의 수소 함량이 상대적으로 적은 실시예 5에서는 i형 반도체층의 P1 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 50%정도이고, P2 지점에서의 결정화도는 P3지점에서의 결정화도 대비 대략 88%정도인 것을 알 수 있다.
여기서, 제 3, 5 실시예의 버퍼층의 수소 함량을 비교하면, 제 3 실시예의 버퍼층의 수소 함량이 제 5 실시예의 버퍼층의 수소 함량에 비해 높다.
비교예와 실시예의 전기적 특성을 도 3을 참조하여 비교하면 다음과 같다.
도 3에서 비교예는 도 2의 비교예와 실질적으로 동일하고, 본 발명에 따른 실시예는 도 2의 실시예 1과 실질적으로 동일하다.
도 3을 살펴보면, 비교예의 Jsc(short circuit current)는 대략 12.60[mA/cm2]이고, Voc(open circuit voltage)는 대략 0.911V이고, FF(Fill Factor)는 대략 0.72%이며, 효율(Eff)은 대략 8.29%인 것을 알 수 있다.
반면에, 본 발명에 따른 실시예에서는 Jsc는 대략 12.80[mA/cm2]이고, Voc는 대략 0.934V이고, FF는 대략 0.73%이며, 효율(Eff)은 대략 8.70%인 것을 알 수 있다.
이처럼, 본 발명에 따른 실시예에서는 비교예와 비교하여 효율이 대략 4.9%정도 향상된 것을 알 수 있다. 이것은 본 발명에 따른 실시예에서는 수소 함량이 많은 버퍼층의 추가에 따라 i형 반도체층의 형성 초기에 결정화도가 높아지고, 이로 인해 i형 반도체층의 결정화도가 균일해짐으로써 효율이 향상되었기 때문이라고 볼 수 있다.
상기와 같이, 버퍼층과 i형 반도체층의 접합부분에서 i형 반도체층의 결정화도가 높을수록 태양전지(10)의 효율이 향상되는 것을 알 수 있다. 도 2 내지 도 3을 고려할 때, 효율 측면에서, 버퍼층과 i형 반도체층의 접합부분에서 i형 반도체층의 결정화도는 i형 반도체층과 n형 반도체층의 접합부분에서의 i형 반도체층의 결정화도의 50%이상인 것이 바람직할 수 있고, 더욱 바람직하게는 75%이상일 수 있다.
아울러, 또한, 버퍼층의 수소 함량은 i형 반도체층의 수소 함량보다 높은 것을 제외하고는 특별히 제한되지 않을 수 있다. 예컨대, 버퍼층의 수소 함량은 p형 반도체층의 수소 함량보다 실질적으로 동일하거나 더 적은 경우도 가능하고, 이와는 다르게 버퍼층의 수소 함량이 p형 반도체층의 수소 함량보다 더 많은 경우도 가능할 수 있다. 이에 대해 보다 자세하게 설명하면 아래와 같다.
앞선 도 2에서 상세히 설명한 바와 같이, i형 반도체층의 형성 초기에는 형성 후반에 비해 결정 성장이 어려워 결정화도가 낮다. 따라서 i형 반도체층의 두 께가 얇을수록 i형 반도체층의 전체 결정화도는 상대적으로 낮아질 수 있는 것이다.
이를 고려하면, 인접하는 i형 반도체층의 두께가 얇을수록 i형 반도체층의 결정 성장을 돕는 버퍼층의 수소 함량을 증가시키는 것이 바람직할 수 있고, 인접하는 i형 반도체층의 두께가 충분히 두꺼운 경우에는 버퍼층의 수소 함량을 상대적으로 적게 하는 것이 가능한 것이다.
기본적으로 버퍼층의 수소 함량이 i형 반도체층의 수소 함량보다 높은 경우에 i형 반도체층의 결정화도를 높일 수 있기 때문에, i형 반도체층의 두께와 관계없이 버퍼층의 수소 함량을 p형 반도체층의 수소 함량보다 더 적게 하거나 혹은 더 많은 하는 것이 바람직한 것이다. 보다 바람직하게는, 버퍼층의 수소 함량은 p형 반도체층의 수소 함량보다 더 많을 수 있다.
도 2에서 제 1, 2, 4 실시예의 버퍼층의 수소 함량은 i형 반도체층의 수소 함량 및 p형 반도체층의 수소 함량보다 더 많은 경우이고, 제 3, 5 실시예의 버퍼층의 수소 함량은 i형 반도체층의 수소 함량보다는 높지만 p형 반도체층의 수소 함량보다는 더 적은 경우일 수 있다.
한편, 도 1에서 상기와 같이 수소 함량이 상대적으로 많은 버퍼층(124)은 i형 반도체층(122)의 결정 성장을 도와 i형 반도체층(122)의 결정화도를 균일하게 할 수 있으나, 그 두께(t2)가 과도하게 두꺼운 경우에는 오히려 i형 반도체층(122)과 p형 반도체층(121) 사이의 캐리어의 이동을 방해함으로써 효율을 저하시킬 수 있다. 따라서 버퍼층(124)의 두께(t2)는 충분히 얇은 것이 바람직할 수 있으며, 더욱 바람직하게는 버퍼층(124)의 두께(t2)는 i형 반도체층(122)의 두께(t1)보다 얇을 수 있다.
또한, 버퍼층(124)의 두께(t1)는 p형 반도체층(121)의 두께(t3)보다 실질적으로 동일하거나 더 두꺼운 것이 가능하나, 효율 향상을 위해 버퍼층(124)의 두께(t1)는 p형 반도체층(121)의 두께(t3)보다 얇은 것이 바람직할 수 있다.
또한, 버퍼층(124)은 서로 인접하게 배치되며 수소 함량이 서로 다른 복수의 서브 버퍼층(Sub Buffer Layer)을 포함할 수 있다. 예컨대, 도 4와 같이 버퍼층(124)은 p형 반도체층(121)에 인접한 제 1 서브 버퍼층(300)과 i형 반도체층(122)에 인접한 제 2 서브 버퍼층(310)을 포함할 수 있다.
여기서, 제 1 서브 버퍼층(300)의 수소 함량이 제 2 서브 버퍼층(310)의 수소 함량보다 많은 경우도 가능하고, 제 2 서브 버퍼층(310)의 수소 함량이 제 1 서브 버퍼층(300)의 수소 함량보다 많은 경우도 가능하지만, i형 반도체층(122)의 결정 성장을 돕는 Seed를 더욱 많이 형성하기 위해서는 i형 반도체층(122)에 인접한 제 2 서브 버퍼층(310)의 수소 함량이 제 1 서브 버퍼층(300)의 수소 함량보다 더 많은 것이 바람직할 수 있다.
이러한 구조는 제 1 서브 버퍼층(300)의 형성 공정에서 수소 가스의 투입량을 제 2 서브 버퍼층(310)의 형성 공정에서 수소 가스의 투입량과 다르게 하는 방법으로 형성할 수 있다.
한편, 도 5에는 광전변환부(130)가 비정질 실리콘(Amorphous Silicon) 재질, 예컨대 수소화된 비정질 실리콘(Hydrogenated Amorphous Silicon, a-Si:H)을 이용 하는 실리콘 셀의 일례가 도시되어 있다. 이러한 구조에서 진성 반도체층(132)은 비정질 실리콘(a-Si) 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H)을 포함할 수 있다.
도 5와 같이 i형 반도체층(132)이 비정질 실리콘 재질인 경우에도 p형 반도체층(131)과 i형 반도체층(132)의 사이에 버퍼층(134)을 배치하는 것이 가능하다. 이러한 경우에는 버퍼층(134)이 비정질 실리콘 재질인 i형 반도체층(132)의 구조를 보다 치밀하게 함으로써 효율을 향상시킬 수 있다.
비정질 실리콘 재질의 i형 반도체층(132)은 미세 결정 실리콘 재질의 i형 반도체층(122)에 비해 결정화도는 낮으나, 결정질을 전혀 포함하지 않는 것은 아니다. 즉, 비정질 실리콘 재질의 i형 반도체층(132)도 미량의 결정질을 포함하고 있는 것이다.
따라서 p형 반도체층(131)과 i형 반도체층(132)의 사이에 버퍼층(134)을 배치하게 되면, 미량이나마 i형 반도체층(132)의 결정질의 분포를 균일하게 할 수 있는 것이다.
아울러, 버퍼층(134)에 포함된 수소는 비정질 실리콘 재질의 i형 반도체층(132)이 성장할 때, 비정질 재질 실리콘의 성막 밀도를 높임으로써 i형 반도체층(132)의 치밀도를 향상시킬 수 있는 것이다.
바람직하게는, 비정질 실리콘 재질의 i형 반도체층(132)의 수소 함량은 대략 10~11%이고, 버퍼층(134)의 수소 함량은 대략 12~30%인 것이 가능하다.
버퍼층의 제조 방법에 대해 간략하게 살펴보면 아래와 같다.
버퍼층의 제조 방법과 i형 반도체층의 제조 방법은 제조 공정 중 주입되는 수소 가스의 함량이 다를 뿐 실질적으로 동일할 수 있다.
자세하게는, 버퍼층의 제조 공정 상에서 챔버에 주입되는 수소 가스의 함량은 i형 반도체층의 제조 공정 상에서 챔버에 주입되는 수소 가스의 함량보다 더 많다. 이에 따라, 버퍼층의 수소 함량이 i형 반도체층의 수소 함량보다 많게 되는 것이다.
상기한 제조 공정을 고려하면, 버퍼층과 i형 반도체층은 수소 함량이 서로 다를 뿐, 전기적 성질은 버퍼층과 i형 반도체층이 실질적으로 서로 유사한 것으로 볼 수 있다.
다르게 표현하면, i형 반도체층은 수소 함량이 서로 다른 제 1 부분과 제 2 부분을 포함하는 것으로 볼 수 있다. 여기서, 제 1 부분은 제 2 부분보다 수소 함량이 많고, 제 1 부분은 제 2 부분과 p형 반도체층의 사이에 배치되는 것이다. 여기서, 제 1 부분의 두께는 제 2 부분의 두께보다 얇으며, 제 1 부분은 버퍼층일 수 있다.
이러한 경우, p형 반도체층의 p형 불순물의 함량은 버퍼층의 p형 불순물의 함량보다 많을 수 있다.
버퍼층의 다른 제조 방법에 대해 간략하게 살펴보면 아래와 같다.
버퍼층의 다른 제조 방법과 p형 반도체층의 제조 방법은 제조 공정 중 주입되는 수소 가스의 함량이 다를 뿐 실질적으로 동일할 수 있다.
자세하게는, 버퍼층의 제조 공정 상에서 챔버에 주입되는 수소 가스의 함량 은 p형 반도체층의 제조 공정 상에서 챔버에 주입되는 수소 가스의 함량보다 더 많다. 이에 따라, 버퍼층의 수소 함량이 i형 반도체층 및 p형 반도체층의 수소 함량보다 많게 되는 것이다.
상기한 제조 공정을 고려하면, 버퍼층과 p형 반도체층은 수소 함량이 서로 다를 뿐, 전기적 성질은 버퍼층과 p형 반도체층이 실질적으로 서로 유사한 것으로 볼 수 있다.
다르게 표현하면, p형 반도체층은 수소 함량이 서로 다른 제 3 부분과 제 4 부분을 포함하는 것으로 볼 수 있다. 여기서, 제 4 부분은 제 3 부분보다 수소 함량이 많고, 제 4 부분은 제 3 부분과 i형 반도체층의 사이에 배치되는 것이다. 여기서, 제 4 부분의 두께는 제 3 부분의 두께보다 두꺼울 수 있으며, 제 4 부분은 버퍼층일 수 있다.
이러한 경우, p형 반도체층의 p형 불순물의 함량은 버퍼층의 p형 불순물의 함량과 실질적으로 동일한 경우도 가능하다.
또는, 제 4 부분의 불순물의 함량은 제 3 부분의 불순물의 함량과 다를 수 있다. 바람직하게는, 제 4 부분의 p형 불순물의 함량이 제 3 부분의 p형 불순물의 함량보다 적을 수 있다. 이러한 경우, p형 반도체층과 i형 반도체층 사이의 계면 특성이 향상됨으로써 태양전지의 효율이 향상될 수 있다.
도 6 내지 도 10은 이중접합 태양전지에 대해 설명하기 위한 도면이다. 도 6 내지 도 10에 따른 태양전지(10)를 이중접합(Double Junction) 태양진지 혹은 pin-pin구조 태양전지라고 할 수 있다. 이하에서는 이상에서 상세히 설명한 부분 에 대해서는 설명을 생략하기로 한다.
도 6을 살펴보면, 본 발명에 따른 태양전지(10)는 비정질 실리콘 재질을 포함하는 제 1 i형 반도체층(222)을 포함하는 제 1 광전 변환부(220) 및 미세 결정 실리콘 재질을 포함하는 제 2 i형 반도체층(232)을 포함하는 제 2 광전 변환부(230)를 포함할 수 있다.
도 6과 같이, 광입사면으로부터 제 1 p형 반도체층(221), 제 1 버퍼층(224), 제 1 i형 반도체층(222), 제 1 n형 반도체층(223), 제 2 p형 반도체층(231), 제 2 버퍼층(234), 제 2 i형 반도체층(232) 및 제 2 n형 반도체층(233)이 차례로 적층된 것이다.
여기서, 제 1 광전 변환부(220)의 제 1 p형 반도체층(221), 제 1 버퍼층(224), 제 1 i형 반도체층(222), 제 1 n형 반도체층(223)은 모두 비정질 실리콘 재질을 포함하고, 제 2 광전 변환부(230)의 제 2 p형 반도체층(231), 제 2 버퍼층(234), 제 2 i형 반도체층(232) 및 제 2 n형 반도체층(233)은 모두 미세 결정 실리콘 재질을 포함하는 것이 가능하다.
또는, 제 1 광전 변환부(220)의 제 1 p형 반도체층(221) 및 제 1 n형 반도체층(223) 중 제 1 n형 반도체층(223)은 미세 결정 실리콘 재질을 포함하는 것도 가능하다.
제 1 i형 반도체층(222)은 단파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다.
아울러, 제 2 i형 반도체층(232)은 장파장 대역의 광을 주로 흡수하여 전자 와 정공을 생성할 수 있다.
이처럼, 이중접합 구조의 태양전지(10)는 단파장 대역 및 장파장 대역의 광을 흡수하여 캐리어를 생성하기 때문에 높은 효율을 갖는 것이 가능하다.
아울러, 제 2 i형 반도체층(232)의 두께(t10)는 장파장 대역의 광을 충분히 흡수하기 위해 제 1 i형 반도체층(222)의 두께(t20)보다 두꺼울 수 있다.
제 1 광전 변환부(220)는 제 1 p형 반도체층(221), 제 1 버퍼층(224), 제 1 i형 반도체층(222) 및 제 1 n형 반도체층(223)을 포함할 수 있다. 여기서, 제 1 버퍼층(224)의 수소 함량은 제 1 i형 반도체층(222)의 수소함량보다 높을 수 있다. 아울러, 제 1 버퍼층(224)의 수소 함량은 제 1 p형 반도체층(221)의 수소 함량과 다를 수 있다. 제 1 버퍼층(224)의 수소 함량, 제 1 i형 반도체층(222) 및 제 1 p형 반도체층(221)의 수소 함량에 대해서는 이상에서 상세히 설명하였다.
아울러, 제 1 버퍼층(224)의 두께(t21)의 제 1 i형 반도체층(222)의 두께(t20)보다 얇은 것이 바람직할 수 있다.
제 2 광전 변환부(230)는 제 2 p형 반도체층(231), 제 2 버퍼층(234), 제 2 i형 반도체층(232) 및 제 2 n형 반도체층(233)을 포함할 수 있다. 여기서, 제 2 버퍼층(234)의 수소 함량은 제 2 i형 반도체층(232)의 수소함량보다 높을 수 있다. 아울러, 제 2 버퍼층(234)의 수소 함량은 제 2 p형 반도체층(231)의 수소 함량과 다를 수 있다. 제 2 버퍼층(234)의 수소 함량, 제 2 i형 반도체층(232) 및 제 2 p형 반도체층(231)의 수소 함량에 대해서는 이상에서 상세히 설명하였다.
이러한 제 2 광전 변환부(230)에서는 제 2 버퍼층(234)과 제 2 i형 반도체 층(232)의 접합부분에서 제 2 i형 반도체층(232)의 결정화도는 제 2 i형 반도체층(232)과 제 2 n형 반도체층(233)의 접합부분에서의 제 2 i형 반도체층(232)의 결정화도의 50%이상인 것이 바람직할 수 있고, 더욱 바람직하게는 75%이상일 수 있다. 이에 대해서는 이상에서 상세히 설명하였다.
아울러, 제 2 버퍼층(234)의 두께(t11)는 제 2 i형 반도체층(232)의 두께(t10)보다 얇은 것이 바람직할 수 있다.
또한, 제 1 버퍼층(224)의 두께(t21)와 제 2 버퍼층(234)의 두께(t11)는 서로 동일한 것도 가능하고, 서로 다른 경우도 가능할 수 있다. 여기서, 제 1 i형 반도체층(232)의 두께(t20)가 제 2 i형 반도체층(232)의 두께(t10)보다 얇은 것을 고려하면, 제 2 버퍼층(234)의 두께(t11)가 제 1 버퍼층(224)의 두께(t21)보다 두꺼운 것이 가능할 수 있다.
또한, 제 1 버퍼층(224)의 수소 함량과 제 2 버퍼층(234)의 수소 함량은 실질적으로 동일한 경우도 가능하지만, 서로 다른 경우도 가능할 수 있다.
비정질 실리콘 재질의 제 1 i형 반도체층(232)은 미세 결정 실리콘 재질의 제 2 i형 반도체층(232)에 비해 결정화도가 낮고, 수소는 실리콘 결정 성장을 도와 결정화도를 높일 수 있다. 이러한 내용을 고려하면, 미세 결정 실리콘 재질의 제 2 i형 반도체층(232)에 인접한 제 2 버퍼층(234)의 수소 함량이 비정질 실리콘 재질의 제 1 i형 반도체층(232)에 인접한 제 1 버퍼층(224)의 수소 함량보다 많을 수 있다.
한편, i형 반도체층은 그 두께가 얇을수록 제조 공정상의 특성으로 인해 치 밀도 및 균일도가 낮아질 수 있고, 수소는 i형 반도체층의 치밀도 및 균일성을 높일 수 있다. 이러한 내용을 고려하면, 제 1 버퍼층(224)의 수소 함량이 제 2 버퍼층(234)의 수소 함량보다 많을 수 있다. 바람직하게는, 제 1 i형 반도체층(222)의 두께(t20)가 제 2 i형 반도체층(232)의 두께(t10)의 두께보다 충분히 얇은 경우에 제 1 버퍼층(224)의 수소 함량을 제 2 버퍼층(234)의 수소 함량보다 많게 할 수 있다.
이러한 경우에, 제 1 버퍼층(224)의 수소 함량은 제 1 p형 반도체층(221)의 수소 함량보다 높고, 반면에 제 2 버퍼층(234)의 수소 함량은 제 2 p형 반도체층(231)의 수소 함량보다는 낮은 것도 가능할 수 있다.
한편, 제 1 i형 반도체층(222)의 수소 함량과 제 2 i형 반도체층(232)의 비교하면, 비정질 실리콘 재질의 제 1 i형 반도체층(222)의 수소 함량이 제 2 i형 반도체층(232)의 수소 함량에 비해 더 많을 수 있다. 이는 비정질 실리콘 재질과 미세 결정 실리콘 재질의 특성 차이에 의해 기인한다.
제 1 i형 반도체층(222), 제 2 i형 반도체층(232) 및 버퍼층(224, 234)의 수소 함량을 개략적으로 비교하면 도 7과 같다.
도 7을 살펴보면, 버퍼층(224, 234)의 수소 함량이 가장 많고, 미세 결정 실리콘 재질의 제 2 i형 반도체층(232)의 수소 함량이 가장 적으며, 비정질 실리콘 재질의 제 1 i형 반도체층(222)의 수소 함량이 버퍼층(224, 234)의 수소 함량보다는 적으면서 미세 결정 실리콘 재질의 제 2 i형 반도체층(232)의 수소 함량보다는 많은 것을 알 수 있다.
제 1 버퍼층(224)의 수소 함량과 제 2 버퍼층(234)의 수소 함량은 서로 다를 수 있지만, 그 차이가 제 1 i형 반도체층(222)의 수소 함량과 제 2 i형 반도체층(232)의 수소 함량의 차이에 비해 미미하기 때문에 도 7에서는 제 1 버퍼층(224)과 제 2 버퍼층(234)을 구분하지 않았다.
예를 들면, 비정질 실리콘 재질인 제 1 i형 반도체층(222)의 수소 함량은 대략 11.4%, 미세 결정 실리콘 재질인 제 2 i형 반도체층(232)의 수소 함량은 대략 4.8%일 수 있다. 이처럼, 제 1 i형 반도체층(222)의 수소 함량과 제 2 i형 반도체층(232)의 수소 함량의 차이는 대략 7~8%정도일 수 있다.
아울러, 제 1 버퍼층(224)의 수소 함량과 제 2 버퍼층(234)의 수소 함량의 차이는 상대적으로 작을 수 있다. 예를 들면, 제 1 버퍼층(224)의 수소 함량은 대략 18.7%, 제 2 버퍼층(234)의 수소 함량은 대략 17.9%일 수 있다.
이처럼, 제 2 i형 반도체층(232)의 수소 함량과 제 2 버퍼층(234)의 수소 함량의 차이는 제 1 i형 반도체층(222)의 수소 함량과 제 1 버퍼층(224)의 수소 함량의 차이보다 클 수 있다.
제 2 i형 반도체층(232)은 미세 결정 실리콘 재질로서 결정화도가 제 1 i형 반도체층(222)에 비해 높아야 하기 때문에, 실리콘 결정 성장을 돕는 Seed를 많이 생성하기 위해 제 2 버퍼층(234)에는 상대적으로 많은 양의 수소가 포함되어야 한다. 아울러, 도 7과 미세 결정 실리콘 재질은 그 특성상 수소의 함량이 상대적으로 적기 때문에 제 2 i형 반도체층(232)의 수소 함량과 제 2 버퍼층(234)의 수소 함량의 차이는 상대적으로 큰 것이다.
반면에, 제 1 i형 반도체층(222)은 비정질 실리콘 재질의 특성상 도 7과 같이 수소의 함량이 제 i형 반도체층(232)의 수소 함량이 비해 높을 수 있다. 따라서 제 1 i형 반도체층(222)의 치밀도를 높이기 위해 제 1 버퍼층(224)의 수소 함량을 증가시키더라도 제 1 i형 반도체층(222)의 수소 함량과 제 1 버퍼층(224)의 수소 함량의 차이는 제 2 i형 반도체층(232)의 수소 함량과 제 2 버퍼층(234)의 수소 함량의 차이보다 작을 수 있는 것이다.
만약, 제 1 i형 반도체층(222)의 수소 함량과 제 1 버퍼층(224)의 수소 함량의 차이를 제 2 i형 반도체층(232)의 수소 함량과 제 2 버퍼층(234)의 수소 함량의 차이보다 더 크게 하는 경우에는, 제 1 버퍼층(224)의 수소 함량이 과도하게 높아져서 오히려 효율이 저하될 수 있다.
한편, 도 6과 같이 제 1 광전 변환부(220) 및 제 2 광전 변환부(230)가 각각 버퍼층(224, 234)을 포함하는 것이 가능하지만, 도 8과 같이 제 1 광전 변환부(220)에서 제 1 버퍼층(224)이 생략되는 것이 가능하다. 또는, 도 9와 같이 제 2 광전 변환부(230)에서 제 2 버퍼층(234)이 생략되는 것도 가능할 수 있다.
비교예와 실시예 A, B, C의 전기적 특성을 도 10을 참조하여 비교하면 다음과 같다.
도 10에서 비교예는 이중접합 태양전지에서 버퍼층이 생성되지 않은 경우이고, 실시예 A는 도 9에 따른 태양전지이고, 실시예 B는 도 8에 따른 태양전지이고, 실시예 C는 도 6에 따른 태양전지이다.
도 10을 살펴보면, 비교예의 Jsc는 대략 11.06[mA/cm2]이고, Voc는 대략 1.36V이고, FF(Fill Factor)는 대략 0.705%이며, 효율(Eff)은 대략 10.60%인 것을 알 수 있다.
반면에, 본 발명에 따른 실시예 A에서는 Jsc는 대략 11.31[mA/cm2]이고, Voc는 대략 1.37V이고, FF는 대략 0.704%이며, 효율(Eff)은 대략 10.93%인 것을 알 수 있다.
이처럼, 본 발명에 따른 실시예 A에서는 비교예와 비교하여 효율이 대략 3.1%정도 향상된 것을 알 수 있다. 도 9와 같이 이것은 제 1 광전 변환부(220)에 제 1 버퍼층(224)이 추가됨에 따라 제 1 i형 반도체층(222)의 치밀도가 향상됨으로써 효율이 향상된 것으로 볼 수 있다.
또한, 본 발명에 따른 실시예 B에서는 Jsc는 대략 11.30[mA/cm2]이고, Voc는 대략 1.35V이고, FF는 대략 0.720%이며, 효율(Eff)은 대략 10.96%인 것을 알 수 있다.
이처럼, 본 발명에 따른 실시예 B에서는 비교예와 비교하여 효율이 대략 3.4%정도 향상된 것을 알 수 있다. 이것은 본 발명에 따른 실시예 B에서는 수소 함량이 많은 제 2 버퍼층(234)이 제 2 광전 변환부(230)에 추가됨에 따라 제 2 i형 반도체층(232)의 형성 초기에 결정화도가 높아지고, 이로 인해 제 2 i형 반도체층(232)의 결정화도가 균일해짐으로써 효율이 향상된 것으로 볼 수 있다.
또한, 본 발명에 따른 실시예 C에서는 Jsc는 대략 11.34[mA/cm2]이고, Voc는 대략 1.37V이고, FF는 대략 0.712%이며, 효율(Eff)은 대략 11.07%인 것을 알 수 있다.
이처럼, 본 발명에 따른 실시예 C에서는 비교예와 비교하여 효율이 대략 4.4%정도 향상된 것을 알 수 있다. 이처럼, 도 6과 같이 제 1 광전 변환부(220)에 제 1 버퍼층(224)을 형성하고, 제 2 광전 변환부(230)에 제 2 버퍼층(234)을 형성하면 효율을 더욱 향상시킬 수 있는 것을 알 수 있다.
한편, 제 1 버퍼층(224) 및 제 2 버퍼층(234) 중 적어도 하나는 도 4의 경우와 같이 서로 인접하게 배치되며 수소 함량이 서로 다른 복수의 서브 버퍼층을 포함할 수 있다.
예컨대, 제 2 버퍼층(234)의 두께(t11)가 제 1 버퍼층(224)의 두께(t21)보다 두꺼운 경우에는 제 2 버퍼층(234)은 도 4와 같이 복수의 서브 버퍼층을 포함하고, 제 1 버퍼층(224)은 단일층(Single Layer)으로 구성되는 것이 바람직할 수 있다.
도 11 내지 도 12는 본 발명에 따른 태양전지의 다른 구조에 대해 설명하기 위한 도면이다. 여기서는 이상에서 상세히 설명한 부분에 대해서는 그 설명을 생략하기로 한다.
먼저, 도 11을 살펴보면, 삼중접합(Triple Junction) 태양전지(10)의 일례에 대해 도시되어 있다. 도 11에 따른 태양전지(10)의 구조를 pin-pin-pin 구조라고 할 수 있다.
도 11을 살펴보면, 본 발명에 따른 태양전지(10)는 광입사면, 즉 기판(100)으로부터 차례로 배치되는 제 1 광전변환부(420), 제 2 광전변환부(430) 및 제 3 광전변환부(440)을 포함할 수 있다.
아울러, 제 1 광전 변환부(420)는 제 1 p형 반도체층(421), 제 1 버퍼층(424), 제 1 i형 반도체층(422) 및 제 1 n형 반도체층(423)을 포함할 수 있다. 여기서, 제 1 버퍼층(424)의 수소 함량은 제 1 i형 반도체층(422)의 수소 함량보다 많을 수 있다.
제 2 광전 변환부(430)는 제 2 p형 반도체층(431), 제 2 버퍼층(434), 제 2 i형 반도체층(432) 및 제 2 n형 반도체층(433)을 포함할 수 있다. 여기서, 제 2 버퍼층(434)의 수소 함량은 제 2 i형 반도체층(432)의 수소 함량보다 많을 수 있다.
제 3 광전 변환부(440)는 제 3 p형 반도체층(441), 제 3 버퍼층(444), 제 3 i형 반도체층(442) 및 제 3 n형 반도체층(443)을 포함할 수 있다. 여기서, 제 3 버퍼층(444)의 수소 함량은 제 3 i형 반도체층(442)의 수소 함량보다 많을 수 있다.
제 1 광전변환부(420)는 비정질 실리콘(a-Si) 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H)을 이용하는 비정질 실리콘 셀일 수 있다. 이러한 제 1 광전변환부(420)의 제 1 i형 반도체층(422)은 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 단파장 대역의 광을 흡수하여 전력을 생산할 수 있다.
제 2 광전변환부(430)는 비정질 실리콘(a-Si) 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H)을 이용하는 비정질 실리콘 셀일 수 있다. 이러한 제 2 광전변환부(430)의 제 2 i형 반도체층(432)은 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 단파장 대역과 장파장 대역 사이의 중간 대역의 광을 흡수하여 전력을 생산할 수 있다.
제 3 광전변환부(440)는 미세 결정 실리콘(mc-Si) 재질, 예컨대 수소화된 미세 결정 실리콘(mc-Si:H)을 이용하는 실리콘 셀일 수 있다. 이러한 제 3 광전변환부(440)의 제 3 i형 반도체층(442)은 수소화된 미세 결정 실리콘(mc-Si:H) 재질로 구성되고, 장파장 대역의 광을 흡수하여 전력을 생산할 수 있다.
여기서, 제 3 i형 반도체층(442)의 두께는 제 2 i형 반도체층(432)의 두께보다 두껍고, 제 2 I형 반도체층(432)의 두께는 제 1 i형 반도체층(422)의 두께보다 두꺼울 수 있다.
또는, 도 12와 같이 기판(1200)이 광입사면의 반대측에 배치되는 것이 가능하다. 즉, 기판(1200)으로부터 제 2 n형 반도체층(233), 제 2 i형 반도체층(232), 제 2 버퍼층(234), 제 2 p형 반도체층(231), 제 1 n형 반도체층(223), 제 1 i형 반도체층(222), 제 1 버퍼층(224) 및 제 1 n형 반도체층(221)이 차례로 배치될 수 있는 것이다.
이러한 도 12와 같은 구조에서는 기판(1200)의 반대측, 즉 전면전극(110) 쪽에서 광이 입사되기 때문에 기판(1200)이 실질적으로 투명할 필요는 없다. 이에 따라 유리 재질, 플라스틱 재질 이외에 불투명한 금속 재질의 기판(1200)을 사용하는 것도 가능할 수 있다. 도 12와 같은 구조의 태양전지(10)를 n-i-p구조 태양전 지라고 할 수 있다. 또한, 본 발명에 따른 태양전지(10)는 도시하지는 않았지만 투과하는 광을 후면에서 반사할 수 있는 반사층(미도시)을 더 구비하는 것도 가능할 수 있다.
또는, 도시하지는 않았지만, 본 발명에 따른 태양전지(10)가 복수의 광전 변환부를 포함하는 경우(예컨대, 이중접합 및 삼중접합) 인접하는 두 개의 광전 변환부 사이에는 중간층(Interlayer)이 배치될 수 있다. 이러한 중간층은 i형 반도체층의 두께를 줄여 안정화 효율을 향상시키는 것이 가능하다.
도 13 내지 도 16은 본 발명에 따른 태양전지의 다른 구조에 대해 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 부분에 대한 설명은 생략한다.
도 13을 살펴보면, 본 발명에 따른 태양전지(10)는 비정질 실리콘 재질을 포함하는 제 1 i형 반도체층(222)을 포함하는 제 1 광전 변환부(220) 및 비정질 실리콘 재질을 포함하는 제 2 i형 반도체층(232)을 포함하는 제 2 광전 변환부(230)를 포함할 수 있다.
즉, 제 1 i형 반도체층(222) 및 제 2 i형 반도체층(232)은 모두 비정질 실리콘 재질을 포함할 수 있는 것이다.
또는, 도 14와 같이, 본 발명에 따른 태양전지(10)는 미세 결정 실리콘 재질을 포함하는 제 1 i형 반도체층(222)을 포함하는 제 1 광전 변환부(220) 및 미세 결정 실리콘 재질을 포함하는 제 2 i형 반도체층(232)을 포함하는 제 2 광전 변환부(230)를 포함할 수 있다.
즉, 제 1 i형 반도체층(222) 및 제 2 i형 반도체층(232)은 모두 미세 결정 실리콘 재질을 포함할 수 있는 것이다.
또는, 도 15와 같이, 본 발명에 따른 태양전지(10)는 비정질 실리콘 재질의 제 1 광전변환부(420), 제 2 광전변환부(430) 및 제 3 광전변환부(440)를 포함할 수 있다.
즉, 제 1 i형 반도체층(422), 제 2 i형 반도체층(432) 및 제 3 i형 반도체층(442)은 모두 비정질 실리콘 재질을 포함할 수 있는 것이다.
또는, 도 16과 같이, 본 발명에 따른 태양전지(10)는 비정질 실리콘 재질의 제 1 광전변환부(420), 미세 결정 실리콘 재질의 제 2 광전변환부(430) 및 미세 결정 실리콘 재질의 제 3 광전변환부(440)를 포함할 수 있다.
즉, 제 1 i형 반도체층(422)은 비정질 실리콘 재질을 포함하고, 제 2 i형 반도체층(432) 및 제 3 i형 반도체층(442)은 미세 결정 실리콘 재질을 포함할 수 있는 것이다.
도 17 내지 도 32는 i형 반도체층에 불순물이 도핑되는 경우를 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 부분에 대한 설명은 생략한다.
도 17을 살펴보면, 본 발명에 따른 태양전지(10)의 광전변환부(1200, 1300)는 밴드갭을 조절하여 효율을 향상시키기 위해 불순물로서 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑된 제 1 진성 반도체층(1220) 및 게르마늄(Ge) 재질이 도핑된 미세 결정 실리콘 재질의 제 2 진성 반도체층(1320)을 포함할 수 있다.
바람직하게는, 광전변환부(1200, 1300)는 제 1 광전변환부(1200)와 제 2 광 전변환부(1300)를 포함할 수 있다.
제 1 광전변환부(1200)는 비정질 실리콘(Amorphous Silicon) 재질, 예컨대 수소화된 비정질 실리콘(Hydrogenated Amorphous Silicon: a-Si:H)을 이용하는 비정질 실리콘 셀일 수 있다.
아울러, 제 1 광전변환부(1200)의 제 1 진성 반도체층(1220)에는 불순물로서 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑될 수 있다. 이러한 경우에는, 도핑되는 탄소(C), 산소(O)에 의해 제 1 진성 반도체층(1220)의 밴드갭이 높아짐으로써 단파장 대역 광의 흡수율이 향상될 수 있으며, 이에 따라 태양전지(10)의 효율이 향상될 수 있다.
제 1 광전변환부(1200)에서는 제 1 진성 반도체층(1220)에 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑되는 조건 하에, 제 1 p형 반도체층(1210) 및 제 1 n형 반도체층(1220) 중 적어도 하나에는 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑되는 것이 가능하다. 바람직하게는, 제 1 p형 반도체층(1210) 및 제 1 n형 반도체층(1220) 중 제 1 p형 반도체층(1210)에 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑될 수 있다.
여기서, 제 1 버퍼층(224)이 제 1 진성 반도체층(1220)의 제조 공정 중 형성되는 것이 가능하다는 것을 고려하면, 제 1 버퍼층(224)도 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하는 것이 가능하다.
제 2 광전변환부(1300)는 미세 결정 실리콘(Micro-Crystalline Silicon) 재질, 예컨대 수소화된 미세 결정 실리콘(Hydrogenated Micro-Crystalline Silicon, mc-Si:H)을 이용하는 실리콘 셀일 수 있다.
이러한 제 2 광전변환부(1300)의 제 2 진성 반도체층(1320)에는 게르마늄(Ge) 재질이 불순물로서 도핑될 수 있다. 게르마늄(Ge) 재질은 제 2 진성 반도체층(1320)의 밴드갭을 낮출 수 있고, 이에 따라 제 2 진성 반도체층(1320)의 장파장 대역 광의 흡수율이 향상됨으로써 태양전지(10)의 효율이 향상될 수 있다.
제 2 진성 반도체층(1320)에 게르마늄(Ge)을 도핑하는 방법으로는 게르마늄(Ge) 가스가 채워진 챔버 내에서 VHF, HF 또는 RF를 이용한 PECVD공법을 일례로 들 수 있다.
제 2 광전변환부(1300)에서는 제 2 진성 반도체층(1320)에 게르마늄(Ge) 재질이 도핑되는 조건 하에, 제 2 p형 반도체층(1310) 및 제 2 n형 반도체층(1320) 중 적어도 하나에는 게르마늄(Ge) 재질이 도핑되는 것이 가능하다. 바람직하게는, 제 2 p형 반도체층(1310) 및 제 2 n형 반도체층(1320)에 모두 게르마늄(Ge) 재질이 도핑될 수 있다.
여기서, 제 2 버퍼층(234)이 제 2 진성 반도체층(1320)의 제조 공정 중 형성되는 것이 가능하다는 것을 고려하면, 제 2 버퍼층(234)도 게르마늄(Ge) 재질을 포함하는 것이 가능하다.
다음, 도 18을 살펴보면 제 1 진성 반도체층(1220)에 불순물로서 탄소(C) 및 산소(O) 중 적어도 하나가 도핑되며 제 2 진성 반도체층(1320)에 게르마늄이 도핑된 경우와 탄소(C), 산소(O) 및 게르마늄(Ge)이 도핑되지 않은 경우를 비교한 데이터가 도시되어 있다.
도 18에서 제 1 타입(Type 1)에 따른 태양전지는 제 1 진성 반도체층(1220)이 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층(1320)은 수소화된 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다. 제 2 타입(Type 2)에 따른 태양전지는 본 발명과 같이 제 1 진성 반도체층(1220)이 탄소(C) 및 산소(O) 중 적어도 하나가 도핑된 수소화된 비정질 실리콘(a-Si:H(C,O)) 재질로 구성되고, 제 2 진성 반도체층(1320)은 게르마늄이 도핑된 수소화된 미세 결정 실리콘(mc-Si:H(Ge)) 재질로 구성된 경우이다.
제 1 타입에 따른 태양전지의 제 1 진성 반도체층의 밴드갭은 1.75eV이고, 제 2 진성 반도체층의 밴드갭은 1.1eV인 것을 알 수 있다.
아울러, 제 1 타입에 따른 태양전지에서 Voc는 1V이고, Jsc는 대략 1[mA/cm2]이고, FF(Fill Factor)는 대략 1이고, 효율(Eff)은 대략 1인 것을 알 수 있다. 이것은 제 1 타입의 Voc, Jsc, FF 및 효율(Eff)을 기준으로 할때, 제 2 타입에 따른 태양전지의 Voc, Jsc, FF 및 효율(Eff)을 비교하기 위해 설정한 것이다.
반면에, 제 2 타입에 따른 태양전지의 제 1 진성 반도체층의 밴드갭은 2.0eV로서 제 1 타입에 따른 태양전지에 비해 대략 0.25eV가량 상승하고, 제 2 진성 반도체층의 밴드갭은 0.8eV로서 제 1 타입에 다른 태양전지에 비해 대략 0.3eV가량 감소한 것을 알 수 있다.
아울러, 제 2 타입에 따른 태양전지에서 Voc는 0.8V이고, Jsc는 대략 1.31[mA/cm2]이고, FF(Fill Factor)는 대략 1.1이고, 효율(Eff)은 대략 1.15인 것을 알 수 있다.
이와 같이, 제 2 타입에 따른 태양전지는 제 1 진성 반도체층(1220)이 탄소(C) 및 산소(O) 중 적어도 하나가 도핑된 수소화된 비정질 실리콘(a-Si:H(C,O)) 재질로 구성되고, 아울러 제 2 진성 반도체층(1320)을 게르마늄이 도핑된 수소화된 미세 결정 실리콘(mc-Si:H(Ge)) 재질로 구성함으로써 제 1 진성 반도체층(1220)의 밴드갭을 높이면서도 제 2 진성 반도체층(1320)의 밴드갭을 낮출 수 있으며, 이에 따라 효율을 향상시킬 수 있다는 것을 알 수 있다.
다음, 도 19를 살펴보면 제 2 진성 반도체층에 포함된 게르마늄의 함량에 대한 데이터가 도시되어 있다.
도 19를 살펴보면, 제 2 진성 반도체층의 게르마늄의 함량이 0~1atom%인 경우에는 태양전지의 효율이 대략 1.07~1.06인 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 미미하여 제 2 진성 반도체층의 밴드갭이 충분히 낮아지지 않을 수 있다.
반면에, 제 2 진성 반도체층의 게르마늄의 함량이 3~20atom%인 경우에는 태양전지의 효율이 대략 1.12~1.15로서 충분히 높은 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 충분하여 제 2 진성 반도체층의 밴드갭이 충분히 낮아질 수 있고, 이에 따라 제 2 진성 반도체층의 장파장 대역 광의 흡수율이 향상된 것을 의미할 수 있다.
반면에, 제 2 진성 반도체층의 게르마늄의 함량이 25atom%인 경우에는 태양전지의 효율이 오히려 감소하여 대략 1.05인 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 과도하게 많아서 일부 게르마늄이 제 2 진성 반도체층 내에서 결함(Defect)으로 작용함으로써 효율이 감소한 것으로 볼 수 있다.
도 19의 데이터를 고려할 때, 제 2 진성 반도체층의 게르마늄의 함량은 대략 3~20atom%인 것이 바람직할 수 있다.
한편, 게르마늄(Ge) 재질은 스트론튬(Strontium, Sr)으로 대체할 수 있다. 즉, 제 2 진성 반도체층(1320)에 스트론튬(Sr) 재질을 도핑하는 경우에도 제 2 진성 반도체층(1320)의 밴드갭을 충분히 낮춰 효율이 향상될 수 있다.
또는, 도 20과 같이 제 1 진성 반도체층(1220)에는 불순물로서 게르마늄(Ge) 재질이 도핑될 수 있다. 이러한 경우에는, 제 1 진성 반도체층(1220)의 밴드갭이 게르마늄(Ge) 재질에 의해 낮아질 수 있고, 이에 따라 장파장 대역 광의 흡수율이 높아짐으로써, 종래의 태양전지에 비해 본 발명에 따른 태양전지(10)의 효율이 향상될 수 있다.
도 20과 같이, 본 발명에 따른 태양전지(10)는 전면전극(110)과 후면전극(140) 사이에 비정질 실리콘 재질의 진성 반도체층, 즉 제 1 진성 반도체층(1220)과 미세 결정 실리콘 재질의 진성 반도체층, 즉 제 2 진성 반도체층(1320)을 포함하고, 비정질 실리콘 재질의 진성 반도체층과 미세 결정 실리콘 재질의 진성 반도체층에는 동일한 재질의 불순물, 즉 게르마늄(Ge) 재질이 도핑될 수 있는 것이다.
이러한 경우, 제 1 광전변환부(1200)에서는 제 1 진성 반도체층(1220)에 게르마늄(Ge) 재질이 도핑되는 조건 하에, 제 1 p형 반도체층(1210) 및 제 1 n형 반 도체층(1220) 및 적어도 하나에는 게르마늄(Ge) 재질이 도핑되는 것이 가능하다. 바람직하게는, 제 1 p형 반도체층(1210) 및 제 1 n형 반도체층(1220)에 모두 게르마늄(Ge) 재질이 도핑될 수 있다.
또한, 도 21과 같이, 제 1 광전변환부(1200) 및 제 2 광전변환부(1300)는 모두 비정질 실리콘 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H)을 이용하는 비정질 실리콘 셀일 수 있다.
이러한 경우, 제 1 진성 반도체층(1220)과 제 2 진성 반도체층(1320)은 모두 비정질 실리콘 재질을 포함할 수 있으며, 아울러 제 1 진성 반도체층(1220)과 제 2 진성 반도체층(1320)에는 게르마늄(Ge) 재질이 도핑될 수 있다.
또한, 도 22와 같이, 제 1 광전변환부(1200) 및 제 2 광전변환부(1300)는 모두 비정질 실리콘 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H)을 이용하는 비정질 실리콘 셀일 수 있고, 비정질 실리콘 재질의 제 1 진성 반도체층(1220)에는 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑될 수 있고, 제 2 진성 반도체층(1320)에는 게르마늄(Ge) 재질이 도핑될 수 있다.
도 23을 살펴보면, 본 발명에 따른 태양전지(10)는 탄소(C) 및 산소(O) 중 적어도 하나의 재질의 불순물이 도핑된 비정질 실리콘(a-Si(C, O)) 재질의 제 1 진성 반도체층(6220)을 포함하는 제 1 광전변환부(6200), 게르마늄(Ge) 재질이 도핑된 비정질 실리콘(a-Si(Ge)) 재질의 제 2 진성 반도체층(6320)을 포함하는 제 2 광전변환부(6300) 및 게르마늄(Ge) 재질이 도핑된 미세 결정 실리콘(mc-Si(Ge)) 재질의 제 3 진성 반도체층(6020)을 포함하는 제 3 광전변환부(6000)를 포함할 수 있 다.
제 1 광전변환부(6200)는 탄소(C) 및 산소(O) 중 적어도 하나가 불순물로서 도핑된 비정질 실리콘(a-Si(C, O)) 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H(C, O))을 이용하는 비정질 실리콘 셀일 수 있다.
제 2 광전변환부(6300)는 게르마늄(Ge)이 불순물로서 도핑된 비정질 실리콘(a-Si(Ge)) 재질, 예컨대 수소화된 비정질 실리콘(a-Si:H(Ge))을 이용하는 비정질 실리콘 셀일 수 있다.
제 3 광전변환부(6000)는 게르마늄(Ge)이 불순물로서 도핑된 미세 결정 실리콘(mc-Si(Ge)) 재질, 예컨대 수소화된 미세 결정 실리콘(mc-Si:H(Ge))을 이용하는 실리콘 셀일 수 있다.
여기서, 제 3 진성 반도체층(6020)의 두께(t3)는 제 2 진성 반도체층(6320)의 두께(t2)보다 두껍고, 제 2 진성 반도체층(6320)의 두께(t2)는 제 1 진성 반도체층(6220)의 두께(t1)보다 두꺼울 수 있다.
다음, 도 24를 살펴보면 제 1 진성 반도체층(6220)이 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 도핑된 비정질 실리콘(a-Si:H(C, O)) 재질로 구성되고, 제 2 진성 반도체층(6320)이 게르마늄이 도핑된 비정질 실리콘(a-Si:H(Ge)) 재질로 구성되고, 제 3 진성 반도체층(6020)은 게르마늄이 도핑된 미세 결정 실리콘(mc-Si:H(Ge)) 재질로 구성되는 경우와 그렇지 않은 다른 경우를 비교한 데이터가 도시되어 있다.
도 24에서 제 1 타입(Type 1)에 따른 태양전지는 제 1 진성 반도체층이 수소 화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층은 수소화된 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다. 즉, 제 1 타입은 이중접합(Double Junction)인 경우이다.
제 2 타입(Type 2)에 따른 태양전지는 제 1 진성 반도체층이 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층이 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 3 진성 반도체층은 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다.
제 3 타입(Type 3)에 따른 태양전지는 제 1 진성 반도체층이 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 불순물로서 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층이 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 3 진성 반도체층은 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다.
제 4 타입(Type 4)에 따른 태양전지는 제 1 진성 반도체층이 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층이 게르마늄(Ge)이 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 3 진성 반도체층은 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다.
제 5 타입(Type 5)에 따른 태양전지는 제 1 진성 반도체층이 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 불순물로서 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층이 게르마늄(Ge)이 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 3 진성 반도체층은 미세 결정 실리 콘(mc-Si:H) 재질로 구성된 경우이다.
제 6 타입(Type 6)과 같이 본 발명에 따른 태양전지는 제 1 진성 반도체층이 탄소(C) 및 산소(O) 중 적어도 하나의 재질이 불순물로서 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 2 진성 반도체층이 게르마늄(Ge)이 도핑된 수소화된 비정질 실리콘(a-Si:H) 재질로 구성되고, 제 3 진성 반도체층은 게르마늄(Ge)이 도핑된 미세 결정 실리콘(mc-Si:H) 재질로 구성된 경우이다.
제 2-6 타입은 삼중접합(Triple Junction)인 경우이다.
도 24와 같이, 이중접합인 제 1 타입에 따른 태양전지의 효율(Eff)은 대략 1인 것을 알 수 있다. 이는 삼중접합인 제 2-6 타입에 따른 태양전지의 효율을 이중접합인 제 1 타입에 따른 태양전지의 효율과 비교하기 위해 설정한 것이다.
또한, 삼중접합인 제 2~5 타입에 따른 태양전지의 효율은 대략 1.03~1.13인 것을 알 수 있다.
반면에, 본 발명인 제 6 타입에 따른 태양전지의 효율(Eff)은 대략 1.25로서, 제 1~5 타입에 따른 태양전지에 비해 월등히 높은 것을 알 수 있다. 이는, 제 6 타입에 따른 태양전지의 제 1 진성 반도체층의 밴드갭이 대략 2.0eV로서 제 1 진성 반도체층의 단파장 대역 광의 흡수 능력이 향상되고, 제 2 진성 반도체층의 밴드갭이 대략 1.5eV로서 중간 대역 광의 흡수 능력이 향상되고, 아울러 제 3 진성 반도체층의 밴드갭이 대략 0.8eV로서 장파장 대역 광의 흡수 능력이 향상되었기 때문에 달성될 수 있는 것이다.
다음, 도 25를 살펴보면 제 3 진성 반도체층에 포함된 게르마늄의 함량에 대 한 데이터가 도시되어 있다. 자세하게는, 도 25는 제 2 진성 반도체층의 게르마늄(Ge) 함량이 대략 20atom%이고, 제 1 진성 반도체층은 불순물로서 탄소(C)가 대략 20atom%가량 도핑된 경우에, 제 3 진성 반도체층의 게르마늄 함량의 변화에 따른 태양전지의 효율에 대한 데이터이다.
도 25를 살펴보면, 제 3 진성 반도체층의 게르마늄의 함량이 0~1atom%인 경우에는 태양전지의 효율이 대략 1.12인 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 미미하여 제 3 진성 반도체층의 밴드갭이 충분히 낮아지지 않을 수 있다.
반면에, 제 3 진성 반도체층의 게르마늄의 함량이 3~20atom%인 경우에는 태양전지의 효율이 대략 1.19~1.25로서 충분히 높은 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 충분하여 제 3 진성 반도체층의 밴드갭이 충분히 낮아질 수 있고, 이에 따라 제 3 진성 반도체층의 장파장 대역 광의 흡수율이 향상된 것을 의미할 수 있다.
반면에, 제 3 진성 반도체층의 게르마늄의 함량이 25atom%인 경우에는 태양전지의 효율이 오히려 감소하여 대략 1.10인 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 과도하게 많아서 일부 게르마늄이 제 3 진성 반도체층 내에서 결함(Defect)으로 작용함으로써 효율이 감소한 것으로 볼 수 있다.
도 25의 데이터를 고려할 때, 제 3 진성 반도체층의 게르마늄의 함량은 대략 3~20atom%인 것이 바람직할 수 있다.
다음, 도 26을 살펴보면 제 2 진성 반도체층에 포함된 게르마늄의 함량에 대 한 데이터가 도시되어 있다. 자세하게는, 도 26은 제 3 진성 반도체층의 게르마늄(Ge) 함량이 대략 15atom%이고, 제 1 진성 반도체층은 불순물로서 탄소(C)가 대략 20atom%가량 도핑된 경우에, 제 2 진성 반도체층의 게르마늄 함량의 변화에 따른 태양전지의 효율에 대한 데이터이다.
도 26을 살펴보면, 제 2 진성 반도체층의 게르마늄의 함량이 0atom%인 경우에는 태양전지의 효율이 대략 1.14인 것을 알 수 있다.
반면에, 제 2 진성 반도체층의 게르마늄의 함량이 5~30atom%인 경우에는 태양전지의 효율이 대략 1.21~1.25로서 충분히 높은 것을 알 수 있다. 이러한 경우에는, 제 2 진성 반도체층의 중간 대역 광의 흡수율이 향상된 것을 의미할 수 있다.
반면에, 제 2 진성 반도체층의 게르마늄의 함량이 35atom%인 경우에는 태양전지의 효율이 오히려 감소하여 대략 1.12인 것을 알 수 있다. 이러한 경우에는, 게르마늄의 함량이 과도하게 많아서 일부 게르마늄이 제 2 진성 반도체층 내에서 결함(Defect)으로 작용함으로써 효율이 감소한 것으로 볼 수 있다.
도 26의 데이터를 고려할 때, 제 2 진성 반도체층의 게르마늄의 함량은 대략 5~30atom%인 것이 바람직할 수 있다.
이처럼, 동일한 불순물(게르마늄)이 도핑되는 제 2 진성 반도체층 및 제 3 진성 반도체층 중에서 미세 결정 실리콘 재질인 제 3 진성 반도체층의 게르마늄의 함량이 비정질 실리콘 재질인 제 2 진성 반도체층의 게르마늄의 함량보다 더 낮은 것이다.
이는, 미세 결정 실리콘 재질은 그 특성상 불순물의 도핑력이 상대적으로 약하고, 아울러 게르마늄(Ge) 재질이 결함으로 작용할 가능성이 비정질 결정 실리콘 재질에 비해 더 높기 때문이다.
여기서, 게르마늄의 함량은 단위 부피당 함량으로서, 농도로 표현하는 것이 가능하다.
다음, 도 27을 살펴보면 제 1 진성 반도체층에 포함된 불순물(C, O)의 함량에 대한 데이터가 도시되어 있다. 자세하게는, 도 27은 제 3 진성 반도체층의 게르마늄(Ge) 함량이 대략 15atom%이고, 제 2 진성 반도체층의 게르마늄(Ge) 함량이 대략 20atom%가량 도핑된 경우에, 제 1 진성 반도체층의 불순물의 함량 변화에 따른 태양전지의 효율에 대한 데이터이다. 여기서는, 제 1 진성 반도체층에 도핑되는 불순물로서 탄소(C)와 산소(O) 중 탄소(C)를 사용하였다. 산소(O)를 불순물로서 사용하는 경우에도 탄소(C)를 사용하는 경우와 유사할 수 있다.
도 27을 살펴보면, 제 1 진성 반도체층의 탄소(C)의 함량이 0atom%인 경우에는 태양전지의 효율이 대략 1.02인 것을 알 수 있다.
반면에, 제 1 진성 반도체층의 탄소(C)의 함량이 10~50atom%인 경우에는 태양전지의 효율이 대략 1.18~1.25로서 충분히 높은 것을 알 수 있다. 이러한 경우에는, 제 1 진성 반도체층의 단파장 대역 광의 흡수율이 향상된 것을 의미할 수 있다.
반면에, 제 1 진성 반도체층의 탄소의 함량이 60atom%인 경우에는 태양전지의 효율이 오히려 감소하여 대략 1.05인 것을 알 수 있다. 이러한 경우에는, 탄소 의 함량이 과도하게 많아서 일부 탄소가 제 1 진성 반도체층 내에서 결함(Defect)으로 작용함으로써 효율이 감소한 것으로 볼 수 있다.
도 27의 데이터를 고려할 때, 제 1 진성 반도체층의 불순물의 함량은 대략 10~50atom%인 것이 바람직할 수 있다.
또는, 도 28과 같이 본 발명에 따른 태양전지(10)는 탄소(C) 및 산소(O) 중 적어도 하나의 재질의 불순물이 도핑된 비정질 실리콘(a-Si(C, O)) 재질의 제 1 진성 반도체층(6220)을 포함하는 제 1 광전변환부(6200), 게르마늄(Ge) 재질이 도핑된 미세 결정 실리콘(mc-Si(Ge)) 재질의 제 2 진성 반도체층(6320)을 포함하는 제 2 광전변환부(6300) 및 게르마늄(Ge) 재질이 도핑된 미세 결정 실리콘(mc-Si(Ge)) 재질의 제 3 진성 반도체층(6020)을 포함하는 제 3 광전변환부(6000)를 포함할 수 있다.
이러한 경우에도, 미세 결정 실리콘 재질의 제 2 진성 반도체층(6320)의 두께(t2)는 미세 결정 실리콘 재질의 제 3 진성 반도체층(6020)의 두께(t3)보다 작을 수 있다.
또는, 도 29와 같이 본 발명에 따른 태양전지(10)는 탄소(C) 및 산소(O) 중 적어도 하나의 재질의 불순물이 도핑된 비정질 실리콘(a-Si(C, O)) 재질의 제 1 진성 반도체층(6220)을 포함하는 제 1 광전변환부(6200), 게르마늄(Ge) 재질이 도핑된 비정질 실리콘(a-Si(Ge)) 재질의 제 2 진성 반도체층(6320)을 포함하는 제 2 광전변환부(6300) 및 게르마늄(Ge) 재질이 도핑된 비정질 실리콘(a-Si(Ge)) 재질의 제 3 진성 반도체층(6020)을 포함하는 제 3 광전변환부(6000)를 포함할 수 있다. 즉, 제 1, 2, 3 진성 반도체층(6220, 6320, 6020)이 모두 비정질 실리콘 재질을 포함할 수 있다.
또는, 도 30과 같이 본 발명에 따른 태양전지(10)는 탄소(C) 및 산소(O) 중 적어도 하나의 재질의 불순물이 도핑된 비정질 실리콘(a-Si(C, O)) 재질의 제 1 진성 반도체층(6220)을 포함하는 제 1 광전변환부(6200), 게르마늄(Ge) 재질이 도핑되지 않은 미세 결정 실리콘(mc-Si(Ge)) 재질의 제 2 진성 반도체층(6320)을 포함하는 제 2 광전변환부(6300) 및 게르마늄(Ge) 재질이 도핑된 미세 결정 실리콘(mc-Si(Ge)) 재질의 제 3 진성 반도체층(6020)을 포함하는 제 3 광전변환부(6000)를 포함할 수 있다. 즉, 미세 결정 실리콘 재질의 제 3 진성 반도체층(6020)에는 게르마늄(Ge) 재질이 도핑되지만, 미세 결정 실리콘 재질의 제 2 진성 반도체층(6320)에는 게르마늄(Ge) 재질이 도핑되지 않을 수 있는 것이다.
또는, 본 발명에 따른 태양전지가 단일 접합구조(Single Junction)인 경우에도 i형 반도체층에 불순물이 도핑되는 것이 가능하다.
예를 들면, 도 31과 같이 본 발명에 따른 태양전지(10)가 미세 결정 실리콘 재질의 진성 반도체층(122)을 포함하는 경우, 진성 반도체층(122)에는 게르마늄(Ge) 재질이 도핑될 수 있는 것이다.
또는, 도 32와 같이 본 발명에 따른 태양전지(10)가 비정질 실리콘 재질의 진성 반도체층(132)을 포함하는 경우, 진성 반도체층(132)에는 게르마늄(Ge) 재질이 도핑될 수 있는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1 내지 도 5는 본 발명에 따른 태양전지의 일례에 대해 설명하기 위한 도면;
도 6 내지 도 10은 이중접합 태양전지에 대해 설명하기 위한 도면;
도 11 내지 도 12는 본 발명에 따른 태양전지의 다른 구조에 대해 설명하기 위한 도면;
도 13 내지 도 16은 본 발명에 따른 태양전지의 다른 구조에 대해 설명하기 위한 도면; 및
도 17 내지 도 32는 i형 반도체층에 불순물이 도핑되는 경우를 설명하기 위한 도면이다.

Claims (35)

  1. 기판;
    상기 기판에 배치되는 제 1 전극;
    제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 적어도 하나의 광전변환부;
    를 포함하고,
    적어도 하나의 상기 광전변환부는 p형 반도체층, i형 반도체층, n형 반도체층 및 상기 p형 반도체층과 상기 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 i형 반도체층의 수소 함량보다 많은 버퍼층(Buffer Layer)을 포함하는 태양전지.
  2. 제 1 항에 있어서,
    상기 i형 반도체층은 비정질 실리콘 재질인 태양전지.
  3. 제 1 항에 있어서,
    상기 i형 반도체층은 미세 결정 실리콘 재질인 태양전지.
  4. 제 1 항에 있어서,
    상기 버퍼층의 두께는 상기 i형 반도체층의 두께보다 얇은 태양전지.
  5. 제 4 항에 있어서,
    상기 버퍼층의 두께는 상기 p형 반도체층의 두께보다 얇은 태양전지.
  6. 제 1 항에 있어서,
    상기 버퍼층의 수소 함량은 상기 p형 반도체층의 수소 함량보다 많은 태양전지.
  7. 제 1 항에 있어서,
    상기 i형 반도체층은 미세 결정 실리콘 재질이고,
    상기 버퍼층과 상기 i형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도는 상기 i형 반도체층과 상기 n형 반도체층의 접합부분에서의 상기 i형 반도체층의 결정화도의 50%이상인 태양전지.
  8. 제 1 항에 있어서,
    상기 버퍼층과 상기 i형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도는 상기 i형 반도체층과 상기 n형 반도체층의 접합부분에서 상기 i형 반도체층의 결정화도의 75%이상인 태양전지.
  9. 제 1 항에 있어서,
    상기 i형 반도체층은 게르마늄(Ge) 재질을 포함하거나, 혹은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하는 태양전지.
  10. 제 1 항에 있어서,
    상기 버퍼층은 게르마늄(Ge) 재질을 포함하거나, 혹은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하는 태양전지.
  11. 제 1 항에 있어서,
    상기 p형 반도체층의 p형 불순물의 함량은 상기 버퍼층의 p형 불순물의 함량보다 많은 태양전지.
  12. 기판;
    상기 기판에 배치되는 제 1 전극;
    제 2 전극;
    상기 제 1 전극과 상기 제 2 전극의 사이에 배치되는 제 1 광전변환부; 및
    상기 제 1 광전변환부와 상기 제 2 전극의 사이에 배치되는 제 2 광전변환부;
    를 포함하고,
    상기 제 1 광전변환부(First Cell)는 제 1 p형 반도체층, 비정질 실리콘 재 질의 제 1 i형 반도체층, 제 1 n형 반도체층 및 상기 제 1 p형 반도체층과 상기 제 1 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 제 1 i형 반도체층의 수소 함량보다 많은 제 1 버퍼층(First Buffer Layer)을 포함하고,
    상기 제 2 광전변환부(Second Cell)는 제 2 p형 반도체층, 미세결정 실리콘 재질의 제 2 i형 반도체층, 제 2 n형 반도체층 및 상기 제 2 p형 반도체층과 상기 제 2 i형 반도체층의 사이에 배치되며 수소(H)의 함량이 상기 제 2 i형 반도체층의 수소 함량보다 많은 제 2 버퍼층(Second Buffer Layer)을 포함하는 태양전지.
  13. 제 12 항에 있어서,
    상기 제 1 버퍼층의 두께는 상기 제 1 i형 반도체층의 두께보다 얇고, 상기 제 2 버퍼층의 두께는 상기 제 2 i형 반도체층의 두께보다 얇은 태양전지.
  14. 제 12 항에 있어서,
    상기 제 2 버퍼층과 상기 제 2 i형 반도체층의 접합부분에서 상기 제 2 i형 반도체층의 결정화도는 상기 제 2 i형 반도체층과 상기 제 2 n형 반도체층의 접합부분에서의 상기 제 2 i형 반도체층의 결정화도의 50%이상인 태양전지.
  15. 제 12 항에 있어서,
    상기 제 2 버퍼층과 상기 제 2 i형 반도체층의 접합부분에서 상기 제 2 i형 반도체층의 결정화도는 상기 제 2 i형 반도체층과 상기 제 2 n형 반도체층의 접합부분에서의 상기 제 2 i형 반도체층의 결정화도의 75%이상인 태양전지.
  16. 제 12 항에 있어서,
    상기 제 2 i형 반도체층의 두께는 상기 제 1 i형 반도체층의 두께보다 두껍고, 상기 제 2 버퍼층의 두께는 상기 제 1 버퍼층의 두께보다 두꺼운 태양전지.
  17. 제 12 항에 있어서,
    상기 제 2 i형 반도체층의 두께는 상기 제 1 i형 반도체층의 두께보다 두껍고,
    상기 제 1 버퍼층의 수소 함유량은 상기 제 2 버퍼층의 수소 함유량보다 많은 태양전지.
  18. 제 17 항에 있어서,
    상기 제 1 버퍼층의 수소 함유량은 상기 제 1 p형 반도체층의 수소 함유량보다 많고, 상기 제 2 버퍼층의 수소 함유량은 상기 제 2 p형 반도체층의 수소 함유량보다 적은 태양전지.
  19. 제 12 항에 있어서,
    상기 제 1 i형 반도체층 및 제 2 i형 반도체층은 각각 게르마늄(Ge) 재질을 포함하는 태양전지.
  20. 제 12 항에 있어서,
    상기 제 1 i형 반도체층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하고,
    상기 제 2 i형 반도체층은 게르마늄(Ge) 재질을 포함하는 태양전지.
  21. 제 12 항에 있어서,
    상기 제 1 버퍼층 및 상기 제 2 버퍼층은 각각 게르마늄(Ge) 재질을 포함하는 태양전지.
  22. 제 12 항에 있어서,
    상기 제 1 버퍼층은 탄소(C) 및 산소(O) 중 적어도 하나의 재질을 포함하고,
    상기 제 2 버퍼층은 게르마늄(Ge) 재질을 포함하는 태양전지.
  23. 제 12 항에 있어서,
    상기 제 1 p형 반도체층의 p형 불순물의 함량은 상기 제 1 버퍼층의 p형 불순물의 함량보다 많고,
    상기 제 2 p형 반도체층의 p형 불순물의 함량은 상기 제 2 버퍼층의 p형 불순물의 함량보다 많은 태양전지.
  24. 제 12 항에 있어서,
    상기 제 2 i형 반도체층의 수소 함량과 상기 제 2 버퍼층의 수소 함량의 차이는 상기 제 1 i형 반도체층의 수소 함량과 상기 제 1 버퍼층의 수소 함량의 차이보다 큰 태양전지.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020090115050A 2009-09-02 2009-11-26 태양전지 KR100989615B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012505799A JP5898062B2 (ja) 2009-09-02 2010-01-11 太陽電池
EP10813861.1A EP2386124B1 (en) 2009-09-02 2010-01-11 Solar cell
CN201080010764.9A CN102341919B (zh) 2009-09-02 2010-01-11 太阳能电池
PCT/KR2010/000156 WO2011027951A1 (en) 2009-09-02 2010-01-11 Solar cell
US12/709,307 US20110048533A1 (en) 2009-09-02 2010-02-19 Solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090082333 2009-09-02
KR20090082333 2009-09-02

Publications (1)

Publication Number Publication Date
KR100989615B1 true KR100989615B1 (ko) 2010-10-26

Family

ID=43135768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115050A KR100989615B1 (ko) 2009-09-02 2009-11-26 태양전지

Country Status (6)

Country Link
US (1) US20110048533A1 (ko)
EP (1) EP2386124B1 (ko)
JP (1) JP5898062B2 (ko)
KR (1) KR100989615B1 (ko)
CN (1) CN102341919B (ko)
WO (1) WO2011027951A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283140B1 (ko) 2011-01-26 2013-07-05 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
CN102332456B (zh) * 2011-10-11 2013-09-04 清华大学 光探测器集成器件及制备方法
US20150007875A1 (en) * 2012-04-02 2015-01-08 Jose Briceno Pin photovoltaic cell and process of manufacture
TWI659431B (zh) 2012-08-31 2019-05-11 德商賀利氏貴金屬公司 包含銀奈米粒子及球狀銀微米粒子之用於電極製備的導電膠
TWI474499B (zh) 2012-10-12 2015-02-21 Iner Aec Executive Yuan Microcrystalline silicon thin film solar cell element and its manufacturing method
CN107742653A (zh) * 2017-10-17 2018-02-27 江阴艾能赛瑞能源科技有限公司 一种用于建筑物屋顶的太阳能电池组件
CN115548169B (zh) * 2022-10-26 2023-05-16 莆田市威特电子有限公司 一种氧化锌镓作为透明电极的非晶硅太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302922A (ja) * 1994-04-28 1995-11-14 Canon Inc 光起電力素子の形成方法
JPH11135818A (ja) * 1997-10-30 1999-05-21 Sharp Corp 太陽電池
JP2000150935A (ja) 1998-11-16 2000-05-30 Sanyo Electric Co Ltd 光起電力素子
KR20080003624A (ko) * 2006-07-03 2008-01-08 엘지전자 주식회사 고효율 실리콘 박막형 태양전지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782376A (en) * 1983-09-21 1988-11-01 General Electric Company Photovoltaic device with increased open circuit voltage
JPS6249672A (ja) * 1985-08-29 1987-03-04 Sumitomo Electric Ind Ltd アモルフアス光起電力素子
JPS62132372A (ja) * 1985-12-04 1987-06-15 Agency Of Ind Science & Technol 太陽電池
JP2896793B2 (ja) * 1989-09-20 1999-05-31 三洋電機株式会社 光起電力装置の製造方法
JP2784821B2 (ja) * 1989-10-17 1998-08-06 キヤノン株式会社 光起電力素子
JP2695585B2 (ja) * 1992-12-28 1997-12-24 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
JP2918814B2 (ja) * 1995-07-13 1999-07-12 キヤノン株式会社 光起電力素子及びその製造方法
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US5824566A (en) * 1995-09-26 1998-10-20 Canon Kabushiki Kaisha Method of producing a photovoltaic device
US5719076A (en) * 1996-04-24 1998-02-17 United Solar Systems Corporation Method for the manufacture of semiconductor devices with optimized hydrogen content
US6107562A (en) * 1998-03-24 2000-08-22 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method for manufacturing the same, and solar cell using the same
JP4219096B2 (ja) * 2000-03-24 2009-02-04 三洋電機株式会社 光起電力装置の製造方法
US6965040B1 (en) * 2002-11-04 2005-11-15 Xiaolian Gao Photogenerated reagents
JP4756820B2 (ja) * 2003-11-06 2011-08-24 シャープ株式会社 太陽電池
WO2007026480A1 (ja) * 2005-08-30 2007-03-08 Kaneka Corporation シリコン系薄膜光電変換装置、及びその製造方法
KR100884240B1 (ko) 2006-10-20 2009-02-17 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
JPWO2008078471A1 (ja) * 2006-12-25 2010-04-15 シャープ株式会社 光電変換装置及びその製造方法
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP2010534938A (ja) * 2007-07-24 2010-11-11 アプライド マテリアルズ インコーポレイテッド 多接合太陽電池および多接合太陽電池を形成するための方法および装置
KR100895977B1 (ko) * 2008-04-10 2009-05-07 키스코홀딩스주식회사 실리콘 박막 태양전지 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302922A (ja) * 1994-04-28 1995-11-14 Canon Inc 光起電力素子の形成方法
JPH11135818A (ja) * 1997-10-30 1999-05-21 Sharp Corp 太陽電池
JP2000150935A (ja) 1998-11-16 2000-05-30 Sanyo Electric Co Ltd 光起電力素子
KR20080003624A (ko) * 2006-07-03 2008-01-08 엘지전자 주식회사 고효율 실리콘 박막형 태양전지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283140B1 (ko) 2011-01-26 2013-07-05 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US9941427B2 (en) 2011-01-26 2018-04-10 Lg Innotek Co., Ltd. Solar cell and method of fabricating the same

Also Published As

Publication number Publication date
WO2011027951A1 (en) 2011-03-10
JP2012523714A (ja) 2012-10-04
JP5898062B2 (ja) 2016-04-06
EP2386124A4 (en) 2012-11-07
EP2386124B1 (en) 2018-12-26
CN102341919B (zh) 2014-12-03
US20110048533A1 (en) 2011-03-03
CN102341919A (zh) 2012-02-01
EP2386124A1 (en) 2011-11-16

Similar Documents

Publication Publication Date Title
KR100989615B1 (ko) 태양전지
KR100990111B1 (ko) 태양전지
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
US20120318335A1 (en) Tandem solar cell with improved tunnel junction
KR20100021845A (ko) 적층형 태양 전지
KR20120055132A (ko) 박막 태양 전지
KR101632451B1 (ko) 박막 태양 전지
KR20130006904A (ko) 박막 태양 전지
KR101770267B1 (ko) 박막 태양전지 모듈
US20110186122A1 (en) Solar cell
US20100212739A1 (en) Solar cell and method of manufacturing the same
JP2002016271A (ja) 薄膜光電変換素子
EP2834856B1 (en) Thin film solar cell
US8709857B2 (en) Intrinsic absorber layer for photovoltaic cells
KR101644056B1 (ko) 박막형 태양전지 및 그 제조방법
KR101821392B1 (ko) 박막 태양 전지
KR20120064270A (ko) 박막 태양 전지
KR20140121919A (ko) 박막 태양전지
Goldbach et al. Bifacial silicon heterojunction solar cell with deposited back surface field
KR20130093296A (ko) 박막 태양전지
US20130056052A1 (en) Thin film solar cell
KR20120062130A (ko) 박막 태양 전지
KR20150088617A (ko) 박막 태양 전지
KR20140047754A (ko) 박막 태양전지 모듈
KR20110039166A (ko) 박막형 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 9