KR100983939B1 - 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법,기록 매체, 및 프로그램 - Google Patents

영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법,기록 매체, 및 프로그램 Download PDF

Info

Publication number
KR100983939B1
KR100983939B1 KR1020047011858A KR20047011858A KR100983939B1 KR 100983939 B1 KR100983939 B1 KR 100983939B1 KR 1020047011858 A KR1020047011858 A KR 1020047011858A KR 20047011858 A KR20047011858 A KR 20047011858A KR 100983939 B1 KR100983939 B1 KR 100983939B1
Authority
KR
South Korea
Prior art keywords
video signal
frames
encrypted
processing
decoding
Prior art date
Application number
KR1020047011858A
Other languages
English (en)
Other versions
KR20050084769A (ko
Inventor
스스무 츠치다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050084769A publication Critical patent/KR20050084769A/ko
Application granted granted Critical
Publication of KR100983939B1 publication Critical patent/KR100983939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4408—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream encryption, e.g. re-encrypting a decrypted video stream for redistribution in a home network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4367—Establishing a secure communication between the client and a peripheral device or smart card
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4135—Peripherals receiving signals from specially adapted client devices external recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/162—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing
    • H04N7/163—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing by receiver means only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/1675—Providing digital key or authorisation information for generation or regeneration of the scrambling sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명은, 영상 신호의 암호화 및 복호에 있어서, 동기의 어긋남을 신속하게 복조할 수 있도록 하는 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법, 기록 매체, 및 프로그램에 관한 것이다. 암호화 처리부(22)는, 영상 신호의 수직 제어 펄스를 계수하여 구한 프레임 수(Tx)를 암호화하고, 암호화하지 않은 프레임 수(Tx), 및 H/V 제어 펄스와 함께 송신한다. 복호 처리부(32)는, 암호화되어 있는 프레임 수(Tx)를 복호하여 프레임 수(Rx)를 생성하고, 프레임 수(Tx) 및 수직 제어 펄스와 함께 보정부(33)에 공급한다. 보정부(33)는, 프레임 수(Tx와 Rx)가 16회 연속하여 불일치인 경우, 의사적인 로드 펄스를 생성하고, 암호화 처리부(22)와 복호 처리부(32)에 공급한다. 본 발명은, 디지털 텔레비전에 대응한 표시 장치에 적용할 수 있다.
Figure R1020047011858
영상 신호 처리, 기록 매체, 프로그램, 디지털 텔레비젼

Description

영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법, 기록 매체, 및 프로그램{VIDEO SIGNAL PROCESSING SYSTEM, VIDEO SIGNAL PROCESSING APPARATUS AND METHOD, RECORDING MEDIUM, AND PROGRAM}
본 발명은, 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법, 기록 매체, 및 프로그램에 관한 것으로, 특히, 암호화된 영상 신호의 복호에 있어서, 동기의 어긋남에 기인하여 복호 불가능으로 되는 상태를 보다 신속하게 복조할 수 있도록 한 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법, 기록 매체, 및 프로그램에 관한 것이다.
근래, 가정 내에서 확보할 수 있는 설치 스페이스 등을 고려하여, 보다 박력이 있는 영상을 얻기 위해, 대형이며 또한 박형으로 구성되는 텔레비전 수상기나 배면 투사형 프로젝터 장치가 보급되어 오고 있다.
이들의 텔레비전 수상기 및 배면 투사형 프로젝터 장치는, 기술 진보에 수반하여, 과거의 것과 비교하여 매우 박형화되어 있다. 또한, 종래의 CRT(Cathode Ray Tube) 대신에, 액정 또는 PDP(Plasma Display Panel)와 같은 플랫 디스플레이 패널을 이용한 표시 장치도 증가하고 있다. 플랫 디스플레이 패널에서는, 디스플레이를 벽에 걸고, TV(텔레비전) 튜너 유닛과는 별체형으로 하여, 그 접속을 케이블로 행 하는 방법이 제안되어 있다.
또한, HDTV(High Definition Television)용의 DVD(Digital Versatile Disc) 등도 제안되어 있다.
그러나, HDTV용의 DVD 등에서는, 디지털 신호 처리가 행하여지고 있고, 현재 상태의 D(Digital) 단자와 같은 아날로그 신호에 의한 접속 방식에서는, 일단 아날로그 신호로 되돌린 후, 재차, 디스플레이측에서 디지털 신호로 변환하여 표시 장치(예를 들면, HDTV의 표시 부분)의 구동을 행하는 것으로 되어(예를 들면, 특개2001-36723호 공보 참조), 이 D(Digital)/A(Analog) 변환과 A/D 변환에 있어서의 신호 열화가 발생하게 되어 바람직하지 않다.
그래서, 현재의 PC(Personal Computer)와 액정 디스플레이의 접속에서 주류로 되어 있는 디지털 신호에 의한 접속 방식을, 텔레비전 수상기 등의 컨슈머 기기에서도 채용하는 것이 제안되어 있다.
그러나, 디지털 신호 접속에서는, 디지털 신호인 채로 복제되어 버린 경우, 화질 열화가 전혀 없는 상태로, 고가의 영화 소프트 등의 복제물이 간단하게 작성될 수 있게 되어 버리기 때문에, 이 디지털 신호 접속을 실현하는 커넥터부분의 영상 신호나 음성 신호를 중첩한 영상 신호에는, 이른바 저작권 보호를 위한 암호화 처리가 필요해진다.
이 암호화 처리에서는, 최초에 일반적인 인증 처리가 행하여진다. 즉, 송신측과 수신측의 각각에 있어서, 공통의 비밀의 암호키로서, 예를 들면, 수 십 비트의 비밀의 숫자열이 수 십 세트 보존된다. 공개키에 의해, 그 중의 임의의 약 반분 의 수치열이 선택되고, 새로운 난수열이 생성된다. 다음에, 송신기기는, 이 수치열을 조사하고, 상대의 수신기기가, 지금부터 전송하려고 하는 신호를 수신하는 권한을 갖는지의 여부를 확인하고, 올바르게 인정된 수신기기인 것을 판정한다.
그 후, 송신기기는, 영상 신호의 동기를 취하기 위한 기준이 되는 수평과 수직의 동기 신호를 이용하여, 이 수치열을 난수 발생 회로에서 순회시키고, 이 난수열을 이용하여 디지털 영상 신호를 랜덤하게 반전시켜서 암호화하고, 전송한다. 수신측은, 동일한 수치열을 이용한 난수열을 생성하고, 그 영상 신호를 재차 반전함에 의해, 암호화된 신호를 복호하여, 원래의 올바른 영상 신호의 표시를 행한다.
이 때, 송신측과 수신측은, 동일한 수치열로부터 암호키를 생성하고, 영상 신호의 픽셀 클록에 의한 수직 동기 신호 기간의 수 십 클록분만 본 키에 의해 난수열을 순회 발생시키고, 일단, 그 값을 프레임키 값으로서 기억한다. 그리고, 그 난수열은, 다음에 들어오는 영상 라인마다의 수평 동기 신호 기간의 수 십 클록분에 있어서, 마찬가지로 순회시키고 정지된다. 그 후, 그 값은 가음 단(段)의 순회 시프트 레지스터 회로에 인도되고, 유효 영상 신호의 표시 기간분의 픽셀 클록에 의해, 암호화용의 난수열로서 발생된다.
따라서 유효 영상 신호의 표시 기간의 시작점이, ESD(Electro-Static Discharge, 즉, 정전기 방전) 등의 잡음에 의해 다소 변동하여 에러가 발생하였다 하여도, 다음 라인용의 난수 생성에서는, 하나 전의 수평 동기 신호 기간에 만들어진 난수열이 이용되는 것으로 되기 때문에, 복호가 계속하여 흐트러진다는 일은 없다.
또한, 수평 동기 신호에 잡음이 혼입되거나, 수평 동기 신호 그 자체가 결락(缺落)된 경우에는, 각각 나수 생성의 수치열이 1라인분만큼 더욱 진행되거나, 역으로, 보내지거나 하지만, 이 경우에도, 다음 프레임(인터레이스 신호의 경우에는, 다음의 필드)에서는, 하나 전의 수직 동기 신호 기간에 기억되어 있던 수치열을 이용하여 난수열 생성 동작이 행하여지는 것으로 되기 때문에, 화면 상부에서 몇 라인분이 흐트러졌다 하여도, 정상적으로 복호할 수 없게 됨에 의한 표시 화상의 혼란은 최악이라도 1프레임(또는 필드) 이내로 수습되게 된다.
그러나, 수직 동기 신호에 잡음이 혼입되거나, 수직 동기 신호 그 자체가 결락된 경우, 일단 기억된 프레임키 값인 난수열 자체도 동기가 벗어나게 되고, 그로 인해, 복호 에러에 의한 표시 화상의 혼란이 장시간 계속하게 된다. 단, 일반적으로는, 송신측은, 128프레임 정도의 주기로, 수신측의 접속 기기가 계속하여 정당한 것을 확인하기 위해, 난수 생성의 기준치로서 이용되는 비밀의 값을 항상 검사하고, 난수 생성의 기준치를 리셋하고 있기 때문에, 최장이라도 2초(128프레임) 정도의 복호 에러로 수습된다.
그런데, 스크램블 된 MPEG(Moving Picture Experts Group)2 방식의 디지털 텔레비전 방송 등에서는, 채널 전환시 등에 수 십 프레임분의 압축된 영상 신호를 받아들이고 나서 디코드 및 디스크램블이 행하여지기 때문에, 약 2초간, 무화무음(無畵無音) 상태가 계속하는 일이 있다. 따라서, 이것에 암호화 처리와 복호 처리의 에러가 더해지면, 최장 4초간, 무화무음 상태, 또는, 암호화된 난수 상태의 화상(단순한 노이즈 신호로 보이는 화상)이 계속하는 것으로 되어, 바람직하지 않다는 과제가 있다.
또한, 디지털 방송에서는, 특히, 광고 방송프로그램에서, 고해상도 신호의 방송으로부터 통상 신호의 방송으로, 또는, 역방향으로 신호가 전환되는 「얼룩 방송」이라고 불리는 방송이 행하여지는 일이 있는데, 이와 같은 경우에도, 암호의 복호 처리가 보내진 경우, 「얼룩 방송」이 표시되지 않는다는 과제가 있다.
마찬가지로, 벽걸이 TV와 같은 사용 방법을 생각하면, 디지털 접속을 행하는 케이블은, 약 5m나 길어지는 경우가 있는데, ESD와 같은 순간적인 외래 잡음에 의해 수직 동기 신호에 잘못된 노이즈 성분이 혼입되어 버린 경우나, 접속 케이블 커넥터부에 접촉 불량이 발생한 경우에는, 약 2초간이나 암호화된 채로 복호할 수 없는 상태가 계속한다는 과제가 있다.
본 발명은 영상 신호의 암호화 및 복호에 있어서, 동기의 어긋남에 기인하는 복호 불가능한 상태를 신속하게 복조할 수 있도록 하는 것이다.
본 발명의 영상 신호 처리 시스템은, 영상 신호와 송신하는 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 수단과, 암호화되지 않은 제 1의 프레임 수, 암호화 수단에 의해 암호화된 영상 신호, 및 암호화 수단에 의해 암호화된 제 1의 프레임 수를 송신하는 송신 수단과, 송신 수단에 의해 송신된, 암호화되지 않은 제 1의 프레임 수, 암호화된 영상 신호, 및 암호화된 제 1의 프레임 수를 수신하는 수신 수단과, 수신 수단에 의해 수신된, 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호를 수치열 에 의거하여 복호하는 복호 수단과, 복호 수단에 의해, 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 수신 수단에 의해 수신된 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스를 생성하는 생성 수단을 구비하고, 복호 수단은, 생성 수단에 의해 생성된 초기화 펄스에 의거하여, 수치열을 초기화하는 것을 특징으로 한다.
상기 암호화 수단은, 생성 수단에 의해 생성된 초기화 펄스에 의거하여, 수치열을 초기화하도록 할 수 있다.
상기 생성 수단은, 복호 수단에 의해 복호된 프레임 수와, 수신 수단에 의해 수신된 암호화되지 않은 프레임 수가 다른 경우, 초기화 펄스를 생성하도록 할 수 있다.
상기 암호화 수단, 및 송신 수단은, 제 1의 영상 신호 처리 장치에 의해 구성되고, 수신 수단, 복호 수단, 및 생성 수단은, 제 2의 영상 신호 처리 장치에 의해 구성되도록 할 수 있다.
상기 송신 수단 및 수신 수단에 의한 통신은, 디지털 인터페이스를 통하여 행하여지도록 할 수 있다.
상기 송신 수단은, 수치열의 발생을 동기시키는 동기 펄스도 또한 송신하고, 수신 수단은, 동기 펄스도 또한 수신하도록 할 수 있다.
본 발명의 영상 신호 처리 방법, 제 1의 기록 매체에 기록되어 있는 프로그램, 및 제 1의 프로그램은, 영상 신호와 송신하는 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과, 암호화되지 않은 제 1의 프레임 수, 암호화 스텝의 처리에 의해 암호화된 영상 신호, 및 암호화 스텝의 처리에 의해 암호화된 제 1의 프레임 수를 송신하는 송신 스텝과, 송신 스텝의 처리에 의해 송신된, 암호화되지 않은 제 1의 프레임 수, 암호화된 영상 신호, 및 암호화된 제 1의 프레임 수를 수신하는 수신 스텝과, 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과, 복호 스텝의 처리에 의해, 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 수신 스텝의 처리에 의해 수신된 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스를 생성하는 생성 스텝을 포함하고, 복호 스텝의 처리는, 생성 스텝의 처리에 의해 생성된 초기화 펄스에 의거하여, 수치열을 초기화하는 것을 특징으로 한다.
본 발명의 제 1의 영상 신호 처리 장치는, 영상 신호와 송신하는 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 수단과, 암호화되지 않은 제 1의 프레임 수, 암호화 수단에 의해 암호화된 영상 신호, 및 암호화 수단에 의해 암호화된 제 1의 프레임 수를 송신하는 송신 수단을 구비하는 것을 특징으로 한다.
상기 송신 수단은, 수치열의 발생을 동기시키는 동기 펄스도 또한 송신하도록 할 수 있다.
상기 수신측으로부터 송신되어 온 수치열을 초기화하는 초기화 펄스를 수신하는 수신 수단을 또한 구비하고, 암호화 수단은, 수신 수단에 의해 수신된 초기화 펄스에 의거하여, 수치열을 초기화하도록 할 수 있다.
본 발명의 제 2의 영상 신호 처리 방법, 제 2의 기록 매체에 기록되어 있는 프로그램, 및 제 2의 프로그램은, 영상 신호와 송신하는 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과, 암호화되지 않은 제 1의 프레임 수, 암호화 스텝의 처리에 의해 암호화된 영상 신호, 및 암호화 스텝의 처리에 의해 암호화된 제 1의 프레임 수를 송신하는 송신 스텝을 포함하는 것을 특징으로 한다.
본 발명의 제 2의 영상 신호 처리 장치는, 암호화되지 않은 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 영상 신호, 및 암호화되어 있는 제 1의 프레임 수를 수신하는 수신 수단과, 수신 수단에 의해 수신된, 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호를 수치열에 의거하여 복호하는 복호 수단과, 복호 수단에 의해, 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 수신 수단에 의해 수신된 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스를 생성하는 생성 수단을 구비하고, 복호 수단은, 생성 수단에 의해 생성된 초기화 펄스에 의거하여, 수치열을 초기화하는 것을 특징으로 한다.
상기 생성 수단은, 복호 수단에 의해 복호된 프레임 수와, 수신 수단에 의해 수신된 암호화되지 않은 프레임 수가 다른 경우, 초기화 펄스를 생성하도록 할 수 있다.
상기 암호화되어 있는 영상 신호와 제 1의 프레임 수를 송신하여 온 상대측 에, 초기화 펄스를 송신하는 송신 수단을 또한 구비하도록 할 수 있다.
본 발명의 제 3의 영상 신호 처리 방법, 제 3의 기록 매체에 기록되어 있는 프로그램, 및 제 3의 프로그램은, 암호화되지 않은 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 영상 신호, 및 암호화되어 있는 제 1의 프레임 수를 수신하는 수신 스텝과, 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과, 복호 스텝의 처리에 의해, 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 수신 스텝의 처리에 의해 수신된 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스를 생성하는 생성 스텝을 포함하고, 복호 스텝의 처리는, 생성 스텝의 처리에 의해 생성된 초기화 펄스에 의거하여, 수치열을 초기화하는 것을 특징으로 한다.
제 1의 본원 발명에 있어서는, 영상 신호와 송신하는 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수가 수치열에 의거하여 암호화되고, 암호화되지 않은 제 1의 프레임 수, 암호화된 영상 신호, 및 암호화된 제 1의 프레임 수가 송신되고, 수신된다. 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호가 수치열에 의거하여 복호되고, 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스가 생성된다. 또한, 복호의 수치열은, 초기화 펄스에 의거하여, 초기화된다.
제 2의 본원 발명에 있어서는, 영상 신호와 송신하는 영상 신호의 프레임 수 를 나타내는 제 1의 프레임 수가 수치열에 의거하여 암호화되고, 암호화되지 않은 제 1의 프레임 수, 암호화된 영상 신호, 및 암호화된 제 1의 프레임 수가 송신된다.
제 3의 본원 발명에 있어서는, 암호화되지 않은 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 영상 신호, 및 암호화되어 있는 제 1의 프레임 수가 수신되고, 암호화되어 있는 제 1의 프레임 수와, 암호화되어 있는 영상 신호가 수치열에 의거하여 복호된다. 암호화되어 있는 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 수신된 암호화되지 않은 제 1의 프레임 수에 의거하여, 초기화 펄스가 생성된다. 또한, 복호의 수치열은, 초기화 펄스에 의거하여, 초기화된다.
도 1은 본 발명을 적용한 영상 신호 처리 시스템의 구성예를 도시한 블록도.
도 2는 도 1의 영상 신호 처리 시스템에 있어서의 영상 표시 처리를 설명하는 플로우차트.
도 3은 도 1의 영상 신호 처리 시스템에 있어서의 영상 표시 처리를 설명하는 플로우차트.
도 4는 도 1의 암호화 처리부와 복호 처리부의 기능적 구성을 도시한 블록도.
도 5는 도 4의 암호화 처리부에 있어서의 암호화 처리를 설명하는 플로우차트.
도 6은 도 4의 암호화 처리부에 있어서의 암호화 처리를 설명하는 플로우차트.
도 7은 도 4의 복호 처리부에 있어서의 복호 처리를 설명하는 플로우차트.
도 8은 LFSR의 원리적 구성을 도시한 블록도.
도 9는 도 8의 LFSR의 각 플립플롭에서 출력되는 난수열을 도시한 도면.
도 10은 도 4의 암호화용 난수 생성부의 기본적인 구성예를 도시한 블록도.
도 11은 도 10의 암호화용 난수 생성부에 있어서의 난수 생성 처리를 설명하는 플로우차트.
도 12는 도 10의 암호화용 난수 생성부에 있어서의 난수 생성 처리를 설명하는 플로우차트.
도 13은 도 4의 복호용 난수 생성부의 기본적인 구성예를 도시한 블록도.
도 14는 도 1의 보정부의 구성예를 도시한 블록도.
도 15는 도 14의 보정부에 있어서의 로드 펄스 생성 처리를 설명하는 플로우차트.
도 16은 도 14의 보정부에 있어서의 로드 펄스 생성 처리를 설명하는 플로우차트.
도 17은 퍼스널 컴퓨터의 구성예를 도시한 블록도.
도 1은 본 발명을 적용한 영상 신호 처리 시스템(1)의 구성예를 도시하고 있다.
이 구성예에서는, 예를 들면, 액정 디스플레이나 PDP 등, 벽걸이형의 표시 장치의 형태를 고려한 경우, 송신 장치(11)(송신측)는, DTV(Digital Television) 튜너(21), 암호화 처리부(22), DVD(Digital Versatile Disc) 플레이어(23), 및 암호화 처리부(24)에 의해 구성되고, 표시 장치(12)(수신측)는, 셀렉터(31), 복호 처리부(32), 보정부(33), 영상 신호 처리부(34), 영상 신호 구동부(35), 주사부(36), 및 표시 패널(37)에 의해 구성된다. 또한, 도면 중, 스텝을 나타내는 기호는, 후술하는 도 2와 도 3의 플로우차트의 처리의 스텝을 나타내고 있다.
DTV 튜너(21)는, 도시하지 않은 안테나에 의해 수신된 MPEG2의 방식의 디지털 방송 신호를 수신하고, 복조하고, 복조하여 얻어진 영상 신호를, 암호화 처리부(22)에 공급한다.
DVD 플레이어(23)는, 도시하지 않은 DVD를 재생하고, 취득한 디지털 비디오 신호(영상 신호)를, 암호화 처리부(24)에 공급한다.
암호화 처리부(22) 및 암호화 처리부(24)는, DTV 튜너(21)에 의해 공급된 영상 신호, 또는, DVD 플레이어(23)에 의해 공급된 영상 신호를 각각 암호화한다. 이 암호화 처리는, 도 4 내지 도 6을 참조하여 후술한다. 또한, 암호화 처리부(22) 및 암호화 처리부(24)는, 예를 들면, 128프레임을 1주기로 하는 경우의, 그 주기에 있어서의 프레임의 위치를 나타내는 프레임 수(Tx)(영상 신호의 수직 동기 신호의 수를 계수하여 구한 프레임 수로서, 예를 들면, 1 내지 128의 어느 하나의 값이다)를 암호화한다.
암호화 처리부(22) 및 암호화 처리부(24)는, 디지털 인터페이스(25)에 의해 표시 장치(12)의 셀렉터(31)와 접속되어 있고, 암호화된 영상 신호, 암호화되지 않은 프레임 수(Tx), 후술하는 H/V 제어 신호, 및 암호화된 프레임 수(Tx)는, 이 디지털 인터페이스(25)를 통하여, 셀렉터(31)에 공급된다. 디지털 인터페이스(25)에서는, 디지털 영상 신호 및 블랭킹 기간에 중첩된 음성 신호가 암호화되어 있고, 이 신호의 상태에서는, 이 라인을 경유하여 VTR(Video Tape Recorder) 등에의 위법 카피를 할 수 없도록(카피하여도 복호할 수 없기 때문에, 이용할 수 없다) 되어 있다.
이 때, 암호화 처리부(22) 및 암호화 처리부(24)는, 암호화되지 않은 프레임 수(Tx)(물론, 암호화된 프레임 수(Tx)와 동일한 프레임 수이다)와 H/V 제어 신호를, 암호화된 영상 신호 및 프레임 수(Tx)와 함께 송신한다. 전 2자는 암호화되지 않지만, 후 2자는 암호화된다.
셀렉터(31)는, 암호화 처리부(22)로부터의 신호 또는 암호화 처리부(24)로부터의 신호의 한쪽을, 유저로부터의 지시에 의거하여 선택하고, 복호 처리부(32)에 공급한다.
복호 처리부(32)는, 최초에, 암호화되어 있는 프레임 수(Tx)를 복호한다. 복호된 프레임 수(Tx)는, 프레임 수(Rx)로서 설정된다. 복호 처리부(32)는, 입력된 신호 중, H/V 제어 신호, 암호화되지 않은 프레임 수(Tx), 및 지금 설정한 프레임 수(Rx)(암호화 처리부(22) 또는 암호화 처리부(24)에서, 암호화된 프레임 수(Tx)가 복호 처리부(32)에 의해 복호된 것)를 보정부(33)에 공급한다.
보정부(33)는, 복호 처리부(32)로부터 공급된 프레임 수(Tx)(암호화되지 않 은 프레임 수(Tx))와, 복호 처리부(32)에 의해 설정된 프레임 수(Rx)(수신측의 프레임 수)를 비교함에 의해, 카운트 에러를 검출한다. 보정부(33)는, 수신측의 프레임 수(Rx)가, 송신측의 프레임 수(Tx)와 일치하지 않는 경우, 또는, 복호 처리부(32)로부터 공급된 수직 제어 펄스를, 128프레임을 1사이클로 하여 계수하고, 계수한 프레임 수가 128(약 2초)로부터 1로 되돌아오는 경우에 있어서, 로드 펄스를 생성한다. 보정부(33)는, 생성한 로드 펄스를 케이블(40)을 통하여 암호화 처리부(22) 또는 암호화 처리부(24)(암호화 처리부(22) 또는 암호화 처리부(24)중, 암호화된 영상 신호를 공급하여 온 쪽의 암호화 처리부), 및 복호 처리부(32)에 공급한다.
복호 처리부(32)는, 수직 제어 펄스에 의거하여, 암호화되어 있는 영상 신호의 복호 처리를 실행하고, 보정부(33)로부터 로드 펄스가 공급된 경우, 후술하는 도 4의 암호화용 난수 생성부(51)를 리셋한다.
암호화 처리부(22) 또는 암호화 처리부(24)는, 보정부(33)로부터 로드 펄스가 공급되어 온 경우, 후술하는 내부의 난수 생성 회로(41)(도 4)를 리셋한다.
이로써, 송신 장치(11)와 표시 장치(12)의 사이의 전송 라인(수직 동기 신호의 전송로)에, 예를 들면, ESD에 의한 외란 노이즈 신호의 혼입에 의해, 수신측(표시 장치(12))의 수직 동기 신호에 의한 프레임 수의 카운트에 에러가 발생하여도, 보정부(33)가, 암호화 처리부(22) 또는 암호화 처리부(24), 및 복호 처리부(32)를 리셋하도록 로드 펄스를 생성하기 때문에, 복호의 동기의 어긋남에 기인하여 발생하는 복호 불가능한 상태를, 신속하게 회복할 수 있고, 복호 화상을 안정되게 표시 할 수 있게 된다.
영상 신호 처리부(34)는, 복호된 영상 신호를 처리하고, 유저로부터의 지시에 의거한 브라이트(휘도), 컬러, 휴(색상), 및 콘트라스트(색채)의 조정 외에, 화이트 밸런스의 조정을 행하고, 표시 패널(표시 소자)(37)에 최적의 신호 레벨로 변환하고, 수평(라인) 방향의 영상 신호 구동부(35)에 공급한다.
영상 신호 구동부(35)는, 영상 신호 처리부(34)로부터 공급된 영상 신호에 의거하여, 표시 패널(37)을 구동한다.
또한, 영상 신호 처리부(34)는, 복호된 영상 신호로부터 동기를 취하기 위한 수평 동기 신호 및 수직 동기 신호를 취득하고, 이것을, 표시 패널(37)의 주사부(36)에 공급한다. 주사부(36)는, 1수평 라인 방향의 구동마다 수직 방향의 라인 수를 순차적으로 내려가고, 1프레임분의 영상 신호에 대응하는 화상을 표시하도록 제어한다.
표시 패널(37)은, 영상 신호 구동부(35)와 주사부(36)의 제어에 의거하여, 공급된 영상 신호에 의거한 표시를 행한다.
다음에, 도 2를 참조하여, 도 1의 영상 신호 처리 시스템(1)에 있어서의 영상 표시 처리를 설명한다. 또한, 이 처리는, 유저에 의해, DTV 튜너(21) 또는 DVD 플레이어(23)에, 수신 처리 또는 재생 처리가 지령된 때, 시작된다.
스텝 S1에서, DTV 튜너(21)는, 도시하지 않은 안테나에 의해 수신된 MPEG2의 방식의 디지털 방송 신호를 수신하고, 복조하고, 복조하여 얻어진 영상 신호를, 암호화 처리부(22)에 공급한다.
스텝 S2에서, 암호화 처리부(22)는, DTV 튜너(21)로부터 공급된 영상 신호의 수직 동기 신호를 계수하여 프레임 수(Tx)를 생성하고, 프레임 수(Tx)와 영상 신호를 암호화한다. 암호화 처리부(22)는, 암호화한 프레임 수(Tx), 암호화한 영상 신호, H/V 제어 신호, 및 암호화하지 않은 프레임 수(Tx)를, 디지털 인터페이스(25)를 통하여 셀렉터(31)에 공급하다. 또한, 이 암호화 처리의 상세는, 도 5와 도 6의 플로우차트를 참조하여 후술한다.
스텝 S3에서, DVD 플레이어(23)는, 도시하지 않은 DVD를 재생하고, 취득한 디지털 비디오 신호(영상 신호)를, 암호화 처리부(24)에 공급한다.
스텝 S4에서, 암호화 처리부(24)는, DVD 플레이어(23)로부터 공급된 영상 신호의 수직 동기 신호를 계수하여 프레임 수(Tx)를 생성하고, 프레임 수(Tx)와 영상 신호를 암호화한다. 암호화 처리부(24)는, 암호화한 프레임 수(Tx), 암호화한 영상 신호, H/V 제어 신호, 및 암호화하지 않은 프레임 수(Tx)를, 디지털 인터페이스(25)를 통하여 셀렉터(31)에 공급한다. 암호화된 프레임 수(Tx)는, 예를 들면, 수평 블랭킹 기간에 전송하도록 할 수 있다.
또한, 실제로는, 스텝 S1과 스텝 S2의 처리, 또는, 스텝 S3과 스텝 S4의 처리 중, 유저에게서 지령된 쪽의 처리가 실행된다.
스텝 S5에서, 셀렉터(31)는, 유저로부터의 지시에 의거하여, 암호화 처리부(22)로부터의 신호, 또는 암호화 처리부(24)로부터의 신호의 한쪽을 선택한다.
스텝 S6에서, 복호 처리부(32)는, 셀렉터(31)에 의해 선택된 암호화되어 있 는 프레임 수(Tx), 암호화되어 있는 영상 신호, H/V 제어 신호, 및 암호화되지 않은 프레임 수(Tx)를 취득하고, 암호화되어 있는 프레임 수(Tx)를 복호하고, 그 값을 프레임 수(Rx)호 설정한다(수신측의 프레임 수라고 한다). 복호 처리부(32)는, H/V 제어 신호, 암호화되지 않은 프레임 수(Tx), 및 복호하여 구한 프레임 수(Rx)를, 보정부(33)에 공급한다.
스텝 S7에서, 보정부(33)는, 복호 처리부(32)로부터 공급된 프레임 수(Rx)(프레임 수(Rx)는, 암호화 처리부(22 또는 24)에서 암호화되고, 복호 처리부(32)에 의해 복호된 프레임 수(Tx)와 같은 값이다)와, 암호화 처리부(22) 또는 암호화 처리부(24)로부터 공급된 영상 신호의 각 프레임에 대응시켜져 있는 프레임 수(Tx)에 의거하여, 로드 펄스를 생성할 필요가 있는지의 여부를 판정한다. 구체적으로는, 보정부(33)는, 프레임 수(Tx)와 프레임 수(Rx)가 소정의 회수만큼(예를 들면, 16회 연속으로) 불일치인 경우, 또는, 공급되어 오는 프레임 수(Rx와 Tx)가 일치하고 있고, 프레임 수(Tx와 Rx)가 128(약 2초)로부터 1로 되돌아오는 경우(즉, 약 2초에 1회), 로드 펄스를 생성할 필요가 있다고 판정한다.
스텝 S7에서, 로드 펄스를 생성할 필요가 있다고 판정된 경우, 처리는 스텝 S8로 진행하고, 보정부(33)는, 로드 펄스를 생성한다. 또한, 이 보정부(33)에 의한 로드 펄스 생성 처리의 상세는, 도 13과 도 14를 참조하여 후술한다.
스텝 S9에서, 보정부(33)는, 생성한 로드 펄스를 복호 처리부(32)와 암호화 처리부(22 또는 24)(스텝 S5의 처리에서, 셀렉터(31)에 의해 선택된 쪽의 암호화 처리부)에 공급한다. 이 로드 펄스가 공급됨에 의해, 암호화 처리부(22) 또는 암호 화 처리부(24) 및 복호 처리부(32)는 리셋된다.
스텝 S7에서, 로드 펄스를 생성하지 않는다고 판정된 경우(프레임 수(Rx)와 프레임 수(Tx)가 일치한다고 판정된 경우), 또는, 스텝 S9의 후, 처리는 스텝 S10으로 진행하고, 복호 처리부(32)는, 스텝 S5의 처리에 의해 공급된 H/V 제어 신호에 의거하여, 암호화되어 있는 영상 신호를 복호한다. 또한, 스텝 S6과 스텝 S10의 복호 처리부(32)가 실행하는 처리의 상세는, 도 7의 플로우차트를 참조하여 후술한다.
스텝 S11에서, 복호 처리부(32)는, 복호한 영상 신호를 영상 신호 처리부(34)에 공급한다.
스텝 S12에서, 영상 신호 처리부(34)는, 공급된 영상 신호에 대해, 소정의 신호 처리를 행한다. 구체적으로는, 영상 신호 처리부(34)는, 영상 신호에 대해, 브라이트(휘도), 컬러, 휴(색상), 및 콘트라스트(색채) 등의 유저 컨트롤에 의거한 조정과, 화이트 밸런스의 조정을 행하고, 표시 패널(표시 소자)(37)에 최적의 신호 레벨로 변환한다.
스텝 S13에서, 영상 신호 처리부(34)는, 처리한 영상 신호를 영상 신호 구동부(35)에 공급한다.
스텝 S14에서, 영상 신호 처리부(34)는, 영상 신호 처리를 행한 영상 신호로부터 동기를 취하기 위한 수평 동기 신호 및 수직 동기 신호를 취득하고, 이것을, 표시 패널(37)의 주사부(36)에 공급한다.
스텝 S15에서, 영상 신호 구동부(35)는, 영상 신호 처리부(34)로부터 공급 된, 영상 신호 처리된 영상 신호에 의거하여, 표시 패널(37)을 구동한다.
스텝 S16에서, 주사부(36)는, 공급된 수평 동기 신호 및 수직 동기 신호에 의거하여, 1수평 라인 방향의 구동마다 수직 방향의 라인 수를 순차적으로 내려가고, 1프레임분의 영상 신호에 대응하는 화상을 표시하도록 제어한다.
스텝 S17에서, 표시 패널(37)은, 영상 신호 구동부(35)와 주사부(36)의 제어에 의거하여, 공급된 영상 신호에 의거한 영상을 표시하고, 처리를 종료한다.
도 2와 도 3의 처리에 의해, 보정부(33)는, 송신측(송신 장치(11)의 암호화 처리부(22) 또는 암호화 처리부(24))과 수신측(표시 장치의 복호 처리부(32))의 동기가 어긋나 있던 경우, 또는, 프레임 수가 128프레임으로부터 1프레임으로 되돌아오는 경우(128프레임의 1주기마다), 로드 펄스를 생성하고, 생성한 로드 펄스를 송신측(송신 장치(11)의 암호화 처리부(22) 또는 암호화 처리부(24))과 수신측(표시 장치의 복호 처리부(32))에 동시에 공급함에 의해, 암호(송신측)와 복호(수신측)를 리셋하고, 동기를 취하도록 할 수 있다.
다음에, 도 4 내지 도 7을 참조하여, 도 1의 암호화 처리부(22)와 복호 처리부(32)에서의 처리를 설명한다. 최초에, 도 4를 참조하여, 도 1의 암호화 처리부(22), 복호 처리부(32), 및 보정부(33)의 기능적 구성을 설명한다. 또한, 암호화 처리부(24)에서의 처리는, 암호화 처리부(22)에서의 경우와 같기 때문에, 그 설명은 생략한다.
암호화 처리부(22)는, 암호화용 난수 생성부(41)와 배타적 논리합 회로(42)에 의해 구성되어 있고, 복호 처리부(32)는, 복호용 난수 생성부(51)와 배타적 논 리합 회로(52)에 의해 구성되어 있다. 복호용 난수 생성부(51)는, 암호화되어 있는 프레임 수(Tx)를 복호하고, 그 값을 수신측의 프레임 수(Rx)로서 설정한다. 복호용 난수 생성부(51)는, 보정부(33)에, 수직 제어 펄스, 암호화되지 않은 프레임 수(Tx), 및 복호한 프레임 수(Rx)를 송신한다.
보정부(33)는, 프레임 수(Tx)와 프레임 수(Rx)를 비교함에 의해, 송신측과 수신측의 동기의 어긋남을 검출하고, 동기의 어긋남이 생기고 있다(즉, 로드 펄스를 생성할 필요가 있다)고 판정한 경우, 또는 128프레임마다, 로드 펄스를 생성하고, 생성한 로드 펄스를, 복호용 난수 생성부(51)와 암호화용 난수 생성부(41)에 공급한다.
복호용 난수 생성부(51)와 암호화용 난수 생성부(41)는, 보정부(33)로부터 로드 펄스가 공급된 경우, 이것을 수신하고, 암호용 또는 복호용의 난수의 생성을 리셋한다.
또한, 도 4의 예의 경우, 디지털 인터페이스(25), 셀렉터(31), 및 케이블(40)을 생략하고 있다. 또한, 도면 중, 스텝을 나타내는 기호는, 후술하는 도 5 내지 도 7의 플로우차트의 처리를 나타내고 있다.
다음에, 도 5와 도 6의 플로우차트를 참조하여, 암호화 처리부(22)에 있어서의 암호화 처리에 관해 설명한다. 이 플로우차트는, 상술한 도 2의 스텝 S2의 처리를 상세히 설명하는 것이다. 또한, 이 처리는, 암호화 처리부(22)에, DTV 튜너(21)로부터 영상 신호가 공급되어 온 때 시작된다.
스텝 S51에서, 암호화용 난수 생성부(41)는, 암호화한 영상 신호(예를 들면, 영상 신호의 스트림 데이터)를 취득한다.
스텝 S52에서, 암호화용 난수 생성부(41)는, 취득한 영상 신호에 포함되는 수직 동기 신호와 수평 동기 신호에 동기하여, 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록을 생성한다.
스텝 S53에서, 암호화용 난수 생성부(41)는, 스텝 S52의 처리에 의해 취득한 영상 신호에 포함되는 수직 동기 신호를 128프레임을 1사이클로 하여 계수함으로써, 프레임 수(Tx)를 산출한다.
스텝 S54에서, 암호화용 난수 생성부(41)는, 송신측(송신 장치(11))의 비밀 키(암호화용 난수 생성부(41)는, 송신측의 비밀 키를 보존하고 있다)에 의거하여, 난수열을 생성한다. 구체적으로는, 비밀 키로부터 초기화용의 수치열이 생성되고, 수직 제어 펄스, 수평 제어 펄스, 및 영상 신호의 픽셀 클록에 의거한 순회 구동에 의해, 난수열이 생성된다.
스텝 S55에서, 암호화용 난수 생성부(41)는, 생성한 난수열에 의거하여, 프레임 수(Tx)를 암호화한다.
스텝 S56에서, 암호화용 난수 생성부(41)는, 생성한 난수열(스텝 S54의 처리에 의해 생성한 난수열)을 배타적 논리합 회로(42)에 공급하다. 또한, 스텝 S51 내지 스텝 S56의 난수열 생성 처리는, 도 11과 도 12의 플로우차트를 참조하여 후술한다.
스텝 S57에서, 배타적 논리합 회로(42)는, 암호화하는 영상 신호를 취득함과 함께, 스텝 S54의 처리에 의해 암호화용 난수 생성부(41)로부터 공급된 난수열을 취득한다.
스텝 S58에서, 배타적 논리합 회로(42)는, 암호화용 난수 생성부(41)로부터 공급된 난수열(스텝 S54의 처리에 의해, 암호화용 난수 생성부(41)에 의해 생성된 난수열)과 영상 신호의 배타적 논리합을 연산함으로써, 암호화하는 영상 신호의 비트 정보를 암호화한다.
스텝 S59에서, 암호화용 난수 생성부(41)는, 영상 신호의 수직 제어 펄스, 수평 제어 펄스, 및 영상 신호의 픽셀 클록으로 이루어지는 H/V 제어 신호, 스텝 S53의 처리에 의해 생성한 프레임 수(Tx), 및 스텝 S55의 처리에 의해 암호화한 프레임 수(Tx)를, 복호 처리부(32)의 복호용 난수 생성부(51)에 공급한다.
스텝 S60에서, 배타적 논리합 회로(42)는, 스텝 S58의 처리에 의해 암호화한 영상 신호를, 수신측(표시 장치(12))의 복호 처리부(32)의 배타적 논리합 회로(52)에 공급한다.
스텝 S61에서, 암호화용 난수 생성부(41)는, 보정부(33)로부터 로드 펄스가 송신되어 왔는지의 여부를 판정한다. 보정부(33)는, 송신측(송신 장치(11)의 암호화 처리부(22) 또는 암호화 처리부(24))과 수신측(표시 장치의 복호 처리부(32))의 동기가 어긋나 있던 경우, 또는, 프레임 수가 128프레임으로부터 1프레임로 되돌아오는 경우, 로드 펄스를 생성하고, 생성한 로드 펄스를 암호화용 난수 생성부(41)와 복호용 난수 생성부(51)에 송신하여 온다. 로드 펄스가 송신되어 왔다고 판정된 경우, 스텝 S62에서, 암호화용 난수 생성부(41)는 이것을 수신하고, 후술하는 LFSR 모듈(111)을 리셋한다. 이상의 처리는, 영상 신호가 전부 송신될 때까지 실행된다. 스텝 S61에서, 로드 펄스가 송신되어 오지 않았다고 판정된 경우, 스텝 S62의 처리는 스킵된다.
다음에, 도 7의 플로우차트를 참조하여, 도 5와 도 6의 암호화 처리부(22)의 처리에 대응하는 복호 처리부(32)에 있어서의 복호 처리에 관해 설명한다. 이 플로우차트는, 상술한 도 2의 스텝 S6과 스텝 S10의 처리를 상세히 설명하는 것이다. 또한, 이 처리는, 복호 처리부(32)에, 암호화 처리부(22)로부터 암호화된 영상 신호, H/V 제어 신호, 프레임 수(Tx), 및 암호화된 프레임 수(Tx)가 공급되어 온 때 시작된다.
스텝 S101에서, 복호용 난수 생성부(51)는, 암호화 처리부(22)에 의해 공급된(도 6의 스텝 S59의 처리) H/V 제어 신호(수직 제어 펄스, 수평 제어 펄스, 및 영상 신호의 픽셀 클록으로 이루어지는 신호), 암호화되지 않은 프레임 수(Tx), 및 암호화되어 있는 프레임 수(Tx)를 취득한다.
스텝 S102에서, 복호용 난수 생성부(51)는, 수신한 수직 제어 펄스와 보존하고 있는 키에 의거하여, 난수열을 생성한다. 상술한 암호화용 난수 생성부(41)와 마찬가지로, 복호용 난수 생성부(51)는, 송신측의 비밀 키에 대응하는 키를 보존하고 있고, 이 키로부터 생성한 동일한 초기치를, 영상 신호의 수직 제어 펄스, 수평 제어 펄스, 및 영상 신호의 픽셀 클록에 의거하여 순회 구동함으로써, 난수열을 생성한다. 이 때, 생성된 난수열은, 송신측의 암호화용 난수 생성부(41)가 생성한 난수열과 같은 것으로 된다.
스텝 S103에서, 복호용 난수 생성부(51)는, 스텝 S102의 처리에 의해 생성한 난수열에 의거하여, 암호화되어 있는 프레임 수(Tx)를 복호하고, 그 값을 프레임 수(Rx)로 설정한다. 암호화되어 있는 프레임 수(Tx)는, 복호용 난수 생성부(51)가 생성하는 난수열에 의거하여 복호됨에 의해 수신측(표시 장치(12))의 프레임 수(Rx)로 된다.
스텝 S104에서, 복호용 난수 생성부(51)는, 암호화되지 않은 프레임 수(Tx), 스텝 S103의 처리에 의해 생성한 프레임 수(Rx), 및 H/V 제어 신호를, 보정부(33)에 공급한다.
스텝 S105에서, 복호용 난수 생성부(51)는, 스텝 S102의 처리에 의해 생성한 난수열을 배타적 논리합 회로(52)에 공급한다.
스텝 S106에서, 배타적 논리합 회로(52)는, 암호화 처리부(22)의 배타적 논리합 회로(42)에 의해 공급된(도 5의 스텝 S60의 처리) 암호화되어 있는 영상 신호를 취득한다.
스텝 S107에서, 배타적 논리합 회로(52)는, 암호화되어 있는 영상 신호와, 복호용 난수 생성부(51)로부터 공급된 난수열(스텝 S102의 처리에서 생성된 난수열)의 배타적 논리합을 연산함으로써, 암호화되어 있는 영상 신호의 비트를 복호한다(암호화용 난수 생성부(41)에 의해 생성되는 난수열과 복호용 난수 생성부(51)에 의해 생성되는 난수열은, 동일하기 때문에, 암호화 전의 영상 신호로 되돌릴 수 있다). 이로써, 암호화된 데이터를 복호할 수 있다. 배타적 논리합 회로(52)는, 복호한 영상 신호를 영상 신호 처리부(34)에 송신한다.
스텝 S108에서, 복호용 난수 생성부(51)는, 보정부(33)로부터 로드 펄스가 송신되어 왔는지의 여부를 판정한다. 보정부(33)는, 복호용 난수 생성부(51)가 송신한(스텝 S104의 처리) 프레임 수(Tx)와 프레임 수(Rx)에 의거하여, 로드 펄스를 생성할 필요가 있는지의 여부를 판정하고, 로드 펄스를 생성할 필요가 있다고 판정한 경우(도 2의 스텝 S7에 있어서 YES라고 판정된 경우), 로드 펄스를 생성하고, 복호용 난수 생성부(51)와 암호화용 난수 생성부(41)에 송신하여 온다(도 2의 스텝 S9). 로드 펄스가 송신되어 왔다고 판정된 경우, 처리는 스텝 S109로 진행하고, 복호용 난수 생성부(51)는, 후술하는 LFSR 모듈(301)을 리셋한다. 스텝 S108에서 로드 펄스가 송신되어 오지 않았다고 판정된 경우, 스텝 S109의 처리는 스킵된다. 이상의 처리는, 모든 영상 신호를 복호할 때까지 실행된다.
도 5 내지 도 7의 처리에 의해, 동기의 어긋남이 발생한 경우에 있어서도, 로드 펄스에 의해 암호화용 난수 생성부(41)와 복호용 난수 생성부(51)가 리셋되기 때문에, 신속하게 동기의 어긋남을 해소할 수 있다.
다음에, 도 8을 참조하여, 암호화용 난수 생성부(41) 및 복호용 난수 생성부(51)가 난수열 생성을 위해 갖는 LFSR(Linear Feedback Shift Register)의 원리적 구성에 관해 설명한다.
도 8의 LFSR(80)은, 플립플롭(81) 내지 플립플롭(84), 및 배타적 논리합 회로(90)에 의해 구성되어 있다. 플립플롭(81 내지 84)은, 출력이 후단에 공급되도록, 종속 접속되어 있고, 플립플롭(81)의 출력(81Q)과, 플립플롭(84)의 출력(84Q)이, 배타적 논리합 회로(90)에 입력되어 있다. 또한, 배타적 논리합 회로(90)의 출력이, 난수열으로서 출력됨과 함께, 스위치(91)를 통하여 플립플롭(81)에 입력되고 있다.
LFSR(80)은, M계열(선형 최대 주기 렬)의 난수를 발생하는 회로로서, 예를 들면, 도 8에 도시된 바와 같이, 4비트의 난수를 발생하는 경우에는, 1번째(플립플롭(81))와 4번째(플립플롭(84))의 래치 출력을 배타적 논리합 회로(90)에 입력시킴에 의해, x4＋x＋1의 식에 의거한, 2의 4승(乘), 즉, 15클록 주기의 난수열을 발생하는 것이 가능해진다. 이 때, LFSR(80)의 각 플립플롭(플립플롭(81) 내지 플립플롭(84))에서 출력되는 난수열을 도 9에 도시한다.
도 9에 있어서, 종축은 클록 수를 나타내고 있고, 횡축은, 각 플립플롭의 출력을 나타내고 있다. 즉, 81Q는 플립플롭(81)의 출력이고, 82Q는 플립플롭(82)의 출력이고, 83Q는 플립플롭(83)의 출력이고, 84Q는 플립플롭(84)의 출력이다. 리셋시에 있어서, 81Q 내지 84Q의 값이 전부 1로 된 후, 클록이 입력될 때마다 플립플롭(81 내지 84)의 출력(81Q 내지 84Q)은, 도 9에 도시된 값을 출력한다.
클록이 입력될 때마다, 배타적 논리합 회로(90)가 출력하는 값이 난수로 된다. 이 값은, 플립플롭(81)에 의해 래치되고, 이후, 후단의 플립플롭(82 내지 84)에 순차적으로 전송되기 때문에, 각 플립플롭(81 내지 84)의 출력(예를 들면, 플립플롭(81)의 출력(81Q))이, 난수열로 된다. 래치 회로(플립플롭(81) 내지 플립플롭(84))의 단수를 늘림에 의해, 난수열의 주기를 길게 할 수 있다. 예를 들면, 10개의 래치 회로(플립플롭)를 이용한 경우, 2의 10승, 즉, 1023클록의 주기의 난수를 생성할 수 있다.
또한, LFSR(80)에 있어서, 스위치(91)를 단자(92)측으로 전환하고, 단자(92)로부터 초기치를 입력함으로써, 플립플롭(81 내지 84)에 임의의 초기치를 설정할 수 있다.
플립플롭(81 내지 84)으로서, 세트·리셋형의 래치 회로를 이용하면, 임의의 난수열의 초기치를 로드할 수 있다. 이로써, 1주기중의, 임의의 타이밍에서 시작되는 출력 난수열을 발생할 수 있다.
도 10은, 암호화용 난수 생성부(41)의 기본적인 구성예를 도시한 도면이다. 실제로는, 암호화용 난수 생성부(41)는, 각종 비트를 셔플링하여, 보다 랜덤성이 높은 난수를 발생하고 있지만, 그 부분의 설명은 생략한다.
암호화용 난수 생성부(41)는, 도 8에 도시된 바와 같은 구성의 LFSR을 갖는 LFSR 모듈을 복수개(도 10의 예의 경우, LFSR 모듈(111), LFSR 모듈(112), 및 LPSR 모듈(113)의 3개) 구비하고 있다. LFSR 모듈(111)은, 보정부(33)로부터 로드 펄스가 입력된 때(도 6의 스텝 S61에서 YES로 되는 경우), 초기화용 수치열 생성부(131)로부터 공급되는 초기치를 로드하고(리셋하고), 이후, 수직 제어 펄스 생성부(132)로부터 프레임 주기로 수직 제어 펄스가 클록으로서 입력될 때마다 수치열(난수)을 발생하고, LFSR 모듈(112)에 초기치로서 공급함과 함께, 암호화부(180)에 공급한다.
LFSR 모듈(112)은, 수평 제어 펄스 생성부(151)로부터 수평 주사 주기로 수평 제어 펄스가 클록으로서 입력될 때마다, LFSR 모듈(111)로부터 공급되는 수치열을 초기치로 하여 수치열(난수)을 발생하고, LFSR 모듈(113)에 초기치로서 공급한 다. 앤드 회로(153)는, 수직 표시 영역 인에이블 신호 생성부(152)로부터 인에이블 신호가 입력된 때 도통하고, 수평 제어 펄스 생성부(151)가 생성하는 수평 제어 펄스를 LFSR 모듈(112)에 공급한다.
LFSR 모듈(113)은, 픽셀 클록 생성부(171)로부터 앤드 회로(173)를 통하여 픽셀 주기로 픽셀 클록이 입력될 때마다, LFSR 모듈(112)로부터 공급되는 수치열을 초기치로 하는 수치열(난수)을 생성하고, 배타적 논리합 회로(42)에 출력한다.
앤드 회로(173)는, 수평 표시 영역 인에이블 신호 생성부(172)로부터 인에이블 신호가 입력된 때 도통하고, 픽셀 클록 생성부(171)로부터 출력된 픽셀 클록을 LFSR 모듈(113)에 공급한다.
수직 제어 펄스 생성부(132)는, DTV 튜너(21)로부터 입력된 영상 신호(송신하는 영상 신호)에 포함되는 수직 동기 신호에 동기하여 수직 제어 펄스를 생성한다. 수직 제어 펄스 생성부(132)에 의해 생성된 수직 제어 펄스는, LFSR 모듈(111)에 공급되는 외에, H/V 제어 신호 생성부(133), 및 수직 표시 영역 인에이블 신호 생성부(152)에 입력된다.
H/V 제어 신호 생성부(133)는, 수직 제어 펄스 생성부(132)로부터 공급된 수직 제어 펄스를, 128프레임을 1사이클로 하여 계수하고, 프레임 수(Tx)(1 내지 128중의 어느 하나의 값)를 산출함과 함께, 수직 제어 펄스, 수평 제어 펄스 생성부(151)에 의해 생성된 수평 제어 펄스, 및 픽셀 클록 생성부(171)에 의해 생성된 픽셀 클록을 합성하여, H/V 제어 신호를 생성한다. H/V 제어 신호 생성부(133)는, 생성한 프레임 수(Tx)와 H/V 제어 신호를 보정부(33)에 공급함과 함께, 프레임 수(Tx)를 암호화부(180)에 공급한다.
암호화부(180)는, LFSR 모듈(111)로부터 1프레임마다 공급되는 수치열에 의거하여, H/V 제어 신호 생성부(133)로부터 공급되는 프레임 수(Tx)를 암호화하고, 보정부(33)에 공급한다.
수직 표시 영역 인에이블 신호 생성부(152)는, 수직 제어 펄스 생성부(132)로부터 공급된 수직 제어 펄스에 의거하여, 유효한 수직 표시 영역에 대응하는 수직 표시 영역 인에이블 신호를 생성하고, 앤드 회로(153)에 공급한다. 수평 제어 펄스 생성부(151)는, DTV 튜너(21)로부터 입력된 영상 신호(송신하는 영상 신호)에 포함되는 수평 동기 신호에 동기하여, 수평 제어 펄스를 생성한다. 수평 제어 펄스 생성부(151)에 의해 생성된 수평 제어 펄스는, 앤드 회로(153)를 통하여 LFSR 모듈(112)에 공급되는 외에, H/V 제어 신호 생성부(133), 및 수평 표시 영역 인에이블 신호 생성부(172)에 입력된다.
수평 표시 영역 인에이블 신호 생성부(172)는, 수평 제어 펄스에 의거하여, 유효한 수평 표시 영역에 대응하는 수평 표시 영역 인에이블 신호를 생성하고, 앤드 회로(173)에 공급한다. 픽셀 클록 생성부(171)는, DTV 튜너(21)로부터 입력된 영상 신호(송신하는 영상 신호)에 포함되는 수직 동기 신호와 수평 동기 신호에 동기하고, 픽셀 클록을 생성한다.
이로써, DTV 튜너(21)로부터 입력된 동일한 영상 신호로부터 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록이 생성되기 때문에, 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록의 전부에 있어서, 동기를 취할 수 있고, 따라서, LFSR 모듈(113)에 의해 생성되는 난수열을, 이 영상 신호에 동기시킬 수 있다.
다음에, 도 11과 도 12의 플로우차트를 참조하여, 도 10의 암호화용 난수 생성부(41)에 있어서의 난수 생성 처리를 설명한다. 이 플로우차트는, 도 5의 스텝 S51 내지 스텝 S56의 처리를 상세히 설명하는 것이다. 또한, 이 처리는, 암호화용 난수 생성부(41)에 대해, 암호화하는 영상 신호가 입력된 때(도 2의 스텝 S1 또는 스텝 S3의 처리의 후) 시작된다.
스텝 S151에서, 수직 제어 펄스 생성부(132)는, DTV 튜너(21)에 의해 입력된 영상 신호(송신하는 영상 신호)에 포함되는 수직 동기 신호에 동기하여, 수직 제어 펄스를 생성한다. 수직 제어 펄스 생성부(132)는, 생성한 수직 제어 펄스를 LFSR 모듈(111), H/V 제어 신호 생성부(133), 및 수직 표시 영역 인에이블 신호 생성부(152)에 공급한다.
스텝 S152에서, 수평 제어 펄스 생성부(151)는, DTV 튜너(21)에 의해 입력된 영상 신호(송신하는 영상 신호)에 포함되는 수평 동기 신호에 동기하여, 수평 제어 펄스를 생성한다. 수평 제어 펄스 생성부(151)는, 생성한 수평 제어 펄스를, 앤드 회로(153), H/V 제어 신호 생성부(133), 및 수평 표시 영역 인에이블 신호 생성부(172)에 공급한다.
스텝 S153에서, 픽셀 클록 생성부(171)는, DTV 튜너(21)에 의해 입력된 영상 신호(송신하는 영상 신호)에 포함되는 화소 신호와 동기하도록, 픽셀 클록을 생성한다.
스텝 S154에서, H/V 제어 신호 생성부(133)는, 스텝 S151의 처리에 의해 수 직 제어 펄스 생성부(132)로부터 공급된 수직 제어 펄스를 128프레임을 1사이클로 하여 계수하여, 프레임 수(Tx)를 산출한다. 또한, H/V 제어 신호 생성부(133)는, 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록을 합성하여, H/V 제어 신호를 생성한다. 그리고, H/V 제어 신호 생성부(133)는, 산출한 프레임 수(Tx)와 H/V 제어 신호를 복호부(32)의 복호용 난수 생성부(51)에 송신함과 함께, 프레임 수(Tx)를 암호화부(180)에 송신하다. 또한, 프레임 수(Tx)는, 복호용 난수 생성부(51)로부터 또한 보정부(33)에 공급된다.
스텝 S155에서, LFSR 모듈(111)은, 보정부(33)로부터의 로드 펄스를 받아 들인다. 보정부(33)는, 수직 제어 펄스를 128프레임을 1사이클로서 계수한 프레임 수가 128프레임으로부터 1프레임로 되돌아오면(1사이클(약 2초)의 주기가 경과한 때), 또는, 송신측과 수신측의 동기 어긋남이 발생한 때, 로드 펄스를 생성하고, LFSR 모듈(111)에 공급하여 온다(후술하는 도 14의 스텝 S210). 또한, 난수 생성 처리의 개시시에는, 로드 펄스가 반드시 입력된다.
스텝 S156에서, 초기화용 수치열 생성부(131)는, 암호화용 난수 생성부(41)에 미리 설정되어 있는 비밀 키에 의거하여, 초기화용의 수치열을 생성하고, LFSR 모듈(111)에 공급한다.
스텝 S157에서, LFSR 모듈(111)은, 스텝 S155의 처리에 의해 보정부(33)로부터 로드 펄스가 입력된 때, 초기화용 수치열 생성부(131)로부터 공급되는(스텝 S156의 처리) 초기치를 로드한다.
스텝 S158에서, LFSR 모듈(111)은, 스텝 S157의 처리에 의해 로드한 초기치 에 의거하여, 수치열(난수)을 생성한다. 이후, LFSR 모듈(111)은, 수직 제어 펄스 생성부(132)로부터 프레임 주기로 수직 제어 펄스가 클록으로서 입력될 때마다 수치열(난수)을 생성한다. 이 수치열은, 프레임마다 생성되는 수치열로 된다.
스텝 S159에서, LFSR 모듈(111)은, 생성한 수치열을 LFSR 모듈(112)에 공급하는 외에, 암호화부(180)에 공급한다.
스텝 S160에서, 암호화부(180)는, LFSR 모듈(111)로부터 공급된 수치열(스텝 S159)과 H/V 제어 신호 생성부(133)로부터 공급된 프레임 수(Tx)(스텝 S154)를 취득하고, 수치열에 의거하여, 프레임 수(Tx)를 암호화한다. 암호화부(180)는, 암호화한 프레임 수(Tx)를 보정부(33)에 송신한다.
스텝 S161에서, 수직 표시 영역 인에이블 신호 생성부(152)는, 스텝 S151의 처리에 의해 수직 제어 펄스 생성부(132)로부터 공급된 수직 제어 펄스에 의거하여, 수직 표시 영역 인에이블 신호를 생성한다. 구체적으로는, 입력된 수직 제어 펄스의 위치를 기준으로 하여, 지금 대상으로 하고 있는 라인이, 유효한 수직 표시 영역인 지의 여부가 판정되고, 수직 표시 영역 내인 경우에는 논리 H(1)의 신호가 출력되고, 수직 표시 영역 내가 아닌 경우에는 논리 L(0)의 신호가 출력된다. 수직 표시 영역 인에이블 신호 생성부(152)는, 생성한 수직 표시 영역 인에이블 신호를 앤드 회로(153)에 공급한다.
스텝 S162에서, 앤드 회로(153)는, 수직 표시 영역 인에이블 신호 생성부(152)로부터 공급된 수직 표시 영역 인에이블 신호가 논리 H(1)일 때 도통하고, 논리 L(0)일 때 비도통으로 된다. 즉, 앤드 회로(153)는, 수직 표시 영역 인에 이블 신호 생성부(152)로부터 인에이블 신호(논리 H(1))가 입력된 때 도통하고, 수평 제어 펄스 생성부(151)가 생성하는 수평 제어 펄스(스텝 S152)를 LFSR 모듈(112)에 공급한다. 언인에이블 신호(논리 L(O)의 인에이블 신호)가 입력된 때, 앤드 회로(153)는, 비도통으로 되고, 수평 제어 펄스를 LFSR 모듈(112)에 출력시키지 않는다.
스텝 S163에서, LFSR 모듈(112)은, 수평 제어 펄스 생성부(151)로부터 수평 제어 펄스가 클록으로서 입력되면(스텝 S152), LFSR 모듈(111)로부터 공급되는 수치열(스텝 S159의 처리)을 초기치로 하여 수치열(난수)을 생성한다. 이후, LFSR 모듈(112)은, 수평 제어 펄스 생성부(151)로부터 수평 제어 펄스가 클록으로서 입력될 때마다 수치열(난수)을 생성한다. 이 수치열은, 1라인마다 생성되는 수치열로 된다.
스텝 S164에서, LFSR 모듈(112)은, 생성한 수치열을 LFSR 모듈(113)에 공급한다.
스텝 S165에서, 수평 표시 영역 인에이블 신호 생성부(172)는, 스텝 S152의 처리에 의해 수평 제어 펄스 생성부(151)로부터 공급된 수평 제어 펄스에 의거하여, 수평 표시 영역 인에이블 신호를 생성한다. 구체적으로는, 입력되는 수평 제어 펄스의 위치를 기준으로 하여, 유효한 수평 표시 영역 내의 타이밍일 때, H(1)의 신호가 출력되고, 유효한 수평 표시 영역의 타이밍이 아닌 때, L(O)의 신호가 출력된다. 수평 표시 영역 인에이블 신호 생성부(172)는, 생성한 수평 표시 영역 인에이블 신호를 앤드 회로(173)에 공급한다.
스텝 S166에서, 앤드 회로(173)는, 수평 표시 영역 인에이블 신호 생성부(172)로부터 공급된 수평 표시 영역 인에이블 신호에 의거하여 도통한다. 즉, 앤드 회로(173)는, 수평 표시 영역 인에이블 신호 생성부(172)로부터 인에이블 신호(논리 H(1))가 입력된 때 도통하고, 픽셀 클록 생성부(171)가 생성하는 픽셀 클록(스텝 S153)을 LFSR 모듈(113)에 공급한다. 언인에이블 신호(논리 L(O)의 인에이블 신호)가 입력된 때, 앤드 회로(173)는 비도통으로 되고, 픽셀 클록은, LFSR 모듈(113)에 공급되지 않는다.
스텝 S167에서, LFSR 모듈(113)은, 픽셀 클록 생성부(171)로부터 픽셀 클록이 클록으로서 입력되면(스텝 S153과 스텝 S166), LFSR 모듈(112)로부터 공급되는 수치열(스텝 S164의 처리)을 초기치로 하여 수치열(난수)을 생성한다. 이후, LFSR 모듈(113)은, 픽셀 클록 생성부(171)로부터 픽셀 클록이 클록으로서 입력될 때마다 수치열(난수)을 생성한다. 이 수치열은, 화소마다 생성되는 수치열로 된다.
스텝 S168에서, LFSR 모듈(113)은, 생성한 수치열(난수)을, 배타적 논리합 회로(42)에 출력한다.
이상과 같이 하여, LFSR 모듈(113)은, 픽셀 클록 생성부(171)로부터 픽셀 클록이 클록으로서 입력될 때마다 수치열(난수)을 생성한다. 이 때의 초기치, 즉, 각 라인의 좌단(선두)의 픽셀의 수치열은, LFSR 모듈(112)이 출력하는 수치열(난수)에 의거하여 설정된다. LFSR 모듈(113)이, 픽셀 클록 생성부(171)로부터의 픽셀 클록에 의거하여, 1라인분의 수치열의 생성을 끝내면, LFSR 모듈(112)로부터, 다음 라인의 좌단(선두)의 픽셀의 초기치가 입력된다. 그것에 의해, 재차, LFSR 모듈(113) 은, 픽셀 클록 생성부(171)로부터 픽셀 클록이 클록으로서 입력될 때마다 수치열을 생성한다.
LFSR 모듈(112)이, 수평 제어 펄스 생성부(151)로부터의 수평 제어 펄스에 의거하여, 1프레임분의 각 라인의 좌단(선두)의 수치열의 생성을 끝내면, 수직 제어 펄스가 LFSR 모듈(111)로부터, 다음 프레임의 제 1라인(선두)의 초기치가 입력된다. 그 초기치에 의거하여, 재차, LFSR 모듈(112)은, 수평 제어 펄스 생성부(151)로부터 수평 제어 펄스가 클록으로서 입력될 때마다 수치열을 생성한다.
LFSR 모듈(111)은, 초기화용 수치열 생성부(131)가 출력한 값을 초기로 하여, 수직 제어 펄스 생성부(132)로부터 수직 제어 펄스가 클록으로서 입력될 때마다 수치열(난수)을 생성한다. 그리고, LFSR 모듈(111)은, 송신측과 수신측의 동기가 어긋난(프레임 수(Tx와 Rx)가 다른) 경우, 또는, 128프레임마다, 보정부(33)로부터 로드 펄스가 입력되기 때문에, 초기화용 수치열 생성부(131)로부터 공급되는 초기치를 재차 로드한다.
이와 같이, 1라인마다, 1프레임마다, 또는 128프레임마다, 초기치가 설정되고, 1라인마다, 1프레임마다, 또는 128프레임마다 난수가 초기화된다. 따라서, 에러가 후방으로 전반하는 것이 억제된다. 또한, 발생하는 난수에 에러가 발생한 경우, 보정부(33)에 의해 초기화(리셋)를 위한 로드 펄스(128프레임마다가 아닌 임시의 로드 펄스)가 생성되고, 난수가 초기화되기 때문에, 전회의 초기화 후, 128프레임이 경과하지 않아도, 에러를 발생시키는 것을 막는 것이 가능하다.
송신측(송신 장치(11))의 암호화용 난수 생성부(41)에 있어서는, 각 라인의 시작점마다, 각 프레임의 시작점마다, 및 128프레임마다 난수열의 갱신이 이루어지고 있는데, 수신측의 복호용 난수 생성부(51)도 마찬가지로, 그것에 응하여, 라인의 시작점마다, 프레임의 시작점마다, 및 128프레임마다의 동기화를 행하고, 암호화의 경우와 완전히 같은 난수열을 생성하도록 하고 있다. 또한, 보정부(33)로부터의 로드 펄스는, 송신측의 암호화용 난수 생성부(41)와 수신측의 복호용 난수 생성부(51)의 양쪽에 공급되기 때문에, 암호화용 난수 생성부(41)와 수신측의 복호용 난수 생성부(51)가 같은 난수열을 생성한다. 보정부(33)의 구성은, 도 14를 참조하여 후술한다.
상술한 바와 같이, 송신측(송신 장치(11))의 배타적 논리합 회로(42)로부터 출력된 암호화된 영상 신호는, 수신측(표시 장치(12))의 배타적 논리합 회로(52)에 의해 수신된다. 또한, 송신측의 암호화용 난수 생성부(41)로부터 출력된 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록에 의해 구성되는 H/V 제어 신호, 암호화되지 않은 프레임 수(Tx), 및 암호화되어 있는 프레임 수(Tx)는, 수신측의 복호용 난수 생성부(51)에 의해 수신된다. 복호용 난수 생성부(51)는, 암호화되어 있는 프레임 수(Tx)를 복호하고, 수신측의 프레임 수(Rx)를 생성한다. 복호용 난수 생성부(51)는, 이 수신측의 프레임 수(Rx), 수직 제어 펄스, 송신측의 프레임 수(Tx)를 보정부(33)에 공급한다. 보정부(33)는, 로드 펄스를 필요에 응하여 생성하고, 이것을 복호용 난수 생성부(51)(및 암호화용 난수 생성부(41))에 공급한다.
도 13은, 복호용 난수 생성부(51)의 기본적인 구성예를 도시한 도면이다. 도 13을 도 10과 비교하여 분명한 바와 같이, 도 13의 복호용 난수 생성부(51)는, 도 10의 암호화용 난수 생성부(41)와, 기본적으로 같은 구성으로 되어 있다.
즉, 도 10의 암호화용 난수 생성부(41)의 초기화용 수치열 생성부(131), LFSR 모듈(111 내지 113), 수평 제어 펄스 생성부(151), 수직 표시 영역 인에이블 신호(152), 픽셀 클록 생성부(171), 수평 표시 영역 인에이블 신호 생성부(172), 앤드 회로(153, 173), 및 암호화부(180)에 대응하여, 복호용 난수 생성부(51)는, 초기화용 수치열 생성부(331), LFSR 모듈(301 내지 303), 수평 제어 펄스 생성부(351), 수직 표시 영역 인에이블 신호 생성부(352), 픽셀 클록 생성부(371), 수평 표시 영역 인에이블 신호 생성부(372), 앤드 회로(353, 373), 및 복호 처리부(380)를 갖고 있다. 대응하는 명칭의 것은 대응한 기능을 갖고 있다.
단, 암호화용 난수 생성부(41)의 H/V 제어 신호 생성부(133)에 대응하는 생성부는 필요가 없기 때문에, 도 13의 복호용 난수 생성부(51)에는 마련되어 있지 않는다. 또한, 암호화용 난수 생성부(41)의 암호화부(180)는, LFSR 모듈(111)로부터의 난수열에 의거하여 프레임 수(Tx)를 암호화하는데 대하여, 복호용 난수 생성부(51)의 복호 처리부(380)는, LFSR 모듈(301)로부터의 난수열에 의거하여, 프레임 수(Tx)를 복호하고 있다. 또한, 암호화용 난수 생성부(41)의 H/V 제어 신호 생성부(133)로부터 공급된 H/V 제어 신호를, 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록으로 분리하는 분리부(332)가 마련되어 있다. 분리부(332)는, 수직 제어 펄스를 수직 제어 신호 생성부(333)에 출력하고, 수평 제어 펄스를 수평 제어 펄스 생성부(351)에 출력하고, 픽셀 클록을 픽셀 클록 생성부(371)에 출력하고, 각각, 수신측의 수직 동기 펄스, 수평 제어 펄스, 또는 픽셀 클록을 생성시킨다. 분리부(332)는 또한, 프레임 수(Tx)를 분리하고, 보정부(33)에 출력한다.
또한, 도 13의 복호용 난수 생성부(51)에 있어서의 복호 용 난수 생성 처리에 관해서는, 상술한 도 11과 도 12의 플로우차트에 도시된 경우와 같기 때문에, 그 설명은 생략한다. 단, 스텝 S151에서는, 생성된 수직 제어 펄스가 H/V 제어 신호 생성부(133)가 아니라, 보정부(33)에 출력된다. 스텝 S154에서는, H/V 제어 신호 생성부(133)에 의한 H/V 제어 신호 및 프레임 수(Tx)의 생성, 송신 처리는 실행되지 않는다. 그 대신에, 분리부(332)는, 분리한 프레임 수(Tx)를 보정부(33)에 출력한다. 또한, 스텝 S160의 암호화부(180)에 의한 프레임 수(Tx)의 암호화 처리는, 복호 처리부(380)에 의한 암호화되어 있는 프레임 수(Tx)의 복호에 의해 프레임 수(Rx)를 생성하고, 보정부(33)에 출력하는 처리로 치환된다.
도 14는, 도 1의 보정부(33)의 상세한 구성예를 도시한 도면이다.
비교부(201)는, 콤퍼레이터와 카운터의 기능을 갖고 있고, 암호화용 난수 생성부(41)로부터 출력되고, 복호용 난수 생성부(51)를 통하여 공급된(도 11의 스텝 S154와 스텝 S160의 처리와, 그것에 대응하여 복호용 난수 생성부(51)에 의해 실행되는 처리) 프레임 수(Tx)와 프레임 수(Rx)의 값을 비교하고, Tx와 Rx의 값이 불일치인 경우, 이것을 계수(카운트)한다. 또한, 이 계수는, 프레임 수(Tx와 Rx)의 값이 일치한 경우에는 리셋된다(즉, 연속하여 불일치가 된 경우에만 계수된다). 비교부(201)는, 프레임 수(Tx와 Rx)의 값이, 예를 들면, 연속하여 16회 불일치인 경우, 송신측과 수신측의 동기가 어긋나 있다고 판정하고, 논리 L(0)의 제어 신호를, CPU(202)에 송신한다.
CPU(Central Processing Unit)(202)는, 비교부(201)로부터 논리 L(0)의 제어 신호를 수신한 때, 송신측과 수신측의 난수 생성을 리셋하는 의사(擬似)적인 로드 펄스(즉, 128프레임 주기가 아닌 임시의 로드 펄스)를 생성하고, 오어 회로(204)에 공급한다.
로드 펄스 생성부(203)는, 암호화용 난수 생성부(41)로부터 출력된(도 11의 스텝 S151의 처리) 수직 제어 펄스에 동기하여, 복호용 난수 생성부(51)의 수직 제어 펄스 생성부(333)로부터 출력된(도 11의 스텝 S151에 대응하는 처리) 수직 제어 펄스를, 128프레임을 1사이클로 하여 계수하고, 계수한 프레임 수가 128로부터 1로 되돌아오는 때(1사이클(약 2초)의 주기가 경과한 때), 로드 펄스를 생성하고, 오어 회로(204)에 공급한다.
오어 회로(204)는, CPU(202)로부터 공급된 의사적인 로드 펄스, 또는, 로드 펄스 생성부(203)로부터 공급된 로드 펄스를, 보정부(33)가 생성한 로드 펄스로서, 암호화 처리부(22) 또는 암호화 처리부(24)의 암호화용 난수 생성부(41)와, 복호 처리부(32)의 복호용 난수 생성부(51)에 공급한다.
다음에, 도 15와 도 16의 플로우차트를 참조하여, 도 14의 보정부(33)에 있어서의 로드 펄스 생성 처리를 설명한다. 이 플로우차트는, 도 2의 스텝 S7 내지 스텝 S9의 처리를 상세히 설명하는 것이다. 또한, 이 처리는, 장치의 전원이 온 된 때 시작된다.
스텝 S201에서, 비교부(201)는, 프레임 수(Tx)와 프레임 수(Rx)(도 7의 스텝 S104의 처리에 의해 복호용 난수 생성부(51)로부터 공급된 프레임 수(Tx)와 프레임 수(Rx))를 수신하였는지의 여부를 판정한다. 프레임 수(Tx)와 프레임 수(Rx)를 수신하지 않았다고 판정한 경우, 처리는 스텝 S202로 진행하고, 로드 펄스 생성부(203)는, 수직 제어 펄스를 수신하였는지의 여부를 판정한다. 수직 제어 펄스를 수신하지 않았다고 판정된 경우, 처리는 스텝 S201로 되돌아오고, 처리는 반복된다.
스텝 S202에서, 수직 제어 펄스를 수신하였다고 판정된 경우, 처리는 스텝 S203에서, 로드 펄스 생성부(203)는, 수직 제어 펄스를, 128프레임을 1사이클로 하여 카운트(계수)한다.
스텝 S204에서, 로드 펄스 생성부(203)는, 스텝 S203의 처리에 의해 카운트(계수)한 값이 128인지의 여부를 판정한다. 카운트 값이 128이 아닌 경우, 처리는 스텝 S201로 되돌아오고, 그 이후의 처리가 반복된다.
카운트 값이 128이라고 판정된 경우, 처리는 스텝 S205로 진행하고, 로드 펄스 생성부(203)는, 로드 펄스를 생성한다. 즉, 로드 펄스 생성부(203)는, 수직 제어 펄스를, 128프레임을 1사이클로 하여 카운트한 프레임 수가 128(약 2초)로부터 1로 되돌아오는 경우에 로드 펄스를 생성한다.
스텝 S206에서, 로드 펄스 생성부(203)는, 생성한 로드 펄스를 오어 회로(204)에 공급한다.
스텝 S207에서, 오어 회로(204)는, 로드 펄스 생성부(203)로부터 공급된 로드 펄스를 암호화 처리부(22)와 복호 처리부(32)에 공급하고, 처리는 스텝 S201로 되돌아오고, 같은 처리가 반복된다.
스텝 S201에서, 프레임 수(Tx)와 프레임 수(Rx)를 수신하였다고 판정된 경우, 처리는 스텝 S208로 진행하고, 비교부(201)는, 수신한 프레임 수(Tx)와 프레임 수(Rx)가 같은지의 여부를 판정한다. 프레임 수(Tx)는, H/V 제어 신호 생성부(133)에 의해 수직 동기 펄스를 계수함으로써 얻어지고, 암호화되지 않고 전송되어 온 값이고, 그 값이 암호화되어 전송되어 온 것을, 복호부(380)에서 복호한 값이 프레임 수(Rx)이다. 따라서, 프레임 수(Tx와 Rx)는, 통상 일치한다.
그러나, 예를 들면, 채널 전환이나, 재생 영상 신호가 전환되면, 동기 신호가 불연속으로 되기 때문에, 동기가 흐트러진다. 동기가 흐트러지면 암호화되어 있는 데이터를 올바르게 복호할 수는 없다. 따라서, 프레임 수(Tx와 Rx)의 값이 일치하지 않는 경우, 올바른 복호를 할 수 없는 경우(즉, 동기가 흐트러져 있는 경우)라고 생각할 수 있다. 그래서, 프레임 수(Tx와 Rx)를 비교함으로써, 송신측(송신 장치(11))과 수신측(수신 장치(12)) 사이에 동기의 어긋남이 생기지 않는지를 확인할 수 있다.
스텝 S208에서, 프레임 수(Tx)와 프레임 수(Rx)가 같지 않다(다르다)고 판정된 경우, 스텝 S209에서, 비교부(201)는, 카운터에 1을 더한다. 지금의 예의 경우, 카운터의 값은 1로 된다.
스텝 S210에서, 비교부(201)는, 카운터의 값이 16인지의 여부를 판정한다. 카운터의 값은, 프레임 수(Tx)와 프레임 수(Rx)가 다를 때마다 가산되고, 프레임 수(Tx)와 프레임 수(Rx)가 일치한 경우는 리셋되기(후술하는 스텝 S214) 때문에, 프레임 수(Tx)와 프레임 수(Rx)의 값이 연속하여 불일치인 회수를 나타내고 있다. 카운터의 값이 16이 아니라고 판정된 경우, 처리는 스텝 S201로 되돌아오고, 그 이후의 처리가 반복된다. 즉, 카운터의 값이 16이 될 때 까지 같은 처리가 반복된다.
스텝 S210에서, 카운터의 값이 16이라고 판정된 경우(프레임 수(Tx)와 프레임 수(Rx)가 16회 연속하여 불일치라고 판정된 경우), 채널 전환이나 신호 전환 등에 의해, 동기가 흐트러진 것이라고 판단하고, 처리는 스텝 S211에서, 비교부(201)는, 논리 L(O)의 제어 신호를 CPU(202)에 출력한다.
카운터의 값이 1로 되었을 때, 곧바로 동기가 흐트러졌다고 판정하면, 노이즈 등에 기인하여 동기 혼란이 오검출될 우려가 있기 때문에, 불일치가 복수회(이 예에서는 16회) 검출된 때, 동기 혼란이 발생한 것이라고 판정된다.
CPU(202)는, 비교부(201)로부터 제어 신호를 수신한 때, 스텝 S212에서, 의사 로드 펄스(즉, 128프레임 주기가 아닌 임시의 로드 펄스)를 생성한다. CPU(202)는, 생성한 의사 로드 펄스를 오어 회로(204)에 공급한다.
스텝 S213에서, 오어 회로(204)는, 의사 로드 펄스를 암호화 처리부(22)와 복호 처리부(32)에 공급하고, 스텝 S201로 되돌아와, 같은 처리가 반복된다.
스텝 S208에서, 프레임 수(Tx)와 프레임 수(Rx)가 같다고 판정된 경우, 스텝 S214에서, 비교부(201)는, 카운터를 리셋한다(카운터의 값을 0으로 한다). 이로써, 예를 들면, 프레임 수(Tx)와 프레임 수(Rx)가 3회 연속하여 불일치였다고 하여도(카운터의 값이 3이였다고 하여도), 그 후, 프레임 수(Tx)와 프레임 수(Rx)가 같게 된 경우에는, 카운터를 리셋하도록 하였기 때문에, 카운터는, 프레임 수(Tx)와 프 레임 수(Rx)의 값이 연속하여 불일치인 회수를 나타내도록 할 수 있다. 그 후, 처리는 스텝 S201로 되돌아온다.
스텝 S209 내지 스텝 S213의 처리에 의해, 예를 들면, 커넥터부의 접촉 불량 등에 의해, 수직 동기 신호가 결락함에 의해, 수신측의 난수 생성이 송신측보다 지연된 경우, 또는, 프레임 펄스상의 노이즈 등에 의해, 수신측의 난수 생성이 송신측보다 빨라진 경우에 있어서도, 의사적인 로드 펄스(128프레임 주기가 아닌 임시의 로드 펄스)를 발생시켜서, 수신측(복호 처리부(32))과 송신측(암호화 처리부(22))의 난수 생성을 리셋하도록 하였기 때문에, 송신측과 수신측의 동기의 어긋남의 신속한 수정을 할 수 있다.
이상의 처리에 의해, 송신측에서, 송신하는 영상 신호의 프레임 수를 나타내는 프레임 수(Tx), 암호화한 프레임 수(Tx), 및 수직 제어 펄스, 수평 제어 펄스, 및 픽셀 클록으로 이루어지는 H/V 제어 신호를 송신하도록 하고, 수신측에서, 암호화되어 있는 프레임 수(Tx)를 복호하여 수신측의 프레임 수(Rx)를 생성하고, 프레임 수(Tx와 Rx)를 비교함에 의해, 필요에 응하여 의사적인 로드 펄스를 생성하도록 하였기 때문에, 송신측과 수신측의 동기가 어긋난 경우에도, 신속하게 수정할 수 있다.
또한, 전송 라인에 있어서의 ESD(정전기 방전) 등의 외란 노이즈에 의한 미스 카운트가 발생한 경우에 있어서도, 송신측의 암호화용 난수 생성부(41)와 수신측의 복호용 난수 생성부(51)의 동기가 자동적으로 보정되고, 암호와 복호의 동기를 어긋나지 않도록 하기 때문에, 복호가 항상 안정되게 행하여지는 영상 신호 처 리 시스템을 구축할 수 있다.
또한, 128프레임 주기로 난수 생성부(암호용 난수 생성부(41) 및 복호용 난수 생성부(51))를 리셋하도록 하였기 때문에(로드 펄스 생성부(203)가, 수직 제어 펄스를 128프레임을 1사이클로 하여 계수하고, 계수한 프레임 수가 128로부터 1로 되돌아오는 때, 로드 펄스를 생성하기 때문에), 정기적으로 암호화 처리부(22)와 복호 처리부(32)를 동기시킬 수 있고, 따라서, 암호화된 영상 신호의 복호에 있어서, 동기의 어긋남에 기인하여 복호 불가능으로 되는 상태를 정기적으로 회복할 수 있다.
또한, 이상의 예에서는, 프레임 수(Tx와 Rx)가 16회 연속하여 불일치인 경우에, 의사 로드 펄스를 생성하도록 하였지만, 16회가 아니더라도, 2회 이상의 임의의 회수로 할 수 있다.
상술한 일련의 처리는, 하드웨어에 의해 실행시킬 수도 있고, 소프트웨어에 의해 실행시킬 수도 있다. 이 경우, 상술한 처리는, 도 17에 도시된 바와 같은 퍼스널 컴퓨터(600)에 의해 실행된다.
도 17에 있어서, CPU(Central Processing Unit)(601)는, ROM(Read Only Memory)(602)에 기억되어 있는 프로그램, 또는, 기억부(608)로부터 RAM(Random Access Memory)(603)에 로드된 프로그램에 따라 각종의 처리를 실행한다. RAM(603)에는 또한, CPU(601)가 각종의 처리를 실행하는데 있어서 필요한 데이터 등이 적절히 기억된다.
CPU(601), ROM(602), 및 RAM(603)은, 내부 버스(604)를 통하여 상호간에 접 속되어 있다. 이 내부 버스(604)에는 또한, 입출력 인터페이스(605)도 접속되어 있다.
입출력 인터페이스(605)에는, 키보드, 마우스 등으로 이루어지는 입력부(606), CRT, LCD(Liquid Crystal Display) 등으로 이루어지는 디스플레이, 및 스피커 등으로 이루어지는 출력부(607), 하드 디스크 등으로 구성되는 기억부(608), 모뎀, 터미널 어댑터 등으로 구성되는 통신부(609)가 접속되어 있다. 통신부(609)는, 전화 회선이나 CATV를 포함하는 각종의 네트워크를 통한 통신 처리를 행한다.
입출력 인터페이스(605)에는 또한, 필요에 응하여 드라이브(610)가 접속되고, 자기 디스크, 광디스크, 광자기 디스크, 또는 반도체 메모리 등에 의해 이루어지는 리무버블 미디어(621)가 적절히 장착되고, 그리고 나서 판독된 컴퓨터 프로그램이, 필요에 응하여 기억부(608)에 인스톨된다.
일련의 처리를 소프트웨어에 의해 실행시키는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 전용의 하드웨어에 조립되어 있는 컴퓨터, 또는, 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행하는 것이 가능한, 예를 들면, 범용의 퍼스널 컴퓨터 등에, 네트워크나 기록 매체로부터 인스톨된다.
이 기록 매체는, 도 17에 도시된 바와 같이, 컴퓨터와는 별개로, 유저에게 프로그램을 제공하기 위해 배포되는, 프로그램이 기록되어 있는 리무버블 미디어(621)로 이루어지는 패키지 미디어에 의해 구성될 뿐만 아니라, 장치 본체에 미리 조립된 상태로 유저에게 제공되는, 프로그램이 기록되어 있는 ROM(602)이나 기억부(608)가 포함되는 하드 디스크 등으로 구성된다.
또한, 본 명세서에 있어서, 컴퓨터 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행되는 처리도 포함하는 것이다.
또한, 본 명세서에 있어서, 시스템이란, 복수의 장치에 의해 구성되는 장치 전체를 나타내는 것이다.

Claims (21)

  1. 영상 신호를 처리하는 영상 신호 처리 시스템에 있어서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 수단과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 수단에 의해 암호화된 상기 영상 신호, 및 상기 암호화 수단에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 수단과,
    상기 송신 수단에 의해 송신된, 암호화되지 않은 상기 제 1의 프레임 수, 암호화된 상기 영상 신호, 및 암호화된 상기 제 1의 프레임 수를 수신하는 수신 수단과,
    상기 수신 수단에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 수단과,
    상기 복호 수단에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 수단에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 수단을 구비하고,
    상기 복호 수단은, 상기 생성 수단에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 시스템.
  2. 제 1항에 있어서,
    상기 암호화 수단은, 상기 생성 수단에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 시스템.
  3. 삭제
  4. 제 1항에 있어서,
    상기 암호화 수단, 및 상기 송신 수단은, 제 1의 영상 신호 처리 장치에 의해 구성되고,
    상기 수신 수단, 상기 복호 수단, 및 상기 생성 수단은, 제 2의 영상 신호 처리 장치에 의해 구성되는 것을 특징으로 하는 영상 신호 처리 시스템.
  5. 제 1항에 있어서,
    상기 송신 수단 및 상기 수신 수단에 의한 통신은, 디지털 인터페이스를 통하여 행하여지는 것을 특징으로 하는 영상 신호 처리 시스템.
  6. 제 1항에 있어서,
    상기 송신 수단은, 상기 수치열의 발생을 동기시키는 동기 펄스도 또한 송신하고,
    상기 수신 수단은, 상기 동기 펄스도 또한 수신하는 것을 특징으로 하는 영상 신호 처리 시스템.
  7. 영상 신호를 처리하는 영상 신호 처리 시스템의 영상 신호 처리 방법에 있어서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 스텝의 처리에 의해 암호화된 상기 영상 신호, 및 상기 암호화 스텝의 처리에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 스텝과,
    상기 송신 스텝의 처리에 의해 송신된, 암호화되지 않은 상기 제 1의 프레임 수, 암호화된 상기 영상 신호, 및 암호화된 상기 제 1의 프레임 수를 수신하는 수신 스텝과,
    상기 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과,
    상기 복호 스텝의 처리에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 스텝의 처리에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 스텝을 포함하고,
    상기 복호 스텝의 처리는, 상기 생성 스텝의 처리에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 방법.
  8. 영상 신호를 처리하는 프로그램으로서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 스텝의 처리에 의해 암호화된 상기 영상 신호, 및 상기 암호화 스텝의 처리에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 스텝과,
    상기 송신 스텝의 처리에 의해 송신된, 암호화되지 않은 상기 제 1의 프레임 수, 암호화된 상기 영상 신호, 및 암호화된 상기 제 1의 프레임 수를 수신하는 수신 스텝과,
    상기 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과,
    상기 복호 스텝의 처리에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 스텝의 처리에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 스텝을 포함하고,
    상기 복호 스텝의 처리는, 상기 생성 스텝의 처리에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록 매체.
  9. 삭제
  10. 영상 신호를 처리하는 영상 신호 처리 장치에 있어서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 수단과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 수단에 의해 암호화된 상기 영상 신호, 및 상기 암호화 수단에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 수단을 구비하는 것을 특징으로 하는 영상 신호 처리 장치.
  11. 제 10항에 있어서,
    상기 송신 수단은, 상기 수치열의 발생을 동기시키는 동기 펄스도 또한 송신하는 것을 특징으로 하는 영상 신호 처리 장치.
  12. 제 10항에 있어서,
    수신측으로부터 송신되어 온 상기 수치열을 초기화하는 초기화 펄스를 수신하는 수신 수단을 또한 구비하고,
    상기 암호화 수단은, 상기 수신 수단에 의해 수신된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 장치.
  13. 영상 신호를 처리하는 영상 신호 처리 장치의 영상 신호 처리 방법에 있어서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 스텝의 처리에 의해 암호화된 상기 영상 신호, 및 상기 암호화 스텝의 처리에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 스텝을 포함하는 것을 특징으로 하는 영상 신호 처리 방법.
  14. 영상 신호를 처리하는 프로그램으로서,
    상기 영상 신호와 송신하는 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수를 수치열에 의거하여 암호화하는 암호화 스텝과,
    암호화되지 않은 상기 제 1의 프레임 수, 상기 암호화 스텝의 처리에 의해 암호화된 상기 영상 신호, 및 상기 암호화 스텝의 처리에 의해 암호화된 상기 제 1의 프레임 수를 송신하는 송신 스텝을 포함하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록 매체.
  15. 삭제
  16. 영상 신호를 처리하는 영상 신호 처리 장치에 있어서,
    암호화되지 않은 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 상기 영상 신호, 및 암호화되어 있는 상기 제 1의 프레임 수를 수신하는 수신 수단과,
    상기 수신 수단에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 수단과,
    상기 복호 수단에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 수단에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 수단을 구비하고,
    상기 복호 수단은, 상기 생성 수단에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 장치.
  17. 삭제
  18. 제 16항에 있어서,
    암호화되어 있는 상기 영상 신호와 상기 제 1의 프레임 수를 송신하여 온 상대측에, 상기 초기화 펄스를 송신하는 송신 수단을 또한 구비하는 것을 특징으로 하는 영상 신호 처리 장치.
  19. 영상 신호를 처리하는 영상 신호 처리 장치의 영상 신호 처리 방법에 있어서,
    암호화되지 않은 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 상기 영상 신호, 및 암호화되어 있는 상기 제 1의 프레임 수를 수신하는 수신 스텝과,
    상기 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과,
    상기 복호 스텝의 처리에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 스텝의 처리에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 스텝을 포함하고,
    상기 복호 스텝의 처리는, 상기 생성 스텝의 처리에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 영상 신호 처리 방법.
  20. 영상 신호를 처리하는 프로그램으로서,
    암호화되지 않은 상기 영상 신호의 프레임 수를 나타내는 제 1의 프레임 수, 암호화되어 있는 상기 영상 신호, 및 암호화되어 있는 상기 제 1의 프레임 수를 수신하는 수신 스텝과,
    상기 수신 스텝의 처리에 의해 수신된, 암호화되어 있는 상기 제 1의 프레임 수와, 암호화되어 있는 상기 영상 신호를 수치열에 의거하여 복호하는 복호 스텝과,
    상기 복호 스텝의 처리에 의해, 암호화되어 있는 상기 제 1의 프레임 수를 복호하여 생성된, 수신측의 프레임 수를 나타내는 제 2의 프레임 수와, 상기 수신 스텝의 처리에 의해 수신된 암호화되지 않은 상기 제 1의 프레임 수가 상이한 경우에, 초기화 펄스를 생성하는 생성 스텝을 포함하고,
    상기 복호 스텝의 처리는, 상기 생성 스텝의 처리에 의해 생성된 상기 초기화 펄스에 의거하여, 상기 수치열을 초기화하는 것을 특징으로 하는 컴퓨터가 판독 가능한 프로그램이 기록되어 있는 기록 매체.
  21. 삭제
KR1020047011858A 2002-12-13 2003-12-08 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법,기록 매체, 및 프로그램 KR100983939B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00361690 2002-12-13
JP2002361690A JP4214454B2 (ja) 2002-12-13 2002-12-13 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム

Publications (2)

Publication Number Publication Date
KR20050084769A KR20050084769A (ko) 2005-08-29
KR100983939B1 true KR100983939B1 (ko) 2010-09-27

Family

ID=32588135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011858A KR100983939B1 (ko) 2002-12-13 2003-12-08 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법,기록 매체, 및 프로그램

Country Status (6)

Country Link
US (1) US7649993B2 (ko)
EP (1) EP1473938A4 (ko)
JP (1) JP4214454B2 (ko)
KR (1) KR100983939B1 (ko)
CN (1) CN100358362C (ko)
WO (1) WO2004056113A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246339B (en) * 2004-09-17 2005-12-21 Realtek Semiconductor Corp Evaluation method for signal transmission quality and tuning method thereof
JP2009538255A (ja) * 2006-05-22 2009-11-05 コンティネンタル オートモーティブ システムズ ユーエス， インコーポレイティッド 設定されたグループからのいずれかのトランスミッタを用いた、複数の車両の操作方法
JP5191727B2 (ja) * 2007-12-21 2013-05-08 株式会社ジャパンディスプレイイースト 表示装置
US8397122B2 (en) 2008-03-19 2013-03-12 Electronics And Telecommunications Research Institute Method and apparatus for unequal error protection of video signal over wideband high frequency wireless system
US20100050221A1 (en) * 2008-06-20 2010-02-25 Mccutchen David J Image Delivery System with Image Quality Varying with Frame Rate
USRE45394E1 (en) 2008-10-20 2015-03-03 X6D Limited 3D glasses
US20110228062A1 (en) * 2008-10-20 2011-09-22 Macnaughton Boyd 3D Glasses with OLED Shutters
US8542326B2 (en) 2008-11-17 2013-09-24 X6D Limited 3D shutter glasses for use with LCD displays
CA2684513A1 (en) * 2008-11-17 2010-05-17 X6D Limited Improved performance 3d glasses
KR20100089228A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 멀티미디어 컨텐트의 전송 스트림 암호화 방법 및 그 장치,복호화 방법 및 그 장치
US8130949B2 (en) * 2009-03-20 2012-03-06 Cisco Technology, Inc. Partially reversible key obfuscation
US8229115B2 (en) * 2009-07-15 2012-07-24 Cisco Technology, Inc. Use of copyright text in key derivation function
USD692941S1 (en) 2009-11-16 2013-11-05 X6D Limited 3D glasses
KR101307070B1 (ko) * 2009-12-15 2013-09-26 한국전자통신연구원 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템
JP5442662B2 (ja) * 2011-03-30 2014-03-12 株式会社三共 遊技用システムおよび遊技用装置
JP5442661B2 (ja) * 2011-03-30 2014-03-12 株式会社三共 遊技用システムおよび遊技用装置
JP2013046364A (ja) * 2011-08-26 2013-03-04 Thine Electronics Inc 送信装置、受信装置および送受信システム
DE112013001880T5 (de) * 2012-04-04 2015-01-08 Mitsubishi Electric Corporation Vorrichtung und Verfahren zum Verteilen digitaler Daten, Vorrichtung und Verfahren zur Wiedergabe digitaler Daten, synchronisiertes Wiedergabesystem, Programm und Aufzeichnungsmedium
USD711959S1 (en) 2012-08-10 2014-08-26 X6D Limited Glasses for amblyopia treatment
CN104065995B (zh) * 2013-03-22 2017-09-22 晨星半导体股份有限公司 信号取样方法、数据加解密方法以及使用这些方法的电子装置
TWI547134B (zh) * 2014-07-09 2016-08-21 瑞昱半導體股份有限公司 解密引擎以及解密方法
KR102406186B1 (ko) * 2020-11-16 2022-06-10 주식회사 바이오로그디바이스 지문 이미지 데이터 암호화를 위한 지문 센싱 시스템
CN114697463B (zh) * 2020-12-31 2023-11-21 思特威(上海)电子科技股份有限公司 加密传输方法及图像传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240910A (ja) * 1994-02-28 1995-09-12 Toshiba Corp スクランブル放送受信装置
JP2001285828A (ja) 2000-03-30 2001-10-12 Toshiba Corp 双方向通信回線を利用した機器間接続システム
JP2002353999A (ja) 2001-05-25 2002-12-06 Hitachi Ltd データ受信方法、データ受信機器、データ送信機器及び通信システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636852A (en) * 1984-01-26 1987-01-13 Scientific-Atlanta, Inc. Scrambling and descrambling of television signals for subscription TV
US4817142A (en) * 1985-05-21 1989-03-28 Scientific Atlanta, Inc. Restoring framing in a communications system
AU658014B2 (en) * 1991-11-19 1995-03-30 Macrovision Corporation Method and apparatus for scrambling and descrambling of video signals with edge fill
JPH05328353A (ja) * 1992-05-26 1993-12-10 Matsushita Electric Ind Co Ltd デスクランブル装置
US5341426A (en) * 1992-12-15 1994-08-23 Motorola, Inc. Cryptographic key management apparatus and method
US5852502A (en) * 1996-05-31 1998-12-22 American Digital Imaging, Inc. Apparatus and method for digital camera and recorder having a high resolution color composite image output
JP3864401B2 (ja) 1997-04-23 2006-12-27 ソニー株式会社 認証システム、電子機器、認証方法、および記録媒体
JP3988172B2 (ja) 1997-04-23 2007-10-10 ソニー株式会社 情報処理装置および方法、並びに記録媒体
US6167136A (en) * 1997-05-16 2000-12-26 Software Security, Inc. Method for preventing copying of digital video disks
JP4456185B2 (ja) * 1997-08-29 2010-04-28 富士通株式会社 コピー防止機能を持つ見える透かし入り動画像記録媒体とその作成・検出および録画・再生装置
US20020159598A1 (en) * 1997-10-31 2002-10-31 Keygen Corporation System and method of dynamic key generation for digital communications
JP4505692B2 (ja) 1999-06-18 2010-07-21 ソニー株式会社 データ通信装置および方法、並びに記録媒体
JP2001036723A (ja) 1999-07-16 2001-02-09 Sony Corp 著作権保護方法、情報信号伝送システム、情報信号出力装置、情報信号受信装置および情報信号記録媒体
EP1126708A1 (en) 1999-08-27 2001-08-22 Kabushiki Kaisha Toshiba System for interconnecting devices through analog line
US6731758B1 (en) * 1999-08-29 2004-05-04 Intel Corporation Digital video content transmission ciphering and deciphering method and apparatus
KR100682290B1 (ko) * 1999-09-07 2007-02-15 소니 가부시끼 가이샤 콘텐츠 관리 시스템, 장치, 방법 및 프로그램 격납 매체
US7242772B1 (en) * 2000-09-07 2007-07-10 Eastman Kodak Company Encryption apparatus and method for synchronizing multiple encryption keys with a data stream
US7287282B2 (en) 2000-09-29 2007-10-23 Matsushita Electric Industrial Co., Ltd. Copyright protection system, transmitter, receiver, bridge device, copyright protective method, medium, and program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240910A (ja) * 1994-02-28 1995-09-12 Toshiba Corp スクランブル放送受信装置
JP2001285828A (ja) 2000-03-30 2001-10-12 Toshiba Corp 双方向通信回線を利用した機器間接続システム
JP2002353999A (ja) 2001-05-25 2002-12-06 Hitachi Ltd データ受信方法、データ受信機器、データ送信機器及び通信システム

Also Published As

Publication number Publication date
JP2004194143A (ja) 2004-07-08
EP1473938A1 (en) 2004-11-03
WO2004056113A1 (ja) 2004-07-01
CN1692649A (zh) 2005-11-02
CN100358362C (zh) 2007-12-26
US20050213759A1 (en) 2005-09-29
US7649993B2 (en) 2010-01-19
KR20050084769A (ko) 2005-08-29
JP4214454B2 (ja) 2009-01-28
EP1473938A4 (en) 2009-03-25

Similar Documents

Publication Publication Date Title
KR100983939B1 (ko) 영상 신호 처리 시스템, 영상 신호 처리 장치 및 방법,기록 매체, 및 프로그램
US6570990B1 (en) Method of protecting high definition video signal
US7483717B2 (en) Method and system for processing wireless digital multimedia
EP1836783B1 (en) Methods and apparatus for optical wireless communication
US8166499B2 (en) Method, apparatus and set-top device for transmitting content to a receiver
JP7134811B2 (ja) 放送システム、受信装置、送信装置、制御方法、及びプログラム
US7706532B2 (en) Encryption/decryption device and method
KR20080032017A (ko) 비디오 이미지 정보를 디스플레이하기 위한 포맷을선택하는 방법
JP4320543B2 (ja) 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム
KR100658380B1 (ko) 영상 신호 출력 장치 및 영상 신호 입력 장치
JP2004172725A (ja) 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム
JP2004194144A (ja) 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム
US7519182B2 (en) Encryption device and decryption device
JP2009278651A (ja) 放送システム、並びに受信装置および受信方法
US11962847B1 (en) Channel hiatus correction method and HDMI device
JP2002314969A (ja) 映像データ再生装置
JP2004032001A (ja) データ暗号化，復号化もしくは暗号化・復号化方法及び装置
JPH08331544A (ja) 信号処理装置
JP4539646B2 (ja) データ暗号化，復号化もしくは暗号化・復号化方法及び装置
KR20020058063A (ko) 적응형 비디오 이미지 정보 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee