KR101307070B1 - 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템 - Google Patents

효율적인 스크램블링 또는 디스크램블링 방법 및 시스템 Download PDF

Info

Publication number
KR101307070B1
KR101307070B1 KR1020090124348A KR20090124348A KR101307070B1 KR 101307070 B1 KR101307070 B1 KR 101307070B1 KR 1020090124348 A KR1020090124348 A KR 1020090124348A KR 20090124348 A KR20090124348 A KR 20090124348A KR 101307070 B1 KR101307070 B1 KR 101307070B1
Authority
KR
South Korea
Prior art keywords
data streams
scrambling
sequence output
descrambling
scrambled
Prior art date
Application number
KR1020090124348A
Other languages
English (en)
Other versions
KR20110067656A (ko
Inventor
정찬복
박기윤
김대호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090124348A priority Critical patent/KR101307070B1/ko
Priority to US12/840,740 priority patent/US20110142232A1/en
Priority to JP2010176566A priority patent/JP2011130408A/ja
Publication of KR20110067656A publication Critical patent/KR20110067656A/ko
Application granted granted Critical
Publication of KR101307070B1 publication Critical patent/KR101307070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80—Wireless

Abstract

효율적인 스크램블링 또는 디스크램블링 방법 및 시스템을 제공한다. 스크램블링 시스템은 데이터 스트림들을 생성하는 데이터 스트림 생성부, 상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 스크램블링 LFSR 그룹, 및 상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스크림들을 스크램블링하는 스크램블링 처리부를 포함한다. 디스크램블링 시스템은 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성하는 스크램블드 데이터 스트림 생성부, 상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 디스크램블링 LFSR 그룹, 및 상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링하는 디스크램블링 처리부를 포함한다.
스크램블링, 디스크램블링, scrambling, descrambling, LFSR, LTE-Advanced

Description

효율적인 스크램블링 또는 디스크램블링 방법 및 시스템{SYSTEM AND METHOD FOR THE EFFECTIVE SCRAMBLING OR DESCRAMBLING}
본 발명의 일실시예들은 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-001-04, 과제명: 4세대 이동통신용 적응 무선접속 및 전송 기술개발].
도 1은 종래기술에 따른 스크램블링 블록도를 도시한 도면이다.
도 1을 참조하면, 스크램블링 블록도는 초기값이 이니셜 로딩 벡터(initial loading vector)이고, 바이너리 원시 다항식(binary irreducible(primitive) polynomial)이 적용된 선형 피드백 시프트 레지스터(LFSR: Linear Feedback Shift Register)에 대하여, 선형 피트백 시프트 레지스터를 N번 시프트시킨 LFSR 그룹의 시퀀스 출력(sequence output) 결과에서부터, 선형 피드백 시프트 레지스터를 N번 시프트시킨 이후의 매번 시프트되면서 출력되는 LFSR 그룹의 시퀀스 출력 결과를 이용하여 데이터 스트림들을 스크램블링하는 기능을 수행한다.
이러한, 스크램블링 블록도에 대한 요구 사항은, N값이 제로(zero)이거나 그리 큰 값이 아니기 때문에 선형 피드백 시프트 레지스터를 N번 시프트시킨 후, 데이터 스트림들 길이만큼 선형 피드백 시프트 레지스터를 시프트시켜서 스크램블링 기능을 구현하는 것이 가능하였다.
예컨대, LTE-Advanced 표준규격에서 정의하는 슈도 랜덤 시퀀스를 스크램블링 블록도에 적용할 수 있다. 이 경우, 스크램블링 블록도는 이니셜 로딩 벡터가 선형 피드백 시프트 레지스터에 초기화된 후, 선형 피드백 시프트 레지스터를 N번 시프트시킨 LFSR 그룹의 시퀀스 출력 결과에서부터 선형 피드백 시프트 레지스터를 N번 시프트시킨 이후의 매번 시프트되면서 출력되는 LFSR 그룹의 시퀀스 출력 결과를 이용하여 데이터 스트림들을 스크램블링하는 기능을 수행할 수 있다.
그러나, 현재 고려되고 있는 LTE-Advanced의 경우는 N값이 1600으로, 제한된 처리시간 안에 선형 피드백 시프트 레지스터를 1600번 시프트시킨 후, 데이터 스트림들 길이만큼 선형 피드백 시프트 레지스터를 시프트시켜서 스크램블링 기능을 구현하는 것은 결코 쉬운 일이 아니다. 또한, 여러 개의 이니셜 로딩 벡터가 각각 있어서 제한된 처리시간 안에 각각의 이니셜 로딩 벡터별로 시퀀스 출력을 생성하여 스크램블링하는 것은 더더욱 어렵다.
도 2는 종래기술에 따른 디스크램블링 블록도를 도시한 도면이다.
도 2를 참조하면, 디스크램블링 블록도는 초기값이 이니셜 로딩 벡터이고, 바이너리 원시 다항식이 적용된 선형 피드백 시프트 레지스터에 대하여, 레지스터를 N번 시프트시킨 LFSR 그룹의 시퀀스 출력 결과에서부터 선형 피드백 시프트 레 지스터를 N번 시프트시킨 이후의 매번 시프트되면서 출력되는 LFSR 그룹의 시퀀스 출력 결과를 이용하여 스크램블링된 데이터 스트림들을 디스크램블링하는 기능을 수행한다.
이러한, 디스크램블링 블록도에 대한 요구 사항은, N값이 제로이거나 그리 큰 값이 아니기 때문에 선형 피드백 시프트 레지스터를 N번 시프트시킨 후, 스크램블링된 데이터 스트림들 길이만큼 선형 피드백 시프트 레지스터를 시프트시켜서 디스크램블링 기능을 구현하는 것이 가능하였다.
예컨대, LTE-Advanced 표준규격에서 정의하는 슈도 랜덤 시퀀스를 디스크램블링 블록도에 적용할 수 있다. 이 경우, 디스크램블링 블록도는 이니셜 로딩 벡터가 선형 피드백 시프트 레지스터에 초기화된 후, 선형 피드백 시프트 레지스터를 N번 시프트시킨 LFSR 그룹의 시퀀스 출력 결과에서부터 선형 피드백 시프트 레지스터를 N번 시프트시킨 이후의 매번 시프트되면서 출력되는 LFSR 그룹의 시퀀스 출력 결과를 이용하여 스크램블링된 데이터 스트림들을 디스크램블링하는 기능을 수행한다.
그러나, 현재 고려되고 있는 LTE-Advanced의 경우는 N값이 1600으로, 제한된 처리시간 안에 선형 피드백 시프트 레지스터를 1600번 시프트시킨 후, 스크램블링된 데이터 스트림들 길이만큼 선형 피드백 시프트 레지스터를 시프트시켜서 디스크램블링 기능을 구현하는 것은 결코 쉬운 일이 아니다. 또한, 여러 개의 이니셜 로딩 벡터가 각각 있어서 제한된 처리시간 안에 각각의 이니셜 로딩 벡터별로 시퀀스 출력을 생성하여 디스크램블링하는 것은 더더욱 어렵다.
본 발명의 일실시예는 선형 피드백 시프트 레지스터를 N값만큼 시프트하기까지의 소요시간을 없애고, 곧바로 스크램블링 또는 디스크램블링 하는 구조를 제시함으로써, 제한된 처리시간 안에 스크램블링 또는 디스크램블링을 수행할 수 있는 스크램블링 또는 디스크램블링 방법 및 시스템을 제공한다.
또한, 본 발명의 일실시예는 LTE-Advanced 시스템에서 효과적으로 스크램블링 또는 디스크램블링을 수행할 수 있는 스크램블링 또는 디스크램블링 방법 및 시스템을 제공한다.
본 발명의 일실시예에 따른 스크램블링 시스템은 데이터 스트림들을 생성하는 데이터 스트림 생성부, 상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 스크램블링 LFSR 그룹, 및 상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스크림들을 스크램블링하는 스크램블링 처리부를 포함한다.
이때, 상기 스크램블링 LFSR 그룹은 하나 이상의 선형 피드백 시프트 레지스터(LFSR)를 포함할 수 있다. 이러한, 각 선형 피드백 시프트 레지스터는 바이너리 기약 다항식을 이니셜 로딩 벡터에 적용하고, N(N은 자연수)번 시프트시킨 상태값을 산출하고, 상기 산출된 상태값을 상기 이니셜 로딩 벡터로 사용하여 상기 시퀀스 출력을 산출할 수 있다.
본 발명의 일실시예에 따른 디스크램블링 시스템은 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성하는 스크램블드 데이터 스트림 생성부, 상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 디스크램블링 LFSR 그룹, 및 상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링하는 디스크램블링 처리부를 포함한다.
본 발명의 일실시예에 따른 스크램블링 방법은 클럭에 동기되어, 스크램블링하기 원하는 비트수 단위로 스크램블링하고자 하는 데이터를 이용하여 데이터 스트림들을 생성하는 단계, 상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계, 및 상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스크림들을 스크램블링하는 단계를 포함한다.
본 발명의 일실시예에 따른 디스크램블링 방법은 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성하는 단계, 상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계, 및 상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링하는 단계를 포함한다.
본 발명의 일실시예에 따르면, 선형 피드백 시프트 레지스터를 N값만큼 시프트하기까지의 소요시간을 없애고, 곧바로 스크램블링 또는 디스크램블링할 수 있기 때문에, 한 개의 스크램블링 또는 디스크램블링 기능 구현으로, 제한된 처리시간 안에 여러 개의 스크램블링 또는 디스크램블링을 순차적으로 모두 처리할 수 있어서, 여러 개의 스크램블링 또는 디스크램블링 구현에 따른 추가적인 자원만큼 절 약할 수 있고, 구현에 대한 자원절약만큼 에너지 소비를 줄일 수 있다.
이하, 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 다양한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 3은 본 발명에 따른 스크램블링 시스템을 도시한 블록도이다.
도 3을 참조하면, 스크램블링 시스템(300)은 데이터 스트림 생성부(310), LFSR 그룹(320, 스크램블링 LFSR 그룹), 선형 피드백 시프트 레지스터(330, 340), 및 스크램블링 처리부(350)를 포함할 수 있다.
데이터 스트림 생성부(310)는 데이터 스트림들을 생성한다. 구체적으로, 데이터 스트림 생성부(310)는 클럭에 동기되어, 매 클럭단위로 스크램블링하기 원하는 비트수 단위로 스크램블링하고자 하는 데이터를 이용하여 상기 데이터 스트림들을 생성할 수 있다. 예컨대, 데이터 스트림 생성부(310)는 1비트 단위 또는 4비트(4-bits) 단위의 데이터 스트림들을 생성할 수 있다.
LFSR 그룹(320)은 상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출한다. 이러한, LFSR 그룹(320)은 매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 산출할 수 있다. 예컨대, LFSR 그룹(320)은 1비트 단위 또는 4비트 단위의 시퀀스 출력을 산출할 수 있다.
구체적으로, LFSR 그룹(320)은 하나 이상의 선형 피드백 시프트 레지스터(LFSR: Linear Feedback Shift Register)를 포함할 수 있다. 각 선형 피드백 시 프트 레지스터(330, 340)는 바이너리 기약 다항식(binary irreducible(primitive) polynomial)을 이니셜 로딩 벡터(initial loading vector)에 적용하고, N(N은 자연수)번 시프트시킨 상태값(sate)을 산출하고, 상기 산출된 상태값을 상기 이니셜 로딩 벡터로 사용하여 상기 시퀀스 출력(sequence output)을 산출할 수 있다. 실시예로, 선형 피드백 시프트 레지스터(330, 340)는 SSRG(Simple Shift Register Generator) 또는 MSRG(Modular Shift Register Generator)의 구성을 포함할 수 있다.
실시예로, LFSR 그룹(320)은 3GPP LTE-Advanced 표준규격에서 정의한 슈도 랜덤 시퀀스 발생기(Pseudo-random sequence generation)에 대하여 1비트 단위의 스크램블링 시퀀스 발생기를 적용하거나, 4비트 단위의 스크램블링 시퀀스 발생기를 적용할 수 있다.
또한, 선형 피드백 시프트 레지스터(330)는 LTE-Advanced 표준규격에서 정의된 내용을 바탕으로 예측이 가능하여 default 방식으로 고정할 수 있다(아래 도면).
Figure 112009077282278-pat00001
선형 피드백 시프트 레지스터(340)는 초기화하는 이니셜 로딩 벡터가 가변되기 때문에, N번 시프트시킨 이니셜 로딩 벡터 발생기를 사용할 수 있다(아래 도면).
Figure 112009077282278-pat00002
도 4는 LTE-Advanced 시스템의 선형 피드백 시프트 레지스터의 상태값을 산출하는 일례를 도면이다.
도 4를 참조하면, LFSR 그룹(320)은 LTE-Advanced 표준규격에서 정의하는 슈도 랜덤 시퀀스에 대하여, 초기값이 이니셜 로딩 벡터이고, 원시 다항식이
Figure 112009077282278-pat00003
인 선형 피드백 시프트 레지스터(330, 340)에 대하여 1600번 시프트된 상태값을 산출할 수 있다.
실시예로, LFSR 그룹(320)은 수학식 1을 이용하여 1600번 시프트된 상태값을 산출할 수 있다.
수학식 1
이니셜 로딩 벡터(initial loading vector = {a30, a29 . ... a1, a0}
1600번 시프트된 이니셜 로딩 벡터 = {b30, b29 , ... b1, b0}
Figure 112009077282278-pat00004
Figure 112009077282278-pat00005
스크램블링 처리부(350)는 상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스크림들을 스크램블링한다. 이러한, 스크램블링 처리부(350)는 매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 데이터 스크림들을 스크램블링할 수 있다. 예컨대, 스크램블링 처리부(350)는 1비트 단위 또는 4비트 단위로 데이터 스트림들을 스크램블링할 수 있다.
도 5는 본 발명에 따른 디스크램블링 시스템을 도시한 블록도이다.
도 5를 참조하면, 디스크램블링 시스템(500)은 스크램블드 데이터 스트림 생성부(510), LFSR 그룹(520, 디스크램블링 LFSR 그룹), 선형 피드백 시프트 레지스터(530, 540), 및 디스크램블링 처리부(550)를 포함할 수 있다.
스크램블드 데이터 스트림 생성부(510)는 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성한다. 이러한, 스크램블드 데이터 스트림 생성부(510)는 클럭에 동기되어, 매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 디스크램블링하고자 하는 스크램블링된 데이터를 이용하여 상기 스크램블드 데이터 스트림들을 생성할 수 있다. 예컨대, 스크램블드 데이터 스트림 생성부(510)는 1비트 단위 또는 4비트 단위의 스크램블드 데이터 스트림들을 생성할 수 있다.
LLFSR 그룹(520)은 상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출한다. 실시예로, LFSR 그룹(520)은 매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 산출할 수 있다. 예컨대, LFSR 그룹(520)은 1비트 단위 또는 4비트 단위의 시퀀스 출력을 산출할 수 있다.
구체적으로, LFSR 그룹(520)은 하나 이상의 선형 피드백 시프트 레지스터(530, 540)를 포함할 수 있다. 각 선형 피드백 시프트 레지스터(530, 540)는 이니셜 로딩 벡터에 바이너리 기약 다항식을 적용하고, N번 시프트시킨 상태값을 산출하고, 상기 산출된 상태값을 상기 이니셜 로딩 벡터로 사용하여 LFSR 그룹(520)의 상기 시퀀스 출력을 산출할 수 있다. 상기와 마찬가지로, 선형 피드백 시프트 레지스터(530, 540)는 SSRG 또는 MSRG의 구성을 포함할 수 있다. 또한, 선형 피드백 시프트 레지스터(530, 540)는 1비트 단위 또는 4비트 단위의 시퀀스 출력을 산 출할 수 있다.
실시예로, LFSR 그룹(520)은 3GPP LTE-Advanced 표준규격에서 정의한 슈도 랜덤 시퀀스 발생기에 대하여 1비트 단위의 디스크램블링 시퀀스 발생기를 적용하거나, 4비트 단위의 디스크램블링 시퀀스 발생기를 적용할 수 있다. 또한, 선형 피드백 시프트 레지스터(530)는 LTE-Advanced 표준규격에서 정의된 내용을 바탕으로 예측이 가능하여 default 방식으로 고정하고, 선형 피드백 시프트 레지스터(540)는 초기화하는 이니셜 로딩 벡터가 가변되기 때문에, N번 시프트시킨 이니셜 로딩 벡터 발생기를 사용할 수 있다.
디스크램블링 처리부(550)는 상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링한다. 즉, 디스크램블링 처리부(550)는 매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 스크램블드 데이터 스트림들을 디스크램블링할 수 있다. 예컨대, 디스크램블링 처리부(550)는 1비트 단위 또는 4비트 단위의 상기 스크램블드 데이터 스트림들을 디스크램블링할 수 있다.
또한, 본 발명의 실시예들은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로 피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
지금까지 본 발명에 따른 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래기술에 따른 스크램블링 블록도를 도시한 도면이다.
도 2는 종래기술에 따른 디스크램블링 블록도를 도시한 도면이다.
도 3은 본 발명에 따른 스크램블링 시스템을 도시한 블록도이다.
도 4는 LTE-Advanced 시스템의 선형 피드백 시프트 레지스터의 상태값을 산출하는 일례를 도면이다.
도 5는 본 발명에 따른 디스크램블링 시스템을 도시한 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
300: 스크램블링 시스템
310: 데이터 스트림 생성부
320: LFSR 그룹
330, 340: 선형 피드백 시프트 레지스터
350: 스크램블링 처리부

Claims (17)

  1. 데이터 스트림들을 생성하는 데이터 스트림 생성부;
    N(N은 자연수)번 시프트시킨 상태값을 이니셜 로딩 벡터로 사용하여 상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 선형 피드백 시프트 레지스터(LFSR)를 포함하는 스크램블링 LFSR 그룹; 및
    상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스트림들을 스크램블링하는 스크램블링 처리부
    를 포함하는 스크램블링 시스템.
  2. 제1항에 있어서,
    상기 데이터 스트림 생성부는,
    매 클럭단위로 스크램블링하기 원하는 비트수 단위로 스크램블링하고자 하는 데이터를 이용하여 상기 데이터 스트림들을 생성하는, 스크램블링 시스템.
  3. 제1항에 있어서,
    상기 선형 피드백 시프트 레지스터는,
    바이너리 기약 다항식을 상기 이니셜 로딩 벡터에 적용하는, 스크램블링 시스템.
  4. 제1항에 있어서,
    상기 스크램블링 LFSR 그룹은,
    매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 산출하는, 스크램블링 시스템.
  5. 제1항에 있어서,
    상기 선형 피드백 시프트 레지스터는,
    SSRG 또는 MSRG을 포함하는, 스크램블링 시스템.
  6. 제1항에 있어서,
    상기 스크램블링 처리부는,
    매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 데이터 스트림들을 스크램블링하는, 스크램블링 시스템.
  7. 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성하는 스크램블드 데이터 스트림 생성부;
    N(N은 자연수)번 시프트시킨 상태값을 이니셜 로딩 벡터로 사용하여 상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 선형 피드백 시프트 레지스터(LFSR)를 포함하는 디스크램블링 LFSR 그룹; 및
    상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링하는 디스크램블링 처리부
    를 포함하는 디스크램블링 시스템.
  8. 제7항에 있어서,
    상기 스크램블드 데이터 스트림 생성부는,
    매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 디스크램블링하고자 하는 스크램블링된 데이터를 이용하여 상기 스크램블드 데이터 스트림들을 생성하는, 디스크램블링 시스템.
  9. 제7항에 있어서,
    상기 선형 피드백 시프트 레지스터는,
    바이너리 기약 다항식을 상기 이니셜 로딩 벡터에 적용하는, 디스크램블링 시스템.
  10. 제7항에 있어서,
    상기 디스크램블링 처리부는,
    매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 스크램블드 데이터 스트림들을 디스크램블링하는, 디스크램블링 시스템.
  11. 클럭에 동기되어, 스크램블링하기 원하는 비트수 단위로 스크램블링하고자 하는 데이터를 이용하여 데이터 스트림들을 생성하는 단계;
    상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계; 및
    상기 산출된 시퀀스 출력을 이용하여 상기 생성된 데이터 스트림들을 스크램블링하는 단계
    를 포함하고,
    상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계는,
    선형 피드백 시프트 레지스터를 N(N은 자연수)번 시프트시킨 상태값을 산출하는 단계; 및
    상기 산출된 상태값을 이니셜 로딩 벡터로 사용하여 상기 시퀀스 출력을 산출하는 단계
    를 포함하는 스크램블링 방법.
  12. 제11항에 있어서,
    상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계는,
    매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 산출하는 단계
    를 더 포함하는 스크램블링 방법.
  13. 제11항에 있어서,
    상기 생성된 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계는,
    바이너리 기약 다항식을 상기 이니셜 로딩 벡터에 적용하는 단계
    를 더 포함하는 스크램블링 방법.
  14. 제13항에 있어서,
    상기 생성된 데이터 스트림들을 스크램블링하는 단계는,
    매 클럭단위로 스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 데이터 스트림들을 스크램블링하는 단계
    를 포함하는 스크램블링 방법.
  15. 스크램블링된 데이터를 이용하여 스크램블드 데이터 스트림들로 생성하는 단계;
    상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계; 및
    상기 산출된 시퀀스 출력을 이용하여 스크램블드 데이터 스트림들을 디스크램블링하는 단계
    를 포함하고,
    상기 생성된 스크램블드 데이터 스트림들 각각에 대한 시퀀스 출력을 산출하는 단계는,
    선형 피드백 시프트 레지스터(LFSR)를 N(N은 자연수)번 시프트시킨 상태값을 산출하는 단계; 및
    상기 산출된 상태값을 이니셜 로딩 벡터로 사용하여 상기 시퀀스 출력을 산출하는 단계
    를 포함하는 디스크램블링 방법.
  16. 제15항에 있어서,
    스크램블드 데이터 스트림들로 생성하는 단계는,
    매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 디스크램블링하고자 하는 스크램블링된 데이터를 이용하여 상기 스크램블드 데이터 스트림들을 생성하는 단계
    를 포함하는 디스크램블링 방법.
  17. 제15항에 있어서,
    스크램블드 데이터 스트림들을 디스크램블링하는 단계는,
    매 클럭단위로 디스크램블링하기 원하는 비트수 단위로 상기 시퀀스 출력을 이용하여 상기 스크램블드 데이터 스트림들을 디스크램블링하는 단계
    를 포함하는 디스크램블링 방법.
KR1020090124348A 2009-12-15 2009-12-15 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템 KR101307070B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090124348A KR101307070B1 (ko) 2009-12-15 2009-12-15 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템
US12/840,740 US20110142232A1 (en) 2009-12-15 2010-07-21 System and method for effective scrambling or descrambling
JP2010176566A JP2011130408A (ja) 2009-12-15 2010-08-05 効率的なスクランブルまたはデスクランブル方法およびシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124348A KR101307070B1 (ko) 2009-12-15 2009-12-15 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20110067656A KR20110067656A (ko) 2011-06-22
KR101307070B1 true KR101307070B1 (ko) 2013-09-26

Family

ID=44142928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124348A KR101307070B1 (ko) 2009-12-15 2009-12-15 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템

Country Status (3)

Country Link
US (1) US20110142232A1 (ko)
JP (1) JP2011130408A (ko)
KR (1) KR101307070B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130080203A (ko) 2012-01-04 2013-07-12 삼성전자주식회사 셀 상태들의 비대칭 특성을 고려한 프로그램 데이터를 생성하는 방법 및 그것을 이용한 메모리 시스템
KR101385023B1 (ko) * 2012-04-10 2014-04-14 주식회사 이노와이어리스 Ｌｔｅ 시스템에서 물리 브로드캐스팅 채널의 프레임 번호 추출 방법
US10587437B2 (en) * 2013-06-10 2020-03-10 Texas Instruments Incorporated Link aggregator with universal packet scrambler apparatus and method
JP5918884B1 (ja) * 2015-05-12 2016-05-18 日本電信電話株式会社 復号装置、復号方法、およびプログラム
US11611359B2 (en) 2015-05-29 2023-03-21 SK Hynix Inc. Data storage device
KR102285940B1 (ko) 2015-05-29 2021-08-05 에스케이하이닉스 주식회사 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10396827B2 (en) 2015-09-25 2019-08-27 SK Hynix Inc. Data storage device
US11515897B2 (en) 2015-05-29 2022-11-29 SK Hynix Inc. Data storage device
US11177835B2 (en) 2015-09-25 2021-11-16 SK Hynix Inc. Data storage device
KR20180073551A (ko) * 2015-08-12 2018-07-02 메타마코 제네럴 피티와이 엘티디 인 이츠 케퍼시티 에즈 제네럴 파트너 오브 메타마코 테크놀로지 엘피 라인 인코딩된 데이터 스트림에 대한 방법 및 시스템
JP2020014050A (ja) 2018-07-13 2020-01-23 キオクシア株式会社 装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174875B1 (ko) * 1995-12-07 1999-04-01 정선종 의사잡음 발생기
US6870930B1 (en) * 1999-05-28 2005-03-22 Silicon Image, Inc. Methods and systems for TMDS encryption
KR20060039600A (ko) * 2004-11-03 2006-05-09 한국전자통신연구원 ＰＣＩ Ｅｘｐｒｅｓｓ 프로토콜용 16비트 데이터스크램블링/디스크램블링 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581445B2 (ja) * 1994-08-24 2004-10-27 キヤノン株式会社 記録方法およびその装置
JP4027520B2 (ja) * 1998-12-24 2007-12-26 富士通株式会社 コード位相設定方法及び装置
JP3782720B2 (ja) * 2001-11-22 2006-06-07 株式会社東芝 符号発生器
JP4214454B2 (ja) * 2002-12-13 2009-01-28 ソニー株式会社 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム
US6980650B2 (en) * 2003-10-27 2005-12-27 Nds Limited System for providing keys
JP2005217842A (ja) * 2004-01-30 2005-08-11 Fujitsu Ltd データ圧縮方法、データ復元方法及びそのプログラム
JP5060079B2 (ja) * 2006-08-01 2012-10-31 株式会社富士通ビー・エス・シー 暗号処理プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174875B1 (ko) * 1995-12-07 1999-04-01 정선종 의사잡음 발생기
US6870930B1 (en) * 1999-05-28 2005-03-22 Silicon Image, Inc. Methods and systems for TMDS encryption
KR20060039600A (ko) * 2004-11-03 2006-05-09 한국전자통신연구원 ＰＣＩ Ｅｘｐｒｅｓｓ 프로토콜용 16비트 데이터스크램블링/디스크램블링 장치 및 방법

Also Published As

Publication number Publication date
JP2011130408A (ja) 2011-06-30
US20110142232A1 (en) 2011-06-16
KR20110067656A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101307070B1 (ko) 효율적인 스크램블링 또는 디스크램블링 방법 및 시스템
JP6244429B2 (ja) ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム
JP4828068B2 (ja) コンピュータで効率的な線形フィードバック・シフト・レジスタ
Wang et al. Exploring the feasibility of fully homomorphic encryption
JP4669046B2 (ja) 暗号的に安全な擬似乱数生成器
US8724804B2 (en) Encryption processing apparatus
EP3268950A1 (en) Cryptographic cipher with finite subfield lookup tables for use in masked operations
Kitsos et al. FPGA-based performance analysis of stream ciphers ZUC, Snow3g, Grain V1, Mickey V2, Trivium and E0
US8879733B2 (en) Random bit stream generator with guaranteed minimum period
WO2009137593A1 (en) Cryptographic system including a random number generator using finite field arithmetics
Merah et al. A pseudo random number generator based on the chaotic system of Chua’s circuit, and its real time FPGA implementation
Kubba et al. A hybrid modified lightweight algorithm combined of two cryptography algorithms PRESENT and Salsa20 using chaotic system
WO2013063694A9 (en) Lightweight stream cipher cryptosystems
JP4586163B2 (ja) 暗号化システム
Tlelo-Cuautle et al. Synchronization and applications of fractional-order chaotic systems
CN109254617B (zh) 时钟信号产生方法以及装置
US8862896B2 (en) Data protection using key translation
EP3056984A1 (en) Method to generate high quality random mask from small entropy source
Apolinarski Statistical properties analysis of key schedule modification in block cipher PP-1
El Makhloufi et al. Novel Approach Implementation of AES Algorithm Based on Radiation-Tolerant FPGA for Secure Mission in Satellite Remote Sensing: LST-SW Case
Shah et al. Design analysis of an n-Bit LFSR-based generic stream cipher and its implementation discussion on hardware and software platforms
Kong et al. Low-complexity two instruction set computer architecture for sensor network using Skipjack encryption
KR20130014003A (ko) 인체 관심영역에 적합한 ｆｃｓｒ을 이용한 비선형 이진 난수 발생기
JP6876423B2 (ja) ストリーム暗号における内部状態の初期化装置、方法及びプログラム
Andreev et al. Effective quaternion and octonion cryptosystems and their FPGA implementation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 4