JP6042820B2 - 非線形処理器、ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、マスク処理方法、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム - Google Patents
非線形処理器、ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、マスク処理方法、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム Download PDFInfo
- Publication number
- JP6042820B2 JP6042820B2 JP2013542895A JP2013542895A JP6042820B2 JP 6042820 B2 JP6042820 B2 JP 6042820B2 JP 2013542895 A JP2013542895 A JP 2013542895A JP 2013542895 A JP2013542895 A JP 2013542895A JP 6042820 B2 JP6042820 B2 JP 6042820B2
- Authority
- JP
- Japan
- Prior art keywords
- nonlinear
- key
- value
- register
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 200
- 238000003672 processing method Methods 0.000 title claims description 8
- 230000000873 masking effect Effects 0.000 claims description 33
- 238000006467 substitution reaction Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 description 95
- 230000015654 memory Effects 0.000 description 58
- 230000008707 rearrangement Effects 0.000 description 39
- 238000004364 calculation method Methods 0.000 description 23
- 238000012886 linear function Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
- H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Storage Device Security (AREA)
Description
<第1の実施形態>
図1は、本実施形態に係る非線形処理器300を含む擬似乱数生成器10の構成を示す図である。本実施形態において、ストリーム暗号の1つであるK2の擬似乱数生成器10および非線形処理器300を例に説明するが、他のストリーム暗号の擬似乱数生成器や非線形処理器にも本発明を適用することができる。
まず、図2を用いて従来の非線形処理器30について説明する。従来の非線形処理器30は、図2に示すように、加算器301a、301b、301c、301dと、内部レジスタ(L1、L2、R1、R2)310、311、312、313と、Sub320a、320b、320c、320dと、排他的論理和演算器302a、302b、302c、302dとから構成されている。
図4は、本実施形態に係る非線形処理器300における非線形処理器300内部のデータをマスクするマスク処理フローを示す図である。なお、本処理フローでは、内部レジスタL1の値をマスクする処理について説明するが、他の内部レジスタL2、R1、R2の値についても内部レジスタL1と同様の処理にて値をマスクすることができる。
本応用例に係るストリーム暗号の暗号化装置1は、図5に示すように、初期化処理部11と、非線形処理器300と、内部状態更新部12と、暗号化部13とから構成されている。なお、非線形処理器300については、上記にて説明したため、詳細な説明は省略する。
本応用例に係るストリーム暗号の復号装置2は、図6に示すように、初期化処理部11と、非線形処理器300と、内部状態更新部12と、復号部14とから構成されている。なお、非線形処理器300については、上記にて説明したため、詳細な説明は省略する。
図7から図12を用いて、本発明の第2の実施形態について説明する。
図7および図8を用いて、本実施形態に係るストリーム暗号の暗号化装置の概略構成について説明する。
図9および図10を用いて、本実施形態に係るストリーム暗号の暗号化装置内の非線形処理部の構成について説明する。なお、図9は、加算処理を2重化した場合の構成図であり、図10は、加算処理を3重化した場合の構成図である。
図11を用いて、本実施形態に係るストリーム暗号の暗号化装置の処理について説明する。
図12から図15を用いて、本発明の第3の実施形態について説明する。
本実施形態に係るストリーム暗号の復号化装置は、図12に示すように、鍵拡張部1100と、フリップフロップ1200と、非線形処理部1300と、排他的論理和演算器1400とから構成されている。なお、第2の実施形態と同一の符号を付す構成要素については、同様の機能を有することから、その詳細な説明は、省略する。つまり、本実施形態に係るストリーム暗号の復号化装置の構成は、第2の実施形態に係るストリーム暗号の暗号化装置の構成と同様であり、排他的論理和演算器1400に、暗号文を入力して、平文を得る点のみが異なる。
図13および図14を用いて、本実施形態に係るストリーム暗号の復号化装置内の非線形処理部の構成について説明する。なお、図13は、加算処理を2重化した場合の構成図であり、図14は、加算処理を3重化した場合の構成図である。
図15を用いて、本実施形態に係るストリーム暗号の復号化装置の処理について説明する。
2 復号装置
10 擬似乱数生成器
11 初期化処理部
12 内部状態更新部
13 暗号化部
14 復号部
100a、100b フィードバックシフトレジスタ
200 クロック制御装置
300 非線形処理器
301a、301b、301c、301d 加算器
302a、302b、302c、302d、303a、303b 排他的論理演算器
310、311、312、313 内部レジスタ(L1、L2、R1、R2)
320a、320b、320c、320d 非線形置換器(Sub)
1100;鍵拡張部
1200;フリップフロップ
1300;非線形処理部
1310;レジスタ
1321;加算器
1327;加算器
1331;加算器
1341:加算器
1347;加算器
1351;加算器
1322;内部メモリ
1324;内部メモリ
1326;内部メモリ
1332;内部メモリ
1342;内部メモリ
1344;内部メモリ
1346;内部メモリ
1352;内部メモリ
1323;非線形関数器
1325;非線形関数器
1343;非線形関数器
1345;非線形関数器
1333;セレクタ
1353;セレクタ
1400;排他的論理和演算器
1521;加算器
1527;加算器
1531;加算器
1534;加算器
1541:加算器
1547;加算器
1551;加算器
1554;加算器
1522;内部メモリ
1524;内部メモリ
1526;内部メモリ
1532;内部メモリ
1535;内部メモリ
1542;内部メモリ
1544;内部メモリ
1546;内部メモリ
1552;内部メモリ
1555;内部メモリ
1523;非線形関数器
1525;非線形関数器
1536;非線形関数器
1543;非線形関数器
1545;非線形関数器
1556;非線形関数器
1533;セレクタ
1553;セレクタ
Claims (8)
- 秘密鍵と初期ベクトルとに基づいて初期化されるストリーム暗号の内部状態、またはキーストリーム出力時に更新される前記ストリーム暗号の内部状態を保持するフィードバックシフトレジスタからの入力値に非線形処理を施してキーストリームを出力する非線形処理器であって、
入力値を非線形置換処理する非線形置換手段と、
前記非線形置換手段からの出力値を格納する複数の内部レジスタと、
前記複数の内部レジスタそれぞれの入力端に設けられ、前記フィードバックシフトレジスタに格納されている値の一部から生成された乱数と、前記非線形置換手段の出力値との排他的論理和演算を行って、当該非線形置換手段の出力値をマスクするマスク処理手段と、
前記複数の内部レジスタそれぞれの出力端に設けられ、前記乱数と、当該複数の内部レジスタそれぞれに格納されている値との排他的論理和演算を行って、当該内部レジスタに格納されている値のマスクを外すマスク解除手段と、
を備え、
前記複数の内部レジスタが前記非線形置換手段を介して接続され、前記非線形置換手段が、少なくとも内部レジスタに格納されている値を入力値として非線形置換処理を行うことを特徴とする非線形処理器。 - 前記乱数が、前記フィードバックシフトレジスタに格納されている値のうち、前記キーストリーム出力時における当該フィードバックシフトレジスタの更新によって乱数性が確保される値から生成されることを特徴とする請求項1に記載の非線形処理器。
- 前記乱数が、前記フィードバックシフトレジスタに格納されている値の一部を加算することにより生成されることを特徴とする請求項1に記載の非線形処理器。
- 前記フィードバックシフトレジスタは、5段構成の第1のフィードバックレジスタと11段構成の第2のフィードバックレジスタを含み、
前記乱数が、前記第1のフィードバックレジスタの2段目および3段目に格納されている値と、前記第2のフィードバックレジスタの4段目および10段目に格納されている値とを加算することにより生成されることを特徴とする請求項1から請求項3のいずれか1項に記載の非線形処理器。 - 前記請求項1から4のいずれか1項に記載の非線形処理器と、
前記秘密鍵と前記初期ベクトルとに基づいて前記内部状態を初期化し、初期化された内部状態を前記フィードバックシフトレジスタに保持する初期化処理手段と、
前記キーストリーム出力時に内部状態を更新し、更新された内部状態を前記フィードバックシフトレジスタに保持する内部状態更新手段と、
前記非線形処理器から出力されたキーストリームと、外部から入力された平文との排他的論理和演算を行なって、暗号文を出力する暗号化手段と、
を備えるストリーム暗号の暗号化装置。 - 前記請求項1から4のいずれか1項に記載の非線形処理器と、
前記秘密鍵と前記初期ベクトルとに基づいて前記内部状態を初期化し、初期化された内部状態を前記フィードバックシフトレジスタに保持する初期化処理手段と、
前記キーストリーム出力時に内部状態を更新し、更新された内部状態を前記フィードバックシフトレジスタに保持する内部状態更新手段と、
前記非線形処理器から出力されたキーストリームと、外部から入力された暗号文との排他的論理和演算を行なって、平文を出力する復号手段と、
を備えるストリーム暗号の復号装置。 - 秘密鍵と初期ベクトルとに基づいて初期化されるストリーム暗号の内部状態、またはキーストリーム出力時に更新される前記ストリーム暗号の内部状態を保持するフィードバックシフトレジスタからの入力値に非線形処理を施してキーストリームを出力する非線形処理器における、非線形処理器内部のデータをマスクするマスク処理方法であって、
前記非線形処理器が、内部レジスタ、入力値に対して非線形置換処理を行う非線形置換手段、マスク処理手段、およびマスク解除手段から構成され、
前記マスク処理手段が、前記非線形置換手段の出力値と、前記フィードバックシフトレジスタに格納されている値の一部から生成された乱数との排他的論理和演算を行って、当該非線形置換手段の出力値をマスクする第1のステップと、
前記内部レジスタが、前記第1のステップでマスクされた前記非線形置換手段の出力値を格納する第2のステップと、
前記マスク解除手段が、前記第2のステップで前記内部レジスタに格納された値と、前記乱数との排他的論理和演算を行って、当該内部レジスタに格納された値のマスクを外す第3のステップと、
を含むことを特徴とするマスク処理方法。 - 秘密鍵と初期ベクトルとに基づいて初期化されるストリーム暗号の内部状態、またはキーストリーム出力時に更新される前記ストリーム暗号の内部状態を保持するフィードバックシフトレジスタからの入力値に非線形処理を施してキーストリームを出力する非線形処理器における、非線形処理器内部のデータをマスクするマスク処理方法をコンピュータに実行させるためのプログラムであって、
前記非線形処理器が、内部レジスタ、入力値に対して非線形置換処理を行う非線形置換手段、マスク処理手段、およびマスク解除手段から構成され、
前記マスク処理手段が、前記非線形置換手段の出力値と、前記フィードバックシフトレジスタに格納されている値の一部から生成された乱数との排他的論理和演算を行って、当該非線形置換手段の出力値をマスクする第1のステップと、
前記内部レジスタが、前記第1のステップでマスクされた前記非線形置換手段の出力値を格納する第2のステップと、
前記マスク解除手段が、前記第2のステップで前記内部レジスタに格納された値と、前記乱数との排他的論理和演算を行って、当該内部レジスタに格納された値のマスクを外す第3のステップと、
をコンピュータに実行させるためのプログラム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245613 | 2011-11-09 | ||
JP2011245613 | 2011-11-09 | ||
JP2012012014 | 2012-01-24 | ||
JP2012012014 | 2012-01-24 | ||
PCT/JP2012/075704 WO2013069392A1 (ja) | 2011-11-09 | 2012-10-03 | 非線形処理器、ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、マスク処理方法、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016186682A Division JP6244429B2 (ja) | 2011-11-09 | 2016-09-26 | ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013069392A1 JPWO2013069392A1 (ja) | 2015-04-02 |
JP6042820B2 true JP6042820B2 (ja) | 2016-12-14 |
Family
ID=48289777
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013542895A Active JP6042820B2 (ja) | 2011-11-09 | 2012-10-03 | 非線形処理器、ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、マスク処理方法、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
JP2016186682A Active JP6244429B2 (ja) | 2011-11-09 | 2016-09-26 | ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016186682A Active JP6244429B2 (ja) | 2011-11-09 | 2016-09-26 | ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (2) | US9559844B2 (ja) |
JP (2) | JP6042820B2 (ja) |
WO (1) | WO2013069392A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5481455B2 (ja) * | 2011-09-27 | 2014-04-23 | 株式会社東芝 | 暗号処理装置 |
KR101480904B1 (ko) * | 2013-09-25 | 2015-01-13 | 한국전자통신연구원 | 부채널 분석을 위한 파형 선택 장치 및 방법 |
JP2015102639A (ja) * | 2013-11-22 | 2015-06-04 | Kddi株式会社 | 演算装置、演算方法、コンピュータプログラムおよびストリーム暗号化装置 |
TWI712915B (zh) | 2014-06-12 | 2020-12-11 | 美商密碼研究公司 | 執行一密碼編譯操作之方法,以及電腦可讀非暫時性儲存媒體 |
US20170085371A1 (en) * | 2015-04-07 | 2017-03-23 | Secure Channels Sa | System and method for an enhanced xor cipher through extensions |
US10892889B2 (en) * | 2015-04-07 | 2021-01-12 | Coleridge Enterprises Llc | Systems and methods for an enhanced XOR cipher through extensions |
JP6697307B2 (ja) * | 2016-03-31 | 2020-05-20 | 株式会社メガチップス | 暗号化装置、プログラム、及び暗号化方法 |
CN110088756B (zh) * | 2016-12-19 | 2023-06-02 | 三菱电机株式会社 | 隐匿化装置、数据分析装置、隐匿化方法、数据分析方法以及计算机能读取的存储介质 |
US11061997B2 (en) * | 2017-08-03 | 2021-07-13 | Regents Of The University Of Minnesota | Dynamic functional obfuscation |
US11190498B1 (en) | 2018-01-11 | 2021-11-30 | Secure Channels, Inc. | System and method for use of filters within a cryptographic process |
US11838402B2 (en) | 2019-03-13 | 2023-12-05 | The Research Foundation For The State University Of New York | Ultra low power core for lightweight encryption |
US11804955B1 (en) | 2019-09-13 | 2023-10-31 | Chol, Inc. | Method and system for modulated waveform encryption |
CN114553424B (zh) * | 2022-02-21 | 2024-03-15 | 南京航空航天大学 | Zuc-256流密码轻量级硬件系统 |
CN114765530B (zh) * | 2022-03-17 | 2024-07-16 | 西安电子科技大学 | 基于反馈移位寄存器的流密码相邻时钟差分能量分析方法 |
CN114969848B (zh) * | 2022-05-16 | 2024-06-04 | 山东大学 | 一种Plantlet超轻量级加密算法的硬件实现装置及实现方法 |
CN115208553B (zh) * | 2022-07-15 | 2024-02-27 | 山东大学 | Triad轻量级流密码加密算法的芯片实现装置及方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08505275A (ja) * | 1992-12-30 | 1996-06-04 | テルストラ・コーポレイション・リミテッド | 暗号ストリームを発生させるための装置及び方法 |
JP2940517B2 (ja) * | 1997-05-21 | 1999-08-25 | 日本電気株式会社 | 非線形フィードバック・シフトレジスタ回路 |
US6252958B1 (en) * | 1997-09-22 | 2001-06-26 | Qualcomm Incorporated | Method and apparatus for generating encryption stream ciphers |
US6490357B1 (en) * | 1998-08-28 | 2002-12-03 | Qualcomm Incorporated | Method and apparatus for generating encryption stream ciphers |
US7623656B2 (en) * | 2004-02-17 | 2009-11-24 | Qualcomm Incorporated | Stream cipher encryption and message authentication |
EP1776757B1 (en) * | 2004-08-09 | 2019-04-10 | Telecom Italia S.p.A. | Random number generation based on logic circuits with feedback |
US8019802B2 (en) * | 2005-08-24 | 2011-09-13 | Qualcomm Incorporated | Cryptographically secure pseudo-random number generator |
CN102035829B (zh) * | 2006-05-16 | 2014-03-26 | Kddi株式会社 | 加密装置、解密装置、许可证发布装置和内容数据生成方法 |
JP4917453B2 (ja) * | 2007-02-22 | 2012-04-18 | Kddi株式会社 | 閾値秘密分散装置、閾値秘密分散方法、秘密情報復元方法およびプログラム |
US20100128870A1 (en) * | 2007-03-27 | 2010-05-27 | Yukiyasu Tsunoo | Pseudo-random number generation device, program, and method for stream encoding |
US20090204656A1 (en) * | 2008-02-13 | 2009-08-13 | Infineon Technologies Ag | Pseudo random number generator and method for generating a pseudo random number bit sequence |
JP2010245881A (ja) * | 2009-04-07 | 2010-10-28 | Toshiba Corp | 暗号処理装置 |
JP5431191B2 (ja) * | 2010-02-01 | 2014-03-05 | Kddi株式会社 | 認証付きストリーム暗号の暗号化装置、認証付きストリーム暗号の復号化装置、暗号化方法、復号化方法およびプログラム |
-
2012
- 2012-10-03 JP JP2013542895A patent/JP6042820B2/ja active Active
- 2012-10-03 US US14/357,088 patent/US9559844B2/en active Active
- 2012-10-03 WO PCT/JP2012/075704 patent/WO2013069392A1/ja active Application Filing
-
2016
- 2016-02-10 US US15/040,743 patent/US20160164674A1/en not_active Abandoned
- 2016-09-26 JP JP2016186682A patent/JP6244429B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6244429B2 (ja) | 2017-12-06 |
US20160164674A1 (en) | 2016-06-09 |
WO2013069392A1 (ja) | 2013-05-16 |
US20150304102A1 (en) | 2015-10-22 |
US9559844B2 (en) | 2017-01-31 |
JP2016220256A (ja) | 2016-12-22 |
JPWO2013069392A1 (ja) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6244429B2 (ja) | ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム | |
US11733966B2 (en) | Protection system and method | |
JP5551065B2 (ja) | 擬似ランダム生成、データ暗号化、およびメッセージ暗号化ハッシングのための暗号化方法およびデバイス | |
Rahimunnisa et al. | FPGA implementation of AES algorithm for high throughput using folded parallel architecture | |
US9565018B2 (en) | Protecting cryptographic operations using conjugacy class functions | |
Singh et al. | An efficient hardware design and implementation of advanced encryption standard (AES) algorithm | |
US11824969B2 (en) | Method and circuit for performing a substitution operation | |
Buell | Modern symmetric ciphers—Des and Aes | |
Jyrwa et al. | An area-throughput efficient FPGA implementation of the block cipher AES algorithm | |
Nedjah et al. | A parallel yet pipelined architecture for efficient implementation of the advanced encryption standard algorithm on reconfigurable hardware | |
Gupta et al. | Correlation power analysis on KASUMI: attack and countermeasure | |
JP5102536B2 (ja) | ストリーム暗号の暗号化装置、復号化装置、暗号化方法、復号化方法およびプログラム | |
Naidu et al. | Design of high throughput and area efficient advanced encryption system core | |
Daoud et al. | High-level synthesis optimization of aes-128/192/256 encryption algorithms | |
Chaves et al. | SCA-Resistance for AES: How Cheap Can We Go? | |
Negi et al. | Implementation of AES Employing Systolic Array and Pipelining Approach | |
Yli-Mäyry et al. | Chosen-input side-channel analysis on unrolled light-weight cryptographic hardware | |
Trivedi et al. | Development of platform using nios ii soft core processor for image encryption and decryption using aes algorithm | |
Ramesh et al. | Side channel analysis of sparx-64/128: Cryptanalysis and countermeasures | |
Shylashree et al. | FPGA implementations of advanced encryption standard: A survey | |
JP2010245753A (ja) | 暗号演算回路装置 | |
Li et al. | A new compact architecture for AES with optimized ShiftRows operation | |
JPWO2019003321A1 (ja) | 符号生成装置、符号生成方法および符号生成プログラム | |
JP5495825B2 (ja) | ストリーム暗号の秘匿計算暗号化装置、ストリーム暗号の秘匿計算復号化装置、暗号化方法、復号化方法およびプログラム | |
Hulle et al. | High Performance Architecture for LILI-II Stream Cipher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6042820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |