JPWO2019003321A1 - 符号生成装置、符号生成方法および符号生成プログラム - Google Patents

符号生成装置、符号生成方法および符号生成プログラム Download PDF

Info

Publication number
JPWO2019003321A1
JPWO2019003321A1 JP2019526446A JP2019526446A JPWO2019003321A1 JP WO2019003321 A1 JPWO2019003321 A1 JP WO2019003321A1 JP 2019526446 A JP2019526446 A JP 2019526446A JP 2019526446 A JP2019526446 A JP 2019526446A JP WO2019003321 A1 JPWO2019003321 A1 JP WO2019003321A1
Authority
JP
Japan
Prior art keywords
code
sequence
code sequence
generation
spread
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019526446A
Other languages
English (en)
Other versions
JP6584732B2 (ja
Inventor
亨 反町
亨 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6584732B2 publication Critical patent/JP6584732B2/ja
Publication of JPWO2019003321A1 publication Critical patent/JPWO2019003321A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0637Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/085Secret sharing or secret splitting, e.g. threshold schemes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0872Generation of secret information including derivation or calculation of cryptographic keys or passwords using geo-location information, e.g. location data, time, relative position or proximity to other entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

符号生成装置(100)は、複数のブロックを拡散符号系列(D)として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する。パラメータ選択部(130)は、複数の拡散符号系列の各拡散符号系列(D)に一意に対応する系列パラメータ(KP)を取得する。秘密鍵取得部(150)は、秘密鍵(K)を取得する。符号系列生成部(140)は、系列パラメータ(KP)と秘密鍵(K)とを用いたブロック暗号処理により複数の拡散符号系列の各拡散符号系列(D)を生成する際、系列パラメータ(KP)を用いて処理要素から出力される出力データを変更する。

Description

本発明は、秘匿性が高い複数の拡散符号系列を生成する符号生成装置、符号生成方法および符号生成プログラムに関する。
近年、衛星通信あるいは無線通信を利用した様々なサービスが提供されている。これらのサービスでは、通信の接続性および秘匿性を実現するために、スペクトル拡散方式が用いられている。スペクトル拡散方式には、直接拡散方式と周波数ホッピング方式がある。直接拡散方式では、送信データそのものよりも広い周波数にエネルギーを拡散してデータを通信する。周波数ホッピング方式では、周波数を一定の規則に従い高速に切り替え、送受信機間で通信を行う。
直接拡散方式では、拡散符号系列を用いて、伝送したい信号を広帯域に広げている。これにより、直接拡散方式は、伝送したい信号が雑音のように見えるという特性を有する。この特性が、伝送したい信号が傍受されることを困難にし、ジャミング耐性を高くさせる。これにより、直接拡散方式は、狭帯域信号に対する干渉を起こりにくくする。このように、直接拡散方式における拡散符号系列は、他の信号との高い干渉を生じることなく、信頼できる安全な伝送を実現するために重要である。
一般的に利用されている直接拡散方式では、周期性の短い拡散符号系列が用いられることにより、通信の接続性が高められる。しかし、周期性の短い拡散符号系列は、一定期間観測されることにより、推測される可能性が高くなり、秘匿性が低い。しかし、妨害電波からの耐性を上げるために、秘匿性を高めることが必要である。そのため、拡散符号系列の周期を長くするという方法が用いられる。あるいは、第三者が予測できない秘密情報を用いた拡散符号系列を採用するという方法が用いられる。特許文献1には、拡散符号系列の秘匿性を高める技術として、カオス系列を用いる方法が開示されている。
特許文献1には、衛星ナビゲーションシステムおよびCDMA(Code Division Multiple Access)通信システムに適したカオス拡散符号の生成方法が開示されている。特許文献1には、カオス系列による拡散符号が自己相関特性および相互相関特性を有し、秘匿性が向上することが開示されている。カオス系列による拡散符号の秘匿性は、疑似ランダム性を有する乱数性を示す。しかし、カオス系列による拡散符号の秘匿性は、暗号技術を用いた場合に示される厳密的な安全性は示されていない。また、カオス系列による拡散符号を用いて秘匿性の高いスペクトル拡散通信を行うためには、カオス系列の同期確立が必要である。しかし、特許文献1には、同期確立のための有効な方式は示されていない。
また、特許文献2から特許文献7における従来技術には、カオス系列を用いて秘匿性の向上を実現する方式が開示されている。しかし、特許文献2から特許文献7における従来技術には、カオス系列の同期確立のための有効な方式は示されていない。
カオス系列の同期確立のための有効な方式として、nビットブロック暗号アルゴリズムのCTR(Counter)モードを利用する方式が考えられる。
特表2010−511336号公報 特開平9−186630号公報 特開平11−266179号公報 特開2000−252751号公報 特開2001−292129号公報 特開2002−290274号公報 特開2007−96815号公報
従来、カオス系列あるいは長いレジスタサイズのフィードバックシフトレジスタを用いる符号生成方式が提案されている。従来の符号生成方式を利用した通信システムでは、拡散符号系列の秘匿性を高める、あるいは、拡散符号系列の周期を大きくすることが行われる。これにより、符号全体をサーチすることができなくなり、同期確立が困難になる。そこで、実データ送信のための拡散符号系列と同期補足のためのパイロット系列とを用いた通信システムが提案されている。
しかし、この通信システムでは、1つの通信帯域を2分割して信号を送信するため、通信効率が低下する。また、パイロット系列を用いる場合、通信システムの受信側では、一定時間経過後の拡散符号系列を導出するための専用演算機能と導出時間とが必要となる。
複数の衛星間を中継する通信システムでは、通信を中継する中継衛星は、通信相手の衛星数および地上の管制局数に応じて、同時に複数の拡散符号系列を生成する必要がある。従来の秘匿性が高い符号生成方式では、拡散符号系列ごとに異なるカオス系列、長いレジスタサイズのフィードバックシフトレジスタ、あるいは非線形変換関数が必要となり、拡散符号系列ごとに生成装置が必要となる。よって、衛星に搭載する際の実装規模に大きな制約が出てしまうという課題があった。
本発明では、ブロック暗号アルゴリズムの構成の一部を変更することにより、秘匿性が高い複数の拡散符号系列を生成する符号生成装置を提供することを目的とする。
本発明に係る符号生成装置は、入力データが入力されるとともに出力データを出力する処理要素を有するブロック暗号処理であって複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する符号生成装置において、
前記複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータを選択するパラメータ選択部と、
秘密鍵を取得する秘密鍵取得部と、
前記系列パラメータと前記秘密鍵とを用いて前記ブロック暗号処理を実行することにより前記複数の拡散符号系列の各拡散符号系列を生成する符号系列生成部であって、各拡散符号系列を生成する際、前記系列パラメータを用いて前記処理要素から出力される前記出力データを変更する符号系列生成部と
を備えた。
本発明に係る符号生成装置は、複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する。パラメータ選択部は、複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータを選択する。秘密鍵取得部は、秘密鍵を取得する。符号系列生成部は、系列パラメータと秘密鍵とを用いてブロック暗号処理を実行することにより複数の拡散符号系列の各拡散符号系列を生成する。符号系列生成部は、各拡散符号系列を生成する際、系列パラメータを用いて処理要素から出力される出力データを変更する。このように、本発明に係る符号生成装置によれば、拡散符号系列に一意に対応する系列パラメータを用いてブロック暗号処理の処理要素の一部を変更することで、複数の拡散符号系列を生成することができる。よって、本発明に係る符号生成装置によれば、秘匿性の高い複数の拡散符号系列を生成することができるという効果を奏する。
実施の形態1に係る符号生成装置100の構成図。 実施の形態1に係る符号生成装置100の符号生成処理S100を示すフロー図。 実施の形態1に係る符号生成装置100と比較するための比較例の拡散符号生成方式を示した図。 実施の形態1に係る符号系列生成部140においてMISTY(登録商標)を用いた場合の具体的構成図。 実施の形態1に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例1−1を示す図。 実施の形態1に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例1−2を示す図。 実施の形態1に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例2を示す図。 実施の形態1に係る符号系列生成部140において図7の出力構成例2を採用する場合のS7関数の出力構成例2−1を示す図。 実施の形態1に係る符号系列生成部140において図7の出力構成例2を採用する場合のS9関数の出力構成例2−2を示す図。 実施の形態1の変形例に係る符号生成装置100の構成図。 実施の形態2に係る符号生成装置100aの構成図。 実施の形態2に係る符号生成装置100aの符号生成処理S100aを示すフロー図。 実施の形態2に係る符号生成装置100aの効果の例を示す図。
以下、本発明の実施の形態について、図を用いて説明する。なお、各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。
実施の形態1.
***構成の説明***
図1を用いて、本実施の形態に係る符号生成装置100の構成を説明する。
本実施の形態に係る符号生成装置100は、秘匿性が高い複数の拡散符号系列を生成できる拡散符号方式を実現する。符号生成装置100は、複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する。ブロック暗号処理は、複数の処理要素を有する。以下において、ブロック暗号処理をブロック暗号アルゴリズムともいう。また、ブロック暗号処理の処理要素を、ブロック暗号アルゴリズムの内部構成要素ともいう。
符号生成装置100は、コンピュータである。符号生成装置100は、プロセッサ910を備えるとともに、メモリ921、補助記憶装置922、入力インタフェース930および出力インタフェース940といった他のハードウェアを備える。プロセッサ910は、信号線を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
符号生成装置100は、機能要素として、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160とを備える。初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との機能は、ソフトウェアにより実現される。
プロセッサ910は、符号生成プログラムを実行する装置である。符号生成プログラムは、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との機能を実現するプログラムである。
プロセッサ910は、演算処理を行うIC(Integrated Circuit)である。プロセッサ910の具体例は、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、GPU(Graphics Processing Unit)である。
メモリ921は、データを一時的に記憶する記憶装置である。メモリ921の具体例は、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)である。
補助記憶装置922は、データを保管する記憶装置である。補助記憶装置922の具体例は、HDD(Hard Disk Drive)である。また、補助記憶装置922は、SD(登録商標)(Secure Digital)メモリカード、CF(CompactFlash)、NANDフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ(登録商標)ディスク、DVD(Digital Versatile Disk)といった可搬記憶媒体であってもよい。
入力インタフェース930は、マウス、キーボード、タッチパネルといった入力装置と接続されるポートである。入力インタフェース930は、具体的には、USB(Universal Serial Bus)端子である。なお、入力インタフェース930は、LAN(Local Area Network)と接続されるポートであってもよい。
出力インタフェース940は、ディスプレイといった表示機器のケーブルが接続されるポートである。出力インタフェース940は、具体的には、USB端子またはHDMI(登録商標)(High Definition Multimedia Interface)端子である。ディスプレイは、具体的には、LCD(Liquid Crystal Display)である。
符号生成プログラムは、プロセッサ910に読み込まれ、プロセッサ910によって実行される。メモリ921には、符号生成プログラムだけでなく、OS(Operating System)も記憶されている。プロセッサ910は、OSを実行しながら、符号生成プログラムを実行する。符号生成プログラムおよびOSは、補助記憶装置922に記憶されていてもよい。補助記憶装置922に記憶されている符号生成プログラムおよびOSは、メモリ921にロードされ、プロセッサ910によって実行される。なお、符号生成プログラムの一部または全部がOSに組み込まれていてもよい。
符号生成装置100は、プロセッサ910を代替する複数のプロセッサを備えていてもよい。これら複数のプロセッサは、符号生成プログラムの実行を分担する。それぞれのプロセッサは、プロセッサ910と同じように、符号生成プログラムを実行する装置である。
符号生成プログラムにより利用、処理または出力されるデータ、情報、信号値および変数値は、メモリ921、補助記憶装置922、または、プロセッサ910内のレジスタあるいはキャッシュメモリに記憶される。
符号生成プログラムは、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との各部の「部」を「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程をコンピュータに実行させるプログラムである。また、符号生成方法は、コンピュータである符号生成装置100が符号生成プログラムを実行することにより行われる方法である。
符号生成プログラムは、コンピュータ読取可能な記憶媒体に記録されて提供されてもよいし、プログラムプロダクトとして提供されてもよい。
***動作の説明***
次に、本実施の形態に係る符号生成装置100の各部の動作について説明する。
図2は、本実施の形態に係る符号生成装置100の符号生成処理S100を示す図である。
図1および図2を用いて、本実施の形態に係る符号生成装置100の符号生成処理S100について説明する。
符号生成処理S100は、時間演算部120による時間演算処理S120と、パラメータ選択部130によるパラメータ選択処理S130と、符号系列生成部140による符号系列生成処理S140とを有する。
初期値取得部110は、入力インタフェース930を介して、初期値T0を取得する。初期値取得部110は、取得した初期値T0を時間演算部120に出力する。初期値T0は、ブロック暗号処理のCTRモードで用いられるカウンタ値の初期値である。
<時間演算処理S120>
時間演算部120は、CTRモードで用いられるカウンタ値をカウントアップし、閾値時間tごとにカウンタ値Ctを符号系列生成部140に出力する。時間演算部120は、初期値取得部110から初期値T0を受け取る。また、時間演算部120は、拡散符号を生成する間隔である閾値時間tを取得する。時間演算部120は、t時間後の初期値T0をカウンタ値Ctとして演算し、カウンタ値Ctを符号系列生成部140に出力する。その後は、時間演算部120は、カウンタ値をカウントアップし、t時間ごとにカウンタ値Ctを符号系列生成部140に出力する。時間演算部120は、t時間後初期値演算部ともいう。
図3は、比較例の拡散符号生成方式を示した図である。図3に示すように、比較例の拡散符号生成方式は、t時間後の初期値を生成する専用演算機能を有する。また、比較例の拡散符号生成方式は、同期を取るための同期補足機能を有する。また、比較例の符号生成方式は、生成する拡散符号系列ごとに異なるアルゴリズムを有する複数の符号系列生成部を有する。
時間演算処理S120では、時間演算部120は、t時間後のカウンタ値Ctを導出する。具体的には、時間演算部120は、t時間分のカウンタインクリメントを実施することにより、t時間後のカウンタ値Ctを導出する。よって、図3のように専用演算機能を用いる必要がない。また、このように正確な時間の推移が同期されていれば、拡散符号系列は時間の推移分カウントアップしたカウンタ値から導出可能である。よって、同期を補足するための同期補足機能を用いる必要もない。
<パラメータ選択処理S130>
パラメータ選択処理S130において、パラメータ選択部130は、複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータKPを選択する。具体的には、パラメータ選択部130は、入力インタフェース930を介して、系列パラメータKPを取得する。パラメータ選択部130は、系列パラメータKPに基づいて、アルゴリズム構成要素131を選択、または、生成する。アルゴリズム構成要素131は、系列パラメータKPに応じた拡散符号系列を生成するために用いられる。パラメータ選択部130は、アルゴリズム構成要素131を符号系列生成部140に出力する。
アルゴリズム構成要素131は、拡散符号系列に一意に対応する系列パラメータKPから求められた情報である。具体的には、アルゴリズム構成要素131は、符号系列生成処理S140で使用するブロック暗号アルゴリズムの処理要素から出力される出力データを変更するために用いられる。ここで、ブロック暗号アルゴリズムは、処理要素として、入力された入力データを置換テーブルに基づいてビット単位に置換する置換処理を有する。置換処理の具体例は、SBOXである。
パラメータ選択部130は、入力された系列パラメータKPに基づいて、出力パラメータOpを選択、あるいは、生成する。出力パラメータOpは、SBOXから出力される出力データの複数のビットを変更するために用いられる。そして、パラメータ選択部130は、出力パラメータOpをアルゴリズム構成要素131として符号系列生成部140に出力する。
なお、ブロック暗号アルゴリズムが証明可能安全性を保持していれば、SBOXから出力される出力データを系列パラメータKPに基づいて変更した場合でも、差分解読法の差分特性確率あるいは線形解読法の線形特性確率の安全性は低下しない。ここで、証明可能安全性を保持しているブロック暗号アルゴリズムの具体例として、MISTY(登録商標)が挙げられる。ブロック暗号アルゴリズムにMYSTYを採用することにより、差分解読法の差分特性確率あるいは線形解読法の線形特性確率の安全性を低下させずに、SBOXの出力データを変更することができる。
秘密鍵取得部150は、入力インタフェース930を介して、秘密鍵Kを取得する。秘密鍵取得部150は、取得した秘密鍵Kを、符号系列生成部140に出力する。
<符号系列生成処理S140>
符号系列生成処理S140において、符号系列生成部140は、系列パラメータKPと秘密鍵Kとを用いたブロック暗号アルゴリズムにより、複数の拡散符号系列の各拡散符号系列を生成する。符号系列生成部140は、拡散符号系列を生成する際、系列パラメータKPを用いて処理要素から出力される出力データを変更する。
具体的には、符号系列生成部140は、時間演算部120よりt時間後のカウンタ値Ctを受け取り、秘密鍵取得部150より秘密鍵Kを受け取る。また、符号系列生成部140は、パラメータ選択部130よりアルゴリズム構成要素131として系列パラメータKPを受け取る。符号系列生成部140は、t時間後のカウンタ値Ctと、秘密鍵Kと、系列パラメータKPとに基づいて、拡散符号系列を生成する。符号系列生成部140は、生成した拡散符号系列を符号系列出力部160に出力する。また、符号系列生成部140は、ブロック暗号アルゴリズムをCTRモードで実行することにより出力されるブロックを拡散符号系列として生成する。
具体的には、符号系列生成部140は、nビットブロック暗号アルゴリズムのCTRモードを利用して、nビット単位の拡散符号系列を生成する。
CTRモードのブロック暗号方式では、ブロック暗号アルゴリズムのカウンタ(以下、CTRと表記する)に初期値が入力され、秘密鍵に秘密情報が入力される。そして、CTRモードのブロック暗号方式は、nビットのランダムデータ列を生成する。そして、CTRモードのブロック暗号方式では、CTRが1ビットインクリメントされ、CTRがブロック暗号アルゴリズムに入力される。そして、CTRモードのブロック暗号方式は、次の異なるnビットのランダムデータ列を生成する。nビットブロック暗号の場合は、2回のインクリメント分のnビットランダムデータを生成することができる。したがって、nビット×2回のランダムデータを拡散符号系列として利用することができる。一般的なブロック暗号アルゴリズムは、現在、ブロックサイズが64ビットのMISTY(登録商標)およびKASUMI、あるいは、ブロックサイズが128ビットのAESおよびCamellia(登録商標)が利用されている。これらのブロック暗号アルゴリズムのCTRモードを採用した符号系列生成処理S140では、符号系列生成部140は、64ビット×264=270の周期をもつ秘匿性の高い拡散符号系列を生成することができる。または、符号系列生成部140は、128ビット×2128=2135の周期をもつ秘匿性の高い拡散符号系列を生成することができる。
このように、本実施の形態に係る符号系列生成処理S140では、符号系列生成部140は、系列パラメータKPにより処理要素の出力を変化させることで、1種類のブロック暗号アルゴリズムのみを用いて、複数の拡散符号系列を生成することができる。
符号系列出力部160は、符号系列生成部140から拡散符号系列を受け取る。符号系列出力部160は、出力インタフェース940を介して、拡散符号系列を出力する。拡散符号系列は、通信システムにおいてスペクトラム拡散の直接拡散方式を実施するために用いられる。
次に、本実施の形態に係る符号系列生成処理S140の具体例について説明する。
図4は、本実施の形態に係る符号系列生成処理S140においてMISTY(登録商標)を用いた場合の具体的構成を示す図である。
図4に示すように、MISTY(登録商標)では、FI関数の処理要素SBOXは、7ビットの入力と7ビットの出力を有するS7関数と、9ビットの入力と9ビットの出力を有するS9関数とから成る。符号系列生成部140は、このS7関数とS9関数の出力データの合計16ビットに対し、16ビットの系列パラメータKPを用いて演算を行い、出力データの構成を変更する。
図5は、本実施の形態に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例1−1を示す図である。
図5のSBOXの出力構成例1−1では、符号系列生成部140が、置換処理であるSBOXの出力データを系列パラメータKPの少なくとも一部でマスクすることにより、SBOXの出力データを変更している。具体的には、符号系列生成部140は、系列パラメータKPの16ビットのうち7ビットの情報をマスク情報として用いている。系列パラメータKPの16ビットのうちの7ビットから成るマスク情報は、1から127の127通り生成することが可能である。図5では、MISTY(登録商標)のS7関数のマスク情報が27、すなわち16進表現0x1bである場合を示している。また、符号系列生成部140は、系列パラメータKPの16ビットのうち9ビットの情報をマスク情報として用いている。系列パラメータKPの16ビットのうち9ビットの情報を用いたマスク情報は、1から511の511通り生成することが可能である。図5では、MISTY(登録商標)のS9関数のマスク情報が451、すなわち16進表現0x1c3である場合を示している。
なお、マスク情報のビットの組み合わせとしては0も取りうるが、暗号学的な安全性の観点から、0そのものは使用すべきでないため、0は系列パラメータKPから排除する。
パラメータ選択処理S130では、パラメータ選択部130が、入力された系列パラメータKPを7ビットと9ビットの情報に分割して、分割により得られた7ビットの情報と9ビットの情報を出力パラメータOpとして出力する。つまり、これらのマスク情報が、系列パラメータKPから選択、あるいは生成された出力パラメータOpの例である。
なお、これらのマスク情報を用いてMISTY(登録商標)を処理する場合でも、これらのマスク情報を用いないでMISTY(登録商標)を処理する場合とほぼ同等の処理性能および実装性能が得られる。
図6は、本実施の形態に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例1−2を示す図である。
図6のS7関数テーブルは、MISTY(登録商標)のS7関数をテーブル形式で表現した置換テーブルである。符号生成機能がハードウェア実装で実現される場合は、図6に示すようなAND−XOR表現でS7関数が表現される。この場合は、y0からy6の7ビットがS7関数の出力データとなる。図6のSBOXの出力構成例1−2では、y0からy6の7ビットの各式の最後の整数項の0または1の表現を、系列パラメータKPの16ビットのうちの7ビットの情報に置き換える。
図6ではS7関数の場合のみを記載しているが、S9関数もS7関数と同様に、y0からy8の9ビットのAND−XOR表現で表される。この場合は、y0からy8の9ビットがS9関数の出力データである。出力構成例1−2では、y0からy8の9ビットの各式の最後の整数項の0または1の表現を、系列パラメータKPの16ビットのうちの9ビットの情報に置き換える。
図7は、本実施の形態に係る符号系列生成部140においてMISTY(登録商標)を用いた場合のSBOXの出力構成例2を示す図である。
図7のSBOXの出力構成例2では、符号系列生成部140は、SBOXから出力される出力データと系列パラメータKPの少なくとも一部とをビット単位に入れ替えることにより、出力データを変更する。符号系列生成部140は、S7関数の出力データ7ビットを7to1セレクタに入力し、S7関数の出力データをビット単位に入れ替える。符号系列生成部140は、S7関数の出力データをビット単位に入れ替える際、系列パラメータKPを用いて入れ替えを制御する。この場合、S7関数の出力データは7!(>2の12乗)通りの組み合わせが可能である。
同様に、符号系列生成部140は、S9関数の出力データ9ビットを9to1セレクタに入力し、S9関数の出力データをビット単位に入れ替える。符号系列生成部140は、S9関数の出力データをビット単位に入れ替える際、系列パラメータKPを用いて入れ替えを制御する。この場合、S9関数の出力データは9!(>2の18乗)通りの組み合わせが可能である。
次に、図7のSBOXの出力構成例2の具体的な実装構成について説明する。
図8は、図7のS7関数の出力構成例2における具体的な実装構成2−1を示す図である。
図8の実装構成2−1は、S7関数の出力データの上位1ビット目と2ビット目の各々を反転するかどうかを選択する2to1セレクタを有する。この2to1セレクタの選択は、系列パラメータKPの16ビットの内の最上位ビットのKP1の値により制御される。具体的には、KP1が0ならばビットは反転されない。KP1が1ならばビットは反転される。同じように、図8の実装構成2−1は、S7関数の出力データの上位3ビット目と4ビット目の各々を反転するかどうかを選択する2to1セレクタを有する。この2to1セレクタの選択は、系列パラメータKPの16ビットの内の上位2ビット目のKP2の値により制御される。具体的には、KP2が0ならばビットは反転されない。KP2が1ならばビットは反転される。図8に示すように、実装構成2−1は複数のセレクタを有し、各セレクタをKP1からKP6のそれぞれの値を用いて制御する。最後のセレクタから出力された出力データは、系列パラメータKPの16ビットのうち上位7ビットを用いてマスクされ、ビット反転回路に入力される。ビット反転回路は、KP7が0であれば、ビットを反転せずに出力し、KP7が1であればすべてのビットを反転する。図8では、系列パラメータKPの16ビットが0x8523(16進表現)の場合の具体例を示している。
図9は、図7のS9関数の出力構成例2における具体的な実装構成2−2を示す図である。
図9の実装構成2−2は、S9関数の出力データの上位1ビット目と2ビット目の各々を反転するかどうかを選択する2to1セレクタを有する。この2to1セレクタの選択は、系列パラメータKPの16ビットの内の下位9ビットの中の最上位ビットのKP8の値により制御される。下位9ビットの中の最上位ビットとは、系列パラメータKPの16ビットの内の上位8ビット目のビットである。具体的には、KP8が0ならばビットは反転されない。KP8が1ならばビットは反転される。同じように、図9の実装構成2−2は、S9関数の出力データの上位3ビット目と4ビット目の各々を反転するかどうかを選択する2to1セレクタを有する。この2to1セレクタの選択は、系列パラメータKPの16ビットの内の上位9ビット目のKP9の値により制御される。具体的には、KP9が0ならばビットは反転されない。KP9が1ならばビットは反転される。図9に示すように、実装構成2−2は複数のセレクタを有し、各セレクタをKP8からKP15のそれぞれの値を用いて制御する。最後のセレクタから出力された出力データは、系列パラメータKPの16ビットのうち下位9ビットを用いてマスクされ、ビット反転回路に入力される。ビット反転回路は、KP16が0であれば、ビットを反転せずに出力し、KP16が1であればすべてのビットを反転する。図9では、系列パラメータKPの16ビットが0x8523(16進表現)の場合の具体例を示している。
図8の実装構成2−1の出力データの組み合わせ数は、出力構成例1の場合とほぼ同じであり、2の16乗通りである。また、図8の実装構成2−1により実現される処理性能および実装性能は出力構成例1よりも劣る。しかし、図8の実装構成2−1では、出力データのビット位置が入れ替えられているので、出力構成例1と比較して拡散符号系列の推測困難性の向上が期待できる。
***他の構成***
<変形例1>
なお、図4に示すように、MISTY(登録商標)はFI関数に2つのS9関数を有する。このため、図5の出力構成例1−1と図6の出力構成例1−2とにおいて、系列パラメータKPのビット数を16ビットから25ビットに増加させ、1つ目のS9関数と2つ目のS9関数との出力データの出力選択方法を変更してもよい。この場合、1つの符号生成装置で約2の25乗通りの秘匿性の高い異なる拡散符号系列を生成することができる。
<変形例2>
図5のSBOXの出力構成例1−1は、パラメータ選択部130により分割された系列パラメータKPを用いて、符号系列生成部140がS7関数およびS9関数の出力にマスクした結果を示している。すなわち、パラメータ選択部130は、分割された系列パラメータKPをそのまま符号系列生成部140に渡している。しかし、パラメータ選択部130が、S7関数およびS9関数の出力にマスクした結果として得られる新たなSBOX情報を生成し、生成したSBOX情報を符号系列生成部140に渡してもよい。
<変形例3>
本実施の形態では、符号生成装置100の機能がソフトウェアで実現されるが、変形例として、符号生成装置100の機能がハードウェアで実現されてもよい。
図10は、本実施の形態の変形例に係る符号生成装置100の構成を示す図である。
符号生成装置100は、電子回路909、補助記憶装置922、入力インタフェース930および出力インタフェース940を備える。
電子回路909は、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との機能を実現する専用の電子回路である。
電子回路909は、具体的には、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックIC、GA、ASIC、または、FPGAである。GAは、Gate Arrayの略語である。ASICは、Application Specific Integrated Circuitの略語である。FPGAは、Field−Programmable Gate Arrayの略語である。
符号生成装置100の構成要素の機能は、1つの電子回路で実現されてもよいし、複数の電子回路に分散して実現されてもよい。
別の変形例として、符号生成装置100の構成要素の一部の機能が電子回路で実現され、残りの機能がソフトウェアで実現されてもよい。
プロセッサと電子回路の各々は、プロセッシングサーキットリとも呼ばれる。つまり、符号生成装置100において、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との機能は、プロセッシングサーキットリにより実現される。
符号生成装置100において、初期値取得部110と、時間演算部120と、パラメータ選択部130と、符号系列生成部140と、秘密鍵取得部150と、符号系列出力部160との「部」を「工程」に読み替えてもよい。また、符号生成処理、時間演算処理、パラメータ選択処理、および符号系列生成処理の「処理」を「プログラム」、「プログラムプロダクト」または「プログラムを記録したコンピュータ読取可能な記憶媒体」に読み替えてもよい。
***本実施の形態の効果の説明***
本実施の形態に係る符号生成装置100によれば、証明可能安全性を保持するブロック暗号処理のCTRモードを採用しているので、拡散符号系列の安全性を低下させることがない。また、本実施の形態に係る符号生成装置100によれば、ブロック暗号処理の構成の一部を変更することで、全く異なる複数の拡散符号系列を生成することができる。よって、本実施の形態に係る符号生成装置100は、拡散符号系列を生成する回路の数を、必要な拡散符号系列数より少なくすることができる。よって、本実施の形態に係る符号生成装置100によれば、回路規模の増大を抑えつつ、秘匿性の高い複数の拡散符号系列を生成することができる。さらに、本実施の形態に係る符号生成装置100によれば、秘匿性の高い拡散符号系列が要求される通信システムにおいて、通信システム全体の安全性を担保することができる。
また、本実施の形態に係る符号生成装置100によれば、ブロック暗号アルゴリズムのSBOXの出力データを系列パラメータにより変更するだけで、複数の拡散符号系列を生成することができる。よって、本実施の形態に係る符号生成装置100は、1種類のブロック暗号アルゴリズムを有していればよい。特に、本実施の形態に係る符号生成装置100を、実装規模の制約が大きい衛星搭載機器に適用することは効果的である。
実施の形態2.
本実施の形態では、実施の形態1とは異なる点について説明する。なお、実施の形態1と同様の構成には同一の符号を付し、その説明を省略する場合がある。
図11は、本実施の形態に係る符号生成装置100aの構成を示す図である。また、図12は、本実施の形態に係る符号生成処理S100aを示す図である。
図11および図12を用いて、本実施の形態に係る符号生成装置100aの構成および動作について説明する。
パラメータ選択処理S130aにおいて、パラメータ選択部130は、複数の系列パラメータ1〜mを取得する。複数の系列パラメータ1〜mの各々は、複数の拡散符号系列の各々を一意に識別する。
秘密鍵取得部150は、複数の秘密鍵K1〜Kmを取得する。
符号系列生成部140は、複数の符号系列生成処理S401〜S40mを実行する複数の符号系列生成部401〜40mを備える。パラメータ選択部130は、複数の系列パラメータ1〜mの各々を複数の符号系列生成部401〜40mの各々に出力する。また、秘密鍵取得部150は、複数の秘密鍵K1〜Kmの各々を複数の符号系列生成部401〜40mの各々に出力する。
符号系列生成処理S140aにおいて、複数の符号系列生成部401〜40mの各々は、拡散符号系列を生成する。このように、符号生成装置100aは、m通りの秘匿性の高い拡散符号系列D1〜Dmを生成する。
図13を用いて、本実施の形態に係る符号生成装置100aの具体的な効果について説明する。
図13に示すように、複数の周回衛星が1つのデータ中継衛星を介して複数の地上局と通信を行う場合を想定する。データ中継衛星は、X通りの通信経路の各々で、秘匿性の高い互いに異なる拡散符号系列を利用するとする。また、同時に行われる中継およびダウンリンクに用いられる経路はY個あるものとする。このとき、図3の比較例の拡散符号生成方式では、通信経路に対応するX個の拡散生成回路が必要であった。そして、比較例の拡散符号生成方式は、X個の拡散生成回路から、同時に行われる中継およびダウンリンクに用いられるY個の拡散生成回路を選択し、Y個の拡散符号系列を生成していた。
一方、本実施の形態に係る符号生成処理S100aでは、同時に行われる中継およびダウンリンクに用いられる経路がY個ならば、拡散生成回路をY個実装すればよい。そして、符号生成処理S100aでは、拡散生成回路の各々にX通りの系列パラメータを入力することで、同時に中継およびダウンリンクする場合に対応することができる。一般的には通信経路の組み合わせ数よりも、同時に行われる中継およびダウンリンクに用いられる経路の数の方が圧倒的に小さい。このため、本実施の形態に係る符号生成装置100aを、実装規模の制約が大きい衛星搭載機器に適用することは、特に効果的である。
実施の形態1および2では、符号生成装置の各部を独立した機能ブロックとして説明した。しかし、符号生成装置の構成は、上述した実施の形態のような構成でなくてもよい。符号生成装置の機能ブロックは、上述した実施の形態で説明した機能を実現することができれば、どのような構成でもよい。
実施の形態1および2のうち、複数の部分を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、1つの部分を実施しても構わない。その他、これらの実施の形態を、全体としてあるいは部分的に、どのように組み合わせて実施しても構わない。
なお、上述した実施の形態は、本質的に好ましい例示であって、本発明の範囲、本発明の適用物の範囲、および本発明の用途の範囲を制限することを意図するものではない。上述した実施の形態は、必要に応じて種々の変更が可能である。
100,100a 符号生成装置、110 初期値取得部、120 時間演算部、130 パラメータ選択部、131 アルゴリズム構成要素、140 符号系列生成部、150 秘密鍵取得部、160 符号系列出力部、909 電子回路、910 プロセッサ、921 メモリ、922 補助記憶装置、930 入力インタフェース、940 出力インタフェース。

Claims (7)

  1. 入力データが入力されるとともに出力データを出力する処理要素を有するブロック暗号処理であって複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する符号生成装置において、
    前記複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータを選択するパラメータ選択部と、
    秘密鍵を取得する秘密鍵取得部と、
    前記系列パラメータと前記秘密鍵とを用いて前記ブロック暗号処理を実行することにより前記複数の拡散符号系列の各拡散符号系列を生成する符号系列生成部であって、各拡散符号系列を生成する際、前記系列パラメータを用いて前記処理要素から出力される前記出力データを変更する符号系列生成部と
    を備えた符号生成装置。
  2. 前記符号系列生成部は、
    前記ブロック暗号処理をCTR(Counter)モードで実行することにより前記複数の拡散符号系列の各拡散符号系列を生成し、
    前記符号生成装置は、
    CTRモードで用いられるカウンタ値をカウントアップし、閾値時間ごとに前記カウンタ値を前記符号系列生成部に出力する時間演算部を備えた請求項1に記載の符号生成装置。
  3. 前記ブロック暗号処理は、前記処理要素として、前記入力データを置換テーブルに基づいてビット単位に置換する置換処理を有し、
    前記符号系列生成部は、
    前記置換処理から出力される前記出力データと前記系列パラメータの少なくとも一部とをビット単位に演算することにより、前記出力データを変更する請求項1に記載の符号生成装置。
  4. 前記ブロック暗号処理は、前記処理要素として、前記入力データを置換テーブルに基づいてビット単位に置換する置換処理を有し、
    前記符号系列生成部は、
    前記置換処理から出力される前記出力データと前記系列パラメータの少なくとも一部とをビット単位に入れ替えることにより、前記出力データを変更する請求項1に記載の符号生成装置。
  5. 前記パラメータ選択部は、
    複数の系列パラメータであって、各々が複数の拡散符号系列の各々と一意に対応する複数の系列パラメータを選択し、
    前記符号生成装置は、
    複数の符号系列生成部を備え、前記パラメータ選択部により前記複数の系列パラメータの各々を前記複数の符号系列生成部の各々に出力することにより、前記複数の拡散符号系列を生成する請求項1から4のいずれか1項に記載の符号生成装置。
  6. 入力データが入力されるとともに出力データを出力する処理要素を有するブロック暗号処理であって複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する符号生成装置の符号生成方法において、
    パラメータ選択部が、前記複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータを選択し、
    秘密鍵取得部が、秘密鍵を取得し、
    符号系列生成部が、前記系列パラメータと前記秘密鍵とを用いて前記ブロック暗号処理を実行することにより前記複数の拡散符号系列の各拡散符号系列を生成し、
    符号系列生成部が、各拡散符号系列を生成する際、前記系列パラメータを用いて前記処理要素から出力される前記出力データを変更する符号生成方法。
  7. 入力データが入力されるとともに出力データを出力する処理要素を有するブロック暗号処理であって複数のブロックを拡散符号系列として出力するブロック暗号処理を用いて、複数の拡散符号系列を生成する符号生成装置の符号生成プログラムにおいて、
    前記複数の拡散符号系列の各拡散符号系列に一意に対応する系列パラメータを選択するパラメータ選択処理と、
    秘密鍵を取得する秘密鍵取得処理と、
    前記系列パラメータと前記秘密鍵とを用いて前記ブロック暗号処理を実行することにより前記複数の拡散符号系列の各拡散符号系列を生成する符号系列生成処理であって、各拡散符号系列を生成する際、前記系列パラメータを用いて前記処理要素から出力される前記出力データを変更する符号系列生成処理と
    をコンピュータである符号生成装置に実行させる符号生成プログラム。
JP2019526446A 2017-06-27 2017-06-27 符号生成装置、符号生成方法および符号生成プログラム Active JP6584732B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/023646 WO2019003321A1 (ja) 2017-06-27 2017-06-27 符号生成装置、符号生成方法および符号生成プログラム

Publications (2)

Publication Number Publication Date
JP6584732B2 JP6584732B2 (ja) 2019-10-02
JPWO2019003321A1 true JPWO2019003321A1 (ja) 2019-12-26

Family

ID=64741229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526446A Active JP6584732B2 (ja) 2017-06-27 2017-06-27 符号生成装置、符号生成方法および符号生成プログラム

Country Status (5)

Country Link
US (1) US11218240B2 (ja)
EP (1) EP3618344B8 (ja)
JP (1) JP6584732B2 (ja)
CN (1) CN110785960B (ja)
WO (1) WO2019003321A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11483027B2 (en) * 2019-12-23 2022-10-25 California Institute Of Technology Sub-thermal spread spectrum data-link

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186630A (ja) 1995-12-28 1997-07-15 Sharp Corp チャンネル切換え符号発生方式
RU2103829C1 (ru) * 1997-04-02 1998-01-27 Государственное унитарное предприятие "Специализированный центр программных систем "Спектр" Способ шифрования информации, представленной двоичным кодом
JPH11266179A (ja) 1998-03-18 1999-09-28 Japan Science & Technology Corp スペクトル拡散通信システムにおけるカオスを用いた拡散系列の生成方法
JP3696430B2 (ja) 1999-02-25 2005-09-21 矢崎総業株式会社 スペクトル拡散信号発生方法、スペクトル拡散信号発生器、ストリーム暗号化方法、及びストリーム暗号通信方法
JP3314181B2 (ja) 2000-04-07 2002-08-12 独立行政法人通信総合研究所 擬似乱数列の出力装置、送信装置、受信装置、通信システム、フィルタ装置、擬似乱数列の出力方法、送信方法、受信方法、フィルタ方法、ならびに、情報記録媒体
JP2002118497A (ja) * 2000-10-10 2002-04-19 Sony Corp 通信装置および方法、並びに記録媒体
JP4210717B2 (ja) 2001-03-26 2009-01-21 独立行政法人科学技術振興機構 送信装置、受信装置、送信方法、受信方法、プログラム、ならびに、情報記録媒体
US7411997B2 (en) 2001-03-26 2008-08-12 Japan Science And Technology Corporation Apparatus and method for filtering a spectrum spread communication
DE60220498T2 (de) 2001-03-27 2007-09-20 Seiko Epson Corp. Ansteuerschaltung für piezoelektrischen aktor
US7251326B2 (en) 2001-06-29 2007-07-31 Harris Corporation Method and apparatus for data encryption
US7333614B2 (en) * 2001-11-16 2008-02-19 Qualcomm Incorporated System and method for encypting spread spectrum carrier
US20060215735A1 (en) * 2003-08-13 2006-09-28 Francesc Dalmases Method and device for encrypting a digital data stream in a transmission system
US20060204009A1 (en) * 2005-03-14 2006-09-14 Michigan State University Physical layer built-in security enhancement of spread spectrum wireless communication systems
JP4602886B2 (ja) 2005-09-29 2010-12-22 株式会社日立製作所 符号系列の生成方法、無線通信装置及び無線通信システム
LU91292B1 (en) 2006-12-01 2008-06-02 European Gsa New Chaotic Spreading Codes for Galileo
EP1998488A1 (de) 2007-05-26 2008-12-03 DSI Informationstechnik GmbH Personalisierte AES Verschlüsselung
FR2941114B1 (fr) 2009-01-13 2011-07-01 Viaccess Sa Procede et module de renouvellement du code d'un algorithme cryptographique, procede et module de generation d'une graine, processeur de securite et support d'enregistrement pour ces procedes
JP4999877B2 (ja) * 2009-04-13 2012-08-15 日本電信電話株式会社 改ざん検出用認証符号埋め込み方法および装置並びにそのプログラム、改ざん検出方法および装置並びにそのプログラム
JP5682527B2 (ja) * 2011-03-28 2015-03-11 ソニー株式会社 暗号処理装置、および暗号処理方法、並びにプログラム
FR2974693B1 (fr) * 2011-04-26 2013-04-26 Cassidian Sas Procede pour appliquer une contre mesure de masquage haute entropie dans un algorithme de chiffrement par blocs, et circuit integre logique mettant en oeuvre un tel procede.
US9813494B2 (en) * 2012-05-11 2017-11-07 Interdigital Patent Holdings, Inc. Context-aware peer-to-peer communication
JP2015191107A (ja) * 2014-03-28 2015-11-02 ソニー株式会社 暗号処理装置、および暗号処理方法、並びにプログラム
JP6287785B2 (ja) * 2014-11-28 2018-03-07 ソニー株式会社 暗号処理装置、および暗号処理方法、並びにプログラム
FR3029719B1 (fr) 2014-12-04 2017-12-22 Commissariat Energie Atomique Methode de chiffrement a couches de confusion et de diffusion dynamiques
US20160226585A1 (en) * 2015-02-02 2016-08-04 Blackberry Limited Computing devices and methods for data transmission
US9966991B2 (en) * 2015-07-28 2018-05-08 John David Terry Method and apparatus for secure network access and group membership in a digital chaos cooperative network
WO2017058966A1 (en) * 2015-09-28 2017-04-06 Department 13, LLC Unmanned aerial vehicle intrusion detection and countermeasures

Also Published As

Publication number Publication date
CN110785960B (zh) 2023-06-20
WO2019003321A1 (ja) 2019-01-03
EP3618344B1 (en) 2022-04-20
US11218240B2 (en) 2022-01-04
JP6584732B2 (ja) 2019-10-02
EP3618344A1 (en) 2020-03-04
CN110785960A (zh) 2020-02-11
EP3618344A4 (en) 2020-06-03
EP3618344B8 (en) 2022-05-25
US20210203430A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN106788974B (zh) 掩码s盒、分组密钥计算单元、装置及对应的构造方法
JP6244429B2 (ja) ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、ストリーム暗号の復号化方法およびプログラム
TW200742383A (en) Encryption protection method
KR19990084419A (ko) 블록 데이터 암호화 장치
JP2002366029A (ja) Dpaに対して安全な暗号化
CN108141352B (zh) 密码设备、方法、装置和计算机可读介质和编码设备、方法、装置和计算机可读介质
US9565018B2 (en) Protecting cryptographic operations using conjugacy class functions
US11436946B2 (en) Encryption device, encryption method, decryption device, and decryption method
JP6287785B2 (ja) 暗号処理装置、および暗号処理方法、並びにプログラム
Mousavi et al. A new image encryption scheme with Feistel like structure using chaotic S-box and Rubik cube based P-box
JP6584732B2 (ja) 符号生成装置、符号生成方法および符号生成プログラム
JP6194136B2 (ja) 疑似乱数生成装置及び疑似乱数生成プログラム
CN102356418B (zh) 数据处理装置以及数据处理方法
Yang et al. An improved AES encryption algorithm based on chaos theory in wireless communication networks
US11336429B2 (en) Method for protecting a source of entropy used in countermeasures securing a white-box cryptographic algorithm
JP2010245753A (ja) 暗号演算回路装置
JP5500277B2 (ja) 共通鍵暗号機能を搭載した暗号化装置及び組込装置
Mahmoud et al. Customized AES for Securing Data in Sensitive Networks and Applications
WO2018016015A1 (ja) 拡散符号生成装置、拡散符号生成プログラム及び拡散符号生成方法
Vimalkumar et al. FPGA Implementation of Modified Lightweight 128-Bit AES Algorithm for IoT Applications
Baurai et al. High frequency architecture of lightweight authenticated cipher ELEPHANT-160 for resource-constrained IoT applications
Abbaas et al. Hybrid Efficient Stream Cipher KeyGenerator Based on LFSR's and Chaotic Map
Pal et al. A Chaotic System and Count Tracking Mechanism-based Dynamic S-Box and Secret Key Generation
Yoshioka A Circuit Design of Discretized Chaotic Maps with Two Iterations for Speeding up S-box Generation
JP6292107B2 (ja) 暗号処理装置、および暗号処理方法、並びにプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190716

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190716

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190903

R150 Certificate of patent or registration of utility model

Ref document number: 6584732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250