JP2004194144A - 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム - Google Patents
映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム Download PDFInfo
- Publication number
- JP2004194144A JP2004194144A JP2002361691A JP2002361691A JP2004194144A JP 2004194144 A JP2004194144 A JP 2004194144A JP 2002361691 A JP2002361691 A JP 2002361691A JP 2002361691 A JP2002361691 A JP 2002361691A JP 2004194144 A JP2004194144 A JP 2004194144A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- switching
- processing
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Details Of Television Systems (AREA)
- Television Systems (AREA)
Abstract
【課題】映像信号の暗号化および復号において、同期のずれが発生する場合においても、常に安定した動作をすることができるようにする。
【解決手段】アンド回路１３４，１５３，１７３は、切換信号を取得し、映像信号の切り換え中である場合、アンド回路１３４は、垂直制御パルスをLFSRモジュール１１１に入力し、アンド回路１５３は、映像信号の切り換え中で、かつ垂直表示領域イネーブル信号がイネーブルの場合、水平制御パルスをLFSRモジュール１１２に入力する。アンド回路１７３は、映像信号の切り換え中で、かつ水平表示領域イネーブル信号がイネーブルの場合、ピクセルクロックをLFSRモジュール１１３に入力する。LFSR１１１乃至LFSR１１３は、暗号化用の乱数を生成する。本発明は、デジタルテレビジョンシステムに適用することができる。
【選択図】 図１０
【解決手段】アンド回路１３４，１５３，１７３は、切換信号を取得し、映像信号の切り換え中である場合、アンド回路１３４は、垂直制御パルスをLFSRモジュール１１１に入力し、アンド回路１５３は、映像信号の切り換え中で、かつ垂直表示領域イネーブル信号がイネーブルの場合、水平制御パルスをLFSRモジュール１１２に入力する。アンド回路１７３は、映像信号の切り換え中で、かつ水平表示領域イネーブル信号がイネーブルの場合、ピクセルクロックをLFSRモジュール１１３に入力する。LFSR１１１乃至LFSR１１３は、暗号化用の乱数を生成する。本発明は、デジタルテレビジョンシステムに適用することができる。
【選択図】 図１０
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関し、特に、暗号化された映像信号の復号において、同期のずれに起因する不安定な暗号化処理を抑制することができるようにした映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
近年、家庭内で確保することができる設置スペース等を考慮して、より迫力のある映像を得るために、大型、かつ、薄型で構成されるテレビジョン受像機や背面投射型プロジェクタ装置が普及してきている。
【０００３】
これらのテレビジョン受像機および背面投射型プロジェクタ装置は、技術進歩に伴い、過去のものと比較してかなり薄型化されている。また、従来のCRT（Cathode Ray Tube）の代わりに、液晶またはPDP(Plasma Display Panel)のようなフラットディスプレイパネルを用いた表示装置も増加している。フラットディスプレイパネルにおいては、ディスプレイを壁に掛けて、TV（テレビジョン）チューナユニットは別体型として、その接続をケーブルで行なう方法が提案されている。
【０００４】
さらに、HDTV（High Definition Television）用のDVD（Digital Versatile Disc）なども提案されている。
【０００５】
しかしながら、HDTV用のDVD等においては、ディジタル信号処理が行なわれており、現状のＤ（Digital）端子のようなアナログ信号による接続方式では、一旦アナログ信号に戻した後、再度、ディスプレイ側でディジタル信号に変換して表示装置（例えば、HDTVの表示部分）の駆動を行なうことになり（例えば、特許文献１参照）、このD（Digital）/A（Analog）変換とA/D変換における信号劣化が発生することとなり好ましくない。
【０００６】
そこで、現在のＰＣ（Personal Computer）と液晶ディスプレイの接続で主流になっているディジタル信号による接続方式を、テレビジョン受像機などのコンスーマ機器においても採用することが提案されている。
【０００７】
しかしながら、ディジタル信号接続においては、ディジタル信号のまま複製されてしまった場合、画質劣化が全くない状態で、高価な映画ソフトなどの複製物が簡単に作成できてしまうことになるため、このディジタル信号接続を実現するコネクタ部分の映像信号や音声信号を重畳した映像信号には、いわゆる著作権保護のための暗号化処理が必要となる。
【０００８】
この暗号化処理では、最初に一般的な認証処理が行なわれる。すなわち、送信側と受信側のそれぞれにおいて、共通の秘密の暗号鍵として、例えば、数１０ビットの秘密の数字列が数１０組保持される。公開鍵により、その中の任意の約半分の数値列が選択されて、新たな乱数列が生成される。次に、送信機器は、この数値列を調べて、相手の受信機器が、これから伝送しようとする信号を受信する権限を持つか否かを確認し、正しく認定された受信機器であることを判定する。
【０００９】
その後、送信機器は、映像信号の同期を取るための基準となる水平と垂直の同期信号を用いて、この数値列を乱数発生回路で巡回させ、この乱数列を用いてディジタル映像信号をランダムに反転させて暗号化し、伝送する。受信側は、同一の数値列を用いた乱数列を生成し、その映像信号を再び反転することにより、暗号化された信号を復号して、元の正しい映像信号の表示を行なう。
【００１０】
このとき、送信側と受信側は、同一の数値列より暗号鍵を生成し、映像信号のピクセルクロックによる垂直同期信号期間の数１０クロック分だけ本鍵により乱数列を巡回発生させて、一旦、その値をフレーム鍵値として記憶する。そして、その乱数列は、次に入ってくる映像ライン毎の水平同期信号期間の数１０クロック分において、同様に巡回させて停止される。その後、その値は次段の巡回シフトレジスタ回路に導かれ、有効映像信号の表示期間分のピクセルクロックにより、暗号化用の乱数列として発生される。
【００１１】
従って、有効映像信号の表示期間の開始点が、ESD（Electro-Static Discharge、すなわち、静電気放電）等の雑音により多少変動してエラーが発生したとしても、次のライン用の乱数生成においては、１つ前の水平同期信号期間に作られた乱数列が用いられることになるので、復号が継続して乱れるということはない。
【００１２】
また、水平同期信号に雑音が混入したり、水平同期信号そのものが欠落した場合には、それぞれ乱数生成の数値列が１ライン分だけ余計に進んだり、逆に、送れたりするが、この場合においても、次のフレーム（インターレス信号の場合には、次のフィールド）では、１つ前の垂直同期信号期間に記憶されていた数値列を利用して乱数列生成動作が行なわれることになるので、画面上部で数ライン分が乱れたとしても、正常に復号できなくなることによる表示画像の乱れは最悪でも１フレーム（またはフィールド）以内に収まることになる。
【００１３】
しかしながら、垂直同期信号に雑音が混入したり、垂直同期信号そのものが欠落した場合、一旦記憶されたフレーム鍵値である乱数列自体も同期が外れることになり、それにより、復号エラーによる表示画像の乱れが長時間継続することになる。ただし、一般的には、送信側は、１２８フレーム程度の周期で、受信側の接続機器が継続して正当であることを確認するために、乱数生成の基準値として用いられる秘密の値を常に検査して、乱数生成の基準値をリセットしているために、最長でも２秒（１２８フレーム）程度の復号エラーに収まる。
【００１４】
【特許文献１】
特開２００１−３６７２３号公報
【００１５】
【発明が解決しようとする課題】
ところで、スクランブルされたMPEG(Moving Picture Experts Group)２方式のディジタルテレビジョン放送等においては、チャンネル切り換え時などに数１０フレーム分の圧縮された映像信号を取り込んでからデコードおよびディスクランブルが行なわれるために、約２秒間、無画無音状態が継続することがある。その結果、暗号化処理と復号処理のエラーが加わると、最長４秒間、無画無音状態、もしくは、暗号化された乱数（単なるノイズ信号に見える画像）状態が継続することとなり、好ましくないという課題があった。
【００１６】
また、ディジタル放送においては、特に、コマーシャル番組で、高解像度信号の放送から通常信号の放送に、もしくは、逆方向に信号が切り換わる「まだら放送」と呼ばれる放送が行なわれることがあるが、このような場合においても、暗号の復号処理が送れた場合、「まだら放送」が表示されないという課題があった。
【００１７】
本発明はこのような状況に鑑みてなされたものであり、同期のずれに起因する不安定な暗号化の発生を抑制し、常に安定した復号を行なうことができるようにするものである。
【００１８】
【課題を解決するための手段】
本発明の映像信号処理システムは、映像信号の切り換えを検出する検出手段と、検出手段により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する第１の判定手段と、第１の判定手段により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する第1の生成手段と、映像信号を、第1の生成手段により生成された数値列を用いて暗号化する暗号化手段と、切換信号、垂直同期パルス、暗号化手段により暗号化された映像信号を送信する送信手段と、送信手段により送信された切換信号、垂直同期パルス、暗号化された映像信号を受信する受信手段と、受信手段により受信された切換信号により、映像信号の切り換え中であるか否かを判定する第２の判定手段と、第２の判定手段により、映像信号の切り換え中ではないと判定された場合、受信手段により受信された垂直同期パルスに同期して、数値列を生成する第２の生成手段と、第２の生成手段により生成された数値列を用いて、暗号化された映像信号を復号する復号手段とを備えることを特徴とする。
【００１９】
検出手段、第１の判定手段、第１の生成手段、暗号化手段、および送信手段は、第１の映像信号処理装置により構成され、受信手段、第２の判定手段、第２の生成手段、および復号手段は、第２の映像信号処理装置により構成されるようにすることができる。
【００２０】
送信手段および受信手段による通信は、ディジタルインターフェースを介して行なわれるようにすることができる。
【００２１】
本発明の第１の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する第１の判定ステップと、第１の判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する第1の生成ステップと、映像信号を、第1の生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップと、切換信号、垂直同期パルス、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された切換信号、垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する第２の判定ステップと、第２の判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する第２の生成ステップと、第２の生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００２２】
本発明の第１の映像信号処理装置は、映像信号の切り換えを検出する検出手段と、検出手段により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定手段と、判定手段により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成手段と、映像信号を、生成手段により生成された数値列を用いて暗号化する暗号化手段とを備えることを特徴とする。
【００２３】
切換信号、垂直同期パルス、暗号化手段により暗号化された映像信号を送信する送信手段をさらに備えるようにすることができる。
【００２４】
本発明の第２の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとを含むことを特徴とする。
【００２５】
本発明の第１の記録媒体に記録されているプログラムは、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとを含むことを特徴とする。
【００２６】
本発明の第１のプログラムは、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとをコンピュータに実行させることを特徴とする。
【００２７】
本発明の第２の映像信号処理装置は、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信手段と、受信手段により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定手段と、判定手段により、映像信号の切り換え中ではないと判定された場合、受信手段により受信された垂直同期パルスに同期して、数値列を生成する生成手段と、生成手段により生成された数値列を用いて、暗号化された映像信号を復号する復号手段とを備えることを特徴とする。
【００２８】
本発明の第３の映像信号処理方法は、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００２９】
本発明の第２の記録媒体に記録されているプログラムは、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００３０】
本発明の第２のプログラムは、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとをコンピュータに実行させることを特徴とする。
【００３１】
第１の本願発明においては、映像信号の切り換えが検出され、映像信号の切り換え中ではない場合、垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、映像信号が暗号化される。そして、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、および暗号化された映像信号が送信され、受信される。切換信号により映像信号の切り換え中ではないと判定された場合、受信された垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、暗号化されている映像信号が復号される。
【００３２】
第２の本願発明においては、映像信号の切り換えが検出され、映像信号の切り換え中ではない場合、垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、映像信号が暗号化される。
【００３３】
第３の本願発明においては、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、および暗号化された映像信号が受信され、受信された切換信号により、映像信号の切り換え中ではないと判定された場合、受信された垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、暗号化されている映像信号が復号される。
【００３４】
【発明の実施の形態】
図１は、本発明を適用した映像信号処理システム１の構成例を表わしている。
【００３５】
この構成例においては、例えば、液晶ディスプレイやPDPなど、壁掛け型の表示装置の形態を考えた場合、送信装置１１（送信側）は、DTV（Digital Television）チューナ２１、暗号化処理部２２、DVD(Digital Versatile Disc)プレーヤ２３、および、暗号化処理部２４により構成され、表示装置１２（受信側）は、セレクタ３１、復号処理部３２、映像信号処理部３３、映像信号駆動部３４、走査部３５、および表示パネル３６により構成される。なお、図中、ステップを表わす記号は、後述する図２と図３のフローチャートの処理のステップを表わしている。
【００３６】
DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。また、DTVチューナ２１は、ユーザによりチャンネルが切り換えられている最中であるか否かを検出し、チャンネルの切り換えを示す切換信号を暗号化処理部２２に供給する。
【００３７】
DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。また、DVDプレーヤ２３は、ユーザにより映像信号が切り換えられて（再生場面が変化して）いる最中であるか否かを検出し、切換信号を暗号化処理部２４に供給する。
【００３８】
暗号化処理部２２と暗号化処理部２４は、DTVチューナ２１により供給された映像信号、または、DVDプレーヤ２３により供給された映像信号をそれぞれ暗号化する。この暗号化処理は、図４乃至図６を参照して後述する。
【００３９】
暗号化処理部２２と暗号化処理部２４は、ディジタルインターフェース２５により、表示装置１２のセレクタ３１と接続されており、暗号化された映像信号は、このディジタルインターフェース２５を介して、セレクタ３１に供給される。ディジタルインターフェース２５では、ディジタル映像信号およびブランキング期間に重畳された音声信号が暗号化されており、この信号の状態では、このラインを経由したVTR（Video Tape Recorder）等への違法コピーができない（コピーしても復号できないので、利用できない）ようになっている。
【００４０】
暗号化処理部２２と暗号化処理部２４は、後述するH/V制御信号と切換信号を、映像信号とともに送信する。前記２者は暗号化されないが、後者は暗号化される。
【００４１】
セレクタ３１は、暗号化処理部２２からの信号または暗号化処理部２４からの信号の一方を、ユーザからの指示に基づいて選択し、復号処理部３２に供給する。復号処理部３２は、入力された信号のうち、H/V制御信号に含まれる垂直制御パルスに同期して、暗号化されている映像信号の復号処理を実行する。この復号処理は、図７を参照して後述する。
【００４２】
映像信号処理部３３は、復号された映像信号を処理し、ユーザからの指示に基づくブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）の調整の他、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換し、水平（ライン）方向の映像信号駆動部３４に供給する。
【００４３】
映像信号駆動部３４は、映像信号処理部３３から供給された映像信号に基づいて、表示パネル３６を駆動する。
【００４４】
また、映像信号処理部３３は、復号された映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。走査部３５は、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００４５】
表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく表示を行なう。
【００４６】
次に、図２と図３を参照して、図１の映像信号処理システム１における映像表示処理を説明する。なお、この処理は、ユーザにより、DTVチューナ２１またはDVDプレーヤ２３に、再生処理が指令されたとき、開始される。
【００４７】
ステップＳ１において、DTVチューナ２１は、ユーザによってチャンネルが切り換えられている最中であるか否か（クロック再生用の不図示のPLL(Phase Locked Loop)の引きこみ動作が完了したか否か）を検出し、切り換え中である場合、切換信号を暗号化処理部２２に供給する。この切換信号は、チャンネルの切り換え中である場合、論理Ｌ（０）とされ、チャンネルの切り換え中でない場合、論理Ｈ（１）とされる。
【００４８】
ステップＳ２において、DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。
【００４９】
ステップＳ３において、暗号化処理部２２は、切換信号に応じて生成された乱数列（詳細は、図１１乃至図１３を用いて後述する）を用いて、DTVチューナ２１により供給された映像信号を暗号化し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。なお、この暗号化処理の詳細は、図５と図６のフローチャートを参照して後述する。
【００５０】
ステップＳ４において、DVDプレーヤ２３は、ユーザによって映像信号が切り換えられて（再生場面が変化して）いる最中であるか否かを検出し、切り換え中である場合、切換信号を暗号化処理部２４に供給する。この切換信号は、映像信号の切り換え中である場合、論理Ｌ（０）とされ、映像信号の切り換え中ではない場合、論理Ｈ（１）とされる。この切換信号に基づいて、切り換え時における乱れた乱数列を用いて、映像信号が暗号化されることを禁止することができる。
【００５１】
ステップＳ５において、DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。ステップＳ６において、暗号化処理部２４は、切換信号に応じて生成された乱数列を用いて、DVDプレーヤ２３により供給された映像信号を暗号化し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。
【００５２】
なお、実際には、ステップＳ１乃至ステップＳ３の処理、または、ステップＳ４乃至ステップＳ６の処理のうち、ユーザに指令された方の処理が実行される。
【００５３】
ステップＳ７において、セレクタ３１は、ユーザからの指示に基づいて、暗号化処理部２２からの信号、または暗号化処理部２４からの信号の一方を選択し、復号処理部３２に供給する。
【００５４】
ステップＳ８において、復号処理部３２は、セレクタ３１により供給されたH/V制御信号に含まれる垂直制御パルスに同期して、切換信号に応じて生成された乱数列（詳細は、図１５と図１６を用いて後述する）を用いて、暗号化されている映像信号を復号する。なお、この復号処理の詳細は、図７のフローチャートを参照して後述する。
【００５５】
ステップＳ９において、復号処理部３２は、復号した映像信号を映像信号処理部３３に供給する。ステップＳ１０において、映像信号処理部３３は、供給された映像信号に対して、所定の信号処理を行なう。具体的には、映像信号処理部３３は、映像信号に対して、ブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）などのユーザコントロールに基づく調整と、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換する。
【００５６】
ステップＳ１１において、映像信号処理部３３は、処理した映像信号を映像信号駆動部３４に供給する。ステップＳ１２において、映像信号処理部３３は、映像信号処理を行なった映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。
【００５７】
ステップＳ１３において、映像信号駆動部３４は、映像信号処理部３３から供給された映像信号に基づいて、表示パネル３６を駆動する。ステップＳ１４において、走査部３５は、供給された水平同期信号および垂直同期信号に基づいて、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００５８】
ステップＳ１５において、表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく映像を表示し、処理を終了する。
【００５９】
次に、図４乃至図７を参照して、図１の暗号化処理部２２と復号処理部３２における処理を説明する。最初に、図４を参照して、図１の暗号化処理部２２と復号処理部３２の機能的構成を説明する。なお、暗号化処理部２４における処理は、暗号化処理部２２における場合と同様であるので、その説明は省略する。
【００６０】
暗号化処理部２２は、暗号化用乱数生成部４１と排他的論理和回路４２により構成されており、復号処理部３２は、復号用乱数生成部５１と排他的論理和回路５２により構成されている。また、図４の例の場合、ディジタルインターフェース２５とセレクタ３１を省略している。なお、図中、ステップを表わす記号は、後述する図５乃至図７のフローチャートの処理を表わしている。
【００６１】
次に、図５と図６のフローチャートを参照して、暗号化処理部２２における暗号化処理について説明する。このフローチャートは、上述した図２のステップＳ３の処理を詳細に説明するものである。なお、この処理は、暗号化処理部２２に、DTVチューナ２１から映像信号と切換信号が供給されてきたとき開始される。
【００６２】
ステップＳ５１において、暗号化用乱数生成部４１は、図２のステップＳ１でDTVチューナ２１から供給された切換信号を取得する。ステップＳ５２において、暗号化用乱数生成部４１は、図２のステップＳ２でDTVチューナ２１から供給された暗号化する映像信号（例えば、映像信号のストリームデータ）を取得する。
【００６３】
ステップＳ５３において、暗号化用乱数生成部４１は、取得した映像信号に含まれる垂直同期信号、水平同期信号、および画素信号に同期して、垂直制御パルス、水平制御パルス、およびピクセルクロックを生成する。
【００６４】
ステップＳ５４において、暗号化用乱数生成部４１は、切換信号に応じて、送信側（送信装置１１）の秘密鍵（暗号化用乱数生成部４１は、送信側の秘密鍵を保持している）に基づいて、乱数列を生成する。具体的には、秘密鍵から初期化用の数値列が生成され、垂直制御パルス、水平制御パルス、およびピクセルクロックに基づく巡回駆動により、乱数列（乱数としての数値列）が生成される。
【００６５】
ステップＳ５５において、暗号化用乱数生成部４１は、生成した乱数列を排他的論理和回路４２に供給する。なお、ステップＳ５１乃至ステップＳ５５の暗号化用乱数列生成処理は、図１１乃至図１３のフローチャートを参照して後述する。
【００６６】
ステップＳ５６において、排他的論理和回路４２は、暗号化する映像信号を取得するとともに、ステップＳ５５の処理により暗号化用乱数生成部４１から供給された乱数列を取得する。
【００６７】
ステップＳ５７において、排他的論理和回路４２は、暗号化用乱数生成部４１から供給された乱数列（ステップＳ５４の処理により、暗号化用乱数生成部４１により生成された乱数列）と映像信号の排他的論理和を演算することで、映像信号を暗号化する。
【００６８】
ステップＳ５８において、排他的論理和回路４２は、暗号化した映像信号を、受信側（表示装置１２）の復号処理部３２に送信する。
【００６９】
ステップＳ５９において、暗号化用乱数生成部４１は、ステップＳ５１の処理で取得した切換信号を、復号処理部３２に送信する。ステップＳ６０において、暗号化用乱数生成部４１は、映像信号の垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号を、復号処理部３２に送信する。以上の処理は、映像信号が全て送信されるまで実行される。
【００７０】
次に、図７のフローチャートを参照して、図４の暗号化処理部２２の処理に対応する復号処理部３２における復号処理について説明する。このフローチャートは、上述した図２のステップＳ８の処理を詳細に説明するものである。なお、この処理は、復号処理部３２に、暗号化処理部２２から暗号化された映像信号、H/V制御信号、および切換信号が供給されてきたとき、開始される。
【００７１】
ステップＳ１０１において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図６のステップＳ５９の処理）切換信号を取得する。ステップＳ１０２において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図６のステップＳ６０の処理）H/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）を取得する。
【００７２】
ステップＳ１０３において、復号用乱数生成部５１は、取得した切換信号（ステップＳ１０１）に応じて、取得した垂直制御パルス（ステップＳ１０２）と保持している鍵に基づいて、乱数列を生成する。上述した暗号化用乱数生成部４１と同様に、復号用乱数生成部５１は、送信側の秘密鍵に対応する鍵を保持しており、この鍵から生成した同一の初期値を、映像信号の垂直制御パルス、水平制御パルス、およびピクセルクロックに基づき巡回駆動することで、乱数列を生成する。このとき、生成された乱数列は、送信側の暗号化用乱数生成部４１が生成した乱数列と同じものとなる。
【００７３】
ステップＳ１０４において、復号用乱数生成部５１は、生成した乱数列を排他的論理和回路５２に供給する。なお、ステップＳ１０１乃至ステップＳ１０４の復号用乱数列生成処理は、図１５と図１６のフローチャートを参照して後述する。ステップＳ１０５において、排他的論理和回路５２は、暗号化処理部２２により供給された（図６のステップＳ５８の処理により送信された）暗号化されている映像信号を取得する。
【００７４】
ステップＳ１０６において、排他的論理和回路５２は、暗号化されている映像信号と、復号用乱数生成部５１から供給された乱数列（ステップＳ１０４）の排他的論理和を演算することで、暗号化された映像信号を復号する（暗号化用乱数生成部４１により生成される乱数列と復号用乱数生成部５１により生成される乱数列は、同一であるので、暗号化された映像信号は、暗号化前の映像信号に戻すことができる）。
【００７５】
ステップＳ１０７において、排他的論理和回路５２は、復号した映像信号を映像信号処理部３３に出力する。以上の処理は、全ての映像信号を復号するまで実行される。
【００７６】
次に、図８を参照して、暗号化用乱数生成部４１および復号用乱数生成部５１が乱数列生成のために有するLFSR（Linear Feedback Shift Register）の原理的構成について説明する。
【００７７】
図８のLFSR８０は、フリップフロップ８１乃至フリップフロップ８４、並びに、排他的論理和回路９０により構成されている。フリップフロップ８１乃至８４は、出力が後段に入力されるように縦属接続されており、フリップフロップ８１の出力８１Ｑと、フリップフロップ８４の出力８４Ｑが、排他的論理和回路９０に入力されている。また、排他的論理和回路９０の出力が、乱数列として出力されるとともに、スイッチ９１を介してフリップフロップ８１に入力されている。
【００７８】
LFSR８０は、Ｍ系列（線形最大周期列）の乱数を発生する回路であり、例えば、図８に示されるように、４ビットの乱数を発生する場合には、１番目（フリップフロップ８１）と４番目（フリップフロップ８４）のラッチ出力を排他的論理和回路９０に入力させることにより、ｘ4＋ｘ＋１の式に基づく、２の４乗、すなわち、１５クロック周期の乱数列を発生することが可能となる。このとき、LFSR８０の各フリップフロップ（フリップフロップ８１乃至フリップフロップ８４）において出力される乱数列を図９に示す。
【００７９】
図９において、縦軸はクロック数を示しており、横軸は、各フリップフロップの出力を示している。すなわち、８１Ｑは、フリップフロップ８１の出力であり、８２Ｑは、フリップフロップ８２の出力であり、８３Ｑは、フリップフロップ８３の出力であり、８４Ｑは、フリップフロップ８４の出力である。リセット時において、８１Ｑ乃至８４Ｑの値が全て１とされた後、クロックが入力される毎にフリップフロップ８１乃至８４の出力８１Ｑ乃至８４Ｑは、図９に示される値を出力する。
【００８０】
クロックが入力される毎に、排他的論理和回路９０が出力する値が乱数となる。この値は、フリップフロップ８１によりラッチされ、以後、後段のフリップフロップ８２乃至８４に順次転送されるので、各フリップフロップ８１乃至８４の出力（例えば、フリップフロップ８１の出力８１Ｑ）が、乱数列となる。ラッチ回路（フリップフロップ８１乃至フリップフロップ８４）の段数を増やすことにより、乱数列の周期を長くすることができる。例えば、１０個のラッチ回路（フリップフロップ）を用いた場合、２の１０乗、すなわち、１０２３クロックの周期の乱数を生成することができる。
【００８１】
また、LFSR８０において、スイッチ９１を端子９２側に切り換え、端子９２から初期値を入力することで、フリップフロップ８１乃至８４に任意の初期値を設定することができる。
【００８２】
フリップフロップ８１乃至８４として、セット・リセット型のラッチ回路を用いれば、任意の乱数列の初期値をロードすることができる。これにより、一周期のうちの、任意のタイミングで始まる出力乱数列を発生することができる。
【００８３】
図１０は、暗号化用乱数生成部４１の基本的な構成例を示す図である。実際には、暗号化用乱数生成部４１は、各種ビットをシャッフリングして、よりランダム性の高い乱数を発生しているが、その部分の説明は省略する。
【００８４】
暗号化用乱数生成部４１は、図８に示されるような構成のLFSRを有するLFSRモジュールを複数個（図１０の例の場合、LFSRモジュール１１１、LFSRモジュール１１２、およびLFSRモジュール１１３の３個）備えている。
【００８５】
LFSRモジュール１１１は、ロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値をロードする。アンド回路１３４は、切換信号が論理Ｈ（１）である（チャンネルの切り換え（映像信号の切り換え）中ではない）とき導通し、垂直制御パルス生成部１３２からフレーム周期で入力される垂直制御パルスを、LFSRモジュール１１１に供給する。LFSRモジュール１１１は、初期値をロードした後、垂直制御パルス生成部１３２から、アンド回路１３４を介して、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を発生して、LFSRモジュール１１２に初期値として供給する。
【００８６】
LFSRモジュール１１２は、水平制御パルス生成部１５１から、アンド回路１５３を介して、水平走査周期で水平制御パルスがクロックとして入力される毎に、LFSRモジュール１１１から供給される数値列を初期値として数値列（乱数）を発生し、LFSRモジュール１１３に初期値として供給する。アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号が入力され、かつ切換信号が論理Ｈ（１）であるとき導通し、水平制御パルス生成部１５１が生成する水平制御パルスをLFSRモジュール１１２に供給する。
【００８７】
LFSRモジュール１１３は、ピクセルクロック生成部１７１から、アンド回路１７３を介して、ピクセル周期でピクセルクロックが入力される毎に、LFSRモジュール１１２から供給される数値列を初期値とする数値列（乱数）を生成し、排他的論理和回路４２に出力する。アンド回路１７３は、水平表示領域イネーブル信号生成部１７２よりイネーブル信号が入力され、かつ切換信号が論理Ｈ（１）であるとき導通して、ピクセルクロック生成部１７１より出力されたピクセルクロックをLFSRモジュール１１３に供給する。
【００８８】
垂直制御パルス生成部１３２は、DTVチューナ２１より入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して垂直制御パルスを生成する。垂直制御パルス生成部１３２により生成された垂直制御パルスは、アンド回路１３４を介してLFSRモジュール１１１に供給される他、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に入力される。ロードパルス生成部１３３は、垂直制御パルス生成部１３２から供給された垂直制御パルスを、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻るとき（計数値が１２８に達したとき）、ロードパルスを生成し、LFSRモジュール１１１に供給する。
【００８９】
垂直表示領域イネーブル信号生成部１５２は、垂直制御パルス生成部１３２から供給された垂直制御パルスの位置を基準にして、有効な垂直表示領域に対応する垂直表示領域イネーブル信号を生成し、アンド回路１５３に供給する。
【００９０】
水平制御パルス生成部１５１は、DTVチューナ２１により入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１により生成された水平制御パルスは、アンド回路１５３を介してLFSRモジュール１１２に供給される他、水平表示領域イネーブル信号生成部１７２に入力される。水平表示領域イネーブル信号生成部１７２は、水平制御パルスの位置を基準にして、有効な水平表示領域に対応する水平表示領域イネーブル信号を生成し、アンド回路１７３に供給する。
【００９１】
ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロックは、アンド回路１７３を介してLFSRモジュール１１３に入力される。
【００９２】
H/V制御信号生成部１４１は、垂直制御パルス、水平制御パルス、およびピクセルクロックを合成し、H/V制御信号を生成する。
【００９３】
このように、切換信号が論理Ｈ（１）である（チャンネルの切り換え（映像信号の切り換え）中ではない）とき、LFSRモジュール１１１乃至LFSRモジュール１１３を動作させ、乱数を生成し、切換信号が論理Ｌ（０）である（チャンネルの切り換え（映像信号の切り換え）中である）とき、LFSRモジュール１１１乃至LFSRモジュール１１３にクロックを供給しないようにして動作させず、乱数を生成させないようにすることができる。したがって、チャンネル切り換え時、映像信号の切り換え時等の同期ズレが生じるとき、乱数が生成されないので、不用な乱数発生を抑圧し、安定した暗号化と復号を行うことができる。
【００９４】
次に、図１１と図１２のフローチャートを参照して、図１０の暗号化用乱数生成部４１における乱数生成処理を説明する。このフローチャートは、図５のステップＳ５１乃至ステップＳ５５の処理を詳細に説明するものである。なお、この処理は、暗号化用乱数生成部４１に対して、暗号化する映像信号と切換信号が入力されたとき開始される。
【００９５】
ステップＳ１５１において、垂直制御パルス生成部１３２は、DTVチューナ２１により入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して、垂直制御パルスを生成する。垂直制御パルス生成部１３２は、生成した垂直制御パルスをアンド回路１３４、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に供給する。
【００９６】
ステップＳ１５２において、水平制御パルス生成部１５１は、DTVチューナ２１より入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１は、生成した水平制御パルスを、アンド回路１５３と水平表示領域イネーブル信号生成部１７２に供給する。
【００９７】
ステップＳ１５３において、ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロック生成部１７１は、生成したピクセルクロックを、アンド回路１７３に供給する。
【００９８】
ステップＳ１５４において、ロードパルス生成部１３３は、垂直制御パルスを、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルス（初期化パルス）を生成して、LFSRモジュール１１１に供給する。なお、この乱数生成処理の開始時には、初期値はLFSRモジュール１１１にあらかじめセットされている。
【００９９】
ステップＳ１５５において、アンド回路１３４は、図５のステップＳ５１で取得された切換信号が論理Ｈ（１）のとき（チャンネルの切り換え（映像信号の切り換え）中ではないとき）導通し、論理Ｌ（０）のとき（チャンネルの切り換え（映像信号の切り換え）中であるとき）、非導通となる。具体的には、アンド回路１３４は、論理Ｈ（１）の切換信号が取得されたとき導通し、垂直制御パルス生成部１３２からフレーム周期で入力される垂直制御パルス（ステップＳ１５１）を、LFSRモジュール１１１に供給する。論理Ｌ（０）の切換信号が取得されたとき、アンド回路１３４は、非導通となる。
【０１００】
ステップＳ１５６において、初期化用数値列生成部１３１は、あらかじめ設定記億されている秘密鍵に基づいて、初期化用の数値列を生成し、LFSRモジュール１１１に供給する。ステップＳ１５７において、LFSRモジュール１１１は、ステップＳ１５４の処理によりロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される（ステップＳ１５６の処理）初期値をロードする（初期化する）。
【０１０１】
ステップＳ１５８において、LFSRモジュール１１１は、ステップＳ１５７の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、LFSRモジュール１１１は、垂直制御パルス生成部１３２から、アンド回路を介して、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）信号の場合、生成されない。
【０１０２】
ステップＳ１５９において、LFSRモジュール１１１は、生成した数値列をLFSRモジュール１１２に供給する。
【０１０３】
ステップＳ１６０において、垂直表示領域イネーブル信号生成部１５２は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かが判定され、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部１５２は、生成した垂直表示領域イネーブル信号をアンド回路１５３に供給する。
【０１０４】
ステップＳ１６１において、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２から供給された垂直表示領域イネーブル信号と取得した切換信号の両方が論理Ｈ（１）のとき導通し、垂直表示領域イネーブル信号がアンイネーブル信号（論理Ｌ（０）のイネーブル信号）、または切換信号が論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルス（ステップＳ１５２）をLFSRモジュール１１２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路１５３は、非導通となる。
【０１０５】
ステップＳ１６２において、LFSRモジュール１１２は、水平制御パルス生成部１５１から、アンド回路１５３を介して、水平制御パルスがクロックとして入力される（ステップＳ１５２とステップＳ１６１）と、LFSRモジュール１１１から供給される数値列（ステップＳ１５９の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１２は、水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１０６】
ステップＳ１６３において、LFSRモジュール１１２は、生成した数値列をLFSRモジュール１１３に供給する。
【０１０７】
ステップＳ１６４において、水平表示領域イネーブル信号生成部１７２は、ステップＳ１５２の処理により水平制御パルス生成部１５１から供給された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部１７２は、生成した水平表示領域イネーブル信号をアンド回路１７３に供給する。
【０１０８】
ステップＳ１６５において、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２から供給された水平表示領域イネーブル信号と取得された切換信号に基づいて導通する。具体的には、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２からイネーブル信号（論理Ｈ（１））が入力され、かつ論理Ｈ（１）の切換信号が取得されたとき導通し、ピクセルクロック生成部１７１が生成するピクセルクロック（ステップＳ１５３）をLFSRモジュール１１３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路１７３は非導通となる。
【０１０９】
ステップＳ１６６において、LFSRモジュール１１３は、ピクセルクロック生成部１７１から、アンド回路１７３を介して、ピクセルクロックがクロックとして入力される（ステップＳ１５３とステップＳ１６５）と、LFSRモジュール１１２から供給される数値列（ステップＳ１６３の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１３は、ピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１１０】
ステップＳ１６７において、LFSRモジュール１１３は、生成した数値列（乱数）を、排他的論理和回路４２に出力する。
【０１１１】
ステップＳ１６８において、H/V制御信号生成部１４１は、垂直制御パルス生成部１３２で生成された（ステップＳ１５１）垂直制御パルス、水平制御パルス生成部１５１で生成された（ステップＳ１５２）水平制御パルス、およびピクセルクロック生成部１７１で生成された（ステップＳ１５３）ピクセルクロックを合成して、H/V制御信号を生成し、暗号化せずに、表示装置１２に送信する。
【０１１２】
ステップＳ１６９において、暗号化用乱数生成部４１は、図５のステップＳ５１で取得した切換信号を、暗号化せずに、表示装置１２に送信する。
【０１１３】
以上のようにして、チャンネルの切り換え中ではない場合、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。このときの初期値、すなわち、各ラインの左端（先頭）のピクセルの数値列は、LFSRモジュール１１２が出力する数値列（乱数）に基づいて設定される。LFSRモジュール１１３が、ピクセルクロック生成部１７１からのピクセルクロックに基づいて、１ライン分の数値列を生成し終えると、LFSRモジュール１１２から、次のラインの左端（先頭）のピクセルの初期値が入力される。それにより、再び、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列を生成する。
【０１１４】
LFSRモジュール１１２が、水平制御パルス生成部１５１からの水平制御パルスに基づいて、１フレーム分の各ラインの左端（先頭）の数値列を生成し終えると、垂直制御パルスがLFSRモジュール１１１から、次のフレームの第１ライン（先頭）の初期値が入力される。その初期値に基づいて、再び、LFSRモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列を生成する。
【０１１５】
LFSRモジュール１１１は、初期化用数値列生成部１３１が出力した値を初期として、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。そして、LFSRモジュール１１１は、１２８フレーム毎にロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値を再びロードする。
【０１１６】
このように、１ライン毎、１フレーム毎、または１２８フレーム毎に、初期値が設定されるので、発生する乱数にエラーが発生したとしても、１ライン毎、１フレーム毎、または１２８フレーム毎に乱数が初期化される。従って、エラーが後方に伝搬することが抑制される。
【０１１７】
また、チャンネルの切り換え中であるとき等の同期のずれが生じる場合、クロックの供給を禁止することで乱数を生成しないようにしたので、不用な乱数の生成を抑制し、安定した暗号化を行うことができる。
【０１１８】
送信側（送信装置１１）の暗号化用乱数生成部４１においては、各ラインの開始点毎、各フレームの開始点毎、並びに、１２８フレーム毎に乱数列の更新がなされているが、受信側の復号用乱数生成部５１も同様に、それに応じて、ラインの開始点毎、フレームの開始点毎、並びに、１２８フレーム毎の同期化を行ない、暗号化の場合と全く同じ乱数列を生成するようにしている。また、送信側の暗号化用乱数生成部４１においては、チャンネルの切り換え中である場合、乱数列を生成しないようにしているが、受信側の復号用乱数生成部５１も同様に、乱数列を生成しない。その構成は、図１４を参照して説明する。
【０１１９】
図１４は、復号用乱数生成部５１の基本的な構成例を示す図である。上述したように、送信側（送信装置１１）の排他的論理和回路４２から出力された暗号化された映像信号は、受信側（表示装置１２）の排他的論理和回路５２に受信される。また、送信側の暗号化用乱数生成部４１から出力された垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号、並びに切換信号は、受信側の復号用乱数生成部５１により受信される。
【０１２０】
図１４を図１０と比較して明らかなように、図１４の復号用乱数生成部５１は、図１０の暗号化用乱数生成部４１と、基本的に同様の構成とされている。
【０１２１】
すなわち、図１０の暗号化用乱数生成部４１の初期化用数値列生成部１３１、LFSRモジュール１１１乃至１１３、ロードパルス生成部１３３、垂直表示領域イネーブル信号１５２、水平表示領域イネーブル信号生成部１７２、並びに、アンド回路１３４，１５３，１７３に対応して、復号用乱数生成部５１は、初期化用数値列生成部３３１、LFSRモジュール３０１乃至３０３、ロードパルス生成部３３２、垂直表示領域イネーブル信号生成部３５３、水平表示領域イネーブル信号生成部３５５、並びに、アンド回路３５２，３５４，３５６を有している。対応する名称のものは対応する機能を有している。
【０１２２】
ただし、暗号化用乱数生成部４１のH/V制御信号生成部１４１に対応する生成部は必要がないので、図１４の復号用乱数生成部５１には設けられていない。また、H/V制御信号として、垂直制御パルス、水平制御パルス、およびピクセルクロックが暗号化用乱数生成部４１から供給され、垂直制御パルス生成部１３２、水平制御パルス生成部１５１、およびピクセルクロック生成部１７１に対応する生成部は必要がないので、図１４の復号用乱数生成部５１には設けられず、代わりに抽出部３５１が設けられている。抽出部３５１は、供給されたH/V制御信号から、垂直制御パルス、水平制御パルス、およびピクセルクロックを抽出し、各部に供給する。
【０１２３】
即ち、垂直制御パルスは、アンド回路３５２を介してLFSRモジュール３０１に供給される他、ロードパルス生成部３３２、垂直表示領域イネーブル信号生成部３５３に供給される。水平制御パルスは、アンド回路３５４を介して、LFSRモジュール３０２に供給される他、水平表示領域イネーブル信号生成部３５５に供給される。ピクセルクロックは、アンド回路３５６を介してLFSRモジュール３０３に供給される。アンド回路３５２，３５４，３５６にはまた、暗号化処理部２２から送信されてきた切換信号が入力されている。
【０１２４】
次に、図１５と図１６のフローチャートを参照して、図１４の復号用乱数生成部５１における乱数生成処理を説明する。このフローチャートは、図７のステップＳ１０１乃至ステップＳ１０４の処理を詳細に説明するものである。なお、この処理は、復号用乱数生成部４１に対して、H/V制御信号と切換信号が入力されたとき開始される。
【０１２５】
ステップＳ１８１において、抽出部３５１は、図１３のステップＳ１６８の処理で、暗号化用乱数生成部４１から送信されたH/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）を取得する。抽出部３５１は、取得したH/V制御信号から垂直制御パルスを抽出し、ロードパルス生成部３３２、アンド回路３５２、および垂直表示領域イネーブル信号生成部３５３に供給する。また、抽出部３５１は、水平制御パルスを抽出し、アンド回路３５４と水平表示領域イネーブル信号生成部３５５に供給する。さらに、抽出部３５１は、ピクセルクロックを抽出し、アンド回路３５６に供給する。
【０１２６】
ステップＳ１８２において、復号用乱数生成部５１は、図１３のステップＳ１６９の処理で、暗号化用乱数生成部４１から送信された切換信号を取得する。切換信号は、アンド回路３５２，３５４，３５６に供給される。
【０１２７】
ステップＳ１８３において、ロードパルス生成部３３２は、供給された垂直制御パルス（ステップＳ１８１）を、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルス（初期化パルス）を生成し、LFSRモジュール３０１に供給する。なお、この乱数生成処理の開始時には、初期値は、LFSRモジュール３０１にあらかじめセットされている。
【０１２８】
ステップＳ１８４において、アンド回路３５２は、ステップＳ１８２で取得された切換信号が論理Ｈ（１）のとき（チャンネルの切り換え（映像信号の切り換え）中ではないとき）導通し、論理Ｌ（０）のとき（チャンネルの切り換え（映像信号の切り換え）中であるとき）、非導通となる。具体的には、アンド回路３５２は、論理Ｈ（１）の切換信号が取得されたとき導通し、ステップＳ１８１で取得された垂直制御パルスを、LFSRモジュール３０１に供給する。論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５２は、非導通となる。
【０１２９】
ステップＳ１８５において、初期化用数値列生成部３３１は、復号用乱数生成部５１にあらかじめ設定記億されている秘密鍵に基づいて、初期化用の数値列を生成し、LFSRモジュール３０１に供給する。
【０１３０】
ステップＳ１８６において、LFSRモジュール３０１は、ステップＳ１８３の処理により、ロードパルス生成部３３２からロードパルスが入力されたとき、初期化用数値列生成部３３１から供給される（ステップＳ１８５の処理）初期値をロードする。
【０１３１】
ステップＳ１８７において、LFSRモジュール３０１は、ステップＳ１８６の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、LFSRモジュール３０１は、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１３２】
ステップＳ１８８において、LFSRモジュール３０１は、生成した数値列をLFSRモジュール３０２に供給する。
【０１３３】
ステップＳ１８９において、垂直表示領域イネーブル信号生成部３５３は、ステップＳ１８１の処理により取得された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かが判定され、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部３５３は、生成した垂直表示領域イネーブル信号をアンド回路３５４に供給する。
【０１３４】
ステップＳ１９０において、アンド回路３５４は、垂直表示領域イネーブル信号生成部３５３から供給された垂直表示領域イネーブル信号と、取得した切換信号（ステップＳ１８２）が論理Ｈ（１）のとき導通し、論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路３５４は、垂直表示領域イネーブル信号生成部３５３からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、取得された水平制御パルス（ステップＳ１８１）をLFSRモジュール３０２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５４は、非導通となる。
【０１３５】
ステップＳ１９１において、LFSRモジュール３０２は、水平制御パルスがクロックとして入力される（ステップＳ１８１とステップＳ１９０）と、LFSRモジュール３０１から供給される数値列（ステップＳ１８８の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール３０２は、水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１３６】
ステップＳ１９２において、LFSRモジュール３０２は、生成した数値列をLFSRモジュール３０３に供給する。
【０１３７】
ステップＳ１９３において、水平表示領域イネーブル信号生成部３５５は、ステップＳ１８１の処理により取得された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部３５５は、生成した水平表示領域イネーブル信号をアンド回路３５６に供給する。
【０１３８】
ステップＳ１９４において、アンド回路３５６は、水平表示領域イネーブル信号生成部３５５から供給された水平表示領域イネーブル信号と、取得された切換信号に基づいて導通する。具体的には、アンド回路３５６は、水平表示領域イネーブル信号生成部３５５からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、ステップＳ１８１の処理で取得されたピクセルクロックをLFSRモジュール３０３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５６は非導通となる。
【０１３９】
ステップＳ１９５において、LFSRモジュール３０３は、取得されたピクセルクロックがクロックとして入力される（ステップＳ１８１とステップＳ１９４）と、LFSRモジュール３０２から供給される数値列（ステップＳ１９２の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール３０３は、取得されたピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１４０】
ステップＳ１９６において、LFSRモジュール３０３は、生成した数値列（乱数）を、排他的論理和回路５２に出力する。
【０１４１】
このように、H/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）、切換信号、および秘密鍵は、暗号化用乱数生成部４１と復号用乱数生成部５１で同一であるので、生成される乱数列は同一となる。また、切換信号を復号用乱数生成部５１に送信したので、乱数生成の有無を暗号化側と確実に同じにすることができる。したがって、暗号化された映像信号を、確実に復号することができる。
【０１４２】
チャンネルの切り換え中等の同期のずれが生じる場合において、乱数を生成しないようにしたので、不用な乱数の生成を抑制し、安定した暗号化と復号を行うことができる。
【０１４３】
さらに、１２８フレーム毎に乱数生成部（暗号用乱数生成部４１および復号用乱数生成部５１）をリセットするようにしたので、暗号化された映像信号の復号において、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【０１４４】
以上、本発明を送信装置１１と表示装置１２からなるデジタルテレビジョンシステムとしての映像信号処理システムに適用した場合について説明したが、送信側の装置は、DVTチューナやDVDプレーヤに限らず、各種の信号を送信する機能を有する装置で構成することができ、受信側の装置も、表示装置に限らず、記録装置、その他の信号を受信する機能を有する装置で構成することができる。
【０１４５】
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、上述した処理は、図１７に示されるようなパーソナルコンピュータ６００により実行される。
【０１４６】
図１７において、CPU（Central Processing Unit）６０１は、ROM(Read Only Memory)６０２に記憶されているプログラム、または、記憶部６０８からRAM(Random Access Memory)６０３にロードされたプログラムに従って各種の処理を実行する。RAM６０３にはまた、CPU６０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【０１４７】
CPU６０１、ROM６０２、およびRAM６０３は、内部バス６０４を介して相互に接続されている。この内部バス６０４にはまた、入出力インターフェース６０５も接続されている。
【０１４８】
入出力インターフェース６０５には、キーボード、マウスなどよりなる入力部６０６、CRT，LCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部６０７、ハードディスクなどより構成される記憶部６０８、モデム、ターミナルアダプタなどより構成される通信部６０９が接続されている。通信部６０９は、電話回線やCATVを含む各種のネットワークを介しての通信処理を行なう。
【０１４９】
入出力インターフェース６０５にはまた、必要に応じてドライブ６１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどによりなるリムーバブルメディア６２１が適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部６０８にインストールされる。
【０１５０】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【０１５１】
この記録媒体は、図１７に示されるように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメディア６２１よりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM６０２や記憶部６０８が含まれるハードディスクなどで構成される。
【０１５２】
なお、本明細書において、コンピュータプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１５３】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【０１５４】
【発明の効果】
以上の如く、第１の本発明によれば、暗号化された映像信号を復号するシステムを実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合であっても、不用な乱数発生を抑制し、常に確実に安定して動作するシステムを実現することができる。
【０１５５】
第２の本発明によれば、送信する暗号化された映像信号を、受信側で確実に復号させることができる。特に、映像信号の切り換えにより同期のずれが発生する場合、不用な暗号化用の乱数発生を抑制することが可能となる。
【０１５６】
第３の本発明によれば、暗号化された映像信号を復号する装置を実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合、不用な復号化用の乱数発生を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した映像信号処理システムの構成例を示すブロック図である。
【図２】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図３】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図４】図１の暗号化処理部と復号処理部の機能的構成を示すブロック図である。
【図５】図４の暗号化処理部における暗号化処理を説明するフローチャートである。
【図６】図４の暗号化処理部における暗号化処理を説明するフローチャートである。
【図７】図４の復号処理部における復号処理を説明するフローチャートである。
【図８】LFSRの原理的構成を示すブロック図である。
【図９】図８のLFSRの各フリップフロップにおいて出力される乱数列を示す図である。
【図１０】図４の暗号化用乱数生成部の基本的な構成例を示すブロック図である。
【図１１】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１２】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１３】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１４】図４の復号用乱数生成部の基本的な構成例を示すブロック図である。
【図１５】図１４の復号用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１６】図１４の復号用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１７】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
２２ 暗号化処理部， ２４ 暗号化処理部， ３２ 復号処理部， ３３ 映像信号処理部， ４１ 暗号化用乱数生成部， ４２ 排他的論理和回路， ５１ 復号用乱数生成部， ５２ 排他的論理和回路， ８０ LFSR， １１１LFSRモジュール， １１２ LFSRモジュール， １１３ LFSRモジュール， １３１ 初期化用数値列生成部， １３２ 垂直制御パルス生成部， １３３ ロードパルス生成部， １３４ アンド回路， １４１ H/V制御信号生成部，１５１ 水平制御パルス生成部， １５２ 垂直表示領域イネーブル信号生成部， １５３ アンド回路， １７１ ピクセルクロック生成部， １７２ 水平表示領域イネーブル信号生成部， １７３ アンド回路， ３０１ LFSRモジュール， ３０２ LFSRモジュール， ３０３ LFSRモジュール， ３３１ 初期化用数値列， ３３２ ロードパルス生成部， ３５１ 抽出部， ３５２ アンド回路， ３５３ 垂直表示領域イネーブル信号生成部， ３５４ アンド回路， ３５５ 水平表示領域イネーブル信号生成部， ３５６ アンド回路
【発明の属する技術分野】
本発明は、映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関し、特に、暗号化された映像信号の復号において、同期のずれに起因する不安定な暗号化処理を抑制することができるようにした映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
近年、家庭内で確保することができる設置スペース等を考慮して、より迫力のある映像を得るために、大型、かつ、薄型で構成されるテレビジョン受像機や背面投射型プロジェクタ装置が普及してきている。
【０００３】
これらのテレビジョン受像機および背面投射型プロジェクタ装置は、技術進歩に伴い、過去のものと比較してかなり薄型化されている。また、従来のCRT（Cathode Ray Tube）の代わりに、液晶またはPDP(Plasma Display Panel)のようなフラットディスプレイパネルを用いた表示装置も増加している。フラットディスプレイパネルにおいては、ディスプレイを壁に掛けて、TV（テレビジョン）チューナユニットは別体型として、その接続をケーブルで行なう方法が提案されている。
【０００４】
さらに、HDTV（High Definition Television）用のDVD（Digital Versatile Disc）なども提案されている。
【０００５】
しかしながら、HDTV用のDVD等においては、ディジタル信号処理が行なわれており、現状のＤ（Digital）端子のようなアナログ信号による接続方式では、一旦アナログ信号に戻した後、再度、ディスプレイ側でディジタル信号に変換して表示装置（例えば、HDTVの表示部分）の駆動を行なうことになり（例えば、特許文献１参照）、このD（Digital）/A（Analog）変換とA/D変換における信号劣化が発生することとなり好ましくない。
【０００６】
そこで、現在のＰＣ（Personal Computer）と液晶ディスプレイの接続で主流になっているディジタル信号による接続方式を、テレビジョン受像機などのコンスーマ機器においても採用することが提案されている。
【０００７】
しかしながら、ディジタル信号接続においては、ディジタル信号のまま複製されてしまった場合、画質劣化が全くない状態で、高価な映画ソフトなどの複製物が簡単に作成できてしまうことになるため、このディジタル信号接続を実現するコネクタ部分の映像信号や音声信号を重畳した映像信号には、いわゆる著作権保護のための暗号化処理が必要となる。
【０００８】
この暗号化処理では、最初に一般的な認証処理が行なわれる。すなわち、送信側と受信側のそれぞれにおいて、共通の秘密の暗号鍵として、例えば、数１０ビットの秘密の数字列が数１０組保持される。公開鍵により、その中の任意の約半分の数値列が選択されて、新たな乱数列が生成される。次に、送信機器は、この数値列を調べて、相手の受信機器が、これから伝送しようとする信号を受信する権限を持つか否かを確認し、正しく認定された受信機器であることを判定する。
【０００９】
その後、送信機器は、映像信号の同期を取るための基準となる水平と垂直の同期信号を用いて、この数値列を乱数発生回路で巡回させ、この乱数列を用いてディジタル映像信号をランダムに反転させて暗号化し、伝送する。受信側は、同一の数値列を用いた乱数列を生成し、その映像信号を再び反転することにより、暗号化された信号を復号して、元の正しい映像信号の表示を行なう。
【００１０】
このとき、送信側と受信側は、同一の数値列より暗号鍵を生成し、映像信号のピクセルクロックによる垂直同期信号期間の数１０クロック分だけ本鍵により乱数列を巡回発生させて、一旦、その値をフレーム鍵値として記憶する。そして、その乱数列は、次に入ってくる映像ライン毎の水平同期信号期間の数１０クロック分において、同様に巡回させて停止される。その後、その値は次段の巡回シフトレジスタ回路に導かれ、有効映像信号の表示期間分のピクセルクロックにより、暗号化用の乱数列として発生される。
【００１１】
従って、有効映像信号の表示期間の開始点が、ESD（Electro-Static Discharge、すなわち、静電気放電）等の雑音により多少変動してエラーが発生したとしても、次のライン用の乱数生成においては、１つ前の水平同期信号期間に作られた乱数列が用いられることになるので、復号が継続して乱れるということはない。
【００１２】
また、水平同期信号に雑音が混入したり、水平同期信号そのものが欠落した場合には、それぞれ乱数生成の数値列が１ライン分だけ余計に進んだり、逆に、送れたりするが、この場合においても、次のフレーム（インターレス信号の場合には、次のフィールド）では、１つ前の垂直同期信号期間に記憶されていた数値列を利用して乱数列生成動作が行なわれることになるので、画面上部で数ライン分が乱れたとしても、正常に復号できなくなることによる表示画像の乱れは最悪でも１フレーム（またはフィールド）以内に収まることになる。
【００１３】
しかしながら、垂直同期信号に雑音が混入したり、垂直同期信号そのものが欠落した場合、一旦記憶されたフレーム鍵値である乱数列自体も同期が外れることになり、それにより、復号エラーによる表示画像の乱れが長時間継続することになる。ただし、一般的には、送信側は、１２８フレーム程度の周期で、受信側の接続機器が継続して正当であることを確認するために、乱数生成の基準値として用いられる秘密の値を常に検査して、乱数生成の基準値をリセットしているために、最長でも２秒（１２８フレーム）程度の復号エラーに収まる。
【００１４】
【特許文献１】
特開２００１−３６７２３号公報
【００１５】
【発明が解決しようとする課題】
ところで、スクランブルされたMPEG(Moving Picture Experts Group)２方式のディジタルテレビジョン放送等においては、チャンネル切り換え時などに数１０フレーム分の圧縮された映像信号を取り込んでからデコードおよびディスクランブルが行なわれるために、約２秒間、無画無音状態が継続することがある。その結果、暗号化処理と復号処理のエラーが加わると、最長４秒間、無画無音状態、もしくは、暗号化された乱数（単なるノイズ信号に見える画像）状態が継続することとなり、好ましくないという課題があった。
【００１６】
また、ディジタル放送においては、特に、コマーシャル番組で、高解像度信号の放送から通常信号の放送に、もしくは、逆方向に信号が切り換わる「まだら放送」と呼ばれる放送が行なわれることがあるが、このような場合においても、暗号の復号処理が送れた場合、「まだら放送」が表示されないという課題があった。
【００１７】
本発明はこのような状況に鑑みてなされたものであり、同期のずれに起因する不安定な暗号化の発生を抑制し、常に安定した復号を行なうことができるようにするものである。
【００１８】
【課題を解決するための手段】
本発明の映像信号処理システムは、映像信号の切り換えを検出する検出手段と、検出手段により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する第１の判定手段と、第１の判定手段により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する第1の生成手段と、映像信号を、第1の生成手段により生成された数値列を用いて暗号化する暗号化手段と、切換信号、垂直同期パルス、暗号化手段により暗号化された映像信号を送信する送信手段と、送信手段により送信された切換信号、垂直同期パルス、暗号化された映像信号を受信する受信手段と、受信手段により受信された切換信号により、映像信号の切り換え中であるか否かを判定する第２の判定手段と、第２の判定手段により、映像信号の切り換え中ではないと判定された場合、受信手段により受信された垂直同期パルスに同期して、数値列を生成する第２の生成手段と、第２の生成手段により生成された数値列を用いて、暗号化された映像信号を復号する復号手段とを備えることを特徴とする。
【００１９】
検出手段、第１の判定手段、第１の生成手段、暗号化手段、および送信手段は、第１の映像信号処理装置により構成され、受信手段、第２の判定手段、第２の生成手段、および復号手段は、第２の映像信号処理装置により構成されるようにすることができる。
【００２０】
送信手段および受信手段による通信は、ディジタルインターフェースを介して行なわれるようにすることができる。
【００２１】
本発明の第１の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する第１の判定ステップと、第１の判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する第1の生成ステップと、映像信号を、第1の生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップと、切換信号、垂直同期パルス、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された切換信号、垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する第２の判定ステップと、第２の判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する第２の生成ステップと、第２の生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００２２】
本発明の第１の映像信号処理装置は、映像信号の切り換えを検出する検出手段と、検出手段により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定手段と、判定手段により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成手段と、映像信号を、生成手段により生成された数値列を用いて暗号化する暗号化手段とを備えることを特徴とする。
【００２３】
切換信号、垂直同期パルス、暗号化手段により暗号化された映像信号を送信する送信手段をさらに備えるようにすることができる。
【００２４】
本発明の第２の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとを含むことを特徴とする。
【００２５】
本発明の第１の記録媒体に記録されているプログラムは、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとを含むことを特徴とする。
【００２６】
本発明の第１のプログラムは、映像信号の切り換えを検出する検出ステップと、検出ステップの処理により検出された映像信号の切り換えを示す切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、映像信号を、生成ステップの処理により生成された数値列を用いて暗号化する暗号化ステップとをコンピュータに実行させることを特徴とする。
【００２７】
本発明の第２の映像信号処理装置は、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信手段と、受信手段により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定手段と、判定手段により、映像信号の切り換え中ではないと判定された場合、受信手段により受信された垂直同期パルスに同期して、数値列を生成する生成手段と、生成手段により生成された数値列を用いて、暗号化された映像信号を復号する復号手段とを備えることを特徴とする。
【００２８】
本発明の第３の映像信号処理方法は、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００２９】
本発明の第２の記録媒体に記録されているプログラムは、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとを含むことを特徴とする。
【００３０】
本発明の第２のプログラムは、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された切換信号により、映像信号の切り換え中であるか否かを判定する判定ステップと、判定ステップの処理により、映像信号の切り換え中ではないと判定された場合、受信ステップの処理により受信された垂直同期パルスに同期して、数値列を生成する生成ステップと、生成ステップの処理により生成された数値列を用いて、暗号化された映像信号を復号する復号ステップとをコンピュータに実行させることを特徴とする。
【００３１】
第１の本願発明においては、映像信号の切り換えが検出され、映像信号の切り換え中ではない場合、垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、映像信号が暗号化される。そして、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、および暗号化された映像信号が送信され、受信される。切換信号により映像信号の切り換え中ではないと判定された場合、受信された垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、暗号化されている映像信号が復号される。
【００３２】
第２の本願発明においては、映像信号の切り換えが検出され、映像信号の切り換え中ではない場合、垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、映像信号が暗号化される。
【００３３】
第３の本願発明においては、映像信号の切り換えを示す切換信号、映像信号の垂直同期パルス、および暗号化された映像信号が受信され、受信された切換信号により、映像信号の切り換え中ではないと判定された場合、受信された垂直同期パルスに同期して数値列が生成され、生成された数値列を用いて、暗号化されている映像信号が復号される。
【００３４】
【発明の実施の形態】
図１は、本発明を適用した映像信号処理システム１の構成例を表わしている。
【００３５】
この構成例においては、例えば、液晶ディスプレイやPDPなど、壁掛け型の表示装置の形態を考えた場合、送信装置１１（送信側）は、DTV（Digital Television）チューナ２１、暗号化処理部２２、DVD(Digital Versatile Disc)プレーヤ２３、および、暗号化処理部２４により構成され、表示装置１２（受信側）は、セレクタ３１、復号処理部３２、映像信号処理部３３、映像信号駆動部３４、走査部３５、および表示パネル３６により構成される。なお、図中、ステップを表わす記号は、後述する図２と図３のフローチャートの処理のステップを表わしている。
【００３６】
DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。また、DTVチューナ２１は、ユーザによりチャンネルが切り換えられている最中であるか否かを検出し、チャンネルの切り換えを示す切換信号を暗号化処理部２２に供給する。
【００３７】
DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。また、DVDプレーヤ２３は、ユーザにより映像信号が切り換えられて（再生場面が変化して）いる最中であるか否かを検出し、切換信号を暗号化処理部２４に供給する。
【００３８】
暗号化処理部２２と暗号化処理部２４は、DTVチューナ２１により供給された映像信号、または、DVDプレーヤ２３により供給された映像信号をそれぞれ暗号化する。この暗号化処理は、図４乃至図６を参照して後述する。
【００３９】
暗号化処理部２２と暗号化処理部２４は、ディジタルインターフェース２５により、表示装置１２のセレクタ３１と接続されており、暗号化された映像信号は、このディジタルインターフェース２５を介して、セレクタ３１に供給される。ディジタルインターフェース２５では、ディジタル映像信号およびブランキング期間に重畳された音声信号が暗号化されており、この信号の状態では、このラインを経由したVTR（Video Tape Recorder）等への違法コピーができない（コピーしても復号できないので、利用できない）ようになっている。
【００４０】
暗号化処理部２２と暗号化処理部２４は、後述するH/V制御信号と切換信号を、映像信号とともに送信する。前記２者は暗号化されないが、後者は暗号化される。
【００４１】
セレクタ３１は、暗号化処理部２２からの信号または暗号化処理部２４からの信号の一方を、ユーザからの指示に基づいて選択し、復号処理部３２に供給する。復号処理部３２は、入力された信号のうち、H/V制御信号に含まれる垂直制御パルスに同期して、暗号化されている映像信号の復号処理を実行する。この復号処理は、図７を参照して後述する。
【００４２】
映像信号処理部３３は、復号された映像信号を処理し、ユーザからの指示に基づくブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）の調整の他、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換し、水平（ライン）方向の映像信号駆動部３４に供給する。
【００４３】
映像信号駆動部３４は、映像信号処理部３３から供給された映像信号に基づいて、表示パネル３６を駆動する。
【００４４】
また、映像信号処理部３３は、復号された映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。走査部３５は、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００４５】
表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく表示を行なう。
【００４６】
次に、図２と図３を参照して、図１の映像信号処理システム１における映像表示処理を説明する。なお、この処理は、ユーザにより、DTVチューナ２１またはDVDプレーヤ２３に、再生処理が指令されたとき、開始される。
【００４７】
ステップＳ１において、DTVチューナ２１は、ユーザによってチャンネルが切り換えられている最中であるか否か（クロック再生用の不図示のPLL(Phase Locked Loop)の引きこみ動作が完了したか否か）を検出し、切り換え中である場合、切換信号を暗号化処理部２２に供給する。この切換信号は、チャンネルの切り換え中である場合、論理Ｌ（０）とされ、チャンネルの切り換え中でない場合、論理Ｈ（１）とされる。
【００４８】
ステップＳ２において、DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。
【００４９】
ステップＳ３において、暗号化処理部２２は、切換信号に応じて生成された乱数列（詳細は、図１１乃至図１３を用いて後述する）を用いて、DTVチューナ２１により供給された映像信号を暗号化し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。なお、この暗号化処理の詳細は、図５と図６のフローチャートを参照して後述する。
【００５０】
ステップＳ４において、DVDプレーヤ２３は、ユーザによって映像信号が切り換えられて（再生場面が変化して）いる最中であるか否かを検出し、切り換え中である場合、切換信号を暗号化処理部２４に供給する。この切換信号は、映像信号の切り換え中である場合、論理Ｌ（０）とされ、映像信号の切り換え中ではない場合、論理Ｈ（１）とされる。この切換信号に基づいて、切り換え時における乱れた乱数列を用いて、映像信号が暗号化されることを禁止することができる。
【００５１】
ステップＳ５において、DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。ステップＳ６において、暗号化処理部２４は、切換信号に応じて生成された乱数列を用いて、DVDプレーヤ２３により供給された映像信号を暗号化し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。
【００５２】
なお、実際には、ステップＳ１乃至ステップＳ３の処理、または、ステップＳ４乃至ステップＳ６の処理のうち、ユーザに指令された方の処理が実行される。
【００５３】
ステップＳ７において、セレクタ３１は、ユーザからの指示に基づいて、暗号化処理部２２からの信号、または暗号化処理部２４からの信号の一方を選択し、復号処理部３２に供給する。
【００５４】
ステップＳ８において、復号処理部３２は、セレクタ３１により供給されたH/V制御信号に含まれる垂直制御パルスに同期して、切換信号に応じて生成された乱数列（詳細は、図１５と図１６を用いて後述する）を用いて、暗号化されている映像信号を復号する。なお、この復号処理の詳細は、図７のフローチャートを参照して後述する。
【００５５】
ステップＳ９において、復号処理部３２は、復号した映像信号を映像信号処理部３３に供給する。ステップＳ１０において、映像信号処理部３３は、供給された映像信号に対して、所定の信号処理を行なう。具体的には、映像信号処理部３３は、映像信号に対して、ブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）などのユーザコントロールに基づく調整と、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換する。
【００５６】
ステップＳ１１において、映像信号処理部３３は、処理した映像信号を映像信号駆動部３４に供給する。ステップＳ１２において、映像信号処理部３３は、映像信号処理を行なった映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。
【００５７】
ステップＳ１３において、映像信号駆動部３４は、映像信号処理部３３から供給された映像信号に基づいて、表示パネル３６を駆動する。ステップＳ１４において、走査部３５は、供給された水平同期信号および垂直同期信号に基づいて、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００５８】
ステップＳ１５において、表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく映像を表示し、処理を終了する。
【００５９】
次に、図４乃至図７を参照して、図１の暗号化処理部２２と復号処理部３２における処理を説明する。最初に、図４を参照して、図１の暗号化処理部２２と復号処理部３２の機能的構成を説明する。なお、暗号化処理部２４における処理は、暗号化処理部２２における場合と同様であるので、その説明は省略する。
【００６０】
暗号化処理部２２は、暗号化用乱数生成部４１と排他的論理和回路４２により構成されており、復号処理部３２は、復号用乱数生成部５１と排他的論理和回路５２により構成されている。また、図４の例の場合、ディジタルインターフェース２５とセレクタ３１を省略している。なお、図中、ステップを表わす記号は、後述する図５乃至図７のフローチャートの処理を表わしている。
【００６１】
次に、図５と図６のフローチャートを参照して、暗号化処理部２２における暗号化処理について説明する。このフローチャートは、上述した図２のステップＳ３の処理を詳細に説明するものである。なお、この処理は、暗号化処理部２２に、DTVチューナ２１から映像信号と切換信号が供給されてきたとき開始される。
【００６２】
ステップＳ５１において、暗号化用乱数生成部４１は、図２のステップＳ１でDTVチューナ２１から供給された切換信号を取得する。ステップＳ５２において、暗号化用乱数生成部４１は、図２のステップＳ２でDTVチューナ２１から供給された暗号化する映像信号（例えば、映像信号のストリームデータ）を取得する。
【００６３】
ステップＳ５３において、暗号化用乱数生成部４１は、取得した映像信号に含まれる垂直同期信号、水平同期信号、および画素信号に同期して、垂直制御パルス、水平制御パルス、およびピクセルクロックを生成する。
【００６４】
ステップＳ５４において、暗号化用乱数生成部４１は、切換信号に応じて、送信側（送信装置１１）の秘密鍵（暗号化用乱数生成部４１は、送信側の秘密鍵を保持している）に基づいて、乱数列を生成する。具体的には、秘密鍵から初期化用の数値列が生成され、垂直制御パルス、水平制御パルス、およびピクセルクロックに基づく巡回駆動により、乱数列（乱数としての数値列）が生成される。
【００６５】
ステップＳ５５において、暗号化用乱数生成部４１は、生成した乱数列を排他的論理和回路４２に供給する。なお、ステップＳ５１乃至ステップＳ５５の暗号化用乱数列生成処理は、図１１乃至図１３のフローチャートを参照して後述する。
【００６６】
ステップＳ５６において、排他的論理和回路４２は、暗号化する映像信号を取得するとともに、ステップＳ５５の処理により暗号化用乱数生成部４１から供給された乱数列を取得する。
【００６７】
ステップＳ５７において、排他的論理和回路４２は、暗号化用乱数生成部４１から供給された乱数列（ステップＳ５４の処理により、暗号化用乱数生成部４１により生成された乱数列）と映像信号の排他的論理和を演算することで、映像信号を暗号化する。
【００６８】
ステップＳ５８において、排他的論理和回路４２は、暗号化した映像信号を、受信側（表示装置１２）の復号処理部３２に送信する。
【００６９】
ステップＳ５９において、暗号化用乱数生成部４１は、ステップＳ５１の処理で取得した切換信号を、復号処理部３２に送信する。ステップＳ６０において、暗号化用乱数生成部４１は、映像信号の垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号を、復号処理部３２に送信する。以上の処理は、映像信号が全て送信されるまで実行される。
【００７０】
次に、図７のフローチャートを参照して、図４の暗号化処理部２２の処理に対応する復号処理部３２における復号処理について説明する。このフローチャートは、上述した図２のステップＳ８の処理を詳細に説明するものである。なお、この処理は、復号処理部３２に、暗号化処理部２２から暗号化された映像信号、H/V制御信号、および切換信号が供給されてきたとき、開始される。
【００７１】
ステップＳ１０１において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図６のステップＳ５９の処理）切換信号を取得する。ステップＳ１０２において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図６のステップＳ６０の処理）H/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）を取得する。
【００７２】
ステップＳ１０３において、復号用乱数生成部５１は、取得した切換信号（ステップＳ１０１）に応じて、取得した垂直制御パルス（ステップＳ１０２）と保持している鍵に基づいて、乱数列を生成する。上述した暗号化用乱数生成部４１と同様に、復号用乱数生成部５１は、送信側の秘密鍵に対応する鍵を保持しており、この鍵から生成した同一の初期値を、映像信号の垂直制御パルス、水平制御パルス、およびピクセルクロックに基づき巡回駆動することで、乱数列を生成する。このとき、生成された乱数列は、送信側の暗号化用乱数生成部４１が生成した乱数列と同じものとなる。
【００７３】
ステップＳ１０４において、復号用乱数生成部５１は、生成した乱数列を排他的論理和回路５２に供給する。なお、ステップＳ１０１乃至ステップＳ１０４の復号用乱数列生成処理は、図１５と図１６のフローチャートを参照して後述する。ステップＳ１０５において、排他的論理和回路５２は、暗号化処理部２２により供給された（図６のステップＳ５８の処理により送信された）暗号化されている映像信号を取得する。
【００７４】
ステップＳ１０６において、排他的論理和回路５２は、暗号化されている映像信号と、復号用乱数生成部５１から供給された乱数列（ステップＳ１０４）の排他的論理和を演算することで、暗号化された映像信号を復号する（暗号化用乱数生成部４１により生成される乱数列と復号用乱数生成部５１により生成される乱数列は、同一であるので、暗号化された映像信号は、暗号化前の映像信号に戻すことができる）。
【００７５】
ステップＳ１０７において、排他的論理和回路５２は、復号した映像信号を映像信号処理部３３に出力する。以上の処理は、全ての映像信号を復号するまで実行される。
【００７６】
次に、図８を参照して、暗号化用乱数生成部４１および復号用乱数生成部５１が乱数列生成のために有するLFSR（Linear Feedback Shift Register）の原理的構成について説明する。
【００７７】
図８のLFSR８０は、フリップフロップ８１乃至フリップフロップ８４、並びに、排他的論理和回路９０により構成されている。フリップフロップ８１乃至８４は、出力が後段に入力されるように縦属接続されており、フリップフロップ８１の出力８１Ｑと、フリップフロップ８４の出力８４Ｑが、排他的論理和回路９０に入力されている。また、排他的論理和回路９０の出力が、乱数列として出力されるとともに、スイッチ９１を介してフリップフロップ８１に入力されている。
【００７８】
LFSR８０は、Ｍ系列（線形最大周期列）の乱数を発生する回路であり、例えば、図８に示されるように、４ビットの乱数を発生する場合には、１番目（フリップフロップ８１）と４番目（フリップフロップ８４）のラッチ出力を排他的論理和回路９０に入力させることにより、ｘ4＋ｘ＋１の式に基づく、２の４乗、すなわち、１５クロック周期の乱数列を発生することが可能となる。このとき、LFSR８０の各フリップフロップ（フリップフロップ８１乃至フリップフロップ８４）において出力される乱数列を図９に示す。
【００７９】
図９において、縦軸はクロック数を示しており、横軸は、各フリップフロップの出力を示している。すなわち、８１Ｑは、フリップフロップ８１の出力であり、８２Ｑは、フリップフロップ８２の出力であり、８３Ｑは、フリップフロップ８３の出力であり、８４Ｑは、フリップフロップ８４の出力である。リセット時において、８１Ｑ乃至８４Ｑの値が全て１とされた後、クロックが入力される毎にフリップフロップ８１乃至８４の出力８１Ｑ乃至８４Ｑは、図９に示される値を出力する。
【００８０】
クロックが入力される毎に、排他的論理和回路９０が出力する値が乱数となる。この値は、フリップフロップ８１によりラッチされ、以後、後段のフリップフロップ８２乃至８４に順次転送されるので、各フリップフロップ８１乃至８４の出力（例えば、フリップフロップ８１の出力８１Ｑ）が、乱数列となる。ラッチ回路（フリップフロップ８１乃至フリップフロップ８４）の段数を増やすことにより、乱数列の周期を長くすることができる。例えば、１０個のラッチ回路（フリップフロップ）を用いた場合、２の１０乗、すなわち、１０２３クロックの周期の乱数を生成することができる。
【００８１】
また、LFSR８０において、スイッチ９１を端子９２側に切り換え、端子９２から初期値を入力することで、フリップフロップ８１乃至８４に任意の初期値を設定することができる。
【００８２】
フリップフロップ８１乃至８４として、セット・リセット型のラッチ回路を用いれば、任意の乱数列の初期値をロードすることができる。これにより、一周期のうちの、任意のタイミングで始まる出力乱数列を発生することができる。
【００８３】
図１０は、暗号化用乱数生成部４１の基本的な構成例を示す図である。実際には、暗号化用乱数生成部４１は、各種ビットをシャッフリングして、よりランダム性の高い乱数を発生しているが、その部分の説明は省略する。
【００８４】
暗号化用乱数生成部４１は、図８に示されるような構成のLFSRを有するLFSRモジュールを複数個（図１０の例の場合、LFSRモジュール１１１、LFSRモジュール１１２、およびLFSRモジュール１１３の３個）備えている。
【００８５】
LFSRモジュール１１１は、ロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値をロードする。アンド回路１３４は、切換信号が論理Ｈ（１）である（チャンネルの切り換え（映像信号の切り換え）中ではない）とき導通し、垂直制御パルス生成部１３２からフレーム周期で入力される垂直制御パルスを、LFSRモジュール１１１に供給する。LFSRモジュール１１１は、初期値をロードした後、垂直制御パルス生成部１３２から、アンド回路１３４を介して、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を発生して、LFSRモジュール１１２に初期値として供給する。
【００８６】
LFSRモジュール１１２は、水平制御パルス生成部１５１から、アンド回路１５３を介して、水平走査周期で水平制御パルスがクロックとして入力される毎に、LFSRモジュール１１１から供給される数値列を初期値として数値列（乱数）を発生し、LFSRモジュール１１３に初期値として供給する。アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号が入力され、かつ切換信号が論理Ｈ（１）であるとき導通し、水平制御パルス生成部１５１が生成する水平制御パルスをLFSRモジュール１１２に供給する。
【００８７】
LFSRモジュール１１３は、ピクセルクロック生成部１７１から、アンド回路１７３を介して、ピクセル周期でピクセルクロックが入力される毎に、LFSRモジュール１１２から供給される数値列を初期値とする数値列（乱数）を生成し、排他的論理和回路４２に出力する。アンド回路１７３は、水平表示領域イネーブル信号生成部１７２よりイネーブル信号が入力され、かつ切換信号が論理Ｈ（１）であるとき導通して、ピクセルクロック生成部１７１より出力されたピクセルクロックをLFSRモジュール１１３に供給する。
【００８８】
垂直制御パルス生成部１３２は、DTVチューナ２１より入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して垂直制御パルスを生成する。垂直制御パルス生成部１３２により生成された垂直制御パルスは、アンド回路１３４を介してLFSRモジュール１１１に供給される他、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に入力される。ロードパルス生成部１３３は、垂直制御パルス生成部１３２から供給された垂直制御パルスを、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻るとき（計数値が１２８に達したとき）、ロードパルスを生成し、LFSRモジュール１１１に供給する。
【００８９】
垂直表示領域イネーブル信号生成部１５２は、垂直制御パルス生成部１３２から供給された垂直制御パルスの位置を基準にして、有効な垂直表示領域に対応する垂直表示領域イネーブル信号を生成し、アンド回路１５３に供給する。
【００９０】
水平制御パルス生成部１５１は、DTVチューナ２１により入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１により生成された水平制御パルスは、アンド回路１５３を介してLFSRモジュール１１２に供給される他、水平表示領域イネーブル信号生成部１７２に入力される。水平表示領域イネーブル信号生成部１７２は、水平制御パルスの位置を基準にして、有効な水平表示領域に対応する水平表示領域イネーブル信号を生成し、アンド回路１７３に供給する。
【００９１】
ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロックは、アンド回路１７３を介してLFSRモジュール１１３に入力される。
【００９２】
H/V制御信号生成部１４１は、垂直制御パルス、水平制御パルス、およびピクセルクロックを合成し、H/V制御信号を生成する。
【００９３】
このように、切換信号が論理Ｈ（１）である（チャンネルの切り換え（映像信号の切り換え）中ではない）とき、LFSRモジュール１１１乃至LFSRモジュール１１３を動作させ、乱数を生成し、切換信号が論理Ｌ（０）である（チャンネルの切り換え（映像信号の切り換え）中である）とき、LFSRモジュール１１１乃至LFSRモジュール１１３にクロックを供給しないようにして動作させず、乱数を生成させないようにすることができる。したがって、チャンネル切り換え時、映像信号の切り換え時等の同期ズレが生じるとき、乱数が生成されないので、不用な乱数発生を抑圧し、安定した暗号化と復号を行うことができる。
【００９４】
次に、図１１と図１２のフローチャートを参照して、図１０の暗号化用乱数生成部４１における乱数生成処理を説明する。このフローチャートは、図５のステップＳ５１乃至ステップＳ５５の処理を詳細に説明するものである。なお、この処理は、暗号化用乱数生成部４１に対して、暗号化する映像信号と切換信号が入力されたとき開始される。
【００９５】
ステップＳ１５１において、垂直制御パルス生成部１３２は、DTVチューナ２１により入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して、垂直制御パルスを生成する。垂直制御パルス生成部１３２は、生成した垂直制御パルスをアンド回路１３４、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に供給する。
【００９６】
ステップＳ１５２において、水平制御パルス生成部１５１は、DTVチューナ２１より入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１は、生成した水平制御パルスを、アンド回路１５３と水平表示領域イネーブル信号生成部１７２に供給する。
【００９７】
ステップＳ１５３において、ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロック生成部１７１は、生成したピクセルクロックを、アンド回路１７３に供給する。
【００９８】
ステップＳ１５４において、ロードパルス生成部１３３は、垂直制御パルスを、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルス（初期化パルス）を生成して、LFSRモジュール１１１に供給する。なお、この乱数生成処理の開始時には、初期値はLFSRモジュール１１１にあらかじめセットされている。
【００９９】
ステップＳ１５５において、アンド回路１３４は、図５のステップＳ５１で取得された切換信号が論理Ｈ（１）のとき（チャンネルの切り換え（映像信号の切り換え）中ではないとき）導通し、論理Ｌ（０）のとき（チャンネルの切り換え（映像信号の切り換え）中であるとき）、非導通となる。具体的には、アンド回路１３４は、論理Ｈ（１）の切換信号が取得されたとき導通し、垂直制御パルス生成部１３２からフレーム周期で入力される垂直制御パルス（ステップＳ１５１）を、LFSRモジュール１１１に供給する。論理Ｌ（０）の切換信号が取得されたとき、アンド回路１３４は、非導通となる。
【０１００】
ステップＳ１５６において、初期化用数値列生成部１３１は、あらかじめ設定記億されている秘密鍵に基づいて、初期化用の数値列を生成し、LFSRモジュール１１１に供給する。ステップＳ１５７において、LFSRモジュール１１１は、ステップＳ１５４の処理によりロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される（ステップＳ１５６の処理）初期値をロードする（初期化する）。
【０１０１】
ステップＳ１５８において、LFSRモジュール１１１は、ステップＳ１５７の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、LFSRモジュール１１１は、垂直制御パルス生成部１３２から、アンド回路を介して、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）信号の場合、生成されない。
【０１０２】
ステップＳ１５９において、LFSRモジュール１１１は、生成した数値列をLFSRモジュール１１２に供給する。
【０１０３】
ステップＳ１６０において、垂直表示領域イネーブル信号生成部１５２は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かが判定され、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部１５２は、生成した垂直表示領域イネーブル信号をアンド回路１５３に供給する。
【０１０４】
ステップＳ１６１において、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２から供給された垂直表示領域イネーブル信号と取得した切換信号の両方が論理Ｈ（１）のとき導通し、垂直表示領域イネーブル信号がアンイネーブル信号（論理Ｌ（０）のイネーブル信号）、または切換信号が論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルス（ステップＳ１５２）をLFSRモジュール１１２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路１５３は、非導通となる。
【０１０５】
ステップＳ１６２において、LFSRモジュール１１２は、水平制御パルス生成部１５１から、アンド回路１５３を介して、水平制御パルスがクロックとして入力される（ステップＳ１５２とステップＳ１６１）と、LFSRモジュール１１１から供給される数値列（ステップＳ１５９の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１２は、水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１０６】
ステップＳ１６３において、LFSRモジュール１１２は、生成した数値列をLFSRモジュール１１３に供給する。
【０１０７】
ステップＳ１６４において、水平表示領域イネーブル信号生成部１７２は、ステップＳ１５２の処理により水平制御パルス生成部１５１から供給された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部１７２は、生成した水平表示領域イネーブル信号をアンド回路１７３に供給する。
【０１０８】
ステップＳ１６５において、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２から供給された水平表示領域イネーブル信号と取得された切換信号に基づいて導通する。具体的には、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２からイネーブル信号（論理Ｈ（１））が入力され、かつ論理Ｈ（１）の切換信号が取得されたとき導通し、ピクセルクロック生成部１７１が生成するピクセルクロック（ステップＳ１５３）をLFSRモジュール１１３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路１７３は非導通となる。
【０１０９】
ステップＳ１６６において、LFSRモジュール１１３は、ピクセルクロック生成部１７１から、アンド回路１７３を介して、ピクセルクロックがクロックとして入力される（ステップＳ１５３とステップＳ１６５）と、LFSRモジュール１１２から供給される数値列（ステップＳ１６３の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１３は、ピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１１０】
ステップＳ１６７において、LFSRモジュール１１３は、生成した数値列（乱数）を、排他的論理和回路４２に出力する。
【０１１１】
ステップＳ１６８において、H/V制御信号生成部１４１は、垂直制御パルス生成部１３２で生成された（ステップＳ１５１）垂直制御パルス、水平制御パルス生成部１５１で生成された（ステップＳ１５２）水平制御パルス、およびピクセルクロック生成部１７１で生成された（ステップＳ１５３）ピクセルクロックを合成して、H/V制御信号を生成し、暗号化せずに、表示装置１２に送信する。
【０１１２】
ステップＳ１６９において、暗号化用乱数生成部４１は、図５のステップＳ５１で取得した切換信号を、暗号化せずに、表示装置１２に送信する。
【０１１３】
以上のようにして、チャンネルの切り換え中ではない場合、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。このときの初期値、すなわち、各ラインの左端（先頭）のピクセルの数値列は、LFSRモジュール１１２が出力する数値列（乱数）に基づいて設定される。LFSRモジュール１１３が、ピクセルクロック生成部１７１からのピクセルクロックに基づいて、１ライン分の数値列を生成し終えると、LFSRモジュール１１２から、次のラインの左端（先頭）のピクセルの初期値が入力される。それにより、再び、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列を生成する。
【０１１４】
LFSRモジュール１１２が、水平制御パルス生成部１５１からの水平制御パルスに基づいて、１フレーム分の各ラインの左端（先頭）の数値列を生成し終えると、垂直制御パルスがLFSRモジュール１１１から、次のフレームの第１ライン（先頭）の初期値が入力される。その初期値に基づいて、再び、LFSRモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列を生成する。
【０１１５】
LFSRモジュール１１１は、初期化用数値列生成部１３１が出力した値を初期として、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。そして、LFSRモジュール１１１は、１２８フレーム毎にロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値を再びロードする。
【０１１６】
このように、１ライン毎、１フレーム毎、または１２８フレーム毎に、初期値が設定されるので、発生する乱数にエラーが発生したとしても、１ライン毎、１フレーム毎、または１２８フレーム毎に乱数が初期化される。従って、エラーが後方に伝搬することが抑制される。
【０１１７】
また、チャンネルの切り換え中であるとき等の同期のずれが生じる場合、クロックの供給を禁止することで乱数を生成しないようにしたので、不用な乱数の生成を抑制し、安定した暗号化を行うことができる。
【０１１８】
送信側（送信装置１１）の暗号化用乱数生成部４１においては、各ラインの開始点毎、各フレームの開始点毎、並びに、１２８フレーム毎に乱数列の更新がなされているが、受信側の復号用乱数生成部５１も同様に、それに応じて、ラインの開始点毎、フレームの開始点毎、並びに、１２８フレーム毎の同期化を行ない、暗号化の場合と全く同じ乱数列を生成するようにしている。また、送信側の暗号化用乱数生成部４１においては、チャンネルの切り換え中である場合、乱数列を生成しないようにしているが、受信側の復号用乱数生成部５１も同様に、乱数列を生成しない。その構成は、図１４を参照して説明する。
【０１１９】
図１４は、復号用乱数生成部５１の基本的な構成例を示す図である。上述したように、送信側（送信装置１１）の排他的論理和回路４２から出力された暗号化された映像信号は、受信側（表示装置１２）の排他的論理和回路５２に受信される。また、送信側の暗号化用乱数生成部４１から出力された垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号、並びに切換信号は、受信側の復号用乱数生成部５１により受信される。
【０１２０】
図１４を図１０と比較して明らかなように、図１４の復号用乱数生成部５１は、図１０の暗号化用乱数生成部４１と、基本的に同様の構成とされている。
【０１２１】
すなわち、図１０の暗号化用乱数生成部４１の初期化用数値列生成部１３１、LFSRモジュール１１１乃至１１３、ロードパルス生成部１３３、垂直表示領域イネーブル信号１５２、水平表示領域イネーブル信号生成部１７２、並びに、アンド回路１３４，１５３，１７３に対応して、復号用乱数生成部５１は、初期化用数値列生成部３３１、LFSRモジュール３０１乃至３０３、ロードパルス生成部３３２、垂直表示領域イネーブル信号生成部３５３、水平表示領域イネーブル信号生成部３５５、並びに、アンド回路３５２，３５４，３５６を有している。対応する名称のものは対応する機能を有している。
【０１２２】
ただし、暗号化用乱数生成部４１のH/V制御信号生成部１４１に対応する生成部は必要がないので、図１４の復号用乱数生成部５１には設けられていない。また、H/V制御信号として、垂直制御パルス、水平制御パルス、およびピクセルクロックが暗号化用乱数生成部４１から供給され、垂直制御パルス生成部１３２、水平制御パルス生成部１５１、およびピクセルクロック生成部１７１に対応する生成部は必要がないので、図１４の復号用乱数生成部５１には設けられず、代わりに抽出部３５１が設けられている。抽出部３５１は、供給されたH/V制御信号から、垂直制御パルス、水平制御パルス、およびピクセルクロックを抽出し、各部に供給する。
【０１２３】
即ち、垂直制御パルスは、アンド回路３５２を介してLFSRモジュール３０１に供給される他、ロードパルス生成部３３２、垂直表示領域イネーブル信号生成部３５３に供給される。水平制御パルスは、アンド回路３５４を介して、LFSRモジュール３０２に供給される他、水平表示領域イネーブル信号生成部３５５に供給される。ピクセルクロックは、アンド回路３５６を介してLFSRモジュール３０３に供給される。アンド回路３５２，３５４，３５６にはまた、暗号化処理部２２から送信されてきた切換信号が入力されている。
【０１２４】
次に、図１５と図１６のフローチャートを参照して、図１４の復号用乱数生成部５１における乱数生成処理を説明する。このフローチャートは、図７のステップＳ１０１乃至ステップＳ１０４の処理を詳細に説明するものである。なお、この処理は、復号用乱数生成部４１に対して、H/V制御信号と切換信号が入力されたとき開始される。
【０１２５】
ステップＳ１８１において、抽出部３５１は、図１３のステップＳ１６８の処理で、暗号化用乱数生成部４１から送信されたH/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）を取得する。抽出部３５１は、取得したH/V制御信号から垂直制御パルスを抽出し、ロードパルス生成部３３２、アンド回路３５２、および垂直表示領域イネーブル信号生成部３５３に供給する。また、抽出部３５１は、水平制御パルスを抽出し、アンド回路３５４と水平表示領域イネーブル信号生成部３５５に供給する。さらに、抽出部３５１は、ピクセルクロックを抽出し、アンド回路３５６に供給する。
【０１２６】
ステップＳ１８２において、復号用乱数生成部５１は、図１３のステップＳ１６９の処理で、暗号化用乱数生成部４１から送信された切換信号を取得する。切換信号は、アンド回路３５２，３５４，３５６に供給される。
【０１２７】
ステップＳ１８３において、ロードパルス生成部３３２は、供給された垂直制御パルス（ステップＳ１８１）を、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルス（初期化パルス）を生成し、LFSRモジュール３０１に供給する。なお、この乱数生成処理の開始時には、初期値は、LFSRモジュール３０１にあらかじめセットされている。
【０１２８】
ステップＳ１８４において、アンド回路３５２は、ステップＳ１８２で取得された切換信号が論理Ｈ（１）のとき（チャンネルの切り換え（映像信号の切り換え）中ではないとき）導通し、論理Ｌ（０）のとき（チャンネルの切り換え（映像信号の切り換え）中であるとき）、非導通となる。具体的には、アンド回路３５２は、論理Ｈ（１）の切換信号が取得されたとき導通し、ステップＳ１８１で取得された垂直制御パルスを、LFSRモジュール３０１に供給する。論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５２は、非導通となる。
【０１２９】
ステップＳ１８５において、初期化用数値列生成部３３１は、復号用乱数生成部５１にあらかじめ設定記億されている秘密鍵に基づいて、初期化用の数値列を生成し、LFSRモジュール３０１に供給する。
【０１３０】
ステップＳ１８６において、LFSRモジュール３０１は、ステップＳ１８３の処理により、ロードパルス生成部３３２からロードパルスが入力されたとき、初期化用数値列生成部３３１から供給される（ステップＳ１８５の処理）初期値をロードする。
【０１３１】
ステップＳ１８７において、LFSRモジュール３０１は、ステップＳ１８６の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、LFSRモジュール３０１は、垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１３２】
ステップＳ１８８において、LFSRモジュール３０１は、生成した数値列をLFSRモジュール３０２に供給する。
【０１３３】
ステップＳ１８９において、垂直表示領域イネーブル信号生成部３５３は、ステップＳ１８１の処理により取得された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かが判定され、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部３５３は、生成した垂直表示領域イネーブル信号をアンド回路３５４に供給する。
【０１３４】
ステップＳ１９０において、アンド回路３５４は、垂直表示領域イネーブル信号生成部３５３から供給された垂直表示領域イネーブル信号と、取得した切換信号（ステップＳ１８２）が論理Ｈ（１）のとき導通し、論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路３５４は、垂直表示領域イネーブル信号生成部３５３からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、取得された水平制御パルス（ステップＳ１８１）をLFSRモジュール３０２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５４は、非導通となる。
【０１３５】
ステップＳ１９１において、LFSRモジュール３０２は、水平制御パルスがクロックとして入力される（ステップＳ１８１とステップＳ１９０）と、LFSRモジュール３０１から供給される数値列（ステップＳ１８８の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール３０２は、水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合にのみ生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１３６】
ステップＳ１９２において、LFSRモジュール３０２は、生成した数値列をLFSRモジュール３０３に供給する。
【０１３７】
ステップＳ１９３において、水平表示領域イネーブル信号生成部３５５は、ステップＳ１８１の処理により取得された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部３５５は、生成した水平表示領域イネーブル信号をアンド回路３５６に供給する。
【０１３８】
ステップＳ１９４において、アンド回路３５６は、水平表示領域イネーブル信号生成部３５５から供給された水平表示領域イネーブル信号と、取得された切換信号に基づいて導通する。具体的には、アンド回路３５６は、水平表示領域イネーブル信号生成部３５５からイネーブル信号（論理Ｈ（１））が入力され、論理Ｈ（１）の切換信号が取得されたとき導通し、ステップＳ１８１の処理で取得されたピクセルクロックをLFSRモジュール３０３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、または論理Ｌ（０）の切換信号が取得されたとき、アンド回路３５６は非導通となる。
【０１３９】
ステップＳ１９５において、LFSRモジュール３０３は、取得されたピクセルクロックがクロックとして入力される（ステップＳ１８１とステップＳ１９４）と、LFSRモジュール３０２から供給される数値列（ステップＳ１９２の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール３０３は、取得されたピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、切換信号が論理Ｈ（１）の場合、生成され、切換信号が論理Ｌ（０）の場合、生成されない。
【０１４０】
ステップＳ１９６において、LFSRモジュール３０３は、生成した数値列（乱数）を、排他的論理和回路５２に出力する。
【０１４１】
このように、H/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）、切換信号、および秘密鍵は、暗号化用乱数生成部４１と復号用乱数生成部５１で同一であるので、生成される乱数列は同一となる。また、切換信号を復号用乱数生成部５１に送信したので、乱数生成の有無を暗号化側と確実に同じにすることができる。したがって、暗号化された映像信号を、確実に復号することができる。
【０１４２】
チャンネルの切り換え中等の同期のずれが生じる場合において、乱数を生成しないようにしたので、不用な乱数の生成を抑制し、安定した暗号化と復号を行うことができる。
【０１４３】
さらに、１２８フレーム毎に乱数生成部（暗号用乱数生成部４１および復号用乱数生成部５１）をリセットするようにしたので、暗号化された映像信号の復号において、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【０１４４】
以上、本発明を送信装置１１と表示装置１２からなるデジタルテレビジョンシステムとしての映像信号処理システムに適用した場合について説明したが、送信側の装置は、DVTチューナやDVDプレーヤに限らず、各種の信号を送信する機能を有する装置で構成することができ、受信側の装置も、表示装置に限らず、記録装置、その他の信号を受信する機能を有する装置で構成することができる。
【０１４５】
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、上述した処理は、図１７に示されるようなパーソナルコンピュータ６００により実行される。
【０１４６】
図１７において、CPU（Central Processing Unit）６０１は、ROM(Read Only Memory)６０２に記憶されているプログラム、または、記憶部６０８からRAM(Random Access Memory)６０３にロードされたプログラムに従って各種の処理を実行する。RAM６０３にはまた、CPU６０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【０１４７】
CPU６０１、ROM６０２、およびRAM６０３は、内部バス６０４を介して相互に接続されている。この内部バス６０４にはまた、入出力インターフェース６０５も接続されている。
【０１４８】
入出力インターフェース６０５には、キーボード、マウスなどよりなる入力部６０６、CRT，LCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部６０７、ハードディスクなどより構成される記憶部６０８、モデム、ターミナルアダプタなどより構成される通信部６０９が接続されている。通信部６０９は、電話回線やCATVを含む各種のネットワークを介しての通信処理を行なう。
【０１４９】
入出力インターフェース６０５にはまた、必要に応じてドライブ６１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどによりなるリムーバブルメディア６２１が適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部６０８にインストールされる。
【０１５０】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【０１５１】
この記録媒体は、図１７に示されるように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメディア６２１よりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM６０２や記憶部６０８が含まれるハードディスクなどで構成される。
【０１５２】
なお、本明細書において、コンピュータプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１５３】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【０１５４】
【発明の効果】
以上の如く、第１の本発明によれば、暗号化された映像信号を復号するシステムを実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合であっても、不用な乱数発生を抑制し、常に確実に安定して動作するシステムを実現することができる。
【０１５５】
第２の本発明によれば、送信する暗号化された映像信号を、受信側で確実に復号させることができる。特に、映像信号の切り換えにより同期のずれが発生する場合、不用な暗号化用の乱数発生を抑制することが可能となる。
【０１５６】
第３の本発明によれば、暗号化された映像信号を復号する装置を実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合、不用な復号化用の乱数発生を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した映像信号処理システムの構成例を示すブロック図である。
【図２】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図３】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図４】図１の暗号化処理部と復号処理部の機能的構成を示すブロック図である。
【図５】図４の暗号化処理部における暗号化処理を説明するフローチャートである。
【図６】図４の暗号化処理部における暗号化処理を説明するフローチャートである。
【図７】図４の復号処理部における復号処理を説明するフローチャートである。
【図８】LFSRの原理的構成を示すブロック図である。
【図９】図８のLFSRの各フリップフロップにおいて出力される乱数列を示す図である。
【図１０】図４の暗号化用乱数生成部の基本的な構成例を示すブロック図である。
【図１１】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１２】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１３】図１０の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１４】図４の復号用乱数生成部の基本的な構成例を示すブロック図である。
【図１５】図１４の復号用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１６】図１４の復号用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１７】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
２２ 暗号化処理部， ２４ 暗号化処理部， ３２ 復号処理部， ３３ 映像信号処理部， ４１ 暗号化用乱数生成部， ４２ 排他的論理和回路， ５１ 復号用乱数生成部， ５２ 排他的論理和回路， ８０ LFSR， １１１LFSRモジュール， １１２ LFSRモジュール， １１３ LFSRモジュール， １３１ 初期化用数値列生成部， １３２ 垂直制御パルス生成部， １３３ ロードパルス生成部， １３４ アンド回路， １４１ H/V制御信号生成部，１５１ 水平制御パルス生成部， １５２ 垂直表示領域イネーブル信号生成部， １５３ アンド回路， １７１ ピクセルクロック生成部， １７２ 水平表示領域イネーブル信号生成部， １７３ アンド回路， ３０１ LFSRモジュール， ３０２ LFSRモジュール， ３０３ LFSRモジュール， ３３１ 初期化用数値列， ３３２ ロードパルス生成部， ３５１ 抽出部， ３５２ アンド回路， ３５３ 垂直表示領域イネーブル信号生成部， ３５４ アンド回路， ３５５ 水平表示領域イネーブル信号生成部， ３５６ アンド回路
Claims (13)
- 映像信号を処理する映像信号処理システムにおいて、
前記映像信号の切り換えを検出する検出手段と、
前記検出手段により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する第１の判定手段と、
前記第１の判定手段により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する第1の生成手段と、
前記映像信号を、前記第1の生成手段により生成された前記数値列を用いて暗号化する暗号化手段と、
前記切換信号、前記垂直同期パルス、前記暗号化手段により暗号化された前記映像信号を送信する送信手段と、
前記送信手段により送信された前記切換信号、前記垂直同期パルス、暗号化された前記映像信号を受信する受信手段と、
前記受信手段により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する第２の判定手段と、
前記第２の判定手段により、前記映像信号の切り換え中ではないと判定された場合、前記受信手段により受信された前記垂直同期パルスに同期して、数値列を生成する第２の生成手段と、
前記第２の生成手段により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号手段と
を備えることを特徴とする映像信号処理システム。 - 前記検出手段、前記第１の判定手段、前記第１の生成手段、前記暗号化手段、および前記送信手段は、第１の映像信号処理装置により構成され、
前記受信手段、前記第２の判定手段、前記第２の生成手段、および前記復号手段は、第２の映像信号処理装置により構成される
ことを特徴とする請求項１に記載の映像信号処理システム。 - 前記送信手段および前記受信手段による通信は、ディジタルインターフェースを介して行なわれる
ことを特徴とする請求項１に記載の映像信号処理システム。 - 映像信号を処理する映像信号処理システムの映像信号処理方法において、
前記映像信号の切り換えを検出する検出ステップと、
前記検出ステップの処理により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する第１の判定ステップと、
前記第１の判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する第1の生成ステップと、
前記映像信号を、前記第1の生成ステップの処理により生成された前記数値列を用いて暗号化する暗号化ステップと、
前記切換信号、前記垂直同期パルス、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと、
前記送信ステップの処理により送信された前記切換信号、前記垂直同期パルス、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する第２の判定ステップと、
前記第２の判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記受信ステップの処理により受信された前記垂直同期パルスに同期して、数値列を生成する第２の生成ステップと、
前記第２の生成ステップの処理により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号ステップと
を含むことを特徴とする映像信号処理方法。 - 映像信号を処理する映像信号処理装置において、
前記映像信号の切り換えを検出する検出手段と、
前記検出手段により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する判定手段と、
前記判定手段により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する生成手段と、
前記映像信号を、前記生成手段により生成された前記数値列を用いて暗号化する暗号化手段と
を備えることを特徴とする映像信号処理装置。 - 前記切換信号、前記垂直同期パルス、前記暗号化手段により暗号化された前記映像信号を送信する送信手段を
さらに備えることを特徴とする請求項５に記載の映像信号処理装置。 - 映像信号を処理する映像信号処理装置の映像信号処理方法において、
前記映像信号の切り換えを検出する検出ステップと、
前記検出ステップの処理により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、
前記映像信号を、前記生成ステップの処理により生成された前記数値列を用いて暗号化する暗号化ステップと
を含むことを特徴とする映像信号処理方法。 - 映像信号を処理するプログラムであって、
前記映像信号の切り換えを検出する検出ステップと、
前記検出ステップの処理により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、
前記映像信号を、前記生成ステップの処理により生成された前記数値列を用いて暗号化する暗号化ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。 - 映像信号を処理するプログラムであって、
前記映像信号の切り換えを検出する検出ステップと、
前記検出ステップの処理により検出された前記映像信号の切り換えを示す切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記映像信号の垂直同期パルスに同期して数値列を生成する生成ステップと、
前記映像信号を、前記生成ステップの処理により生成された前記数値列を用いて暗号化する暗号化ステップと
をコンピュータに実行させることを特徴とするプログラム。 - 映像信号を処理する映像信号処理装置において、
前記映像信号の切り換えを示す切換信号、前記映像信号の垂直同期パルス、暗号化された前記映像信号を受信する受信手段と、
前記受信手段により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する判定手段と、
前記判定手段により、前記映像信号の切り換え中ではないと判定された場合、前記受信手段により受信された前記垂直同期パルスに同期して、数値列を生成する生成手段と、
前記生成手段により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号手段と
を備えることを特徴とする映像信号処理装置。 - 映像信号を処理する映像信号処理装置の映像信号処理方法において、
前記映像信号の切り換えを示す切換信号、前記映像信号の垂直同期パルス、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記受信ステップの処理により受信された前記垂直同期パルスに同期して、数値列を生成する生成ステップと、
前記生成ステップの処理により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号ステップと
を含むことを特徴とする映像信号処理方法。 - 映像信号を処理するプログラムであって、
前記映像信号の切り換えを示す切換信号、前記映像信号の垂直同期パルス、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記受信ステップの処理により受信された前記垂直同期パルスに同期して、数値列を生成する生成ステップと、
前記生成ステップの処理により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。 - 映像信号を処理するプログラムであって、
前記映像信号の切り換えを示す切換信号、前記映像信号の垂直同期パルス、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記切換信号により、前記映像信号の切り換え中であるか否かを判定する判定ステップと、
前記判定ステップの処理により、前記映像信号の切り換え中ではないと判定された場合、前記受信ステップの処理により受信された前記垂直同期パルスに同期して、数値列を生成する生成ステップと、
前記生成ステップの処理により生成された前記数値列を用いて、暗号化された前記映像信号を復号する復号ステップと
をコンピュータに実行させることを特徴とするプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361691A JP2004194144A (ja) | 2002-12-13 | 2002-12-13 | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361691A JP2004194144A (ja) | 2002-12-13 | 2002-12-13 | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004194144A true JP2004194144A (ja) | 2004-07-08 |
Family
ID=32760332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361691A Withdrawn JP2004194144A (ja) | 2002-12-13 | 2002-12-13 | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004194144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097099A1 (ja) | 2006-02-20 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 送信装置及び送受信装置 |
-
2002
- 2002-12-13 JP JP2002361691A patent/JP2004194144A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097099A1 (ja) | 2006-02-20 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 送信装置及び送受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4214454B2 (ja) | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム | |
| US6570990B1 (en) | Method of protecting high definition video signal | |
| US8166499B2 (en) | Method, apparatus and set-top device for transmitting content to a receiver | |
| JP2009100246A (ja) | 表示装置 | |
| CN1245830C (zh) | 用于同时记录和显示两个不同的视频节目的方法和装置 | |
| JP2004194144A (ja) | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム | |
| KR20080032017A (ko) | 비디오 이미지 정보를 디스플레이하기 위한 포맷을선택하는 방법 | |
| JP4320543B2 (ja) | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム | |
| JP2001103393A (ja) | 受信装置および方法、並びに記録媒体 | |
| JP2004172725A (ja) | 映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラム | |
| KR100658380B1 (ko) | 영상 신호 출력 장치 및 영상 신호 입력 장치 | |
| JP6408660B2 (ja) | 表示装置 | |
| US7519182B2 (en) | Encryption device and decryption device | |
| JP2002314969A (ja) | 映像データ再生装置 | |
| JP6700355B2 (ja) | 表示装置 | |
| JP2003150369A (ja) | 映像出力装置 | |
| JP6348627B2 (ja) | 表示装置 | |
| JP6105129B2 (ja) | 表示装置 | |
| JP2004032001A (ja) | データ暗号化，復号化もしくは暗号化・復号化方法及び装置 | |
| JP5960312B2 (ja) | 携帯型映像機器 | |
| JP2002010206A (ja) | 映像信号出力装置及び映像信号出力方法 | |
| JP2020129825A (ja) | 表示装置 | |
| JP5940953B2 (ja) | 携帯型映像機器 | |
| JP2001069471A (ja) | アナログラインを利用した機器間接続システム | |
| KR20020058063A (ko) | 적응형 비디오 이미지 정보 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |