KR100974573B1 - 필름 상의 칩을 제조하는 방법과 그 구조 - Google Patents

필름 상의 칩을 제조하는 방법과 그 구조 Download PDF

Info

Publication number
KR100974573B1
KR100974573B1 KR1020080042904A KR20080042904A KR100974573B1 KR 100974573 B1 KR100974573 B1 KR 100974573B1 KR 1020080042904 A KR1020080042904 A KR 1020080042904A KR 20080042904 A KR20080042904 A KR 20080042904A KR 100974573 B1 KR100974573 B1 KR 100974573B1
Authority
KR
South Korea
Prior art keywords
circuit board
leads
flexible circuit
dummy region
heat dissipation
Prior art date
Application number
KR1020080042904A
Other languages
English (en)
Other versions
KR20090009090A (ko
Inventor
치아-후에이 우
파이-셩 청
포-치앙 청
Original Assignee
하이맥스 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이맥스 테크놀로지스 리미티드 filed Critical 하이맥스 테크놀로지스 리미티드
Publication of KR20090009090A publication Critical patent/KR20090009090A/ko
Application granted granted Critical
Publication of KR100974573B1 publication Critical patent/KR100974573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

플렉시블 회로 보드를 제공하는 단계; 및 상기 플렉시블 회로 보드 상에 복수개의 리드들을 형성하는 단계를 포함하는 필름 상의 칩(COF)을 제조하는 방법이 제공된다. 상기 리드들의 각각은 8㎛ ~ 15㎛의 두께를 가지고 단면 형상이 실질적으로 직사각형이다. 플렉시블 회로 보드 및 상기 플렉시블 회로 보드 상에 형성된 복수개의 리드들을 가지는 COF 구조가 제공된다. 각각의 리드는 8㎛ ~ 15㎛의 두께를 가지고, 리드들의 리드 폭들은 상기 리드들에 대응하는 복수개의 범프들의 피치 폭들을 근거로 한다. 플렉시블 회로 보드 및 상기 플렉시블 회로 보드 상에 형성된 복수개의 리드들을 가지는 COF 구조. 리드들의 각각은 8㎛ ~ 15㎛의 두께를 가지고, 리드들의 각각의 리드 폭은 4㎛을 뺀 범프 폭보다 더 크다.
COF, 플렉시블 회로 보드, 내부 리드, 범프, 직사각형

Description

필름 상의 칩을 제조하는 방법과 그 구조{Method of manufacturing chip on film and structure thereof}
본 발명은 필름 상의 칩(COF)에 관련되며, 그리고 더욱 상세하게는, COF를 제조하는 방법 및 그 구조에 관련된 것이다.
최근에, 액정 디스플레이(LCD) 스크린들이 휴대폰, 개인 휴대 정보 단말기(PDA) 및 노트북들과 같은 모든 종류의 전자 장치에서 널리 사용되고 있다. 디스플레이 스크린들의 크기가 증가함에 따라, 가볍고 얇은 액정 디스플레이 소자들이 브라운관(CRT)들과 같은 통상적인 디스플레이 소자들을 대체하고 있고, 따라서 디스플레이 분야에서 점점 중요한 역할이 증가하고 있다.
LCD의 크기가 더 커짐에 따라, 드라이버 집적 회로에 대한 채널들의 갯수와 동작 주파수는 실질적으로 증가된다. 그러나, 드라이버 IC에 대한 채널들의 갯수 및 동작 주파수의 증가와 더불어, 소자의 성능 및 수명은 드라이버 IC의 지나친 과열에 기인하여 감소될 수 있다. 따라서, 액정 디스플레이 소자들의 IC 상의 과열을 감소시키고 열 분산을 개선하기 위한 장치들 및 방법들을 제공하는 것이 필요하게 되었다.
따라서, 본 발명의 목적들의 하나는 상기 언급한 문제를 해결하기 위하여, 열 분산을 개선할 수 있는 COF를 제조하는 방법 및 그의 구조를 제공하는 것이다.
본 발명의 예시적인 실시예에 따르면, COF 를 제조하는 방법이 개시된다. 상기 방법은 플렉시블 회로 보드를 제공하는 단계; 및 상기 플렉시블 회로 보드 상에 복수개의 리드들을 형성하는 단계를 포함하며, 상기 리드들의 각각은 8㎛ ~ 15㎛의 두께를 가지고 단면 형상이 실질적으로 직사각형이다.
본 발명의 예시적인 실시예에 따르면, COF 구조가 또한 개시된다. 상기 COF 구조는 플렉시블 회로 보드 및 상기 플렉시블 회로 보드 상에 형성된 복수개의 리드들을 포함하며, 리드들의 각각은 8㎛ ~ 15㎛의 두께를 가지고, 리드들의 리드 폭들은 상기 리드들에 대응하는 복수개의 범프들의 피치 폭들을 근거로 한다.
본 발명의 이러한 그리고 다른 목적들은 다양한 도면들에서 설명되는 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후에는 당업자들에게 확실히 명백할 것이다.
본 발명에 따른 COF 구조 및 그 제조방법에 의하면, 칩에서 발생되는 열을 효과적으로 분산할 수 있게 된다.
본 출원은 2007년 7월 19일에 출원된 미국 임시 출원 번호 60/950,872에 대한 우선권을 주장한다.
도 2와 함께 도 1을 참조해 본다. 도 1은 본 발명의 실시예에 따른 필름 상의 칩(COF) 구조(100)를 도해하는 단면도이다. 도 2는 도 1에서 도시된 선분 A-A' 을 따라 얻어진 단면도이다. 도 1 및 도 2에서 도시된 것처럼, COF 구조(100)는 플렉시블 인쇄 회로(FPC) 보드와 같은 플렉시블 회로 보드(10), 복수개의 연결 와이어들(20) 및 칩(30)을 포함한다. 복수개의 내부 리드들(22)은 연결 와이어들(20)의 일단에서부터 신장되고 칩(30) 상의 복수개의 범프들(32)과 전기적으로 연결된다. 복수개의 외부 리드들(24)은 연결 와이어들(20)의 타단에서부터 신장되고 그리고 예를 들어, 구동 신호 또는 전력 공급 전원 신호를 신호 라인들에 전송하는 복수개의 패드 전극들(도 1 및 도 2에서는 미도시)과 전기적으로 연결된다. 내부 리드들(22) 및 외부 리드들(24)은 연결 와이어들(20)로 구성된다. 도 3을 참조해 본다. 도 3은 도 1에서 도시된 선분 B-B'을 따라 얻어진 내부 리드들(22)의 단면도이다. 도 3에서 도시된 것처럼, 내부 리드들(22)의 각각은 8㎛ ~ 15㎛의 두께를 가진다.
앞에서 언급된 열 분산 문제를 해결하기 위하여, 본 발명은 내부 리드(22)의 단면 면적을 확대하는 것을 제안하는데, 왜냐하면 그것은 열 분산을 개선하고 칩(30)에서 발생되는 열 효과를 감소시킬 수 있기 때문이다. 도 4를 참조해 본다. 도 4에서 부 다이어그램 a는 통상적인 내부 리드의 단면 형상을 도해하는 단면도를 도시한다. 도 4에서 부 다이어그램 b는 도 1에서 도시된 COF 구조(100)에서의 내부 리드(22)의 단면 형상을 도해하는 단면도를 도시한다. 다이어그램에서 보여지는 것처럼, 공제하는(subtractive) 공정을 사용함으로써 형성되는 통상적인 내부 리드의 단면 형상은 사다리꼴이다. 본 발명의 바람직한 실시예에서, 반-부가(semi-additive) 공정, 이방성 공정 등을 사용함으로써 형성되는 내부 리드(22)의 단면 형상은 대략 직사각형이다. 식각 계수(etching factor) = 2H/(B-T)라고 가정하면, 여기에서 인자 H, B 및 T는 도 4에서 나타낸 것처럼 정의되며, 부 다이어그램 b에서 도시된 것처럼, 내부 리드(22)의 단면 형상에 대해서 T는 대략 B와 같으므로, 새로운 공정에 의해 형성되는 내부 리드에 대한 상기 식각 계수는 1보다 훨씬 더 크다. 종래의 사다리꼴 형상에 비하여 단면에 대한 직사각형 형상을 사용하는 장점은 도 4에서 도시된 것처럼 더 큰 단면적을 가지는 것이며, 따라서 열 분산 효율이 현저하게 증가되고 열 효과도 현저하게 완화될 수 있는데, 이것들은 본 발명의 가장 중요한 두 개의 목적들이다. 지금까지의 설명은 단지 설명하기 위한 목적일 뿐이며, 본 발명을 제한하는 것이 아님을 유의해야 한다. 실제로, 열 분산 효율을 증가시키기 위하여 내부 리드의 단면적을 확대하는 임의의 공정을 사용하는 것은 또한 본 발명의 취지를 따르는 것이다.
본 발명의 다른 측면에서는, 내부 리드 폭의 설계가 또한 열 분산에 대하여 중요하다. 내부 리드 폭 및 범프 폭이 도 3에서 도해된다. 일반적으로, 더 넓은 내부 리드 폭이 열 분산을 개선시킬 수 있다. 도 5를 참조해 본다. 도 5에서 부-다이어그램 A는 통상적인 내부 리드 폭과 범프 폭 사이의 관계를 도해하는 단면도를 도시한다. 도 5에서 부-다이어그램 B는 도 1에서 도시된 COF 구조(100)에서의 내부 리드 폭과 범프 폭 사이의 관계를 도해하는 단면도를 도시한다. 도 5에서 도시된 것처럼, COF 구조(100)에서의 내부 리드(22)는 통상적인 내부 리드보다 더 넓은 폭을 가진다. 그러나, 내부 리드 폭을 넓히는 것에 대하여 어떠한 제한들이 존재한다. 예를 들어, 내부 리드 폭들의 각각은 대응하는(corresponding) 범프 폭에서 4㎛을 뺀 값보다 각각 더 크도록 설계될 수 있다. 그러나, 이것은 발명의 범위를 제한하고자 하는 것이 아니며, 단지 (당업자들에게 명백할 수 있는) 다양한 변형들 및 유사한 배열들의 하나의 예시이다. 예를 들어, 어떠한 경우들에서는, 내부 리드 폭은 설계되는 복수개의 범프들의 피치 폭들을 근거로 한다.
부가하여, 그 상에 리드들 또는 연결 와이어들이 형성되지 않는 더미 영역 상에 열 분산 물질(예를 들어, 구리)을 덮는 것은 열 분산의 효율을 증가시킨다. 도 6을 참조해 본다. 도 6은 더미 영역 및 사용되는(usded) 영역을 가지는 플렉시블 회로 보드(10)의 제1 표면(S1)을 도해하는 다이어그램이다. 도 1에서의 연결 와이어들(20)이 플렉시블 회로 보드(10) 상의, 트레이스 영역(B)를 포함하는, 상기 사용되는 영역에서 형성된다. 이러한 실시예에서, 제1 표면 S1 상의 트레이스 영역의 공간 A3, 소자 코너 영역 A2 및 소자 IC의 표면 하의 영역 A1을 포함하는, 더미 영역은 신호 라인들을 통한 칩(30)의 구동 신호들 또는 전력 공급 전원 신호들의 전송에 영향을 미치지 않으면서 열 분산 물질(사선들로 표현되는)로 덮여진다. 영역 A1, A2 및 A3는 당업자들에 의해 널리 알려진 것이므로, 더 상세한 설명은 간결함을 위하여 여기에서는 생략된다.
더욱이, 본 발명의 바람직한 실시예에서, 상기 제1 표면 S1에 대향하는 플렉시블 회로 보드(10)의 제2 표면(S2)(상기 제2 표면 상에는 리드들 또는 연결 와이어들이 없다)은 칩(30)이 열 분산함에 있어 도움을 주기 위하여 또한 열 분산 물질로 덮여질 수 있다. 도 7에서 도시된 것처럼, 사용되지 않는(unused) 영역(A4)은 열 분산 물질(사선들로 나타내지는)로 덮여진다. 상기 사용되지 않는 영역(A4)의 크기, 형상 및 위치는 도 7에서 도시된 구성에 한정되어서는 안된다는 것을 주목해야 한다.
앞에서의 설명에서, 플렉시블 회로 보드(10)의 두 표면들 상의 더미 영역들은 열 분산 물질로 덮여지나, 그러나 이것은 단지 본 발명의 바람직한 실시예이다. 본 발명의 다른 실시예들에서는, 플렉시블 회로 보드의 단지 하나의 표면 상에서만 열 분산 물질에 의해 덮여진 더미 영역이 작용할 수 있다. 열 분산 효율을 개선하는 동일한 목적이 구현된다. 예를 들어, 단지 소자 코너 영역만 열 분산 물질로 덮여지거나, 또는 리드들 또는 연결 와이어들이 그 상에 형성되지 않는 표면만 열 분산 물질에 의해 덮여진다. 이러한 변형들은 또한 본 발명의 범위 이내에 해당한다.
당업자들은 본 발명의 기술적인 사상들을 유지하면서 소자 및 방법의 수많은 변형들과 변경들이 수행될 수 있음을 쉽게 알 수 있을 것이다. 따라서, 앞에서 개시된 내용들은 첨부된 청구항들의 경계 및 한계에 의해서만 제한되어 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 필름 상의 칩(COF) 구조를 도해하는 단면도이다.
도 2는 도 1에서 도시된 선분 A-A'를 따라 얻어진 단면도이다.
도 3은 도 1에서 도시된 선분 B-B'를 따라 얻어진 내부 리드들의 단면도이다.
도 4는 도 1에서 도시된 COF 구조에서의 내부 리드의 단면 형상과 통상적인 내부 리드의 단면 형상을 도해하는 단면도이다.
도 5는 도 1에서 도시된 COF 구조에서의 내부 리드 폭과 범프 폭 사이의 관계 및 통상적인 내부 리드 폭과 범프 폭 사이의 관계를 도해하는 단면도이다.
도 6은 사용되는 영역과 더미 영역을 가지는 플렉시블 회로 보드의 제1 표면을 도해하는 다이어그램이다.
도 7은 더미 영역을 가지는 플렉시블 회로 보드의 제2 표면을 도해하는 다이어그램이다.

Claims (16)

  1. 제1 더미 영역 및 사용되는 영역을 포함하는 제1 표면 및 상기 제1 표면에 대향하는(opposite) 제2 표면을 가지는 플렉시블(flexible) 회로 보드를 제공하는 단계;
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 사용되는 영역 상에 복수개의 리드들을 형성하는 단계; 및
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 제1 더미 영역 상에만 열 분산 물질로 제1 열 분산 층을 형성하는 단계;를 포함하고,
    상기 제1 더미 영역은 상기 제1 더미 영역 상에 상기 리드가 형성되지 않으며, 따라서 상기 제1 열 분산 층은 상기 리드 상에 형성되지 않으며,
    상기 리드의 각각은 8㎛ ~ 15㎛의 두께를 가지고 단면 형상이 직사각형인 것을 특징으로 하는 필름 상의 칩(COF)을 제조하는 방법.
  2. 제1항에 있어서, 상기 리드들은 반-부가(semi-additive) 공정 또는 이방성 공정에 의해 형성되는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  3. 제1항에 있어서, 상기 리드들을 형성하는 단계는 상기 리드들에 대응하는 복수개의 범프들의 피치 폭들에 따라 상기 리드들의 리드 폭들을 결정하는 단계를 더 포함하는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  4. 제3항에 있어서, 상기 플렉시블 회로 보드의 상기 제1 표면의 제1 더미 영역 상에 열 분산 물질로 제1 열 분산 층(thermal dissipation layer)을 형성하는 단계를 더 포함하고, 상기 제1 더미 영역은 상기 제1 더미 영역 상에 형성되는 리드를 가지지 않는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  5. 제3항에 있어서, 상기 플렉시블 회로 보드의 상기 제2 표면의 제2 더미 영역 상에 열 분산 물질로 제2 열 분산 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  6. 제1항에 있어서, 상기 리드들을 형성하는 단계는 상기 리드들의 각각의 리드 폭이 범프의 폭에서 4㎛을 뺀 값보다 더 크도록 결정하는 단계를 더 포함하는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  7. 제6항에 있어서, 상기 플렉시블 회로 보드의 상기 제1 표면의 제1 더미 영역 상에 열 분산 물질로 제1 열 분산 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  8. 제6항에 있어서, 상기 플렉시블 회로 보드의 상기 제2 표면의 제2 더미 영역 상에 열 분산 물질로 제2 열 분산 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 필름 상의 칩을 제조하는 방법.
  9. 제1 더미 영역 및 사용되는 영역을 포함하는 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 가지는 플렉시블 회로 보드;
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 사용되는 영역 상에 형성된 복수개의 리드들; 및
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 제1 더미 영역 상에만 형성된 열 분산 물질로 이루어진 제1 열 분산 층;을 포함하고,
    상기 제1 더미 영역은 상기 제1 더미 영역 상에 상기 리드가 형성되지 않으며, 따라서 상기 제1 열 분산 층은 상기 리드 상에 형성되지 않으며,
    상기 리드들의 각각은 8㎛ ~ 15㎛의 두께를 가지고, 그리고 상기 리드들의 리드 폭들은 상기 리드들에 대응하는 복수개의 범프들의 피치 폭들을 근거로(based on) 하는 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  10. 제9항에 있어서, 상기 리드들의 각각의 단면 형상은 직사각형인 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  11. 제10항에 있어서, 상기 플렉시블 회로 보드는 상기 플렉시블 회로 보드의 상기 제1 표면 상에 배치되고 열 분산 물질에 의해 덮이는 제1 더미 영역을 가지는 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  12. 제10항에 있어서, 상기 플렉시블 회로 보드는 상기 플렉시블 회로 보드의 상기 제2 표면 상에 배치되고 열 분산 물질에 의해 덮이는 제2 더미 영역을 가지는 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  13. 제1 더미 영역 및 사용되는 영역을 포함하는 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 가지는 플렉시블 회로 보드;
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 사용되는 영역 상에 형성된 복수개의 리드들; 및
    상기 플렉시블 회로 보드의 상기 제1 표면의 상기 제1 더미 영역 상에만 형성된 열 분산 물질로 이루어진 제1 열 분산 층;을 포함하고,
    상기 제1 더미 영역은 상기 제1 더미 영역 상에 상기 리드가 형성되지 않으며, 따라서 상기 제1 열 분산 층은 상기 리드 상에 형성되지 않으며,
    상기 리드들의 각각은 8㎛ ~ 15㎛ 의 두께를 가지고, 상기 리드들의 각각의 리드 폭은 범프의 폭에서 4㎛을 뺀 값보다 더 큰 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  14. 제13항에 있어서, 상기 리드들의 각각의 단면 형상은 직사각형인 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  15. 제14항에 있어서, 상기 플렉시블 회로 보드는 상기 플렉시블 회로 보드의 상기 제1 표면 상에 배치되고 열 분산 물질에 의해 덮이는 제1 더미 영역을 가지는 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
  16. 제14항에 있어서, 상기 플렉시블 회로 보드는 상기 플렉시블 회로 보드의 상기 제2 표면 상에 배치되고 열 분산 물질에 의해 덮이는 제2 더미 영역을 가지는 것을 특징으로 하는 필름 상의 칩(COF) 구조물.
KR1020080042904A 2007-07-19 2008-05-08 필름 상의 칩을 제조하는 방법과 그 구조 KR100974573B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US95087207P 2007-07-19 2007-07-19
US60/950,872 2007-07-19
US12/033,876 2008-02-19
US12/033,876 US20090020316A1 (en) 2007-07-19 2008-02-19 Method of manufacturing chip on film and structure thereof

Publications (2)

Publication Number Publication Date
KR20090009090A KR20090009090A (ko) 2009-01-22
KR100974573B1 true KR100974573B1 (ko) 2010-08-06

Family

ID=40263914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042904A KR100974573B1 (ko) 2007-07-19 2008-05-08 필름 상의 칩을 제조하는 방법과 그 구조

Country Status (5)

Country Link
US (1) US20090020316A1 (ko)
JP (1) JP2009027135A (ko)
KR (1) KR100974573B1 (ko)
CN (1) CN101350314A (ko)
TW (1) TW200906252A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325684B2 (ja) * 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5405679B2 (ja) * 2013-01-25 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102051122B1 (ko) 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
JP5878611B2 (ja) * 2014-11-26 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置
KR20210020274A (ko) 2019-08-14 2021-02-24 삼성전자주식회사 반도체 장치
JP6870043B2 (ja) * 2019-08-27 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置
JP7318055B2 (ja) * 2019-08-27 2023-07-31 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474627B1 (ko) * 2000-07-05 2005-03-08 샤프 가부시키가이샤 플렉시블 배선 기판, ｉｃ 칩 실장 플렉시블 배선 기판 및이것을 이용한 표시 장치 및 ｉｃ 칩 실장 구조, ｉｃ 칩실장 플렉시블 배선 기판의 본딩 방법
JP2005203388A (ja) 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100658442B1 (ko) * 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP2005064074A (ja) * 2003-08-20 2005-03-10 Three M Innovative Properties Co フレキシブルプリント回路テープの製造方法及びテープ
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
JP4781097B2 (ja) * 2005-12-05 2011-09-28 ルネサスエレクトロニクス株式会社 テープキャリアパッケージ及びそれを搭載した表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474627B1 (ko) * 2000-07-05 2005-03-08 샤프 가부시키가이샤 플렉시블 배선 기판, ｉｃ 칩 실장 플렉시블 배선 기판 및이것을 이용한 표시 장치 및 ｉｃ 칩 실장 구조, ｉｃ 칩실장 플렉시블 배선 기판의 본딩 방법
JP2005203388A (ja) 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100658442B1 (ko) * 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR20080018555A (ko) * 2006-08-25 2008-02-28 엘지마이크론 주식회사 방열성이 우수한 연성 회로 기판 및 이를 포함하는 칩 온필름

Also Published As

Publication number Publication date
JP2009027135A (ja) 2009-02-05
US20090020316A1 (en) 2009-01-22
TW200906252A (en) 2009-02-01
KR20090009090A (ko) 2009-01-22
CN101350314A (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
KR100974573B1 (ko) 필름 상의 칩을 제조하는 방법과 그 구조
WO2021036164A1 (zh) 显示面板及其制作方法
US7327411B2 (en) Driver chip and display apparatus having the same
CN109686712B (zh) 显示面板和显示装置
JP5273333B2 (ja) 表示装置
US20200194468A1 (en) Display panel and display device
US8537091B2 (en) Flat panel display
US20040145052A1 (en) Semiconductor device and display device using the same
KR102198697B1 (ko) 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
CN114442384B (zh) 阵列基板和显示面板
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2011176112A (ja) 半導体集積回路及びその製造方法
TW202105001A (zh) 可撓式裝置
KR102589241B1 (ko) 표시장치의 cof
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
US8017873B2 (en) Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
JP2009194354A (ja) Ｃｏｆパッケージ構造、ｃｏｆパッケージ構造を製作する方法、及びドライバーｉｃとｃｏｆパッケージ構造を組合わせる方法。
CN112669702B (zh) 显示面板及显示装置
JP2009164560A (ja) 実装構造体、電気光学装置及び電子機器
KR102508828B1 (ko) Ｃｏｆ 패키지
JP2014207315A (ja) フレキシブル基板および表示装置
JP2006053338A (ja) 液晶表示装置
TW201029131A (en) Packaging substrate and chip packaging structure
JP2004087859A (ja) 半導体装置用テープキャリアおよびそれを用いた半導体装置
JP2007221075A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160706

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 10