이하, 본 발명의 양태에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 마찬가지 또는 유사한 기능을 발휘하는 구성 요소에는 모든 도면을 통하여 동일한 참조 부호를 붙이고, 중복되는 설명은 생략한다.
<제1 양태>
도 1은, 본 발명의 제1 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도이다. 도 2는, 도 1의 디스플레이에 채용 가능한 구조의 일례를 개략적으로 도시하는 단면도이다. 도 3은, 도 1의 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다. 도 4는, 도 1의 디스플레이에서 채용 가능한 화소의 배치의 일례를 개략적으로 도시하는 평면도이다.
도 1 및 도 2의 디스플레이는 액티브 매트릭스형 구동 방식을 채용한 하면 발광형의 유기 EL 디스플레이다. 이 디스플레이는 표시 패널 DP와, 영상 신호선 드라이버 XDR과, 주사 신호선 드라이버 YDR을 포함하고 있다.
표시 패널 DP는, 도 1 및 도 2에 도시한 바와 같이, 예를 들면 글래스 기판 등의 절연 기판 SUB를 포함하고 있다. 기판 SUB는, 본 양태에서는 광 투과성이다. 기판 SUB 위에는, 도시하지 않은 언더코트층이 형성되어 있다. 언더코트층은, 예를 들면 기판 SUB 위에 SiNX층과 SiOX층을 이 순서대로 적층하여 이루어진다.
언더코트층 위에는, 예를 들면 불순물을 함유한 폴리실리콘으로 이루어지는 반도체 패턴이 형성되어 있다. 이 반도체 패턴의 일부는, 도 2의 반도체층 SC로서 이용하고 있다. 반도체층 SC에는, 소스 및 드레인으로서 이용하는 불순물 확산 영역이 형성되어 있다. 또한, 이 반도체 패턴의 다른 일부는, 후술하는 캐패시터 C의 하부 전극으로서 이용하고 있다. 하부 전극은, 후술하는 화소 PX1 내지 PX3에 대응하여 배열하고 있다.
또한, 화소 PX1 내지 PX3은, X방향으로 나열한 3개의 화소 PX1 내지 PX3으로 각각이 구성된 복수의 트리플렛을 형성하고 있다. 표시 영역 내에서는, 이들 트리플렛이 2차원적으로 배열되어 있다. 예를 들면, 화소 PX1 내지 PX3은 표시 영역 내에서, Y방향으로 나열한 복수의 화소 PX1로 각각이 이루어지는 복수의 제1 화소열과, Y방향으로 나열한 복수의 화소 PX2로 각각이 이루어지는 복수의 제2 화소열과, Y방향으로 나열한 복수의 화소 PX3로 각각이 이루어지는 복수의 제3 화소열을 형성한다.
반도체 패턴은, 도 2에 도시한 게이트 절연막 GI로 피복되어 있다. 게이트 절연막 GI는, 예를 들면 TEOS(tetraethyl orthosilicate) 등을 이용하여 형성할 수 있다.
게이트 절연막 GI 위에는, 도 1에 도시한 주사 신호선 SL1 및 SL2가 형성되어 있다. 주사 신호선 SL1 및 SL2는, 각각이 X방향으로 연장되어 있고, Y방향으로 교대로 배열되어 있다. 주사 신호선 SL1 및 SL2는, 예를 들면 MoW 등으로 이루어진다.
게이트 절연막 GI 위에는 캐패시터 C의 상부 전극이 더 배치되어 있다. 상부 전극은 화소 PX1 내지 PX3에 대응하여 배열되어 있으며, 하부 전극과 마주 대하 고 있다. 상부 전극은, 예를 들면 MoW 등으로 이루어지고, 주사 신호선 SL1 및 SL2와 동일한 공정에서 형성할 수 있다.
주사 신호선 SL1 및 SL2는 반도체층 SC와 교차하고 있다. 주사 신호선 SL1과 반도체층 SC의 교차부는 도 1 및 도 2에 도시한 스위칭 트랜지스터 SWa를 구성하고 있고, 주사 신호선 SL2와 반도체층 SC의 교차부는 도 1에 도시한 스위칭 트랜지스터 SWb 및 SWc를 구성하고 있다. 또한, 하부 전극과 상부 전극과 그들 사이에 개재한 절연막 GI는 도 1에 도시한 캐패시터 C를 구성하고 있다. 상부 전극은 반도체층 SC와 교차한 연장부를 포함하고 있고, 연장부와 반도체층 SC의 교차부는 도 1에 도시한 구동 트랜지스터 DR을 구성하고 있다.
또한, 이 예에서는 구동 트랜지스터 DR 및 스위칭 트랜지스터 SWa 내지 SWc는, 톱 게이트형의 p채널 박막 트랜지스터이다. 또한, 도 2에 참조 부호 G로 나타내는 부분은, 스위칭 트랜지스터 SWa의 게이트이다.
게이트 절연막 GI, 주사 신호선 SL1 및 SL2 및 상부 전극은, 도 2에 도시한 층간 절연막 II로 피복되어 있다. 층간 절연막 II는, 예를 들면 플라즈마 CVD(chemical vapor deposition)법에 의해 퇴적시킨 SiOX 등으로 이루어진다.
층간 절연막 II 위에는, 도 1에 도시한 영상 신호선 DL과 전원선 PSL이 형성되어 있다. 영상 신호선 DL은, 도 1에 도시한 바와 같이, 각각이 Y방향으로 연장되어 있고, X방향으로 배열되어 있다. 전원선 PSL은, 예를 들면, 각각이 Y방향으로 연장되어 있고, X방향으로 배열되어 있다.
층간 절연막 II 위에는, 도 2에 도시한 소스 전극 SE 및 드레인 전극 DE가 더 형성되어 있다. 소스 전극 SE 및 드레인 전극 DE는, 층간 절연막 II에 형성된 컨택트홀을 통하여, 반도체층 SC 내에 형성된 불순물 확산 영역에 접속되어 있다. 소스 전극 SE 및 드레인 전극 DE는, 화소 PX1 내지 PX3의 각각에서 소자끼리를 접속하고 있다.
영상 신호선 DL과 전원선 PSL과 소스 전극 SE와 드레인 전극 DE는, 예를 들면 Mo/Al/Mo의 3층 구조를 갖고 있다. 이들은, 동일 공정에서 형성 가능하다.
영상 신호선 DL과 전원선 PSL과 소스 전극 SE와 드레인 전극 DE는, 도 2에 도시한 패시베이션막 PS로 피복되어 있다. 패시베이션막 PS는, 예를 들면 SiNX로 이루어진다.
패시베이션막 PS 위에서는, 도 2에 도시한 화소 전극 PE가, 화소 PX1 내지 PX3에 대응하여 배열되어 있다. 각 화소 전극 PE는, 패시베이션막 PS에 형성한 컨택트홀을 통하여 드레인 전극 DE에 접속되어 있고, 이 드레인 전극은 스위칭 트랜지스터 SWa의 드레인에 접속되어 있다.
화소 전극 PE는, 이 예에서는 전면 전극이다. 또한, 화소 전극 PE는, 이 예에서는 양극이다. 화소 전극 PE의 재료로서는, 예를 들면 ITO(indium tin oxide) 등의 투명 도전성 산화물을 사용할 수 있다.
패시베이션막 PS 위에는, 또한 도 2에 도시한 격벽 절연층 PI가 형성되어 있다. 격벽 절연층 PI에는 화소 전극 PE에 대응한 위치에 관통 구멍이 형성되어 있 거나, 혹은 화소 전극 PE가 형성하는 열에 대응한 위치에 슬릿이 형성되어 있다. 여기서는, 일례로서 격벽 절연층 PI에는 화소 전극 PE에 대응한 위치에 관통 구멍이 형성되어 있는 것으로 한다.
격벽 절연층 PI는, 예를 들면 유기 절연층이다. 격벽 절연층 PI는, 예를 들면 포토리소그래피 기술을 이용하여 형성할 수 있다.
각 화소 전극 PE 위에는 유기물층 ORG가 형성되어 있다. 유기물층 ORG는, 전형적으로는, 도 2에 도시한 바와 같이, 모든 화소 PX1 내지 PX3을 포함하는 영역 또는 모든 유기 EL 소자 OLED를 포함하는 영역으로서 규정되는 표시 영역에 걸쳐서 퍼진 연속막이다. 즉, 전형적으로는, 유기물층 ORG는 화소 전극 PE와 격벽 절연층 PI를 피복하고 있다. 유기물층 ORG에 대해서는, 후에 상세하게 설명한다.
격벽 절연층 PI 및 유기물층 ORG는 대향 전극 CE로 피복되어 있다. 본 양태에서는, 대향 전극 CE는 화소 PX1 내지 PX3에서 공용하는 공통 전극이다. 대향 전극 CE는, 예를 들면 패시베이션막 PS와 격벽 절연층 PI에 형성된 컨택트홀을 통하여, 영상 신호선 DL과 동일한 층 위에 형성된 전극 배선(도시하지 않음)에 전기적으로 접속되어 있다. 또한, 본 양태에서는, 대향 전극 CE는 반사층으로서의 역할을 더 완수한다.
화소 전극 PE와 유기물층 ORG와 대향 전극 CE는, 화소 전극 PE에 대응하여 배열한 유기 EL 소자 OLED를 형성하고 있다. 또한, 도 4에 도시한 예에서는, 참조 부호 EA1 내지 EA3은, 화소 PX1 내지 PX3이 포함하는 유기 EL 소자 OLED의 발광부를 각각 나타내고 있다. 발광부 EA1 내지 EA3의 각각은, Y방향으로 연장된 직각 사변형이다. 도 4의 구조에서는, 발광부 EA1 내지 EA3의 면적은 서로 동일하다.
발광부 EA1 내지 EA3의 면적은, 서로 달라도 된다. 발광 효율이 낮은 화소의 발광부의 면적을 발광 효율이 높은 화소의 발광부의 면적보다도 넓게 하면, 그들 화소가 포함하고 있는 유기 EL 소자 OLED의 수명 특성을 거의 동일하게 할 수 있다.
예를 들면, 화소 PX3이 포함하고 있는 유기 EL 소자 OLED의 수명이 화소 PX1 및 PX2가 포함하고 있는 유기 EL 소자 OLED의 수명보다도 짧은 경우, 장기 사용 후의 디스플레이를, 제조 직후의 디스플레이가 백색상을 표시하는 조건 하에서 구동하면, 이 디스플레이는 착색된 백색상을 표시한다. 화소 PX1 내지 PX3이 포함하고 있는 유기 EL 소자 OLED의 수명을 거의 동일하게 하면, 백색상의 착색을 방지할 수 있다.
화소 PX1 내지 PX3의 각각은, 도 1에 도시한 바와 같이, 구동 트랜지스터 DR과, 스위칭 트랜지스터 SWa 내지 SWc와, 유기 EL 소자 OLED와, 캐패시터 C를 포함하고 있다. 상기한 바와 같이, 이 예에서는 구동 트랜지스터 DR 및 스위칭 트랜지스터 SWa 내지 SWc는 p채널 박막 트랜지스터이다.
구동 트랜지스터 DR과 스위칭 트랜지스터 SWa와 유기 EL 소자 OLED는, 제1 전원 단자 ND1과 제2 전원 단자 ND2 사이에서, 이 순서대로 직렬로 접속되어 있다. 이 예에서는, 전원 단자 ND1은 고전위 전원 단자이며, 전원 단자 ND2는 저전위 전원 단자이다.
스위칭 트랜지스터 SWa의 게이트는 주사 신호선 SL1에 접속되어 있다. 스위 칭 트랜지스터 SWb는 영상 신호선 DL과 구동 트랜지스터 DR의 드레인 사이에 접속되어 있고, 그 게이트는 주사 신호선 SL2에 접속되어 있다. 스위칭 트랜지스터 SWc는 구동 트랜지스터 DR의 드레인과 게이트 사이에 접속되어 있고, 그 게이트는 주사 신호선 SL2에 접속되어 있다.
캐패시터 C는 구동 트랜지스터 DR의 게이트와 정전위 단자 ND1' 사이에 접속되어 있다. 이 예에서는, 정전위 단자 ND1'는 전원 단자 ND1에 접속되어 있다.
영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR은 기판 SUB 위에 배치되어 있다. 즉, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR은 COG(chip on glass) 실장하고 있다. 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR은 COG 실장하는 대신에, TCP(tape carrier package) 실장하여도 된다. 혹은, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR은 기판 SUB 위에 형성하여도 된다.
영상 신호선 드라이버 XDR에는 영상 신호선 DL이 접속되어 있다. 이 예에서는, 영상 신호선 드라이버 XDR에는 전원선 PSL이 더 접속되어 있다. 영상 신호선 드라이버 XDR은 영상 신호선 DL에 영상 신호로서 전류 신호를 출력함과 함께, 전원선 PSL에 전원 전압을 공급한다.
주사 신호선 드라이버 YDR에는 주사 신호선 SL1 및 SL2가 접속되어 있다. 주사 신호선 드라이버 YDR은 주사 신호선 SL1 및 SL2에 각각 제1 및 제2 주사 신호로서 전압 신호를 출력한다.
이 표시 패널 DP는, 도 1 및 도 2에 도시한 밀봉 기판 SUB2를 더 포함하고 있다. 밀봉 기판 SUB2와 절연 기판 SUB는 유기 EL 소자 OLED 등을 사이에 두고 마주 대하고 있어, 중공체를 형성하고 있다. 구체적으로는, 밀봉 기판 SUB2의 중앙부는 유기 EL 소자 OLED 등으로부터 이격하고 있다. 밀봉 기판 CS의 주연부는, 틀형의 씰층(도시하지 않음)을 개재하여, 절연 기판 SUB의 한쪽의 주면에 접착되어 있다.
밀봉 기판 SUB2는, 예를 들면 글래스 기판 등의 투명 기판이다. 밀봉 기판 SUB2의 절연 기판 SUB와 마주 대한 주면에는 건조제를 지지시켜도 된다.
이 유기 EL 디스플레이에서 화상을 표시하는 경우, 예를 들면 주사 신호선 SL2를 순차적으로 주사한다. 즉, 화소 PX1 내지 PX3을 행마다 선택한다. 임의의 행을 선택하고 있는 선택 기간에서는, 그 행이 포함하는 화소 PX1 내지 PX3에 대해 기입 동작을 행한다. 그리고, 그 행을 선택하고 있지 않은 비선택 기간에서는, 그 행이 포함하는 화소 PX1 내지 PX3에서 표시 동작을 행한다.
임의의 행의 화소 PX1 내지 PX3을 선택하는 선택 기간에서는, 주사 신호선 드라이버 YDR은, 앞의 화소 PX1 내지 PX3이 접속된 주사 신호선 SL1에 스위칭 트랜지스터 SWa를 여는(비도통 상태로 함) 주사 신호를 전압 신호로서 출력하고, 계속해서 앞의 화소 PX1 내지 PX3이 접속된 주사 신호선 SL2에 스위칭 트랜지스터 SWb 및 SWc를 닫는(도통 상태로 함) 주사 신호를 전압 신호로서 출력한다. 이 상태에서, 영상 신호선 드라이버 XDR은 영상 신호선 DL에 영상 신호를 전류 신호(기입 전류) Isig로서 출력하고, 구동 트랜지스터 DR의 게이트 소스간 전압 Vgs를, 앞의 영상 신호 Isig에 대응한 크기로 설정한다. 그 후, 주사 신호선 드라이버 YDR은, 앞의 화소 PX1 내지 PX3이 접속된 주사 신호선 SL2에 스위칭 트랜지스터 SWb 및 SWc를 여는 주사 신호를 전압 신호로서 출력하고, 계속해서 앞의 화소 PX1 내지 PX3이 접속된 주사 신호선 SL1에 스위칭 트랜지스터 SWa를 닫는 주사 신호를 전압 신호로서 출력한다. 이에 의해, 선택 기간을 종료한다.
선택 기간에 계속되는 비선택 기간에서는, 스위칭 트랜지스터 SWa는 닫은 상태로 하고, 스위칭 트랜지스터 SWb 및 SWc는 연 상태로 한다. 비선택 기간에서는, 유기 EL 소자 OLED에는 구동 트랜지스터 DR의 게이트 소스간 전압 Vgs에 대응한 크기의 구동 전류 Idrv가 흐른다. 유기 EL 소자 OLED는, 구동 전류 Idrv의 크기에 대응한 휘도로 발광한다. 바꿔 말하면, 구동 전류 Idrv와 영상 신호 Isig는 크기가 거의 동일하므로, 유기 EL 소자 OLED를 영상 신호 Isig의 크기에 대응한 휘도로 발광시킬 수 있다.
또한, 이 디스플레이에서는 화소 회로에 도 1의 구성을 채용하고 있지만, 화소 회로는 영상 신호의 크기에 대응하여 구동 전류의 크기를 제어 가능한 것이면 특별히 제한은 없다. 예를 들면, 화소 회로에는 영상 신호선 DL로부터 화소 회로에 공급하는 영상 신호로서 전류 신호를 이용하는 대신에, 전압 신호를 이용하는 구성을 채용하여도 된다. 또한, p채널 박막 트랜지스터 대신에, n채널 박막 트랜지스터를 사용하여도 된다.
이 디스플레이에서는, 화소 PX1 내지 PX3의 각 유기물층 ORG는, 제1 발광층 EML1과 제2 발광층 EML2와 제3 발광층 EML3의 적층체를 포함하고 있다. 즉, 화소 PX1 내지 PX3의 유기물층 ORG는 동일한 층 구조를 갖고 있다. 전형적으로는, 발광층 EML1 내지 EML3의 각각은, 표시 영역 전체에 걸쳐서 퍼진 연속막이다.
발광층 EML1 내지 EML3의 각각은, 루미네센스성 유기 화합물 또는 조성물 등의 루미네센스성 유기 재료를 포함하고 있다. 여기서는, 일례로서 발광층 EML1 내지 EML3의 각각은, 호스트 재료와 도우펀트 재료의 혼합물을 포함하고 있는 것으로 한다. 이 경우, 발광층 EML1 내지 EML3의 각각에서는, 전자와 정공의 재결합에 의해 호스트 재료가 여기되고, 여기된 호스트 재료로부터 도우펀트 재료로 에너지가 이동한다. 그 결과, 도우펀트 재료가 발광한다.
발광층 EML1 내지 EML3은, 재료가 서로 달라, 발광색이 서로 다르다. 본 양태에서는, 발광층 EML1이 방출하는 광의 주파장 λ1은, 발광층 EML2가 방출하는 광의 주파장 λ2와 비교하여 보다 길다. 이 주파장 λ2는, 발광층 EML3이 방출하는 광의 주파장 λ3과 비교하여 보다 길다. 일례로서, 발광층 EML1의 발광색은 적색이며, 발광층 EML2의 발광색은 녹색이며, 발광층 EML3의 발광색은 청색인 것으로 한다.
또한, 일반적인 정의에 의하면, 파장이 400㎚ 내지 435㎚의 범위 내에 있는 광의 색은 자색이며, 파장이 435㎚ 내지 480㎚의 범위 내에 있는 광의 색은 청색이며, 파장이 480㎚ 내지 490㎚의 범위 내에 있는 광의 색은 녹청색이며, 파장이 490 ㎚ 내지 500㎚의 범위 내에 있는 광의 색은 청록색이며, 파장이 500㎚ 내지 560㎚의 범위 내에 있는 광의 색은 녹색이며, 파장이 560㎚ 내지 580㎚의 범위 내에 있는 광의 색은 황녹색이며, 파장이 580㎚ 내지 595㎚의 범위 내에 있는 광의 색은 황색이며, 파장이 595㎚ 내지 610㎚의 범위 내에 있는 광의 색은 등색이며, 파장이 610㎚ 내지 750㎚의 범위 내에 있는 광의 색은 적색이며, 파장이 750㎚ 내지 800㎚의 범위 내에 있는 광의 색은 적자이다. 이 컨텍스트에서는, 주파장이 400㎚ 내지 490㎚의 범위 내에 있는 광의 색을 청색으로 정의하고, 주파장이 490㎚보다 길고 또한 595㎚ 보다도 짧은 광의 색을 녹색으로 정의하고, 주파장이 595㎚ 내지 800㎚의 범위 내에 있는 광의 색을 적색으로 정의한다.
발광층 EML1이 포함하고 있는 도우펀트 재료의 흡수 스펙트럼은, 발광층 EML2의 발광 스펙트럼과 적어도 부분적으로 서로 겹쳐져 있다. 발광층 EML2가 포함하고 있는 도우펀트 재료의 흡수 스펙트럼은 발광층 EML3의 발광 스펙트럼과 적어도 부분적으로 서로 겹쳐져 있다. 전형적으로는, 발광층 EML1이 포함하고 있는 도우펀트 재료의 흡수 스펙트럼은 발광층 EML3의 발광 스펙트럼과 적어도 부분적으로 서로 겹쳐져 있다.
발광층 EML1 중 도 4에 도시한 발광부 EA1에 대응한 부분은, 발광층 EML1 중 도 4에 도시한 발광부 EA2 및 EA3에 대응한 부분과는 물리적 성질이 서로 다르다. 그 때문에, 전자는 후자와 비교하여 보다 높은 효율로 발광한다.
예를 들면, 발광층 EML1 중 도 4에 도시한 발광부 EA1에 대응한 부분은, 발광층 EML1 중 도 4에 도시한 발광부 EA2 및 EA3에 대응한 부분과 비교하여, 발광할 수 있는 도우펀트 재료를 보다 높은 농도로 함유하고 있다. 이 경우, 전형적으로는, 전자가 포함하고 있는 도우펀트 재료의 대부분은 발광 가능하며, 후자가 포함하고 있는 도우펀트 재료의 대부분은 소광되거나 또는 여기되지 않는다. 혹은, 발광층 EML1 중 도 4에 도시한 발광부 EA1에 대응한 부분은, 발광층 EML1 중 도 4에 도시한 발광부 EA2 및 EA3에 대응한 부분과는 전기적 특성이 서로 다르다. 이 경우, 전형적으로는, 전자는 후자와 비교하여 정공 이동도 및/또는 정공 주입 효율이 보다 작다. 여기서는, 일례로서 발광층 EML1 중 도 4에 도시한 발광부 EA1에 대응한 부분이 포함하고 있는 도우펀트 재료의 대부분은 발광 가능하며, 발광층 EML1 중 도 4에 도시한 발광부 EA2 및 EA3에 대응한 부분이 포함하고 있는 도우펀트 재료의 대부분은 소광되거나 또는 여기되지 않고, 전자는 후자와 비교하여 정공 이동도 및/또는 정공 주입 효율이 보다 작은 것으로 한다.
발광층 EML1 중 발광부 EA2 및 EA3에 대응한 부분의 재료는, 발광층 EML1 중 발광부 EA1에 대응한 부분의 재료에 광, 예를 들면 자외선을 조사함으로써 얻어지는 재료와 동일하다. 이 광 조사에 의해, 이 재료의 구성 성분의 적어도 일부, 예를 들면 도우펀트 재료는 분해 혹은 중합이 생기거나 또는 분자 구조에 변화가 생긴다. 그 결과, 상기의 물리적 성질의 상위가 생긴다.
발광층 EML2 중 도 4에 도시한 발광부 EA1 및 EA2에 대응한 부분은, 발광층 EML2 중 도 4에 도시한 발광부 EA3에 대응한 부분과는 물리적 성질이 서로 다르다. 그 때문에, 전자는 후자와 비교하여 보다 높은 효율로 발광한다.
예를 들면, 발광층 EML2 중 도 4에 도시한 발광부 EA1 및 EA2에 대응한 부분 은, 발광층 EML2 중 도 4에 도시한 발광부 EA3에 대응한 부분과 비교하여, 발광할 수 있는 도우펀트 재료를 보다 높은 농도로 함유하고 있다. 이 경우, 전형적으로는, 전자가 포함하고 있는 도우펀트 재료의 대부분은 발광 가능하며, 후자가 포함하고 있는 도우펀트 재료의 대부분은 소광되거나 또는 여기되지 않는다. 혹은, 발광층 EML2 중 도 4에 도시한 발광부 EA1 및 EA2에 대응한 부분은, 발광층 EML2 중 도 4에 도시한 발광부 EA3에 대응한 부분과는 전기적 특성이 서로 다르다. 이 경우, 전형적으로는, 전자는 후자와 비교하여 정공 이동도 및/또는 정공 주입 효율이 보다 작다. 여기서는, 일례로서 발광층 EML2 중 도 4에 도시한 발광부 EA1 및 EA2에 대응한 부분이 포함하고 있는 도우펀트 재료의 대부분은 발광 가능하며, 발광층 EML2 중 도 4에 도시한 발광부 EA3에 대응한 부분이 포함하고 있는 도우펀트 재료의 대부분은 소광되거나 또는 여기되지 않고, 전자는 후자와 비교하여 정공 이동도 및/또는 정공 주입 효율이 보다 작은 것으로 한다.
발광층 EML2 중 발광부 EA3에 대응한 부분의 재료는, 발광층 EML2 중 발광부 EA1 및 EA2에 대응한 부분의 재료에 광, 예를 들면 자외선을 조사함으로써 얻어지는 재료와 동일하다. 이 광 조사에 의해, 이 재료의 구성 성분의 적어도 일부, 예를 들면 도우펀트 재료는 분해 혹은 중합이 생기거나 또는 분자 구조에 변화가 생긴다. 그 결과, 상기의 물리적 성질의 상위가 생긴다.
상술한 광 조사를 행하지 않는 경우, 발광부 EA1 내지 EA3은 동일한 색의 광을 방출한다. 이 경우, 디스플레이는 다색 화상을 표시할 수 없다.
이에 대해, 이 디스플레이에서는 발광층 EML1 및 EML2의 각각은, 물리적 성 질이 서로 다른 노광부와 미노광부를 포함하고 있다. 그 때문에, 이하에 설명하는 바와 같이 발광부 EA1 내지 EA3은 서로 다른 색의 광을 방출한다.
상기한 바와 같이, 발광부 EA2 및 EA3은 발광부 EA1과 비교하여, 발광층 EML1의 정공 이동도 및/또는 정공 주입 효율이 보다 크다. 그리고, 발광부 EA3은 발광부 EA1 및 EA2와 비교하여, 발광층 EML2의 정공 이동도 및/또는 정공 주입 효율이 보다 크다.
따라서, 예를 들면 발광부 EA1에서는 발광층 EML1의 전자/정공 주입 밸런스(electron/hole injection balance)를 최적화하고, 발광부 EA2에서는 발광층 EML2의 전자/정공 주입 밸런스를 최적화하고, 발광부 EA3에서는 발광층 EML3의 전자/정공 주입 밸런스를 최적화할 수 있다. 즉, 전자와 정공의 재결합을 발광부 EA1에서는 주로 발광층 EML1에서 생기게 하고, 발광부 EA2에서는 주로 발광층 EML2에서 생기게 하고, 발광부 EA3에서는 주로 발광층 EML3에서 생기게 할 수 있다.
발광부 EA1에서는, 전자와 정공의 재결합은 주로 발광층 EML1에서 생기지만, 재결합은 발광층 EML2 및 EML3에서도 생길 수 있다. 즉, 발광부 EA1에서는 발광층 EML1 내지 EML3의 각각이 발광할 수 있다.
그러나, 발광부 EA1에서는 발광층 EML1이 포함하고 있는 도우펀트 재료는, 발광층 EML2 및 EML3이 방출하는 광을 흡수하여 발광한다. 또한, 발광층 EML2가 포함하고 있는 도우펀트 재료는 발광층 EML3이 방출하는 광을 흡수하여 발광하지만, 발광층 EML1이 방출하는 광을 흡수하여 발광하는 일은 거의 없다. 또한, 발광층 EML3이 포함하고 있는 도우펀트 재료는 발광층 EML1 또는 EML2가 방출하는 광을 흡수하여 발광하는 일은 거의 없다.
즉, 발광부 EA1에서는 발광층 EML3이 방출하는 광의 적어도 일부는, 발광층 EML1 및 EML2가 포함하고 있는 도우펀트 재료의 발광 스펙트럼을 갖고 있는 광으로 변환된다. 그리고, 발광층 EML2가 방출하는 광의 적어도 일부는 발광층 EML1이 포함하고 있는 도우펀트 재료의 발광 스펙트럼을 갖고 있는 광으로 변환된다.
따라서, 발광부 EA1의 발광색은 발광층 EML1의 발광색과 거의 동일하다. 예를 들면, 발광부 EA1은 적색광을 방출한다.
발광부 EA2에서는, 전자와 정공의 재결합은 주로 발광층 EML2에서 생기지만, 재결합은 발광층 EML1 및 EML3에서도 생길 수 있다. 발광부 EA2에서는, 발광층 EML1은 발광할 수 있는 도우펀트 재료를 함유하고 있지 않으므로, 발광층 EML2 및 EML3의 각각이 발광할 수 있다.
발광부 EA2에서는, 발광층 EML1은 발광할 수 있는 도우펀트 재료를 함유하고 있지 않으므로, 발광층 EML1에서 상기의 색 변환은 생기지 않는다. 한편, 발광층 EML2에서는, 상기의 색 변환이 생긴다. 따라서, 발광부 EA2의 발광색은 발광층 EML2의 발광색과 거의 동일하다. 예를 들면, 발광부 EA2는 녹색광을 방출한다.
발광부 EA3에서는, 전자와 정공의 재결합은 주로 발광층 EML3에서 생기지만, 재결합은 발광층 EML1 및 EML2에서도 생길 수 있다. 발광부 EA3에서는, 발광층 EML1 및 EML2는 발광할 수 있는 도우펀트 재료를 함유하고 있지 않으므로, 발광층 EML3만이 발광할 수 있다.
발광부 EA3에서는, 발광층 EML1 및 EML2는 발광할 수 있는 도우펀트 재료를 함유하고 있지 않으므로, 발광층 EML1 및 EML2에서 상기의 색 변환은 생기지 않는다. 따라서, 발광부 EA3의 발광색은 발광층 EML3의 발광색과 거의 동일하다. 예를 들면, 발광부 EA3은 청색광을 방출한다.
이와 같이, 유기물층 ORG에 상기의 구조를 채용한 경우, 발광부 EA1 내지 EA3은 서로 다른 색의 광을 방출한다.
이 디스플레이는, 예를 들면 이하의 방법에 의해 제조할 수 있다.
도 5는, 본 발명의 제1 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다. 도 6은, 도 5에 설명한 제조 프로세스에서 행하는 제1 노광을 개략적으로 도시하는 단면도이다. 도 7은, 도 5에 설명한 제조 프로세스에서 행하는 제2 노광을 개략적으로 도시하는 단면도이다.
도 5에 설명한 제조 프로세스에 의하면, 우선 어레이 기판을 제조한다. 어레이 기판은 영상 신호선 드라이버 XDR, 주사 신호선 드라이버 YDR, 밀봉 기판 SUB2, 씰층, 대향 전극 CE 및 유기물층 ORG를 생략한 것을 제외하고, 상기의 디스플레이와 마찬가지의 구조를 갖고 있다.
다음으로, 이하의 방법에 의해, 유기 EL 소자 OLED를 형성한다.
우선, 발광층 EML1을, 화소 전극 PE 및 격벽 절연층 PI 위에 퇴적시킨다. 즉, 제1 루미네센스성 유기 재료를, 발광층 EML1의 재료로서, 화소 전극 PE 및 격벽 절연층 PI 위에 퇴적시킨다. 제1 루미네센스성 유기 재료는, 예를 들면 진공 증착에 의해 화소 전극 PE 및 격벽 절연층 PI 위에 퇴적시킨다. 이 진공 증착에서는, 화소 PX1에 대응한 위치에 개구가 형성된 파인 메탈마스크는 사용하지 않는다. 이 진공 증착에서는, 예를 들면 표시 영역에 대응한 크기의 개구가 형성된 러프 메탈마스크를 사용하여도 된다. 이에 의해, 발광층 EML1을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
그 후, 제1 노광을 행한다. 구체적으로는, 도 6에 도시한 바와 같이, 포토마스크 MSK1을 이용하여, 발광층 EML1 중, 화소 PX1에 대응한 부분, 예를 들면 화소 PX1의 화소 전극 PE에 대응한 부분에 광 L1을 조사하지 않고, 화소 PX2 및 PX3에 대응한 부분, 예를 들면 화소 PX2 및 PX3의 화소 전극 PE에 대응한 부분에 광 L1을 조사한다. 이에 의해, 노광부에서, 제1 루미네센스성 유기 재료를, 제1 루미네센스성 유기 재료와는 상이한 재료로 변화시킨다.
광 L1은, 예를 들면 파장이 약 200보다 길고 또한 약 400㎚ 보다도 짧은 자외광이다. 노광량(exposure energy)은, 예를 들면 0.001 내지 1㎽ㆍ㎜-2ㆍ㎚-1의 범위 내로 설정한다.
다음으로, 발광층 EML2를, 발광층 EML1 위에 퇴적시킨다. 즉, 제2 루미네센스성 유기 재료를, 발광층 EML2의 재료로서, 발광층 EML1 위에 퇴적시킨다. 제2 루미네센스성 유기 재료는, 예를 들면 진공 증착에 의해 발광층 EML1 위에 퇴적시킨다. 이 진공 증착에서는, 화소 PX2에 대응한 위치에 개구가 형성된 파인 메탈마스크는 사용하지 않는다. 이 진공 증착에서는, 예를 들면 상기의 러프 메탈마스크를 사용하여도 된다. 이에 의해, 발광층 EML2를, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
그 후, 제2 노광을 행한다. 구체적으로는, 도 7에 도시한 바와 같이, 포토마스크 MSK2를 이용하여, 발광층 EML2 중, 화소 PX1 및 PX2에 대응한 부분, 예를 들면 화소 PX1 및 PX2의 화소 전극 PE에 대응한 부분에 광 L2를 조사하지 않고, 화소 PX3에 대응한 부분, 예를 들면 PX3의 화소 전극 PE에 대응한 부분에 광 L2를 조사한다. 이에 의해, 노광부에서, 제2 루미네센스성 유기 재료를, 제2 루미네센스성 유기 재료와는 상이한 재료로 변화시킨다.
광 L2는, 예를 들면 파장이 약 200보다 길고 또한 약 400㎚보다도 짧은 자외광이다. 노광량은, 예를 들면 0.001 내지 1㎽ㆍ㎜-2ㆍ㎚-1의 범위 내로 설정한다.
다음으로, 발광층 EML3을, 발광층 EML2 위에 퇴적시킨다. 즉, 제3 루미네센스성 유기 재료를 발광층 EML3의 재료로서, 발광층 EML2 위에 퇴적시킨다. 제3 루미네센스성 유기 재료는, 예를 들면 진공 증착에 의해 발광층 EML2 위에 퇴적시킨다. 이 진공 증착에서는, 화소 PX3에 대응한 위치에 개구가 형성된 파인 메탈마스크는 사용하지 않는다. 이 진공 증착에서는, 예를 들면 상기의 러프 메탈마스크를 사용하여도 된다. 이에 의해, 발광층 EML3을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
계속해서, 대향 전극 CE를, 발광층 EML3 위에 퇴적시킨다. 대향 전극 CE는, 예를 들면 진공 증착에 의해 발광층 EML3 위에 퇴적시킨다. 이 진공 증착에서는, 예를 들면 상기의 러프 메탈마스크를 사용한다. 이에 의해, 대향 전극 CE를, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
다음으로, 이와 같이 하여 얻어진 유기 EL 소자 OLED를 밀봉한다. 즉, 유기 EL 소자 OLED가 어레이 기판과 밀봉 기판 SUB2와 씰층에 의해 둘러싸여지도록, 어레이 기판과 밀봉 기판 SUB2를 씰층을 개재하여 접합한다.
그 후, 이와 같이 하여 얻어진 표시 패널 DP에, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR을 실장한다. 이상과 같이 하여, 유기 EL 디스플레이를 얻는다.
이 방법에서는, 발광층 EML1 내지 EML3을 형성하기 위해, 파인 메탈마스크를 사용하지 않는다. 그 대신에, 이 방법에서는 발광층 EML1 내지 EML3을 형성하기 위해, 포토마스크를 사용하거나 또는 포토마스크와 러프 메탈마스크를 사용한다.
포토마스크는, 파인 메탈마스크와 비교하여 높은 형상 및 치수 정밀도로 제조 가능하다. 그리고, 포토마스크를 사용한 노광에서는 포토마스크의 열팽창 또는 열변형은 거의 생기지 않는다. 덧붙여, 러프 메탈마스크에 요구되는 치수 정밀도는, 파인 메탈마스크에 요구되는 치수 정밀도보다도 1자릿수 이상 크다.
따라서, 이 방법에 의하면, 화소 PX1 내지 PX3의 치수가 작은 경우라도, 우수한 표시 품위와 높은 제조 수율을 달성할 수 있다.
또한, 발광층의 형성에 파인 메탈마스크를 사용한 경우, 마스크 위에 증발 재료가 퇴적되어, 마스크에 형성한 개구의 실효적인 직경이 작아진다. 그 결과, 성막 레이트가 저하됨과 함께, 보다 많은 증발 재료가 필요로 된다.
상기의 방법에서는, 파인 메탈마스크는 사용하지 않는다. 그리고, 러프 메탈마스크 위에 증발 재료가 퇴적되었다고 하여도, 상기의 문제는 생기지 않는다. 그 때문에, 이 방법에 의하면 높은 생산성과 낮은 제조 코스트를 달성할 수 있다.
또한, 여기서는 제1 및 제2 노광에 의해, 발광층 EML1 및 EML2의 노광부의 정공 이동도 및/또는 정공 주입 효율이 높아졌다. 그 대신에, 제1 및 제2 노광에 의해, 노광층 EML1 및 EML2의 노광부의 전자 이동도 및/또는 전자 주입 효율이 낮아져도 된다. 이 경우도, 상술한 바와 마찬가지의 효과가 얻어진다.
이하에, 본 양태의 예를 기재한다.
본 예에서는, 도 1 내지 도 4를 참조하면서 설명한 유기 EL 디스플레이를, 도 5 내지 도 7을 참조하면서 설명한 방법에 의해 제조하였다.
구체적으로는, 본 예에서는 이하의 조건을 채용하여, 화소 PX1 내지 PX3의 각각의 치수가 82.5㎛×27.5㎛이며, 화소수가 800×3×480인, 3.0형 WVGA 유기 EL 디스플레이를 제조하였다.
화소 전극 PE로서는 두께가 50㎚인 ITO층을 형성하였다.
발광층 EML1은 러프 메탈마스크를 이용한 진공 증착에 의해 화소 전극 PE 및 격벽 절연층 PI 위에 퇴적시켰다. 발광층 EML1의 재료로서는 호스트 재료와 도우펀트 재료를 포함하고, 적색으로 발광하는 혼합물을 사용하였다. 호스트 재료로서는 트리스(8-히드록시퀴놀레이트)알루미늄(이하, Alq3이라고 함)을 사용하였다. 도우펀트 재료로서는 2-(1, 1-디메틸에틸)-6(2-(2, 3, 6, 7-테트라히드로-1, 1, 7, 7-테트라메틸-1H, 5H-벤조(ij)퀴놀리진 9-일)에테닐)-4H-피란-4-일리덴)프로판디니트릴(이하, DCJTB라고 함)을 사용하였다. 발광층 EML1의 두께는 30㎚이었다.
제1 노광에서는 노광량을 0.1 내지 1㎽ㆍ㎜-2ㆍ㎚-1로 설정하였다. 광 L1로서는 파장이 약 200보다 길고 또한 약 400㎚보다도 짧은 자외광을 사용하였다.
발광층 EML2는 러프 메탈마스크를 이용한 진공 증착에 의해 발광층 EML1 위에 퇴적시켰다. 발광층 EML2의 재료로서는 호스트 재료와 도우펀트 재료를 포함하고, 녹색으로 발광하는 혼합물을 사용하였다. 호스트 재료로서는 Alq3을 사용하였다. 도우펀트 재료로서는 Coumarin6을 사용하였다. 발광층 EML2의 두께는 30㎚이었다.
제2 노광에서는 노광량을 0.1 내지 1㎽ㆍ㎜-2ㆍ㎚-1로 설정하였다. 광 L2의 스펙트럼은 광 L1의 스펙트럼과 동일하였다.
발광층 EML3은 러프 메탈마스크를 이용한 진공 증착에 의해 발광층 EML2 위에 퇴적시켰다. 발광층 EML3의 재료로서는 호스트 재료와 도우펀트 재료를 포함하고, 청색으로 발광하는 혼합물을 사용하였다. 호스트 재료로서는 4, 4',-비스(2, 2',-디페닐-에텐-1-일)-디페닐(이하, BPVBI라고 함)을 사용하였다. 도우펀트 재료로서는 페릴렌을 사용하였다. 발광층 EML3의 두께는 30㎚이었다.
대향 전극 CE는 러프 메탈마스크를 이용한 진공 증착에 의해 발광층 EML3 위에 퇴적시켰다. 대향 전극 CE의 재료로서는 알루미늄을 사용하였다. 대향 전극 CE의 두께는 150㎚이었다.
본 예에서는, 이와 같이 하여 제조한 디스플레이의 표시색과 발광 효율을, 이하의 방법에 의해 조사하였다.
우선, 화소 PX1만을 점등시키면서 화면을 정면으로부터 관찰한 경우의 표시색과 발광 효율을 조사하였다. 여기서는, 화소 PX1은 화면을 정면으로부터 관찰한 경우에 색도 좌표가 (0.31, 0.315)인 기준 백색(C)이 100cd/㎡의 휘도로 표시되는 조건과 동일한 조건 하에서 구동하였다. 그 결과, 표시색은 색도 좌표가 (0.65, 0.35)의 적색이며, 발광 효율은 8cd/A이었다.
다음으로, 화소 PX2만을 점등시키면서 화면을 정면으로부터 관찰한 경우의 표시색과 발광 효율을 조사하였다. 여기서는, 화소 PX2는 화면을 정면으로부터 관찰한 경우에 색도 좌표가 (0.31, 0.315)인 기준 백색(C)이 100cd/㎡의 휘도로 표시되는 조건과 동일한 조건 하에서 구동하였다. 그 결과, 표시색은 색도 좌표가 (0.30, 0.60)의 녹색이며, 발광 효율은 10cd/A이었다.
그 후, 화소 PX3만을 점등시키면서 화면을 정면으로부터 관찰한 경우의 표시색과 발광 효율을 조사하였다. 여기서는, 화소 PX3은 화면을 정면으로부터 관찰한 경우에 색도 좌표가 (0.31, 0.315)인 기준 백색(C)이 100cd/㎡의 휘도로 표시되는 조건과 동일한 조건 하에서 구동하였다. 그 결과, 표시색은 색도 좌표가 (0.14, 0.12)의 청색이며, 발광 효율은 3cd/A이었다.
<비교예>
도 8은, 비교예에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
비교예에 따른 디스플레이는, 화소 PX1 내지 PX3의 유기 EL 소자 OLED에 도 8의 구조를 채용한 것 이외에는, 도 1 내지 도 4를 참조하면서 설명한 디스플레이 와 마찬가지이다. 도 8에 도시한 바와 같이, 이 디스플레이에서는 화소 PX1의 유기물층 ORG는 정공 주입층 HIL과 정공 수송층 HTL과 발광층 EML1과 전자 수송층 ETL과 전자 주입층 EIL을 포함하고 있다. 화소 PX2의 유기물층 ORG는 정공 주입층 HIL과 정공 수송층 HTL과 발광층 EML2와 전자 수송층 ETL과 전자 주입층 EIL을 포함하고 있다. 화소 PX3의 유기물층 ORG는 정공 주입층 HIL과 정공 수송층 HTL과 발광층 EML3과 전자 수송층 ETL과 전자 주입층 EIL을 포함하고 있다.
발광층 EML1은, 화소 PX2 및 PX3의 화소 전극 PE에 대응한 위치에는 형성되어 있지 않고, 화소 PX1의 화소 전극 PE에 대응한 위치에 형성되어 있다. 발광층 EML2는, 화소 PX1 및 PX3의 화소 전극 PE에 대응한 위치에는 형성되어 있지 않고, 화소 PX2의 화소 전극 PE에 대응한 위치에 형성되어 있다. 발광층 EML3은, 화소 PX1 및 PX2의 화소 전극 PE에 대응한 위치에는 형성되어 있지 않고, 화소 PX3의 화소 전극 PE에 대응한 위치에 형성되어 있다.
정공 주입층 HIL은 화소 전극 PE와 발광층 EML1 내지 EML3 사이에 개재하고 있다. 정공 수송층 HTL은 정공 주입층 HIL과 발광층 EML1 내지 EML3 사이에 개재하고 있다. 전자 주입층 EIL은 대향 전극 CE와 발광층 EML1 내지 EML3 사이에 개재하고 있다. 전자 수송층 ETL은 전자 주입층 EIL과 발광층 EML1 내지 EML3 사이에 개재하고 있다. 전형적으로는, 정공 주입층 HIL, 정공 수송층 HTL, 전자 주입층 EIL 및 전자 수송층 ETL의 각각은, 표시 영역에 걸쳐서 퍼진 연속막이다.
이 디스플레이는, 이하의 방법에 의해 제조한다.
도 9는, 비교예에 따른 디스플레이의 제조 프로세스를 설명하는 플로우차트 이다.
이 제조 프로세스에서는, 어레이 기판을 제조하고, 그 후 이하의 방법에 의해, 유기 EL 소자 OLED를 형성한다.
우선, 정공 주입층 HIL 및 정공 수송층 HTL을, 진공 증착에 의해 화소 전극 PE 및 격벽 절연층 PI 위에 순차적으로 퇴적시킨다. 이들 진공 증착에서는, 화소에 대응한 크기의 복수의 개구가 형성된 파인 메탈마스크는 사용하지 않고, 표시 영역에 대응한 크기의 개구가 형성된 러프 메탈마스크를 사용한다. 이에 의해, 정공 주입층 HIL 및 정공 수송층 HTL의 각각을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
다음으로, 이하의 방법에 의해, 발광층 EML1 내지 EML3을 형성한다.
우선, 발광층 EML1을, 파인 메탈마스크를 이용한 진공 증착에 의해 정공 수송층 HTL 위에 퇴적시킨다. 이 파인 메탈마스크에는 화소 PX1의 화소 전극 PE에 대응한 위치에 개구가 형성되어 있다. 이에 의해, 정공 수송층 HTL 위로서 화소 PX1의 화소 전극 PE에 대응한 위치에 배치되고, 예를 들면 30㎚의 두께를 갖고 있는 발광층 EML1을 얻는다.
다음으로, 발광층 EML2를, 파인 메탈마스크를 이용한 진공 증착에 의해 정공 수송층 HTL 위에 퇴적시킨다. 이 파인 메탈마스크에는 화소 PX2의 화소 전극 PE에 대응한 위치에 개구가 형성되어 있다. 이에 의해, 정공 수송층 HTL 위로서 화소 PX2의 화소 전극 PE에 대응한 위치에 배치되고, 예를 들면 30㎚의 두께를 갖고 있는 발광층 EML2를 얻는다.
계속해서, 발광층 EML3을, 파인 메탈마스크를 이용한 진공 증착에 의해 정공 수송층 HTL 위에 퇴적시킨다. 이 파인 메탈마스크에는 화소 PX3의 화소 전극 PE에 대응한 위치에 개구가 형성되어 있다. 이에 의해, 정공 수송층 HTL 위로서 화소 PX3의 화소 전극 PE에 대응한 위치에 배치되고, 예를 들면 30㎚의 두께를 갖고 있는 발광층 EML3을 얻는다.
그 후, 전자 수송층 ETL 및 전자 주입층 EIL을, 진공 증착에 의해 발광층 EML1 내지 EML3 위에 순차적으로 퇴적시킨다. 이들 진공 증착에서는, 화소에 대응한 크기의 복수의 개구가 형성된 파인 메탈마스크는 사용하지 않고, 표시 영역에 대응한 크기의 개구가 형성된 러프 메탈마스크를 사용한다. 이에 의해, 전자 수송층 ETL 및 전자 주입층 EIL의 각각을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
계속해서, 대향 전극 CE를, 진공 증착에 의해 전자 주입층 EIL 위에 퇴적시킨다. 이 진공 증착에서는 파인 메탈마스크는 사용하지 않고, 러프 메탈마스크를 사용한다. 이에 의해, 대향 전극 CE를, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
그 후, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 유기 EL 소자 OLED를 밀봉한다. 또한, 이와 같이 하여 얻어진 표시 패널 DP에, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR을 실장한다. 이상과 같이 하여, 유기 EL 디스플레이를 얻는다.
이 방법에서는, 파인 메탈마스크를 이용한 진공 증착에 의해, 발광층 EML1 내지 EML3의 각각을 형성한다. 파인 메탈마스크는 포토마스크와 비교하여 형상 및 치수 정밀도가 낮다. 덧붙여, 파인 메탈마스크는 증착원으로부터의 복사열에 기인하여 열팽창 또는 열변형이 생긴다.
그 때문에, 발광층 EML1 내지 EML3을 높은 위치 정밀도로 형성하는 것은 어렵다. 즉, 이 방법에 의하면, 발광층 EML1 내지 EML3의 위치 어긋남이 생기기 쉽다. 예를 들면, 화소 PX1의 화소 전극 PE의 위치에 발광층 EML1과 발광층 EML2 또는 EML3이 형성되면, 적색과 녹색 또는 청색과의 혼색이 생긴다.
또한, 이 방법에서는 격벽 절연층 PI를, 파인 메탈마스크가 발광층 EML1 내지 EML3의 화소 전극 PE에 대응한 부분에 접촉하는 것을 방지하는 스페이서로서 이용한다. 파인 메탈마스크가 발광층 EML1 내지 EML3 중 어느 하나와 접촉하면, 그 발광층에 결락부가 생기는 경우가 있다. 이 경우, 화소 전극 PE와 대향 전극 CE가 단락하여, 멸점 불량이 생긴다.
이 때문에, 이 방법에서는 격벽 절연층 PI를 두껍게 형성해야만 한다. 파인 메탈마스크가 발광층 EML1 내지 EML3 중 어느 하나와 접촉하는 것을 방지하기 위해서는, 격벽 절연층 PI의 두께는 예를 들면 1㎛ 이상으로 한다.
<제2 양태>
제2 양태에 따른 유기 EL 디스플레이는, 제1 양태에 따른 유기 EL 디스플레이와 마찬가지이다. 제2 양태는, 디스플레이의 제조 프로세스가 제1 양태와는 상이하다.
도 10은, 본 발명의 제2 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
도 10에 설명한 제조 프로세스에 의하면, 우선 어레이 기판을 제조한다.
다음으로, 이하의 방법에 의해, 유기 EL 소자 OLED를 형성한다.
우선, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 발광층 EML1을, 화소 전극 PE 및 격벽 절연층 PI 위에 퇴적시킨다. 다음으로, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 발광층 EML2를, 발광층 EML1 위에 퇴적시킨다. 그 후, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 발광층 EML3을, 발광층 EML3 위에 퇴적시킨다. 즉, 제1 및 제2 노광을 행하지 않고, 제1 내지 제3 루미네센스성 유기 재료를, 화소 전극 PE 및 격벽 절연층 PI 위에 순차적으로 퇴적시킨다.
다음으로, 제1 노광을 행한다. 이 제1 노광은 발광층 EML2 및 EML3의 퇴적 후에 이하의 광 L1을 이용하여 행하는 것 이외에는, 도 5 및 도 6을 참조하면서 설명한 제1 노광과 마찬가지이다.
제1 노광에 사용하는 광 L1은, 제2 및 제3 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료와 비교하여, 제1 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료가 보다 높은 흡수율을 나타내는 광이다. 예를 들면, 제1 내지 제3 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료 중, 제1 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료만이, 광 L1의 주파장과 파장이 동일한 광을 흡수한다. 광 L1은 전형적으로는 자외광이다.
다음으로, 제2 노광을 행한다. 이 제2 노광은 발광층 EML3의 퇴적 후에 이 하의 광 L2를 이용하여 행하는 것 이외에는, 도 5 및 도 7을 참조하면서 설명한 제2 노광과 마찬가지이다.
이 제2 노광에 사용하는 광 L2는, 제1 및 제3 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료와 비교하여, 제2 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료가 보다 높은 흡수율을 나타내는 광이다. 예를 들면, 제1 내지 제3 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료 중, 제2 루미네센스성 유기 재료가 포함하고 있는 도우펀트 재료만이, 광 L2의 주파장과 파장이 동일한 광을 흡수한다. 광 L2는, 광 L1과는 주파장이 상이하다. 광 L2는, 전형적으로는 자외광이다.
다음으로, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 대향 전극 CE를, 발광층 EML3 위에 퇴적시킨다. 이와 같이 하여, 유기 EL 소자 OLED를 얻는다.
그 후, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 유기 EL 소자 OLED를 밀봉한다. 또한, 이와 같이 하여 얻어진 표시 패널 DP에, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR을 실장한다. 이상과 같이 하여, 도 1 내지 도 4를 참조하면서 설명한 것과 마찬가지의 유기 EL 디스플레이를 얻는다.
이 제조 프로세스에서는, 발광층 EML1 내지 EML3의 퇴적 후에, 제1 및 제2 노광을 행하고 있다. 그 때문에, 도 10의 프로세스를 채용하면, 도 5의 프로세스를 채용한 경우와 비교하여, 진공 증착 장치에의 기판 SUB의 반입의 횟수 또는 진공 증착 장치로부터의 기판 SUB의 반출의 횟수를 적게 할 수 있다. 그 때문에, 도 10의 프로세스를 채용하면, 기판 SUB의 반송에 요하는 시간을 저감할 수 있고, 덧붙여 장치를 진공 상태로 하기 위해 요하는 시간을 단축할 수 있다. 따라서, 도 10의 프로세스를 채용한 경우, 도 5의 프로세스를 채용한 경우와 비교하여 보다 높은 생산성을 달성할 수 있다.
이 제조 프로세스에서는, 제1 노광은 발광층 EML2의 퇴적 후로서, 발광층 EML3의 퇴적 전에 행하여도 된다. 이 경우, 제2 노광은 제1 노광 후로서, 발광층 EML3의 퇴적 전에 행하여도 된다. 혹은, 제2 노광은 발광층 EML3의 퇴적 후에 행하여도 된다.
제1 노광을 발광층 EML3의 퇴적 전에 행하는 경우, 발광층 EML3에 의한 광 L1의 흡수를 고려할 필요가 없다. 제2 노광을 발광층 EML3의 퇴적 전에 행하는 경우, 발광층 EML3에 의한 광 L2의 흡수를 고려할 필요가 없다.
<제3 양태>
도 11은, 본 발명의 제3 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제3 양태에 따른 디스플레이는, 이하의 구조를 채용한 것을 제외하고, 제1 양태에 따른 디스플레이와 마찬가지이다. 즉, 제3 양태에 따른 디스플레이는, 도 11과 도 3의 대비로부터 명백해지는 바와 같이, 제1 양태에 따른 디스플레이와는, 발광층 EML1 내지 EML3의 적층순이 서로 다르다. 덧붙여, 제3 양태에 따른 디스플레이는, 발광층 EML1 내지 EML3에 이하의 구성을 채용하고 있다.
화소 PX1에서는, 발광층 EML3은 발광층 EML1 및 EML2와 비교하여 전자/정공 주입 밸런스가 양호하다. 덧붙여, 화소 PX1에서는 발광층 EML1이 포함하고 있는 도우펀트 재료의 흡수 스펙트럼 및 발광층 EML2가 포함하고 있는 도우펀트 재료의 흡수 스펙트럼은, 발광층 EML3의 발광 스펙트럼과는 서로 겹쳐져 있지 않다. 혹은, 그들의 겹침은 충분히 작다.
즉, 화소 PX1에서는 전자와 정공의 재결합은 주로 발광층 EML3에서 생긴다. 그리고, 화소 PX1에서는 발광층 EML3이 방출하는 광이, 발광층 EML1 및 EML2가 포함하고 있는 도우펀트 재료의 발광 스펙트럼을 갖고 있는 광으로 변환되는 일은 거의 없다. 따라서, 화소 PX1의 발광색은 발광층 EML3의 발광색과 거의 동일하다. 예를 들면, 화소 PX1은 청색광을 방출한다.
화소 PX2에서는, 발광층 EML3이 포함하고 있는 도우펀트 재료의 대부분은 소광되거나 또는 여기되지 않는다. 그리고, 화소 PX2에서는, 발광층 EML2는 발광층 EML1 및 EML3과 비교하여 전자/정공 주입 밸런스가 양호하다. 덧붙여, 화소 PX2에서는 발광층 EML1이 포함하고 있는 도우펀트 재료의 흡수 스펙트럼은, 발광층 EML2의 발광 스펙트럼과는 서로 겹쳐져 있지 않다. 혹은, 그들의 겹침은 충분히 작다.
즉, 화소 PX2에서는 전자와 정공의 재결합은 주로 발광층 EML2에서 생긴다. 그리고, 화소 PX2에서는 발광층 EML2가 방출하는 광이, 발광층 EML1 및 EML3이 포함하고 있는 도우펀트 재료의 발광 스펙트럼을 갖고 있는 광으로 변환되는 일은 거의 없다. 따라서, 화소 PX2의 발광색은 발광층 EML2의 발광색과 거의 동일하다. 예를 들면, 화소 PX2는 녹색광을 방출한다.
화소 PX3에서는, 발광층 EML2 및 EML3이 포함하고 있는 도우펀트 재료의 대 부분은 소광되거나 또는 여기되지 않는다. 그리고, 화소 PX3에서는, 발광층 EML3은 발광층 EML1 및 EML2와 비교하여 전자/정공 주입 밸런스가 양호하다.
즉, 화소 PX3에서는 전자와 정공의 재결합은 주로 발광층 EML3에서 생긴다. 그리고, 화소 PX3에서는 발광층 EML3이 방출하는 광이, 발광층 EML1 및 EML2가 포함하고 있는 도우펀트 재료의 발광 스펙트럼을 갖고 있는 광으로 변환되는 일은 거의 없다. 따라서, 화소 PX3의 발광색은 발광층 EML3의 발광색과 거의 동일하다. 예를 들면, 화소 PX3은 적색광을 방출한다.
이와 같이, 유기물층 ORG에 상기의 구조를 채용한 경우, 화소 PX1 내지 PX3은 서로 다른 색의 광을 방출한다.
도 12는, 본 발명의 제3 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다. 도 5와 도 12의 대비로부터 명백해지는 바와 같이, 이 디스플레이는 발광층 EML1의 퇴적 및 발광층 EML3의 퇴적 대신에 발광층 EML3의 퇴적 및 발광층 EML1의 퇴적을 각각 행하는 것 이외에는, 도 5 내지 도 7을 참조하면서 설명한 것과 마찬가지의 방법에 의해 제조할 수 있다.
<제4 양태>
도 13은, 본 발명의 제4 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제4 양태에 따른 디스플레이는, 이하의 구조를 채용한 것을 제외하고, 제1 양태에 따른 디스플레이와 마찬가지이다. 즉, 제4 양태에 따른 디스플레이에서는, 도 13에 도시한 바와 같이, 화소 PX1 내지 PX3의 각각의 유기물층 ORG는 발광층 EML1 내지 EML3 외에, 정공 주입층 HIL, 정공 수송층 HTL, 전자 주입층 EIL 및 전자 수송층 ETL을 포함하고 있다.
정공 주입층 HIL은 화소 전극 PE와 발광층 EML1 사이에 개재하고 있다. 정공 수송층 HTL은 정공 주입층 HIL과 발광층 EML1 사이에 개재하고 있다. 전자 주입층 EIL은 대향 전극 CE와 발광층 EML3 사이에 개재하고 있다. 전자 수송층 ETL은 전자 주입층 EIL과 발광층 EML3 사이에 개재하고 있다. 전형적으로는, 정공 주입층 HIL, 정공 수송층 HTL, 전자 주입층 EIL 및 전자 수송층 ETL의 각각은, 표시 영역에 걸쳐서 퍼진 연속막이다.
이 구조를 채용하면, 화소 PX1 내지 PX3의 각각에서, 발광층 EML1 내지 EML3 중 어느 하나의 전자/정공 주입 밸런스가 개선된다. 그 결과, 발광 효율이 높아진다. 또한, 전하 주입 및 수송 효율이 향상되어, 구동 전압의 저감이 가능하게 된다.
도 14는, 본 발명의 제4 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
이 제조 프로세스에서는 어레이 기판을 제조하고, 그 후 이하의 방법에 의해, 유기 EL 소자 OLED를 형성한다.
우선, 정공 주입층 HIL 및 정공 수송층 HTL을, 예를 들면 진공 증착에 의해 화소 전극 PE 및 격벽 절연층 PI 위에 순차적으로 퇴적시킨다. 이들 진공 증착에서는, 화소에 대응한 크기의 복수의 개구가 형성된 파인 메탈마스크는 사용하지 않고, 표시 영역에 대응한 크기의 개구가 형성된 러프 메탈마스크를 사용하여도 된 다. 이에 의해, 정공 주입층 HIL 및 정공 수송층 HTL의 각각을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
정공 주입층 HIL로서는, 예를 들면 두께가 10㎚인 아몰퍼스 카본층을 진공 증착에 의해 형성한다. 정공 수송층 HTL로서는, 예를 들면 두께가 30㎚인 N, N'-디페닐-N, N'-비스(1-나프틸페닐)-1, 1'-비페닐-4, 4'-디아민, 소위 α-NPD로 이루어지는 층을 진공 증착법에 의해 형성한다.
다음으로, 도 5 내지 도 7을 참조하면서 설명한 것과 마찬가지의 방법에 의해, 발광층 EML1 내지 EML3을 형성한다.
발광층 EML1의 호스트 재료 및 도우펀트 재료로서는, 예를 들면 Alq3 및 DCJTB를 각각 사용한다. 발광층 EML1의 두께는, 예를 들면 30㎚로 한다. 제1 노광에서는, 예를 들면 파장이 약 200보다 길고 또한 약 400㎚보다도 짧은 자외광을 사용하고, 노광량을 0.1 내지 1㎽ㆍ㎜-2ㆍ㎚-1로 설정한다.
발광층 EML2의 호스트 재료 및 도우펀트 재료로서는, 예를 들면 Alq3 및 Coumarin6을 각각 사용한다. 발광층 EML2의 두께는, 예를 들면 30㎚로 한다. 제2 노광에서는, 예를 들면 제1 노광에서 사용한 광과 스펙트럼이 동일한 광을 사용하고, 노광량을 0.1 내지 1㎽ㆍ㎜-2ㆍ㎚-1로 설정한다.
발광층 EML3의 호스트 재료 및 도우펀트 재료로서는, 예를 들면 BPVBI 및 페릴렌을 각각 사용한다. 발광층 EML3의 두께는, 예를 들면 30㎚로 한다.
그 후, 전자 수송층 ETL 및 전자 주입층 EIL을, 예를 들면 진공 증착에 의해 발광층 EML1 내지 EML3 위에 순차적으로 퇴적시킨다. 이들 진공 증착에서는 화소에 대응한 크기의 복수의 개구가 형성된 파인 메탈마스크는 사용하지 않고, 표시 영역에 대응한 크기의 개구가 형성된 러프 메탈마스크를 사용하여도 된다. 이에 의해, 전자 수송층 ETL 및 전자 주입층 EIL의 각각을, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
전자 수송층 ETL로서는, 예를 들면 두께가 30㎚인 Alq3층을 진공 증착에 의해 형성한다. 전자 주입층 EIL로서는, 예를 들면 두께가 1㎚인 불화리튬층을 진공 증착에 의해 형성한다.
계속해서, 대향 전극 CE를, 예를 들면 진공 증착에 의해 전자 주입층 EIL 위에 퇴적시킨다. 이 진공 증착에서는 파인 메탈마스크는 사용하지 않는다. 이 진공 증착에서는 러프 메탈마스크를 사용하여도 된다. 이에 의해, 대향 전극 CE를, 표시 영역에 걸쳐서 퍼진 연속막으로서 얻는다.
대향 전극 CE의 재료로서는, 예를 들면 알루미늄을 사용한다. 대향 전극 CE의 두께는, 예를 들면 150㎚로 한다.
그 후, 도 5를 참조하면서 설명한 것과 마찬가지의 방법에 의해, 유기 EL 소자 OLED를 밀봉한다. 또한, 이와 같이 하여 얻어진 표시 패널 DP에, 영상 신호선 드라이버 XDR 및 주사 신호선 드라이버 YDR을 실장한다. 이상과 같이 하여, 유기 EL 디스플레이를 얻는다.
<제5 양태>
도 15는, 본 발명의 제5 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제5 양태에 따른 디스플레이는, 이하의 구조를 채용한 것을 제외하고, 제1 양태에 따른 디스플레이와 마찬가지이다. 즉, 제5 양태에 따른 디스플레이는, 도 15에 도시한 바와 같이, 기판 SUB와 화소 전극 PE 사이에 개재한 반사층 REF를 더 포함하고 있다. 그리고, 이 디스플레이에서, 대향 전극 CE는 광 투과성이다. 즉, 제5 양태에 따른 유기 EL 디스플레이는 상면 발광형 디스플레이다.
상면 발광형 디스플레이에서는, 기판 SUB는 광 투과성일 필요는 없다.
반사층 REF는, 예를 들면 금속 또는 합금으로 이루어진다. 반사층 REF의 재료로서는, 예를 들면 알루미늄 또는 알루미늄 합금을 사용할 수 있다.
대향 전극 CE로서는, 예를 들면 반투명 전극을 사용할 수 있다. 반투명 전극은, 예를 들면 마그네슘과 은의 동시 증착에 의해 형성할 수 있다. 이 경우, 은의 함량을 약 60 내지 약 98%로 하고, 막 두께를 약 20㎚로 하면, 우수한 광 투과성을 달성할 수 있다.
상면 발광형 디스플레이에서는 하면 발광형 디스플레이와는 달리, 박막 트랜지스터나 배선이 개구율에 영향을 미치는 일은 없다. 그 때문에, 상면 발광형 디스플레이에 의하면, 하면 발광형 디스플레이와 비교하여, 표시 영역에 차지하는 발광부의 면적의 비율을 크게 할수 있다. 따라서, 본 양태에 따르면, 유기 EL 소자 OLED의 전류 밀도가 작은 경우라도 충분한 휘도를 달성할 수 있고, 그 때문에 우수 한 수명 특성을 달성할 수 있다.
이 디스플레이는, 예를 들면 화소 전극 PE를 형성하기 전에 반사층 REF를 형성하고, 대향 전극 CE를 광 투과성으로 하는 것 이외에는, 도 5 내지 도 7을 참조하면서 설명한 방법 또는 도 10을 참조하면서 설명한 방법에 의해 제조할 수 있다.
<제6 양태>
도 16은, 본 발명의 제6 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
본 양태에서는, 제5 양태에 따른 상면 발광형 디스플레이를, 도 16에 설명한 방법에 의해 제조한다. 즉, 대향 전극 CE의 퇴적 후에, 제1 및 제2 노광을 행한다.
제1 및 제2 노광에서는, 통상적으로 기판 SUB를 통하여 발광층 EML1 또는 EML2에 광을 조사하는 일은 없다. 따라서, 대향 전극 CE가 차광성인 하면 발광형 디스플레이의 제조 프로세스에서는, 통상적으로 대향 전극 CE의 퇴적 전에 제1 및 제2 노광을 행한다.
상기한 바와 같이, 본 양태에 따른 디스플레이에서, 대향 전극 CE는 광 투과성이다. 따라서, 도 16에 설명한 바와 같이, 대향 전극 CE의 퇴적 후에, 제1 및 제2 노광을 행할 수 있다.
대향 전극 CE의 퇴적 후에 제1 및 제2 노광을 행한 경우, 도 5 또는 도 10의 프로세스를 채용한 경우와 비교하여, 진공 증착 장치에의 기판 SUB의 반입의 횟수 또는 진공 증착 장치로부터의 기판 SUB의 반출의 횟수를 적게 할 수 있다. 그 때 문에, 도 16의 프로세스를 채용하면, 기판 SUB의 반송에 요하는 시간을 저감할 수 있고, 덧붙여 장치를 진공 상태로 하기 위해 요하는 시간을 단축할 수 있다. 따라서, 도 16의 프로세스를 채용한 경우, 도 5 또는 도 10의 프로세스를 채용한 경우와 비교하여 보다 높은 생산성을 달성할 수 있다.
<제7 양태>
도 17은, 본 발명의 제7 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제7 양태에 따른 디스플레이는, 이하의 구조를 채용한 것을 제외하고, 제5 양태에 따른 상면 발광형 디스플레이와 마찬가지이다. 즉, 제7 양태에 따른 디스플레이는, 도 17에 도시한 바와 같이, 정공 주입층 HIL, 정공 수송층 HTL, 전자 주입층 EIL, 전자 수송층 ETL 및 광학 매칭층 MC를 더 포함하고 있다.
광학 매칭층 MC는 광 투과성의 층, 전형적으로는 투명한 층이다. 광학 매칭층 MC는 유기물층 ORG와 절연 기판 SUB 및 밀봉 기판 SUB2 사이에 개재한 질소층 등의 기체층과의 광학적 매칭을 달성한다. 광학 매칭층 MC의 굴절률은 유기물층 ORG의 굴절률과 거의 동일하다. 예를 들면, 광학 매칭층 MC로서는, SiON층 등의 투명 무기 절연층, ITO층 등의 투명 무기 도전층 또는 유기물층 ORG가 포함하고 있는 유기물층 등의 투명 유기물층을 사용할 수 있다. 광학 매칭층 MC를 사용하면, 광 취출 효율을 높일 수 있다.
일례에 따르면, 도 17의 구조를 채용한 디스플레이는 광학 매칭층 MC를 생략한 것 이외에는 마찬가지의 구조를 갖는 디스플레이의 발광 효율의 4배의 발광 효 율을 달성하였다. 그리고, 전자와 후자에 동일한 휘도의 백색상을 표시시킨 경우, 전자의 소비 전력은 후자의 소비 전력의 1/4이었다. 또한, 이 예에서는 화소 전극 PE의 두께를 100㎚로 하고, 정공 수송층 HTL의 두께를 75㎚로 하고, 광학 매칭층 MC의 두께를 70㎚로 하였다.
도 18은, 본 발명의 제7 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다. 도 18에 설명한 바와 같이, 이 디스플레이는 대향 전극 CE의 퇴적과 밀봉 사이에 광학 매칭층 MC의 퇴적을 행하는 것 이외에는, 도 14를 참조하면서 설명한 것과 마찬가지의 방법에 의해 제조할 수 있다.
<제8 양태>
도 19는, 본 발명의 제8 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제8 양태에 따른 디스플레이는, 반사층 REF와 화소 전극 PE 사이에 개재한 조정층 MC2를 더 포함하고 있는 것 이외에는, 제7 양태에 따른 상면 발광형 디스플레이와 마찬가지이다.
조정층 MC2는 광 투과성의 층이다. 조정층 MC2의 굴절률은 유기물층 ORG의 굴절률과 거의 동일하게 하여도 된다. 조정층 MC2로서는, 예를 들면 SiN층 등의 투명 무기 절연층, ITO층 등의 투명 무기 도전층, 또는 유기물층 ORG가 포함하고 있는 유기물층 등의 투명 유기물층을 사용할 수 있다.
일반적으로, 상면 발광형 디스플레이에서는 하면 발광형 디스플레이와 비교하여, 전면 전극의 반사율이 보다 크다. 그 때문에, 상면 발광형 디스플레이에서 는 하면 발광형 디스플레이와 비교하여, 반복 반사 간섭이 발광 효율에 미치는 영향이 크다. 그 때문에, 상면 발광형 디스플레이에서는 반사층 REF와 대향 전극 CE 사이의 광로 길이를, 공진이 생기도록 설계하는 것이 바람직하다. 그러나, 화소 PX1 내지 PX3은 발광색이 서로 다르기 때문에, 화소 PX1 내지 PX3은 최적의 광로 길이가 서로 다르다.
이 디스플레이에서는, 조정층 MC2의 화소 PX1이 포함하고 있는 화소 전극 PE에 대응한 부분과, 화소 PX2가 포함하고 있는 화소 전극 PE에 대응한 부분과, 화소 PX3이 포함하고 있는 화소 전극 PE에 대응한 부분은, 두께가 서로 동일하다. 덧붙여, 그들 부분의 두께는 발광층 EML1이 방출하는 광의 주파장의 1/4과, 발광층 EML2가 방출하는 광의 주파장의 1/4과, 발광층 EML3이 방출하는 광의 주파장의 1/4의 최소 공배수와 거의 동일하다. 즉, 화소 PX1 내지 PX3의 각각에서는, 서로 강하게 하는 간섭이 생긴다. 따라서, 이 디스플레이는 발광 효율에 우수하고, 그 때문에 저소비 전력이다.
일례에 따르면, 도 19의 구조를 채용한 디스플레이는, 광학 매칭층 MC 및 조정층 MC2를 생략한 것 이외에는 마찬가지의 구조를 갖는 디스플레이의 발광 효율의 6배의 발광 효율을 달성하였다. 그리고, 도 19의 구조를 채용한 디스플레이는, 조정층 MC2를 생략한 것 이외에는 마찬가지의 구조를 갖는 디스플레이의 발광 효율의 1.5배의 발광 효율을 달성하였다. 게다가, 도 19의 구조를 채용한 디스플레이는 적, 녹 및 청의 각각의 색 순도가 우수하여, NTSC(national television system co㎜ittee) 시스템에 요구되는 색재 현성의 100% 이상의 색재 현성을 달성하였다. 또한, 이 예에서는 정공 수송층 HTL의 두께를 40㎚로 하고, 조정층 MC2로서는 두께가 410㎚인 SiN층을 형성하였다.
<제9 양태>
도 20은, 본 발명의 제9 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제9 양태에 따른 디스플레이는 조정층 MC2에 이하의 구성을 채용한 것 이외에는, 제8 양태에 따른 상면 발광형 디스플레이와 마찬가지이다. 즉, 이 디스플레이에서는, 조정층 MC2는 화소 PX1 및 PX2의 화소 전극 PE에 대응한 위치에 형성되고, 화소 PX3의 화소 전극 PE에 대응한 위치에 형성되어 있지 않다.
이 구조를 채용한 경우, 화소 PX3의 반사층 REF와 대향 전극 CE 사이의 광로 길이를 고려하지 않고, 조정층 MC2의 광학적 두께를 결정할 수 있다. 즉, 이 구조를 채용하면, 설계의 자유도가 높아진다. 따라서, 높은 발광 효율 및 높은 색 순도를, 화소 PX1 내지 PX3 모두에서 용이하게 달성할 수 있다.
일례에 따르면, 도 20의 구조를 채용한 디스플레이는, 도 19의 구조를 채용한 디스플레이의 발광 효율의 1.5배의 발광 효율을 달성하였다. 바꿔 말하면, 도 20의 구조를 채용함으로써, 도 19의 구조를 채용한 경우와 비교하여, 소비 전력을 저감할 수 있었다. 이 예에서는, 도 20의 구조를 채용한 디스플레이에서는 간섭 조정층 MC2로서 두께가 390㎚인 SiN층을 형성하고, 도 19의 구조를 채용한 디스플레이에서는 간섭 조정층 MC2로서는 두께가 410㎚인 SiN층을 형성하였다.
<제10 양태>
도 21은, 본 발명의 제10 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제10 양태에 따른 디스플레이는, 이하의 구성을 채용한 것 이외에는, 제7 양태에 따른 상면 발광형 디스플레이와 마찬가지이다. 즉, 이 디스플레이에서, 반사층 REF는 경면 반사체가 아니라, 표면에 요철 구조가 형성된 광 산란성의 반사층이다. 이 디스플레이는 기초층 RL과 평탄화층 FL을 더 포함하고 있다.
기초층 RL은 기판 SUB와 반사층 REF 사이에 개재하고 있다. 기초층 RL의 표면에는 요철 구조가 형성되어 있다. 기초층 RL은 반사층 REF의 표면에 요철 구조를 생기게 한다. 기초층 RL은, 예를 들면 수지 등의 유기물로 이루어진다.
평탄화층 FL은 반사층 REF와 화소 전극 PE 사이에 개재하고 있다. 평탄화층 FL은 반사층 REF의 요철 구조를 피복하고 있어, 평탄면을 형성하고 있다. 평탄화층 FL은, 예를 들면 수지 등의 유기물로 이루어진다.
반사층 REF가 광 산란성인 경우, 상술한 반복 반사 간섭은 거의 생기지 않는다. 그 때문에, 반복 반사 간섭이 발광 효율에 미치는 영향을 고려할 필요가 없다. 따라서, 반사층 REF가 광 산란성인 경우, 유기 EL 소자 OLED를 설계하는 데 있어서, 반사층 REF와 대향 전극 CE 사이의 광로 길이를 고려할 필요가 없다.
<제11 양태>
도 22는, 본 발명의 제11 양태에 따른 유기 EL 디스플레이가 포함하고 있는 유기 EL 소자를 개략적으로 도시하는 단면도이다.
제11 양태에 따른 디스플레이는, 이하의 구성을 채용한 것 이외에는, 제10 양태에 따른 상면 발광형 디스플레이와 마찬가지이다. 즉, 이 디스플레이에서, 반사층 REF 중, 화소 PX1 및 PX2의 화소 전극 PE에 대응한 부분은 광 산란성이며, 화소 PX3의 화소 전극 PE에 대응한 부분은 경면 반사체이다.
일반적으로, 청색광을 방출하는 발광층의 발광 효율은 녹색광 및 적색광을 방출하는 발광층의 발광 효율과 비교하여 낮다. 그 때문에, 통상적으로 청색광을 방출하는 유기 EL 소자는, 녹색광 및 적색광을 방출하는 유기 EL 소자와 비교하여 열화되기 쉽다.
도 22의 구조를 채용하면, 화소 PX3에서만 서로 강하게 하는 간섭이 생기게 할 수 있다. 따라서, 도 22의 디스플레이에서, 예를 들면 발광층 EML1의 발광색이 적색이며, 발광층 EML2의 발광색이 녹색이며, 발광층 EML3의 발광색이 청색인 경우, 청색광을 방출하는 화소 PX3의 열화를 생기게 하기 어렵게 할 수 있다. 덧붙여, 이 경우 청색의 색 순도를 높일 수 있다.
<제12 양태>
도 23은, 본 발명의 제12 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
도 23에 도시한 제조 프로세스는, 제3 노광을 행하는 것 이외에는, 도 18에 도시한 제조 프로세스와 마찬가지이다.
제3 노광은 정공 수송층 HTL의 퇴적 후로서, 발광층 EML1의 퇴적 전에 행한다. 제3 노광은 정공 수송층 HTL의 전체 또는 일부에, 자외광 등의 광을 조사하는 것을 포함하고 있다. 예를 들면, 정공 수송층 HTL 중, 화소 PX1의 화소 전극 PE에 대응한 부분에는 광을 조사하지 않고, 화소 PX2 및 PX3의 화소 전극 PE에 대응한 부분에 광을 조사한다. 혹은, 정공 수송층 HTL 중, 화소 PX1 내지 PX3의 화소 전극 PE에 대응한 부분에 광을 조사한다.
정공 수송층 HTL의 전기적 특성은, 자외광 등의 광을 조사함으로써 변화될 가능성이 있다. 그 때문에, 도 18에 설명한 프로세스에 의하면, 정공 수송층 HTL 중 화소 PX1의 화소 전극 PE에 대응한 부분과, 화소 PX2 및 PX3의 화소 전극 PE에 대응한 부분에서, 전기적 특성이 상위할 가능성이 있다.
제1 및 제2 노광에 의해 정공 수송층 HTL의 전기적 특성이 변화되는 경우, 이 전기적 특성이 변화되지 않는 경우와 비교하여, 제1 및 제2 노광의 노광 조건이 화소 PX1 내지 PX3의 발광색 및/또는 발광 효율에 미치는 영향이 크다. 그 때문에, 도 18에 설명한 프로세스를 채용한 경우, 임의의 케이스에서는 노광 조건을 고정밀도로 제어할 필요가 있다.
발광층 EML1의 퇴적 전에 정공 수송층 HTL을 노광해 두면, 제1 및 제2 노광에 의한 정공 수송층 HTL의 전기적 특성의 변화를 방지하거나 또는 작게 할 수 있다. 그 때문에, 제1 및 제2 노광의 노광 조건이 화소 PX1 내지 PX3의 발광색 및/또는 발광 효율에 미치는 영향을 작게 할 수 있다. 따라서, 제1 및 제2 노광의 노광 조건의 제어가 용이해진다.
<제13 양태>
도 24는, 본 발명의 제13 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
도 24에 설명한 제조 프로세스는, 제4 노광을 행하는 것 이외에는, 도 18에 도시한 제조 프로세스와 마찬가지이다.
제4 노광은, 전자 수송층 ETL의 퇴적 후에 행한다. 제4 노광은 전자 수송층 ETL의 일부에, 자외광 등의 광을 조사하는 것을 포함하고 있다. 예를 들면, 전자 수송층 ETL 중, 화소 PX1 및 PX2의 화소 전극 PE에 대응한 부분에는 광을 조사하지 않고, 화소 PX3의 화소 전극 PE에 대응한 부분에 광을 조사한다. 혹은, 전자 수송층 ETL 중, 화소 PX1 및 PX3의 화소 전극 PE에 대응한 부분에는 광을 조사하지 않고, 화소 PX2의 화소 전극 PE에 대응한 부분에 광을 조사한다. 혹은, 전자 수송층 ETL 중, 화소 PX1의 화소 전극 PE에 대응한 부분에는 광을 조사하지 않고, 화소 PX2 및 PX3의 화소 전극 PE에 대응한 부분에 광을 조사한다.
전자 수송층 ETL의 전기적 특성, 예를 들면 전자 이동도 및/또는 전자 주입 효율은 자외광 등의 광을 조사함으로써 변화될 가능성이 있다. 따라서, 제4 노광을 행하면, 보다 높은 자유도로 전자/정공 주입 밸런스를 최적화할 수 있다.
<제14 양태>
도 25는, 본 발명의 제14 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
도 25에 설명한 제조 프로세스는, 제4 노광 대신에 제5 및 제6 노광을 행하는 것 이외에는, 도 24에 설명한 제조 프로세스와 마찬가지이다.
제5 및 제6 노광은 전자 수송층 ETL의 퇴적 후에 행한다. 제6 노광은 제5 노광 후에 행한다. 제5 및 제6 노광의 각각은, 전자 수송층 ETL의 일부에, 자외광 등의 광을 조사하는 것을 포함하고 있다.
도 25의 프로세스에 의하면, 전자 수송층 ETL 중, 화소 PX1의 화소 전극 PE에 대응한 부분과, 화소 PX2의 화소 전극 PE에 대응한 부분과, 화소 PX3의 화소 전극 PE에 대응한 부분에서, 전기적 특성을 서로 다르게 할 수 있다. 따라서, 도 25의 프로세스를 채용한 경우, 도 24의 프로세스를 채용한 경우와 비교하여, 보다 높은 자유도로 전자/정공 주입 밸런스를 최적화할 수 있다.
<제15 양태>
도 26은, 본 발명의 제15 양태에 따른 유기 EL 디스플레이에 채용 가능한 구조의 일례를 개략적으로 도시하는 단면도이다.
본 양태에 따른 디스플레이는 격벽 절연층 PI를 생략한 것 이외에는, 제1 양태에 따른 디스플레이와 마찬가지이다.
상기와 같이, 격벽 절연층 PI는 파인 메탈마스크가 발광층 EML1 내지 EML3의 화소 전극 PE에 대응한 부분에 접촉하는 것을 방지하는 스페이서로서의 역할을 완수한다. 그 때문에, 파인 메탈마스크 없이 발광층 EML1 내지 EML3을 형성하는 경우, 격벽 절연층 PI를 생략할 수 있다. 격벽 절연층 PI를 생략하면, 제조 프로세스를 간략화할 수 있는 것 외에, 재료 코스트를 저감할 수 있다.
<제16 양태>
도 27은, 본 발명의 제16 양태에 따른 디스플레이의 제조 프로세스의 일례를 설명하는 플로우차트이다.
도 27에 설명한 제조 프로세스는, 제1 및 제2 노광을 행하지 않고, 하프톤 마스크를 이용한 노광을 행하는 것 이외에는, 도 18에 설명한 제조 프로세스와 마찬가지이다.
하프톤 마스크를 이용한 노광은 발광층 EML2의 퇴적 후에 행한다. 예를 들면, 하프톤 마스크를 이용한 노광은 발광층 EML2의 퇴적 후로서, 발광층 EML3의 퇴적 전에 행한다.
이 노광은 발광층 EML1의 일부와 발광층 EML2의 일부에, 자외광 등의 광을 조사하는 것을 포함하고 있다. 예를 들면, 발광층 EML1 및 EML2 중, 화소 PX1의 화소 전극 PE에 대응한 부분에는 광을 조사하지 않고, 화소 PX2 및 PX3의 화소 전극 PE에 대응한 부분에 광을 조사한다. 발광층 EML1 및 EML2 중, 화소 PX3의 화소 전극 PE에 대응한 부분의 노광량을, 화소 PX2의 화소 전극 PE에 대응한 부분의 노광량과 비교하여 보다 크게 한다.
이렇게 하면, 발광층 EML1 및 EML2 중, 화소 PX2의 화소 전극 PE에 대응한 부분은, 화소 PX1의 화소 전극 PE에 대응한 부분과 비교하여 정공 이동도 및/또는 정공 주입 효율이 커진다. 덧붙여, 발광층 EML1 및 EML2 중, 화소 PX3의 화소 전극 PE에 대응한 부분은, 화소 PX2의 화소 전극 PE에 대응한 부분과 비교하여 정공 이동도 및/또는 정공 주입 효율이 커진다.
따라서, 예를 들면 화소 PX1에서는 발광층 EML1의 전자/정공 주입 밸런스를 최적화하고, 화소 PX2에서는 발광층 EML2의 전자/정공 주입 밸런스를 최적화하고, 화소 PX3에서는 발광층 EML3의 전자/정공 주입 밸런스를 최적화할 수 있다. 그 때문에, 상술한 색 변환이 거의 생기지 않는 구성을 채용하면, 예를 들면 화소 PX1에 적색광을 방출시키고, 화소 PX2에 녹색광을 방출시키고, 화소 PX3에 청색광을 방출시킬 수 있다.
이와 같이, 도 27의 프로세스에 의하면, 보다 적은 노광 횟수로 디스플레이를 제조할 수 있다. 따라서, 보다 높은 생산성을 달성할 수 있다.
상기의 각 양태에서는, 유기 EL 디스플레이는 화소 PX1의 군과, 화소 PX2의 군과, 화소 PX3의 군을 포함하고 있다. 이들 화소군 중 하나는, 생략하여도 된다. 혹은, 상기의 디스플레이는 그들 3개의 화소군과는 유기 EL 소자 OLED의 발광색이 서로 다른 1개 이상의 화소군을 더 포함하고 있어도 된다.
한층 더한 이익 및 변형은 당업자에게는 용이하다. 그 때문에, 본 발명은 그 보다 넓은 측면에서, 여기에 기재된 특정한 기재나 대표적인 양태에 한정되어서는 안된다. 따라서, 첨부의 청구 범위 및 그 등가물에 의해 규정되는 본 발명의 포괄적 개념의 진의 또는 범위로부터 일탈하지 않는 범위 내에서, 다양한 변형이 가능하다.