KR100954419B1 - 반도체소자의 듀얼 게이트 형성방법 - Google Patents

반도체소자의 듀얼 게이트 형성방법 Download PDF

Info

Publication number
KR100954419B1
KR100954419B1 KR1020030004921A KR20030004921A KR100954419B1 KR 100954419 B1 KR100954419 B1 KR 100954419B1 KR 1020030004921 A KR1020030004921 A KR 1020030004921A KR 20030004921 A KR20030004921 A KR 20030004921A KR 100954419 B1 KR100954419 B1 KR 100954419B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
high voltage
gate
region
Prior art date
Application number
KR1020030004921A
Other languages
English (en)
Other versions
KR20040067691A (ko
Inventor
이종곤
류두열
박정구
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030004921A priority Critical patent/KR100954419B1/ko
Publication of KR20040067691A publication Critical patent/KR20040067691A/ko
Application granted granted Critical
Publication of KR100954419B1 publication Critical patent/KR100954419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체소자의 듀얼 게이트 형성방법은, 고전압 소자 형성 영역과 코아 영역을 갖는 반도체기판 상에, 소자분리영역을 한정하는 패드 질화산화막을 형성하는 단계와, 패드 질화산화막에 의해 한정된 영역의 반도체기판에 트렌치 소자분리막을 형성하는 단계와, 고전압 소자 형성 영역의 패드 질화산화막을 제거하는 단계와, 고전압 소자 형성 영역의 반도체기판 상에 고전압용 게이트 산화막을 형성하는 단계와, 코아 영역에 형성된 패드 질화산화막을 제거하는 단계, 및 코아 영역의 반도체기판 상에, 고전압용 게이트산화막보다 얇은 코아 영역용 게이트 산화막을 형성하는 단계를 포함하여 이루어진다.
HV, 듀얼 게이트

Description

반도체소자의 듀얼 게이트 형성방법{Method for fabricating dual gate of semiconductor device}
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체소자의 듀얼 게이트 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
-도면의 주요 부분에 대한 부호의 설명-
100 : 반도체 기판 110 : 패드 질화산화막
120 : 소자 격리층 130 : 제 1 감광막
140 : 고전압용 게이트 산화막 150 : 제 2 감광막
160 : 코아용 게이트 산화막
본 발명은 반도체 소자의 제조에 관한 것으로, 구체적으로 반도체 소자의 제조시에 코아 영역에 소자분리용 산화막 대신 질화산화막을 형성한 다음 고전압용 게이트 산화막을 형성시킴으로써, 코아 영역에는 고전압용 게이트 산화막이 거의 형성되지 않게 하여 필드 산화막의 손실을 최소화하여 전기적 특성을 높일 수 있도록 한 반도체소자의 듀얼 게이트 형성방법에 관한 것이다.
종래에는 LDI(LCD Driver IC) 제품과 같은 전력소자(power device) 제품들은 소자 구동시 로직 회로(LOGIC circuit) 구동을 위한 로우 전압(Low Voltage:이하, LV라 한다) 동작과 LCD 구동을 위한 하이 전압(High Voltage:이하, HV라 한다) 동작을 모두 필요로 하므로 게이트 산화막을 듀얼 게이트 구조로 가져가야 할 뿐 아니라 미세 선폭의 추세에 따라 TI(Trench Isolation) 공정의 채용이 불가피한 상태이다.
하지만 TI 공정 결과 형성된 STI 구조에 듀얼 게이트 산화막 제조 공정을 그대로 적용하면 HV용 듀얼 게이트 산화막을 형성할 때 LV 영역의 STI 리세스(recess)가 과도하게 발생하여 소자 특성에 치명적인 손상이 가해지게 된다.
이는 STI 구조의 갭 필(gap fill)에 사용되는 막질은 USG나 HDP와 같은 CVD 산화막인 반면 게이트 산화막으로는 열산화막(thermal oxide) 재질의 막질이 사용되므로, 열산화막으로 듀얼 산화막을 형성할 때 열산화막과 CVD 산화막 간의 습식식각률(wet etch rate) 차이에 의해 액티브영역과 필드영역의 경계면에서 심하게 덴트(dent)가 발생되기 때문이다.
이하, 상기와 같은 종래 기술에 의한 반도체소자의 듀얼 게이트 형성공정 중 게이트 산화막 형성 시에 나타나는 문제점을 더욱 상세히 설명하기로 한다.
종래 기술에서는 고 전압용 소자의 게이트 산화막 두께는 매우 두껍게 형성하는데 반하여 코아 로직 소자의 게이트 산화막 두께는 아주 얇게 형성하게 된다.
이와 같은 종래 기술의 게이트 산화막 형성 방법을 적용하면 초기에 고 전압용 소자의 게이트 산화막 두께에 맞춰 성장시킨 산화막의 두께가 코아 로직 소자의 산화막 두께로는 너무 두꺼워 코아 로직 소자의 산화막 식각시 하부 필드 산화막의 로스가 심하여 코아 로직 소자의 게이트 산화막 특성이 열화된다.
예를 들어, 종래 기술에서 800Å과 50Å의 두께를 가진 듀얼 게이트 산화막을 제조할 경우에 고 전압용 소자의 게이트 산화막의 두께에 맞춰 780Å정도의 산화막을 웨이퍼의 전면에 성장시킨 후 마스크와 습식각을 통하여 코아 로직 소자가 형성될 영역 즉, 50Å이 성장할 부위의 780Å 정도의 산화막을 제거한 다음, 마스크를 제거한다. 이때, 상기 코아 로직 소자가 형성될 영역에 형성된 780Å 정도의 산화막을 습식각 할 때 최하 1000Å 이상의 습식각이 필요하므로 하부 필드 산화막의 로스가 매우 크며, 이에 따라 필드 산화막을 포함하는 게이트 산화막의 특성이 저하된다.
이어서, 상기 결과물 전면에 코아 로직 소자의 게이트 산화막의 두께에 맞게 50Å 정도의 산화막을 다시 성장시켜 고 전압용 소자와 코아 로직 소자의 게이트 산화막 최종 두께가 각각 800Å과 50Å이 되게 한다.
즉, 상기 종래 기술에 의한 반도체소자의 듀얼 게이트 형성방법에 따르면, 게이트 산화막을 듀얼 게이트 구조로 형성하는 것이 필요할 경우에는 미세 선폭의 추세에 따라 TI(Trench Isolation) 공정의 채용이 불가피한 상태이므로 TI 공정 결 과 형성된 STI 구조에 듀얼 게이트 산화막 제조 공정을 그대로 적용하였으며, 이로 인하여, 고 전압용 듀얼 게이트 산화막을 형성할 때 저 전압용 즉, 코아 영역의 STI 리세스(recess)가 과도하게 발생하여 소자 격리층인 필드 산화막의 로스가 심하게 발생되며, 상기 필드 산화막의 로스는 필드 산화막을 포함하는 게이트 산화막의 열화를 가져와 소자의 특성 및 신뢰성이 저하되는 문제점이 발생되었다.
본 발명은 상기와 같이 종래 기술로 인해 발생된 문제점을 해결하기 위하여, 반도체소자의 듀얼 게이트 형성 공정 시, 코아 영역에 소자분리용 산화막 대신 질화산화막을 형성한 다음 고전압용 소자에 맞는 두께의 고전압용 게이트 산화막을 형성시킴으로써, 상기 코아 영역에는 미리 형성된 질화산화막에 의해 고전압용 게이트 산화막이 거의 형성되지 않게 되어 추후 식각 공정 시, 코아 영역 하부의 필드 산화막에 대한 손실을 최소화하여 전기적 특성을 높일 수 있도록 한 반도체소자의 듀얼 게이트 형성방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법은, 고전압 소자 형성 영역과 코아 영역을 갖는 반도체기판 상에, 소자분리영역을 한정하는 패드 질화산화막을 형성하는 단계와, 패드 질화산화막에 의해 한정된 영역의 반도체기판에 트렌치 소자분리막을 형성하는 단계와, 고전압 소자 형성 영역의 상기 패드 질화산화막을 제거하는 단계와, 고전압 소자 형성 영역의 반도체기판 상에 고전압용 게이트 산화막을 형성하는 단계와, 코아 영역에 형성된 패드 질화산화막을 제거하는 단계, 및 코아 영역의 반도체기판 상에, 고전압용 게이트산화막보다 얇은 코아 영역용 게이트 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 있어서, 상기 반도체기판 상에 패드 질화산화막을 형성하는 단계는, 상기 반도체기판의 전면에 산화막을 형성하는 단계와, 상기 산화막을 질소를 포함하는 가스 분위기 내에서 어닐링하는 단계, 및 소자분리영역이 노출되도록 상기 패드 질화산화막을 패터닝하는 단계를 포함하여 이루어질 수 있다.
이때, 상기 산화막을 질소를 포함하는 분위기에서 어닐링하는 단계는 NO와 N2의 혼합가스를 사용하여 진행할 수 있다. 이때, 상기 NO 가스가 전체 가스 부피의 20% 이상 포함된 가스를 사용할 수 있다.
상기 고전압용 게이트 산화막을 형성하는 단계는, 750 ~ 850℃의 온도에서 산화막을 형성하는 단계와, 900 ~ 950℃의 온도에서 질소가스(N2)를 이용하여 어닐링하는 단계로 이루어질 수 있다.
그리고, 상기 코아 영역용 게이트 산화막을 형성하는 단계는, 650 ~ 750℃의 온도에서 산화막을 형성하는 단계와, 800 ~ 900℃의 온도에서 NO와 N2의 혼합 가스 분위기 내에서 어닐링하는 단계로 이루어질 수 있다. 이때, 상기 혼합 가스의 부피 중 NO 가스를 20% 이하로 혼합하는 것이 바람직하다.
상기 반도체기판 상에 형성된 패드 질화산화막의 두께는 80 ∼ 100Å일 수 있다.
본 발명에 의한 반도체소자의 듀얼 게이트 형성방법에 의하면, 고전압 소자 형성 영역과 코아 영역을 갖는 반도체기판 상에 고전압용 게이트 산화막을 성장시키기 전에, 미리 코아 영역에 패드 질화산화막을 형성함으로써, 고전압용 게이트 산화막 성장 공정 시, 코아 영역은 패드 질화산화막이 산화막 성장을 억제하는 역할을 하여 고전압용 게이트 산화막이 거의 성장되지 않게 되며, 이로 인하여 추후 코아 영역에 형성된 고전압용 게이트 산화막 제거 시 코아 영역 하부의 필드 산화막에 대한 손실을 최소화 할 수 있게 되는 것이다.
삭제
삭제
삭제
삭제
이하, 첨부한 도면을 참고로, 본 발명에 의한 반도체소자의 듀얼 게이트 형성방법의 일 실시예에 대해 상세히 설명하고자 한다. 다만, 본 발명의 권리 범위가 이에 한하여 정해지는 것은 아니며, 하나의 예시로 제시된 것이다.
도 1a 내지 도 1f는 본 발명에 의한 반도체소자의 듀얼 게이트 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
도 1a를 참조하면, 고전압 소자 형성 영역과 코아 영역을 갖는 반도체 기판(100) 상에 패드 질화산화막(110)을 형성한 다음 활성영역 상에만 남도록 패터닝한 후에, 이를 마스크로 하여 노출된 반도체기판(100)을 일정 깊이 식각하여 트렌치(미도시함)를 형성한다. 이때, 상기 패드 질화산화막(110)은 고전압 소자 형성 영역과 코아 영역을 갖는 반도체기판(100) 상에 습식 열산화막을 80 ~ 100Å 정도의 두께로 성장시킨 다음, 850℃ 이상의 온도에서 NO와 N2를 전체 중 NO 가스가 20% 이상 되게 희석된 희석가스 분위기 내에서 20분 이상 어닐을 진행하여 형성하게 된다.
한편, 상기 패드 질화산화막(110)은 추후 소자분리막 형성 시, 스트레스를 완충시키는 패드 역할을 할 뿐만 아니라, 고전압용 게이트 산화막 성장 시에 패드 질화산화막(110)에 의해 코아 영역 상부에는 고전압용 게이트 산화막이 성장되는 것을 억제하는 역할 또한 하게 된다.
상기 트렌치(미도시함)가 형성된 결과물 상에 트렌치를 매립하는 절연 물질을 증착하고 CMP 공정 등으로 평탄화하여 소자분리막(120)을 형성한다.
도 1b를 참조하면, 상기 코아 영역에 제1 감광막(130)을 형성한 다음, 이를 마스크로 고전압 소자 형성 영역의 패드 질화산화막(110)을 제거한다.
도 1c를 참조하면, 상기 고전압 소자 형성 영역의 패드 질화산화막(110)이 제거된 결과물 전체에 고전압용 게이트 산화막(140)을 형성하게 된다. 이때, 상기 고전압용 게이트 산화막(140)은 750 ~ 850℃의 온도에서 습식산화를 진행하여 열산화막을 성장시킨 다음, 900 ~ 950℃의 온도에서 20 ~ 60분 동안 N2 어닐 공정을 진행하여 형성하게 되며, 이에 따라, 상기 고전압용 게이트 산화막(140)의 특성이 향상되게 된다.
한편, 상기 고전압용 게이트 산화막(140) 성장 시에, 코아 영역에서는 패드 질화산화막(110)에 의해 산화막이 성장되는 것이 억제되어 고전압용 게이트 산화막(140)이 거의 성장되지 않게 된다.
도 1d를 참조하면, 상기 고전압용 게이트 산화막(140)이 형성된 고전압 소자 형성 영역을 제2 감광막(150)에 의해 마스킹한 다음, 제2 감광막(150)을 식각 마스크로 이용하여 코아 영역의 패드 질화산화막(도 1c의 110)을 제거한다.
도 1e를 참조하면, 상기 제2 감광막을 제거한 다음, 결과물 전체에 세정 공정을 진행하여 이전 공정 시 발생된 이물질 또는 파티클 등을 제거하게 된다.
도 1f를 참조하면, 상기 세정공정을 진행한 결과물 전체에 코아 영역용 게이트 산화막(160)을 성장시킨다. 이때, 상기 코아 영역용 게이트 산화막(160)은 650 ~ 750℃의 온도에서 습식산화를 진행하여 열산화막을 성장시킨 다음, 800 ~ 900℃의 온도에서 20 ~ 60분 동안 NO와 N2를 전체 중 NO 가스가 20% 이하로 되게 희석된 분위기 내에서 어닐을 진행하여 형성하게 되며, 이에 따라, 상기 코아 영역용 게이트 산화막(160)의 특성을 향상시킬 수 있게 된다.
한편, 상기 고전압용 게이트 산화막(140) 상부에도 코아 영역용 게이트 산화막(160)이 약간 성장하게 되어 고전압용 게이트 산화막(140)의 두께를 조금 더 두껍게 형성하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
삭제
이상에서 설명한 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법을 이용하게 되면, 코아 영역에 미리 형성된 패드 질화산화막에 의해 고전압용 게이트 산화막이 거의 형성되지 않게 되며, 이에 따라, 코아 영역의 필드 산화막에 대한 손실을 최소화하여 게이트 산화막의 열화를 막게 되며, 그 결과, 소자의 동작 특성을 향상시키고, 신뢰성을 높이는 효과를 갖는다.

Claims (8)

  1. 고전압 소자 형성 영역과 코아 영역을 갖는 반도체기판 상에, 소자분리영역을 한정하는 패드 질화산화막을 형성하는 단계;
    상기 패드 질화산화막에 의해 한정된 영역의 반도체기판에 트렌치 소자분리막을 형성하는 단계;
    상기 고전압 소자 형성 영역의 상기 패드 질화산화막을 제거하는 단계;
    상기 고전압 소자 형성 영역의 반도체기판 상에 고전압 소자용 게이트 산화막을 형성하는 단계;
    상기 코아 영역에 형성된 패드 질화산화막을 제거하는 단계; 및
    상기 코아 영역의 반도체기판 상에, 상기 고전압 소자용 게이트 산화막보다 얇은 코아 영역용 게이트 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  2. 제1항에 있어서,
    상기 반도체기판 상에 패드 질화산화막을 형성하는 단계는,
    상기 반도체기판의 전면에 산화막을 형성하는 단계,
    상기 산화막을 질소를 포함하는 가스 분위기 내에서 어닐링하는 단계, 및
    소자분리영역이 노출되도록 상기 패드 질화산화막을 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  3. 제2항에 있어서,
    상기 산화막을 질소를 포함하는 분위기에서 어닐링하는 단계는,
    NO와 N2의 혼합가스를 사용하여 진행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  4. 제1항에 있어서,
    상기 고전압용 게이트 산화막을 형성하는 단계는,
    750 ~ 850℃의 온도에서 산화막을 형성하는 단계와,
    900 ~ 950℃의 온도에서 질소가스(N2)를 이용하여 어닐링하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  5. 제1항에 있어서,
    상기 코아 영역용 게이트 산화막을 형성하는 단계는,
    650 ~ 750℃의 온도에서 산화막을 형성하는 단계와,
    800 ~ 900℃의 온도에서 NO와 N2의 혼합 가스 분위기 내에서 어닐링하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  6. 제5항에 있어서,
    상기 혼합 가스의 부피 중 NO 가스를 20% 이하로 혼합하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  7. 제1항 또는 제2항에 있어서,
    상기 반도체기판 상에 형성된 패드 질화산화막의 두께는 80 ∼ 100Å인 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
  8. 제3항에 있어서,
    상기 산화막을 질소를 포함하는 분위기에서 어닐링하는 단계에서,
    상기 NO 가스가 전체 가스 부피의 20% 이상 포함된 가스를 사용하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
KR1020030004921A 2003-01-24 2003-01-24 반도체소자의 듀얼 게이트 형성방법 KR100954419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030004921A KR100954419B1 (ko) 2003-01-24 2003-01-24 반도체소자의 듀얼 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030004921A KR100954419B1 (ko) 2003-01-24 2003-01-24 반도체소자의 듀얼 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20040067691A KR20040067691A (ko) 2004-07-30
KR100954419B1 true KR100954419B1 (ko) 2010-04-26

Family

ID=37357181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030004921A KR100954419B1 (ko) 2003-01-24 2003-01-24 반도체소자의 듀얼 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100954419B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948477B1 (ko) * 2003-05-14 2010-03-17 주식회사 하이닉스반도체 반도체 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004968A (ko) * 1999-06-30 2001-01-15 김영환 반도체 소자의 게이트 산화막 형성 방법
JP2002100683A (ja) * 2000-07-21 2002-04-05 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20020066480A (ko) * 2001-02-12 2002-08-19 삼성전자 주식회사 반도체 소자 제조방법
KR20020066629A (ko) * 2001-02-13 2002-08-21 삼성전자 주식회사 반도체 소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004968A (ko) * 1999-06-30 2001-01-15 김영환 반도체 소자의 게이트 산화막 형성 방법
JP2002100683A (ja) * 2000-07-21 2002-04-05 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20020066480A (ko) * 2001-02-12 2002-08-19 삼성전자 주식회사 반도체 소자 제조방법
KR20020066629A (ko) * 2001-02-13 2002-08-21 삼성전자 주식회사 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR20040067691A (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
JP4168073B2 (ja) 集積回路においてトレンチアイソレーション構造を形成する方法
JP5707098B2 (ja) 半導体デバイスの絶縁
JP2007110096A5 (ko)
KR100748905B1 (ko) 반도체 장치의 트렌치 분리 방법
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US20020111046A1 (en) Semiconductor device fabricating method
US7271066B2 (en) Semiconductor device and a method of manufacturing the same
US6927114B2 (en) Method for fabricating a high voltage dual gate device
KR20010037460A (ko) 반도체 소자 제조방법
KR100954419B1 (ko) 반도체소자의 듀얼 게이트 형성방법
US6333218B1 (en) Method of etching contacts with reduced oxide stress
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100451320B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100929426B1 (ko) 반도체 소자의 듀얼 게이트 산화막 형성 방법
KR100327604B1 (ko) 트렌치 격리영역 형성방법
KR100283469B1 (ko) 반도체소자제조방법
US6753237B1 (en) Method of shallow trench isolation fill-in without generation of void
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000065984A (ko) 반도체 장치의 트렌치 소자분리 방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR20020018875A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20100078251A (ko) 반도체 소자의 제조방법
KR20010025923A (ko) 얕은 트렌치 소자분리 방법
KR20070001740A (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20040001903A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 10