KR100939780B1 - 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법 - Google Patents

박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법 Download PDF

Info

Publication number
KR100939780B1
KR100939780B1 KR1020070135600A KR20070135600A KR100939780B1 KR 100939780 B1 KR100939780 B1 KR 100939780B1 KR 1020070135600 A KR1020070135600 A KR 1020070135600A KR 20070135600 A KR20070135600 A KR 20070135600A KR 100939780 B1 KR100939780 B1 KR 100939780B1
Authority
KR
South Korea
Prior art keywords
thin film
pattern
forming
semiconductor device
insulating
Prior art date
Application number
KR1020070135600A
Other languages
English (en)
Other versions
KR20090067813A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135600A priority Critical patent/KR100939780B1/ko
Publication of KR20090067813A publication Critical patent/KR20090067813A/ko
Application granted granted Critical
Publication of KR100939780B1 publication Critical patent/KR100939780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 박막 패턴 형성방법 및 이를 이용한 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체기판 상부에 상호 이격하는 다수의 하지층을 형성하는 단계와, 상기 하지층이 형성된 반도체기판 상에 상기 인접한 하지층들 사이의 공간 및 이에 인접한 하지층 일부를 노출시키는 절연 패턴을 형성하는 단계와, 상기 절연 패턴을 포함한 반도체기판 상에 박막을 형성하는 단계 및 상기 절연 패턴의 측면 부분에만 잔류하도록 상기 박막을 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 패턴 형성방법 및 이를 이용한 반도체 소자의 제조방법{Thin film pattern forming method and fabrication method of semiconductor device using the same}
본 발명은 반도체 소자의 박막 패턴 형성방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 미세 크기의 박막 패턴을 형성할 수 있는 반도체 소자의 박막 패턴 형성방법 및 반도체 소자의 제조방법.
반도체 소자의 고집적화가 진행됨에 따라, 작은 셀 면적, 또는, 작은 칩 면적 내에 더 많은 패턴을 구현하기 위한 다양한 방법들이 제안되고 있다.
한 예로서, 짧은 파장의 광원을 이용함으로써, 패턴의 임계 치수를 감소시키고 있고, 이에 따라, 작은 셀 면적, 또는, 칩 면적 내에 더 많은 수의 패턴을 집적시키고 있다.
한편, 고집적 반도체 소자를 구현함에 있어서, 패턴의 임계 치수를 낮추는 것도 중요하지만, 상·하 패턴들 간의 안정적인 콘택을 확보하는 것도 필수적이다. 이것은 패턴의 미세화가 달성되더라도, 하부 패턴과 상부 패턴 간의 안정적인 콘택이 이루어지지 않거나, 또는, 그들 간의 콘택 저항이 증가되면, 소자의 신뢰성 및 고속 구동을 얻지 못하기 때문이다.
그런데, 반도체 소자의 고집적화가 진행됨에 따라 패턴들의 크기가 감소하게 되면서, 이로 인해 콘택의 크기 또한 감소하는 현상이 발생하고 있다.
이러한 현상은 상변화 기억 소자(Phase change memory device)에도 발생하고 있는데, 자세하게는, 반도체 소자의 고집적화로 인하여 상변화 기억 소자의 크기가 점점 작아짐에 따라, 상기 상변화막과 접촉하면서 상변화막의 결정 상태 변화에 직접적인 영향을 주는 전극 중의 하나인 히터용 도전패턴(이하, "히터"라 칭함)의 크기 또한 감소하고 있는 실정이다.
일반적으로, 현재 진행되고 있는 노광 공정으로는 상기 히터를 70~90nm 크기까지 형성할 수 있지만, 그 이하의 크기를 갖는 히터를 형성하는 데는 공정의 한계에 다다르고 있는 실정이다.
다시말하면, 반도체 소자의 고집적화로 인하여 상기 콘택홀을 형성하기 위한 사진 공정 및 식각 공정의 한계가 다다르게 되면서 히터의 크기를 감소시키는데에 그 제한이 따르고 있는 것이다.
더욱이, 상기 히터가 형성되는 콘택홀의 크기가 작아질수록 상기 콘택홀은 반도체 기판에서 서로 다른 크기로 불균일하게 형성하게 되고, 이는 곧 상기 히터를 불균일하게 형성시키는 원인이 되면서, 상변화에 필요한 프로그래밍 전류 분포가 불균일해지는 현상을 야기시키고 있다.
즉, 넓은 크기를 갖는 히터 부분에서는 높은 프로그래밍 전류가 요구되며, 상기 좁은 크기를 갖는 히터 부분에서는 낮은 프로그래밍 전류가 요구된다.
이처럼, 위치별로 필요로 하는 프로그래밍 전류가 다르기 때문에 일정한 프로그래밍 전류가 공급되더라도 히터와 상변화막 간의 접촉 면적이 좁은 부분에서는 과도한 상변화가 일어나며, 상기 히터와 상변화막 간의 접촉 면적이 넓은 부분에서는 상변화가 제대로 일어나지 않는 현상이 발생하게 된다.
한편, 상변화막과 히터 간의 접촉 면적을 감소시키기 위한 방안으로 상기 콘택홀 내에 히터 대신 상변화막을 형성하는 공정이 진행되고 있다.
그러나, 상기에 전술한 바와 같이, 상기 콘택홀의 크기를 감소시키는데에 그 한계가 있기 때문에, 상기 콘택홀 내에 플러그 형태로 형성되는 상변화막의 크기 또한 감소시키는 것에는 어려움이 따르고 있다.
본 발명은 작은 크기의 박막 패턴을 균일하게 형성할 수 있는 반도체 소자의 박막 패턴 형성방법 및 이를 이용한 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명은, 반도체기판 상부에 상호 이격하는 다수의 하지층을 형성하는 단계; 상기 하지층이 형성된 반도체기판 상에 상기 인접한 하지층들 사이의 공간 및 이에 인접한 하지층 일부를 노출시키는 절연 패턴을 형성하는 단계; 상기 절연 패턴을 포함한 반도체기판 상에 박막을 형성하는 단계; 및 상기 절연 패턴의 측면 부분에만 잔류하도록 상기 박막을 식각하는 단계;를 포함하는 반도체 소자의 박막 패턴 형성방법을 제공한다.
여기서, 상기 하지층은 스위칭 소자인 것을 포함한다.
상기 박막은 상변화 물질로 형성하는 것을 포함한다.
또한, 본 발명은, 제1방향으로 연장하고, 상기 제1방향에 교차된 제2방향으로 이격하여 배치된 다수의 활성영역을 갖는 반도체기판의 상기 각 활성영역 상에 상호 이격하는 다수의 스위칭 소자를 형성하는 단계; 상기 스위칭 소자를 덮도록 반도체기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 제2방향으로 연장하면서 상기 인접한 하지층들 사이의 공간 및 이에 인접한 하지층 일부를 노출시키는 절연 패턴을 상호 이격하면서 형성하는 단계; 상기 절연 패턴의 측벽에 박막 패턴을 형성하는 단계; 상기 박막 패턴들 사이의 공간 부분이 매립되도록 제2절연막을 형성하는 단계; 및 상기 제2방향을 따라 상기 박막 패턴들과 콘택하도록 배선을 형성하는 단계;를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 스위칭 소자는 상기 제1방향에 따라 10∼50㎚의 폭을 갖으며, 상기 제2방향에 따라 10∼50㎚의 폭을 갖도록 형성하는 것을 포함한다.
상기 절연 패턴은 50∼200㎚의 폭을 갖으면서, 상기 절연 패턴에 의해 노출되는 인접한 하지층들 사이의 공간 및 이에 인접한 하지층 일부분의 폭은 50∼200㎚이 되도록 형성하는 것을 포함한다.
상기 절연 패턴의 측벽에 박막 패턴을 형성하는 단계는, 상기 절연 패턴이 형성된 반도체기판 상에 박막을 증착하는 단계; 상기 박막 상에 상기 제2방향으로 연장하면서 상기 절연 패턴 부분 및 상기 절연 패턴의 측면에 형성된 박막 부분을 가리되, 상기 절연 패턴의 측면에 형성된 박막 부분을 가리는 부분이 볼록한 형상인 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 가려지지 않은 박막 부분을 식각하는 단계; 상기 마스크 패턴을 제거하여 상기 절연 패턴 상부에 형성된 박막을 노출시키는 단계; 및 상기 노출된 박막을 CMP하는 단계;로 구성되는 것을 포함한다.
상기 마스크 패턴의 볼록한 형상 부분은 제1방향에 따라 10∼50㎚의 폭을 갖으며, 제2방향에 따라 10∼50㎚의 폭을 갖는 것을 포함한다.
상기 배선은 비트라인인 것을 포함한다.
본 발명은 박막의 증착 두께를 이용하여 박막 패턴을 형성함으로써, 균일하게 상변화 패턴을 형성할 수 있다.
따라서, 본 발명은 상변화에 필요한 프로그래밍 전류 분포를 균일화시킬 수 있고, 그래서, 센싱 마진을 높일 수 있는 잇점이 있다.
또한, 본 발명은 상변화 패턴의 크기를 감소시킬 수 있으므로, 이를 통해, 상기 상변화 패턴과 콘택하는 전극 간의 접촉 면적을 감소시킬 수 있고, 그래서, 프로그래밍 전류를 작게 가져갈 수 있게 된다.
게다가, 본 발명은 상변화막의 증착 두께로 상변화 패턴의 크기를 조절할 수 있으므로, 공정의 한계 없이 상변화 패턴을 형성할 수 있게 된다.
본 발명은, 절연 패턴이 형성된 반도체기판 상에 박막을 증착한 후, 상기 절연 패턴의 측벽에 박막 패턴이 형성하도록 상기 박막을 식각한다.
이처럼, 본 발명은 절연 패턴을 적용하고, 상기 박막의 증착 두께를 이용하는 것을 통해 미세 크기의 박막 패턴을 균일하게 형성할 수 있다.
바람직하게, 본 발명은 하지층과 절연 패턴이 형성된 반도체기판 상에 박막으로 상변화막을 증착하고, 상기 절연패턴의 측벽에 상기 하지층과 콘택하는 상변화 패턴이 형성하도록 상기 상변화막을 식각하는 것을 통해서, 상기 상변화막의 증착 두께에 해당하는 크기의 상변화 패턴을 형성할 수 있게 된다.
이와 같이, 본 발명은 상변화막의 증착 두께를 이용하여 상변화 패턴을 형성할 수 있게 되므로, 이를 통해, 콘택홀 내에 상변화 패턴을 형성하는 종래 기술 대 비 안정적이면서 균일한 형태를 갖는 미세 크기의 상변화막 패턴을 형성할 수 있게 된다.
따라서, 본 발명은 상변화에 필요한 프로그래밍 전류 분포를 균일하게 할 수 있고, 그래서, 센싱 마진을 높일 수 있게 된다.
게다가, 본 발명은 상변화 패턴의 크기를 작게 형성할 수 있어, 이를 통해, 상변화 패턴과 콘택하는 전극 간의 접촉 면적을 감소시킬 수 있고, 그래서, 상변화의 프로그래밍 전류를 작게 가져갈 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 박막 패턴 형성방법 및 이를 이용한 반도체 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 참조하여 설명하면 다음과 같다.
본 발명의 바람직한 실시예에서는 반도체 소자의 제조방법 중에서 상변화 기억 소자의 제조방법에 대해 도시하고, 설명하도록 한다.
도 2a 내지 도 2e는 도 1a 내지 도 1e의 X-X'선을 따라 자른 공정별 단면도이다.
도 1a 내지 도 2a를 참조하면, 제1방향(101)으로 연장하고 상기 제1방향(101)에 교차된 제2방향(102)으로 이격하는 다수의 활성영역(100A)을 갖는 반도체기판(100)을 마련한 후, 상기 반도체기판의 각 활성 영역(100A) 상에 상호 이격하는 다수의 스위칭 소자(120)를 형성한다.
상기 스위칭 소자(120)는 상기 제1방향(101)에 따라 10∼50㎚의 폭을 갖으며, 상기 제2방향(102)에 따라 10∼50㎚의 폭을 갖도록 형성한다. 상기 스위칭 소자(120)들 간의 이격 거리는 10∼50㎚이 되도록 한다.
미설명된 도면 부호 110은 산화막을 나타낸다.
도 1b 및 도 2b를 참조하면, 상기 스위칭 소자(120)가 형성된 반도체기판(100) 상에 제1절연막을 증착한 후, 상기 제1절연막을 식각하여 상기 제2방향(102)으로 연장하면서 상기 인접한 하지층(120)들 사이의 공간 및 이에 인접한 하지층 일부를 노출시키는 절연 패턴(130)을 상호 이격하면서 형성한다.
상기 절연 패턴(130)은 50∼200㎚의 폭(131)을 갖도록 형성하고, 상기 절연 패턴에 의해 노출되는 부분의 폭(132), 즉, 상기 인접한 하지층들 사이의 공간 및 이에 인접한 하지층의 일부분이 포함된 부분의 폭은 50∼200㎚이 되도록 한다.
도 1c 및 도 2c를 참조하면, 상기 절연 패턴(130)이 형성된 반도체기판(100) 상에 상변화 물질로 박막(이하, "상변화막"이라 칭함, 140)을 형성한다.
상기 상변화막(140) 상에 상기 제2방향(102)으로 연장하면서 상기 절연 패턴(130) 부분 및 상기 절연 패턴(130)의 측면 부분에 형성된 상변화막(140) 부분을 가리는 마스크 패턴(150)을 형성한다.
바람직하게, 상기 절연 패턴(130)과 동일한 폭을 갖는 라인 타입으로 형성되며, 상기 절연 패턴(130)의 측면에 형성되면서 상기 스위칭 소자(130)의 상부에 형성된 상변화막(140) 부분을 가리는 부분이 볼록한 형상인 마스크 패턴(150)을 형성한다.
상기 마스크 패턴(150)은 상기 마스크 패턴의 볼록한 부분이 제1방향에 따라 10∼50㎚의 폭(151)을 갖으며, 제2방향에 따라 10∼50㎚의 폭(152)을 갖도록 형성한다.
한편, 도 3에 도시된 바와 같이, 상기 마스크 패턴(150)은, 상기 스위칭 소자(120) 상부에 형성된 절연 패턴(130) 및 상기 절연 패턴의 측면 부분에 형성된 상변화막(140) 부분을 가리는 아일랜드(island) 타입으로 형성할 수 있다.
상기 마스크 패턴(150)의 볼록한 부분에 의해 가려진 상변화막의 폭 부분이 후속의 상변화 패턴의 크기, 즉, 상변화 패턴의 폭이 된다.
도 1d 및 도 2d를 참조하면, 상기 마스크 패턴에 의해 가려지지 않은 상변화막 부분을 식각한 후, 상기 마스크 패턴을 공지된 공정에 따라 제거하여 상기 절연 패턴 상에 형성된 상변화막(140) 부분을 노출시킨다.
그런다음, 상기 노출된 상변화막(140)을 화학적 기계적 연마(Chemical Mechanical Polishing; 이하, "CMP"라 칭함)하여 상기 절연 패턴(130)의 측벽에 상기 스위칭 소자(120)와 콘택하는 상변화 패턴(160)을 형성한다.
다음으로, 상기 상변화 패턴(160)이 형성된 상기 절연 패턴(130)들 사이의 공간 내에 제2절연막(170)을 형성한다.
한편, 상기 마스크 패턴을 제거한 후에, 상기 제2절연막(170)을 증착하고 나서, 그리고, 상기 제2절연막(170)과 상기 상변화막(140)을 CMP하는 것을 통해 상변화 패턴(160)을 형성할 수 있다.
이와 같이, 상기 상변화 패턴(160)은 상기 상변화막(140)의 증착 두께로 인 하여 그 크기가 결정되므로, 작은 크기의 상변화 패턴을 형성할 수 있게 된다.
도 1e 및 도 2e를 참조하면, 상기 제2방향(102)에 따라 상기 상변화 패턴(160)들과 콘택하도록 상기 배선(180)을 형성한다. 상기 배선(180)은 비트라인으로 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자의 박막 패턴 형성방법을 이용한 반도체 소자를 제조한다.
전술한 바와 같이, 본 발명은 상변화막의 증착 두께로 상변화 패턴의 크기를 결정할 수 있기 때문에, 종래 대비 상변화 패턴의 크기를 감소시킬 수 있다.
또한, 본 발명은 상변화막의 증착 두께로 상변화 패턴의 크기를 결정하기 때문에, 공정의 한계 없이 상변화 패턴의 크기를 조절할 수 있게 된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 박막 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법을 설명하기 위한 공정별 평면도.
도 2a 내지 도 2e는 도 1a 내지 도 1e를 X-X'선에 따라 자른 공정별 단면도.
도 3은 본 발명의 실시예에 따른 또 다른 마스크 패턴을
* 도면의 주요 부분에 대한 부호의 설명 *
100: 반도체기판 100A: 활성영역
101: 제1방향 102: 제2방향
110: 산화막 120: 스위칭 소자
130: 절연 패턴 131: 절연패턴 폭
132: 절연 패턴에 의해 노출된 영역의 폭
140: 상변화막 150: 마스크 패턴
151,152: 볼록한 부분의 마스크 패턴 폭
160: 상변화 패턴 170: 제2절연막
180: 배선

Claims (9)

  1. 반도체기판 상부에 산화막을 형성하는 단계;
    상기 산화막 내에 상호 이격하는 다수의 하지층을 형성하는 단계;
    상기 하지층이 형성된 반도체기판 상부에 2개의 하지층들로 이루어진 한 쌍의 하지층들 사이의 산화막 부분 및 상기 산화막 부분에 인접한 각 하지층의 일측 부분을 노출시키는 절연 패턴을 형성하는 단계;
    상기 절연 패턴의 표면 및 상기 노출된 산화막 부분과 각 하지층의 일측 부분 상에 박막을 형성하는 단계; 및
    상기 박막이 상기 절연 패턴의 측면 부분에만 상기 하지층과 각각 직접적으로 콘택하는 패턴 형상으로 잔류되도록, 상기 박막을 식각하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 박막 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 하지층은 스위칭 소자인 것을 특징으로 하는 반도체 소자의 박막 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 박막은 상변화 물질로 형성하는 것을 특징으로 하는 반도체 소자의 박막 패턴 형성방법.
  4. 제1방향으로 연장하고, 상기 제1방향에 교차된 제2방향으로 이격하여 배치된 다수의 활성영역을 갖는 반도체기판 상부에 산화막을 형성하는 단계;
    상기 산화막 내에 상기 각 활성영역 상에 상호 이격 배치되는 다수의 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자를 덮도록 반도체기판 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막을 식각하여, 상기 제2방향으로 연장하면서 하나의 활성 영역 상에 배치된 2개의 스위칭 소자들로 이루어진 한 쌍의 스위칭 소자들 사이의 산화막 부분 및 상기 산화막 부분에 인접한 각 스위칭 소자의 일측 부분을 노출시키는 절연 패턴을 상호 이격하면서 형성하는 단계;
    상기 절연 패턴의 측벽에 상기 스위칭 소자와 각각 직접적으로 콘택하는 박막 패턴을 형성하는 단계;
    상기 박막 패턴들 사이의 공간 부분이 매립되도록 제2절연막을 형성하는 단계; 및
    상기 제2방향을 따라 상기 박막 패턴들과 콘택하도록 배선을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 스위칭 소자는 상기 제1방향에 따라 10∼50㎚의 폭을 갖으며, 상기 제2방향에 따라 10∼50㎚의 폭을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 절연 패턴은 50∼200㎚의 폭을 갖으면서, 상기 절연 패턴에 의해 노출되는 산화막 부분 및 상기 산화막 부분에 인접한 각 스위칭 소자의 일측 부분의 폭은 50∼200㎚이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 절연 패턴의 측벽에 박막 패턴을 형성하는 단계는,
    상기 절연 패턴이 형성된 반도체기판 상부에 박막을 증착하는 단계;
    상기 박막 상에 상기 제2방향으로 연장하면서 상기 절연 패턴 부분 및 상기 절연 패턴의 측면에 형성된 박막 부분을 가리되, 상기 절연 패턴의 측면에 형성된 박막 부분을 가리는 부분이 볼록한 형상인 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴에 의해 가려지지 않은 박막 부분을 식각하는 단계;
    상기 마스크 패턴을 제거하여 상기 절연 패턴 상면에 형성된 박막 부분을 노출시키는 단계; 및
    상기 노출된 박막 부분을 CMP하는 단계;
    로 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 마스크 패턴의 볼록한 형상 부분은 제1방향에 따라 10∼50㎚의 폭을 갖으며, 제2방향에 따라 10∼50㎚의 폭을 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 4 항에 있어서,
    상기 배선은 비트라인인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070135600A 2007-12-21 2007-12-21 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법 KR100939780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135600A KR100939780B1 (ko) 2007-12-21 2007-12-21 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135600A KR100939780B1 (ko) 2007-12-21 2007-12-21 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법

Publications (2)

Publication Number Publication Date
KR20090067813A KR20090067813A (ko) 2009-06-25
KR100939780B1 true KR100939780B1 (ko) 2010-02-04

Family

ID=40995486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135600A KR100939780B1 (ko) 2007-12-21 2007-12-21 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법

Country Status (1)

Country Link
KR (1) KR100939780B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701157B1 (ko) * 2005-12-08 2007-03-28 한국전자통신연구원 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
KR20070050107A (ko) * 2004-09-27 2007-05-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상변화 물질을 포함하는 나노와이어 전기 소자
US20070152205A1 (en) 2005-12-29 2007-07-05 Industrial Technology Research Institute Semiconductor memory device, phase change memory device, and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070050107A (ko) * 2004-09-27 2007-05-14 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상변화 물질을 포함하는 나노와이어 전기 소자
KR100701157B1 (ko) * 2005-12-08 2007-03-28 한국전자통신연구원 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
US20070152205A1 (en) 2005-12-29 2007-07-05 Industrial Technology Research Institute Semiconductor memory device, phase change memory device, and method of fabricating the same

Also Published As

Publication number Publication date
KR20090067813A (ko) 2009-06-25

Similar Documents

Publication Publication Date Title
US7291556B2 (en) Method for forming small features in microelectronic devices using sacrificial layers
TWI503863B (zh) 包含緊密間距接點的半導體結構及其形成方法
CN109065547B (zh) 三维存储器的制作方法
CN109494192B (zh) 半导体元件以及其制作方法
US20120171867A1 (en) Method for fabricating fine pattern by using spacer patterning technology
CN114141781A (zh) 三维存储器件中的阶梯形成
JP2023143931A (ja) ３次元メモリデバイス内の階段構造およびそれを形成するための方法
KR20080074529A (ko) 반도체 소자의 콘택 형성 방법
KR100939780B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR100920051B1 (ko) 상변화 기억 소자의 제조방법
KR100920049B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100920050B1 (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR20090067817A (ko) 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100245091B1 (ko) 반도체 소자의 도전배선 형성방법
KR20100088292A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100382545B1 (ko) 반도체 소자의 제조방법
KR100791012B1 (ko) 반도체 소자의 콘택 형성 방법
KR100979226B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR20030089569A (ko) 엠아이엠 캐패시터 형성방법
KR100382557B1 (ko) 반도체 소자의 형성 방법
KR970003718B1 (ko) 금속배선 형성방법
CN116249342A (zh) 一种半导体结构的制备方法、半导体结构和半导体存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee