CN116249342A - 一种半导体结构的制备方法、半导体结构和半导体存储器 - Google Patents

一种半导体结构的制备方法、半导体结构和半导体存储器 Download PDF

Info

Publication number
CN116249342A
CN116249342A CN202111478194.2A CN202111478194A CN116249342A CN 116249342 A CN116249342 A CN 116249342A CN 202111478194 A CN202111478194 A CN 202111478194A CN 116249342 A CN116249342 A CN 116249342A
Authority
CN
China
Prior art keywords
etching
mask
barrier layer
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111478194.2A
Other languages
English (en)
Inventor
于业笑
陈龙阳
刘忠明
孔忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111478194.2A priority Critical patent/CN116249342A/zh
Priority to PCT/CN2022/070829 priority patent/WO2023103139A1/zh
Priority to US17/807,837 priority patent/US20230180464A1/en
Publication of CN116249342A publication Critical patent/CN116249342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，所述方法包括：提供衬底；衬底包括：有源区；在衬底上依次沉积第一介质层和第一阻挡层；在第一阻挡层上形成包括第一刻蚀图形的第一掩膜；其中，第一刻蚀图形包括：沿第一方向延伸的沟槽和均匀分布的刻蚀孔；其中，沟槽穿过刻蚀孔，刻蚀孔的深度大于沟槽的深度；沿第一刻蚀图形进行刻蚀，去除第一阻挡层，将第一介质层刻蚀形成导电槽。本申请能够以较少的光罩次数形成新颖的半导体结构，以进行金属布线。

Description

一种半导体结构的制备方法、半导体结构和半导体存储器
技术领域
本申请涉及半导体工艺领域，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。
背景技术
随着半导体技术的不断发展，集成电路不断追求高速度、高集成密度和低功耗。因而，集成电路中半导体器件结构尺寸也在不断微缩。
现有的半导体结构越来越难以满足发展的需要，半导体结构需要不断推陈出新，设计更多新颖的半导体结构。
发明内容
本申请实施例期望提出一种半导体结构的制备方法、半导体结构和半导体存储器，能够以较少的光罩次数形成新颖的导电槽结构。
本申请的技术方案是这样实现的：
本申请实施例提供一种半导体结构的制备方法，所述方法包括：
提供衬底；所述衬底包括：有源区；
在所述衬底上依次沉积第一介质层和第一阻挡层；
在所述第一阻挡层上形成包括第一刻蚀图形的第一掩膜；其中，所述第一刻蚀图形包括：沿第一方向延伸的沟槽和均匀分布的刻蚀孔；其中，所述沟槽穿过所述刻蚀孔，所述刻蚀孔的深度大于所述沟槽的深度；
沿所述第一刻蚀图形进行刻蚀，去除所述第一阻挡层，将所述第一介质层刻蚀形成导电槽。
本申请实施例还提供一种半导体结构，所述半导体结构由上述方案中的制备方法制备而成。
本申请实施例还提供一种半导体存储器，包括上述方案中的半导体结构。
由此可见，本申请实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，能够在所提供的衬底上依次沉积第一介质层和第一阻挡层；而后，在第一阻挡层上形成包括第一刻蚀图形的第一掩膜，其中，第一刻蚀图形包括沿第一方向延伸的沟槽和均匀分布的刻蚀孔，沟槽穿过刻蚀孔，刻蚀孔的深度大于沟槽的深度；而后，沿第一刻蚀图形进行刻蚀，去除第一阻挡层，并将第一介质层刻蚀形成导电槽。对应于第一刻蚀图形，最终形成的导电槽也包括了沟槽和刻蚀孔，这样，导电槽中的沟槽提供了金属布线的埋入区域，导电槽中的刻蚀孔则提供了金属布线与有源区的接触点，而刻蚀形成第一刻蚀图形仅需要两次光罩；从而，以较少的光罩次数形成了可以进行金属布线的新颖半导体结构，为半导体工艺提供了新的选择。
附图说明
图1为本申请实施例提供的一种半导体结构制备方法的流程图一；
图2为本申请实施例提供的一种半导体结构制备方法的示意图一；
图3A为本申请实施例提供的一种半导体结构制备方法的示意图二；
图3B为本申请实施例提供的一种半导体结构制备方法的示意图三；
图4为本申请实施例提供的一种半导体结构制备方法的示意图四；
图5A为本申请实施例提供的一种半导体结构制备方法的示意图五；
图5B为本申请实施例提供的一种半导体结构制备方法的示意图六；
图6为本申请实施例提供的一种半导体结构制备方法的流程图二；
图7A为本申请实施例提供的一种半导体结构制备方法的示意图七；
图7B为本申请实施例提供的一种半导体结构制备方法的示意图八；
图8为本申请实施例提供的一种半导体结构制备方法的示意图九；
图9为本申请实施例提供的一种半导体结构制备方法的流程图三；
图10为本申请实施例提供的一种半导体结构制备方法的示意图十；
图11A为本申请实施例提供的一种半导体结构制备方法的示意图十一；
图11B为本申请实施例提供的一种半导体结构制备方法的示意图十二；
图12为本申请实施例提供的一种半导体结构制备方法的流程图四；
图13A为本申请实施例提供的一种半导体结构制备方法的示意图十三；
图13B为本申请实施例提供的一种半导体结构制备方法的示意图十四；
图14A为本申请实施例提供的一种半导体结构制备方法的示意图十五；
图14B为本申请实施例提供的一种半导体结构制备方法的示意图十六；
图15A为本申请实施例提供的一种半导体结构制备方法的示意图十七；
图15B为本申请实施例提供的一种半导体结构制备方法的示意图十八；
图16A为本申请实施例提供的一种半导体结构制备方法的示意图十九；
图16B为本申请实施例提供的一种半导体结构制备方法的示意图二十；
图17A为本申请实施例提供的一种半导体结构制备方法的示意图二十一；
图17B为本申请实施例提供的一种半导体结构制备方法的示意图二十二；
图18A为本申请实施例提供的一种半导体结构制备方法的示意图二十三；
图18B为本申请实施例提供的一种半导体结构制备方法的示意图二十四；
图19A为本申请实施例提供的一种半导体结构制备方法的示意图二十五；
图19B为本申请实施例提供的一种半导体结构制备方法的示意图二十六；
图20A为本申请实施例提供的一种半导体结构制备方法的示意图二十七；
图20B为本申请实施例提供的一种半导体结构制备方法的示意图二十八；
图21为本申请实施例提供的一种半导体结构制备方法的流程图五；
图22A为本申请实施例提供的一种半导体结构制备方法的示意图二十九；
图22B为本申请实施例提供的一种半导体结构制备方法的示意图三十；
图23A为本申请实施例提供的一种半导体结构制备方法的示意图三十一；
图23B为本申请实施例提供的一种半导体结构制备方法的示意图三十二；
图24为本申请实施例提供的一种半导体结构制备方法的流程图六；
图25A为本申请实施例提供的一种半导体结构制备方法的示意图三十三；
图25B为本申请实施例提供的一种半导体结构制备方法的示意图三十四；
图26A为本申请实施例提供的一种半导体结构制备方法的示意图三十五；
图26B为本申请实施例提供的一种半导体结构制备方法的示意图三十六；
图27为本申请实施例提供的一种半导体结构制备方法的流程图七；
图28为本申请实施例提供的一种半导体结构制备方法的示意图三十七；
图29为本申请实施例提供的一种半导体存储器的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图和实施例对本申请的技术方案进一步详细阐述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体元件，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。其中，晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
动态存储器的发展追求高速度、高集成密度、低功耗等性能指标，随着半导体器件结构尺寸的微缩，尤其是在关键尺寸小于15nm的DRAM制造过程中，现有结构所遇到的技术壁垒越来越明显。因此，在现有结构的基础上，开发出更多新颖的结构，是打破现有技术壁垒的有利手段。
图1是本申请实施例提供的半导体结构的制备方法的一个可选的流程示意图，将结合图1示出的步骤进行说明。
S101、提供衬底；衬底包括：有源区。
本申请实施例中，图2为前视剖面图，如图2所示，衬底00中包括了有源区01，其中，有源区01的材料可以是经过掺杂的硅(Si)。半导体设备可以对衬底00进行掺杂，在衬底00中构造出有源区01。
需要说明的是，衬底是用于半导体加工的洁净单晶薄片，其具有特定晶面和适当电学、光学和机械特性。半导体结构均在衬底上加工而成。衬底的材料可以是单晶硅，也可以是其他单晶化合物半导体。
S102、在衬底上依次沉积第一介质层和第一阻挡层。
本申请实施例中，继续参考图2，半导体设备可以在衬底00上依次沉积第一介质层10和第一阻挡层20。
需要说明的是，阻挡层用于根据需要形成向下转移的图案(pattern)，以及在刻蚀中对不需要刻蚀的区域进行保护。
本申请实施例中，第一介质层10的材料可以包括氮化硅(SiN)和氧化硅(SiO)，氮化硅层覆盖于氧化硅层之上。第一阻挡层20的材料可以是SOH(Spin-on Hardmasks，旋涂硬掩模)。
S103、在第一阻挡层上形成包括第一刻蚀图形的第一掩膜；其中，第一刻蚀图形包括：沿第一方向延伸的沟槽和均匀分布的刻蚀孔；其中，沟槽穿过刻蚀孔，刻蚀孔的深度大于沟槽的深度。
本申请实施例中，图3A和图3B分别为前视剖面图和俯视图，如图3A和图3B所示，半导体设备可以在第一阻挡层20上形成包括第一刻蚀图形的第一掩膜301。其中，第一刻蚀图形包括了沿第一方向Y延伸的沟槽302和均匀分布的刻蚀孔303。
本申请实施例中，沟槽302穿过了刻蚀孔303。刻蚀孔303的深度大于沟槽302的深度，例如，刻蚀孔303的位置可以暴露出第一阻挡层20，而沟槽302的位置则不会暴露出第一阻挡层20。
本申请实施例中，刻蚀孔303的形状为圆形；每个刻蚀孔303的直径大于沿第一方向Y延伸的沟槽302的宽度，且每个刻蚀孔303的投影覆盖至多一个有源区01。如图4所示例，在DRAM中，有源区01表征为阵列排布的条形结构，其与沟槽302投影相交，两者之间存在一定的夹角。刻蚀孔303的深度大于沟槽302的深度，则在刻蚀孔303的投影位置可以暴露出有源区01，从而形成与有源区01的接触点。因此，每个刻蚀孔303的直径大于沟槽302的宽度，可与有源区01形成较大的接触点；同时，每个刻蚀孔303的投影仅覆盖至多一个有源区01，避免所形成的接触点同时接触多个有源区01而造成短路。
S104、沿第一刻蚀图形进行刻蚀，去除第一阻挡层，将第一介质层刻蚀形成导电槽。
本申请实施例中，在形成了包括第一刻蚀图形的第一掩膜之后，半导体设备可以沿第一刻蚀图形进行刻蚀，将第一阻挡层去除，并将第一介质层刻蚀形成导电槽。图5A和图5B分别为前视剖面图和俯视图，如图5A和图5B所示，第一介质层10被刻蚀形成导电槽101。
对应于第一刻蚀图形，导电槽101包括了沿第一方向Y延伸的沟槽102和均匀分布的刻蚀孔103；其中，沟槽102穿过了刻蚀孔103；刻蚀孔103的位置暴露出有源区01，而沟槽102的位置则不会暴露出有源区01；每个刻蚀孔103的直径大于沟槽102的宽度。
本申请实施例中，半导体设备可以先沿第一刻蚀图形先刻蚀第一阻挡层20，将第一刻蚀图形转移到第一阻挡层20上；再沿第一阻挡层20上的第一刻蚀图形继续刻蚀，去除第一阻挡层20，并将第一介质层10刻蚀形成导电槽101。这样，体现了第一阻挡层的保护和缓冲的作用。
可以理解的是，本申请实施例先在衬底00上依次沉积第一介质层10和第一阻挡层20；再在第一阻挡层20上形成包括了第一刻蚀图形的第一掩膜301；而后，沿着第一刻蚀图形进行刻蚀，去除第一阻挡层20，并将第一介质层10刻蚀形成导电槽101。由于第一刻蚀图形包括了沿第一方向Y延伸的沟槽302和均匀分布的刻蚀孔303，其中，沟槽302穿过刻蚀孔303，刻蚀孔303的深度大于沟槽302的深度。因此，对应于第一刻蚀图形，导电槽101包括了沿第一方向Y延伸的沟槽102和均匀分布的刻蚀孔103，其中，沟槽102穿过了刻蚀孔103，刻蚀孔103的位置暴露出有源区01，而沟槽102的位置则不会暴露出有源区01。这样，沟槽102提供了金属布线的埋入区域，刻蚀孔103则提供了金属布线与有源区的接触点，而形成第一刻蚀图形仅需要两次光罩。从而，以较少的光罩次数形成了可以进行金属布线的新颖半导体结构，为半导体工艺提供了新的选择。
同时，通过控制刻蚀孔的形状和大小，可以在不造成短路的情况下，增大接触点的面积，使得金属布线与有源区形成更好的电接触，这样，降低了接触电阻，减小了接触不良的风险，从而提高了半导体器件的性能。
在本申请的一些实施例中，图1示出的S104之后，还包括图6示出的S105～S106，将结合各步骤进行说明。
S105、填充导电槽，形成导电层。
本申请实施例中，图7A和图7B分别为前视剖面图和俯视图，结合图5A、图5B、图7A和图7B，半导体设备可以在导电槽101中填充电介质，形成导电层111。
导电层111填充了沟槽102和刻蚀孔103，而刻蚀孔103的位置暴露出有源区01，而沟槽102的位置则不会暴露出有源区01。因此，在刻蚀孔103的对应位置，导电层111与有源区01形成电接触；而在沟槽102的对应位置，导电层111与有源区01之间被剩余的第一介质层10阻隔，未形成电接触。
在本申请实施例中，在导电槽101中所填充的电介质包括了金属隔离层和金属层。由于金属材料若直接和有源区接触，会向有源区中扩散，破坏有源区的电特性。因此，半导体设备可以先在刻蚀孔103中沉积金属隔离层，以阻挡金属材料向有源区01中扩散；而后，在金属隔离层上沉积金属层，填充导电槽101的剩余空间，从而形成导电层111。其中，金属层的材料可以是钨(W)或铜(Cu)，金属隔离层的材料可以是氮化钛(TiN)。
S106、覆盖导电层，沉积第二介质层。
本申请实施例中，图8为前视剖面图，如图8所示，形成了导电层111之后，半导体设备可以覆盖导电层111，沉积第二介质层40，将导电层111与其他区域隔离绝缘。其中，第二介质层40的材料可以是氮化硅。
可以理解的是，在导电槽中填充电介质，形成导电层。导电层在刻蚀孔的位置与有源区接触，能够与有源区形成更好的电接触，这样，降低了接触电阻，减小了接触不良的风险，从而提高了半导体器件的性能。
在本申请的一些实施例中，可以通过图9示出的S201～S204来实现图1示出的S103，将结合各步骤进行说明。
S201、在第一阻挡层上沉积第一掩膜。
本申请实施例中，图10为前视剖面图，如图10所示，半导体设备可以在第一阻挡层20上沉积第一掩膜30。第一掩膜30可以是SiARC(Si Anti-Refle ction Coating，含硅抗反射涂层)，其主要材料是有机硅氧烷(organosiloxane)。
S202、刻蚀第一掩膜，形成沿第一方向延伸的沟槽；沟槽的深度小于第一掩膜的厚度。
本申请实施例中，图11A和图11B分别为前视剖面图和俯视图，结合图10、图11A和图11B，半导体设备可以对第一掩膜30进行刻蚀，形成沿第一方向Y延伸的沟槽302。其中，沟槽302间隔设置；沟槽302的深度小于第一掩膜的厚度，即沟槽302没有贯穿第一掩膜30。
S203、刻蚀第一掩膜，形成均匀分布的刻蚀孔；刻蚀孔贯穿第一掩膜。
本申请实施例中，结合图11A、图11B、图3A和图3B，在形成沟槽302后，半导体设备可以再次对第一掩膜30进行刻蚀，形成均匀分布的刻蚀孔303。其中，沟槽302穿过刻蚀孔303；刻蚀孔303贯穿了第一掩膜30，暴露出第一阻挡层20，即刻蚀孔303的深度大于沟槽302的深度。每个刻蚀孔303的直径大于沟槽302的宽度。
S204、沟槽和刻蚀孔组成第一刻蚀图形，从而形成包括第一刻蚀图形的第一掩膜。
本申请实施例中，如图3A和图3B所示，沟槽302和刻蚀孔303组成了第一刻蚀图形，从而形成了包括第一刻蚀图形的第一掩膜301。
可以理解的是，通过两次刻蚀，分别在第一掩膜30上形成沟槽302和刻蚀孔303，组成第一刻蚀图形。这样，利用第一掩膜30形成最终需要的第一刻蚀图形，避免了直接对第一介质层进行刻蚀而造成的损伤风险，从而提高了良率。
在本申请的一些实施例中，可以通过图12示出的S301～S304来实现图9示出的S202，将结合各步骤进行说明。
S301、在第一掩膜上依次沉积第二阻挡层和第三阻挡层。
本申请实施例中，图13A和图13B分别为前视剖面图和俯视图，如图13A和图13B所示，半导体设备可以在第一掩膜30上依次沉积第二阻挡层50和第三阻挡层60。第二阻挡层50和第三阻挡层60的材料可以包括：SiON(氮氧化硅)和SOH。
需要说明的是，阻挡层用于根据需要形成向下转移的图案，以及在刻蚀中对不需要刻蚀的区域进行保护。
S302、刻蚀第三阻挡层，形成沿第一方向延伸的心轴；心轴间隔设置。
本申请实施例中，半导体设备可以刻蚀刻蚀第三阻挡层，形成沿第一方向延伸的心轴，其中，心轴间隔设置。
在本申请实施例中，如图13A和图13B所示，半导体设备可以先通过光刻工艺在第三阻挡层60上形成第二掩膜70，第二掩膜70的形状表征为沿第一方向Y延伸的第二刻蚀图形。而后，半导体设备可以沿第二刻蚀图形刻蚀第三阻挡层60，形成图14A和图14B中所示的心轴601。心轴601沿第一方向Y延伸，且间隔设置。
S303、覆盖心轴的侧面形成侧墙。
本申请实施例中，半导体设备可以覆盖心轴的侧面形成侧墙。
在本申请实施例中，图15A和图15B分别为前视剖面图和俯视图，如图15A和图15B所示，半导体设备可以先采用ALD(Atomic Layer Deposition，原子层沉积)工艺沉积硬掩膜层61，以覆盖第二阻挡层50与心轴601。
而后，图16A和图16B分别为俯视图和前视剖面图，如图16A和图16B所示，半导体设备可以在硬掩膜层61间的空隙填充入第三介质层62，第三介质层62在后续的刻蚀中作为阻挡层。
而后，半导体设备可以对硬掩膜层61进行回刻，去除硬掩膜层61的顶部直到暴露心轴601，保留硬掩膜层61的侧部作为侧墙611，如图17A和图17B所示。侧墙611同样沿第一方向Y延伸。
S304、以侧墙为掩膜进行刻蚀，去除第二阻挡层，将第一掩膜刻蚀形成沿第一方向延伸的沟槽。
本申请实施例中，半导体设备能够以侧墙为掩膜进行刻蚀，去除第二阻挡层，并将第一掩膜刻蚀形成沿第一方向延伸的沟槽。
在本申请实施例中，参考图17A和图17B，侧墙611中间剩余有心轴601。半导体设备可以首先使用高选择比的刻蚀速率进行刻蚀，去除侧墙611中间剩余的心轴601，这里，高选择比是指心轴601的材料的刻蚀速率远大于其他材料的刻蚀速率，得到的结构如图18A和图18B所示。
而后，半导体设备能够以侧墙611为掩膜，刻蚀第二阻挡层50，形成如图19A和图19B所示的第一中间结构501，并暴露出第一掩膜30。如图19B所示，第一中间结构501与侧墙611同样沿第一方向Y延伸，第一中间结构501的间隙处暴露出了第一掩膜30。
而后，半导体设备能够以第一中间结构501为掩膜，对第一掩膜30进行刻蚀，得到如图20A和19B所示的结构。在第一中间结构201的间隙处，第一掩膜30被刻蚀形成了沟槽302。
而后，半导体设备可以将剩余的第一中间结构501清除，从而得到如图11A和图11B所示的结构。
可以理解的是，本申请实施例中，半导体设备在沉积了第二阻挡层50和第三阻挡层60后，先通过光刻工艺形成第二掩膜70，并沿第二掩膜70刻蚀形成心轴601；而后，覆盖心轴601的侧面形成侧墙611；最后，以侧墙611为掩膜，刻蚀形成沟槽302。由于侧墙611形成在心轴601的间隔区域，其间距小于心轴601之间的间距。因此，以侧墙611为掩膜所形成的沟槽302，其宽度也小于心轴601之间的间距。这样，即使光刻工艺限制了所能达到的关键尺寸，也能够借助心轴601形成了关键尺寸更小的沟槽302，扩展了半导体设备所能达到的工艺尺寸限度。
在本申请的一些实施例中，可以通过S3021～S3022来实现图12示出的S302，将结合各步骤进行说明。
S3021、在第三阻挡层上形成第二掩膜；第二掩膜包括沿第一方向延伸的第二刻蚀图形。
本申请实施例中，半导体设备可以首先在第三阻挡层上形成第二掩膜。其中，第二掩膜可以通过光刻工艺获得。图13A和图13B示例出了第二掩膜，分别是俯视图和前视剖面图，如图13A和图13B所示，第三阻挡层60上形成了第二掩膜70，第二掩膜70的第二刻蚀图形沿第一方向Y延伸。
S3022、沿第二刻蚀图形刻蚀第三阻挡层，形成沿第一方向延伸的心轴。
本申请实施例中，半导体设备在形成了第二掩膜70后，可以沿第二刻蚀图形刻蚀第三阻挡层60，形成图14A和图14B中所示的心轴601；心轴601同样沿第一方向Y延伸。
在本申请的一些实施例中，可以通过S3031～S3032来实现图12示出的S303，将结合各步骤进行说明。
S3031、沉积硬掩膜层；硬掩膜层覆盖第二阻挡层和心轴。
本申请实施例中，如图15A和图15B所示，半导体设备可以先采用ALD工艺沉积硬掩膜层61，以覆盖第二阻挡层50与心轴601。
S3032、对硬掩膜层进行回刻，去除硬掩膜层的顶部直到暴露心轴，保留硬掩膜层的侧部作为侧墙。
本申请实施例中，半导体设备在沉积了硬掩膜层61后，可以对硬掩膜层61进行回刻，去除硬掩膜层61的顶部直到暴露心轴601，保留硬掩膜层61的侧部作为侧墙611，如图17A和图17B所示。
在本申请的一些实施例中，可以通过S3041～S3043来实现图12示出的S304，将结合各步骤进行说明。
S3041、去除侧墙中间的心轴。
本申请实施例中，参考图17A和图17B，侧墙611中间剩余有心轴601。半导体设备可以首先使用高选择比的刻蚀速率进行刻蚀，去除侧墙611中间剩余的心轴601，得到的结构如图18A和图18B所示。
S3042、以侧墙为掩膜，刻蚀第二阻挡层，形成第一中间结构。
本申请实施例中，半导体设备去除了侧墙611中间剩余的心轴601后，能够以侧墙611为掩膜，刻蚀第二阻挡层50，形成如图19A和18B所示的第一中间结构501，并暴露出第一掩膜30。如图19B所示，第一中间结构501沿第一方向Y延伸，第一中间结构501的间隙处暴露出了第一掩膜30。
S3043、以第一中间结构为掩膜，刻蚀第一掩膜，形成沿第一方向延伸的沟槽。
本申请实施例中，半导体设备形成了图19B示出的第一中间结构501后，能够以第一中间结构501为掩膜，按照刻蚀速率比，对第一掩膜30进行刻蚀，形成图11A和图11B示出的沟槽302，沟槽302沿第一方向Y延伸。
在本申请的一些实施例中，可以通过图21示出的S401～S403来实现图9示出的S203，将结合各步骤进行说明。
S401、在第一掩膜上沉积第四阻挡层；第四阻挡层覆盖沿第一方向延伸的沟槽。
本申请实施例中，图22A和图22B分别为前视剖面图和俯视图，如图22A和图22B所示，在第一掩膜30上形成了沿第一方向Y延伸的沟槽302后，半导体设备可以在第一掩膜30上沉积第四阻挡层80；第四阻挡层80覆盖沟槽302。
需要说明的是，阻挡层用于根据需要形成向下转移的图案，以及在刻蚀中对不需要刻蚀的区域进行保护。
S402、在第四阻挡层上形成第三掩膜；第三掩膜包括均匀分布的第三刻蚀图形。
本申请实施例中，如图22A和图22B所示，在沉积了第四阻挡层80后，半导体设备可以通过光刻工艺，在第四阻挡层80上形成第三掩膜90。第三掩膜90上包括了均匀分布的第三刻蚀图形，第三刻蚀图形具体表征为均匀分布的刻蚀孔901；刻蚀孔901可以将第三掩膜90贯穿，显露出第四阻挡层80。
本申请实施例中，在形成第三掩膜90的过程中，需要将第三刻蚀图形与下方的沟槽302对准，使得第三刻蚀图形的投影图案和沟槽302能够组成第一刻蚀图形，即刻蚀孔901的投影图案能够被沟槽302穿过。
本申请实施例中，刻蚀孔901的形状为圆形。每个刻蚀孔901的直径大于沟槽302的宽度，因此，最终可与有源区01形成较大的接触点。每个刻蚀孔901的投影覆盖至多一个有源区01，因此，可避免所形成的接触点同时接触多个有源区01而造成短路。
S403、沿第三刻蚀图形进行刻蚀，去除第四阻挡层，将第一掩膜刻蚀形成均匀分布的刻蚀孔。
本申请实施例中，结合图22A、图22B、图3A和图3B，半导体设备可以沿第三刻蚀图形进行刻蚀，将第四阻挡层80去除，并在第一掩膜30上刻蚀形成均匀分布的刻蚀孔303。
本申请实施例中，图23A和图23B分别为前视剖面图和俯视图，如图23A和图23B所示，半导体设备可以先沿第三刻蚀图形刻蚀第四阻挡层80，形成第二中间结构801，第二中间结构801上包括了刻蚀孔802，也就是说，将第三刻蚀图形转移到第四阻挡层80上。而后，半导体设备能够以第二中间结构801为掩膜进行刻蚀，在将第一掩膜30贯穿，形成如图3B所示的刻蚀孔303。
需要说明的是，第四阻挡层80可以由氮氧化硅、SOH和氧化硅等多种不同材料构成。在加工过程中，可以利用不同材料的性质，对第四阻挡层80进行多次刻蚀速率比不同的刻蚀，以控制刻蚀孔的深度达到预期。
可以理解的是，对准于沟槽302，在第一掩膜30上形成刻蚀孔303，以组成第一刻蚀图形。利用第四阻挡层80的材料性质，对第四阻挡层80进行多次刻蚀速率比不同的刻蚀，可以控制刻蚀孔的深度，从而最终在刻蚀孔的对应位置暴露出有源区，形成有效的有源区接触点。同时，选用合适的光罩，控制刻蚀孔303的大小，可以在不造成短路的情况下，增大最终所形成接触点的面积，使得金属布线与有源区形成更好的电接触，这样，降低了接触电阻，减小了接触不良的风险，从而提高了半导体器件的性能。
在本申请的一些实施例中，可以通过S4031～S4032来实现图21示出的S403，将结合各步骤进行说明。
S4031、沿第三刻蚀图形刻蚀第四阻挡层，形成第二中间结构。
本申请实施例中，如图23A和图23B所示，半导体设备可以先沿第三刻蚀图形刻蚀第四阻挡层80，形成第二中间结构801，即将第三刻蚀图形转移到第四阻挡层80上。
S4032、以第二中间结构为掩膜进行刻蚀，将第一掩膜贯穿，形成均匀分布的刻蚀孔。
本申请实施例中，半导体设备能够继续以第二中间结构801为掩膜进行刻蚀，在将第一掩膜30贯穿，形成如图3B所示的刻蚀孔303。
在本申请的一些实施例中，可以通过图24示出的S501～S502来实现图1示出的S104，将结合各步骤进行说明。
S501、沿第一刻蚀图形刻蚀第一阻挡层，形成第三中间结构。
本申请实施例中，图25A和图25B分别为前视剖面图和俯视图，结合图3A、图3B、图25A和图25B，半导体设备可以沿第一刻蚀图形301刻蚀第一阻挡层20，将第一刻蚀图形301转移到第一阻挡层20上，形成第三中间结构201。对应于第一刻蚀图形301，第三中间结构201同样包括了沟槽和刻蚀孔，刻蚀孔的深度大于沟槽的深度。
S502、以第三中间结构为掩膜刻蚀第一介质层，在刻蚀孔的投影位置贯穿第一介质层，暴露有源区，以及，在沟槽的投影位置刻蚀部分第一介质层，从而将第一介质层刻蚀形成导电槽。
本申请实施例中，图26A和图26B分别为前视剖面图和俯视图，如图26A和图26B所示，半导体设备可以继续以第三中间结构201为掩膜刻蚀第一介质层10，在刻蚀孔的投影位置贯穿第一介质层10，暴露出有源区01，同时，在沟槽的投影位置刻蚀掉部分第一介质层10，这样，便将第一介质层10刻蚀形成导电槽101。而后，半导体设备可以使用高选择比的刻蚀速率进行刻蚀，去除掉残余的第三中间结构201，这里，高选择比是指第三中间结构201的材料的刻蚀速率远大于其他材料的刻蚀速率，得到的结构如图5A和图5B所示。
在本申请的一些实施例中，可以通过图27示出的S601～S602来实现图6示出的S105，将结合各步骤进行说明。
S601、在导电槽内沉积金属隔离层；金属隔离层覆盖有源区的露出面。
本申请实施例中，参考图5A和图5B，完成导电槽101的加工后，半导体设备可以先在导电槽101的刻蚀孔103中沉积金属隔离层，以阻挡金属材料向有源区01中扩散。金属隔离层的材料可以是氮化钛(TiN)。
S602、沉积金属层；金属层覆盖金属隔离层，且填充导电槽。
本申请实施例中，结合图5A、图5B和图28，在沉积了金属隔离层后，半导体设备可以在金属隔离层上沉积金属层11，填充导电槽101的剩余空间。金属层11的材料可以是钨(W)或铜(Cu)。
S603、研磨金属层，直到导电槽的顶部为止，从而形成导电层。
本申请实施例中，结合图28、图7A和图7B，半导体设备可以对金属层11进行研磨，直到导电槽101的顶部为止，去除掉金属层11高于导电槽101顶部的部分，从而形成图7A和图7B示出的导电层111。
本申请实施例还提供了一种半导体结构08，半导体结构08由前述实施例提供的制备方法制备而成。
本申请实施例还提供了一种半导体存储器09，如图29所示，半导体存储器09至少包括半导体结构08。
在本申请的一些实施例中，图29示出的半导体存储器09至少包括动态随机存取存储器DRAM。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，所述方法包括：
提供衬底；所述衬底包括：有源区；
在所述衬底上依次沉积第一介质层和第一阻挡层；
在所述第一阻挡层上形成包括第一刻蚀图形的第一掩膜；其中，所述第一刻蚀图形包括：沿第一方向延伸的沟槽和均匀分布的刻蚀孔；其中，所述沟槽穿过所述刻蚀孔，所述刻蚀孔的深度大于所述沟槽的深度；
沿所述第一刻蚀图形进行刻蚀，去除所述第一阻挡层，将所述第一介质层刻蚀形成导电槽。
2.根据权利要求1所述的制备方法，其特征在于，所述沿所述第一刻蚀图形进行刻蚀，去除所述第一阻挡层，将所述第一介质层刻蚀形成导电槽之后，所述方法还包括：
填充所述导电槽，形成导电层；
覆盖所述导电层，沉积第二介质层。
3.根据权利要求1所述的制备方法，其特征在于，所述在所述第一阻挡层上形成包括第一刻蚀图形的第一掩膜，包括：
在所述第一阻挡层上沉积第一掩膜；
刻蚀所述第一掩膜，形成沿所述第一方向延伸的沟槽；所述沟槽的深度小于所述第一掩膜的厚度；
刻蚀所述第一掩膜，形成均匀分布的所述刻蚀孔；所述刻蚀孔贯穿所述第一掩膜；
所述沟槽和所述刻蚀孔组成所述第一刻蚀图形，从而形成包括所述第一刻蚀图形的所述第一掩膜。
4.根据权利要求3所述的制备方法，其特征在于，所述刻蚀所述第一掩膜，形成沿所述第一方向延伸的沟槽，包括：
在所述第一掩膜上依次沉积第二阻挡层和第三阻挡层；
刻蚀所述第三阻挡层，形成沿所述第一方向延伸的心轴；所述心轴间隔设置；
覆盖所述心轴的侧面形成侧墙；
以所述侧墙为掩膜进行刻蚀，去除所述第二阻挡层，将所述第一掩膜刻蚀形成沿所述第一方向延伸的所述沟槽。
5.根据权利要求4所述的制备方法，其特征在于，所述刻蚀所述第三阻挡层，形成沿所述第一方向延伸的心轴，包括：
在所述第三阻挡层上形成第二掩膜；所述第二掩膜包括沿所述第一方向延伸的第二刻蚀图形；
沿所述第二刻蚀图形刻蚀所述第三阻挡层，形成沿所述第一方向延伸的所述心轴。
6.根据权利要求4所述的制备方法，其特征在于，所述覆盖所述心轴的侧面形成侧墙，包括：
沉积硬掩膜层；所述硬掩膜层覆盖所述第二阻挡层和所述心轴；
对所述硬掩膜层进行回刻，去除所述硬掩膜层的顶部直到暴露所述心轴，保留所述硬掩膜层的侧部作为所述侧墙。
7.根据权利要求4所述的制备方法，其特征在于，所述以所述侧墙为掩膜进行刻蚀，去除所述第二阻挡层，将所述第一掩膜刻蚀形成沿所述第一方向延伸的所述沟槽，包括：
去除所述侧墙中间的所述心轴；
以所述侧墙为掩膜，刻蚀所述第二阻挡层，形成第一中间结构；
以所述第一中间结构为掩膜，刻蚀所述第一掩膜，形成沿所述第一方向延伸的所述沟槽。
8.根据权利要求3所述的制备方法，其特征在于，所述刻蚀所述第一掩膜，形成均匀分布的所述刻蚀孔，包括：
在所述第一掩膜上沉积第四阻挡层；所述第四阻挡层覆盖沿所述第一方向延伸的所述沟槽；
在所述第四阻挡层上形成第三掩膜；所述第三掩膜包括均匀分布的第三刻蚀图形；
沿所述第三刻蚀图形进行刻蚀，去除所述第四阻挡层，将所述第一掩膜刻蚀形成均匀分布的所述刻蚀孔。
9.根据权利要求8所述的制备方法，其特征在于，所述沿所述第三刻蚀图形进行刻蚀，去除所述第四阻挡层，将所述第一掩膜刻蚀形成均匀分布的所述刻蚀孔，包括：
沿所述第三刻蚀图形刻蚀所述第四阻挡层，形成第二中间结构；
以所述第二中间结构为掩膜进行刻蚀，将所述第一掩膜贯穿，形成均匀分布的所述刻蚀孔。
10.根据权利要求1所述的制备方法，其特征在于，所述沿所述第一刻蚀图形进行刻蚀，去除所述第一阻挡层，将所述第一介质层刻蚀形成导电槽，包括：
沿所述第一刻蚀图形刻蚀所述第一阻挡层，形成第三中间结构；
以所述第三中间结构为掩膜刻蚀所述第一介质层，在所述刻蚀孔的投影位置贯穿所述第一介质层，暴露所述有源区，以及，在所述沟槽的投影位置刻蚀部分所述第一介质层，从而将所述第一介质层刻蚀形成所述导电槽。
11.根据权利要求2所述的制备方法，其特征在于，所述导电层包括：金属隔离层和金属层；所述填充所述导电槽，形成导电层，包括：
在所述导电槽内沉积所述金属隔离层；所述金属隔离层覆盖所述有源区的露出面；
沉积所述金属层；所述金属层覆盖所述金属隔离层，且填充所述导电槽；
研磨所述金属层，直到所述导电槽的顶部为止，从而形成所述导电层。
12.根据权利要求1至11任一项所述的制备方法，其特征在于，
所述刻蚀孔的形状为圆形；
每个所述刻蚀孔的直径大于沿所述第一方向延伸的所述沟槽的宽度；
每个所述刻蚀孔的投影覆盖至多一个有源区。
13.一种半导体结构，其特征在于，所述半导体结构由权利要求1至12任一项所述的制备方法制备而成。
14.一种半导体存储器，其特征在于，包括如权利要求13所述的半导体结构。
15.根据权利要求14所述的半导体存储器，其特征在于，所述半导体存储器至少包括动态随机存取存储器DRAM。
CN202111478194.2A 2021-12-06 2021-12-06 一种半导体结构的制备方法、半导体结构和半导体存储器 Pending CN116249342A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111478194.2A CN116249342A (zh) 2021-12-06 2021-12-06 一种半导体结构的制备方法、半导体结构和半导体存储器
PCT/CN2022/070829 WO2023103139A1 (zh) 2021-12-06 2022-01-07 一种半导体结构的制备方法、半导体结构和半导体存储器
US17/807,837 US20230180464A1 (en) 2021-12-06 2022-06-20 Method for preparing semiconductor structure, semiconductor structure, and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111478194.2A CN116249342A (zh) 2021-12-06 2021-12-06 一种半导体结构的制备方法、半导体结构和半导体存储器

Publications (1)

Publication Number Publication Date
CN116249342A true CN116249342A (zh) 2023-06-09

Family

ID=86622881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111478194.2A Pending CN116249342A (zh) 2021-12-06 2021-12-06 一种半导体结构的制备方法、半导体结构和半导体存储器

Country Status (2)

Country Link
CN (1) CN116249342A (zh)
WO (1) WO2023103139A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614143B2 (en) * 2008-12-03 2013-12-24 Texas Instruments Incorporated Simultaneous via and trench patterning using different etch rates
KR101076881B1 (ko) * 2008-12-26 2011-10-25 주식회사 하이닉스반도체 반도체 소자의 배선 및 형성 방법
CN102637646B (zh) * 2011-02-10 2014-04-23 上海宏力半导体制造有限公司 存储器制备方法
KR20130089120A (ko) * 2012-02-01 2013-08-09 에스케이하이닉스 주식회사 미세 패턴들을 포함하는 반도체 소자 제조방법
CN110233152B (zh) * 2019-07-19 2020-06-12 长江存储科技有限责任公司 一种形成三维存储器的方法及三维存储器

Also Published As

Publication number Publication date
WO2023103139A1 (zh) 2023-06-15

Similar Documents

Publication Publication Date Title
US8697580B2 (en) Method of forming patterns for semiconductor device
TWI327746B (en) Method of forming pitch multipled contacts
KR101102766B1 (ko) 반도체 소자의 제조 방법
CN110581103B (zh) 半导体元件及其制作方法
CN109494192B (zh) 半导体元件以及其制作方法
JP2016033968A (ja) 半導体装置の製造方法
CN116113231A (zh) 半导体结构及其制作方法
CN116169091A (zh) 一种半导体结构的制备方法、半导体结构和半导体存储器
US7666800B2 (en) Feature patterning methods
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US20100052036A1 (en) Memory device and manufacturing method thereof, and semiconductor device
KR20080074529A (ko) 반도체 소자의 콘택 형성 방법
US20230069420A1 (en) Three-dimensional nand memory and fabrication method thereof
CN116249342A (zh) 一种半导体结构的制备方法、半导体结构和半导体存储器
CN114068552A (zh) 半导体器件以及制造该半导体器件的方法
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US20230180464A1 (en) Method for preparing semiconductor structure, semiconductor structure, and semiconductor memory
KR100207519B1 (ko) 반도체 메모리소자 및 이의 제조방법
US20230164983A1 (en) Method for preparing semiconductor structure, semiconductor structure and semiconductor memory
US20100258859A1 (en) Method for fabricating semiconductor device having low contact resistance
KR100906646B1 (ko) 반도체 메모리 소자 및 그 제조방법
WO2023092827A1 (zh) 半导体结构及其制作方法
CN117545274B (zh) 一种半导体结构及其制造方法
KR100721201B1 (ko) 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법
KR100791012B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination