KR100928240B1 - 액정표시장치 및 이를 사용한 전자기기 - Google Patents

액정표시장치 및 이를 사용한 전자기기 Download PDF

Info

Publication number
KR100928240B1
KR100928240B1 KR1020030017118A KR20030017118A KR100928240B1 KR 100928240 B1 KR100928240 B1 KR 100928240B1 KR 1020030017118 A KR1020030017118 A KR 1020030017118A KR 20030017118 A KR20030017118 A KR 20030017118A KR 100928240 B1 KR100928240 B1 KR 100928240B1
Authority
KR
South Korea
Prior art keywords
signal line
gate signal
liquid crystal
voltage
pixel electrode
Prior art date
Application number
KR1020030017118A
Other languages
English (en)
Other versions
KR20030076379A (ko
Inventor
코야마준
에구치신고
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030076379A publication Critical patent/KR20030076379A/ko
Application granted granted Critical
Publication of KR100928240B1 publication Critical patent/KR100928240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은, 마스크 매수를 삭감하기 위해, 게이트금속 소스선을 형성하고, 소스금속 게이트선을 형성한 액정표시장치에 있어서, 게이트선상의 액정의 열화를 방지하는데 있다. 액정표시장치의 비사용 기간에는, 액정의 열화를 방지하는 역전압이 인가된다. 또한, 게이트선을 주사할 때에, 게이트선 구동용 시프트 레지스터에 입력하는 스타트펄스의 폭을 통상의 10배 정도로 하여, 게이트선의 반전기간의 듀티비를 개선한다.
Figure R1020030017118
액정표시장치, 역전압, 게이트선, 시프트 레지스터, 듀티

Description

액정표시장치 및 이를 사용한 전자기기{LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC APPARATUS USING THE SAME}
도 1은 본 발명의 액정표시장치의 타이밍도,
도 2는 본 발명의 액정표시장치의 블록도,
도 3은 액정표시장치의 화소부의 구성도,
도 4는 액정의 인가전압과 투과 광량의 관계도,
도 5는 종래의 액정표시장치의 타이밍도,
도 6은 종래의 액정표시장치의 화소부의 단면도 및 평면도,
도 7은 종래의 액정표시장치의 화소부의 단면도 및 평면도,
도 8은 본 발명의 액정표시장치의 타이밍도,
도 9는 본 발명의 소스신호선 구동회로도,
도 10은 본 발명의 액정표시장치의 제조공정도,
도 11은 본 발명의 액정표시장치의 제조공정도,
도 12는 본 발명의 액정표시장치의 제조공정도,
도 13은 본 발명의 액정표시장치의 제조공정도,
도 14는 본 발명의 게이트 신호선 구동회로도,
도 15는 본 발명의 액정표시장치의 평면도,
도 16은 본 발명의 액정표시장치의 타이밍도,
도 17은 본 발명의 액정표시장치에 사용된 타이밍 제어기의 블록도,
도 18은 본 발명의 액정표시장치를 사용한 전자기기의 도면.
*도면의 주요 부분에 대한 부호의 설명*
302 : 화소 303 : 화소 TFT
304 : 저장용량 305 : 화소전극
본 발명은, 표시장치에 관한 것으로, 특히 유리, 플라스틱 등의 투명기판 상에 형성된 박막트랜지스터(TFT)를 사용한 액정표시장치 및 그 구동방법에 관한 것이다. 또한, 본 발명은 액정표시장치를 사용한 전자기기에 관한 것이다.
최근, 통신기술의 진보에 따라 휴대전화가 보급되고 있다. 나중에는, 더 동화상의 전송이나 보다 많은 정보전달이 예상된다. 한편, 퍼스널컴퓨터도 그 경량화에 의해서, 이동통신에 대응한 제품이 생산되고 있다. 전자수첩으로 시작된 PDA라고 불리는 정보단말도 다수 생산되어 보급되고 있다. 또한, 표시장치의 발전에 의해, 그들 정보휴대기기의 대부분에는 플랫 패널 디스플레이가 장착되어 있다.
게다가, 최근의 기술에서는, 그것들이 사용되는 표시장치로서, 액티브매트릭 스형 표시장치를 사용하는 방향으로 나아가고 있다.
액티브 매트릭스형 표시장치는, 화소마다 TFT를 배치하고, TFT에 의해서 화면을 제어하고 있다. 이러한 액티브 매트릭스형 표시장치는, 패시브 매트릭스형 표시장치와 비교하여, 고성능화, 고화질화, 동화상 대응 등의 장점을 가지고 있다. 따라서, 액정표시장치도 패시브로부터 액티브로 주류가 옮아 갈 것으로 기대된다.
또한, 액티브 매트릭스형의 표시장치 중에서도, 최근, 저온 폴리실리콘을 사용한 표시장치의 제품화가 진행되고 있다. 저온 폴리실리콘으로는 화소뿐만 아니라, 화소부 주위에 구동회로를 일체 형성하는 것이 가능하기 때문에, 표시장치의 소형화나 고선명화가 가능하기 때문에, 차후에는 보급이 더 예상된다.
이 후, 액티브 매트릭스형 액정표시장치의 화소부의 동작에 대해서 설명한다. 도 3은 액티브 매트릭스형 액정표시장치의 구성의 예를 나타낸다. 하나의 화소(302)는, 소스신호선(S1)과, 게이트 신호선(G1)과, 용량선(C1)과, 화소 TFT(303)와, 저장용량(304)으로 구성된다. 그러나, 용량선은 다른 배선 등과 겸용할 수 있으면 반드시 필요하지 않다. 화소 TFT(303)의 게이트전극은, 게이트 신호선(G1)에 접속되고, 화소 TFT(303)의 드레인영역 및 소스영역 중 한쪽은, 소스신호선(S1)에 접속되고, 또 한 쪽은, 저장용량(304) 및 화소전극(305)에 접속되어 있다.
이 화소의 구동방법을 아래에 설명한다. 게이트 신호선(G1)에 신호전압이 입력되어 화소 TFT(303)가 온이 되면, 소스신호선(S1)으로부터 신호전압이 입력되어 저장용량(304)에 전하가 축적된다. 이 축적된 전하에 의해, 화소전극(305)에 전압 이 인가되고, 액정을 삽입한 전극사이에 전압이 인가된다. 이 인가전압에 대응하여 액정의 분자 배향이 변화되어 투과 광량이 제어된다.
인가전압과 투과 광량의 관계를 도 4에 나타낸다. 인가전압을 -Vm∼Vm의 범위로 변화시킴으로써, 투과 광량을 변화시킬 수 있다. 이때, 인가전압이 0일 때, 최대투과 광량 Tmax가 되는 것으로 한다. 여기서, 액정은 일정한 방향의 전계를 계속 가하면, 이온이 한 쪽에 쌓이고, 곧 열화한다는 문제가 있다. 그 때문에 화소에 신호기록을 할 때마다 인가전압의 극성을 반대로 한 구동을 행하는 것이 일반적이다.
도 5는 이 표시장치를 구동하였을 때의 게이트신호전압, 소스신호전압 및 액정에 인가되는 전압의 관계를 나타낸다. 이 도면에서는, 어느 하나의 게이트 신호선과, 어느 하나의 소스신호선에 주목하고, 어느 하나의 화소에서의 액정으로의 인가전압을 나타내고 있다.
게이트 신호선이 선택되고, 액정에 전압이 인가되면, 그 인가전압에 따라서 액정분자의 배향이 변화한다. 이에 따라 투과 광량이 변화되고, 화상의 표시를 행한다. 여기서, 액정에 인가되는 전압은, -V∼V의 범위로 변화되고, 화소에 신호가 기록될 때마다 극성이 반대가 된다. 이때, ｜V｜는, 도 4에서의 ｜Vm｜이하의 값으로 한다.
종래의 액티브 매트릭스형 액정표시장치의 화소부의 단면도의 예를 도 6a에 나타낸다. 화소부(101)에는, 화소 TFT(102)와 저장용량(103)이 형성되어 있다. 여기서, 도면부호 104는 TFT 기판의 절연기판, 105는 화소 TFT(102)의 소스영역 또는 드레인영역, 106은 화소 TFT(102)의 채널영역, 108은 게이트절연막, 107 및 112는 저장용량(103)의 전극으로, 사이에 절연층(109)이 삽입되어 있다. 이때, 전극(107)은 반도체층으로 형성되고, 불순물원소가 도핑되어 있다. 전극(107)은, 화소 TFT(102)의 드레인영역과 접속되어 있다. 또한, 도면부호 215는 게이트 신호선, 210은 소스신호선, 116은 드레인배선, 113은 층간절연막, 118은 화소전극, 119 및 126은 배향막, 120은 액정, 121은 대향기판의 절연기판, 122는 블랙매트릭스(BM), 123은 칼라필터, 124는 평탄화막, 125는 대향전극이다.
이 액티브 매트릭스형 액정표시장치의 제조에 있어서, 그 공정 수를 삭감함으로써, 제조비용의 감소 및 수율의 향상이 진행되어 왔다.
여기서, 사용하는 마스크 매수를 적게 하기 위해서, 드레인 배선(116)에 접속되는 화소전극(118)은, 직접 드레인 배선(116)상에 접촉시킴으로써 도통이 이루어지고 있다.
소스배선(210)은, 드레인 배선(116)이나 화소전극(118)과 같은 층에 패터닝되어 있다. 이 때문에, 소스배선과 화소전극과의 쇼트를 막기 위해서, 소스신호선과 화소전극의 사이는 충분한 공간부분이 있어야 한다. 또한, 이 공간부분으로부터의 광 누설을 막기 위해서, 이 공간부분을 BM으로 덮을 필요가 있다.
이 경우의 화소의 평면도를 도 6b에 나타낸다. 또 이해하기 쉽게 하기 위해서, 화소전극 및 BM을 제거한 영역을 일부 나타내고 있다. 여기서, 도 6a는, 도 6b에 있어서의 A-A'의 단면도에 해당한다. 이때, 도 6a와 동일한 부호의 부분은, 동일한 부분을 나타낸다. 도면부호 210은 소스신호선, 116은 드레인 배선, 215는 게 이트 신호선, 118은 화소전극, 220은 반도체층으로, 도 6a에서 105∼107에 해당한다.
여기서, 소스신호선(210)과 화소전극(118) 사이에는, 공간부분(230)이 설정되고, 소스신호선(210)과 화소전극(118)이 쇼트하는 것을 막고 있다. 이 때문에, 화소전극(118)의 면적을 크게 할 수 없다. 그 때문에 개구율을 크게 할 수 없다. 또한, 이 공간부분(230)으로부터의 광 누설을 막기 위해서, 대향기판 상에 설치된 BM(122)으로 상기 공간부분(230)이 덮여 있다. 여기서, TFT 기판과 대향기판을 접합할 때의 어긋남이나, 빛의 회전 등의 영향을 고려하여, BM이 화소전극의 단부와 겹치도록 해둘 필요가 있다. 이에 따라 개구율이 더 내려간다는 문제가 있다.
그래서, 도 7a에 나타낸 것과 같은 구조를 갖는 표시장치가 제안되었다. 이때, 도 6a 및 도 6b와 동일한 부호의 부분은, 동일한 부분을 나타내고 있다.
도 7a에서, 도면부호 111은 게이트전극, 114는 소스배선, 110은 소스신호선, 115는 게이트 신호선이다.
도 7a에 나타낸 단면도의 표시장치에서는, 소스신호선(110)을 게이트전극(111)과 동시에 형성하고, 또한, 게이트 신호선(115)은, 소스배선(114) 및 드레인 배선(116)과 동시에 형성한다. 여기서, 소스신호선(110)은, 이 소스배선(114)에 의해서 화소 TFT(102)의 소스영역과 접속되어 있다. 이 구성에 의해, 마스크 매수를 늘리지 않고 소스신호선과 게이트 신호선이 형성된 층들을 서로 교환할 수 있다. 이러한 소스신호선과 게이트 신호선의 배치를 역크로스 구조라고 부른다. 이 구조에 의해, 소스신호선(110)이 드레인 배선(116)의 아래 층에 배치되 기 때문에, 소스신호선(110)의 상부에도 화소전극(118)이 형성될 수 있게 되어, 개구율을 증대할 수 있다.
도 7b는 도 7a의 평면도를 나타낸다. 또 이해하기 쉽게 하기 위해서, 화소전극 및 BM을 제거한 영역을 일부 나타내고 있다. 여기서 도 7a는, 도 7b에서의 A-A' 및 B-B'의 단면도에 해당한다. 화소전극(118)을 소스신호선(110)의 위에까지 형성하여 광 누설을 막고 있기 때문에, 대향기판 상에 설치된 BM(122)의 부분은, 도 6b에 비해 감소하고 있다. 이와 같이 하여, 도 6에 비해 개구율이 증대한다.
상기한 역크로스 구조를 사용한 표시장치에서는, 게이트 신호선이 화소전극과 같은 절연표면상에 형성되고, 그 상부에 배향막 및 액정이 형성되는 것으로 한다.
도 5에서, 게이트 신호선 선택신호전압을 V0로 하고, 비선택 신호전압은 -V0 이다. 게이트 신호선의 수를 y로 하면, 게이트 신호선이 선택되어 있는 기간은, 1프레임기간의 약 1/y이므로, y가 많아질수록 선택기간은 짧아지고, 비선택 신호전압이 인가되어 있는 기간의 비율이 많아진다. 그 때문에, 화소가 선택되어 있지 않는 동안은, 줄곧 -V0의 전압이 계속 입력되는 것으로 한다.
표시장치의 규격이 VGA인 경우, 479/480이상의 기간에 -V0가 입력되어 있는 것으로 한다. 이때의 듀티는 0.2% 이하가 된다.
이때, 도 5에 도시한 바와 같이, 소스신호선에 인가되는 전압은, 주기적으로 극성이 반전되고 있기 때문에 액정부분에 영향은 적다. 한편, 게이트 신호선에 입력된 전압은, 상술한 것처럼 일정한 극성을 갖는 경향이 있다. 이러한 게이트 신호선에 입력된 신호전압이, 게이트 신호선의 바로 상부에 배치된 액정부분에 영향을 준다. 이것이, 액정의 열화를 진행시키는 원인이 되고 있다. 이러한 경우에는 열화가 적은 불소계 액정(예를 들면, 멜크사(Merck & Co., Inc.) : Tl213, Tl216 등)을 사용할 필요가 있고, 염가의 시아노계 액정을 사용할 수 없었다.
본 발명은 상기 과제에 대하여, 게이트 신호선에 인가되는 신호전압이 주변의 액정에 주는 영향이 억제된 표시장치를 제조하는 것을 목적으로 한다.
본 발명은, 백라이트를 소등하고 있는 기간, 전면 블랙표시를 행하고 있는 기간 및 전면 화이트표시를 행하고 있는 기간에 액정은 동작시키고, 게이트 신호선상의 액정을 통상 표시시와 다른 듀티로 구동을 행하는 것을 특징으로 한다. 또한, 게이트 신호선상의 액정의 교류구동의 듀티를 상승시키기 위해서, 게이트 신호선 구동회로에 입력하는 스타트펄스의 시간폭을 확대하는 것을 특징으로 한다.
이하에 본 발명의 구성을 나타낸다.
본 발명에 의하면, 액정표시장치는, 절연기판 상에 복수의 소스신호선, 복수의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부 분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 상기 복수의 소스신호선 중 하나에 접속되고, 또 한 쪽은 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극과 상기 게이트 신호선이 같은 절연표면상에 형성되어 있다. 상기 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 행하는 기간, 또는 전면 화이트표시를 행하는 기간에, 통상 표시기간에 소요되는 주 전압과 반대의 전압을 게이트 신호선에 인가한 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 절연기판 상의 복수의 소스신호선, 복수의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 소스배선과, 드레인 배선과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 소스배선에 의해 상기 복수의 소스신호선 중 하나에 접속되고, 또 한 쪽은 드레인배선에 의해 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극, 상 기 게이트 신호선, 소스 배선 및 드레인배선이 같은 절연표면상에 형성되어 있다. 소스신호선은 드레인배선 아래층에 배치된다. 상기 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 행하는 기간, 또는 전면 화이트표시를 행하는 기간에, 통상 표시기간에 소요되는 주 전압과 반대의 전압을 게이트 신호선에 인가한 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 절연기판 상의 복수의 소스신호선, 복수의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 소스배선과, 드레인 배선과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 소스배선에 의해 상기 복수의 소스신호선 중 하나에 접속되고, 또 한 쪽은 드레인배선에 의해 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극, 상기 게이트 신호선, 소스 배선 및 드레인배선이 같은 절연표면상에 형성되어 있다. 소스신호선은 드레인배선 아래층에 배치된다. 상기 복수의 게이트 신호선 중 서로 인접한 2개의 게이트 신호선이, 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택된다.
본 발명에 의하면, 액정표시장치는, 절연기판 상의 복수의 소스신호선, 복수 의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 상기 복수의 소스신호선 중 하나에 접속되고, 또 한 쪽은 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극과 상기 게이트 신호선이 같은 절연표면상에 형성되어 있다. 상기 복수의 게이트 신호선 중 서로 인접한 2개의 게이트 신호선은, 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택된다. 상기 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 행하는 기간, 또는 전면 화이트표시를 행하는 기간에, 표시기간에 소요되는 주 전압과 반대의 전압을 게이트 신호선에 인가한 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 절연기판 상의 복수의 소스신호선, 복수의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 소스배선과, 드레인 배선과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 소스배선에 의해 상기 복수의 소스신 호선 중 하나에 접속되고, 또 한 쪽은 드레인 배선에 의해 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극과 상기 게이트 신호선, 소스배선 및 드레인배선이 같은 절연표면상에 형성되어 있고, 소스신호선이 상기 드레인배선 아래층에 배치된다. 상기 복수의 게이트 신호선 중 서로 인접한 2개의 게이트 신호선은, 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택된다. 상기 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 행하는 기간, 또는 전면 화이트표시를 행하는 기간에, 표시기간에 소요되는 주 전압과 반대의 전압을 게이트 신호선에 인가한 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 절연기판 상의 복수의 소스신호선, 복수의 게이트 신호선 및 복수의 화소를 가지며, 상기 복수의 화소는, 화소 TFT와, 화소전극과, 대향전극과, 상기 화소전극과 상기 대향전극과의 사이에 배치된 액정부분을 가지며, 상기 액정부분은, 제 1 배향막과, 제 2 배향막과, 상기 제 1 배향막과 상기 제 2 배향막에 삽입된 액정을 가지고, 상기 화소 TFT의 게이트전극은, 상기 복수의 게이트 신호선 중 하나와 접속되며, 상기 화소 TFT의 드레인영역과 소스영역과는, 한쪽은 상기 복수의 소스신호선 중 하나에 접속되고, 또 한 쪽은 상기 화소전극에 접속되며, 상기 제 1 배향막은, 상기 화소전극과 상기 액정과의 사이에 배치되고, 상기 제 2 배향막은, 상기 대향전극과 상기 액정의 사이에 배치되며, 상기 화소전극과 상기 게이트 신호선이 같은 절연표면상에 형성되어 있다. 상기 복수의 게이트 신호선 중 서로 인접한 2개의 게이트 신호선은, 적어도 2개 또는 그 이 상의 라인기간 동안 동시에 선택된다.
본 발명에 의하면, 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 하는 기간, 또는 전면 화이트표시를 하는 기간에, 신호선구동회로에 공급하는 클록 펄스를 정지하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 하는 기간, 또는 전면 화이트표시를 하는 기간에, 신호선구동회로에 공급하는 클록 펄스의 주파수를, 표시를 행하는 기간보다 낮게하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 백라이트 소등기간, 전면 블랙표시를 하는 기간, 또는 전면 화이트표시를 하는 기간에, 신호선구동회로에 공급하는 스타트펄스를 하이(Hi) 또는 로우(Lo)로 고정하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 표시를 행하는 기간동안 게이트 신호선에 주로 인가된 반대의 전압을, 백라이트 소등기간, 전면 블랙표시를 하는 기간, 또는 전면 화이트표시를 하는 기간에, 표시기간에서의 역듀티로 인가하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치는, 상기 서로 인접한 2개의 게이트 신호선은, 적어도 2개 바람직하게는, 5라인기간에서 20라인기간 사이에 동시에 선택된 것을 특징으로 한다.
본 발명에 의하면, 상기 액정재료는 시아노계(cyanic) 액정인 것을 특징으로 한다.
본 발명에 의하면, 상기 액정표시장치를 사용하는 것을 특징으로 하는 전자 기기가 제공된다.
이상에 의해, 게이트 신호선상의 액정재료의 열화를 감소하고, 불소계 액정뿐만 아니라, 시아노계 액정재료도 사용할 수 있다.
[발명의 실시예]
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
상술한 바와 같이, 역크로스구조를 사용한 액정표시장치에서는, 표시시에, 게이트 신호선상의 액정재료의 인가전압의 듀티가 0.2%로 낮은 값으로 되어 있다. 본 발명자는, 이 대책으로서, 이하의 2점에 착안하여 대책을 세웠다.
먼저, 첫째로 비표시시의 대응이다. 즉, 종래의 액정표시장치에서는, 표시시에는 액정재료에 어떠한 전압이 인가되어 있지만, 비표시시(백라이트 소등시, 전면 블랙표시시, 전면 화이트표시시 등 사용자가 화상을 기대하지 않을 때)에는 전압이 인가되어 있지 않았다. 따라서, 표시시에 액정으로 치우친 전압이 인가되면, 비표시시에는 그 상태가 유지되고, 두 번째, 표시시에는, 또한 치우친 전압이 인가되어 액정재료의 열화가 더 진행되었다.
그래서, 본 발명자는, 비표시시에는, 표시시와 반대의 전압이 가해지도록 액정을 구동하는 방법을 생각하였다. 도 1a에 도시된 것은, 표시시의 게이트 신호선과 화소전극에 가해지는 전압을 나타낸 것이다. 이것에 대해서는, 종래의 액정표시장치와 마찬가지다. 다음으로, 도 1b에 나타낸 것은, 본 발명의 비표시시에 게이트 신호선과 화소전극에 가해지는 전압을 나타낸 것이다. 화소전극에 가해지는 전압은 종래와 같지만, 게이트전극에는 +V0의 전압이 가해지고 있다. 이와 같이 표시시와 반대의 전압을, 비표시시에 인가함으로써, 액정재료의 열화를 방지하는 것이다. 또한, 게이트 신호선에 인가하는 전압은, 도 16에 나타낸 것 같은 주기적으로 +V0와 -V0가 서로 교환하는 것이나, 도시하지 않았지만, 표시시와 완전히 반대로 99.8%의 듀티를 가지는 것이어도 된다.
또한, 비표시시에 액정표시장치를 그대로 구동하는 것은, 가령 백라이트를 소등하였다고 해도, 전력적으로는 큰 손실이다. 종래의 액정표시장치에서는, 비표시시에는 전원을 끊어 버리기 때문에, 소비전력은 거의 제로이다. 본 발명에서는 그 대책으로서, 아래와 같은 대책을 사용하였다.
도 2는 본 발명의 액정표시장치의 블록도이다. 이 예에서는, 아날로그 방식의 구동회로를 사용한 액정표시장치를 나타내고 있다. 외부로부터 입력되는 것은, 클록, 수직동기신호(VSYNC), 수평동기신호(HSYNC), RGB의 디지털 영상신호이다. 클록, VSYNC, HSYNC로부터, 타이밍 제어기에서는 소스신호선 구동회로, 게이트 신호선 구동회로를 구동하기 위한, 소스 스타트펄스(SSP), 소스클록(SCL), 게이트 스타트펄스(GCL), 게이트클록(GCL)을 생성한다. 또한, 디지털 영상신호는, D/A 컨버터에서 아날로그로 신호로 변환하여, 샘플 앤 홀드(S&H) 회로에서 시간축 신장을 행하고, 소스신호선 구동회로에 입력한다.
도 17에 타이밍 제어기의 블록도를 나타낸다. 타이밍 제어기내에서는, 외부로부터 입력된 클록을 카운트하고, 카운터의 출력을 디코더에 넣어, SSP, SCL, GSP, GCL을 생성하고 있다. 이 부분은, 종래의 액정표시장치에 사용하는 타이밍 제어기에서도 동일하다. 본 발명에서는 그 외에, NAND와 지연회로로 구성되는 회로를 추가하고 있다. 모드절환단자가 Hi일 때에는, 종래의 타이밍 제어기와 동일하지만, Lo인 경우는, 스타트펄스(GSP, SSP)는 Hi로 고정된다. 이것에 의해서, 소스신호선 구동회로, 게이트 신호선 구동회로의 시프트 레지스터 출력은 Hi로 고정된다. 이에 따라서, 게이트 신호선의 전위는 +V0로 할 수 있다.
또한, 지연회로를 통해서, 신호가 NAND 회로에 도달하면, 클록단자(SCL, GCL)는 Lo로 고정된다. 이것에 의해서 시프트 레지스터는, 입출력이 고정되어 전력의 소비가 없어진다. 여기서, 지연회로는, 모드절환신호가 입력되고 나서, 시프트 레지스터가 모든 단(stage)의 주사를 행할 때까지, 클록이 멈추는 것을 기다리기 위함이다. 이상에 따라, 비표시시에 액정에 전압을 인가하여도, 소비전력의 증가를 억제할 수 있다. 또한, 완전히, 클록이 멈추지 않아도, 클록주파수를 하강시킴으로써, 전력을 감소할 수 있다.
다음으로, 제 2 대책에 대해서 서술한다. 제 2 대책은, 표시시에도, 게이트선형의 액정재료에 가해지는 듀티를 상승시키는 방책이다. 도8에 게이트 신호선에 가해지는 전압을 나타낸다. 종래의 액정표시장치와 다른 것은, 게이트 신호선의 전압이 +V0가 되는 기간이 긴 것이다. 여기서는 그 시간을 n라인기간으로 하고, 종래의 액정표시장치의 시간의 n배로 하였다. n의 값으로서는 VGA의 경우, 2이상 수10까지의 값으로 하고, 바람직하게는 5에서 20의 값으로 한다. 화면의 수직라인수가 증감한 경우, 이 값은 화면의 수직라인수에 비례하여 증감시키면 좋다.
이 대책은, 게이트 신호선 구동회로의 스타트펄스의 시간폭을 확대함으로써 실현이 가능하다. 이와 같이 게이트 신호선이 2라인기간 이상 Hi로 되어 있으면, 그 게이트 신호선에 대응한 영상은, 게이트 신호선이 Lo가 되기 전의 데이터가 화소 내에 보존된다. 그 전의 데이터는 일단 보존되지만, 곧 갱신되고, 또한, 액정은 응답속도가 느려져 1라인기간 정도의 시간에서는 응답하지 않기 때문에, 표시에는 나타나지 않는다.
상술한 것처럼, 제 1 또는 제 2 대책을 사용함으로써, 게이트 신호선상의 액정재료의 열화를 감소할 수 있다. 또한, 본 발명에 의해서, 액정재료는 불소계 재료뿐만 아니라, 시아노계 재료로서도 사용할 수 있다.
(실시예 1)
본 실시예에서는, 본 발명의 표시장치의 소스신호선 구동회로의 구성예에 대해서 설명한다. 소스신호선 구동회로의 구성예를 도 9에 나타낸다. 여기서는, 아날로그 방식의 소스신호선 구동회로에 대해서 설명을 하지만, 아날로그 방식뿐만 아니라, 디지털방식의 소스신호선 구동회로를 사용해도 상관없다.
소스신호선 구동회로는, 시프트 레지스터(901)와, 주사방향전환회로(902), NAND회로(903), 버퍼회로(904), 아날로그스위치(905)로 구성되어 있다. 이때, 도 9에서는, 시프트 레지스터(901)로부터의 출력의 하나와 관련된 버퍼회로, 아날로그 스위치 AT만을 도시하지만, 시프트 레지스터(901)로부터의 모든 출력에 대하여, 버퍼회로(904) 및 아날로그스위치(905)가 관련되어 있다.
시프트 레지스터(901)는, 클록된 인버터 및 인버터로 구성되어 있다. 시프트 레지스터(901)에는, 소스신호선 구동회로용 스타트펄스 S_SP가 입력되며, 소스신호선 구동회로용 클록 펄스 S_CLK와 그 극성이 반전한 신호인 소스신호선 구동회로용 반전클록 펄스 S_CLKB에 의해서, 클록된 인버터가 도통상태, 비도통상태로 변화함으로써, NAND(903)로부터 순차로, 버퍼회로(904)에 샘플링펄스를 출력한다.
또한, 주사방향전환회로(902)는, 스위치로 구성되고, 시프트 레지스터(901)의 조작방향을, 도면상에서 좌우로 바꾸는 활동을 한다. 도 9에서는 좌우전환신호 L/R가 Lo의 신호에 대응하는 경우, 시프트레지스터(901)는, 도면상에서 왼쪽에서 오른쪽으로 순차적으로 샘플링펄스를 출력한다. 한편, 좌우전환 신호 L/R이 Hi의 신호에 대응하는 경우, 도면상에서 오른쪽에서 왼쪽으로 순차로 샘플링펄스를 출력한다.
여기서는, 본 실시예에서 설명한 신호제어회로로부터 출력된 디지털 영상신호는 VD는, p신호 분할되어(p는 양의 정수) 입력된다. 즉, p개의 소스신호선에의 출력에 대응하는 신호가 병렬로 입력된다. 샘플링펄스가, 버퍼를 통해, p개의 스테이지의 아날로그스위치(905)에 동시에 입력되면, p분할된 입력신호는 각각 동시에 샘플링된다.
여기서는, x개의 소스신호선에 신호전류를 출력하는 소스신호선 구동회로를 예로 설명하고 있기 때문에, 1수평기간당, x/p개의 샘플링펄스가 순차로, 시프트 레지스터로부터 출력된다. 각 샘플링펄스에 따라서, p개의 스테이지의 아날로그스위치(905)는, 동시에 p개의 소스신호선에의 출력에 대응하는 아날로그영상신호를 샘플링한다.
본 명세서에서는, 이와 같이 소스신호선 구동회로에 입력하는 아날로그영상신호를, p상의 병렬신호로 분할하고, p개의 디지털 영상신호를 하나의 샘플링펄스에 의해서 동시에 받아들이는 방법을, p분할 구동이라고 부르기로 한다. 도 9에서는 4분할을 행하고 있다.
상기 분할구동을 행함으로써, 소스신호선 구동회로의 시프트 레지스터의 샘플링에 마진을 갖게 할 수 있다. 이렇게 해서 표시장치의 신뢰성을 향상시킬 수 있다.
이때, 여기서는 도시하지 않았지만, 레벨 시프터나 버퍼 등을 적절히 설치하여도 된다.
시프트레지스터(901)에 입력되는 스타트펄스 S_SP 및 클록펄스 S_CLK 등은, 발명의 실시예에 나타낸 타이밍 제어기에서 입력된다.
본 발명에서는, 비표시시의 스타트펄스나 클록 펄스의 제어를 타이밍 제어기로부터 행하여 소비전력의 감소를 꾀하고 있다.
이때, 본 발명의 표시장치는, 본 실시예의 소스신호선 구동회로의 구성에 한하지 않고, 공지된 구성의 소스신호선 구동회로를 자유롭게 사용할 수 있다.
(실시예 2)
본 실시예에서는, 본 발명의 표시장치의 게이트 신호선 구동회로의 구성예에 대해서 설명한다.
게이트 신호선 구동회로는, 시프트 레지스터, 주사방향전환회로 등으로 구성 되어 있다. 이때, 여기서는 도시하지 않았지만, 레벨 시프터나 버퍼 등을 적절히 설치하여도 된다.
시프트 레지스터에는, 스타트펄스 GSP, 클록 펄스 GCL 등이 입력되어 게이트 신호선 선택신호를 출력하고 있다.
게이트 신호선 구동회로의 구성에 대해서, 도 14를 사용하여 설명한다.
시프트 레지스터(3601)는, 클록된 인버터(3602, 3603), 인버터(3604), NAND회로(3607)로 구성되어 있다. 시프트 레지스터(3601)에는, 스타트펄스 GSP가 입력되고, 클록 펄스 GCL과 그 극성이 반전한 신호인 반전클록펄스 GCLB에 의해서, 클록된 인버터(3602, 3603)이 도통상태, 비도통상태로 변화함으로써, NAND(3607)로부터 순차로 샘플링펄스를 출력한다.
또한, 주사방향전환회로는, 스위치 3605 및 스위치 3606로 구성되고, 시프트 레지스터의 조작방향을, 도면에서 좌우로 전환하는 기능을 한다. 도 14에서는, 주사방향전환신호 U/D가 Lo의 신호에 대응하는 경우, 시프트 레지스터는, 도면에서 왼쪽으로부터 오른쪽으로 순차로, 샘플링펄스를 출력한다. 한편, 주사방향전환신호 U/D가 Hi의 신호에 대응하는 경우, 도면에서 오른쪽에서 왼쪽으로 순차로 샘플링펄스를 출력한다.
시프트 레지스터로부터 출력된 샘플링펄스는, NOR(3608)에 입력되고, 인에이블신호 ENB와 연산된다. 이 연산은, 샘플링펄스의 라운딩에 의해서, 서로 이웃하는 게이트 신호선이 동시에 선택되는 상황을 막기 위해서 행해진다. NOR(3608)로부터 출력된 신호는, 버퍼(3609, 3610)를 통해, 게이트 신호선 G1∼Gy에 출력된다.
이때, 여기서는 도시하지 않았지만, 레벨 시프터나 버퍼 등을 적절히 설치하여도 된다.
시프터 레지스터에 입력되는 스타트펄스 GSP, 클록 펄스 GCL 등은, 실시예에 나타낸 타이밍 제어기로부터 입력된다.
본 발명에서는, 비표시시에, 게이트 신호선 구동회로의 시프트 레지스터에 입력되는 클록 펄스 GCL이나, 스타트펄스 GSP 등의 주파수를 감소시키거나 또는 정지시키는 동작을, 타이밍 제어기에 의해서 행한다.
이때, 본 발명의 표시장치는, 본 실시예의 게이트 신호선 구동회로의 구성으로 한정하지 않고, 공지된 구성의 게이트 신호선 구동회로를 자유롭게 사용할 수 있다.
본 실시예는, 상기 실시예 1과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 3)
본 실시예 3에서는, 액정표시장치의 화소부 및 그 주변에 설치되는 구동회로부(소스신호선측 구동회로, 게이트 신호선측 구동회로)의 TFT 및 저장용량을 동시에 제조하는 방법에 대해서, 도 10∼도 12를 사용하여 자세히 설명한다. 그러나, 설명을 간단히 하기 위해서, 구동회로부에 관해서는 기본단위인 CMOS 회로를 도시하기로 한다.
우선, 도 10a에 나타낸 바와 같이, 코닝사의 #7059유리나 #1737유리 등으로 대표되는 바륨보로실리케이트 유리, 또는 알루미노보로실리케이 유리 등의 유리로 이루어진 기판(5001)상에 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 절연막으로 이루어진 하지막(5002)을 형성한다. 예를 들면, 플라즈마 CVD법으로 SiH4, NH3, N2O로 제조된 산화질화실리콘막(5002a)을 10∼200nm(바람직하게는, 50∼100nm)형성하고, 마찬가지로 SiH4, N2O로 제조된 산화질화수소화실리콘막(5002b)을 50∼200nm(바람직하게는, 100∼150nm)의 두께로 적층 형성한다. 본 실시예에서는 하지막(5002)을 2층 구조로 나타내었지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성하여도 된다.
섬 형상 반도체층(5003∼5006)은, 비정질구조를 갖는 반도체막을 레이저 결정화법이나 공지된 열결정화법을 사용하여 제조한 결정질 반도체막으로 형성한다. 이 섬 형상 반도체층(5003∼5006)의 두께는 25∼80nm(바람직하게는 30∼60nm)의 두께로 형성한다. 결정질 반도체막의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘게르마늄(SiGe)합금 등으로 형성하면 좋다.
레이저결정화법으로 결정질 반도체막을 제조하기 위해서는, 펄스발진형 또는 연속발광형의 엑시머레이저나 YAG레이저, YVO4레이저, CW레이저를 사용한다. 이들 레이저를 사용하는 경우에는, 레이저발진기로부터 방사된 레이저광을 광학계에 의해 선형으로 집광하여 반도체막에 조사하는 방법을 사용하면 좋다. 결정화의 조건은, 실시자가 적절히 선택하는 것이지만, 엑시머레이저를 사용하는 경우는 펄스발진주파수 30Hz로 하고, 레이저 에너지밀도를 100∼400mJ/cm2(대표적으로는, 200∼300mJ/cm2)로 한다. 또한, YAG 레이저를 이용하는 경우에는 그 제 2고조파를 사용하여 펄스발진주파수 1∼10kHz로 하고, 레이저 에너지밀도를 300∼600mJ/cm2(대표적으로는, 350∼500mJ/cm2)로 하면 좋다. 그리고, 폭 100∼1000㎛, 예를 들면 400㎛로 선형으로 집광한 레이저광을 기판 전면에 걸쳐 조사하고, 이때의 선형 레이저광의 중첩율을 80∼98%로 행한다.
이어서, 섬 형상 반도체층(5003∼5006)을 덮는 게이트절연막(5007)을 형성한다. 게이트절연막(5007)은, 플라즈마 CVD법 또는 스퍼터링법을 사용하여 두께를 40∼150nm로서 실리콘을 포함하는 절연막으로 형성한다. 본 실시예에서는, 120nm의 두께로 산화질화실리콘막으로 형성한다. 물론, 게이트절연막은, 이러한 산화질화실리콘막으로 한정되는 것이 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층구조로 사용하여도 된다. 예를 들면, 산화실리콘막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl Ortho Silicate)과 O2를 혼합하고, 반응압력 40Pa, 기판온도 300∼400℃로 하고, 고주파(13.56MHz), 전력밀도 0.5∼0.8W/cm2로 방전시켜 형성할 수 있다. 이와 같이 하여 제조된 산화실리콘막은, 그 후 400∼500℃의 열 어닐링에 의해 게이트절연막으로서 양호한 특성을 얻을 수 있다.
그리고, 게이트절연막(5007)상에 게이트전극을 형성하기 위한 제 1 도전막(5008)과 제 2 도전막(5009)을 형성한다. 본 실시예 3에서는, 제 1 도전막(5008)을 Ta로 50∼100nm의 두께로 형성하고, 제 2 도전막(5009)을 W로 100∼300nm의 두께로 형성한다.
Ta막은 스퍼터링법으로, Ta의 타깃을 Ar로 스퍼터링함으로써 형성한다. 이 경우, Ar에 적당량의 Xe나 Kr를 가하면, Ta막의 내부 응력을 완화하여 막의 박리를 방지할 수 있다. 또한, α상의 Ta막의 저항율은, 20μΩcm정도인 게이트전극에 사용할 수 있지만, β상의 Ta막의 저항율은 180μΩcm정도인 게이트전극으로 하기에는 적당하지 않다. α상의 Ta막을 형성하기 위해서, Ta의 α상에 가까운 결정구조를 갖는 질화탄탈을 10∼50nm정도의 두께로 Ta의 하지에 형성해 두면 α상의 Ta막을 용이하게 얻을 수 있다.
W막을 형성하는 경우에는, W를 타깃으로 한 스퍼터링법으로 형성한다. 그 외에 6플루오르화텅스텐(WF6)을 사용하는 열 CVD 법으로 형성할 수도 있다. 어떻든 간에 게이트전극으로서 사용하기 위해서는, 저저항화를 꾀할 필요가 있고, W막의 저항율은 20μΩcm이하로 하는 것이 바람직하다. W막은, 결정립을 크게함으로써 저저항율화를 꾀할 수 있지만, W속에 산소 등의 불순물원소가 많은 경우에는 결정화가 저해되어 고저항화한다. 이로부터, 스퍼터링법에 의한 경우, 순도 99.9999%의 W타깃을 사용하여, 막형성시에 기상중으로부터의 불순물의 혼입이 없도록 충분히 배려하여 W막을 형성함으로써, 저항율 9∼20μΩcm을 실현할 수 있다.
이때, 본 실시예 3에서는, 제 1 도전막(5008)을 Ta, 제 2 도전막(5009)을 W로 하였지만, 특별히 한정되지 않고, 어느 것이나 Ta, W, Ti, Mo, Al, Cu 등으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하여도 된다. 또한, 인 등의 불순물원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막을 사용하여도 된다. 본 실시예 3 이외의 다른 조합의 일례로 바람직한 것으로서는, 제 1 도전막(5008)을 질화탄탈(TaN)로 형성하고, 제 2 도전막(5009)을 W로 하는 조합, 제 1 도전막(5008)을 질화탄탈(TaN)로 형성하고, 제 2 도전막(5009)을 Al로 하는 조합, 제 1 도전막(5008)을 질화탄탈(TaN)로 형성하고, 제 2 도전막(5009)을 Cu로 하는 조합을 들 수 있다.
다음에, 레지스트에 의한 마스크(5010)를 형성하고, 전극 및 배선을 형성하기 위한 제 1 식각처리를 행한다. 본 실시예 3에서는 ICP(Inductively Coupled Plasma:유도결합형 플라즈마)식각법을 사용하여 식각용 가스로 CF4와 Cl2를 혼합하고, 1Pa의 압력으로 코일형 전극에 500W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하여 행한다. 기판측(시료스테이지)에도 100W의 RF(13.56MHz)전력을 투입하여 실질적으로, 부의 자기바이어스전압을 인가한다. CF4와 Cl2를 혼합한 경우에는 W막 및 Ta막과도 같은 정도로 식각된다.
상기 식각조건에서는, 레지스트 마스크의 형상을 알맞은 것으로 함으로써, 기판측에 인가하는 바이어스전압의 효과에 의해 제 1 도전층 및 제 2 도전층의 에지(Edge)부가 테이퍼 형상이 된다. 테이퍼부의 각도는 15∼45°가 된다. 게이트절연막상에 찌꺼기를 남기지 않고 식각하기 위해서는, 10∼20%정도의 비율로 식각시간을 증가시키면 좋다. W막에 대한 산화질화실리콘막의 선택비는, 2∼4(대표적으로는, 3)이므로, 오버식각처리에 의해, 산화질화실리콘막이 노출된 면은 20∼50nm정도 식각되는 것으로 한다. 이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상의 도전층(5011∼5016)(제 1 도전층 5011a∼5016a와 제 2 도전층 5011b∼5016b)을 형성한다. 이때, 게이트절연막(5007)에서는, 제 1 형상의 도전층(5011∼5016)으로 덮이지 않은 영역은, 20∼50nm정도 식각되어 얇아진 영역이 형성된다(도 10b).
그리고, 제 1 도핑처리를 행하여 N형을 부여하는 불순물원소를 첨가한다. 도핑 방법은, 이온도핑법 또는 이온주입법으로 행하면 좋다. 이온도핑법의 조건은, 도우즈량을 1×1013∼5×1014atoms/cm2로 하고, 가속전압을 60∼100keV로 해서 행한다. N형 도전성을 부여하는 불순물원소로서 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용하지만, 여기서는 인(p)을 사용한다. 이 경우, 도전층(5011∼5015)이 N형 도전성을 부여하는 불순물원소에 대한 마스크가 되어, 자기 정합적으로 제 1 불순물영역(5017∼5025)이 형성된다. 제 1 불순물영역(5017∼5025)에는 1×1020∼1×1021atoms/cm3의 농도범위로 N형 도전성을 부여하는 불순물원소를 첨가한다(도 10b).
다음에, 도 10c에 나타낸 바와 같이, 레지스트 마스크는 제거하지 않은 채로, 제 2 식각처리를 행한다. 식각가스로 CF4와 Cl2와 O2를 사용하여, W막을 선택적으로 식각한다. 이때, 제 2 식각처리에 의해 제 2 형상의 도전층(5026∼5031)(제 1 도전층 5026a∼5031a와 제 2 도전층 5026b∼5031b)을 형성한다. 이때, 게이트절연막(5007)에서는, 제 2 형상의 도전층(5026∼5031)으로 덮이지 않은 영역은 20∼50nm정도 더 식각되어 얇아진 영역이 형성된다.
W막이나 Ta막의 CF4와 Cl2의 혼합가스에 의한 식각반응은, 생성되는 래디컬 또는 이온종과 반응생성물의 증기압으로부터 추측할 수 있다. W와 Ta의 플루오르화물과 염화물의 증기압을 비교하면, W의 플루오르화물인 WF6가 매우 높고, 그 외의 WCl5, TaF5, TaCl5는 같은 정도이다. 따라서, CF4와 Cl2 의 혼합가스로는, W막 및 Ta막이 함께 식각된다. 그러나, 이 혼합가스에 적량의 O2를 첨가하면 CF4와 O2가 반응하여 CO와 F가 되고, F래디컬 또는 F이온이 다량으로 발생한다. 그 결과, 플루오르화물의 증기압이 높은 W막의 식각속도가 증대한다. 한편, Ta는 F가 증대하더라도 상대적으로 식각속도의 증가는 적다. 또한, Ta는 W에 비해 산화되기 쉽기 때문에, O2를 첨가함으로써 Ta의 표면이 산화된다. Ta의 산화물은 불소나 염소와 반응하지 않기 때문에 더욱 Ta막의 식각속도는 저하한다. 따라서, W막과 Ta막간의 식각속도의 차이를 만드는 것이 가능해지고, W막의 식각속도를 Ta막보다도 크게 하는 것이 가능해진다.
그리고, 도 11a에 나타낸 바와 같이 제 2 도핑처리를 행한다. 이 경우, 제 1 도핑처리보다도 도우즈량을 하강시켜 높은 가속전압의 조건으로서 N형 도전성을 부여하는 불순물원소를 도핑한다. 예를 들면, 가속전압을 70∼120keV으로 하여 1×1013atoms/cm2의 도우즈량으로 행하고, 도 11b에서 섬 형상 반도체층에 형성된 제 1 불순물영역의 내측에 새로운 불순물영역을 형성한다. 도핑은 제 2 형상의 도전층(5026∼5030)을 불순물원소에 대한 마스크로서 사용하며, 제 1 도전층(5026a∼5030a)의 하측의 영역에도 불순물원소가 첨가되도록 도핑한다. 이렇게 해서, 제 3 불순물영역(5032∼5036)이 형성된다. 이 제 3 불순물영역5032∼5036에 첨가된 인(P)의 농도는, 제 1 도전층(5026a∼5030a)의 테이퍼부의 막두께에 따라서 완만한 농도변화를 가지고 있다. 이때, 제 1 도전층(5026a∼5030a)의 테이퍼부와 겹치는 반도체층에서, 제 1 도전층(5026a∼5030a)의 테이퍼부의 단부로부터 내측을 향해서 약간, 불순물 농도가 낮게 되어 있지만, 거의 같은 정도의 농도이다.
도 11b에 나타낸 바와 같이, 제 3 식각처리를 행한다. 식각가스로 CHF6을 사용하고, 반응성 이온식각법(RIE법)을 사용하여 행한다. 제 3 식각처리에 의해, 제 1 도전층(5026a∼5031a)의 테이퍼부를 부분적으로 식각하여 제 1 도전층이 반도체층과 겹치는 영역이 축소된다. 제 3 식각처리에 의해서, 제 3 형상의 도전층(5037∼5042)(제 1 도전층 5037a∼5042a와 제 2 도전층 5037b∼5042b)을 형성한다. 이때, 게이트절연막(5007)에서는, 제 3 형상의 도전층(5037∼5042)으로 덮이지 않은 영역은 20∼50nm정도 식각되어 더 얇아진 영역이 형성된다.
제 3 식각처리에 의해서, 제 3 불순물영역(5032∼5036)에서는, 제 1 도전층(5037a∼5041a)과 겹치는 제 3 불순물영역(5032a∼5036a)과, 제 1 불순물영역과 제 3 불순물영역과의 사이의 제 2 불순물영역(5032b∼5036b)이 형성된다.
그리고, 도 11c에 나타낸 바와 같이, P채널형 TFT를 형성하는 섬 형상 반도체층(5004, 5006)에 제 1 도전형과는 반대의 도전형인 제 4 불순물영역(5043∼5054)을 형성한다. 제 3 형상의 도전층(5038b, 5041b)을 불순물원소에 대한 마스크로서 사용하여, 자기 정합적으로 불순물영역을 형성한다. 이 때, N채널형 TFT를 형성하는 섬 형상 반도체층(5003, 5005) 및 도전층(5042)는 레 지스트 마스크(5200)로 전면을 피복해 둔다. 불순물영역(5043∼5054)에는 각각 다른 농도로 인이 첨가되어 있지만, 디보란(B2H6)을 사용한 이온도핑법으로 형성하고, 그 어느 쪽의 영역에서도 불순물 농도가 2×1020∼2×1021atoms/cm3이 되도록 한다.
이상까지의 공정으로 각각의 섬 형상 반도체층에 불순물영역이 형성된다. 섬 형상 반도체층과 겹치는 제 3 형상의 도전층(5037∼5041)이 게이트전극으로서 기능한다. 또한, 도전층(5042)은 섬 형상의 소스신호선으로서 기능한다.
레지스트 마스크(5200)를 제거한 후, 도전형 제어를 목적으로 하여, 각각의 섬 형상 반도체층에 첨가된 불순물원소를 활성화하는 공정을 행한다. 이 공정은 퍼니스 어닐로를 사용하는 열 어닐링법으로 행한다. 그 외에, 레이저 어닐링법 또는 급속 열 어닐링법(RTA법)을 적용할 수 있다. 열 어닐링법으로는 산소농도가 1ppm 이하, 바람직하게는 0.1ppm이하의 질소분위기속에서 400∼700℃, 대표적으로는 500∼600℃로 행하는 것이며, 본 실시예에서는 500℃로 4시간의 열처리를 행한다. 그러나, 제 3 형상의 도전층(5037∼5042)에 사용한 배선재료가 열에 약한 경우에는, 배선 등을 보호하기 위해서 층간절연막(실리콘을 주성분으로 한다)을 형성한 후에 활성화를 행하는 것이 바람직하다.
또한, 3∼100%의 수소를 포함하는 분위기속에서, 300∼450℃로 1∼12시간의 열처리를 행하여, 섬 형상 반도체층을 수소화하는 공정을 행한다. 이 공정은, 열적으로 여기된 수소에 의해 반도체층의 댕글링본드를 종단하는 공정이다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용한다)를 행 하여도 된다.
이어서, 도 12a에 나타낸 바와 같이, 산화질화실리콘막으로 이루어진 제 1 층간절연막(5055)을 100∼200nm의 두께로 형성한다. 그 위에 유기절연물재료로 이루어진 제 2 층간절연막(5056)을 형성한다.
제 2 층간절연막(5056)으로서는, 유기수지를 재료로 하는 막을 사용하고, 그 유기수지로서는, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등을 사용할 수 있다. 특히, 제 2 층간절연막(5056)은, 평탄화의 의미가 강하기 때문에, 평탄성이 뛰어난 아크릴이 바람직하다. 본 실시예에서는, TFT에 의해서 형성되는 단차를 충분히 평탄화할 수 있는 막두께로 아크릴막을 형성한다. 바람직하게는 1∼5㎛(더욱 바람직하게는 2∼4㎛)로 하면 좋다.
다음에, 제 1 층간절연막(5055), 제 2 층간절연막(5056) 및 게이트절연막(5007)에 이르는 콘택홀을 형성하였다.
콘택홀의 형성은, 건식식각 또는 습식식각을 사용하여, N형 불순물영역(5017, 5018, 5021, 5023)에 달하는 콘택홀, P형 불순물영역(5043, 5048, 5049 또는 5054)에 달하는 콘택홀, 소스신호선(5042)에 달하는 콘택홀 및 게이트전극에 달하는 콘택홀(도시하지 않음)을 각각 형성한다.
그 후, 화소전극(5063)으로서 ITO막을 110nm의 두께로 형성하고, 패터닝을 하였다. 또한, 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 투명도전막을 사용하여도 된다(도 12a).
그 후, S/D 금속층(5100)을 형성하였다. 이때, 본 실시예에서는, 이 S/D 금 속층(5100)으로서 티타늄막, 질화티타늄막, 알루미늄막을 스퍼터링법으로 연속형성한 3층 구조의 적층막을 사용하였다. 물론, 다른 도전막을 사용해도 된다.
다음으로, 도 12b에 나타낸 바와 같이, S/D 금속층(5100)을 패터닝하여, 각 배선(접속배선, 신호선을 포함한다)(5057∼5062, 5099)을 형성하였다.
도 12b에서, 드레인 배선(5061) 및 접속배선(5062)을 화소전극(5063)과 접하여 겹치도록 형성함으로써 접촉할 수 있다.
이렇게 해서, 동일 기판 상에, 구동회로부의 TFT 및 화소부의 TFT와 저장용량이 완성된다. 본 명세서에서는, 편의상, 이러한 기판을 "액티브 매트릭스기판"이라고 부른다.
이때, 본 실시예에서는, 투과형 액티브 매트릭스형 액정표시장치의 액티브 매트릭스기판의 제조방법을 나타내었지만, 반사형 액티브 매트릭스형 액정표시장치의 액티브 매트릭스기판도 같은 방법으로 제조 가능하다.
(실시예 4)
본 실시예에서는, 상기 실시예 3의 방법에 의해 제조한 액티브 매트릭스기판으로부터, 액티브 매트릭스형 액정표시장치를 제조하는 공정을 설명한다. 설명에는 도 13을 사용한다.
도 12b의 상태의 액티브 매트릭스 기판을 얻은 후, 도 12b의 액티브 매트릭스기판 상에 배향막(167)을 형성하여 러빙처리를 행한다. 이 배향막(167)은, 500Å∼1500Å의 막두께로 형성하는 것이 바람직하다. 본 실시예에서는, 700Å의 막두께로 형성하였다.
이때, 본 실시예에서는 배향막(167)을 형성하기 전에, 아크릴수지막 등의 유기수지막을 패터닝함으로써 기판 간격을 유지하기 위한 기둥모양의 스페이서(spacer)(도시하지 않음)를 원하는 위치에 형성하였다. 또한, 기둥모양의 스페이서 대신에, 구형의 스페이서를 기판 전면에 살포하여도 된다.
이어서, 대향기판(168)을 준비한다. 이 대향기판에는, 착색층(174), 차광층(175)이 각 화소에 대응하여 배치된 칼라필터에 설치된다. 또한, 구동회로의 부분에도 차광층(177)을 설치하였다. 이 칼라필터와 차광층(177)을 덮는 평탄화막(176)을 설치하였다. 계속해서, 평탄화막(176)상에 투명도전막으로 이루어진 대향전극(169)을 화소부에 형성하고, 대향기판의 전면에 배향막(170)을 형성하여 러빙처리를 시행하였다. 이 배향막(170)은, 500Å∼1500Å의 막두께로 형성하는 것이 바람직하다. 본 실시예에서는, 700Å의 막두께로 형성하였다.
그리고, 화소부와 구동회로가 형성된 액티브 매트릭스기판과 대향기판을 밀봉제(171)로 접합한다. 밀봉제(171)에는 충전제가 혼입되어 있고, 이 충전제와 기둥모양 스페이서에 의해서 균일한 간격을 가져 2장의 기판이 접합된다. 그 후, 양 기판 사이에 액정재료(173)를 주입하여, 밀봉제(도시하지 않음)에 의해서 완전히 밀봉된다. 액정재료(173)로서는 공지된 액정재료를 사용하면 좋다. 이와 같이 하여 도 13에 나타낸 액티브 매트릭스형 액정표시장치가 완성된다. 그리고, 필요하면, 액티브 매트릭스기판 또는 대향기판을 원하는 형상으로 분단한다. 또한, 공지된 기술을 사용하여 편광판 등을 적절히 설치하였다.
이렇게 해서 얻어진 액정표시패널의 구성을 도 15의 평면도를 사용하여 설명 한다.
도 15에 나타낸 평면도는, 화소부(1403), 소스신호선 구동회로(1401), 게이트 신호선 구동회로(1402), FPC 단자(1406)를 고착하는 외부입력단자(1404), 외부입력단자와 각 회로의 입력부까지를 접속하는 배선(1407a, 1407b) 등이 형성된 액티브 매트릭스기판과, 칼라필터 등이 설치된 대향기판(1420)이 밀봉제(1430)를 통해 접합된다.
소스신호선 구동회로(1401)와 겹치도록 대향기판측에 차광층 477a가 형성되고, 게이트 신호선 구동회로(1402)와 겹치도록 대향기판측에 차광층 477b가 형성되어 있다. 또한, 화소부(1403)상의 대향기판측에 설치된 칼라필터(409)는 차광층과, 적색(R), 녹색(G), 청색(B)의 각 색의 착색층이 각 화소에 대응하여 설치된다. 실제로 표시할 때는, 적색(R)의 착색층, 녹색(G)의 착색층, 청색(B)의 착색층의 3색으로 칼라표시를 형성하지만, 이들 각 색의 착색층의 배열은 임의의 것으로 한다.
여기서는, 칼라화를 꾀하기 위해서 칼라필터(409)를 대향기판에 설치하고 있지만, 특별히 한정되지 않고, 액티브 매트릭스기판을 제조할 때, 액티브 매트릭스기판에 칼라필터를 형성하여도 된다.
또한, 칼라필터에 있어서 인접한 화소간에는 차광층이 설치되어 있고, 표시영역 이외의 부분을 차광하고 있다. 또한, 여기서는, 구동회로를 덮는 영역에도 차광층(477a, 477b)을 설치하고 있지만, 구동회로를 덮는 영역은, 후에 액정표시장치를 전자기기의 표시부로서 넣을 때, 커버로 덮기 때문에, 특별히 차광층을 설치하지 않는 구성으로 하여도 된다. 또한, 액티브 매트릭스기판을 제조할 때, 액티브 매트릭스기판에 차광층을 형성하여도 된다.
또한, 상기 차광층을 설치하지 않고, 대향기판과 대향전극 간에, 칼라필터를 구성하는 착색층을 복수층 겹친 적층으로 차광하도록 적절히 배치하고, 표시영역 이외의 부분(각 화소전극의 틈)이나, 구동회로를 차광하여도 된다.
이렇게 하여, 액정표시장치가 완성된다.
이때, 본 실시예에서는, 투과형 액티브 매트릭스형 액정표시장치의 제조방법을 나타내었지만, 반사형의 액티브 매트릭스형 액정표시장치도 같은 방법으로 제조 가능하다.
(실시예 5)
상기 실시예 3 및 실시예 4와 마찬가지로 하여 제조된 액정표시장치는, 액정모듈을 구성할 수 있고, 또한 액정표시장치는 각종 전자기기의 표시부로서 사용할 수 있다. 이하에, 본 발명을 사용하여 형성된 액정표시장치를 표시매체로서 넣은 전자기기에 관해서 설명한다.
그와 같은 전자기기로서는, 비디오카메라, 디지털카메라, 헤드 마운트 디스플레이(고글형 디스플레이), 게임기, 카네비게이션, 퍼스널컴퓨터, 휴대정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등) 등을 들 수 있다. 그것들의 일례를 도 18a 내지 도 18e에 나타낸다.
도 18a는 퍼스널컴퓨터로, 본체(2001), 지지대(2002), 표시부(2003), 키보드(2004) 등을 포함한다. 본 발명의 액정표시장치는, 퍼스널컴퓨터의 표시부(2003)에 사용할 수 있다.
도 18b는 비디오카메라로, 본체(2101), 표시부(2102), 음성입력부(2103), 조작스위치(2104), 배터리(2105), 화상 수신부(2106) 등을 포함한다. 본 발명의 액정표시장치는 비디오카메라의 표시부(2102)에 사용할 수 있다.
도 18c는 헤드 마운트형 액정표시장치의 일부(오른쪽 한쪽만)이며, 본체(2301), 신호 케이블(2302), 헤드 고정 밴드(2303), 표시모니터(2304), 광학계(2305), 표시부(2306) 등을 포함한다. 본 발명의 액정표시장치는, 헤드 마운트형 액정표시장치의 표시부(2306)에 사용할 수 있다.
도 18d는 기록매체를 구비한 화상재생장치(구체적으로는, DVD 재생장치)로, 본체(2401), 기록매체(CD, LD 또는 DVD 등)(2402), 조작스위치(2403), 표시부A(2404), 표시부B(2405) 등을 포함한다. 표시부 A는 주로 화상정보를 표시하며, 표시부B는 주로 문자정보를 표시하지만, 본 발명의 액정표시장치는 기록매체를 구비한 화상재생장치의 표시부A,B에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치로서는, CD재생장치, 게임기기 등에 본 발명을 사용할 수 있다.
도 18e는 휴대형(모바일)컴퓨터로, 본체(2501), 카메라부(2502), 화상 수신부(2503), 조작스위치(2504), 표시부(2505) 등을 포함한다. 본 발명의 액정표시장치(2505)는 휴대형(모바일)컴퓨터의 표시부에 사용할 수 있다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 적용하는 것이 가능하다. 또한, 본 실시예의 전자기기는 상기 실시예 1∼4의 어떠한 조합으로 이루어진 구성을 사용해도 실현할 수 있다.
종래의 역크로스 구조의 액정표시장치에서는, 게이트 신호선이 직접 배향막에 접하였기 때문에, 거기에 인가되는 신호전압에 의해서 액정이 열화한다는 문제가 있었다.
본 발명은, 상기 구성에 의해, 게이트 신호선상의 직류전압의 액정으로의 영향을 감소할 수 있어 액정의 열화를 막을 수 있다.

Claims (70)

  1. 기판 상의 소스 신호선과,
    상기 기판 상의 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    게이트전극이 상기 게이트 신호선에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스 신호선에 접속되며, 다른 쪽이 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 구비하며, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되며, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되고,
    상기 화소전극과 상기 게이트 신호선이 동일 절연 표면 상에 형성되고,
    표시기간동안 게이트 신호선 선택기간에서 상기 게이트 신호선에 제 1 전압이 인가되고, 표시기간동안 게이트 신호선 비선택기간에서 상기 게이트 신호선에 제 2 전압이 인가되고, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간 동안, 상기 제 1 전압과 같은 극성의 제 3 전압이 상기 게이트 신호선에 인가되는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 기판 상의 소스 신호선과,
    상기 기판 상의 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    소스배선과,
    드레인 배선과,
    게이트전극이 상기 게이트 신호선에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스배선을 통해 상기 소스 신호선에 접속되며, 다른 쪽이 상기 드레인 배선을 통해 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 구비하며, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되며, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되고,
    상기 화소전극, 상기 게이트 신호선, 상기 소스배선 및 상기 드레인 배선이 동일 절연 표면 상에 형성되고,
    상기 드레인 배선이 상기 소스신호선 상에 형성되며,
    표시기간동안 게이트 신호선 선택기간에서 상기 게이트 신호선에 제 1 전압이 인가되고, 표시기간동안 게이트 신호선 비선택기간에서 상기 게이트 신호선에 제 2 전압이 인가되고, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간 동안, 상기 제 1 전압과 같은 극성의 제 3 전압이 상기 게이트 신호선에 인가되는 것을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접하는 제 1 및 제 2 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    게이트전극이 상기 제 1 및 제 2 게이트 신호선 중 하나에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스 신호선에 접속되며, 다른 쪽이 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 구비하며, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되고, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되며,
    상기 화소전극과 상기 제 1 및 제 2 게이트 신호선이 동일 절연 표면 상에 형성되고,
    상기 제 1 및 제 2 게이트 신호선이 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택되는 것을 특징으로 하는 액정표시장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접하는 제 1 및 제 2 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    소스배선과,
    드레인배선과,
    게이트전극이 상기 제 1 및 제 2 게이트 신호선 중 하나에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스배선을 통해 상기 소스 신호선에 접속되며, 다른 쪽이 상기 드레인배선을 통해 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 갖고, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되고, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되며,
    상기 화소전극, 상기 제 1 및 제 2 게이트 신호선, 상기 소스배선 및 상기 드레인배선이 동일 절연 표면 상에 형성되고,
    상기 드레인배선이 상기 소스신호선 상에 형성되며,
    상기 제 1 및 제 2 게이트 신호선이 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택되는 것을 특징으로 하는 액정표시장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접하는 제 1 및 제 2 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    게이트전극이 상기 게이트 신호선에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스 신호선에 접속되며 다른 쪽이 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 구비하며, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되고, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되며,
    상기 화소전극과 상기 제 1 및 제 2 게이트 신호선이 동일 절연 표면 상에 형성되고,
    상기 제 1 및 제 2 게이트 신호선이 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택되고,
    표시기간동안 게이트 신호선 선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 1 전압이 인가되고, 표시기간동안 게이트 신호선 비선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 2 전압이 인가되고, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간 동안, 상기 제 1 전압과 같은 극성의 제 3 전압이 상기 제 1 및 제 2 게이트 신호선에 인가되는 것을 특징으로 하는 액정표시장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접하는 제 1 및 제 2 게이트 신호선과,
    상기 기판 상의 화소를 구비하고, 상기 화소는,
    화소전극과,
    대향전극과,
    소스배선과,
    드레인 배선과,
    게이트전극이 상기 게이트 신호선에 접속되고, 드레인 및 소스영역 중 한쪽이 상기 소스배선을 통해 상기 소스 신호선에 접속되며, 다른 쪽이 상기 드레인 배선을 통해 상기 화소전극에 접속된 박막트랜지스터와,
    상기 화소전극과 상기 대향전극의 사이에 배치된 액정부분을 구비하고, 상기 액정부분은,
    제 1 배향막과,
    제 2 배향막과,
    상기 제 1 배향막과 상기 제 2 배향막 사이에 형성된 액정을 갖고,
    상기 제 1 배향막이 상기 화소전극과 상기 액정 사이에 배치되고, 상기 제 2 배향막이 상기 대향전극과 상기 액정 사이에 배치되며,
    상기 화소전극, 상기 제 1 및 제 2 게이트 신호선, 상기 소스배선 및 상기 드레인 배선이 동일 절연 표면 상에 형성되고,
    상기 드레인 배선이 상기 소스 신호선 상에 형성되며,
    상기 제 1 및 제 2 게이트 신호선이 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택되고,
    표시기간동안 게이트 신호선 선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 1 전압이 인가되고, 표시기간동안 게이트 신호선 비선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 2 전압이 인가되고, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간 동안, 상기 제 1 전압과 같은 극성의 제 3 전압이 상기 제 1 및 제 2 게이트 신호선에 인가되는 것을 특징으로 하는 액정표시장치.
  32. 제 1 항, 제 8 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 액정표시장치는 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 클록펄스가, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에 정지되는 것을 특징으로 하는 액정표시장치.
  33. 제 1 항, 제 8 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 클록펄스의 주파수가, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에 표시기간에서의 주파수보다 낮게 설정된 것을 특징으로 하는 액정표시장치.
  34. 제 1 항, 제 8 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 스타트 펄스가, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, Hi 또는 Lo로 고정된 것을 특징으로 하는 액정표시장치.
  35. 제 1 항, 제 8 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 2 전압의 역전압이 표시기간에서의 듀티의 역듀티로 인가된 것을 특징으로 하는 액정표시장치.
  36. 제 15 항, 제 19 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 게이트 신호선은, 5라인기간에서 20라인기간 동안 동시에 선택되는 것을 특징으로 하는 액정표시장치.
  37. 제 1 항, 제 8 항, 제 15 항, 제 19항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 액정재료는 시아노계 액정인 것을 특징으로 하는 액정표시장치.
  38. 제 1 항, 제 8 항, 제 15 항, 제 19항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 퍼스널 컴퓨터, 비디오 카메라, 헤드 마운트형 디스플레이장치, 화상재생장치 및 휴대형 컴퓨터로 이루어진 군으로부터 선택된 전자기기 내에 포함된 것을 특징으로 하는 액정표시장치.
  39. 기판 상의 소스 신호선과,
    상기 기판 상의 게이트 신호선과,
    상기 기판 상의 박막트랜지스터와,
    상기 박막트랜지스터 상의 상기 박막트랜지스터에 접속된 화소전극과,
    상기 화소전극 상의 액정을 구비하되,
    상기 화소전극과 상기 게이트 신호선이 동일 절연표면 상에 형성된 액정표시장치를 구동하는 방법으로서,
    표시기간 동안 게이트 신호선 선택기간에서 상기 게이트 신호선에 제 1 전압을 인가하는 단계와,
    표시기간 동안 게이트 신호선 비선택기간에서 상기 게이트 신호선에 제 2 전압을 인가하는 단계와,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 1 전압과 동일한 극성을 갖는 제 3 전압을 상기 게이트 신호선에 인가하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 기판 상의 소스 신호선과,
    상기 기판 상의 게이트 신호선과,
    게이트전극이 상기 게이트 신호선에 접속되고, 드레인 및 소스영역 중 한쪽이 소스배선을 통해 상기 소스 신호선에 접속되며, 다른 쪽이 드레인 배선을 통해 화소전극에 접속된 상기 기판 상의 박막트랜지스터와,
    상기 박막트랜지스터 상의 화소전극과,
    상기 화소전극 상의 액정을 구비하되,
    상기 화소전극, 상기 게이트 신호선, 상기 소스배선 및 상기 드레인 배선이 동일 절연표면 상에 형성되고,
    상기 드레인 배선이 상기 소스 신호선 상에 형성된 액정표시장치를 구동하는 방법으로서,
    표시기간 동안 게이트 신호선 선택기간에서 상기 게이트 신호선에 제 1 전압을 인가하는 단계와,
    표시기간 동안 게이트 신호선 비선택기간에서 상기 게이트 신호선에 제 2 전압을 인가하는 단계와,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 1 전압과 동일한 극성을 갖는 제 3 전압을 상기 게이트 신호선에 인가하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접한 제 1 및 제 2 게이트 신호선과,
    상기 기판 상의 박막트랜지스터와,
    상기 박막트랜지스터 상의 상기 박막트랜지스터에 접속된 화소전극과,
    상기 화소전극 상의 액정을 구비하되,
    상기 화소전극과 상기 제 1 및 제 2 게이트 신호선이 동일 절연표면 상에 형성된 액정표시장치를 구동하는 방법으로서,
    표시기간 동안 게이트 신호선 선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 1 전압을 인가하는 단계와,
    표시기간 동안 게이트 신호선 비선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 2 전압을 인가하는 단계와,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 1 전압과 동일한 극성을 갖는 제 3 전압을 상기 제 1 및 제 2 게이트 신호선에 인가하는 단계를 포함하고,
    상기 제 1 및 제 2 게이트 신호선을, 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 기판 상의 소스 신호선과,
    상기 기판 상의 서로 인접한 제 1 및 제 2 게이트 신호선과,
    게이트전극이 상기 제 1 및 제 2 게이트 신호선 중 하나에 접속되고, 드레인 및 소스영역 중 한쪽이 소스배선을 통해 상기 소스 신호선에 접속되며, 다른 쪽이 드레인 배선을 통해 화소전극에 접속된 상기 기판 상의 박막트랜지스터와,
    상기 박막트랜지스터 상의 화소전극과,
    상기 화소전극 상의 액정을 구비하되,
    상기 화소전극, 상기 제 1 및 제 2 게이트 신호선, 상기 소스배선 및 상기 드레인 배선이 동일 절연표면 상에 형성되고,
    상기 드레인 배선이 상기 소스 신호선 상에 형성된 액정표시장치를 구동하는 방법으로서,
    표시기간 동안 게이트 신호선 선택기간에서 상기 제 1 및 제2 게이트 신호선에 제 1 전압을 인가하는 단계와,
    표시기간 동안 게이트 신호선 비선택기간에서 상기 제 1 및 제 2 게이트 신호선에 제 2 전압을 인가하는 단계와,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 1 전압과 동일한 극성을 갖는 제 3 전압을 상기 제 1 및 제 2 게이트 신호선에 인가하는 단계를 포함하고,
    상기 제 1 및 제 2 게이트 신호선을, 적어도 2개 또는 그 이상의 라인기간 동안 동시에 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
  62. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 클록펄스를, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에 정지하는 것을 특징으로 하는 액정표시장치의 구동방법.
  63. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 클록펄스의 주파수를, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에 표시기간에서의 주파수보다 낮게 설정하는 것을 특징으로 하는 액정표시장치의 구동방법.
  64. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 소스신호선 구동회로와 게이트 신호선 구동회로를 구비하고, 상기 소스신호선 구동회로와 상기 게이트 신호선 구동회로에 공급된 스타트 펄스를, 백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, Hi 또는 Lo로 고정하는 것을 특징으로 하는 액정표시장치의 구동방법.
  65. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    백라이트 소등기간, 전면 블랙표시를 하는 기간 또는 전면 화이트표시를 하는 기간에, 상기 제 2 전압의 역전압을 표시기간에서의 듀티의 역듀티로 인가하는 것을 특징으로 하는 액정표시장치의 구동방법.
  66. 제 53 항 또는 제 61 항에 있어서,
    상기 제 1 및 제 2 게이트 신호선을, 5라인기간에서 20라인기간 동안 동시에 선택하는 것을 특징으로 하는 액정표시장치의 구동방법.
  67. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 액정재료는 시아노계 액정인 것을 특징으로 하는 액정표시장치의 구동방법.
  68. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 액정표시장치는, 퍼스널 컴퓨터, 비디오 카메라, 헤드 마운트형 디스플레이장치, 화상재생장치 및 휴대형 컴퓨터로 이루어진 군으로부터 선택된 전자기기 내에 포함된 것을 특징으로 하는 액정표시장치의 구동방법.
  69. 제 1 항, 제 8 항, 제 23 항 또는 제 31 항 중 어느 한 항에 있어서,
    상기 제 1 전압과 동일한 극성을 갖는 제 3 전압은, 전체 비표시시간 동안에 상기 게이트 신호선에 인가되는 것을 특징으로 하는 액정표시장치.
  70. 제 39 항, 제 46 항, 제 53 항, 또는 제 61 항 중 어느 한 항에 있어서,
    상기 제 1 전압과 동일한 극성을 갖는 제 3 전압을, 전체 비표시시간 동안에 상기 게이트 신호선에 인가하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020030017118A 2002-03-19 2003-03-19 액정표시장치 및 이를 사용한 전자기기 KR100928240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00076472 2002-03-19
JP2002076472 2002-03-19

Publications (2)

Publication Number Publication Date
KR20030076379A KR20030076379A (ko) 2003-09-26
KR100928240B1 true KR100928240B1 (ko) 2009-11-24

Family

ID=28035448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030017118A KR100928240B1 (ko) 2002-03-19 2003-03-19 액정표시장치 및 이를 사용한 전자기기

Country Status (4)

Country Link
US (1) US7388568B2 (ko)
KR (1) KR100928240B1 (ko)
CN (1) CN100370346C (ko)
TW (1) TWI282030B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705617B1 (ko) * 2003-03-31 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정구동장치
CN1940669B (zh) * 2005-09-27 2010-05-05 奇美电子股份有限公司 背光组件
US8026882B2 (en) * 2005-11-04 2011-09-27 Sharp Kabushiki Kaisha Display, drive circuit of display, and method of driving display
JP5273951B2 (ja) * 2007-06-12 2013-08-28 キヤノン株式会社 液晶表示装置
CN101236737B (zh) * 2008-02-29 2010-06-02 上海广电光电子有限公司 可减少栅极驱动电路数量的电路及液晶显示装置
CN105867031A (zh) * 2016-06-01 2016-08-17 深圳市华星光电技术有限公司 一种tft基板以及液晶显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020004512A (ko) * 2000-07-06 2002-01-16 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294827A (ja) * 1985-10-21 1987-05-01 Canon Inc 強誘電性液晶装置
US5049865A (en) * 1987-10-29 1991-09-17 Nec Corporation Display apparatus
KR100223158B1 (ko) 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
EP1120679B1 (en) 1999-08-10 2006-07-12 Citizen Watch Co. Ltd. Ferroelectric liquid crystal display
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2002055657A (ja) * 2000-08-08 2002-02-20 Sharp Corp 映像表示装置
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
TW582000B (en) * 2001-04-20 2004-04-01 Semiconductor Energy Lab Display device and method of driving a display device
JP2003271099A (ja) * 2002-03-13 2003-09-25 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020004512A (ko) * 2000-07-06 2002-01-16 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US7388568B2 (en) 2008-06-17
TWI282030B (en) 2007-06-01
US20030179173A1 (en) 2003-09-25
CN1445595A (zh) 2003-10-01
KR20030076379A (ko) 2003-09-26
TW200305760A (en) 2003-11-01
CN100370346C (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
US6999150B2 (en) Electro-optical device, method for making the same, and electronic apparatus
KR100859569B1 (ko) 표시장치
US7385579B2 (en) Liquid crystal display device and method of driving the same
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US6876339B2 (en) Semiconductor device and driving method thereof
EP1037094B1 (en) Active matrix type display device
JP2007102054A (ja) 電気光学装置及びその製造方法、電子機器、並びに半導体装置
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
JP3520417B2 (ja) 電気光学パネルおよび電子機器
KR100928240B1 (ko) 액정표시장치 및 이를 사용한 전자기기
JP4666704B2 (ja) アクティブマトリクス型半導体表示装置
JP3251490B2 (ja) 液晶表示装置
JP4689009B2 (ja) 表示装置、電子機器および表示装置の作製方法
JP4809540B2 (ja) 液晶表示装置の駆動方法
JP4298338B2 (ja) 液晶表示装置、液晶表示装置の駆動方法及びそれを用いた電子機器
JP4869524B2 (ja) 液晶表示装置
JP2000321603A (ja) アクティブマトリクス型表示装置
JP2001092426A (ja) 表示装置
JP4476391B2 (ja) 半導体表示装置の駆動方法
JP5228022B2 (ja) 表示装置
JP2006031032A (ja) 半導体表示装置およびその駆動回路
JP2005031696A (ja) 液晶表示装置及びその駆動方法
JP2003295222A (ja) 電気光学パネルおよび電子機器
JP2005010807A (ja) 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 10