JP2000321603A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2000321603A JP2000321603A JP2000053470A JP2000053470A JP2000321603A JP 2000321603 A JP2000321603 A JP 2000321603A JP 2000053470 A JP2000053470 A JP 2000053470A JP 2000053470 A JP2000053470 A JP 2000053470A JP 2000321603 A JP2000321603 A JP 2000321603A
- Authority
- JP
- Japan
- Prior art keywords
- shielding film
- pixel
- film
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 遮蔽膜とコモン線とを接続しないで良質な画
像表示を行うことができるアクティブマトリクス型表示
装置を提供する。 【解決手段】 前記遮蔽膜はフローティングになってお
り、画素電極と前記遮蔽膜との間に第１の誘電体を有
し、遮蔽膜と前記コモン線との間に第２の誘電体を有す
ることを特徴とするアクティブマトリクス型表示装置。
像表示を行うことができるアクティブマトリクス型表示
装置を提供する。 【解決手段】 前記遮蔽膜はフローティングになってお
り、画素電極と前記遮蔽膜との間に第１の誘電体を有
し、遮蔽膜と前記コモン線との間に第２の誘電体を有す
ることを特徴とするアクティブマトリクス型表示装置。
Description
【０００１】
【発明の属する技術分野】本願発明は絶縁表面を有する
基板上に薄膜トランジスタ（以下、ＴＦＴという）で構
成された回路を有する半導体装置およびその作製方法に
関する。特に本願発明は、画素マトリクス回路とその周
辺に設けられる駆動回路を同一基板上に設けた液晶表示
装置に代表される電気光学装置、および電気光学装置を
搭載した電子機器に関する。尚、本願明細書において半
導体装置とは、半導体特性を利用することで機能する装
置全般を指し、上記電気光学装置およびその電気光学装
置を搭載した電子機器も半導体装置に含む。
基板上に薄膜トランジスタ（以下、ＴＦＴという）で構
成された回路を有する半導体装置およびその作製方法に
関する。特に本願発明は、画素マトリクス回路とその周
辺に設けられる駆動回路を同一基板上に設けた液晶表示
装置に代表される電気光学装置、および電気光学装置を
搭載した電子機器に関する。尚、本願明細書において半
導体装置とは、半導体特性を利用することで機能する装
置全般を指し、上記電気光学装置およびその電気光学装
置を搭載した電子機器も半導体装置に含む。
【０００２】
【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。アクティブマトリクス
型液晶表示装置は、マトリクス状に配置された数十〜数
百万個もの各画素のそれぞれに薄膜トランジスタを配置
し、各画素電極に出入りする電荷を薄膜トランジスタの
スイッチング機能により制御するものである。
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。アクティブマトリクス
型液晶表示装置は、マトリクス状に配置された数十〜数
百万個もの各画素のそれぞれに薄膜トランジスタを配置
し、各画素電極に出入りする電荷を薄膜トランジスタの
スイッチング機能により制御するものである。
【０００３】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサを形成している。従って、
薄膜トランジスタによりこのコンデンサへの電荷の出入
りを制御することで液晶の電気光学的特性を変化させ、
液晶パネルを透過する光を制御して画像表示を行うこと
ができる。また、このような構成でなるコンデンサは電
流のリークにより次第にその保持電圧が減少するため、
液晶の電気光学特性が変化して画像表示のコントラスト
が悪化するという問題を持つ。
み込まれ、一種のコンデンサを形成している。従って、
薄膜トランジスタによりこのコンデンサへの電荷の出入
りを制御することで液晶の電気光学的特性を変化させ、
液晶パネルを透過する光を制御して画像表示を行うこと
ができる。また、このような構成でなるコンデンサは電
流のリークにより次第にその保持電圧が減少するため、
液晶の電気光学特性が変化して画像表示のコントラスト
が悪化するという問題を持つ。
【０００４】そこで、液晶で構成されるコンデンサと直
列に保持容量と呼ばれる別のコンデンサを設置し、リー
ク等で損失した電荷を液晶で構成されるコンデンサに供
給する構成が一般的となっている。
列に保持容量と呼ばれる別のコンデンサを設置し、リー
ク等で損失した電荷を液晶で構成されるコンデンサに供
給する構成が一般的となっている。
【０００５】保持容量の構造は様々であるが、遮蔽膜と
画素電極との間に誘電体としての酸化膜を挟み込んだ構
造が挙げられる。遮蔽膜とは、透過型液晶表示装置の画
素マトリクス部において、薄膜トランジスタが光の照射
によって導電性が変動するのを防止するための、遮光性
を有する被膜である。
画素電極との間に誘電体としての酸化膜を挟み込んだ構
造が挙げられる。遮蔽膜とは、透過型液晶表示装置の画
素マトリクス部において、薄膜トランジスタが光の照射
によって導電性が変動するのを防止するための、遮光性
を有する被膜である。
【発明が解決しようとする課題】遮蔽膜と画素電極との
間に誘電体を挟み込んだ構造の保持容量は、遮蔽膜を一
定の電位に保つために、基準電位が印加されたコモン線
に接続されている。
間に誘電体を挟み込んだ構造の保持容量は、遮蔽膜を一
定の電位に保つために、基準電位が印加されたコモン線
に接続されている。
【０００６】そこで工程上、遮蔽膜をパターニングによ
って形成した後に、遮蔽膜とコモン線を接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
コンタクトホールをあける必要があった。コンタクトホ
ールはマスクを用いたフォトリソグラフィーによって形
成される。
って形成した後に、遮蔽膜とコモン線を接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
コンタクトホールをあける必要があった。コンタクトホ
ールはマスクを用いたフォトリソグラフィーによって形
成される。
【０００７】アクティブマトリクス型液晶表示装置は、
その作製工程においてマスクを用いたフォトリソグラフ
ィーを、遮蔽膜とコモン線の間に設けられた層間絶縁膜
にコンタクトホールをあける工程の他に、例えば活性層
の形成工程、ゲート絶縁膜の形成工程、画素電極の形成
工程、ゲート線及びソース信号線の形成工程等で行って
いる。マスクを用いたフォトリソグラフィーは、アクテ
ィブマトリクス型液晶表示装置の作製工程数を増やす要
因となっており、高い歩留まりを達成するためには、作
製工程数を減らすことが望まれていた。
その作製工程においてマスクを用いたフォトリソグラフ
ィーを、遮蔽膜とコモン線の間に設けられた層間絶縁膜
にコンタクトホールをあける工程の他に、例えば活性層
の形成工程、ゲート絶縁膜の形成工程、画素電極の形成
工程、ゲート線及びソース信号線の形成工程等で行って
いる。マスクを用いたフォトリソグラフィーは、アクテ
ィブマトリクス型液晶表示装置の作製工程数を増やす要
因となっており、高い歩留まりを達成するためには、作
製工程数を減らすことが望まれていた。
【０００８】
【課題を解決するための手段】アクティブマトリクス型
液晶表示装置において、画素ＴＦＴに接続しているソー
ス信号線に逆の極性の電圧を印加する駆動方法をソース
ライン反転という。このソースライン反転とは、液晶に
常に１つの向きの電界が印加されることによって、液晶
が劣化するのを防ぐために行われる。図４に示すよう
に、ソース信号線１ラインごとに極性が逆の信号を印加
し、１フレーム期間ごとに信号の極性を反転させること
で、液晶に常に１つの向きの電界が印加されることによ
って液晶が劣化するのを防ぐ。１フレーム期間とは全て
の画素が１つの画面を表示する期間を示す。
液晶表示装置において、画素ＴＦＴに接続しているソー
ス信号線に逆の極性の電圧を印加する駆動方法をソース
ライン反転という。このソースライン反転とは、液晶に
常に１つの向きの電界が印加されることによって、液晶
が劣化するのを防ぐために行われる。図４に示すよう
に、ソース信号線１ラインごとに極性が逆の信号を印加
し、１フレーム期間ごとに信号の極性を反転させること
で、液晶に常に１つの向きの電界が印加されることによ
って液晶が劣化するのを防ぐ。１フレーム期間とは全て
の画素が１つの画面を表示する期間を示す。
【０００９】このソースライン反転を用いた場合、遮蔽
膜の電位の変動も平均化される。そのために、遮蔽膜を
一定の電位（基準電位）に保たれたコモン線に接続しな
くても、遮蔽膜の電位は時間的に平均を取るとほぼ一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによって
コンタクトホールをあける必要がなくなる。よってアク
ティブマトリクス型液晶表示装の作製工程を削減し、高
い歩留まりを達成することが可能になり、またその作製
コストを抑えることが可能になる。
膜の電位の変動も平均化される。そのために、遮蔽膜を
一定の電位（基準電位）に保たれたコモン線に接続しな
くても、遮蔽膜の電位は時間的に平均を取るとほぼ一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによって
コンタクトホールをあける必要がなくなる。よってアク
ティブマトリクス型液晶表示装の作製工程を削減し、高
い歩留まりを達成することが可能になり、またその作製
コストを抑えることが可能になる。
【００１０】また上記構成に加えて、遮蔽膜とコモン線
との間に大容量のカップリング容量を形成すると、遮蔽
膜の電位の変動ΔＶが小さくなる。ΔＶは遮蔽膜とコモ
ン線との間に形成されるカップリング容量の容量値Ｃと
遮蔽膜にかかる電荷量Ｑによって、その値が決まる。し
かし、電荷量Ｑは画素数、ソース信号線に入力される信
号の電圧の値によって固定されてしまうので、実際には
遮蔽膜の電位の変動ΔＶの値はカップリング容量の容量
値Ｃによって決定されてしまう。このＣの値が大きけれ
ば大きいほどΔＶは小さくなり、遮蔽膜の電位をより一
定に保つことが可能になる。
との間に大容量のカップリング容量を形成すると、遮蔽
膜の電位の変動ΔＶが小さくなる。ΔＶは遮蔽膜とコモ
ン線との間に形成されるカップリング容量の容量値Ｃと
遮蔽膜にかかる電荷量Ｑによって、その値が決まる。し
かし、電荷量Ｑは画素数、ソース信号線に入力される信
号の電圧の値によって固定されてしまうので、実際には
遮蔽膜の電位の変動ΔＶの値はカップリング容量の容量
値Ｃによって決定されてしまう。このＣの値が大きけれ
ば大きいほどΔＶは小さくなり、遮蔽膜の電位をより一
定に保つことが可能になる。
【００１１】遮蔽膜をフローティングにして遮蔽膜とコ
モン線との間に大容量のカップリング容量を形成した場
合、上述した遮蔽膜をフローティングにするだけの構成
と同じく、遮蔽膜とコモン線との間に設けられた層間絶
縁膜にマスクを用いたフォトリソグラフィーによってコ
ンタクトホールをあける必要がなくなる。カップリング
容量の容量値は、ゲート信号線１ラインに画素ＴＦＴを
介して接続されている全ての保持容量の容量値の合計の
１０倍以上であれば良い。よってアクティブマトリクス
型液晶表示装置の作製工程を削減し、高い歩留まりを達
成することが可能になり、またその作製コストを抑える
ことが可能になる。またそれに加えて、遮蔽膜をフロー
ティングにして遮蔽膜とコモン線との間に大容量のカッ
プリング容量を形成した場合は、遮蔽膜の電位をさらに
一定に保つことが可能になるため、良好なコントラスト
を得ることができる。
モン線との間に大容量のカップリング容量を形成した場
合、上述した遮蔽膜をフローティングにするだけの構成
と同じく、遮蔽膜とコモン線との間に設けられた層間絶
縁膜にマスクを用いたフォトリソグラフィーによってコ
ンタクトホールをあける必要がなくなる。カップリング
容量の容量値は、ゲート信号線１ラインに画素ＴＦＴを
介して接続されている全ての保持容量の容量値の合計の
１０倍以上であれば良い。よってアクティブマトリクス
型液晶表示装置の作製工程を削減し、高い歩留まりを達
成することが可能になり、またその作製コストを抑える
ことが可能になる。またそれに加えて、遮蔽膜をフロー
ティングにして遮蔽膜とコモン線との間に大容量のカッ
プリング容量を形成した場合は、遮蔽膜の電位をさらに
一定に保つことが可能になるため、良好なコントラスト
を得ることができる。
【００１２】以下に本願発明の構成を述べる。
【００１３】本願発明のある実施の形態によると、複数
の画素ＴＦＴと、前記画素ＴＦＴに電気的に接続された
画素電極と、遮蔽膜とが設けられた基板を有するアクテ
ィブマトリクス型液晶表示装置であって、前記遮蔽膜は
フローティングになっており、前記画素電極と前記遮蔽
膜との間に誘電体を有することを特徴とするアクティブ
マトリクス型液晶表示装置が提供される。このことによ
って上記目的が達成される。
の画素ＴＦＴと、前記画素ＴＦＴに電気的に接続された
画素電極と、遮蔽膜とが設けられた基板を有するアクテ
ィブマトリクス型液晶表示装置であって、前記遮蔽膜は
フローティングになっており、前記画素電極と前記遮蔽
膜との間に誘電体を有することを特徴とするアクティブ
マトリクス型液晶表示装置が提供される。このことによ
って上記目的が達成される。
【００１４】また本願発明のある実施の形態によると、
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、前記画素ＴＦＴに電気的に接続された画
素電極と、遮蔽膜とが設けられた基板を有するアクティ
ブマトリクス型液晶表示装置であって、前記複数の画素
ＴＦＴは前記ソース信号線と前記ゲート信号線に電気的
に接続されており、前記遮蔽膜はフローティングになっ
ており、前記画素電極と前記遮蔽膜との間に誘電体が設
けられており、前記複数のソース信号線１本ごとに極性
が逆の信号を印加し、前記複数のソース信号線のそれぞ
れに印加される前記信号の極性を１フレーム期間ごとに
反転させることを特徴とするアクティブマトリクス型液
晶表示装置が提供される。このことによって上記目的が
達成される。
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、前記画素ＴＦＴに電気的に接続された画
素電極と、遮蔽膜とが設けられた基板を有するアクティ
ブマトリクス型液晶表示装置であって、前記複数の画素
ＴＦＴは前記ソース信号線と前記ゲート信号線に電気的
に接続されており、前記遮蔽膜はフローティングになっ
ており、前記画素電極と前記遮蔽膜との間に誘電体が設
けられており、前記複数のソース信号線１本ごとに極性
が逆の信号を印加し、前記複数のソース信号線のそれぞ
れに印加される前記信号の極性を１フレーム期間ごとに
反転させることを特徴とするアクティブマトリクス型液
晶表示装置が提供される。このことによって上記目的が
達成される。
【００１５】また本願発明のある実施の形態によると、
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、ソー
ス領域、ドレイン領域及びチャネル形成領域を有する活
性層とを有し、前記ゲート電極は前記ゲート信号線に接
続されており、前記ソース領域またはドレイン領域は前
記ソース信号線に接続されており、前記ドレイン領域ま
たはソース領域は前記画素電極に接続されており、前記
画素電極と前記遮蔽膜の間に誘電体が設けられており、
前記遮蔽膜はフローティングになっており、前記複数の
ソース信号線１本ごとに極性が逆の信号を印加し、前記
複数のソース信号線のそれぞれに印加される前記信号の
極性を１フレーム期間ごとに反転させることを特徴とす
るアクティブマトリクス型液晶表示装置が提供される。
このことによって上記目的が達成される。
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、ソー
ス領域、ドレイン領域及びチャネル形成領域を有する活
性層とを有し、前記ゲート電極は前記ゲート信号線に接
続されており、前記ソース領域またはドレイン領域は前
記ソース信号線に接続されており、前記ドレイン領域ま
たはソース領域は前記画素電極に接続されており、前記
画素電極と前記遮蔽膜の間に誘電体が設けられており、
前記遮蔽膜はフローティングになっており、前記複数の
ソース信号線１本ごとに極性が逆の信号を印加し、前記
複数のソース信号線のそれぞれに印加される前記信号の
極性を１フレーム期間ごとに反転させることを特徴とす
るアクティブマトリクス型液晶表示装置が提供される。
このことによって上記目的が達成される。
【００１６】また本願発明のある実施の形態によると、
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
第２の不純物領域に接している第１の不純物領域を有
し、前記ゲート電極は前記ゲート信号線に接続されてお
り、前記第１の不純物領域の一方は前記画素電極に接続
されており、前記第１の不純物領域のもう一方は前記ソ
ース信号線に接続されており、前記画素電極と前記遮蔽
膜の間に誘電体が設けられており、前記遮蔽膜はフロー
ティングになっており、前記第２の不純物領域は、前記
ゲート絶縁膜を介して、前記ゲート電極と重なってお
り、前記複数のソース信号線１本ごとに極性が逆の信号
を印加し、前記複数のソース信号線のそれぞれに印加さ
れる前記信号の極性を１フレーム期間ごとに反転させる
ことを特徴とするアクティブマトリクス型液晶表示装置
が提供される。このことによって上記目的が達成され
る。
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
第２の不純物領域に接している第１の不純物領域を有
し、前記ゲート電極は前記ゲート信号線に接続されてお
り、前記第１の不純物領域の一方は前記画素電極に接続
されており、前記第１の不純物領域のもう一方は前記ソ
ース信号線に接続されており、前記画素電極と前記遮蔽
膜の間に誘電体が設けられており、前記遮蔽膜はフロー
ティングになっており、前記第２の不純物領域は、前記
ゲート絶縁膜を介して、前記ゲート電極と重なってお
り、前記複数のソース信号線１本ごとに極性が逆の信号
を印加し、前記複数のソース信号線のそれぞれに印加さ
れる前記信号の極性を１フレーム期間ごとに反転させる
ことを特徴とするアクティブマトリクス型液晶表示装置
が提供される。このことによって上記目的が達成され
る。
【００１７】また本願発明のある実施の形態によると、
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
チャネル形成領域を挟んで設けられた第１の不純物領域
とを有し、前記ゲート電極は前記ゲート信号線に接続さ
れており、前記第１の不純物領域の一方は前記画素電極
に接続されており、前記第１の不純物領域のもう一方は
前記ソース信号線に接続されており、前記画素電極と前
記遮蔽膜の間に誘電体が設けられており、前記遮蔽膜は
フローティングになっており、前記第２の不純物領域
は、前記ゲート絶縁膜を介して、前記ゲート電極と重な
っており、前記複数のソース信号線１本ごとに極性が逆
の信号を印加し、前記複数のソース信号線のそれぞれに
印加される前記信号の極性を１フレーム期間ごとに反転
させることを特徴とするアクティブマトリクス型液晶表
示装置が提供される。このことによって上記目的が達成
される。
複数のソース信号線と、複数のゲート信号線と、複数の
画素ＴＦＴと、画素電極と、遮蔽膜とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
チャネル形成領域を挟んで設けられた第１の不純物領域
とを有し、前記ゲート電極は前記ゲート信号線に接続さ
れており、前記第１の不純物領域の一方は前記画素電極
に接続されており、前記第１の不純物領域のもう一方は
前記ソース信号線に接続されており、前記画素電極と前
記遮蔽膜の間に誘電体が設けられており、前記遮蔽膜は
フローティングになっており、前記第２の不純物領域
は、前記ゲート絶縁膜を介して、前記ゲート電極と重な
っており、前記複数のソース信号線１本ごとに極性が逆
の信号を印加し、前記複数のソース信号線のそれぞれに
印加される前記信号の極性を１フレーム期間ごとに反転
させることを特徴とするアクティブマトリクス型液晶表
示装置が提供される。このことによって上記目的が達成
される。
【００１８】前記誘電体は、前記遮蔽膜を陽極酸化して
形成される陽極酸化膜であっても良い。
形成される陽極酸化膜であっても良い。
【００１９】前記遮蔽膜は、アルミニウム（Ａｌ）、チ
タン（Ｔｉ）またはタンタル（Ｔａ）を有する膜であっ
ても良い。
タン（Ｔｉ）またはタンタル（Ｔａ）を有する膜であっ
ても良い。
【００２０】前記遮蔽膜は１００〜３００ｎｍの厚さで
あっても良い。
あっても良い。
【００２１】前記ゲート電極は、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、から選ばれた一種または複数種の元素を有してい
ても良い。
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、から選ばれた一種または複数種の元素を有してい
ても良い。
【００２２】前記アクティブマトリクス型液晶表示装置
を３つ備えたリアプロジェクターであっても良い。
を３つ備えたリアプロジェクターであっても良い。
【００２３】前記アクティブマトリクス型液晶表示装置
を３つ備えたフロントプロジェクターであっても良い。
を３つ備えたフロントプロジェクターであっても良い。
【００２４】前記アクティブマトリクス型液晶表示装置
を１つ備えた単板式リアプロジェクターであっても良
い。
を１つ備えた単板式リアプロジェクターであっても良
い。
【００２５】前記アクティブマトリクス型液晶表示装置
を２備えたゴーグル型ディスプレイであっても良い。
を２備えたゴーグル型ディスプレイであっても良い。
【００２６】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、遮蔽
膜と、一定の基準電位に保たれたコモン線とが設けられ
た基板を有するアクティブマトリクス型液晶表示装置で
あって、前記遮蔽膜はフローティングになっており、前
記画素電極と前記遮蔽膜との間に第１の誘電体を有し、
前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、前記第２の誘電体は前記画素マトリクス部と重なら
ないことを特徴とするアクティブマトリクス型液晶表示
装置が提供される。このことによって上記目的が達成さ
れる。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、遮蔽
膜と、一定の基準電位に保たれたコモン線とが設けられ
た基板を有するアクティブマトリクス型液晶表示装置で
あって、前記遮蔽膜はフローティングになっており、前
記画素電極と前記遮蔽膜との間に第１の誘電体を有し、
前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、前記第２の誘電体は前記画素マトリクス部と重なら
ないことを特徴とするアクティブマトリクス型液晶表示
装置が提供される。このことによって上記目的が達成さ
れる。
【００２７】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた基板
を有するアクティブマトリクス型液晶表示装置であっ
て、前記複数の画素ＴＦＴは前記ソース信号線と前記ゲ
ート信号線に電気的に接続されており、前記遮蔽膜はフ
ローティングになっており、前記画素電極と前記遮蔽膜
との間に第１の誘電体を有し、前記遮蔽膜と前記コモン
線との間に第２の誘電体を有し、前記第２の誘電体は前
記画素マトリクス部と重なっておらず、前記複数のソー
ス信号線１本ごとに極性が逆の信号を印加し、前記複数
のソース信号線のそれぞれに印加される前記信号の極性
を１フレーム期間ごとに反転させることを特徴とするア
クティブマトリクス型液晶表示装置が提供される。この
ことによって上記目的が達成される。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた基板
を有するアクティブマトリクス型液晶表示装置であっ
て、前記複数の画素ＴＦＴは前記ソース信号線と前記ゲ
ート信号線に電気的に接続されており、前記遮蔽膜はフ
ローティングになっており、前記画素電極と前記遮蔽膜
との間に第１の誘電体を有し、前記遮蔽膜と前記コモン
線との間に第２の誘電体を有し、前記第２の誘電体は前
記画素マトリクス部と重なっておらず、前記複数のソー
ス信号線１本ごとに極性が逆の信号を印加し、前記複数
のソース信号線のそれぞれに印加される前記信号の極性
を１フレーム期間ごとに反転させることを特徴とするア
クティブマトリクス型液晶表示装置が提供される。この
ことによって上記目的が達成される。
【００２８】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、ソー
ス領域、ドレイン領域及びチャネル形成領域を有する活
性層とを有し、前記ゲート電極は前記ゲート信号線に接
続されており、前記ソース領域またはドレイン領域は前
記ソース信号線に接続されており、前記ドレイン領域ま
たはソース領域は前記画素電極に接続されており、前記
遮蔽膜はフローティングになっており、前記画素電極と
前記遮蔽膜との間に第１の誘電体を有し、前記遮蔽膜と
前記コモン線との間に第２の誘電体を有し、前記第２の
誘電体は前記画素マトリクス部と重なっておらず、前記
複数のソース信号線１本ごとに極性が逆の信号を印加
し、前記複数のソース信号線のそれぞれに印加される前
記信号の極性を１フレーム期間ごとに反転させることを
特徴とするアクティブマトリクス型液晶表示装置が提供
される。このことによって上記目的が達成される。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、ソー
ス領域、ドレイン領域及びチャネル形成領域を有する活
性層とを有し、前記ゲート電極は前記ゲート信号線に接
続されており、前記ソース領域またはドレイン領域は前
記ソース信号線に接続されており、前記ドレイン領域ま
たはソース領域は前記画素電極に接続されており、前記
遮蔽膜はフローティングになっており、前記画素電極と
前記遮蔽膜との間に第１の誘電体を有し、前記遮蔽膜と
前記コモン線との間に第２の誘電体を有し、前記第２の
誘電体は前記画素マトリクス部と重なっておらず、前記
複数のソース信号線１本ごとに極性が逆の信号を印加
し、前記複数のソース信号線のそれぞれに印加される前
記信号の極性を１フレーム期間ごとに反転させることを
特徴とするアクティブマトリクス型液晶表示装置が提供
される。このことによって上記目的が達成される。
【００２９】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
第２の不純物領域に接している第１の不純物領域を有
し、前記ゲート電極は前記ゲート信号線に接続されてお
り、前記第１の不純物領域の一方は前記画素電極に接続
されており、前記第１の不純物領域のもう一方は前記ソ
ース信号線に接続されており、前記遮蔽膜はフローティ
ングになっており、前記画素電極と前記遮蔽膜との間に
第１の誘電体を有し、前記遮蔽膜と前記コモン線との間
に第２の誘電体を有し、前記第２の誘電体は前記画素マ
トリクス部と重なっておらず、前記第２の不純物領域
は、前記ゲート絶縁膜を介して、前記ゲート電極と重な
っており、前記複数のソース信号線１本ごとに極性が逆
の信号を印加し、前記複数のソース信号線のそれぞれに
印加される前記信号の極性を１フレーム期間ごとに反転
させることを特徴とするアクティブマトリクス型液晶表
示装置が提供される。このことによって上記目的が達成
される。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
第２の不純物領域に接している第１の不純物領域を有
し、前記ゲート電極は前記ゲート信号線に接続されてお
り、前記第１の不純物領域の一方は前記画素電極に接続
されており、前記第１の不純物領域のもう一方は前記ソ
ース信号線に接続されており、前記遮蔽膜はフローティ
ングになっており、前記画素電極と前記遮蔽膜との間に
第１の誘電体を有し、前記遮蔽膜と前記コモン線との間
に第２の誘電体を有し、前記第２の誘電体は前記画素マ
トリクス部と重なっておらず、前記第２の不純物領域
は、前記ゲート絶縁膜を介して、前記ゲート電極と重な
っており、前記複数のソース信号線１本ごとに極性が逆
の信号を印加し、前記複数のソース信号線のそれぞれに
印加される前記信号の極性を１フレーム期間ごとに反転
させることを特徴とするアクティブマトリクス型液晶表
示装置が提供される。このことによって上記目的が達成
される。
【００３０】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
チャネル形成領域を挟んで設けられた第１の不純物領域
とを有し、前記ゲート電極は前記ゲート信号線に接続さ
れており、前記第１の不純物領域の一方は前記画素電極
に接続されており、前記第１の不純物領域のもう一方は
前記ソース信号線に接続されており、前記遮蔽膜はフロ
ーティングになっており、前記画素電極と前記遮蔽膜と
の間に第１の誘電体を有し、前記遮蔽膜と前記コモン線
との間に第２の誘電体を有し、前記第２の誘電体は前記
画素マトリクス部と重なっておらず、前記第２の不純物
領域は、前記ゲート絶縁膜を介して、前記ゲート電極と
重なっており、前記複数のソース信号線１本ごとに極性
が逆の信号を印加し、前記複数のソース信号線のそれぞ
れに印加される前記信号の極性を１フレーム期間ごとに
反転させることを特徴とするアクティブマトリクス型液
晶表示装置が提供される。このことによって上記目的が
達成される。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、複数
のソース信号線と、複数のゲート信号線と、遮蔽膜と、
一定の基準電位に保たれたコモン線とが設けられた第１
の基板と、対向電極が設けられた第２の基板と、前記画
素電極と前記対向電極との間に挟まれた液晶と、を有す
るアクティブマトリクス型液晶表示装置において、前記
各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、活性
層とを有し、前記活性層はチャネル形成領域と、前記チ
ャネル形成領域に接している第２の不純物領域と、前記
チャネル形成領域を挟んで設けられた第１の不純物領域
とを有し、前記ゲート電極は前記ゲート信号線に接続さ
れており、前記第１の不純物領域の一方は前記画素電極
に接続されており、前記第１の不純物領域のもう一方は
前記ソース信号線に接続されており、前記遮蔽膜はフロ
ーティングになっており、前記画素電極と前記遮蔽膜と
の間に第１の誘電体を有し、前記遮蔽膜と前記コモン線
との間に第２の誘電体を有し、前記第２の誘電体は前記
画素マトリクス部と重なっておらず、前記第２の不純物
領域は、前記ゲート絶縁膜を介して、前記ゲート電極と
重なっており、前記複数のソース信号線１本ごとに極性
が逆の信号を印加し、前記複数のソース信号線のそれぞ
れに印加される前記信号の極性を１フレーム期間ごとに
反転させることを特徴とするアクティブマトリクス型液
晶表示装置が提供される。このことによって上記目的が
達成される。
【００３１】また本願発明のある実施の形態によると、
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、遮蔽
膜と、一定の基準電位に保たれたコモン線と、ソース信
号線駆動回路とが設けられた第１の基板と、対向遮蔽膜
が設けられた第２の基板と、を有するアクティブマトリ
クス型液晶表示装置において、前記遮蔽膜はフローティ
ングになっており、前記画素電極と前記遮蔽膜との間に
第１の誘電体を有し、前記遮蔽膜と前記コモン線との間
に第２の誘電体を有し、前記第２の誘電体は前記画素マ
トリクス部と重なっておらず、前記ソース信号線駆動回
路はサンプリング回路を有しており、前記対向遮蔽膜
は、前記遮蔽膜の一部及び前記サンプリング回路と重な
っていることを特徴とするアクティブマトリクス型液晶
表示装置が提供される。このことによって上記目的が達
成される。
複数の画素ＴＦＴ及び前記複数の画素ＴＦＴに電気的に
接続された画素電極を有する画素マトリクス部と、遮蔽
膜と、一定の基準電位に保たれたコモン線と、ソース信
号線駆動回路とが設けられた第１の基板と、対向遮蔽膜
が設けられた第２の基板と、を有するアクティブマトリ
クス型液晶表示装置において、前記遮蔽膜はフローティ
ングになっており、前記画素電極と前記遮蔽膜との間に
第１の誘電体を有し、前記遮蔽膜と前記コモン線との間
に第２の誘電体を有し、前記第２の誘電体は前記画素マ
トリクス部と重なっておらず、前記ソース信号線駆動回
路はサンプリング回路を有しており、前記対向遮蔽膜
は、前記遮蔽膜の一部及び前記サンプリング回路と重な
っていることを特徴とするアクティブマトリクス型液晶
表示装置が提供される。このことによって上記目的が達
成される。
【００３２】前記第１の誘電体は、前記遮蔽膜を陽極酸
化して形成される陽極酸化膜であっても良い。
化して形成される陽極酸化膜であっても良い。
【００３３】前記第２の誘電体は、前記遮蔽膜を陽極酸
化して形成される陽極酸化膜であっても良い。
化して形成される陽極酸化膜であっても良い。
【００３４】前記遮蔽膜は、アルミニウム（Ａｌ）、チ
タン（Ｔｉ）またはタンタル（Ｔａ）を有する膜であっ
ても良い。
タン（Ｔｉ）またはタンタル（Ｔａ）を有する膜であっ
ても良い。
【００３５】前記遮蔽膜は１００〜３００ｎｍの厚さで
あっても良い。
あっても良い。
【００３６】前記ゲート電極は、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、から選ばれた一種または複数種の元素を有してい
ても良い。
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、から選ばれた一種または複数種の元素を有してい
ても良い。
【００３７】前記アクティブマトリクス型液晶表示装置
を３つ備えたリアプロジェクターであっても良い。
を３つ備えたリアプロジェクターであっても良い。
【００３８】前記アクティブマトリクス型液晶表示装置
を３つ備えたフロントプロジェクターであっても良い。
を３つ備えたフロントプロジェクターであっても良い。
【００３９】前記アクティブマトリクス型液晶表示装置
を１つ備えた単板式リアプロジェクターであっても良
い。
を１つ備えた単板式リアプロジェクターであっても良
い。
【００４０】前記アクティブマトリクス型液晶表示装置
を２つ備えたゴーグル型ディスプレイであっても良い。
を２つ備えたゴーグル型ディスプレイであっても良い。
【００４１】なお、本願発明の遮蔽膜は寄生容量の影響
を避けるため、ソース信号線駆動回路上に設けないこと
が好ましい。
を避けるため、ソース信号線駆動回路上に設けないこと
が好ましい。
【００４２】
【発明の実施の形態】以下に本願発明を、実施例をもっ
て説明する。ただし、本願発明は、以下の実施例に限定
されるわけではない。
て説明する。ただし、本願発明は、以下の実施例に限定
されるわけではない。
【００４３】
【実施例】 図１〜図３１を用いて、本願発明の実施例
を説明する。
を説明する。
【００４４】（実施例１）本実施例では、本願発明を用
いたアクティブマトリクス型液晶表示装置の一例につい
て、図１を用いて説明する。
いたアクティブマトリクス型液晶表示装置の一例につい
て、図１を用いて説明する。
【００４５】図１に本願発明の保持容量を用いたアクテ
ィブマトリクス型液晶表示装置の回路図の一例を示す。
ソース信号線駆動回路１１、ゲート信号線駆動回路１
２、アクティブマトリクス回路１３、画素ＴＦＴ１４、
画素電極と対向電極との間に液晶を挟んだ液晶セル１
５、画素電極と遮蔽膜の間に誘電体を挟んで形成される
保持容量１６、ソース信号線１７、ゲート信号線１８が
図１に示されるように設けられている。ソース信号線駆
動回路１１とゲート信号線駆動回路１２は、一般に駆動
回路と総称されている。この駆動回路は、アクティブマ
トリクス回路でなる画素マトリクス部と同一基板上に一
体形成されている。
ィブマトリクス型液晶表示装置の回路図の一例を示す。
ソース信号線駆動回路１１、ゲート信号線駆動回路１
２、アクティブマトリクス回路１３、画素ＴＦＴ１４、
画素電極と対向電極との間に液晶を挟んだ液晶セル１
５、画素電極と遮蔽膜の間に誘電体を挟んで形成される
保持容量１６、ソース信号線１７、ゲート信号線１８が
図１に示されるように設けられている。ソース信号線駆
動回路１１とゲート信号線駆動回路１２は、一般に駆動
回路と総称されている。この駆動回路は、アクティブマ
トリクス回路でなる画素マトリクス部と同一基板上に一
体形成されている。
【００４６】また、アクティブマトリクス部１３では、
ソース信号線駆動回路１１に接続されたソース信号線１
７と、ゲート信号線駆動回路１２に接続されたゲート信
号線１８が交差している。そのソース信号線１７とゲー
ト信号線１８に囲まれた領域、画素部１９に、画素の薄
膜トランジスタ（画素ＴＦＴ）１４と、対向電極と画素
電極の間に液晶を挟んだ液晶セル１５と、保持容量１６
が設けられている。
ソース信号線駆動回路１１に接続されたソース信号線１
７と、ゲート信号線駆動回路１２に接続されたゲート信
号線１８が交差している。そのソース信号線１７とゲー
ト信号線１８に囲まれた領域、画素部１９に、画素の薄
膜トランジスタ（画素ＴＦＴ）１４と、対向電極と画素
電極の間に液晶を挟んだ液晶セル１５と、保持容量１６
が設けられている。
【００４７】保持容量１６は画素電極と遮蔽膜の間に誘
電体としての酸化膜を挟んだ構成となっており、全ての
遮蔽膜はコモン線とは接続されていないフローティング
（Ｆｌｏａｔｉｎｇ）の状態となっている。
電体としての酸化膜を挟んだ構成となっており、全ての
遮蔽膜はコモン線とは接続されていないフローティング
（Ｆｌｏａｔｉｎｇ）の状態となっている。
【００４８】ソース信号線１７に入力された画像信号
は、画素ＴＦＴ１４により選択され、所定の画素電極に
書き込まれる。
は、画素ＴＦＴ１４により選択され、所定の画素電極に
書き込まれる。
【００４９】ソース信号線駆動回路１１から出力された
タイミング信号によりサンプリングされた画像信号が、
ソース信号線１７に供給される。
タイミング信号によりサンプリングされた画像信号が、
ソース信号線１７に供給される。
【００５０】画素ＴＦＴ１４は、ゲート信号線駆動回路
１２からゲート信号線１８を介して入力される選択信号
により動作する。
１２からゲート信号線１８を介して入力される選択信号
により動作する。
【００５１】ソース信号線１７に入力される画像信号
は、ソース信号線１７の１ラインごとに極性を逆にして
印加し、１フレーム期間ごとに信号の極性を反転させる
ことで、液晶に常に１つの向きの電界が印加されること
によって液晶が劣化するのを防ぐ。このようにソースラ
イン反転で液晶を駆動させて、遮蔽膜をコモン線に接続
せずにフローティングとしている。このような構成にす
ることで、遮蔽膜をコモン線に接続しなくても、遮蔽膜
の電位が時間的に平均を取ると一定に保たれるので、遮
蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持
容量を形成することが可能になる。よって遮蔽膜をパタ
ーニングによって形成した後に、遮蔽膜とコモン線を接
続するために、遮蔽膜とコモン線との間に設けられた層
間絶縁膜にマスクを用いたフォトリソグラフィーによる
コンタクトホールをあける必要がなくなる。このため作
製工程を削減し、高い歩留まりを達成することが可能に
なり、またアクティブマトリクス型液晶表示装の作製コ
ストを抑えることが可能になる。
は、ソース信号線１７の１ラインごとに極性を逆にして
印加し、１フレーム期間ごとに信号の極性を反転させる
ことで、液晶に常に１つの向きの電界が印加されること
によって液晶が劣化するのを防ぐ。このようにソースラ
イン反転で液晶を駆動させて、遮蔽膜をコモン線に接続
せずにフローティングとしている。このような構成にす
ることで、遮蔽膜をコモン線に接続しなくても、遮蔽膜
の電位が時間的に平均を取ると一定に保たれるので、遮
蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持
容量を形成することが可能になる。よって遮蔽膜をパタ
ーニングによって形成した後に、遮蔽膜とコモン線を接
続するために、遮蔽膜とコモン線との間に設けられた層
間絶縁膜にマスクを用いたフォトリソグラフィーによる
コンタクトホールをあける必要がなくなる。このため作
製工程を削減し、高い歩留まりを達成することが可能に
なり、またアクティブマトリクス型液晶表示装の作製コ
ストを抑えることが可能になる。
【００５２】次に、図１における画素部１９の詳しい構
造について、図２を用いて説明する。
造について、図２を用いて説明する。
【００５３】まず、図２において、２１は活性層、２２
はゲート信号線、２３はソース信号線、２４は活性層と
ソース信号線とのコンタクト部、２５はドレイン配線
（ドレイン電極）、２６は活性層とドレイン配線とのコ
ンタクト部である。
はゲート信号線、２３はソース信号線、２４は活性層と
ソース信号線とのコンタクト部、２５はドレイン配線
（ドレイン電極）、２６は活性層とドレイン配線とのコ
ンタクト部である。
【００５４】次に、図３は、図２（Ａ）に遮蔽膜２７と
画素電極２８を重ね合わせた状態を示している。なお、
画素電極２８は一部点線で表しているが、これは下層の
遮蔽膜との位置関係を明瞭にするためである。
画素電極２８を重ね合わせた状態を示している。なお、
画素電極２８は一部点線で表しているが、これは下層の
遮蔽膜との位置関係を明瞭にするためである。
【００５５】図３に示すように、画素電極２８は画像表
示領域２９の外周部分で遮蔽膜２７と重なるように形成
されている。この画素電極２８と遮蔽膜２７とが重なる
領域３０が保持容量１７として機能することになる。
示領域２９の外周部分で遮蔽膜２７と重なるように形成
されている。この画素電極２８と遮蔽膜２７とが重なる
領域３０が保持容量１７として機能することになる。
【００５６】また、３１はドレイン配線２５と画素電極
２８とのコンタクト部である。コンタクト部３１には遮
蔽膜２７を設けることができないが、ドレイン配線２５
で完全に遮光されるので、ＴＦＴに光が当たるようなこ
とはない。
２８とのコンタクト部である。コンタクト部３１には遮
蔽膜２７を設けることができないが、ドレイン配線２５
で完全に遮光されるので、ＴＦＴに光が当たるようなこ
とはない。
【００５７】次に図１で示したソース信号線駆動回路の
一例について説明する。図５に図１で示したソース信号
線駆動回路１１のブロック図を示す。ＣＬＫはクロック
信号、ＣＬＫＢは反転したクロック信号、ＳＰはスター
トパルス信号、ＳＬ／Ｒは駆動方向切り替え信号を示し
ている。
一例について説明する。図５に図１で示したソース信号
線駆動回路１１のブロック図を示す。ＣＬＫはクロック
信号、ＣＬＫＢは反転したクロック信号、ＳＰはスター
トパルス信号、ＳＬ／Ｒは駆動方向切り替え信号を示し
ている。
【００５８】図５の具体的な回路構成の一例を図６に示
す。シフトレジスタ回路１０１、レベルシフト回路１０
２、サンプリング回路１０３、画像信号線１０４が図に
示すように配置されている。
す。シフトレジスタ回路１０１、レベルシフト回路１０
２、サンプリング回路１０３、画像信号線１０４が図に
示すように配置されている。
【００５９】クロック信号（ＣＬＫ）、反転したクロッ
ク信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）およ
び駆動方向切り替え信号（ＳＬ／Ｒ）は図５に示されて
いる配線からシフトレジスタ回路に入力される。
ク信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）およ
び駆動方向切り替え信号（ＳＬ／Ｒ）は図５に示されて
いる配線からシフトレジスタ回路に入力される。
【００６０】ソース信号線駆動回路の外部から入力され
たクロック信号（ＣＬＫ）（例えば１０Ｖ）がシフトレ
ジスタ回路１０１に入力される。そして、入力されたク
ロック信号および同じ時にシフトレジスタ回路１０１に
入力したスタートパルス信号とによってシフトレジスタ
回路１０１が動作し、画像のサンプリングのためのタイ
ミング信号を順に生成する。
たクロック信号（ＣＬＫ）（例えば１０Ｖ）がシフトレ
ジスタ回路１０１に入力される。そして、入力されたク
ロック信号および同じ時にシフトレジスタ回路１０１に
入力したスタートパルス信号とによってシフトレジスタ
回路１０１が動作し、画像のサンプリングのためのタイ
ミング信号を順に生成する。
【００６１】生成されたタイミング信号はレベルシフト
回路（ＬＳ）１０２に入力され電圧振幅レベルが上げら
れる。ここで本明細書において電圧振幅レベルとは信号
の最も高い電位と最も低い電位の差（電位差）の絶対値
を意味しており、電圧振幅レベルが高くなる（上げられ
る）とは電位差が大きくなることを意味し、電圧振幅レ
ベルが低くなるとは電位差が小さくなることを意味す
る。電圧振幅レベルが上げられたタイミング信号はアナ
ログスイッチ１０５を有するサンプリング回路１０３に
入力され、入力されたタイミング信号に基づいてサンプ
リング回路１０３が画像信号をサンプリングする動作を
する。サンプリングされた画像信号はソース信号線（Ｓ
１〜Ｓｎ）を介して画素マトリクス部に入力される。
回路（ＬＳ）１０２に入力され電圧振幅レベルが上げら
れる。ここで本明細書において電圧振幅レベルとは信号
の最も高い電位と最も低い電位の差（電位差）の絶対値
を意味しており、電圧振幅レベルが高くなる（上げられ
る）とは電位差が大きくなることを意味し、電圧振幅レ
ベルが低くなるとは電位差が小さくなることを意味す
る。電圧振幅レベルが上げられたタイミング信号はアナ
ログスイッチ１０５を有するサンプリング回路１０３に
入力され、入力されたタイミング信号に基づいてサンプ
リング回路１０３が画像信号をサンプリングする動作を
する。サンプリングされた画像信号はソース信号線（Ｓ
１〜Ｓｎ）を介して画素マトリクス部に入力される。
【００６２】サンプリングされる画像信号は画像信号線
ごとに逆の極性で印加されている。これによってソース
信号線１ラインごとに逆の極性の画像信号がサンプリン
グされ液晶に印加される。言い換えるとソースライン反
転で液晶が駆動することとなる。そのため遮蔽膜を一定
の電位（基準電位）に保たれたコモン線に接続しなくて
も、遮蔽膜の電位は時間的に平均を取ると一定に保たれ
るので、遮蔽膜と画素電極との間に誘電体を挟み込んだ
構造の保持容量において、遮蔽膜をフローティングにす
ることが可能になる。よって遮蔽膜をパターニングによ
って形成した後に、遮蔽膜とコモン線とを接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
マスクを用いたフォトリソグラフィーによるコンタクト
ホールをあける必要がなくなる。このため作製工程を削
減し、高い歩留まりを達成することが可能になり、また
アクティブマトリクス型液晶表示装の作製コストを抑え
ることが可能になる。
ごとに逆の極性で印加されている。これによってソース
信号線１ラインごとに逆の極性の画像信号がサンプリン
グされ液晶に印加される。言い換えるとソースライン反
転で液晶が駆動することとなる。そのため遮蔽膜を一定
の電位（基準電位）に保たれたコモン線に接続しなくて
も、遮蔽膜の電位は時間的に平均を取ると一定に保たれ
るので、遮蔽膜と画素電極との間に誘電体を挟み込んだ
構造の保持容量において、遮蔽膜をフローティングにす
ることが可能になる。よって遮蔽膜をパターニングによ
って形成した後に、遮蔽膜とコモン線とを接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
マスクを用いたフォトリソグラフィーによるコンタクト
ホールをあける必要がなくなる。このため作製工程を削
減し、高い歩留まりを達成することが可能になり、また
アクティブマトリクス型液晶表示装の作製コストを抑え
ることが可能になる。
【００６３】図７にアナログスイッチ１０５とレベルシ
フト回路１０２の具体的な回路図を示す。
フト回路１０２の具体的な回路図を示す。
【００６４】図７（Ａ）にアナログスイッチの等価回路
図を示す。画像信号が入力される信号（ＩＮ、ＩＮｂ）
によってサンプリングされる。図７（Ｂ）にレベルシフ
ト回路の等価回路図を示す。ＩＮは信号が入力されるこ
とを意味し、ＩＮｂはＩＮの反転信号が入力されること
を意味する。また、Ｖｄｄｈはプラスの電圧、Ｖｓｓは
マイナスの電圧の印加を示している。レベルシフト回路
は、ＩＮに入力された信号を高電圧化し反転させた信号
が、ＯＵＴｂから出力されるように設計されている。つ
まり、ＩＮにＨｉが入力されるとＯＵＴｂからＶｓｓ相
当の信号が、Ｌｏが入力されるとＯＵＴｂからＶｄｄｈ
相当の信号が出力される。
図を示す。画像信号が入力される信号（ＩＮ、ＩＮｂ）
によってサンプリングされる。図７（Ｂ）にレベルシフ
ト回路の等価回路図を示す。ＩＮは信号が入力されるこ
とを意味し、ＩＮｂはＩＮの反転信号が入力されること
を意味する。また、Ｖｄｄｈはプラスの電圧、Ｖｓｓは
マイナスの電圧の印加を示している。レベルシフト回路
は、ＩＮに入力された信号を高電圧化し反転させた信号
が、ＯＵＴｂから出力されるように設計されている。つ
まり、ＩＮにＨｉが入力されるとＯＵＴｂからＶｓｓ相
当の信号が、Ｌｏが入力されるとＯＵＴｂからＶｄｄｈ
相当の信号が出力される。
【００６５】次に本願発明の画素マトリクス回路とその
周辺に設けられる駆動回路のＴＦＴを同時に作製する方
法の一例について、図８〜図１０を用いて説明する。な
お、本願発明はこの作製方法に限られない。
周辺に設けられる駆動回路のＴＦＴを同時に作製する方
法の一例について、図８〜図１０を用いて説明する。な
お、本願発明はこの作製方法に限られない。
【００６６】〔島状半導体層、ゲート絶縁膜形成の工
程：図８（Ａ）〕図８（Ａ）において、基板６００１に
は、無アルカリガラス基板や石英基板を使用することが
望ましい。その他にもシリコン基板や金属基板の表面に
絶縁膜を形成したものを基板としても良い。
程：図８（Ａ）〕図８（Ａ）において、基板６００１に
は、無アルカリガラス基板や石英基板を使用することが
望ましい。その他にもシリコン基板や金属基板の表面に
絶縁膜を形成したものを基板としても良い。
【００６７】そして、基板６００１のＴＦＴが形成され
る表面には、酸化シリコン膜、窒化シリコン膜、または
窒化酸化シリコン膜からなる下地膜６００２をプラズマ
ＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形
成した。例えば下地膜６００２として、窒化シリコン膜
６００２を２５〜１００ｎｍ、ここでは５０ｎｍの厚さ
に、酸化シリコン膜６００３を５０〜３００ｎｍ、ここ
では１５０ｎｍの厚さとした２層構造で形成すると良
い。下地膜６００２は基板からの不純物汚染を防ぐため
に設けられるものであり、石英基板を用いた場合には必
ずしも設けなくても良い。
る表面には、酸化シリコン膜、窒化シリコン膜、または
窒化酸化シリコン膜からなる下地膜６００２をプラズマ
ＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形
成した。例えば下地膜６００２として、窒化シリコン膜
６００２を２５〜１００ｎｍ、ここでは５０ｎｍの厚さ
に、酸化シリコン膜６００３を５０〜３００ｎｍ、ここ
では１５０ｎｍの厚さとした２層構造で形成すると良
い。下地膜６００２は基板からの不純物汚染を防ぐため
に設けられるものであり、石英基板を用いた場合には必
ずしも設けなくても良い。
【００６８】次に下地膜６００２の上に２０〜１００ｎ
ｍの厚さの、非晶質シリコン膜を公知の成膜法で形成し
た。非晶質シリコン膜は含有水素量にもよるが、好まし
くは４００〜５５０℃で数時間加熱して脱水素処理を行
い、含有水素量を５atom％以下として、結晶化の工程を
行うことが望ましい。また、非晶質シリコン膜をスパッ
タ法や蒸着法などの他の作製方法で形成しても良いが、
膜中に含まれる酸素、窒素などの不純物元素を十分低減
させておくことが望ましい。ここでは、下地膜と非晶質
シリコン膜とは、同じ成膜法で形成することが可能であ
るので両者を連続形成しても良い。下地膜を形成後、一
旦大気雰囲気にさらされないようにすることで表面の汚
染を防ぐことが可能となり、作製されるＴＦＴの特性バ
ラツキを低減させることができる。
ｍの厚さの、非晶質シリコン膜を公知の成膜法で形成し
た。非晶質シリコン膜は含有水素量にもよるが、好まし
くは４００〜５５０℃で数時間加熱して脱水素処理を行
い、含有水素量を５atom％以下として、結晶化の工程を
行うことが望ましい。また、非晶質シリコン膜をスパッ
タ法や蒸着法などの他の作製方法で形成しても良いが、
膜中に含まれる酸素、窒素などの不純物元素を十分低減
させておくことが望ましい。ここでは、下地膜と非晶質
シリコン膜とは、同じ成膜法で形成することが可能であ
るので両者を連続形成しても良い。下地膜を形成後、一
旦大気雰囲気にさらされないようにすることで表面の汚
染を防ぐことが可能となり、作製されるＴＦＴの特性バ
ラツキを低減させることができる。
【００６９】非晶質シリコン膜から結晶質シリコン膜を
形成する工程は、公知のレーザー結晶化技術または熱結
晶化の技術を用いれば良い。また、シリコンの結晶化を
助長する触媒元素を用いて熱結晶化の方法で結晶質シリ
コン膜を作製しても良い。その他に、微結晶シリコン膜
を用いても良いし、結晶質シリコン膜を直接堆積成膜し
ても良い。さらに、単結晶シリコンを基板上に貼りあわ
せるＳＯＩ（SiliconOn Insulators）の公知技術を使
用して結晶質シリコン膜を形成しても良い。
形成する工程は、公知のレーザー結晶化技術または熱結
晶化の技術を用いれば良い。また、シリコンの結晶化を
助長する触媒元素を用いて熱結晶化の方法で結晶質シリ
コン膜を作製しても良い。その他に、微結晶シリコン膜
を用いても良いし、結晶質シリコン膜を直接堆積成膜し
ても良い。さらに、単結晶シリコンを基板上に貼りあわ
せるＳＯＩ（SiliconOn Insulators）の公知技術を使
用して結晶質シリコン膜を形成しても良い。
【００７０】こうして形成された結晶質シリコン膜の不
要な部分をエッチング除去して、島状半導体層６００４
〜６００６を形成した。結晶質シリコン膜のｎチャネル
型ＴＦＴが作製される領域には、しきい値電圧を制御す
るため、あらかじめ１×１０ 15〜５×１０17ｃｍ-3程度
の濃度でボロン（Ｂ）を添加しておいても良い。
要な部分をエッチング除去して、島状半導体層６００４
〜６００６を形成した。結晶質シリコン膜のｎチャネル
型ＴＦＴが作製される領域には、しきい値電圧を制御す
るため、あらかじめ１×１０ 15〜５×１０17ｃｍ-3程度
の濃度でボロン（Ｂ）を添加しておいても良い。
【００７１】次に、島状半導体層６００４〜６００６を
覆って、酸化シリコンまたは窒化シリコンを主成分とす
るゲート絶縁膜６００７を形成した。ゲート絶縁膜６０
０７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さに形成すれば良い。例えば、プラズマＣＶＤ法
でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を７
５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸
の混合雰囲気中、８００〜１０００℃で熱酸化して１１
５ｎｍのゲート絶縁膜としても良い。（図８（Ａ））
覆って、酸化シリコンまたは窒化シリコンを主成分とす
るゲート絶縁膜６００７を形成した。ゲート絶縁膜６０
０７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さに形成すれば良い。例えば、プラズマＣＶＤ法
でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を７
５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸
の混合雰囲気中、８００〜１０００℃で熱酸化して１１
５ｎｍのゲート絶縁膜としても良い。（図８（Ａ））
【００７２】〔ｎ-領域の形成：図８（Ｂ）〕島状半導
体層６００４、６００６及び配線を形成する領域の全面
と、島状半導体層６００５の一部（チャネル形成領域と
なる領域を含む）にレジストマスク６００８〜６０１１
を形成し、ｎ型を付与する不純物元素を添加して低濃度
不純物領域６０１２、６０１３を形成した。この低濃度
不純物領域６０１２、６０１３は、後にＣＭＯＳ回路の
ｎチャネル型ＴＦＴに、ゲート絶縁膜を介してゲート電
極と重なるＬＤＤ領域（本明細書中ではＬov領域とい
う。なお、ovとはoverlapの意味である。）を形成する
ための不純物領域である。なお、ここで形成された低濃
度不純物領域に含まれるｎ型を付与する不純物元素の濃
度を（ｎ-）で表すこととする。従って、本明細書中で
は低濃度不純物領域６０１２、６０１３をｎ -領域と言
い換えることができる。
体層６００４、６００６及び配線を形成する領域の全面
と、島状半導体層６００５の一部（チャネル形成領域と
なる領域を含む）にレジストマスク６００８〜６０１１
を形成し、ｎ型を付与する不純物元素を添加して低濃度
不純物領域６０１２、６０１３を形成した。この低濃度
不純物領域６０１２、６０１３は、後にＣＭＯＳ回路の
ｎチャネル型ＴＦＴに、ゲート絶縁膜を介してゲート電
極と重なるＬＤＤ領域（本明細書中ではＬov領域とい
う。なお、ovとはoverlapの意味である。）を形成する
ための不純物領域である。なお、ここで形成された低濃
度不純物領域に含まれるｎ型を付与する不純物元素の濃
度を（ｎ-）で表すこととする。従って、本明細書中で
は低濃度不純物領域６０１２、６０１３をｎ -領域と言
い換えることができる。
【００７３】ここではフォスフィン（ＰＨ3）を質量分
離しないでプラズマ励起したイオンドープ法でリンを添
加した。勿論、質量分離を行うイオンインプランテーシ
ョン法を用いても良い。この工程では、ゲート絶縁膜６
００７を通してその下の半導体層にリンを添加した。添
加するリン濃度は、５×１０17〜５×１０18atoms/cm 3
の範囲にするのが好ましく、ここでは１×１０18atoms/
cm3とした。
離しないでプラズマ励起したイオンドープ法でリンを添
加した。勿論、質量分離を行うイオンインプランテーシ
ョン法を用いても良い。この工程では、ゲート絶縁膜６
００７を通してその下の半導体層にリンを添加した。添
加するリン濃度は、５×１０17〜５×１０18atoms/cm 3
の範囲にするのが好ましく、ここでは１×１０18atoms/
cm3とした。
【００７４】その後、レジストマスク６００８〜６０１
１を除去し、窒素雰囲気中で４００〜９００℃、好まし
くは５５０〜８００℃で１〜１２時間の熱処理を行い、
この工程で添加されたリンを活性化する工程を行った。
１を除去し、窒素雰囲気中で４００〜９００℃、好まし
くは５５０〜８００℃で１〜１２時間の熱処理を行い、
この工程で添加されたリンを活性化する工程を行った。
【００７５】〔ゲート電極用および配線用導電膜の形
成：図８（Ｃ）〕第１の導電膜６０１４を、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）から選ばれた元素またはいずれかを主成
分とする導電性材料で、１０〜１００ｎｍの厚さに形成
した。第１の導電膜６０１４としては、例えば窒化タン
タル（ＴａＮ）や窒化タングステン（ＷＮ）を用いるこ
とが望ましい。さらに、第１の導電膜６０１４上に第２
の導電膜６０１５をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素またはいずれかを主成分とする導電性材料で、１０
０〜４００ｎｍの厚さに形成した。例えば、Ｔａを２０
０ｎｍの厚さに形成すれば良い。また、図示しないが、
第１の導電膜６０１４の下に導電膜６０１４、６０１５
（特に導電膜６０１５）の酸化防止のためにシリコン膜
を２〜２０ｎｍ程度の厚さで形成しておくことは有効で
ある。
成：図８（Ｃ）〕第１の導電膜６０１４を、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）から選ばれた元素またはいずれかを主成
分とする導電性材料で、１０〜１００ｎｍの厚さに形成
した。第１の導電膜６０１４としては、例えば窒化タン
タル（ＴａＮ）や窒化タングステン（ＷＮ）を用いるこ
とが望ましい。さらに、第１の導電膜６０１４上に第２
の導電膜６０１５をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素またはいずれかを主成分とする導電性材料で、１０
０〜４００ｎｍの厚さに形成した。例えば、Ｔａを２０
０ｎｍの厚さに形成すれば良い。また、図示しないが、
第１の導電膜６０１４の下に導電膜６０１４、６０１５
（特に導電膜６０１５）の酸化防止のためにシリコン膜
を２〜２０ｎｍ程度の厚さで形成しておくことは有効で
ある。
【００７６】〔ｐ−ｃｈゲート電極、配線電極の形成と
ｐ++領域の形成：図９（Ａ）〕レジストマスク６０１６
〜６０１９を形成し、第１の導電膜と第２の導電膜（以
下、積層膜として取り扱う）をエッチングして、ｐチャ
ネル型ＴＦＴのゲート電極６０２０、ゲート信号線６０
２１、６０２２を形成した。なお、ｎチャネル型ＴＦＴ
となる領域の上には全面を覆うように導電膜６０２３、
６０２４を残した。
ｐ++領域の形成：図９（Ａ）〕レジストマスク６０１６
〜６０１９を形成し、第１の導電膜と第２の導電膜（以
下、積層膜として取り扱う）をエッチングして、ｐチャ
ネル型ＴＦＴのゲート電極６０２０、ゲート信号線６０
２１、６０２２を形成した。なお、ｎチャネル型ＴＦＴ
となる領域の上には全面を覆うように導電膜６０２３、
６０２４を残した。
【００７７】そして、レジストマスク６０１６〜６０１
９をそのまま残してマスクとし、ｐチャネル型ＴＦＴが
形成される半導体層６００４の一部に、ｐ型を付与する
不純物元素を添加する工程を行った。ここではボロンを
その不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイ
オンドープ法（勿論、イオンインプランテーション法で
も良い）で添加した。ここでは５×１０20〜３×１０21
atoms/cm3の濃度にボロンを添加した。なお、ここで形
成された不純物領域に含まれるｐ型を付与する不純物元
素の濃度を（ｐ++）で表すこととする。従って、本明細
書中では不純物領域６０２５、６０２６をｐ++領域と言
い換えることができる。
９をそのまま残してマスクとし、ｐチャネル型ＴＦＴが
形成される半導体層６００４の一部に、ｐ型を付与する
不純物元素を添加する工程を行った。ここではボロンを
その不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイ
オンドープ法（勿論、イオンインプランテーション法で
も良い）で添加した。ここでは５×１０20〜３×１０21
atoms/cm3の濃度にボロンを添加した。なお、ここで形
成された不純物領域に含まれるｐ型を付与する不純物元
素の濃度を（ｐ++）で表すこととする。従って、本明細
書中では不純物領域６０２５、６０２６をｐ++領域と言
い換えることができる。
【００７８】なお、この工程において、レジストマスク
６０１６〜６０１９を使用してゲート絶縁膜６００７を
エッチング除去して、島状半導体層６００４の一部を露
出させた後、ｐ型を付与する不純物元素を添加する工程
を行っても良い。その場合、加速電圧が低くて済むた
め、島状半導体膜に与えるダメージも少ないし、スルー
プットも向上する。
６０１６〜６０１９を使用してゲート絶縁膜６００７を
エッチング除去して、島状半導体層６００４の一部を露
出させた後、ｐ型を付与する不純物元素を添加する工程
を行っても良い。その場合、加速電圧が低くて済むた
め、島状半導体膜に与えるダメージも少ないし、スルー
プットも向上する。
【００７９】〔ｎ―ｃｈゲート電極の形成：図９
（Ｂ）〕次に、レジストマスク６０１６〜６０１９を除
去した後、レジストマスク６０２７〜６０３０を形成
し、ｎチャネル型ＴＦＴのゲート電極６０３１、６０３
２を形成した。このときゲート電極６０３１はｎ-領域
６０１２、６０１３とゲート絶縁膜を介して重なるよう
に形成した。
（Ｂ）〕次に、レジストマスク６０１６〜６０１９を除
去した後、レジストマスク６０２７〜６０３０を形成
し、ｎチャネル型ＴＦＴのゲート電極６０３１、６０３
２を形成した。このときゲート電極６０３１はｎ-領域
６０１２、６０１３とゲート絶縁膜を介して重なるよう
に形成した。
【００８０】〔ｎ+領域の形成：図９（Ｃ）〕次に、レ
ジストマスク６０２７〜６０３０を除去し、レジストマ
スク６０３３〜６０３５を形成した。そして、ｎチャネ
ル型ＴＦＴにおいて、ソース領域またはドレイン領域と
して機能する不純物領域を形成する工程を行った。レジ
ストマスク６０３５はｎチャネル型ＴＦＴのゲート電極
６０３２を覆う形で形成した。これは、後の工程におい
て画素マトリクス回路のｎチャネル型ＴＦＴに、ゲート
電極と重ならないようにＬＤＤ領域を形成するためであ
る。
ジストマスク６０２７〜６０３０を除去し、レジストマ
スク６０３３〜６０３５を形成した。そして、ｎチャネ
ル型ＴＦＴにおいて、ソース領域またはドレイン領域と
して機能する不純物領域を形成する工程を行った。レジ
ストマスク６０３５はｎチャネル型ＴＦＴのゲート電極
６０３２を覆う形で形成した。これは、後の工程におい
て画素マトリクス回路のｎチャネル型ＴＦＴに、ゲート
電極と重ならないようにＬＤＤ領域を形成するためであ
る。
【００８１】そして、ｎ型を付与する不純物元素を添加
して不純物領域６０３６〜６０４０を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域６
０３８〜６０４０に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域６０３８〜６０４０をｎ+領域と言い
換えることができる。また、不純物領域６０３６、６０
３７は既にｎ-領域が形成されていたので、厳密には不
純物領域６０３８〜６０４０よりも若干高い濃度でリン
を含む。
して不純物領域６０３６〜６０４０を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域６
０３８〜６０４０に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域６０３８〜６０４０をｎ+領域と言い
換えることができる。また、不純物領域６０３６、６０
３７は既にｎ-領域が形成されていたので、厳密には不
純物領域６０３８〜６０４０よりも若干高い濃度でリン
を含む。
【００８２】なお、この工程において、レジストマスク
６０３３〜６０３５およびゲート電極６０３１をマスク
としてゲート絶縁膜６００７をエッチングし、島状半導
体膜６００５、６００６の一部を露出させた後、ｎ型を
付与する不純物元素を添加する工程を行っても良い。そ
の場合、加速電圧が低くて済むため、島状半導体膜に与
えるダメージも少ないし、スループットも向上する。
６０３３〜６０３５およびゲート電極６０３１をマスク
としてゲート絶縁膜６００７をエッチングし、島状半導
体膜６００５、６００６の一部を露出させた後、ｎ型を
付与する不純物元素を添加する工程を行っても良い。そ
の場合、加速電圧が低くて済むため、島状半導体膜に与
えるダメージも少ないし、スループットも向上する。
【００８３】〔ｎ--領域の形成：図１０（Ａ）〕次に、
レジストマスク６０３３〜６０３５を除去し、画素マト
リクス回路のｎチャネル型ＴＦＴとなる島状半導体層６
００６にｎ型を付与する不純物元素を添加する工程を行
った。こうして形成された不純物領域６０４１〜６０４
４には前記ｎ-領域と同程度かそれより少ない濃度（具
体的には５×１０16〜１×１０18atoms/cm3）のリンが
添加されるようにした。なお、ここで形成された不純物
領域６０４１〜６０４４に含まれるｎ型を付与する不純
物元素の濃度を（ｎ--）で表すこととする。従って、本
明細書中では不純物領域６０４１〜６０４４をｎ--領域
と言い換えることができる。また、この工程ではゲート
電極で隠された不純物領域６０６８、６０６９を除いて
全ての不純物領域にｎ?の濃度でリンが添加されている
が、非常に低濃度であるため無視して差し支えない。
レジストマスク６０３３〜６０３５を除去し、画素マト
リクス回路のｎチャネル型ＴＦＴとなる島状半導体層６
００６にｎ型を付与する不純物元素を添加する工程を行
った。こうして形成された不純物領域６０４１〜６０４
４には前記ｎ-領域と同程度かそれより少ない濃度（具
体的には５×１０16〜１×１０18atoms/cm3）のリンが
添加されるようにした。なお、ここで形成された不純物
領域６０４１〜６０４４に含まれるｎ型を付与する不純
物元素の濃度を（ｎ--）で表すこととする。従って、本
明細書中では不純物領域６０４１〜６０４４をｎ--領域
と言い換えることができる。また、この工程ではゲート
電極で隠された不純物領域６０６８、６０６９を除いて
全ての不純物領域にｎ?の濃度でリンが添加されている
が、非常に低濃度であるため無視して差し支えない。
【００８４】〔熱活性化の工程：図１０（Ｂ）〕次に、
後に第１の層間絶縁膜の一部となる保護絶縁膜６０４５
を形成した。保護絶縁膜６０４５は窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜またはそれらを組み
合わせた積層膜で形成すれば良い。また、膜厚は１００
〜４００ｎｍとすれば良い。
後に第１の層間絶縁膜の一部となる保護絶縁膜６０４５
を形成した。保護絶縁膜６０４５は窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜またはそれらを組み
合わせた積層膜で形成すれば良い。また、膜厚は１００
〜４００ｎｍとすれば良い。
【００８５】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行った。この工程はファーネスアニール法、
レーザーアニール法、またはラピッドサーマルアニール
法（ＲＴＡ法）で行うことができる。ここではファーネ
スアニール法で活性化工程を行った。加熱処理は、窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは４５０℃、２時間の熱処理を行っ
た。
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行った。この工程はファーネスアニール法、
レーザーアニール法、またはラピッドサーマルアニール
法（ＲＴＡ法）で行うことができる。ここではファーネ
スアニール法で活性化工程を行った。加熱処理は、窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは４５０℃、２時間の熱処理を行っ
た。
【００８６】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行った。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行った。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
【００８７】〔層間絶縁膜、ソース／ドレイン電極、遮
蔽膜、画素電極、保持容量の形成：図１０（Ｃ）〕活性
化工程を終えたら、保護絶縁膜６０４５の上に０．５〜
１．５μm厚の層間絶縁膜６０４６を形成した。前記保
護絶縁膜６０４５と層間絶縁膜６０４６とでなる積層膜
を第１の層間絶縁膜とした。
蔽膜、画素電極、保持容量の形成：図１０（Ｃ）〕活性
化工程を終えたら、保護絶縁膜６０４５の上に０．５〜
１．５μm厚の層間絶縁膜６０４６を形成した。前記保
護絶縁膜６０４５と層間絶縁膜６０４６とでなる積層膜
を第１の層間絶縁膜とした。
【００８８】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース電極６０４７〜６０４９と、ドレイン電極６
０５０、６０５１を形成した。図示していないが、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含む
アルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッ
タ法で連続して形成した３層構造の積層膜とした。これ
で図２に示した状態と同じになる。図２で示す活性層２
１は図１０の活性層６００４〜６００６に相当し、ゲー
ト信号線２２およびドレイン配線２５は同じドレイン電
極６０５０、６０５１として表されている。ソース信号
線２３はソース電極６０４７〜６０４９として示されて
いる。
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース電極６０４７〜６０４９と、ドレイン電極６
０５０、６０５１を形成した。図示していないが、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含む
アルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッ
タ法で連続して形成した３層構造の積層膜とした。これ
で図２に示した状態と同じになる。図２で示す活性層２
１は図１０の活性層６００４〜６００６に相当し、ゲー
ト信号線２２およびドレイン配線２５は同じドレイン電
極６０５０、６０５１として表されている。ソース信号
線２３はソース電極６０４７〜６０４９として示されて
いる。
【００８９】次に、パッシベーション膜６０５２とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜で５０〜５００ｎｍ（代表的には２００〜３
００ｎｍ）の厚さで形成した。その後、この状態で水素
化処理を行うとＴＦＴの特性向上に対して好ましい結果
が得られた。例えば、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行う
と良く、あるいはプラズマ水素化法を用いても同様の効
果が得られた。なお、ここで後に画素電極とドレイン電
極を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜６０５２に開口部を形成し
ておいても良い。
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜で５０〜５００ｎｍ（代表的には２００〜３
００ｎｍ）の厚さで形成した。その後、この状態で水素
化処理を行うとＴＦＴの特性向上に対して好ましい結果
が得られた。例えば、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行う
と良く、あるいはプラズマ水素化法を用いても同様の効
果が得られた。なお、ここで後に画素電極とドレイン電
極を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜６０５２に開口部を形成し
ておいても良い。
【００９０】その後、有機樹脂からなる第２の層間絶縁
膜６０５３を約１μmの厚さに形成した。有機樹脂とし
ては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。有機樹脂膜を用いることの利点は、成膜方
法が簡単である点や、比誘電率が低いので、寄生容量を
低減できる点、平坦性に優れる点などが上げられる。な
お上述した以外の有機樹脂膜や有機系SiO化合物などを
用いることもできる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
膜６０５３を約１μmの厚さに形成した。有機樹脂とし
ては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。有機樹脂膜を用いることの利点は、成膜方
法が簡単である点や、比誘電率が低いので、寄生容量を
低減できる点、平坦性に優れる点などが上げられる。な
お上述した以外の有機樹脂膜や有機系SiO化合物などを
用いることもできる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
【００９１】次に、画素マトリクス回路となる領域にお
いて、第２の層間絶縁膜６０５３上に遮蔽膜６０５４を
形成した。遮蔽膜６０５４はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素また
はいずれかを主成分とする膜で１００〜３００ｎｍの厚
さに形成した。そして、遮蔽膜６０５４の表面に陽極酸
化法またはプラズマ酸化法により３０〜１５０ｎｍ（好
ましくは５０〜７５ｎｍ）の厚さの酸化膜６０５５を形
成した。ここでは遮蔽膜６０５４としてアルミニウム膜
またはアルミニウムを主成分とする膜を用い、誘電体６
０５５として酸化アルミニウム膜（アルミナ膜）を用い
た。
いて、第２の層間絶縁膜６０５３上に遮蔽膜６０５４を
形成した。遮蔽膜６０５４はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素また
はいずれかを主成分とする膜で１００〜３００ｎｍの厚
さに形成した。そして、遮蔽膜６０５４の表面に陽極酸
化法またはプラズマ酸化法により３０〜１５０ｎｍ（好
ましくは５０〜７５ｎｍ）の厚さの酸化膜６０５５を形
成した。ここでは遮蔽膜６０５４としてアルミニウム膜
またはアルミニウムを主成分とする膜を用い、誘電体６
０５５として酸化アルミニウム膜（アルミナ膜）を用い
た。
【００９２】なお、ここでは遮蔽膜の表面のみに絶縁膜
を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱
ＣＶＤ法またはスパッタ法などの気相法によって形成し
ても良い。その場合も膜厚は３０〜１５０ｎｍ（好まし
くは５０〜７５ｎｍ）とすることが好ましい。また、酸
化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、
ＤＬＣ（Diamond like carbon）膜または有機樹脂膜
を用いても良い。さらに、これらを組み合わせた積層膜
を用いても良い。
を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱
ＣＶＤ法またはスパッタ法などの気相法によって形成し
ても良い。その場合も膜厚は３０〜１５０ｎｍ（好まし
くは５０〜７５ｎｍ）とすることが好ましい。また、酸
化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、
ＤＬＣ（Diamond like carbon）膜または有機樹脂膜
を用いても良い。さらに、これらを組み合わせた積層膜
を用いても良い。
【００９３】次に、パッシベーション膜６０５２及び第
２の層間絶縁膜６０５３にドレイン電極６０５１に達す
るコンタクトホールを形成し、画素電極６０５６を形成
した。なお、画素電極６０５７、６０５８はそれぞれ隣
接する別の画素の画素電極である。画素電極６０５６〜
６０５８は、透過型液晶表示装置とする場合には透明導
電膜を用い、反射型の液晶表示装置とする場合には金属
膜を用いれば良い。ここでは透過型の液晶表示装置とす
るために、酸化インジウム・スズ（ＩＴＯ）膜を１００
ｎｍの厚さにスパッタ法で形成した。
２の層間絶縁膜６０５３にドレイン電極６０５１に達す
るコンタクトホールを形成し、画素電極６０５６を形成
した。なお、画素電極６０５７、６０５８はそれぞれ隣
接する別の画素の画素電極である。画素電極６０５６〜
６０５８は、透過型液晶表示装置とする場合には透明導
電膜を用い、反射型の液晶表示装置とする場合には金属
膜を用いれば良い。ここでは透過型の液晶表示装置とす
るために、酸化インジウム・スズ（ＩＴＯ）膜を１００
ｎｍの厚さにスパッタ法で形成した。
【００９４】また、この時、画素電極６０５６と遮蔽膜
６０５４とが酸化膜６０５５を介して重なった領域６０
５９が保持容量を形成した。
６０５４とが酸化膜６０５５を介して重なった領域６０
５９が保持容量を形成した。
【００９５】こうして同一基板上に、駆動回路となるＣ
ＭＯＳ回路と画素マトリクス回路とを有したアクティブ
マトリクス基板が完成した。なお、駆動回路となるＣＭ
ＯＳ回路にはｐチャネル型ＴＦＴ６０８１、ｎチャネル
型ＴＦＴ６０８２が形成され、画素マトリクス回路には
ｎチャネル型ＴＦＴでなる画素ＴＦＴ６０８３が形成さ
れた。
ＭＯＳ回路と画素マトリクス回路とを有したアクティブ
マトリクス基板が完成した。なお、駆動回路となるＣＭ
ＯＳ回路にはｐチャネル型ＴＦＴ６０８１、ｎチャネル
型ＴＦＴ６０８２が形成され、画素マトリクス回路には
ｎチャネル型ＴＦＴでなる画素ＴＦＴ６０８３が形成さ
れた。
【００９６】ＣＭＯＳ回路のｐチャネル型ＴＦＴ６０８
１には、チャネル形成領域６０６２、ソース領域６０６
３、ドレイン領域６０６４がそれぞれｐ+領域で形成さ
れた。また、ｎチャネル型ＴＦＴ６０８２には、チャネ
ル形成領域６０６５、ソース領域６０６６、ドレイン領
域６０６７、ゲート絶縁膜を介してゲート電極と重なっ
たＬＤＤ領域（以下、Ｌov領域という。なお、ovとはov
erlapの意である。）６０６８、６０６９が形成され
た。この時、ソース領域６０６６、ドレイン領域６０６
７はそれぞれ（ｎ-＋ｎ+）領域で形成され、Ｌov領域６
０６８、６０６９はｎ-領域で形成された。
１には、チャネル形成領域６０６２、ソース領域６０６
３、ドレイン領域６０６４がそれぞれｐ+領域で形成さ
れた。また、ｎチャネル型ＴＦＴ６０８２には、チャネ
ル形成領域６０６５、ソース領域６０６６、ドレイン領
域６０６７、ゲート絶縁膜を介してゲート電極と重なっ
たＬＤＤ領域（以下、Ｌov領域という。なお、ovとはov
erlapの意である。）６０６８、６０６９が形成され
た。この時、ソース領域６０６６、ドレイン領域６０６
７はそれぞれ（ｎ-＋ｎ+）領域で形成され、Ｌov領域６
０６８、６０６９はｎ-領域で形成された。
【００９７】また、画素ＴＦＴ６０８３には、チャネル
形成領域６０７０、６０７１、ソース領域６０７２、ド
レイン領域６０７３、ゲート絶縁膜を介してゲート電極
と重ならないＬＤＤ領域（以下、Ｌoff領域という。な
お、offとはoffsetの意である。）６０７４〜６０７
７、Ｌoff領域６０７５、６０７６に接したｎ+領域６０
７８が形成された。この時、ソース領域６０７２、ドレ
イン領域６０７３はそれぞれｎ+領域で形成され、Ｌoff
領域６０７４〜６０７７はｎ--領域で形成された。
形成領域６０７０、６０７１、ソース領域６０７２、ド
レイン領域６０７３、ゲート絶縁膜を介してゲート電極
と重ならないＬＤＤ領域（以下、Ｌoff領域という。な
お、offとはoffsetの意である。）６０７４〜６０７
７、Ｌoff領域６０７５、６０７６に接したｎ+領域６０
７８が形成された。この時、ソース領域６０７２、ドレ
イン領域６０７３はそれぞれｎ+領域で形成され、Ｌoff
領域６０７４〜６０７７はｎ--領域で形成された。
【００９８】チャネル長３〜７μｍに対してＬov領域の
長さ（幅）は０．５〜３．０μｍ、代表的には１．０〜
１．５μｍとすれば良い。また、画素ＴＦＴ６０８３に
設けられるＬoff領域６０７４〜６０７７の長さ（幅）
は０．５〜３．５μｍ、代表的には２．０〜２．５μｍ
とすれば良い。
長さ（幅）は０．５〜３．０μｍ、代表的には１．０〜
１．５μｍとすれば良い。また、画素ＴＦＴ６０８３に
設けられるＬoff領域６０７４〜６０７７の長さ（幅）
は０．５〜３．５μｍ、代表的には２．０〜２．５μｍ
とすれば良い。
【００９９】図２７に、コモン線と、ＦＰＣからの引き
出し端子との接合部分を示す。基板６００１、図１０
（Ｃ）に示したｎチャネル型ＴＦＴを有するゲート信号
線駆動回路２７０２、コモン線２７０３、遮蔽膜２７０
４、誘電体２７０５、ＩＴＯ膜２７０６、フィラー２７
０７、樹脂２７０８、ＦＰＣからの引き出し端子上に成
膜されたＩＴＯ膜２７０９、ＦＰＣからの引き出し端子
２７１０が図２７に示すように設けられている。
出し端子との接合部分を示す。基板６００１、図１０
（Ｃ）に示したｎチャネル型ＴＦＴを有するゲート信号
線駆動回路２７０２、コモン線２７０３、遮蔽膜２７０
４、誘電体２７０５、ＩＴＯ膜２７０６、フィラー２７
０７、樹脂２７０８、ＦＰＣからの引き出し端子上に成
膜されたＩＴＯ膜２７０９、ＦＰＣからの引き出し端子
２７１０が図２７に示すように設けられている。
【０１００】遮蔽膜２７０４とＩＴＯ膜２７０６と、そ
の間に挟まれた誘電体２７０５とによって、カップリン
グ容量が形成されている。ＩＴＯ膜２７０６は、ゲート
信号線駆動回路２７０２上に設けられており、ゲート信
号線駆動回路２７０２の下に設けられたコモン線２７０
３と接続している。ＦＰＣからの引き出し端子２７１０
上にはＦＰＣ側のＩＴＯ膜２７０９が形成されており、
ＦＰＣからの引き出し端子２７１０上のＦＰＣ側のＩＴ
Ｏ膜２７０９とＩＴＯ膜２７０６とは、フィラー２７０
７と樹脂２７０８とによって接続されている。
の間に挟まれた誘電体２７０５とによって、カップリン
グ容量が形成されている。ＩＴＯ膜２７０６は、ゲート
信号線駆動回路２７０２上に設けられており、ゲート信
号線駆動回路２７０２の下に設けられたコモン線２７０
３と接続している。ＦＰＣからの引き出し端子２７１０
上にはＦＰＣ側のＩＴＯ膜２７０９が形成されており、
ＦＰＣからの引き出し端子２７１０上のＦＰＣ側のＩＴ
Ｏ膜２７０９とＩＴＯ膜２７０６とは、フィラー２７０
７と樹脂２７０８とによって接続されている。
【０１０１】樹脂２７０８は光硬化性の樹脂であって
も、熱硬化性の樹脂であっても良く、また光硬化性の樹
脂と熱硬化性の樹脂との混合物であっても良い。光硬化
性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光
によって仮接着の後、熱を加えて圧着させることにより
接続する。またフィラーは導電性の材料であることが必
要である。大きさの異なるフィラーを２種類以上用いて
も良く、この場合、サイズの小さいフィラーはスペーサ
として働くので導電性でなくても良く、サイズの大きい
粒子は電気的に接続させる働きをするので導電性である
ことが必要である。
も、熱硬化性の樹脂であっても良く、また光硬化性の樹
脂と熱硬化性の樹脂との混合物であっても良い。光硬化
性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光
によって仮接着の後、熱を加えて圧着させることにより
接続する。またフィラーは導電性の材料であることが必
要である。大きさの異なるフィラーを２種類以上用いて
も良く、この場合、サイズの小さいフィラーはスペーサ
として働くので導電性でなくても良く、サイズの大きい
粒子は電気的に接続させる働きをするので導電性である
ことが必要である。
【０１０２】本願発明では、ソースライン反転によって
液晶を駆動してやり、かつ遮蔽膜を一定の電位（基準電
位）に保たれたコモン線に接続しない。ソースライン反
転によって、遮蔽膜の電位は時間的に平均を取ると一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによるコ
ンタクトホールをあける必要がなくなる。このため作製
工程を削減し、高い歩留まりを達成することが可能にな
り、またアクティブマトリクス型液晶表示装の作製コス
トを抑えることが可能になる。
液晶を駆動してやり、かつ遮蔽膜を一定の電位（基準電
位）に保たれたコモン線に接続しない。ソースライン反
転によって、遮蔽膜の電位は時間的に平均を取ると一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによるコ
ンタクトホールをあける必要がなくなる。このため作製
工程を削減し、高い歩留まりを達成することが可能にな
り、またアクティブマトリクス型液晶表示装の作製コス
トを抑えることが可能になる。
【０１０３】（実施例２）本実施例では、実施例１の遮
蔽膜をフローティングにするという構成に加えて、遮蔽
膜とコモン線との間に大容量のカップリング容量を形成
する例について説明する。なおＴＦＴの作製方法の記載
は省略するが、実施例１と同じプロセスを用いても良
い。
蔽膜をフローティングにするという構成に加えて、遮蔽
膜とコモン線との間に大容量のカップリング容量を形成
する例について説明する。なおＴＦＴの作製方法の記載
は省略するが、実施例１と同じプロセスを用いても良
い。
【０１０４】図１１に本願発明の保持容量を用いたアク
ティブマトリクス型液晶表示装置の回路図の一例を示
す。ソース信号線駆動回路３０１、ゲート信号線駆動回
路３０２、アクティブマトリクス回路３０３、画素ＴＦ
Ｔ３０４、画素電極と対向電極との間に液晶を挟んだ液
晶セル３０５、画素電極と遮蔽膜の間に誘電体を挟んで
形成される保持容量３０６、ソース信号線３０７、ゲー
ト信号線３０８が図１１に示されるように設けられてい
る。またカップリング容量３１０がフローティングにな
っている遮蔽膜とコモン線との間に設けられている。ソ
ース信号線駆動回路３０１とゲート信号線駆動回路３０
２は、一般に駆動回路と総称されている。この駆動回路
は、アクティブマトリクス回路でなる画素マトリクス部
と同一基板上に一体形成されている。
ティブマトリクス型液晶表示装置の回路図の一例を示
す。ソース信号線駆動回路３０１、ゲート信号線駆動回
路３０２、アクティブマトリクス回路３０３、画素ＴＦ
Ｔ３０４、画素電極と対向電極との間に液晶を挟んだ液
晶セル３０５、画素電極と遮蔽膜の間に誘電体を挟んで
形成される保持容量３０６、ソース信号線３０７、ゲー
ト信号線３０８が図１１に示されるように設けられてい
る。またカップリング容量３１０がフローティングにな
っている遮蔽膜とコモン線との間に設けられている。ソ
ース信号線駆動回路３０１とゲート信号線駆動回路３０
２は、一般に駆動回路と総称されている。この駆動回路
は、アクティブマトリクス回路でなる画素マトリクス部
と同一基板上に一体形成されている。
【０１０５】また、アクティブマトリクス部３０３で
は、ソース信号線駆動回路３０１に接続されたソース信
号線３０７と、ゲート信号線駆動回路３０２に接続され
たゲート信号線３０８が交差している。そのソース信号
線３０７とゲート信号線３０８に囲まれた領域、画素部
３０９に、画素の薄膜トランジスタ（画素ＴＦＴ）３０
４と、対向電極と画素電極の間に液晶を挟んだ液晶セル
３０５と、保持容量３０６が設けられている。またコモ
ン線３１１と遮蔽膜３１２とが図に示すように設けられ
ている。
は、ソース信号線駆動回路３０１に接続されたソース信
号線３０７と、ゲート信号線駆動回路３０２に接続され
たゲート信号線３０８が交差している。そのソース信号
線３０７とゲート信号線３０８に囲まれた領域、画素部
３０９に、画素の薄膜トランジスタ（画素ＴＦＴ）３０
４と、対向電極と画素電極の間に液晶を挟んだ液晶セル
３０５と、保持容量３０６が設けられている。またコモ
ン線３１１と遮蔽膜３１２とが図に示すように設けられ
ている。
【０１０６】保持容量３０６は画素電極と遮蔽膜３１２
の間に誘電体としての酸化膜を挟んだ構成となってお
り、全ての遮蔽膜３１２はコモン線３１１とは接続され
ていないフローティング（Ｆｌｏａｔｉｎｇ）となって
いる。
の間に誘電体としての酸化膜を挟んだ構成となってお
り、全ての遮蔽膜３１２はコモン線３１１とは接続され
ていないフローティング（Ｆｌｏａｔｉｎｇ）となって
いる。
【０１０７】またカップリング容量３１０の容量値は、
ゲート信号線１ラインに画素ＴＦＴを介して接続されて
いる全ての保持容量の容量値の合計の１０倍以上であれ
ば良い。
ゲート信号線１ラインに画素ＴＦＴを介して接続されて
いる全ての保持容量の容量値の合計の１０倍以上であれ
ば良い。
【０１０８】ソース信号線３０７に入力された画像信号
は、画素ＴＦＴ３０４により選択され、所定の画素電極
に書き込まれる。
は、画素ＴＦＴ３０４により選択され、所定の画素電極
に書き込まれる。
【０１０９】ソース信号線駆動回路３０１から出力され
たタイミング信号によりサンプリングされた画像信号
が、ソース信号線３０７に供給される。
たタイミング信号によりサンプリングされた画像信号
が、ソース信号線３０７に供給される。
【０１１０】画素ＴＦＴ３０４は、ゲート信号線駆動回
路３０２からゲート信号線３０８を介して入力される選
択信号により動作する。
路３０２からゲート信号線３０８を介して入力される選
択信号により動作する。
【０１１１】ソース信号線に入力される画像信号は、ソ
ース信号線１ラインごとに極性を逆にして印加し、１フ
レーム期間ごとに信号の極性を反転させることで、液晶
に常に１つの向きの電界が印加されることによって液晶
が劣化するのを防ぐ。このようにソースライン反転で液
晶を駆動させて、遮蔽膜をコモン線に接続せずにフロー
ティングとしている。このような構成にすることで、遮
蔽膜をコモン線に接続しなくても、遮蔽膜の電位が時間
的に平均を取ると一定に保たれるので、遮蔽膜と画素電
極との間に誘電体を挟み込んだ構造の保持容量を形成す
ることが可能になる。よって遮蔽膜をパターニングによ
って形成した後に、遮蔽膜とコモン線を接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
マスクを用いたフォトリソグラフィーによるコンタクト
ホールをあける必要がなくなる。このため作製工程を削
減し、高い歩留まりを達成することが可能になり、また
アクティブマトリクス型液晶表示装置の作製コストを抑
えることが可能になる。またそれに加えて、遮蔽膜をフ
ローティングにして遮蔽膜とコモン線との間に大容量の
カップリング容量を形成した場合は、遮蔽膜の電位の変
動ΔＶが小さくなる。カップリング容量の容量値が大き
ければ大きいほどΔＶは小さくなり、遮蔽膜の電位をよ
り一定に保つことが可能になるため、良好なコントラス
トを得ることができる。
ース信号線１ラインごとに極性を逆にして印加し、１フ
レーム期間ごとに信号の極性を反転させることで、液晶
に常に１つの向きの電界が印加されることによって液晶
が劣化するのを防ぐ。このようにソースライン反転で液
晶を駆動させて、遮蔽膜をコモン線に接続せずにフロー
ティングとしている。このような構成にすることで、遮
蔽膜をコモン線に接続しなくても、遮蔽膜の電位が時間
的に平均を取ると一定に保たれるので、遮蔽膜と画素電
極との間に誘電体を挟み込んだ構造の保持容量を形成す
ることが可能になる。よって遮蔽膜をパターニングによ
って形成した後に、遮蔽膜とコモン線を接続するため
に、遮蔽膜とコモン線との間に設けられた層間絶縁膜に
マスクを用いたフォトリソグラフィーによるコンタクト
ホールをあける必要がなくなる。このため作製工程を削
減し、高い歩留まりを達成することが可能になり、また
アクティブマトリクス型液晶表示装置の作製コストを抑
えることが可能になる。またそれに加えて、遮蔽膜をフ
ローティングにして遮蔽膜とコモン線との間に大容量の
カップリング容量を形成した場合は、遮蔽膜の電位の変
動ΔＶが小さくなる。カップリング容量の容量値が大き
ければ大きいほどΔＶは小さくなり、遮蔽膜の電位をよ
り一定に保つことが可能になるため、良好なコントラス
トを得ることができる。
【０１１２】図２３に図１１の上面及び断面の概略図を
示す。図２３（Ｂ）は図２３（Ａ）のＡ−Ａ’における
断面図である。
示す。図２３（Ｂ）は図２３（Ａ）のＡ−Ａ’における
断面図である。
【０１１３】ソース信号線駆動回路４１１（図１１に示
すところの３０１）、ゲート信号線駆動回路４０２、ア
クティブマトリクス部４１３（図１１に示すところの３
０３）、遮蔽膜４０４、ＩＴＯ膜４０６、コモン線４０
７、ＦＰＣ４１４が図２３（Ａ）に示すように設けられ
ている。
すところの３０１）、ゲート信号線駆動回路４０２、ア
クティブマトリクス部４１３（図１１に示すところの３
０３）、遮蔽膜４０４、ＩＴＯ膜４０６、コモン線４０
７、ＦＰＣ４１４が図２３（Ａ）に示すように設けられ
ている。
【０１１４】ＩＴＯ膜４０６とコモン線４０７は電気的
に接続されており、コモン線４０７はＦＰＣ４１４によ
って基板の外部に接続され、一定の電位（基準電位）に
保たれている。
に接続されており、コモン線４０７はＦＰＣ４１４によ
って基板の外部に接続され、一定の電位（基準電位）に
保たれている。
【０１１５】コモン線４０７に接続されたＩＴＯ膜４０
６と遮蔽膜４０４の重なった部分にカップリング容量４
１６（図１１で示すところの３１０）が形成されてい
る。
６と遮蔽膜４０４の重なった部分にカップリング容量４
１６（図１１で示すところの３１０）が形成されてい
る。
【０１１６】基板４０１、ゲート信号線駆動回路４０２
（図１１に示すところの３０２）、層間絶縁膜４０３、
遮蔽膜４０４（図１１に示すところの３１１）、誘電体
４０５、ＩＴＯ膜４０６、コモン線４０７（図１１に示
すところの３１２）、フィラー４１２、樹脂４１０、Ｆ
ＰＣからの引き出し端子上に成膜されたＩＴＯ膜４０
９、ＦＰＣからの引き出し端子４０８が図２３に示すよ
うに設けられている。
（図１１に示すところの３０２）、層間絶縁膜４０３、
遮蔽膜４０４（図１１に示すところの３１１）、誘電体
４０５、ＩＴＯ膜４０６、コモン線４０７（図１１に示
すところの３１２）、フィラー４１２、樹脂４１０、Ｆ
ＰＣからの引き出し端子上に成膜されたＩＴＯ膜４０
９、ＦＰＣからの引き出し端子４０８が図２３に示すよ
うに設けられている。
【０１１７】遮蔽膜４０４とＩＴＯ膜４０６と、その間
に挟まれた誘電体４０５とによって、カップリング容量
が形成されている。ＩＴＯ膜４０６は、ゲート信号線駆
動回路４０２上に設けられており、ゲート信号線駆動回
路４０２の下に設けられたコモン線４０７と接続してい
る。ＦＰＣからの引き出し端子４０８上にはＦＰＣ側の
ＩＴＯ膜４０９が接するように形成されており、ＦＰＣ
からの引き出し端子４０８上のＦＰＣ側のＩＴＯ膜４０
９とＩＴＯ膜４０６とは、フィラー４１２と樹脂４１０
とによって接続されている。
に挟まれた誘電体４０５とによって、カップリング容量
が形成されている。ＩＴＯ膜４０６は、ゲート信号線駆
動回路４０２上に設けられており、ゲート信号線駆動回
路４０２の下に設けられたコモン線４０７と接続してい
る。ＦＰＣからの引き出し端子４０８上にはＦＰＣ側の
ＩＴＯ膜４０９が接するように形成されており、ＦＰＣ
からの引き出し端子４０８上のＦＰＣ側のＩＴＯ膜４０
９とＩＴＯ膜４０６とは、フィラー４１２と樹脂４１０
とによって接続されている。
【０１１８】樹脂４１０は光硬化性の樹脂であっても、
熱硬化性の樹脂であっても良く、また光硬化性の樹脂と
熱硬化性の樹脂との混合物であっても良い。光硬化性の
樹脂と熱硬化性の樹脂との混合物を用いた場合、光によ
って仮接着の後、熱を加えて圧着させることにより接続
する。またフィラーは導電性の材料であることが必要で
ある。大きさの異なるフィラーを２種類以上用いても良
く、この場合、サイズの小さいフィラーはスペーサとし
て働くので導電性でなくても良く、サイズの大きい粒子
は電気的に接続させる働きをするので導電性であること
が必要である。
熱硬化性の樹脂であっても良く、また光硬化性の樹脂と
熱硬化性の樹脂との混合物であっても良い。光硬化性の
樹脂と熱硬化性の樹脂との混合物を用いた場合、光によ
って仮接着の後、熱を加えて圧着させることにより接続
する。またフィラーは導電性の材料であることが必要で
ある。大きさの異なるフィラーを２種類以上用いても良
く、この場合、サイズの小さいフィラーはスペーサとし
て働くので導電性でなくても良く、サイズの大きい粒子
は電気的に接続させる働きをするので導電性であること
が必要である。
【０１１９】ＩＴＯ膜４０６とコモン線４０７は電気的
に接続されている。コモン線４０７に接続されているＩ
ＴＯ膜４０６と、遮蔽膜４０４と、その間に設けられた
誘電体４０５によって、図１１に示すところのカップリ
ング容量３１０が形成されている。
に接続されている。コモン線４０７に接続されているＩ
ＴＯ膜４０６と、遮蔽膜４０４と、その間に設けられた
誘電体４０５によって、図１１に示すところのカップリ
ング容量３１０が形成されている。
【０１２０】遮蔽膜をフローティングにして遮蔽膜とコ
モン線との間に大容量のカップリング容量を形成した場
合の画素電位のシミュレーションの結果を図１２、図２
５及び図２６を用いて説明する。
モン線との間に大容量のカップリング容量を形成した場
合の画素電位のシミュレーションの結果を図１２、図２
５及び図２６を用いて説明する。
【０１２１】図１２（Ａ）は、遮蔽膜をフローティング
にして遮蔽膜とコモン線との間に大容量のカップリング
容量を形成したアクティブマトリクス型液晶表示装置に
ソース線１本おきに白黒の縦縞を表示させたときの、画
素電極の電極波形のシミュレーションの結果である。画
素数は１０×１０とし、ゲート信号線側駆動回路上全て
に３００ｎＦの容量値のカップリング容量を形成したと
仮定した。図１２（Ａ）は、画面の中央もしくはその隣
の画素電極の電極波形の図である。０ｍｓ〜１６ｍｓが
１番目の画面を表示したときの画素電位で、１６ｍｓ〜
３２ｍｓが２番目の画面を表示したときの画素電位であ
る。画素電位は８Ｖを基準として±５Ｖの信号を画素電
極に印加している。
にして遮蔽膜とコモン線との間に大容量のカップリング
容量を形成したアクティブマトリクス型液晶表示装置に
ソース線１本おきに白黒の縦縞を表示させたときの、画
素電極の電極波形のシミュレーションの結果である。画
素数は１０×１０とし、ゲート信号線側駆動回路上全て
に３００ｎＦの容量値のカップリング容量を形成したと
仮定した。図１２（Ａ）は、画面の中央もしくはその隣
の画素電極の電極波形の図である。０ｍｓ〜１６ｍｓが
１番目の画面を表示したときの画素電位で、１６ｍｓ〜
３２ｍｓが２番目の画面を表示したときの画素電位であ
る。画素電位は８Ｖを基準として±５Ｖの信号を画素電
極に印加している。
【０１２２】図２５は図１２のアクティブマトリクス基
板のシミュレーションのモデルとなった回路図である。
図２６は図２５における画素部の詳しい回路図である。
画素ＴＦＴ３５０１、保持容量３５０２が図２６に示す
ように設けられている。図１２に示したシミュレーショ
ンは図２５におけるｐｏｉｎｔＡの電位を測定したもの
である。
板のシミュレーションのモデルとなった回路図である。
図２６は図２５における画素部の詳しい回路図である。
画素ＴＦＴ３５０１、保持容量３５０２が図２６に示す
ように設けられている。図１２に示したシミュレーショ
ンは図２５におけるｐｏｉｎｔＡの電位を測定したもの
である。
【０１２３】遮蔽膜をフローティングにせずに、低抵抗
（１Ω）コモン線（ＣＯＭ）に接続して基準電位に保っ
た場合のシミュレーションの結果を比較のために図１２
（Ｂ）に示す。
（１Ω）コモン線（ＣＯＭ）に接続して基準電位に保っ
た場合のシミュレーションの結果を比較のために図１２
（Ｂ）に示す。
【０１２４】図１２（Ａ）と図１２（Ｂ）を比較すると
ほぼ同じシミュレーション結果が得られたことがわか
る。つまり、遮蔽膜をコモン線に接続せずにフローティ
ングにし、遮蔽膜とコモン線との間にカップリング容量
を設けた場合でも、画素電位の変動は見られず、遮蔽膜
をフローティングにせずに、コモン線（ＣＯＭ）に接続
して基準電位に保った場合と同程度の画像表示が可能で
あることがわかった。よって画質を落とすことなく、遮
蔽膜とコモン線との間に設けられた層間絶縁膜にマスク
を用いたフォトリソグラフィーによってコンタクトホー
ルをあける作製工程を削減し、高い歩留まりを達成する
ことが可能になり、またその作製コストを抑えることが
可能になる。
ほぼ同じシミュレーション結果が得られたことがわか
る。つまり、遮蔽膜をコモン線に接続せずにフローティ
ングにし、遮蔽膜とコモン線との間にカップリング容量
を設けた場合でも、画素電位の変動は見られず、遮蔽膜
をフローティングにせずに、コモン線（ＣＯＭ）に接続
して基準電位に保った場合と同程度の画像表示が可能で
あることがわかった。よって画質を落とすことなく、遮
蔽膜とコモン線との間に設けられた層間絶縁膜にマスク
を用いたフォトリソグラフィーによってコンタクトホー
ルをあける作製工程を削減し、高い歩留まりを達成する
ことが可能になり、またその作製コストを抑えることが
可能になる。
【０１２５】（実施例３）画素マトリクス回路とその周
辺に設けられる駆動回路のＴＦＴを同時に作製する方法
を、実施例１に示した以外の方法で作製する例につい
て、図１３〜図１５を用いて説明する。本実施例で開示
するプロセスを用いて、本願発明のアクティブマトリク
ス型表示装置を形成しても良い。
辺に設けられる駆動回路のＴＦＴを同時に作製する方法
を、実施例１に示した以外の方法で作製する例につい
て、図１３〜図１５を用いて説明する。本実施例で開示
するプロセスを用いて、本願発明のアクティブマトリク
ス型表示装置を形成しても良い。
【０１２６】〔島状半導体層、ゲート絶縁膜形成の工
程：図１３（Ａ）〕図１３（Ａ）において、基板７００
１には、無アルカリガラス基板や石英基板を使用するこ
とが望ましい。その他にもシリコン基板や金属基板の表
面に絶縁膜を形成したものを基板としても良い。
程：図１３（Ａ）〕図１３（Ａ）において、基板７００
１には、無アルカリガラス基板や石英基板を使用するこ
とが望ましい。その他にもシリコン基板や金属基板の表
面に絶縁膜を形成したものを基板としても良い。
【０１２７】そして、基板７００１のＴＦＴが形成され
る表面には、酸化シリコン膜、窒化シリコン膜、または
窒化酸化シリコン膜からなる下地膜をプラズマＣＶＤ法
やスパッタ法で１００〜４００ｎｍの厚さに形成した。
例えば下地膜として、窒化シリコン膜７００２を２５〜
１００ｎｍ、ここでは５０ｎｍの厚さに、酸化シリコン
膜７００３を５０〜３００ｎｍ、ここでは１５０ｎｍの
厚さとした２層構造で形成すると良い。下地膜は基板か
らの不純物汚染を防ぐために設けられるものであり、石
英基板を用いた場合には必ずしも設けなくても良い。
る表面には、酸化シリコン膜、窒化シリコン膜、または
窒化酸化シリコン膜からなる下地膜をプラズマＣＶＤ法
やスパッタ法で１００〜４００ｎｍの厚さに形成した。
例えば下地膜として、窒化シリコン膜７００２を２５〜
１００ｎｍ、ここでは５０ｎｍの厚さに、酸化シリコン
膜７００３を５０〜３００ｎｍ、ここでは１５０ｎｍの
厚さとした２層構造で形成すると良い。下地膜は基板か
らの不純物汚染を防ぐために設けられるものであり、石
英基板を用いた場合には必ずしも設けなくても良い。
【０１２８】次に下地膜の上に２０〜１００ｎｍの厚さ
の、非晶質シリコン膜を公知の成膜法で形成した。非晶
質シリコン膜は含有水素量にもよるが、好ましくは４０
０〜５５０℃で数時間加熱して脱水素処理を行い、含有
水素量を５atom％以下として、結晶化の工程を行うこと
が望ましい。また、非晶質シリコン膜をスパッタ法や蒸
着法などの他の作製方法で形成しても良いが、膜中に含
まれる酸素、窒素などの不純物元素を十分低減させてお
くことが望ましい。ここでは、下地膜と非晶質シリコン
膜とは、同じ成膜法で形成することが可能であるので両
者を連続形成しても良い。下地膜を形成後、一旦大気雰
囲気にさらされないようにすることで表面の汚染を防ぐ
ことが可能となり、作製されるＴＦＴの特性バラツキを
低減させることができる。
の、非晶質シリコン膜を公知の成膜法で形成した。非晶
質シリコン膜は含有水素量にもよるが、好ましくは４０
０〜５５０℃で数時間加熱して脱水素処理を行い、含有
水素量を５atom％以下として、結晶化の工程を行うこと
が望ましい。また、非晶質シリコン膜をスパッタ法や蒸
着法などの他の作製方法で形成しても良いが、膜中に含
まれる酸素、窒素などの不純物元素を十分低減させてお
くことが望ましい。ここでは、下地膜と非晶質シリコン
膜とは、同じ成膜法で形成することが可能であるので両
者を連続形成しても良い。下地膜を形成後、一旦大気雰
囲気にさらされないようにすることで表面の汚染を防ぐ
ことが可能となり、作製されるＴＦＴの特性バラツキを
低減させることができる。
【０１２９】非晶質シリコン膜から結晶質シリコン膜を
形成する工程は、公知のレーザー結晶化技術または熱結
晶化の技術を用いれば良い。また、シリコンの結晶化を
助長する触媒元素を用いて熱結晶化の方法で結晶質シリ
コン膜を作製しても良い。その他に、微結晶シリコン膜
を用いても良いし、結晶質シリコン膜を直接堆積成膜し
ても良い。さらに、単結晶シリコンを基板上に貼りあわ
せるＳＯＩ（SiliconOn Insulators）の公知技術を使
用して結晶質シリコン膜を形成しても良い。
形成する工程は、公知のレーザー結晶化技術または熱結
晶化の技術を用いれば良い。また、シリコンの結晶化を
助長する触媒元素を用いて熱結晶化の方法で結晶質シリ
コン膜を作製しても良い。その他に、微結晶シリコン膜
を用いても良いし、結晶質シリコン膜を直接堆積成膜し
ても良い。さらに、単結晶シリコンを基板上に貼りあわ
せるＳＯＩ（SiliconOn Insulators）の公知技術を使
用して結晶質シリコン膜を形成しても良い。
【０１３０】こうして形成された結晶質シリコン膜の不
要な部分をエッチング除去して、島状半導体層７００４
〜７００６を形成した。結晶質シリコン膜のｎチャネル
型ＴＦＴが作製される領域には、しきい値電圧を制御す
るため、あらかじめ１×１０ 15〜５×１０17ｃｍ-3程度
の濃度でボロン（Ｂ）を添加しておいても良い。
要な部分をエッチング除去して、島状半導体層７００４
〜７００６を形成した。結晶質シリコン膜のｎチャネル
型ＴＦＴが作製される領域には、しきい値電圧を制御す
るため、あらかじめ１×１０ 15〜５×１０17ｃｍ-3程度
の濃度でボロン（Ｂ）を添加しておいても良い。
【０１３１】次に、島状半導体層７００４〜７００６を
覆って、酸化シリコンまたは窒化シリコンを主成分とす
るゲート絶縁膜７００７を形成した。ゲート絶縁膜７０
０７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さに形成すれば良い。例えば、プラズマＣＶＤ法
でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を７
５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸
の混合雰囲気中、８００〜１０００℃で熱酸化して１１
５ｎｍのゲート絶縁膜としても良い。（図１３（Ａ））
覆って、酸化シリコンまたは窒化シリコンを主成分とす
るゲート絶縁膜７００７を形成した。ゲート絶縁膜７０
０７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎ
ｍの厚さに形成すれば良い。例えば、プラズマＣＶＤ法
でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を７
５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸
の混合雰囲気中、８００〜１０００℃で熱酸化して１１
５ｎｍのゲート絶縁膜としても良い。（図１３（Ａ））
【０１３２】〔ｎ-領域の形成：図１３（Ｂ）〕島状半
導体層７００４、７００６及び配線を形成する領域の全
面と、島状半導体層７００５の一部（チャネル形成領域
となる領域を含む）にレジストマスク７００８〜７０１
１を形成し、ｎ型を付与する不純物元素を添加して低濃
度不純物領域７０１２を形成した。この低濃度不純物領
域７０１２は、後にＣＭＯＳ回路のｎチャネル型ＴＦＴ
に、ゲート絶縁膜を介してゲート電極と重なるＬＤＤ領
域（本明細書中ではＬov領域という。なお、ovとはover
lapの意味である。）を形成するための不純物領域であ
る。なお、ここで形成された低濃度不純物領域に含まれ
るｎ型を付与する不純物元素の濃度を（ｎ-）で表すこ
ととする。従って、本明細書中では低濃度不純物領域７
０１２をｎ-領域と言い換えることができる。
導体層７００４、７００６及び配線を形成する領域の全
面と、島状半導体層７００５の一部（チャネル形成領域
となる領域を含む）にレジストマスク７００８〜７０１
１を形成し、ｎ型を付与する不純物元素を添加して低濃
度不純物領域７０１２を形成した。この低濃度不純物領
域７０１２は、後にＣＭＯＳ回路のｎチャネル型ＴＦＴ
に、ゲート絶縁膜を介してゲート電極と重なるＬＤＤ領
域（本明細書中ではＬov領域という。なお、ovとはover
lapの意味である。）を形成するための不純物領域であ
る。なお、ここで形成された低濃度不純物領域に含まれ
るｎ型を付与する不純物元素の濃度を（ｎ-）で表すこ
ととする。従って、本明細書中では低濃度不純物領域７
０１２をｎ-領域と言い換えることができる。
【０１３３】ここではフォスフィン（ＰＨ3）を質量分
離しないでプラズマ励起したイオンドープ法でリンを添
加した。望ましければ、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程では、ゲート
絶縁膜７００７を通してその下の半導体層にリンを添加
した。添加するリン濃度は、５×１０17〜５×１０18at
oms/cm3の範囲にするのが好ましく、ここでは１×１０
18atoms/cm3とした。
離しないでプラズマ励起したイオンドープ法でリンを添
加した。望ましければ、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程では、ゲート
絶縁膜７００７を通してその下の半導体層にリンを添加
した。添加するリン濃度は、５×１０17〜５×１０18at
oms/cm3の範囲にするのが好ましく、ここでは１×１０
18atoms/cm3とした。
【０１３４】その後、レジストマスク７００８〜７０１
１を除去し、窒素雰囲気中で４００〜９００℃、好まし
くは５５０〜８００℃で１〜１２時間の熱処理を行な
い、この工程で添加されたリンを活性化する工程を行な
った。
１を除去し、窒素雰囲気中で４００〜９００℃、好まし
くは５５０〜８００℃で１〜１２時間の熱処理を行な
い、この工程で添加されたリンを活性化する工程を行な
った。
【０１３５】〔ゲート電極用および配線用導電膜の形
成：図１３（Ｃ）〕第１の導電膜７０１３を、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）から選ばれた元素またはいずれかを主成
分とする導電性材料で、１０〜１００ｎｍの厚さに形成
した。第１の導電膜７０１３としては、例えば窒化タン
タル（ＴａＮ）や窒化タングステン（ＷＮ）を用いるこ
とが望ましい。さらに、第１の導電膜７０１３上に第２
の導電膜７０１４をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素またはいずれかを主成分とする導電性材料で、１０
０〜４００ｎｍの厚さに形成した。例えば、Ｔａを２０
０ｎｍの厚さに形成すれば良い。また、図示しないが、
第１の導電膜７０１３の下に導電膜７０１３、７０１４
（特に導電膜７０１４）の酸化防止のためにシリコン膜
を２〜２０ｎｍ程度の厚さで形成しておくことは有効で
ある。
成：図１３（Ｃ）〕第１の導電膜７０１３を、タンタル
（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）から選ばれた元素またはいずれかを主成
分とする導電性材料で、１０〜１００ｎｍの厚さに形成
した。第１の導電膜７０１３としては、例えば窒化タン
タル（ＴａＮ）や窒化タングステン（ＷＮ）を用いるこ
とが望ましい。さらに、第１の導電膜７０１３上に第２
の導電膜７０１４をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素またはいずれかを主成分とする導電性材料で、１０
０〜４００ｎｍの厚さに形成した。例えば、Ｔａを２０
０ｎｍの厚さに形成すれば良い。また、図示しないが、
第１の導電膜７０１３の下に導電膜７０１３、７０１４
（特に導電膜７０１４）の酸化防止のためにシリコン膜
を２〜２０ｎｍ程度の厚さで形成しておくことは有効で
ある。
【０１３６】〔ｐ−ｃｈゲート電極、配線電極の形成と
ｐ++領域の形成：図１４（Ａ）〕レジストマスク７０１
５〜７０１８を形成し、第１の導電膜と第２の導電膜
（以下、積層膜として取り扱う）をエッチングして、ｐ
チャネル型ＴＦＴのゲート電極７０１９、ゲート信号線
７０２０、７０２１を形成した。なお、ｎチャネル型Ｔ
ＦＴとなる領域の上には全面を覆うように導電膜７０２
２、７０２３を残した。
ｐ++領域の形成：図１４（Ａ）〕レジストマスク７０１
５〜７０１８を形成し、第１の導電膜と第２の導電膜
（以下、積層膜として取り扱う）をエッチングして、ｐ
チャネル型ＴＦＴのゲート電極７０１９、ゲート信号線
７０２０、７０２１を形成した。なお、ｎチャネル型Ｔ
ＦＴとなる領域の上には全面を覆うように導電膜７０２
２、７０２３を残した。
【０１３７】そして、レジストマスク７０１５〜７０１
８をそのまま残してマスクとし、ｐチャネル型ＴＦＴが
形成される半導体層７００４の一部に、ｐ型を付与する
不純物元素を添加する工程を行った。ここではボロンを
その不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイ
オンドープ法（勿論、イオンインプランテーション法で
も良い）で添加した。ここでは５×１０20〜３×１０21
atoms/cm3の濃度にボロンを添加した。なお、ここで形
成された不純物領域に含まれるｐ型を付与する不純物元
素の濃度を（ｐ++）で表すこととする。従って、本明細
書中では不純物領域７０２４、７０２５をｐ++領域と言
い換えることができる。
８をそのまま残してマスクとし、ｐチャネル型ＴＦＴが
形成される半導体層７００４の一部に、ｐ型を付与する
不純物元素を添加する工程を行った。ここではボロンを
その不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイ
オンドープ法（勿論、イオンインプランテーション法で
も良い）で添加した。ここでは５×１０20〜３×１０21
atoms/cm3の濃度にボロンを添加した。なお、ここで形
成された不純物領域に含まれるｐ型を付与する不純物元
素の濃度を（ｐ++）で表すこととする。従って、本明細
書中では不純物領域７０２４、７０２５をｐ++領域と言
い換えることができる。
【０１３８】なお、この工程において、レジストマスク
７０１５〜７０１８を使用してゲート絶縁膜７００７を
エッチング除去して、島状半導体層７００４の一部を露
出させた後、ｐ型を付与する不純物元素を添加する工程
を行っても良い。その場合、加速電圧が低くて済むた
め、島状半導体膜に与えるダメージも少ないし、スルー
プットも向上する。
７０１５〜７０１８を使用してゲート絶縁膜７００７を
エッチング除去して、島状半導体層７００４の一部を露
出させた後、ｐ型を付与する不純物元素を添加する工程
を行っても良い。その場合、加速電圧が低くて済むた
め、島状半導体膜に与えるダメージも少ないし、スルー
プットも向上する。
【０１３９】〔ｎ―ｃｈゲート電極の形成：図１４
（Ｂ）〕次に、レジストマスク７０１５〜７０１８を除
去した後、レジストマスク７０２６〜７０２９を形成
し、ｎチャネル型ＴＦＴのゲート電極７０３０、７０３
１を形成した。このときゲート電極７０３０はｎ-領域
７０１２とゲート絶縁膜を介して重なるように形成し
た。
（Ｂ）〕次に、レジストマスク７０１５〜７０１８を除
去した後、レジストマスク７０２６〜７０２９を形成
し、ｎチャネル型ＴＦＴのゲート電極７０３０、７０３
１を形成した。このときゲート電極７０３０はｎ-領域
７０１２とゲート絶縁膜を介して重なるように形成し
た。
【０１４０】〔ｎ+領域の形成：図１４（Ｃ）〕次に、
レジストマスク７０２６〜７０２９を除去し、レジスト
マスク７０３２〜７０３４を形成した。そして、ｎチャ
ネル型ＴＦＴにおいて、ソース領域またはドレイン領域
として機能する不純物領域を形成する工程を行なった。
レジストマスク７０３４はｎチャネル型ＴＦＴのゲート
電極７０３１を覆う形で形成した。これは、後の工程に
おいて画素マトリクス回路のｎチャネル型ＴＦＴに、ゲ
ート電極と重ならないようにＬＤＤ領域を形成するため
である。
レジストマスク７０２６〜７０２９を除去し、レジスト
マスク７０３２〜７０３４を形成した。そして、ｎチャ
ネル型ＴＦＴにおいて、ソース領域またはドレイン領域
として機能する不純物領域を形成する工程を行なった。
レジストマスク７０３４はｎチャネル型ＴＦＴのゲート
電極７０３１を覆う形で形成した。これは、後の工程に
おいて画素マトリクス回路のｎチャネル型ＴＦＴに、ゲ
ート電極と重ならないようにＬＤＤ領域を形成するため
である。
【０１４１】そして、ｎ型を付与する不純物元素を添加
して不純物領域７０３５〜７０３９を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域７
０３７〜７０３９に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域７０３７〜７０３９をｎ+領域と言い
換えることができる。また、不純物領域７０３５は既に
ｎ-領域が形成されていたので、厳密には不純物領域７
０３７〜７０３９よりも若干高い濃度でリンを含む。
して不純物領域７０３５〜７０３９を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域７
０３７〜７０３９に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域７０３７〜７０３９をｎ+領域と言い
換えることができる。また、不純物領域７０３５は既に
ｎ-領域が形成されていたので、厳密には不純物領域７
０３７〜７０３９よりも若干高い濃度でリンを含む。
【０１４２】なお、この工程において、レジストマスク
７０３２〜７０３４およびゲート電極７０３０をマスク
としてゲート絶縁膜７００７をエッチングし、島状半導
体膜７００５、７００６の一部を露出させた後、ｎ型を
付与する不純物元素を添加する工程を行っても良い。そ
の場合、加速電圧が低くて済むため、島状半導体膜に与
えるダメージも少ないし、スループットも向上する。
７０３２〜７０３４およびゲート電極７０３０をマスク
としてゲート絶縁膜７００７をエッチングし、島状半導
体膜７００５、７００６の一部を露出させた後、ｎ型を
付与する不純物元素を添加する工程を行っても良い。そ
の場合、加速電圧が低くて済むため、島状半導体膜に与
えるダメージも少ないし、スループットも向上する。
【０１４３】〔ｎ--領域の形成：図１５（Ａ）〕次に、
レジストマスク７０３２〜７０３４を除去し、画素マト
リクス回路のｎチャネル型ＴＦＴとなる島状半導体層７
００６にｎ型を付与する不純物元素を添加する工程を行
った。こうして形成された不純物領域７０４０〜７０４
３には前記ｎ-領域と同程度かそれより少ない濃度（具
体的には５×１０16〜１×１０18atoms/cm3）のリンが
添加されるようにした。なお、ここで形成された不純物
領域７０４０〜７０４３に含まれるｎ型を付与する不純
物元素の濃度を（ｎ--）で表すこととする。従って、本
明細書中では不純物領域７０４０〜７０４３をｎ--領域
と言い換えることができる。また、この工程ではゲート
電極で隠された不純物領域７０６７を除いて全ての不純
物領域にｎ?の濃度でリンが添加されているが、非常に
低濃度であるため無視して差し支えない。
レジストマスク７０３２〜７０３４を除去し、画素マト
リクス回路のｎチャネル型ＴＦＴとなる島状半導体層７
００６にｎ型を付与する不純物元素を添加する工程を行
った。こうして形成された不純物領域７０４０〜７０４
３には前記ｎ-領域と同程度かそれより少ない濃度（具
体的には５×１０16〜１×１０18atoms/cm3）のリンが
添加されるようにした。なお、ここで形成された不純物
領域７０４０〜７０４３に含まれるｎ型を付与する不純
物元素の濃度を（ｎ--）で表すこととする。従って、本
明細書中では不純物領域７０４０〜７０４３をｎ--領域
と言い換えることができる。また、この工程ではゲート
電極で隠された不純物領域７０６７を除いて全ての不純
物領域にｎ?の濃度でリンが添加されているが、非常に
低濃度であるため無視して差し支えない。
【０１４４】〔熱活性化の工程：図１５（Ｂ）〕次に、
後に第１の層間絶縁膜の一部となる保護絶縁膜７０４４
を形成した。保護絶縁膜７０４４は窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜またはそれらを組み
合わせた積層膜で形成すれば良い。また、膜厚は１００
〜４００ｎｍとすれば良い。
後に第１の層間絶縁膜の一部となる保護絶縁膜７０４４
を形成した。保護絶縁膜７０４４は窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜またはそれらを組み
合わせた積層膜で形成すれば良い。また、膜厚は１００
〜４００ｎｍとすれば良い。
【０１４５】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行った。この工程はファーネスアニール法、
レーザーアニール法、またはラピッドサーマルアニール
法（ＲＴＡ法）で行うことができる。ここではファーネ
スアニール法で活性化工程を行った。加熱処理は、窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは４５０℃、２時間の熱処理を行っ
た。
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行った。この工程はファーネスアニール法、
レーザーアニール法、またはラピッドサーマルアニール
法（ＲＴＡ法）で行うことができる。ここではファーネ
スアニール法で活性化工程を行った。加熱処理は、窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは４５０℃、２時間の熱処理を行っ
た。
【０１４６】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行った。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行った。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。
【０１４７】〔層間絶縁膜、ソース／ドレイン電極、遮
蔽膜、画素電極、保持容量の形成：図１５（Ｃ）〕活性
化工程を終えたら、保護絶縁膜７０４４の上に０．５〜
１．５μm厚の層間絶縁膜７０４５を形成した。前記保
護絶縁膜７０４４と層間絶縁膜７０４５とでなる積層膜
を第１の層間絶縁膜とした。
蔽膜、画素電極、保持容量の形成：図１５（Ｃ）〕活性
化工程を終えたら、保護絶縁膜７０４４の上に０．５〜
１．５μm厚の層間絶縁膜７０４５を形成した。前記保
護絶縁膜７０４４と層間絶縁膜７０４５とでなる積層膜
を第１の層間絶縁膜とした。
【０１４８】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース電極７０４６〜７０４８と、ドレイン電極７
０４９、７０５０を形成した。図示していないが、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含む
アルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッ
タ法で連続して形成した３層構造の積層膜とした。
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース電極７０４６〜７０４８と、ドレイン電極７
０４９、７０５０を形成した。図示していないが、本実
施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含む
アルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッ
タ法で連続して形成した３層構造の積層膜とした。
【０１４９】次に、パッシベーション膜７０５１とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜で５０〜５００ｎｍ（代表的には２００〜３
００ｎｍ）の厚さで形成した。その後、この状態で水素
化処理を行うとＴＦＴの特性向上に対して好ましい結果
が得られた。例えば、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行う
と良く、あるいはプラズマ水素化法を用いても同様の効
果が得られた。なお、ここで後に画素電極とドレイン電
極を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜７０５１に開口部を形成し
ておいても良い。
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜で５０〜５００ｎｍ（代表的には２００〜３
００ｎｍ）の厚さで形成した。その後、この状態で水素
化処理を行うとＴＦＴの特性向上に対して好ましい結果
が得られた。例えば、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行う
と良く、あるいはプラズマ水素化法を用いても同様の効
果が得られた。なお、ここで後に画素電極とドレイン電
極を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜７０５１に開口部を形成し
ておいても良い。
【０１５０】その後、有機樹脂からなる第２の層間絶縁
膜７０５２を約１μmの厚さに形成した。有機樹脂とし
ては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。有機樹脂膜を用いることの利点は、成膜方
法が簡単である点や、比誘電率が低いので、寄生容量を
低減できる点、平坦性に優れる点などが上げられる。な
お上述した以外の有機樹脂膜や有機系SiO化合物などを
用いることもできる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
膜７０５２を約１μmの厚さに形成した。有機樹脂とし
ては、ポリイミド、アクリル、ポリアミド、ポリイミド
アミド、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。有機樹脂膜を用いることの利点は、成膜方
法が簡単である点や、比誘電率が低いので、寄生容量を
低減できる点、平坦性に優れる点などが上げられる。な
お上述した以外の有機樹脂膜や有機系SiO化合物などを
用いることもできる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。
【０１５１】次に、画素マトリクス回路となる領域にお
いて、第２の層間絶縁膜７０５２上に遮蔽膜７０５３を
形成した。遮蔽膜７０５３はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素また
はいずれかを主成分とする膜で１００〜３００ｎｍの厚
さに形成した。そして、遮蔽膜７０５４の表面に陽極酸
化法またはプラズマ酸化法により３０〜１５０ｎｍ（好
ましくは５０〜７５ｎｍ）の厚さの酸化膜７０５４を形
成した。ここでは遮蔽膜７０５３としてアルミニウム膜
またはアルミニウムを主成分とする膜を用い、誘電体７
０５４として酸化アルミニウム膜（アルミナ膜）を用い
た。
いて、第２の層間絶縁膜７０５２上に遮蔽膜７０５３を
形成した。遮蔽膜７０５３はアルミニウム（Ａｌ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素また
はいずれかを主成分とする膜で１００〜３００ｎｍの厚
さに形成した。そして、遮蔽膜７０５４の表面に陽極酸
化法またはプラズマ酸化法により３０〜１５０ｎｍ（好
ましくは５０〜７５ｎｍ）の厚さの酸化膜７０５４を形
成した。ここでは遮蔽膜７０５３としてアルミニウム膜
またはアルミニウムを主成分とする膜を用い、誘電体７
０５４として酸化アルミニウム膜（アルミナ膜）を用い
た。
【０１５２】なお、ここでは遮蔽膜の表面のみに絶縁膜
を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱
ＣＶＤ法またはスパッタ法などの気相法によって形成し
ても良い。その場合も膜厚は３０〜１５０ｎｍ（好まし
くは５０〜７５ｎｍ）とすることが好ましい。また、酸
化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、
ＤＬＣ（Diamond like carbon）膜または有機樹脂膜
を用いても良い。さらに、これらを組み合わせた積層膜
を用いても良い。
を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱
ＣＶＤ法またはスパッタ法などの気相法によって形成し
ても良い。その場合も膜厚は３０〜１５０ｎｍ（好まし
くは５０〜７５ｎｍ）とすることが好ましい。また、酸
化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、
ＤＬＣ（Diamond like carbon）膜または有機樹脂膜
を用いても良い。さらに、これらを組み合わせた積層膜
を用いても良い。
【０１５３】次に、第２の層間絶縁膜７０５２にドレイ
ン電極７０５０に達するコンタクトホールを形成し、画
素電極７０５５を形成した。なお、画素電極７０５６、
７０５７はそれぞれ隣接する別の画素の画素電極であ
る。画素電極７０５５〜７０５７は、透過型液晶表示装
置とする場合には透明導電膜を用い、反射型の液晶表示
装置とする場合には金属膜を用いれば良い。ここでは透
過型の液晶表示装置とするために、酸化インジウム・ス
ズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成
した。
ン電極７０５０に達するコンタクトホールを形成し、画
素電極７０５５を形成した。なお、画素電極７０５６、
７０５７はそれぞれ隣接する別の画素の画素電極であ
る。画素電極７０５５〜７０５７は、透過型液晶表示装
置とする場合には透明導電膜を用い、反射型の液晶表示
装置とする場合には金属膜を用いれば良い。ここでは透
過型の液晶表示装置とするために、酸化インジウム・ス
ズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成
した。
【０１５４】また、この時、画素電極７０５５と遮蔽膜
７０５３とが酸化膜７０５４を介して重なった領域７０
５８が保持容量を形成した。
７０５３とが酸化膜７０５４を介して重なった領域７０
５８が保持容量を形成した。
【０１５５】こうして同一基板上に、ドライバー回路と
なるＣＭＯＳ回路と画素マトリクス回路とを有したアク
ティブマトリクス基板が完成した。なお、ドライバー回
路となるＣＭＯＳ回路にはｐチャネル型ＴＦＴ７０８
１、ｎチャネル型ＴＦＴ７０８２が形成され、画素マト
リクス回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ７
０８３が形成された。
なるＣＭＯＳ回路と画素マトリクス回路とを有したアク
ティブマトリクス基板が完成した。なお、ドライバー回
路となるＣＭＯＳ回路にはｐチャネル型ＴＦＴ７０８
１、ｎチャネル型ＴＦＴ７０８２が形成され、画素マト
リクス回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ７
０８３が形成された。
【０１５６】ＣＭＯＳ回路のｐチャネル型ＴＦＴ７０８
１には、チャネル形成領域７０６１、ソース領域７０６
２、ドレイン領域７０６３がそれぞれｐ+領域で形成さ
れた。また、ｎチャネル型ＴＦＴ７０８２には、チャネ
ル形成領域７０６４、ソース領域７０６５、ドレイン領
域７０６６、ゲート絶縁膜を介してゲート電極と重なっ
たＬＤＤ領域（以下、Ｌov領域という。なお、ovとはov
erlapの意である。）７０６７が形成された。この時、
ソース領域７０６５、ドレイン領域７０６６はそれぞれ
（ｎ-＋ｎ+）領域で形成され、Ｌov領域７０６７はｎ-
領域で形成された。
１には、チャネル形成領域７０６１、ソース領域７０６
２、ドレイン領域７０６３がそれぞれｐ+領域で形成さ
れた。また、ｎチャネル型ＴＦＴ７０８２には、チャネ
ル形成領域７０６４、ソース領域７０６５、ドレイン領
域７０６６、ゲート絶縁膜を介してゲート電極と重なっ
たＬＤＤ領域（以下、Ｌov領域という。なお、ovとはov
erlapの意である。）７０６７が形成された。この時、
ソース領域７０６５、ドレイン領域７０６６はそれぞれ
（ｎ-＋ｎ+）領域で形成され、Ｌov領域７０６７はｎ-
領域で形成された。
【０１５７】また、画素ＴＦＴ７０８３には、チャネル
形成領域７０６８、７０６９、ソース領域７０７０、ド
レイン領域７０７１、ゲート絶縁膜を介してゲート電極
と重ならないＬＤＤ領域（以下、Ｌoff領域という。な
お、offとはoffsetの意である。）７０７２〜７０７
５、Ｌoff領域７０７３、７０７４に接したｎ+領域７０
７６が形成された。この時、ソース領域７０７０、ドレ
イン領域７０７１はそれぞれｎ+領域で形成され、Ｌoff
領域７０７２〜７０７５はｎ--領域で形成された。
形成領域７０６８、７０６９、ソース領域７０７０、ド
レイン領域７０７１、ゲート絶縁膜を介してゲート電極
と重ならないＬＤＤ領域（以下、Ｌoff領域という。な
お、offとはoffsetの意である。）７０７２〜７０７
５、Ｌoff領域７０７３、７０７４に接したｎ+領域７０
７６が形成された。この時、ソース領域７０７０、ドレ
イン領域７０７１はそれぞれｎ+領域で形成され、Ｌoff
領域７０７２〜７０７５はｎ--領域で形成された。
【０１５８】また、チャネル長３〜７μｍに対してＬov
領域の長さ（幅）は０．５〜３．０μｍ、代表的には
１．０〜１．５μｍとすれば良い。また、画素ＴＦＴ７
０８３に設けられるＬoff領域７０７２〜７０７５の長
さ（幅）は０．５〜３．５μｍ、代表的には２．０〜
２．５μｍとすれば良い。
領域の長さ（幅）は０．５〜３．０μｍ、代表的には
１．０〜１．５μｍとすれば良い。また、画素ＴＦＴ７
０８３に設けられるＬoff領域７０７２〜７０７５の長
さ（幅）は０．５〜３．５μｍ、代表的には２．０〜
２．５μｍとすれば良い。
【０１５９】図２８に、コモン線と、ＦＰＣからの引き
出し端子との接合部分を示す。基板７００１、図１５
（Ｃ）に示したｎチャネル型ＴＦＴを有するゲート信号
線駆動回路２９０２、コモン線２９０３、遮蔽膜２９０
４、誘電体２９０５、ＩＴＯ膜２９０６、フィラー２９
０７、樹脂２９０８、ＦＰＣからの引き出し端子上に成
膜されたＩＴＯ膜２９０９、ＦＰＣからの引き出し端子
２９１０が図２８に示すように設けられている。
出し端子との接合部分を示す。基板７００１、図１５
（Ｃ）に示したｎチャネル型ＴＦＴを有するゲート信号
線駆動回路２９０２、コモン線２９０３、遮蔽膜２９０
４、誘電体２９０５、ＩＴＯ膜２９０６、フィラー２９
０７、樹脂２９０８、ＦＰＣからの引き出し端子上に成
膜されたＩＴＯ膜２９０９、ＦＰＣからの引き出し端子
２９１０が図２８に示すように設けられている。
【０１６０】遮蔽膜２９０４とＩＴＯ膜２９０６と、そ
の間に挟まれた誘電体２９０５とによって、カップリン
グ容量が形成されている。ＩＴＯ膜２９０６は、ゲート
信号線駆動回路２９０２上に設けられており、ゲート信
号線駆動回路２９０２の下に設けられたコモン線２９０
３と接続している。ＦＰＣからの引き出し端子２９１０
上にはＦＰＣ側のＩＴＯ膜２９０９が接するように形成
されており、ＦＰＣからの引き出し端子２９１０上のＦ
ＰＣ側のＩＴＯ膜２９０９とＩＴＯ膜２９０６とは、フ
ィラー２９０７と樹脂２９０８とによって接続されてい
る。
の間に挟まれた誘電体２９０５とによって、カップリン
グ容量が形成されている。ＩＴＯ膜２９０６は、ゲート
信号線駆動回路２９０２上に設けられており、ゲート信
号線駆動回路２９０２の下に設けられたコモン線２９０
３と接続している。ＦＰＣからの引き出し端子２９１０
上にはＦＰＣ側のＩＴＯ膜２９０９が接するように形成
されており、ＦＰＣからの引き出し端子２９１０上のＦ
ＰＣ側のＩＴＯ膜２９０９とＩＴＯ膜２９０６とは、フ
ィラー２９０７と樹脂２９０８とによって接続されてい
る。
【０１６１】樹脂２９０８は光硬化性の樹脂であって
も、熱硬化性の樹脂であっても良く、また光硬化性の樹
脂と熱硬化性の樹脂との混合物であっても良い。光硬化
性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光
によって仮接着の後、熱を加えて圧着させることにより
接続する。またフィラーは導電性の材料であることが必
要である。大きさの異なるフィラーを２種類以上用いて
も良く、この場合、サイズの小さいフィラーはスペーサ
として働くので導電性でなくても良く、サイズの大きい
粒子は電気的に接続させる働きをするので導電性である
ことが必要である。
も、熱硬化性の樹脂であっても良く、また光硬化性の樹
脂と熱硬化性の樹脂との混合物であっても良い。光硬化
性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光
によって仮接着の後、熱を加えて圧着させることにより
接続する。またフィラーは導電性の材料であることが必
要である。大きさの異なるフィラーを２種類以上用いて
も良く、この場合、サイズの小さいフィラーはスペーサ
として働くので導電性でなくても良く、サイズの大きい
粒子は電気的に接続させる働きをするので導電性である
ことが必要である。
【０１６２】本願発明では、ソースライン反転によって
液晶を駆動してやり、かつ遮蔽膜を一定の電位（基準電
位）に保たれたコモン線に接続しない。ソースライン反
転によって、遮蔽膜の電位は時間的に平均を取ると一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによるコ
ンタクトホールをあける必要がなくなる。このため作製
工程を削減し、高い歩留まりを達成することが可能にな
り、またアクティブマトリクス型液晶表示装の作製コス
トを抑えることが可能になる。
液晶を駆動してやり、かつ遮蔽膜を一定の電位（基準電
位）に保たれたコモン線に接続しない。ソースライン反
転によって、遮蔽膜の電位は時間的に平均を取ると一定
に保たれるので、遮蔽膜と画素電極との間に誘電体を挟
み込んだ構造の保持容量において、遮蔽膜をフローティ
ングにすることが可能になる。よって遮蔽膜をパターニ
ングによって形成した後に、遮蔽膜とコモン線とを接続
するために、遮蔽膜とコモン線との間に設けられた層間
絶縁膜にマスクを用いたフォトリソグラフィーによるコ
ンタクトホールをあける必要がなくなる。このため作製
工程を削減し、高い歩留まりを達成することが可能にな
り、またアクティブマトリクス型液晶表示装の作製コス
トを抑えることが可能になる。
【０１６３】（実施例４）上述の実施例１〜３で説明し
た本願発明の液晶表示装置は、図１６に示すような３板
式のプロジェクタに用いることができる。
た本願発明の液晶表示装置は、図１６に示すような３板
式のプロジェクタに用いることができる。
【０１６４】図１６において、２４０１は白色光源、２
４０２〜２４０５はダイクロイックミラー、２４０６な
らびに２４０７は全反射ミラー、２４０８〜２４１０は
本願発明の液晶表示装置、および２４１１は投影レンズ
である。
４０２〜２４０５はダイクロイックミラー、２４０６な
らびに２４０７は全反射ミラー、２４０８〜２４１０は
本願発明の液晶表示装置、および２４１１は投影レンズ
である。
【０１６５】（実施例５）また、上述の実施例１〜３で
説明した本願発明の液晶表示装置は、図１７に示すよう
な３板式のプロジェクタに用いることもできる。
説明した本願発明の液晶表示装置は、図１７に示すよう
な３板式のプロジェクタに用いることもできる。
【０１６６】図１７において、２５０１は白色光源、２
５０２ならびに２５０３はダイクロイックミラー、２５
０４〜２５０６は全反射ミラー、２５０７〜２５０９は
本願発明の液晶表示装置、および２５１０はダイクロイ
ックプリズム、および２５１１は投影レンズである。
５０２ならびに２５０３はダイクロイックミラー、２５
０４〜２５０６は全反射ミラー、２５０７〜２５０９は
本願発明の液晶表示装置、および２５１０はダイクロイ
ックプリズム、および２５１１は投影レンズである。
【０１６７】（実施例６）また、上述の実施例１〜３で
説明した本願発明の液晶表示装置は、図１８に示すよう
な単板式のプロジェクタに用いることもできる。
説明した本願発明の液晶表示装置は、図１８に示すよう
な単板式のプロジェクタに用いることもできる。
【０１６８】図１８において、２６０１はランプとリフ
レクターとから成る白色光源である。２６０２、２６０
３、および２６０４は、ダイクロイックミラーであり、
それぞれ青、赤、緑の波長領域の光を選択的に反射す
る。２６０５はマイクロレンズアレイであり、複数のマ
イクロレンズによって構成されている。２６０６は本願
発明の液晶表示装置である。２６０７はフィールドレン
ズ、２６０８は投影レンズ、２６０９はスクリーンであ
る。
レクターとから成る白色光源である。２６０２、２６０
３、および２６０４は、ダイクロイックミラーであり、
それぞれ青、赤、緑の波長領域の光を選択的に反射す
る。２６０５はマイクロレンズアレイであり、複数のマ
イクロレンズによって構成されている。２６０６は本願
発明の液晶表示装置である。２６０７はフィールドレン
ズ、２６０８は投影レンズ、２６０９はスクリーンであ
る。
【０１６９】（実施例７）上記実施例５〜７のプロジェ
クタは、その投影方法によってリアプロジェクターとフ
ロントプロジェクターとがある。
クタは、その投影方法によってリアプロジェクターとフ
ロントプロジェクターとがある。
【０１７０】図１９（Ａ）はフロント型プロジェクタ−
であり、本体１０００１、本願発明の液晶表示装置１０
００２、光源１０００３、光学系１０００４、スクリー
ン１０００５で構成されている。なお、図１９（Ａ）に
は、液晶表示装置を１つ組み込んだフロントプロジェク
ターが示されているが、液晶表示装置を３つ（Ｒ、Ｇ、
Ｂの光にそれぞれ対応させる）組み込むことによって、
より高解像度・高精細のフロント型プロジェクタを実現
することができる。
であり、本体１０００１、本願発明の液晶表示装置１０
００２、光源１０００３、光学系１０００４、スクリー
ン１０００５で構成されている。なお、図１９（Ａ）に
は、液晶表示装置を１つ組み込んだフロントプロジェク
ターが示されているが、液晶表示装置を３つ（Ｒ、Ｇ、
Ｂの光にそれぞれ対応させる）組み込むことによって、
より高解像度・高精細のフロント型プロジェクタを実現
することができる。
【０１７１】図１９（Ｂ）はリア型プロジェクターであ
り、１０００６は本体、１０００７は液晶表示装置であ
り、１０００８は光源であり、１０００９はリフレクタ
ー、１００１０はスクリーンである。なお、図１９
（Ｂ）には、アクティブマトリクス型半導体表示装置を
３つ（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込ん
だリア型プロジェクタが示されている。
り、１０００６は本体、１０００７は液晶表示装置であ
り、１０００８は光源であり、１０００９はリフレクタ
ー、１００１０はスクリーンである。なお、図１９
（Ｂ）には、アクティブマトリクス型半導体表示装置を
３つ（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込ん
だリア型プロジェクタが示されている。
【０１７２】（実施例８）本実施例では、本願発明の液
晶表示装置をゴーグル型ディスプレイに用いた例を示
す。
晶表示装置をゴーグル型ディスプレイに用いた例を示
す。
【０１７３】図２０を参照する。２８０１はゴーグル型
ディスプレイ本体である。２８０２−Ｒならびに２８０
２−Ｌは本願発明の液晶表示装置であり、２８０３−Ｒ
ならびに２８０３−ＬはＬＥＤバックライトであり、２
８０４−Ｒならびに２８０４−Ｌは光学素子である。
ディスプレイ本体である。２８０２−Ｒならびに２８０
２−Ｌは本願発明の液晶表示装置であり、２８０３−Ｒ
ならびに２８０３−ＬはＬＥＤバックライトであり、２
８０４−Ｒならびに２８０４−Ｌは光学素子である。
【０１７４】（実施例９）本願発明の液晶表示装置には
他に様々な用途がある。本実施例では、本願発明の液晶
表示装置を組み込んだ半導体装置について説明する。
他に様々な用途がある。本実施例では、本願発明の液晶
表示装置を組み込んだ半導体装置について説明する。
【０１７５】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、カーナビゲーション、パーソナルコ
ンピュータ、携帯情報端末（モバイルコンピュータ、携
帯電話など）などが挙げられる。それらの一例を図２１
に示す。
ラ、スチルカメラ、カーナビゲーション、パーソナルコ
ンピュータ、携帯情報端末（モバイルコンピュータ、携
帯電話など）などが挙げられる。それらの一例を図２１
に示す。
【０１７６】図２１（Ａ）は携帯電話であり、本体１１
００１、音声出力部１１００２、音声入力部１１００
３、本願発明の液晶表示装置１１００４、操作スイッチ
１１００５、アンテナ１１００６で構成される。
００１、音声出力部１１００２、音声入力部１１００
３、本願発明の液晶表示装置１１００４、操作スイッチ
１１００５、アンテナ１１００６で構成される。
【０１７７】図２１（Ｂ）はビデオカメラであり、本体
１２００７、本願発明の液晶表示装置１２００８、音声
入力部１２００９、操作スイッチ１２０１０、バッテリ
ー１２０１１、受像部１２０１２で構成される。
１２００７、本願発明の液晶表示装置１２００８、音声
入力部１２００９、操作スイッチ１２０１０、バッテリ
ー１２０１１、受像部１２０１２で構成される。
【０１７８】図２１（Ｃ）はモバイルコンピュータであ
り、本体１３００１、カメラ部１３００２、受像部１３
００３、操作スイッチ１３００４、本願発明の液晶表示
装置１３０５で構成される。
り、本体１３００１、カメラ部１３００２、受像部１３
００３、操作スイッチ１３００４、本願発明の液晶表示
装置１３０５で構成される。
【０１７９】図２１（Ｄ）は携帯書籍（電子書籍）であ
り、本体１４００１、本願発明の液晶表示装置１４００
２、１４００３、記憶媒体１４００４、操作スイッチ１
４００５、アンテナ１４００６で構成される。
り、本体１４００１、本願発明の液晶表示装置１４００
２、１４００３、記憶媒体１４００４、操作スイッチ１
４００５、アンテナ１４００６で構成される。
【０１８０】（実施例１０）
【０１８１】本実施例においては、本願発明の液晶表示
装置をノートブック型パーソナルコンピュータに用いた
例を図２２に示す。
装置をノートブック型パーソナルコンピュータに用いた
例を図２２に示す。
【０１８２】３００１はノートブック型パーソナルコン
ピュータ本体であり、３００２は本願発明の液晶表示装
置である。また、バックライトにはＬＥＤが用いられて
いる。なお、バックライトに従来のように陰極管を用い
ても良い。
ピュータ本体であり、３００２は本願発明の液晶表示装
置である。また、バックライトにはＬＥＤが用いられて
いる。なお、バックライトに従来のように陰極管を用い
ても良い。
【０１８３】（実施例１１）本実施例では、遮蔽膜をア
クティブマトリクス部を有するアクティブマトリクス基
板上だけではなく、対向基板上にも設ける例について説
明する。
クティブマトリクス部を有するアクティブマトリクス基
板上だけではなく、対向基板上にも設ける例について説
明する。
【０１８４】基板（アクティブマトリクス基板）５０
１、ソース信号線駆動回路５１１、ゲート信号線駆動回
路５０２、アクティブマトリクス部５１３、遮蔽膜５０
４、ＩＴＯ膜５０６、コモン線５０７、ＦＰＣ５１４が
図２４（Ａ）に示すように設けられている。また対向基
板上に設けられた対向遮蔽膜５１７が図に示すようにソ
ース信号線駆動回路５１１全体と重なっており、遮蔽膜
５０４と一部重なっている。この実施例では対向遮蔽膜
５０４をソース信号線駆動回路５１１全体と重なるよう
に、対向基板上に設けたが、ソース信号線駆動回路が有
するサンプリング回路のみと重なるようにしても良い。
１、ソース信号線駆動回路５１１、ゲート信号線駆動回
路５０２、アクティブマトリクス部５１３、遮蔽膜５０
４、ＩＴＯ膜５０６、コモン線５０７、ＦＰＣ５１４が
図２４（Ａ）に示すように設けられている。また対向基
板上に設けられた対向遮蔽膜５１７が図に示すようにソ
ース信号線駆動回路５１１全体と重なっており、遮蔽膜
５０４と一部重なっている。この実施例では対向遮蔽膜
５０４をソース信号線駆動回路５１１全体と重なるよう
に、対向基板上に設けたが、ソース信号線駆動回路が有
するサンプリング回路のみと重なるようにしても良い。
【０１８５】ＩＴＯ膜５０６とコモン線５０７は電気的
に接続されており、コモン線５０７はＦＰＣ５１４によ
って基板の外部に接続され、一定の電位（基準電位）に
保たれている。
に接続されており、コモン線５０７はＦＰＣ５１４によ
って基板の外部に接続され、一定の電位（基準電位）に
保たれている。
【０１８６】コモン線５０７に接続されたＩＴＯ膜５０
６と遮蔽膜５０４の重なった部分にカップリング容量５
１６が形成されている。
６と遮蔽膜５０４の重なった部分にカップリング容量５
１６が形成されている。
【０１８７】対向遮蔽膜５１７と遮蔽膜５０４の重なっ
ている部分（重複部）５１８は、外部からの光がソース
信号線駆動回路５１１に入射するのを防ぐ。光がソース
信号線駆動回路５１１、特にソース信号線駆動回路が有
するサンプリング回路に入射すると、サンプリング回路
を構成する薄膜トランジスタ（ＴＦＴ）のオフ電流が増
加してしまい、ノイズの原因となる。対向遮蔽膜５１７
は、Ｔｉを有していることが望ましく、Ｔｉを有するこ
とで光が対向遮蔽膜５１７に反射してソース信号線駆動
回路に入射するのを防ぐ。また重複部５１８を２０μｍ
以上設けることが、ソース信号線駆動回路５１１への光
の入射を防ぐのに効果的である。
ている部分（重複部）５１８は、外部からの光がソース
信号線駆動回路５１１に入射するのを防ぐ。光がソース
信号線駆動回路５１１、特にソース信号線駆動回路が有
するサンプリング回路に入射すると、サンプリング回路
を構成する薄膜トランジスタ（ＴＦＴ）のオフ電流が増
加してしまい、ノイズの原因となる。対向遮蔽膜５１７
は、Ｔｉを有していることが望ましく、Ｔｉを有するこ
とで光が対向遮蔽膜５１７に反射してソース信号線駆動
回路に入射するのを防ぐ。また重複部５１８を２０μｍ
以上設けることが、ソース信号線駆動回路５１１への光
の入射を防ぐのに効果的である。
【０１８８】図２４（Ｂ）に、図２４（Ａ）のＡ−Ａ’
における断面図を示す。基板５０１、アクティブマトリ
クス部５１３、層間絶縁膜５１２、遮蔽膜５０４、誘電
体５０５、対向基板５２１、対向基板側層間絶縁膜５２
２、対向基板側遮蔽膜５１７が図に示すように設けられ
ている。基板５０１と対向基板５２１はスペーサ（図示
せず）を挟んで、シール材（図示せず）により接着され
る。遮蔽膜５０４と対向基板側遮蔽膜５１７は一部重な
っており、この重なりの幅Ｌは２０μｍ以上あることが
好ましい。
における断面図を示す。基板５０１、アクティブマトリ
クス部５１３、層間絶縁膜５１２、遮蔽膜５０４、誘電
体５０５、対向基板５２１、対向基板側層間絶縁膜５２
２、対向基板側遮蔽膜５１７が図に示すように設けられ
ている。基板５０１と対向基板５２１はスペーサ（図示
せず）を挟んで、シール材（図示せず）により接着され
る。遮蔽膜５０４と対向基板側遮蔽膜５１７は一部重な
っており、この重なりの幅Ｌは２０μｍ以上あることが
好ましい。
【０１８９】また、アクティブマトリクス基板上の回路
は、実施例１〜３と同様の方法で作製すれば良い。また
以下の実施例で開示される方法を用いても良い。
は、実施例１〜３と同様の方法で作製すれば良い。また
以下の実施例で開示される方法を用いても良い。
【０１９０】（実施例１２）本願発明の画素マトリクス
回路とその周辺に設けられる駆動回路のＴＦＴを同時に
作製する実施例１に示した以外の方法の一例について、
図２９を用いて説明する。なお、本願発明はこの作製方
法に限られない。
回路とその周辺に設けられる駆動回路のＴＦＴを同時に
作製する実施例１に示した以外の方法の一例について、
図２９を用いて説明する。なお、本願発明はこの作製方
法に限られない。
【０１９１】実施例１の図８（Ｃ）の工程まで同様に形
成する。次にレジストマスクを用いて、第１の導電膜と
第２の導電膜（以下、積層膜として取り扱う）をエッチ
ングして、ｐチャネル型ＴＦＴのゲート電極８００１、
ｎチャネル型ＴＦＴのゲート電極８００２、ゲート信号
線８００３ａ、８００３ｂを形成した。このときゲート
電極８００２はｎ-領域６０１２、６０１３とゲート絶
縁膜を介して重なるようにした。（図２９（Ａ））
成する。次にレジストマスクを用いて、第１の導電膜と
第２の導電膜（以下、積層膜として取り扱う）をエッチ
ングして、ｐチャネル型ＴＦＴのゲート電極８００１、
ｎチャネル型ＴＦＴのゲート電極８００２、ゲート信号
線８００３ａ、８００３ｂを形成した。このときゲート
電極８００２はｎ-領域６０１２、６０１３とゲート絶
縁膜を介して重なるようにした。（図２９（Ａ））
【０１９２】そして、ｐチャネル型ＴＦＴのゲート電極
８００１、ｎチャネル型ＴＦＴのゲート電極８００２、
ゲート信号線８００３ａ、８００３ｂをそれぞれマスク
として、ｎ型を付与する不純物を添加した。こうして形
成された不純物領域８００４、８００５、８００６、８
００７、８００８には、図８（Ｂ）で示した前記ｎ-領
域と同程度かそれより少ない濃度（具体的には５×１０
16〜１×１０18atoms／cm3）のリンが添加されるように
した。なお、ここで形成された不純物領域８００４〜８
００８に含まれるｎ型を付与する不純物元素の濃度を
（ｎ--）で表すこととする。従って、本明細書中では不
純物領域８００４〜８００８をｎ--領域と言い換えるこ
とができる。また、この工程ではゲート電極で隠された
不純物領域８００９、８０１０を除いて全ての不純物領
域にｎ?の濃度でリンが添加されているが、非常に低濃
度であるため無視して差し支えない。（図２９（Ｂ））
８００１、ｎチャネル型ＴＦＴのゲート電極８００２、
ゲート信号線８００３ａ、８００３ｂをそれぞれマスク
として、ｎ型を付与する不純物を添加した。こうして形
成された不純物領域８００４、８００５、８００６、８
００７、８００８には、図８（Ｂ）で示した前記ｎ-領
域と同程度かそれより少ない濃度（具体的には５×１０
16〜１×１０18atoms／cm3）のリンが添加されるように
した。なお、ここで形成された不純物領域８００４〜８
００８に含まれるｎ型を付与する不純物元素の濃度を
（ｎ--）で表すこととする。従って、本明細書中では不
純物領域８００４〜８００８をｎ--領域と言い換えるこ
とができる。また、この工程ではゲート電極で隠された
不純物領域８００９、８０１０を除いて全ての不純物領
域にｎ?の濃度でリンが添加されているが、非常に低濃
度であるため無視して差し支えない。（図２９（Ｂ））
【０１９３】次に、レジストマスク８０１１〜８０１４
を形成した。そして、ｎチャネル型ＴＦＴにおいて、ソ
ース領域またはドレイン領域として機能する不純物領域
を形成する工程を行なった。レジストマスク８０１２は
ｎチャネル型ＴＦＴのゲート電極８００２を覆う形で形
成した。これは、後の工程において画素マトリクス回路
のｎチャネル型ＴＦＴに、ゲート電極と重ならないよう
にＬＤＤ領域を形成するためである。
を形成した。そして、ｎチャネル型ＴＦＴにおいて、ソ
ース領域またはドレイン領域として機能する不純物領域
を形成する工程を行なった。レジストマスク８０１２は
ｎチャネル型ＴＦＴのゲート電極８００２を覆う形で形
成した。これは、後の工程において画素マトリクス回路
のｎチャネル型ＴＦＴに、ゲート電極と重ならないよう
にＬＤＤ領域を形成するためである。
【０１９４】そして、ｎ型を付与する不純物元素を添加
して不純物領域８０１６〜８０２２を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域８
０１８〜８０２２に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域８０１８〜８０２２をｎ+領域と言い
換えることができる。また、不純物領域８００９、８０
１０は既にｎ-領域が形成されていたので、厳密には不
純物領域８０２０〜８０２２よりも若干高い濃度でリン
を含む。（図２９（Ｃ））
して不純物領域８０１６〜８０２２を形成した。ここで
も、フォスフィン（ＰＨ3）を用いたイオンドープ法
（勿論、イオンインプランテーション法でも良い）で行
い、この領域のリンの濃度は１×１０20〜１×１０21at
oms/cm3とした。なお、ここで形成された不純物領域８
０１８〜８０２２に含まれるｎ型を付与する不純物元素
の濃度を（ｎ+）で表すこととする。従って、本明細書
中では不純物領域８０１８〜８０２２をｎ+領域と言い
換えることができる。また、不純物領域８００９、８０
１０は既にｎ-領域が形成されていたので、厳密には不
純物領域８０２０〜８０２２よりも若干高い濃度でリン
を含む。（図２９（Ｃ））
【０１９５】なお、この工程において、レジストマスク
８０１１〜８０１４をマスクとしてゲート絶縁膜６００
７をエッチングし、島状半導体膜６００５、６００６の
一部を露出させた後、ｎ型を付与する不純物元素を添加
する工程を行っても良い。その場合、加速電圧が低くて
済むため、島状半導体膜に与えるダメージも少ないし、
スループットも向上する。
８０１１〜８０１４をマスクとしてゲート絶縁膜６００
７をエッチングし、島状半導体膜６００５、６００６の
一部を露出させた後、ｎ型を付与する不純物元素を添加
する工程を行っても良い。その場合、加速電圧が低くて
済むため、島状半導体膜に与えるダメージも少ないし、
スループットも向上する。
【０１９６】レジストマスク８０２４を、ｎチャネル型
ＴＦＴとなる領域の上全面を覆うように形成した。そし
て、レジストマスク８０２４をマスクとし、ｐチャネル
型ＴＦＴが形成される半導体層６００４の一部に、ｐ型
を付与する不純物元素を添加する工程を行った。ここで
はボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）
を用いてイオンドープ法（勿論、イオンインプランテー
ション法でも良い）で添加した。ここでは５×１０20〜
３×１０21atoms/cm3の濃度にボロンを添加した。な
お、ここで形成された不純物領域に含まれるｐ型を付与
する不純物元素の濃度を（ｐ+）で表すこととする。従
って、本明細書中では不純物領域８０２５、８０２６を
ｐ+領域と言い換えることができる。（図２９（Ｄ））
ＴＦＴとなる領域の上全面を覆うように形成した。そし
て、レジストマスク８０２４をマスクとし、ｐチャネル
型ＴＦＴが形成される半導体層６００４の一部に、ｐ型
を付与する不純物元素を添加する工程を行った。ここで
はボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）
を用いてイオンドープ法（勿論、イオンインプランテー
ション法でも良い）で添加した。ここでは５×１０20〜
３×１０21atoms/cm3の濃度にボロンを添加した。な
お、ここで形成された不純物領域に含まれるｐ型を付与
する不純物元素の濃度を（ｐ+）で表すこととする。従
って、本明細書中では不純物領域８０２５、８０２６を
ｐ+領域と言い換えることができる。（図２９（Ｄ））
【０１９７】なお、この工程において、レジストマスク
８０２４を使用してゲート絶縁膜６００７をエッチング
除去して、島状半導体層６００４の一部を露出させた
後、ｐ型を付与する不純物元素を添加する工程を行って
も良い。その場合、加速電圧が低くて済むため、島状半
導体膜に与えるダメージも少ないし、スループットも向
上する。
８０２４を使用してゲート絶縁膜６００７をエッチング
除去して、島状半導体層６００４の一部を露出させた
後、ｐ型を付与する不純物元素を添加する工程を行って
も良い。その場合、加速電圧が低くて済むため、島状半
導体膜に与えるダメージも少ないし、スループットも向
上する。
【０１９８】次に、添加された不純物元素（リンまたは
ボロン）の活性化工程を行う。本実施例ではこの活性化
工程をファーネスアニールまたはランプアニールによっ
て行うことが好ましい。ファーネスアニールを用いる場
合、４５０〜６５０℃、好ましくは５００〜５５０℃、
ここでは５００℃、４時間の熱処理を行うことにする。
（図２９（Ｅ））
ボロン）の活性化工程を行う。本実施例ではこの活性化
工程をファーネスアニールまたはランプアニールによっ
て行うことが好ましい。ファーネスアニールを用いる場
合、４５０〜６５０℃、好ましくは５００〜５５０℃、
ここでは５００℃、４時間の熱処理を行うことにする。
（図２９（Ｅ））
【０１９９】本実施例の場合、ｎチャネル型ＴＦＴおよ
びｐチャネル型ＴＦＴの双方のソース領域またはドレイ
ン領域に、必ずｎ+領域に相当する濃度のリンが含まれ
た領域を有する。そのため、熱活性化のための熱処理工
程において、リンによるニッケルのゲッタリング効果を
得ることができる。即ち、チャネル形成領域から矢印で
示す方向へニッケルが移動し、ソース領域またはドレイ
ン領域に含まれるリンの作用によってゲッタリングされ
る。これは特に結晶化を促進させる金属、例えばニッケ
ルを用いた場合に有効である。
びｐチャネル型ＴＦＴの双方のソース領域またはドレイ
ン領域に、必ずｎ+領域に相当する濃度のリンが含まれ
た領域を有する。そのため、熱活性化のための熱処理工
程において、リンによるニッケルのゲッタリング効果を
得ることができる。即ち、チャネル形成領域から矢印で
示す方向へニッケルが移動し、ソース領域またはドレイ
ン領域に含まれるリンの作用によってゲッタリングされ
る。これは特に結晶化を促進させる金属、例えばニッケ
ルを用いた場合に有効である。
【０２００】このように本実施例を実施すると、島状半
導体膜に添加された不純物元素の活性化工程と、結晶化
に用いた触媒元素のゲッタリング工程とを兼ねることが
でき、工程の簡略化に有効である。
導体膜に添加された不純物元素の活性化工程と、結晶化
に用いた触媒元素のゲッタリング工程とを兼ねることが
でき、工程の簡略化に有効である。
【０２０１】そして実施例１で上述したように、図１０
（Ｃ）に示したのと同様の工程で、画素マトリクス回路
とその周辺に設けられる駆動回路のＴＦＴを完成する。
なお、本実施例で示した作製工程は一例であり、作製工
程の順序は本実施例の形態に限られない。
（Ｃ）に示したのと同様の工程で、画素マトリクス回路
とその周辺に設けられる駆動回路のＴＦＴを完成する。
なお、本実施例で示した作製工程は一例であり、作製工
程の順序は本実施例の形態に限られない。
【０２０２】（実施例１３）本実施例では、本願発明の
アクティブマトリクス回路の断面図及び上面図の、図２
３で示したものとは別の例について説明する。図３０に
図１１の上面及び断面の概略図を示す。図３０（Ａ）は
本願発明のアクティブマトリクス回路の上面図である。
アクティブマトリクス回路の断面図及び上面図の、図２
３で示したものとは別の例について説明する。図３０に
図１１の上面及び断面の概略図を示す。図３０（Ａ）は
本願発明のアクティブマトリクス回路の上面図である。
【０２０３】基板６０１に、ソース信号線駆動回路６１
１（図１１に示すところの３０１）、ゲート信号線駆動
回路６０２（図１１に示すところの３０２）、アクティ
ブマトリクス部６１３（図１１に示すところの３０
３）、遮蔽膜６０４、ＩＴＯ膜６０６、コモン線６０
７、ＦＰＣ６１４が図３０（Ａ）に示すように設けられ
ている。
１（図１１に示すところの３０１）、ゲート信号線駆動
回路６０２（図１１に示すところの３０２）、アクティ
ブマトリクス部６１３（図１１に示すところの３０
３）、遮蔽膜６０４、ＩＴＯ膜６０６、コモン線６０
７、ＦＰＣ６１４が図３０（Ａ）に示すように設けられ
ている。
【０２０４】ＩＴＯ膜６０６とコモン線６０７は、接続
部６０８において電気的に接続しており、コモン線６０
７はＦＰＣ６１４によって基板の外部に接続され、一定
の電位（基準電位）に保たれている。
部６０８において電気的に接続しており、コモン線６０
７はＦＰＣ６１４によって基板の外部に接続され、一定
の電位（基準電位）に保たれている。
【０２０５】コモン線６０７に接続されたＩＴＯ膜６０
６と遮蔽膜６０４の重なった部分にカップリング容量６
１６（図１１で示すところの３１０）が形成されてい
る。本実施例においてＩＴＯ膜６０６はゲート信号線駆
動回路６０２の一部を覆うように形成されているため、
容量値の大きいカップリング容量６１６を形成すること
が可能である。なおＩＴＯ膜６０６をゲート信号線駆動
回路６０２全体を覆うように形成しても良い。
６と遮蔽膜６０４の重なった部分にカップリング容量６
１６（図１１で示すところの３１０）が形成されてい
る。本実施例においてＩＴＯ膜６０６はゲート信号線駆
動回路６０２の一部を覆うように形成されているため、
容量値の大きいカップリング容量６１６を形成すること
が可能である。なおＩＴＯ膜６０６をゲート信号線駆動
回路６０２全体を覆うように形成しても良い。
【０２０６】図３０（Ｂ）は、図３０（Ａ）のＡ−Ａ’
における断面図である。基板６０１、ゲート信号線駆動
回路６０２が有するｎチャネル型ＴＦＴの１つ６１６、
層間絶縁膜６１７、遮蔽膜６０４（図１１に示すところ
の３１１）、誘電体６０５、ＩＴＯ膜６０６、コモン線
６０７（図１１に示すところの３１２）、フィラー６１
２、樹脂６１０、ＦＰＣからの引き出し端子上に成膜さ
れたＩＴＯ膜６０９、ＦＰＣからの引き出し端子６１５
が図３０（Ｂ）に示すように設けられている。
における断面図である。基板６０１、ゲート信号線駆動
回路６０２が有するｎチャネル型ＴＦＴの１つ６１６、
層間絶縁膜６１７、遮蔽膜６０４（図１１に示すところ
の３１１）、誘電体６０５、ＩＴＯ膜６０６、コモン線
６０７（図１１に示すところの３１２）、フィラー６１
２、樹脂６１０、ＦＰＣからの引き出し端子上に成膜さ
れたＩＴＯ膜６０９、ＦＰＣからの引き出し端子６１５
が図３０（Ｂ）に示すように設けられている。
【０２０７】遮蔽膜６０４とＩＴＯ膜６０６と、その間
に挟まれた誘電体６０５とによって、カップリング容量
が形成されている。ＩＴＯ膜６０６は、ゲート信号線駆
動回路６０２上に設けられており、言い換えると、ゲー
ト信号線駆動回路６０２が有するｎチャネル型ＴＦＴの
１つ６１６の上に設けられている。
に挟まれた誘電体６０５とによって、カップリング容量
が形成されている。ＩＴＯ膜６０６は、ゲート信号線駆
動回路６０２上に設けられており、言い換えると、ゲー
ト信号線駆動回路６０２が有するｎチャネル型ＴＦＴの
１つ６１６の上に設けられている。
【０２０８】またＩＴＯ膜６０６は、基板６０１上に設
けられたコモン線６０７と、接続部６０８において接続
している。なお本実施例ではＩＴＯ膜６０６とコモン線
６０７とを直接接続しているが、別の配線等を間に介し
て接続することにより、ＩＴＯ膜６０６とコモン線６０
７とを電気的に接続しても良いことは言うまでもない。
けられたコモン線６０７と、接続部６０８において接続
している。なお本実施例ではＩＴＯ膜６０６とコモン線
６０７とを直接接続しているが、別の配線等を間に介し
て接続することにより、ＩＴＯ膜６０６とコモン線６０
７とを電気的に接続しても良いことは言うまでもない。
【０２０９】ＦＰＣからの引き出し端子６１５上にはＦ
ＰＣ側のＩＴＯ膜６０９が接するように形成されてお
り、ＦＰＣからの引き出し端子６１５上のＦＰＣ側のＩ
ＴＯ膜６０９とＩＴＯ膜６０６とは、フィラー６１２と
樹脂６１０とによって接続されている。
ＰＣ側のＩＴＯ膜６０９が接するように形成されてお
り、ＦＰＣからの引き出し端子６１５上のＦＰＣ側のＩ
ＴＯ膜６０９とＩＴＯ膜６０６とは、フィラー６１２と
樹脂６１０とによって接続されている。
【０２１０】樹脂６１０は光硬化性の樹脂であっても、
熱硬化性の樹脂であっても良く、また光硬化性の樹脂と
熱硬化性の樹脂との混合物であっても良い。光硬化性の
樹脂と熱硬化性の樹脂との混合物を用いた場合、光によ
って仮接着の後、熱を加えて圧着させることにより接続
する。またフィラーは導電性の材料であることが必要で
ある。大きさの異なるフィラーを２種類以上用いても良
く、この場合、サイズの小さいフィラーはスペーサとし
て働くので導電性でなくても良く、サイズの大きい粒子
は電気的に接続させる働きをするので導電性であること
が必要である。
熱硬化性の樹脂であっても良く、また光硬化性の樹脂と
熱硬化性の樹脂との混合物であっても良い。光硬化性の
樹脂と熱硬化性の樹脂との混合物を用いた場合、光によ
って仮接着の後、熱を加えて圧着させることにより接続
する。またフィラーは導電性の材料であることが必要で
ある。大きさの異なるフィラーを２種類以上用いても良
く、この場合、サイズの小さいフィラーはスペーサとし
て働くので導電性でなくても良く、サイズの大きい粒子
は電気的に接続させる働きをするので導電性であること
が必要である。
【０２１１】本実施例のアクティブマトリクス回路と駆
動回路は、これまでの実施例で開示した方法を用いて作
製することが可能である。
動回路は、これまでの実施例で開示した方法を用いて作
製することが可能である。
【０２１２】（実施例１４）本実施例では、本願発明を
用いた電気光学装置のうち、図１６〜図２２で示した以
外のものについて、その一例を図３１に示す。
用いた電気光学装置のうち、図１６〜図２２で示した以
外のものについて、その一例を図３１に示す。
【０２１３】図３１（Ａ）はディスプレイであり、筐体
２００１、支持台２００２、表示部２００３等を含む。
本願発明は表示部２００３に適用することができる。
２００１、支持台２００２、表示部２００３等を含む。
本願発明は表示部２００３に適用することができる。
【０２１４】図３１（Ｂ）は頭部取り付け型のディスプ
レイの一部（右片側）であり、本体２２０１、信号ケー
ブル２２０２、頭部固定バンド２２０３、スクリーン部
２２０４、光学系２２０５、表示部２２０６等を含む。
本願発明は表示部２２０６に適用できる。
レイの一部（右片側）であり、本体２２０１、信号ケー
ブル２２０２、頭部固定バンド２２０３、スクリーン部
２２０４、光学系２２０５、表示部２２０６等を含む。
本願発明は表示部２２０６に適用できる。
【０２１５】図３１（Ｃ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２３０１、表示部２３０２、スピーカ部２３０
３、記録媒体２３０４、操作スイッチ２３０５で構成さ
れる。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇ
ｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本願発明は表示部２３０２に適用す
ることができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２３０１、表示部２３０２、スピーカ部２３０
３、記録媒体２３０４、操作スイッチ２３０５で構成さ
れる。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇ
ｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本願発明は表示部２３０２に適用す
ることができる。
【０２１６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜３、１１
〜１３のどのような組み合わせからなる構成を用いても
実現することができる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜３、１１
〜１３のどのような組み合わせからなる構成を用いても
実現することができる。
【０２１７】
【発明の効果】ソースライン反転で液晶を駆動させて、
遮蔽膜をコモン線に接続せずにフローティングとしてい
る。このような構成にすることで、遮蔽膜をコモン線に
接続しなくても、遮蔽膜の電位が時間的に平均を取ると
一定に保たれるので、遮蔽膜と画素電極との間に誘電体
を挟み込んだ構造の保持容量を形成することが可能にな
る。よって遮蔽膜をパターニングによって形成した後
に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモ
ン線との間に設けられた層間絶縁膜にマスクを用いたフ
ォトリソグラフィーによるコンタクトホールをあける必
要がなくなる。このため作製工程を削減し、高い歩留ま
りを達成することが可能になり、またアクティブマトリ
クス型液晶表示装の作製コストを抑えることが可能にな
る。またそれに加えて、遮蔽膜をフローティングにして
遮蔽膜とコモン線との間に大容量のカップリング容量を
形成した場合は、遮蔽膜の電位をさらに一定に保つこと
が可能になるため、良好なコントラストを得ることがで
きる。
遮蔽膜をコモン線に接続せずにフローティングとしてい
る。このような構成にすることで、遮蔽膜をコモン線に
接続しなくても、遮蔽膜の電位が時間的に平均を取ると
一定に保たれるので、遮蔽膜と画素電極との間に誘電体
を挟み込んだ構造の保持容量を形成することが可能にな
る。よって遮蔽膜をパターニングによって形成した後
に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモ
ン線との間に設けられた層間絶縁膜にマスクを用いたフ
ォトリソグラフィーによるコンタクトホールをあける必
要がなくなる。このため作製工程を削減し、高い歩留ま
りを達成することが可能になり、またアクティブマトリ
クス型液晶表示装の作製コストを抑えることが可能にな
る。またそれに加えて、遮蔽膜をフローティングにして
遮蔽膜とコモン線との間に大容量のカップリング容量を
形成した場合は、遮蔽膜の電位をさらに一定に保つこと
が可能になるため、良好なコントラストを得ることがで
きる。
【０２１８】なお、上記実施例はＴＦＴの活性層として
珪素膜を例にとって説明したが、必要に応じて不純物を
添加したり、Ｓｉ−Ｇｅ化合物など、他の半導体を用い
ても良い。また画素が有するＴＦＴとして、ダブルゲー
ト構造を有するＴＦＴを示したが、シングルゲート構造
を有していても良いし、他のマルチゲート構造を有して
いても良い。また画素が有するＴＦＴの活性層が、ａ−
Ｓｉ（アモルファスシリコン）を有していても良い。
珪素膜を例にとって説明したが、必要に応じて不純物を
添加したり、Ｓｉ−Ｇｅ化合物など、他の半導体を用い
ても良い。また画素が有するＴＦＴとして、ダブルゲー
ト構造を有するＴＦＴを示したが、シングルゲート構造
を有していても良いし、他のマルチゲート構造を有して
いても良い。また画素が有するＴＦＴの活性層が、ａ−
Ｓｉ（アモルファスシリコン）を有していても良い。
【図１】 本願発明のアクティブマトリクス回路の回路
図。
図。
【図２】 本願発明の画素マトリクス回路の上面構造を
示す図。
示す図。
【図３】 本願発明の画素マトリクス回路の上面構造を
示す図。
示す図。
【図４】 ソースライン反転の概念を示す図。
【図５】 ソース信号線駆動回路のブロック図。
【図６】 ソース信号線駆動回路の回路図。
【図７】 アナログスイッチとレベルシフト回路の等価
回路図。
回路図。
【図８】 本願発明のＴＦＴの作製工程を示す断面図。
【図９】 本願発明のＴＦＴの作製工程を示す断面図。
【図１０】 本願発明のＴＦＴの作製工程を示す断面
図。
図。
【図１１】 本願発明のアクティブマトリクス回路の回
路図。
路図。
【図１２】 本願発明のシミュレーション結果を示す
図。
図。
【図１３】 本願発明のＴＦＴの作製工程を示す断面
図。
図。
【図１４】 本願発明のＴＦＴの作製工程を示す断面
図。
図。
【図１５】 本願発明のＴＦＴの作製工程を示す断面
図。
図。
【図１６】 本願発明の液晶表示装置を用いた３板式プ
ロジェクタの概略構成図。
ロジェクタの概略構成図。
【図１７】 本願発明の液晶表示装置を用いた３板式プ
ロジェクタの概略構成図。
ロジェクタの概略構成図。
【図１８】 本願発明の液晶表示装置を用いた単板式プ
ロジェクタの概略構成図。
ロジェクタの概略構成図。
【図１９】 本願発明の液晶表示装置を用いたフロント
プロジェクタおよびリアプロジェクタの概略構成図。
プロジェクタおよびリアプロジェクタの概略構成図。
【図２０】 本願発明の液晶表示装置を用いたゴーグル
型ディスプレイの概略構成図。
型ディスプレイの概略構成図。
【図２１】 本願発明の液晶表示装置を用いた電子機器
の例。
の例。
【図２２】 本願発明の液晶表示装置を用いたノートブ
ック型パーソナルコンピュータの概略構成図。
ック型パーソナルコンピュータの概略構成図。
【図２３】 本願発明のアクティブマトリクス回路の断
面図及び上面図。
面図及び上面図。
【図２４】 本願発明のアクティブマトリクス回路の上
面図。
面図。
【図２５】 アクティブマトリクス基板のシミュレーシ
ョンのモデルとなる回路図。
ョンのモデルとなる回路図。
【図２６】 アクティブマトリクス基板のシミュレーシ
ョンのモデルとなる回路における画素部の回路図。
ョンのモデルとなる回路における画素部の回路図。
【図２７】 ゲート信号線駆動回路上に設けられたＩＴ
Ｏに接続されたコモン線と、ＦＰＣの取り出し端子との
接合部分の断面図。
Ｏに接続されたコモン線と、ＦＰＣの取り出し端子との
接合部分の断面図。
【図２８】 ゲート信号線駆動回路上に設けられたＩＴ
Ｏに接続されたコモン線と、ＦＰＣの取り出し端子との
接合部分の断面図。
Ｏに接続されたコモン線と、ＦＰＣの取り出し端子との
接合部分の断面図。
【図２９】 本願発明のＴＦＴの作製工程を示す断面
図。
図。
【図３０】 本願発明のアクティブマトリクス回路の断
面図及び上面図。
面図及び上面図。
【図３１】 本願発明の液晶表示装置を用いた電子機器
の例。
の例。
１１ ソース信号線駆動回路 １２ ゲート信号線駆動回路 １３ アクティブマトリクス部 １４ 画素ＴＦＴ １５ 液晶 １６ 保持容量 １７ ソース信号線 １８ ゲート信号線 １９ 画素部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１９Ｂ (72)発明者 田中 幸夫 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (28)
- 【請求項１】複数の画素ＴＦＴと、前記画素ＴＦＴに電
気的に接続された画素電極と、遮蔽膜とが設けられた基
板を有するアクティブマトリクス型表示装置であって、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に誘電体を有すること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項２】複数のソース信号線と、複数のゲート信号
線と、複数の画素ＴＦＴと、前記画素ＴＦＴに電気的に
接続された画素電極と、遮蔽膜とが設けられた基板を有
するアクティブマトリクス型表示装置であって、 前記複数の画素ＴＦＴは前記ソース信号線と前記ゲート
信号線に電気的に接続されており、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に誘電体が設けられて
おり、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項３】複数のソース信号線と、複数のゲート信号
線と、複数の画素ＴＦＴと、画素電極と、遮蔽膜とが設
けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
ソース領域、ドレイン領域及びチャネル形成領域を有す
る活性層とを有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記ソース領域またはドレイン領域は前記ソース信号線
に接続されており、 前記ドレイン領域またはソース領域は前記画素電極に接
続されており、 前記画素電極と前記遮蔽膜の間に誘電体が設けられてお
り、 前記遮蔽膜はフローティングになっており、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項４】複数のソース信号線と、複数のゲート信号
線と、複数の画素ＴＦＴと、画素電極と、遮蔽膜とが設
けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
活性層とを有し、 前記活性層はチャネル形成領域と、前記チャネル形成領
域に接している第２の不純物領域と、前記第２の不純物
領域に接している第１の不純物領域を有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記第１の不純物領域の一方は前記画素電極に接続され
ており、 前記第１の不純物領域のもう一方は前記ソース信号線に
接続されており、 前記画素電極と前記遮蔽膜の間に誘電体が設けられてお
り、 前記遮蔽膜はフローティングになっており、 前記第２の不純物領域は、前記ゲート絶縁膜を介して、
前記ゲート電極と重なっており、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項５】複数のソース信号線と、複数のゲート信号
線と、複数の画素ＴＦＴと、画素電極と、遮蔽膜とが設
けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
活性層とを有し、 前記活性層はチャネル形成領域と、前記チャネル形成領
域に接している第２の不純物領域と、前記チャネル形成
領域を挟んで設けられた第１の不純物領域とを有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記第１の不純物領域の一方は前記画素電極に接続され
ており、 前記第１の不純物領域のもう一方は前記ソース信号線に
接続されており、 前記画素電極と前記遮蔽膜の間に誘電体が設けられてお
り、 前記遮蔽膜はフローティングになっており、 前記第２の不純物領域は、前記ゲート絶縁膜を介して、
前記ゲート電極と重なっており、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項６】請求項１乃至請求項５いずれか一に記載の
前記誘電体は、前記遮蔽膜を陽極酸化して形成される陽
極酸化膜であることを特徴とするアクティブマトリクス
型表示装置。 - 【請求項７】請求項１乃至請求項６いずれか一に記載の
前記遮蔽膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）
またはタンタル（Ｔａ）を有する膜であることを特徴と
するアクティブマトリクス型表示装置。 - 【請求項８】請求項１乃至請求項７いずれか一に記載の
前記遮蔽膜は１００〜３００ｎｍの厚さであることを特
徴とするアクティブマトリクス型表示装置。 - 【請求項９】請求項３乃至請求項８のいずれか一に記載
の前記ゲート電極は、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、から
選ばれた一種または複数種の元素を有することを特徴と
するアクティブマトリクス型表示装置。 - 【請求項１０】請求項１乃至請求項９のいずれか一に記
載の前記アクティブマトリクス型表示装置を３つ備えた
リアプロジェクター。 - 【請求項１１】請求項１乃至請求項９のいずれか一に記
載の前記アクティブマトリクス型表示装置を３つ備えた
フロントプロジェクター。 - 【請求項１２】請求項１乃至請求項９のいずれか一に記
載の前記アクティブマトリクス型表示装置を１つ備えた
単板式リアプロジェクター。 - 【請求項１３】請求項１乃至請求項９のいずれか一に記
載の前記アクティブマトリクス型表示装置を２つ備えた
ゴーグル型ディスプレイ。 - 【請求項１４】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、遮蔽膜と、一定の基準電位に保たれたコモン
線とが設けられた基板を有するアクティブマトリクス型
表示装置であって、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重ならない
ことを特徴とするアクティブマトリクス型表示装置。 - 【請求項１５】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、複数のソース信号線と、複数のゲート信号線
と、遮蔽膜と、一定の基準電位に保たれたコモン線とが
設けられた基板を有するアクティブマトリクス型表示装
置であって、 前記複数の画素ＴＦＴは前記ソース信号線と前記ゲート
信号線に電気的に接続されており、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重なってお
らず、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項１６】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、複数のソース信号線と、複数のゲート信号線
と、遮蔽膜と、一定の基準電位に保たれたコモン線とが
設けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
ソース領域、ドレイン領域及びチャネル形成領域を有す
る活性層とを有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記ソース領域またはドレイン領域は前記ソース信号線
に接続されており、 前記ドレイン領域またはソース領域は前記画素電極に接
続されており、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重なってお
らず、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項１７】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、複数のソース信号線と、複数のゲート信号線
と、遮蔽膜と、一定の基準電位に保たれたコモン線とが
設けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
活性層とを有し、 前記活性層はチャネル形成領域と、前記チャネル形成領
域に接している第２の不純物領域と、前記第２の不純物
領域に接している第１の不純物領域を有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記第１の不純物領域の一方は前記画素電極に接続され
ており、 前記第１の不純物領域のもう一方は前記ソース信号線に
接続されており、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重なってお
らず、 前記第２の不純物領域は、前記ゲート絶縁膜を介して、
前記ゲート電極と重なっており、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項１８】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、複数のソース信号線と、複数のゲート信号線
と、遮蔽膜と、一定の基準電位に保たれたコモン線とが
設けられた第１の基板と、 対向電極が設けられた第２の基板と、 前記画素電極と前記対向電極との間に挟まれた液晶と、
を有するアクティブマトリクス型表示装置において、 前記各画素ＴＦＴは、ゲート電極と、ゲート絶縁膜と、
活性層とを有し、 前記活性層はチャネル形成領域と、前記チャネル形成領
域に接している第２の不純物領域と、前記チャネル形成
領域を挟んで設けられた第１の不純物領域とを有し、 前記ゲート電極は前記ゲート信号線に接続されており、 前記第１の不純物領域の一方は前記画素電極に接続され
ており、 前記第１の不純物領域のもう一方は前記ソース信号線に
接続されており、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重なってお
らず、 前記第２の不純物領域は、前記ゲート絶縁膜を介して、
前記ゲート電極と重なっており、 前記複数のソース信号線１本ごとに極性が逆の信号を印
加し、前記複数のソース信号線のそれぞれに印加される
前記信号の極性を１フレーム期間ごとに反転させること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項１９】複数の画素ＴＦＴ及び前記複数の画素Ｔ
ＦＴに電気的に接続された画素電極を有する画素マトリ
クス部と、遮蔽膜と、一定の基準電位に保たれたコモン
線と、ソース信号線駆動回路とが設けられた第１の基板
と、 対向遮蔽膜が設けられた第２の基板と、を有するアクテ
ィブマトリクス型表示装置において、 前記遮蔽膜はフローティングになっており、 前記画素電極と前記遮蔽膜との間に第１の誘電体を有
し、 前記遮蔽膜と前記コモン線との間に第２の誘電体を有
し、 前記第２の誘電体は前記画素マトリクス部と重なってお
らず、 前記ソース信号線駆動回路はサンプリング回路を有して
おり、 前記対向遮蔽膜は、前記遮蔽膜の一部及び前記サンプリ
ング回路と重なっていることを特徴とするアクティブマ
トリクス型表示装置。 - 【請求項２０】請求項１４乃至請求項１９いずれか一に
記載の前記第１の誘電体は、前記遮蔽膜を陽極酸化して
形成される陽極酸化膜であることを特徴とするアクティ
ブマトリクス型表示装置。 - 【請求項２１】請求項１４乃至請求項１９いずれか一に
記載の前記第２の誘電体は、前記遮蔽膜を陽極酸化して
形成される陽極酸化膜であることを特徴とするアクティ
ブマトリクス型表示装置。 - 【請求項２２】請求項１４乃至請求項１９いずれか一に
記載の前記遮蔽膜は、アルミニウム（Ａｌ）、チタン
（Ｔｉ）またはタンタル（Ｔａ）を有する膜であること
を特徴とするアクティブマトリクス型表示装置。 - 【請求項２３】請求項１４乃至請求項１９いずれか一に
記載の前記遮蔽膜は１００〜３００ｎｍの厚さであるこ
とを特徴とするアクティブマトリクス型表示装置。 - 【請求項２４】請求項１６乃至請求項１８のいずれか一
に記載の前記ゲート電極は、チタン（Ｔｉ）、タンタル
（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、
から選ばれた一種または複数種の元素を有することを特
徴とするアクティブマトリクス型表示装置。 - 【請求項２５】請求項１４乃至請求項２４のいずれか一
に記載の前記アクティブマトリクス型表示装置を３つ備
えたリアプロジェクター。 - 【請求項２６】請求項１４乃至請求項２４のいずれか一
に記載の前記アクティブマトリクス型表示装置を３つ備
えたフロントプロジェクター。 - 【請求項２７】請求項１４乃至請求項２４のいずれか一
に記載の前記アクティブマトリクス型表示装置を１つ備
えた単板式リアプロジェクター。 - 【請求項２８】請求項１４乃至請求項２４のいずれか一
に記載の前記アクティブマトリクス型表示装置を２つ備
えたゴーグル型ディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053470A JP4727018B2 (ja) | 1999-03-05 | 2000-02-29 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5945599 | 1999-03-05 | ||
| JP1999059455 | 1999-03-05 | ||
| JP11-59455 | 1999-03-05 | ||
| JP2000053470A JP4727018B2 (ja) | 1999-03-05 | 2000-02-29 | アクティブマトリクス型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010048528A Division JP4975124B2 (ja) | 1999-03-05 | 2010-03-05 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000321603A true JP2000321603A (ja) | 2000-11-24 |
| JP2000321603A5 JP2000321603A5 (ja) | 2007-04-26 |
| JP4727018B2 JP4727018B2 (ja) | 2011-07-20 |
Family
ID=26400503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000053470A Expired - Lifetime JP4727018B2 (ja) | 1999-03-05 | 2000-02-29 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4727018B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000330135A (ja) * | 1999-03-15 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| JP2002203973A (ja) * | 2000-11-27 | 2002-07-19 | Samsung Electronics Co Ltd | ポリシリコン型薄膜トランジスタ製造方法 |
| JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
| JP2013214085A (ja) * | 2013-06-04 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9140948B2 (en) | 2006-08-16 | 2015-09-22 | Samsung Display Co., Ltd. | Liquid crystal display panel having a light blocking electrode |
| CN113228415A (zh) * | 2018-12-12 | 2021-08-06 | 夏普株式会社 | 扫描天线和扫描天线的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160461A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH10274789A (ja) * | 1997-03-28 | 1998-10-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
-
2000
- 2000-02-29 JP JP2000053470A patent/JP4727018B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08160461A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH10274789A (ja) * | 1997-03-28 | 1998-10-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000330135A (ja) * | 1999-03-15 | 2000-11-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| JP4536198B2 (ja) * | 1999-03-15 | 2010-09-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2002203973A (ja) * | 2000-11-27 | 2002-07-19 | Samsung Electronics Co Ltd | ポリシリコン型薄膜トランジスタ製造方法 |
| JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
| JP4655943B2 (ja) * | 2006-01-18 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
| US9140948B2 (en) | 2006-08-16 | 2015-09-22 | Samsung Display Co., Ltd. | Liquid crystal display panel having a light blocking electrode |
| JP2013214085A (ja) * | 2013-06-04 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN113228415A (zh) * | 2018-12-12 | 2021-08-06 | 夏普株式会社 | 扫描天线和扫描天线的制造方法 |
| CN113228415B (zh) * | 2018-12-12 | 2024-03-08 | 夏普株式会社 | 扫描天线和扫描天线的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4727018B2 (ja) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975124B2 (ja) | 液晶表示装置 | |
| JP5292451B2 (ja) | 半導体表示装置 | |
| US9236400B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4666723B2 (ja) | 半導体装置の作製方法 | |
| JP2001144301A (ja) | 半導体装置およびその作製方法 | |
| JP2002319679A (ja) | 半導体装置 | |
| JP2007102054A (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| JP5051942B2 (ja) | 半導体装置 | |
| JP4236791B2 (ja) | 液晶表示装置、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ | |
| JP4727018B2 (ja) | アクティブマトリクス型表示装置 | |
| US6690434B1 (en) | Active matrix liquid crystal display device | |
| JP3886698B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ | |
| JP4536198B2 (ja) | 液晶表示装置 | |
| JP2001077374A (ja) | 半導体装置およびその作製方法 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001092426A (ja) | 表示装置 | |
| JP4283281B2 (ja) | 液晶表示装置及び半導体装置 | |
| JP4050264B2 (ja) | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 | |
| JP2004111562A (ja) | 素子基板及びその製造方法、電気光学装置、投射型表示装置 | |
| JP2005031696A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2004355034A (ja) | 液晶表示装置 | |
| JP2004095620A (ja) | 半導体基板、半導体基板の製造方法、電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4727018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |