KR100915277B1 - 배선 회로 기판의 제조 방법 - Google Patents

배선 회로 기판의 제조 방법

Info

Publication number
KR100915277B1
KR100915277B1 KR1020060095249A KR20060095249A KR100915277B1 KR 100915277 B1 KR100915277 B1 KR 100915277B1 KR 1020060095249 A KR1020060095249 A KR 1020060095249A KR 20060095249 A KR20060095249 A KR 20060095249A KR 100915277 B1 KR100915277 B1 KR 100915277B1
Authority
KR
South Korea
Prior art keywords
heat treatment
layer
solder resist
thickness
minutes
Prior art date
Application number
KR1020060095249A
Other languages
English (en)
Other versions
KR20070037681A (ko
Inventor
마꼬또 즈네까와
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20070037681A publication Critical patent/KR20070037681A/ko
Application granted granted Critical
Publication of KR100915277B1 publication Critical patent/KR100915277B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 휘스커의 생성을 억제할 수 있고 연결성을 유지하면서 전자 부품과의 연결의 비균일성이 감소될 수 있는 배선 회로 기판의 제조 방법을 제공한다. 본 발명에 따르면, 금속 박막(31)과 도전체 층(33)을 포함하는 배선 패턴(12)이 기부 절연층(BIL) 상에 형성된다. 주석 도금층(34)은 배선 패턴(12)을 코팅하도록 무전해 도금에 의해 형성된다. 그 후, 배선 패턴(12)과 주석 도금층(34)에 열처리를 가한다. 열처리 온도와 열처리 시간은 각각 175℃ 내지 225℃ 및 2분 내지 10분으로 조절된다. 열처리에 의해, 구리와 주석을 함유하는 혼합층(35)이 형성된다. 그 후, 땜납 레지스트(SOL)가 소정 영역에서 배선 패턴(12)과 주석 도금층(34)을 덮도록 기부 절연층(BIL) 상에 형성된다. 후속하여, 땜납 레지스트(SOL)에 경화 열처리를 가한다.

Description

배선 회로 기판의 제조 방법 {PROCESS FOR PRODUCING WIRING CIRCUIT BOARD}
본 발명은 배선 회로 기판의 제조 방법에 관한 것이다.
TAB(tape automated bonding) 테이프 캐리어와 같은 배선 회로 기판은 일반적으로 절연층을 구비하는 기판 및 그 상에 형성되어 도전체 층을 구비하는 배선 패턴을 포함하며, 다양한 전자 제품에서 사용된다.
다양한 전자 부품은 배선 회로 기판 상에 장착되고 배선 패턴의 단자부에 연결된다. 전자 부품의 단자는, 예를 들어 금으로 제조된다. 이 경우에, 이러한 전자 부품의 단자와의 배선 패턴의 단자부의 연결성을 개선하기 위해, 주석 막(주석 증착물)이 배선 패턴의 단자부를 코팅하도록 형성된다. 본 명세서에서, 용어 "전자 부품과의 배선 패턴의 연결성"은 배선 패턴과 전자 부품 사이의 전기적 및 물리적 연결의 확실성을 의미한다. 그러나, 휘스커(whisker)로 지칭되는 단결정(whiskery crystal)이 단자부 상의 주석 막 상에서 성장하는 경우가 있다. 이들 휘스커는 배선 패턴에 단락(short-circuiting)을 야기할 수도 있다.
특허 문헌 1에는 구리로 제조된 배선 패턴 상에 주석 도금층을 형성하고, 이어서 증착층을 80℃ 내지 140℃에서 열처리함으로써 휘스커의 생성을 장시간 동안 억제할 수 있음이 개시되어 있다. 그러나, 특허 문헌 1에서 140℃보다 높은 온도에서의 가열로 인해, 예를 들어 주석 도금층이 변색되는 문제를 초래함이 지적되어 있다.
전술한 방법에 의해 열처리를 수행한 후에, 땜납 레지스트층(solder resist layer)이 배선 패턴을 코팅하도록 형성됨으로써, 배선 회로 기판이 완성된다. 그러나, 전술한 방법에 의해 제조된 배선 회로 기판에서는, 전자 부품과의 연결의 비균일성이 커진다. 본 명세서에서, 용어 "연결의 비균일성"은 배선 패턴과 전자 부품 사이의 전기적 및 물리적 연결의 확실성의 비균일성을 의미한다. 이 경우에, 낮은 연결성을 갖는 배선 회로 기판은 불량품으로 처리된다. 이는 수율에 상당한 변동을 야기한다.
일본 특허 공개 제2002-124547호
본 발명의 목적은 휘스커의 생성이 억제될 수 있고 전자 부품과의 연결의 비균일성이 연결성을 유지하면서 감소될 수 있는 배선 회로 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명자는 다양한 실험과 조사를 수행하였다. 그 결과, 열처리에 의해 형성되는 구리와 주석의 혼합층이 땜납 레지스트 형성을 위한 경화 열처리(heat curing treatment) 중에 불필요하게 성장하고 이로 인해 전자 부품과의 배선 패턴의 비균일성이 야기되는 것이 입증되었다. 일반적으로, 보다 높은 열처리 온도는 혼합층이 보다 두꺼운 두께를 갖게 하고 주석 막이 보다 얇은 두께를 갖게 한다. 결과적으로, 전자 부품과의 배선 패턴의 연결성이 악화된다. 그러므로, 열처리는 통상적으로 140℃ 이하의 낮은 온도에서 수행되어 왔다. 그러나, 본 발명자에 의해 수행된 실험과 조사의 결과, 종래 방법에서의 범위보다 높은 특정 범위에 있도록 조절된 온도에서 열처리를 수행함으로써, 전자 부품과의 배선 패턴의 연결성이 보장될 수 있고 연결의 비균일성이 방지될 수 있음이 입증되었다. 따라서, 본 발명자는 다음과 같은 본 발명을 달성하였다.
(1) 본 발명은,
절연층 상에 구리를 포함하는 도전체 패턴을 형성하는 단계,
도전체 패턴을 코팅하는 주석 막을 형성하는 단계,
주석 막 형성 후에 도전체 패턴과 주석 막에 제1 열처리를 가하는 단계,
절연층 상에, 도전체 패턴과 주석 막의 소정 영역을 코팅하는 코팅층을 형성하는 단계, 및
코팅층에 제2 열처리를 가하는 단계를 포함하며,
상기 도전체 패턴과 주석 막에 대한 제1 열처리는 175℃ 내지 225℃의 온도에서 2분 내지 10분 동안 수행되는, 배선 회로 기판의 제조 방법을 제공한다.
본 발명의 배선 회로 기판의 제조 방법에 따라, 적어도 구리를 포함하는 도전체 패턴이 절연층 상에 형성된다. 후속하여, 주석 막이 도전체 패턴을 코팅하도록 형성된다. 다음, 도전체 패턴과 주석 막에 열처리(제1 열처리)를 가한다. 이러한 열처리에서, 온도는 175℃ 내지 225℃가 되도록 조절되고 열처리 시간은 2분 내지 10분이 되도록 조절된다. 후속하여, 코팅층이 도전체 패턴과 주석 막의 소정 영역을 코팅하도록 절연층 상에 형성된다. 그 후, 코팅층에 열처리(제2 열처리)를 가한다.
이와 관련하여, 도전체 패턴과 주석 막에 대한 열처리의 결과로서, 구리와 주석을 함유하는 혼합층이 형성되어 휘스커 생성이 억제될 수 있다.
코팅층에 대한 열처리 중에, 혼합층의 두께는 증가한다. 혼합층 두께의 증가가 클 때, 혼합층 두께의 비균일성은 커진다.
또한, 혼합층 두께의 증가는 주석 막 두께의 감소를 야기한다. 전자 부품과의 도전체 패턴의 연결성을 개선하기 위해, 주석 막은 필요한 두께를 가져야 한다.
도전체 패턴과 주석 막에 대한 열처리 온도를 175℃ 내지 225℃로 그리고 이러한 열처리 시간을 2분 내지 10분으로 조절함으로써, 주석 막은 코팅층에 대한 열처리 후에 필요한 두께를 유지하도록 제조될 수 있고 이러한 열처리를 통한 혼합층 두께의 증가가 감소될 수 있다. 결과적으로, 전자 부품과의 도전체 패턴의 연결의 비균일성이 연결성을 보장하면서 감소될 수 있다.
(2) 코팅층을 형성하는 단계는 땜납 레지스트가 도전체 패턴과 주석 막의 소정 영역을 코팅하도록 절연층 상에 코팅층으로서 형성되는 단계를 포함하고, 코팅층에 열처리를 가하는 단계는 땜납 레지스트에 경화 열처리를 가하는 단계를 포함할 수도 있다.
이러한 경우에, 도전체 패턴과 주석 막에 대한 열처리 후, 땜납 레지스트가 도전체 패턴과 주석 막의 소정 영역을 코팅하도록 절연층 상에 형성된다. 후속하여, 땜납 레지스트의 경화 열처리가 수행된다.
도전체 패턴과 주석 막에 대한 열처리 온도를 175℃ 내지 225℃로 그리고 열처리 시간을 2분 내지 10분으로 조절함으로써, 주석 막은 땜납 레지스트의 경화 열처리 후에 필요한 두께를 유지하도록 제조될 수 있고 이러한 경화 열처리를 통한 혼합층 두께의 증가가 감소될 수 있다. 결과적으로, 전자 부품과의 도전체 패턴의 연결의 비균일성이 연결성을 보장하면서 감소될 수 있다.
(3) 땜납 레지스트에 대한 경화 열처리의 온도는 80℃ 내지 160℃일 수도 있다. 이러한 경우에, 주석 막은 땜납 레지스트의 경화 열처리 후에 실패 없이 필요한 두께를 유지할 수 있고 이러한 경화 열처리를 통한 혼합층 두께의 증가가 충분히 감소될 수 있다. 결과적으로, 전자 부품과의 도전체 패턴의 연결의 비균일성이 연결성을 실패 없이 보장하면서 충분히 감소될 수 있다.
본 발명에 따르면, 도전체 패턴과 주석 막에 대한 열처리 온도가 175℃ 내지 225℃로 조절되고 열처리 시간은 2분 내지 10분으로 조절된다. 그러므로, 주석 막은 코팅층의 열처리 후에 필요한 두께를 유지할 수 있고 열처리를 통한 혼합층 두께의 증가가 감소될 수 있다. 결과적으로, 전자 부품과의 도전체 패턴의 연결의 비균일성이 연결성을 보장하면서 감소될 수 있다.
(발명의 상세한 설명)
본 발명에 따른 배선 회로 기판을 제조하는 방법의 일 실시예가 도면을 참조하여 후술될 것이다. 이 실시예에서, TAB(tape automated bonding) 테이프 캐리어가 배선 회로 기판으로서 제조된다.
(1) TAB 테이프 캐리어의 기본 구조
도1은 본 발명에 따른 방법의 실시예에 의해 제조되는 TAB 테이프 캐리어의 평면도이다. 도1에 도시된 바와 같이, 긴 시트 TAB 테이프 캐리어(1)는 전자 부품, 예를 들어 반도체 칩을 장착하는 장착부(11)를 구비한다. 이들 장착부(11)는 소정 거리에서 서로 이격되도록 TAB 테이프 캐리어(1)에 대해 길이 방향으로 배열되어 있다.
TAB 테이프 캐리어(1)의 양 측부 상에서 각각 에지부의 각각에, 정방형 스프로켓 구멍(1S)이 TAB 테이프 캐리어(1)에 대해 길이 방향으로 연장하도록 소정 간격으로 형성되어 있다. 각각의 장착부(11)에, 전자 부품 등의 전극을 접합하기 위한 배선 패턴(12)이 형성된다.
배선 패턴(12)은 레지스트 막을 노광시키고, 막을 현상시키고, 막에 소정의 열처리를 가함으로써 형성될 수 있다(상세 사항은 후술함).
(2) 장착부의 구성
장착부(11)가 이하에서 보다 상세하게 설명된다.
도2는 장착부(11)를 도시하는 평면도이다. 도2에 도시된 바와 같이, 다수의 배선 패턴(12)이 기부 절연층(BIL) 상에 형성된다. 다수의 배선 패턴(12)은 기부 절연층(BIL)의 중앙부로부터 하나의 측부를 향해 연장하는 배선 패턴과 기부 절연층(BIL)의 중앙부로부터 다른 하나의 측부를 향해 연장하는 배선 패턴을 포함한다.
땜납 레지스트(SOL)는 이러한 하나의 측부 및 다른 하나의 측부 이외의 영역을 덮도록 배치된다. 각각의 배선 패턴(12)의 단부들이 땜납 레지스트(SOL)로 덮이지 않은 영역은 외측 리드부(20)로 지칭된다.
기부 절연층(BIL)의 중앙부에서, 반도체 칩과 같은 전자 부품(도면에는 도시 안됨)은 각각의 배선 패턴(12)의 단부 상에 장착된다. 전자 부품이 장착되는 영역은 장착 영역(21)으로 도시된다. 각각의 배선 패턴(12)이 장착 영역(21) 내에 위치되는 부분은 내측 리드부(22)로 지칭된다. 내측 리드부(22)는 땜납 레지스트(SOL)로 덮이지 않는다.
(3) TAB 테이프 캐리어의 제조
TAB 테이프 캐리어(1)의 제조 방법이 반-부가법(semi-additive method)을 이용한 경우와 제거법(subtractive method)을 이용한 경우와 관련하여 별도로 후술된다. 이 방법에서, 4개의 TAB 테이프 캐리어(1)가 동시에 형성되고 최종 단계에서 서로 분리되어, 도1에 도시된 형태의 TAB 테이프 캐리어(1)가 얻어진다. 이의 상세 사항이 후술된다.
(a) 반-부가법에 의한 제조
도3a 내지 도6l은 반-부가법에 의해 TAB 테이프 캐리어(1)의 제조 방법에서의 제조 단계들을 도시하는 도면이다.
먼저, 긴 시트 기판(30)이 도3a에 도시된 바와 같이 준비된다. 긴 시트 기판(30)으로서, 예를 들어 스테인레스강 시트, 구리 시트, 또는 니켈 시트와 같은 금속 시트가 사용될 수 있다.
다음으로, 기부 절연층(BIL)이 도3b에 도시된 바와 같이 긴 시트 기판(30) 상에 형성된다. 기부 절연층(BIL)은, 예를 들어 폴리이미드 또는 폴리에스테르와 같은 수지로 제조된다.
그 후, 금속 박막(31)이 도3c에 도시된 바와 같이 스퍼터링(sputtering)에 의해 기부 절연층(BIL) 상에 형성된다.
그 후, 홈부(R)를 갖는 소정 패턴을 구비한 도금 레지스트(32)가 도3d에 도시된 바와 같이 금속 박막(31) 상에 형성된다. 도금 레지스트(32)는, 예를 들어 금속 박막(31) 상에, 예컨대 건식 막 레지스트에 의해 레지스트 막을 형성하고, 소정 패턴에 따라 레지스트 막을 노광시키고, 그 후 상기 레지스트 막을 현상함으로써 형성될 수 있다.
후속하여, 도4e에 도시된 바와 같이, 도전체 층(33)이 전기도금에 의해 금속 박막(31) 상에 배치된 홈부(R) 내에 형성된다. 금속 박막(31)과 도전체 층(33)으로서, 구리 또는 구리 합금과 같이 적어도 구리를 함유하는 금속 재료가 사용될 수 있다. 금속 박막(31)과 도전체 층(33)이 상이한 재료로 제조될 수도 있지만, 동일한 재료를 사용하는 것이 바람직하다. 이 실시예에 대한 하기의 설명에서, 구리가 금속 박막(31)과 도전체 층(33)으로서 사용된다.
그 후, 도금 레지스트(32)는 도4f에 도시된 바와 같이 화학적 에칭(습식 에칭) 또는 스트리핑(stripping)에 의해 제거된다. 그 후, 금속 박막(31)의 노출된 영역은 도4g에 도시된 바와 같이 에칭에 의해 제거된다. 결과적으로, 금속 박막(31)과 도전체 층(33)(도1 및 도2 참조)으로 각각 구성된 배선 패턴(12)이 형성된다.
후속하여, 주석 도금층(34)이 도4h에 도시된 바와 같이 배선 패턴(12)을 코팅하도록 무전해 도금에 의해 형성된다. 배선 패턴(12)과 주석 도금층(34)에 열처리를 가한다. 이러한 열처리의 온도는 175℃ 내지 225℃로 조절되고 열처리 시간은 2분 내지 10분으로 조절된다. 열처리 결과, 배선 패턴(12)을 구성하는 금속 박막(31)과 도전체 층(33)의 재료인 구리가 주석 도금층(34) 내로 확산한다. 결과적으로, 구리와 주석을 함유하는 혼합층(35)이 도5i에 도시된 바와 같이 형성된다.
혼합층(35)의 두께가 0.2 ㎛ 이상일 때, 휘스커의 생성은 충분히 억제될 수 있다. 혼합층(35)의 두께가 0.45 ㎛ 이하일 때, 주석 도금층(34)은 전자 부품과의 배선 패턴(12)의 연결성을 실패 없이 개선하기 위해 필요한 두께를 가질 수 있다. 결과적으로, 혼합층(35)의 두께는 0.2 ㎛ 내지 0.45 ㎛인 것이 바람직하다.
또한, 혼합층(35)의 두께가 0.25 ㎛ 이상일 때, 휘스커의 생성은 보다 충분히 억제될 수 있다. 혼합층(35)의 두께가 0.4 ㎛ 이하일 때, 주석 도금층(34)은 전자 부품과의 배선 패턴(12)의 연결성을 보다 큰 확실성으로 개선하기 위해 필요한 두께를 가질 수 있다. 결과적으로 혼합층(35)의 두께는 0.25 ㎛ 내지 0.4 ㎛인 것이 더 바람직하다.
그 후, 땜납 레지스트(SOL)가 도5j에 도시된 바와 같이, 장착부(11) 내의 소정 영역(도1 및 도2 참조)에서 배선 패턴(12)과 주석 도금층(34)을 덮도록, 예를 들어 스크린 인쇄(screen printing)에 의해 형성된다. 이러한 땜납 레지스트(SOL)에 경화 열처리(heat curing treatment)를 가한다. 이러한 경화 열처리의 온도는 바람직하게는 80℃ 내지 160℃, 더 바람직하게는 110℃ 내지 130℃이다.
후속하여, 도5k에 도시된 바와 같이, 스프로켓 구멍(1S)이 장착부(11)의 양 측부 상에서 각각 에지부의 각각에 형성된다(도1 및 도2 참조). 그 후, 장착부(11) 아래에 위치된 긴 시트 기판(30)의 영역은 도6l에 도시된 바와 같이 에칭에 의해 제거된다.
마지막으로, 최종적인 긴 시트 구조물이 도6l에 도시된 절단선(SL)을 따라 절단됨으로써 4개의 TAB 테이프 캐리어(1)로 분리된다. 그러므로, 도1 및 도2에 도시된 바와 같은 TAB 테이프 캐리어(1)가 완성된다.
(b) 제거법에 의한 제조
다음으로, 제거법에 의한 TAB 테이프 캐리어(1)의 제조 방법이 후술된다.
먼저, 기부 절연층(BIL)과 금속 박막(31)이 도3a 내지 도3c에서와 동일한 방식으로 긴 시트 기판(30) 상에 형성된다.
후속하여, 도전체 층(41)이 도7a에 도시된 바와 같이 금속 박막(31) 상에 형성된다. 예를 들어, 구리가 도전체 층(41)으로서 사용될 수 있다.
다음, 소정의 패턴을 갖는 에칭 레지스트(42)가 도7b에 도시된 바와 같이 도전체 층(41) 상에 형성된다. 에칭 레지스트(42)는, 예를 들어 도전체 층(41) 상에, 예컨대 건식 막 레지스트에 의해 레지스트 막을 형성하고, 소정 패턴에 따라 레지스트 막을 노광시키고, 그 후 레지스트 막을 현상함으로써 형성된다.
후속하여, 에칭 레지스트(42) 아래에 위치되지 않은 금속 박막(31) 및 도전체 층(41)의 영역이 도7c에 도시된 바와 같이 에칭에 의해 제거된다. 그 후, 에칭 레지스트(42)는 도7d에 도시된 바와 같이 스트리핑 액체로 제거된다. 결과적으로, 금속 박막(31)과 도전체 층(41)(도1 및 도2 참조)으로 구성된 배선 패턴(12)이 형성된다.
그 후, 최종적인 긴 시트 구조물이 상기 설명한 도4h 내지 도6l에 도시된 단계들에 의해 처리됨으로써, TAB 테이프 캐리어(1)가 완성된다.
(4) 이러한 실시예의 장점
이러한 실시예에서, 배선 패턴(12)과 주석 도금층(34)에 열처리를 가한다. 결과적으로, 구리와 주석을 함유하는 혼합층(35)이 형성되고 휘스커 생성이 억제될 수 있다.
혼합층(35)의 두께는 땜납 레지스트(SOL)의 경화 열처리 과정에서 증가한다. 혼합층(35) 두께의 증가가 클 때, 혼합층(35) 두께의 비균일성은 커진다.
또한, 혼합층 두께의 증가는 주석 도금층(34) 두께의 감소를 야기한다. 전자 부품과의 배선 패턴(12)의 연결성을 개선하기 위해, 주석 도금층(34)은 필요한 두께를 가져야 한다. 주석 도금층(34)의 필요한 두께는 배선 피치에 따라 변동되지만, 0.1 ㎛ 내지 0.3 ㎛ 범위가 일반적이다.
이러한 실시예에서, 배선 패턴(12)과 주석 도금층(34)에 대한 열처리 온도를 175℃ 내지 225℃로 그리고 열처리 시간을 2분 내지 10분으로 조절함으로써, 주석 도금층(34)은 땜납 레지스트(SOL)에 대한 경화 열처리 후에 필요한 두께를 유지할 수 있고, 경화 열처리 중에 혼합층(35) 두께의 증가가 감소될 수 있다. 결과적으로, 전자 부품과의 배선 패턴(12)의 연결의 비균일성이 연결성을 보장하면서 감소될 수 있다.
전술한 실시예에서, 금속 박막(31)은 기부 절연층(BIL)과 도전체 층(33) 사이에 형성된다. 그러나, 기부 절연층(BIL)과 도전체 층(33) 사이에 충분한 접착이 보장된 때, 기부 절연층(BIL)과 도전체 층(33) 사이에 금속 박막(31)을 형성할 필요는 없다.
예
하기의 예 1 내지 4에서, TAB 테이프 캐리어(1)는 전술한 실시예에서 사용된 반-부가법에 의해 제조하였다. 하기의 비교예 1 및 2에서, TAB 테이프 캐리어(1)는 열처리 온도와 열처리 시간을 제외하고는, 예 1 내지 4와 동일한 방식으로 제조하였다.
예 1
열처리 온도는 175℃로 조절하였고 열처리 시간은 각각 2분, 5분 및 10분으로 조절하였다.
예 2
열처리 온도는 185℃로 조절하였고 열처리 시간은 각각 2분, 5분 및 10분으로 조절하였다.
예 3
열처리 온도는 200℃로 조절하였고 열처리 시간은 각각 2분, 5분 및 10분으로 조절하였다.
예 4
열처리 온도는 225℃로 조절하였고 열처리 시간은 각각 2분, 5분 및 10분으로 조절하였다.
비교예 1
열처리 온도는 150℃로 조절하였고 열처리 시간은 각각 2분, 5분 및 10분으로 조절하였다.
비교예 2
열처리 온도는 각각 175℃, 185℃, 200℃ 및 225℃로 조절하였고 열처리 시간은 15분으로 조절하였다.
평가
예 1 내지 4 및 비교예 1 및 2에서 제조된 TAB 테이프 캐리어(1)를 열처리에 의해 형성된 혼합층(35)의 두께, 땜납 레지스트(SOL)의 형성을 통한 혼합층(35) 두께의 증가 및 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께에 대해 검사하였다. 얻은 결과를 표 1에 나타낸다.
열처리 온도(℃) 열처리 시간(분) 혼합층(㎛) 땜납 레지스트 형성을 통한 혼합층 두께의 증가(㎛) 땜납 레지스트 형성 후의 혼합층 두께(㎛)
예 1 175 2 0.2 0.03 0.23
5 0.22 0.03 0.25
10 0.27 0.02 0.29
예 2 185 2 0.21 0.03 0.24
5 0.25 0.02 0.27
10 0.36 0.02 0.38
예 3 200 2 0.26 0.02 0.28
5 0.35 0.01 0.36
10 0.42 0.01 0.43
예 4 225 2 0.31 0.02 0.33
5 0.4 0.01 0.41
10 0.44 0.01 0.45
비교예 1 150 2 0.09 0.09 0.18
5 0.14 0.08 0.22
10 0.19 0.07 0.26
비교예 2 175 15 0.37 0.02 0.39
185 0.47 0.01 0.48
200 0.51 0.01 0.52
225 0.54 0.01 0.55
표 1에 나타낸 바와 같이, 예 1 내지 4에서 땜납 레지스트(SOL) 형성을 통한 혼합층(35) 두께의 증가는 0.01 ㎛ 내지 0.03 ㎛이었다.
대조적으로, 비교예 1에서, 땜납 레지스트(SOL) 형성을 통한 혼합층(35) 두께의 증가는 0.07 ㎛ 내지 0.09 ㎛이었으며, 이는 예 1 내지 4에서보다 컸다.
또한, 열처리 온도가 175℃인 경우에, 열처리 시간이 예 1에서와 같이 2분 내지 10분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 각각 0.23 ㎛ 내지 0.29 ㎛만큼 작았다. 대조적으로, 열처리 시간이 비교예 2에서와 같이 15분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 0.39 ㎛만큼 컸다.
열처리 온도가 185℃인 경우에, 열처리 시간이 예 2에서와 같이 2분 내지 10분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 각각 0.24 ㎛ 내지 0.38 ㎛만큼 작았다. 대조적으로, 열처리 시간이 비교예 2에서와 같이 15분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 0.48㎛만큼 컸다.
열처리 온도가 200℃인 경우에, 열처리 시간이 예 3에서와 같이 2분 내지 10분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 각각 0.28 ㎛ 내지 0.43 ㎛만큼 작았다. 대조적으로, 열처리 시간이 비교예 2에서와 같이 15분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 0.52 ㎛만큼 컸다.
열처리 온도가 225℃인 경우에, 열처리 시간이 예 4에서와 같이 2분 내지 10분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 각각 0.33 ㎛ 내지 0.45 ㎛만큼 작았다. 대조적으로, 열처리 시간이 비교예 2에서와 같이 15분일 때, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 0.55 ㎛만큼 컸다.
전자 부품과의 배선 패턴(12)의 연결성을 개선하기 위해, 땜납 레지스트(SOL) 형성 후의 혼합층(35) 두께는 과도하게 커서는 안 되며 주석 도금층(34)은 필요한 두께를 유지하여야 할 필요가 있다.
예 1 내지 4와 비교예 2의 비교로부터 열처리 시간은 2분 내지 10분이 바람직한 것이 입증되었다.
이들 결과로부터 열처리 온도를 175℃ 내지 225℃로 그리고 열처리 시간을 2분 내지 10분으로 조절함으로써, 혼합층(35) 두께의 증가가 감소될 수 있고 주석 도금층(34)이 전자 부품과의 배선 패턴(12)의 연결성을 개선하기 위해 필요한 두께를 유지하도록 제조될 수 있음이 입증되었다.
이와 관련하여, 전술한 실시예에서 기부 절연층(BIL), 배선 패턴(12), 주석 도금층(34) 및 땜납 레지스트(SOL)는 각각 본 발명에 따른 절연층, 도전체 패턴, 주석 막 및 코팅층에 해당한다.
본 발명이 특정 실시예를 참조하여 상세히 설명되었지만, 다양한 변형 및 수정이 본 발명의 범주로부터 벗어남이 없이 이루어질 수 있음이 당업자에게 명백할 것이다.
본 출원은 그 전체 내용이 본 발명에 참조로 포함된, 2005년 10월 3일자로 출원된 일본 특허 출원 제2005-290169호를 기초로 한다.
본 발명의 배선 회로 기판의 제조 방법에 따르면 휘스커의 생성이 억제되고 전자 부품과의 연결의 비균일성이 연결성을 유지하면서 감소될 수 있다.
도1은 본 발명의 일 실시예에 따른 TAB 테이프 캐리어의 평면도.
도2는 장착부를 도시하는 평면도.
도3a 내지 도3d는 반-부가법(semi-additive method)에 의해 TAB용 테이프 캐리어를 제조하는 방법을 설명하는 제조 단계들의 도면.
도4e 내지 도4h는 반-부가법에 의해 TAB용 테이프 캐리어를 제조하는 방법을 설명하는 제조 단계들의 도면.
도5i 내지 도5k는 반-부가법에 의해 TAB용 테이프 캐리어를 제조하는 방법을 설명하는 제조 단계들의 도면.
도6l은 반-부가법에 의해 TAB용 테이프 캐리어를 제조하는 방법을 설명하는 제조 단계의 도면.
도7a 내지 도7d는 제거법에 의해 TAB용 테이프 캐리어를 제조하는 방법을 설명하는 제조 단계들의 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: TAB 테이프 캐리어
1S: 스프로켓 구멍
11: 장착부
12: 배선 패턴
20: 외측 리드부
21: 장착 영역
22: 내측 리드부
30: 긴 시트 기판
31: 금속 박막
32: 도금 레지스트
33: 도전체 층
34: 무전해 도금에 의해 형성된 주석 도금층
35: 혼합층
41: 도전체 층
42: 에칭 레지스트
BIL: 기부 절연층
SL: 절단선
SOL: 땜납 레지스트

Claims (6)

  1. 배선 회로 기판의 제조 방법이며,
    절연층 상에 구리를 포함하는 도전체 패턴을 형성하는 단계와,
    도전체 패턴을 코팅하는 주석 막을 형성하는 단계와,
    주석 막 형성 후에 도전체 패턴과 주석 막에 제1 열처리를 가하는 단계와,
    절연층 상에, 도전체 패턴과 주석 막의 소정 영역을 코팅하는 코팅층을 형성하는 단계, 및
    코팅층에 제2 열처리를 가하는 단계를 포함하며,
    도전체 패턴과 주석 막에 대한 제1 열처리는 175℃ 내지 225℃의 온도에서 2분 내지 10분 동안 수행되는 배선 회로 기판의 제조 방법.
  2. 제1항에 있어서, 상기 코팅층을 형성하는 단계는 코팅층으로서 절연층 상에 땜납 레지스트를 형성하는 단계를 포함하고, 상기 땜납 레지스트는 도전체 패턴과 주석 막의 소정 영역을 코팅하며,
    상기 코팅층에 제2 열처리를 가하는 단계는 땜납 레지스트에 경화 열처리를 가하는 단계를 포함하는 배선 회로 기판의 제조 방법.
  3. 제2항에 있어서, 땜납 레지스트에 대한 경화 열처리는 80℃ 내지 160℃의 온도에서 수행되는 배선 회로 기판의 제조 방법.
  4. 제1항에 있어서, 상기 도전체 패턴과 상기 주석 막은 제1 열처리를 통해 구리와 주석을 함유하는 혼합층을 형성하는 배선 회로 기판의 제조 방법.
  5. 제4항에 있어서, 혼합층은 0.2 ㎛ 내지 0.45 ㎛의 두께를 갖는 배선 회로 기판의 제조 방법.
  6. 제5항에 있어서, 혼합층은 0.25 ㎛ 내지 0.4 ㎛의 두께를 갖는 배선 회로 기판의 제조 방법.
KR1020060095249A 2005-10-03 2006-09-29 배선 회로 기판의 제조 방법 KR100915277B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005290169A JP2007103586A (ja) 2005-10-03 2005-10-03 配線回路基板の製造方法
JPJP-P-2005-00290169 2005-10-03

Publications (2)

Publication Number Publication Date
KR20070037681A KR20070037681A (ko) 2007-04-06
KR100915277B1 true KR100915277B1 (ko) 2009-09-03

Family

ID=37961260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095249A KR100915277B1 (ko) 2005-10-03 2006-09-29 배선 회로 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7678608B2 (ko)
JP (1) JP2007103586A (ko)
KR (1) KR100915277B1 (ko)
CN (1) CN1946265A (ko)
TW (1) TWI374697B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100319967A1 (en) * 2007-06-28 2010-12-23 Agere Systems Inc. Inhibition of copper dissolution for lead-free soldering
EP2175052A1 (en) 2007-07-06 2010-04-14 DDK Ltd. Process for producing electronic component, and electronic component produced by the process
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法
US8055594B2 (en) * 2007-11-13 2011-11-08 Oracle America, Inc. Proactive detection of metal whiskers in computer systems
KR100851660B1 (ko) * 2008-03-18 2008-08-13 박성제 스위치 버튼 소자용 금속박판 및 그 제조 방법
CN101784165B (zh) * 2010-03-19 2014-11-05 中兴通讯股份有限公司 一种印制电路板耐腐蚀可焊涂层处理方法
CN110753457A (zh) * 2019-11-05 2020-02-04 江苏上达电子有限公司 一种提高cof化锡后保存寿命的方法
JP7109873B1 (ja) 2021-05-07 2022-08-01 常州欣盛半導體技術股▲ふん▼有限公司 Ｆｐｃベースの金属回路構造及びその加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216199A (ja) * 1993-01-21 1994-08-05 Fujitsu Ltd フィルムキャリアの製造方法
JPH07297237A (ja) * 1994-04-25 1995-11-10 Hitachi Cable Ltd Ｔａｂ用テープキャリアの製造方法
JPH0855877A (ja) * 1994-08-16 1996-02-27 Casio Comput Co Ltd Ｔａｂの製造方法
JP2002124547A (ja) * 2000-10-13 2002-04-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61266597A (ja) * 1985-05-22 1986-11-26 Mitsubishi Electric Corp 接触子用銅合金条の被膜処理方法
JP3014814B2 (ja) * 1991-07-25 2000-02-28 三井金属鉱業株式会社 スズメッキホイスカーの抑制方法
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JP2001073186A (ja) * 1999-08-31 2001-03-21 Fujikura Ltd 絶縁膜でラミネートした配線用部品の製造方法
JP3076342B1 (ja) * 1999-11-11 2000-08-14 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
JP2002069688A (ja) * 2000-09-04 2002-03-08 Nikko Techno Service:Kk 端子・コネクター用錫合金めっき材
JP2003193289A (ja) * 2001-12-27 2003-07-09 Fujikura Ltd 電解メッキ皮膜の熱処理方法
KR100495184B1 (ko) * 2002-12-02 2005-06-14 엘지마이크론 주식회사 테이프기판 및 그의 주석도금방법
JP4603812B2 (ja) * 2003-05-12 2010-12-22 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 改良されたスズめっき方法
JP3736806B2 (ja) * 2003-12-26 2006-01-18 三井金属鉱業株式会社 プリント配線基板、その製造方法および回路装置
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
JP3675471B1 (ja) * 2004-07-16 2005-07-27 パイオニア株式会社 フレキシブルフラットケーブルおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216199A (ja) * 1993-01-21 1994-08-05 Fujitsu Ltd フィルムキャリアの製造方法
JPH07297237A (ja) * 1994-04-25 1995-11-10 Hitachi Cable Ltd Ｔａｂ用テープキャリアの製造方法
JPH0855877A (ja) * 1994-08-16 1996-02-27 Casio Comput Co Ltd Ｔａｂの製造方法
JP2002124547A (ja) * 2000-10-13 2002-04-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板の製造方法

Also Published As

Publication number Publication date
TWI374697B (en) 2012-10-11
US20070077758A1 (en) 2007-04-05
US7678608B2 (en) 2010-03-16
TW200742514A (en) 2007-11-01
CN1946265A (zh) 2007-04-11
KR20070037681A (ko) 2007-04-06
JP2007103586A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
KR100915277B1 (ko) 배선 회로 기판의 제조 방법
EP1592290A1 (en) Wired circuit board and production method thereof
EP1748486A2 (en) TAB tape carrier
US4675786A (en) Flexible circuit board and method of making the same
KR100649842B1 (ko) Tab용 테이프 캐리어
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
KR20040095720A (ko) Ｔａｂ용 테이프 캐리어의 제조방법
US20060118457A1 (en) Film carrier tape for mounting electronic component
US20170325330A1 (en) Manufacturing method of circuit substrate
US7100270B2 (en) Method of fabricating a thin film integrated circuit with thick film resistors
JP2000091722A (ja) プリント配線板及びその製造方法
JP2003013281A (ja) 電解メッキ方法及びプリント配線基板の製造方法
JP3694313B2 (ja) Ｔａｂ用テープキャリアの製造方法
KR100495932B1 (ko) 필름 캐리어 테이프 및 그 제조방법
JP2000286536A (ja) 可撓性回路基板の製造法
WO2002098193A1 (en) A method for applying thick copper on substrates
CN110739289B (zh) 基板结构及其制造方法
US10461004B2 (en) Integrated circuit substrate and method of producing thereof
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JP2000294924A (ja) 両面プリント配線板およびその製造方法
JP2005142603A (ja) Ｔａｂ用テープキャリア
KR20040082300A (ko) 전자부품 실장용 필름 캐리어 테이프
JP2005150172A (ja) Ｔａｂ用テープキャリアおよびその製造方法
JP2000031612A (ja) 配線基板
JPH0586679B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee