KR100908158B1

KR100908158B1 - 시한 스위치를 갖는 정보 담체

Info

Publication number: KR100908158B1
Application number: KR1020070123021A
Authority: KR
Inventors: 히로시 와따나베
Original assignee: 가부시끼가이샤 도시바
Priority date: 2006-11-30
Filing date: 2007-11-29
Publication date: 2009-07-16
Also published as: US7813206B2; US20080133833A1; EP1927993A3; KR20080049672A; JP4212622B2; CN101241762A; EP1927993A2; JP2008140051A

Abstract

콘텐츠의 사용 기간을 콘텐츠 제공자가 설정할 수 있어, 사용 기간 후는 범용 메모리로서 사용 가능한, 비트 코스트가 저렴한 정보 담체 등을 제공하는 것이다. 메모리 셀 어레이와, 메모리 셀 어레이의 비트선에 접속되는 비트선 디코더와, 메모리 셀 어레이의 워드선에 접속되는 워드선 디코더와, 비트선 디코더에 접속되는 비트선계 증폭기와, 워드선 디코더에 접속되는 워드선계 증폭기와, 비트선계 증폭기와 비트선 디코더 사이에 클램프 혹은 가교하고, 비트선 증폭기와 비트선 디코더 사이의 액세스를, 무전원으로 시간 관리하는 반도체 시한 스위치와, 반도체 시한 스위치의 동작 시기를 설정하는 시한 스위치 초기화 수단과, 비트선계 증폭기와 워드선계 증폭기에 접속되어 이를 제어하고, 입출력 신호를 수수하는 I/O 단자를 갖는 컨트롤러를 구비한다.

정보 담체, 메모리 셀 어레이, 컨트롤러, I/O 단자, 암호 장치

Description

시한 스위치를 갖는 정보 담체{INFORMATION CARRIER WITH TIME-LIMIT SWITCH}

본 발명은, 수명 시간 관리를 무전원 상태로 가능하게 한 정보 담체 및 반도체 집적 회로에 관한 것이다.

정보화 사회의 진전에 수반하여, 정보 담체로서 반도체 메모리의 보급이 눈부시다. 특히, 디지털 카메라나 휴대 전화의 보급에 수반하여, 플래시 메모리가 수많이 사용되도록 되어 오고 있다(예를 들면 비특허 문헌 1 참조). 음악 배신의 세계에서는, 플래시 메모리를 유니버설 시리얼 커넥터가 달린 패키지에 수용한 것이, 퍼스널 컴퓨터(PC)와의 접속이 용이하고, 휴대하기 편리하다고 함으로써 많이 이용되도록 되어 있다.

콘텐츠 배신은 케이블 텔레비전이나 인터넷을 사용한 것이 이미 보급되어 있고, 계약한 다운로드용 단말기가 있으면 언제나 콘텐츠 배신 서비스를 받을 수 있게 되어 있다. 그러나, 계약한 고객이어도, 다운로드용 단말기가 없는 곳에서는, 예를 들면 서재의 퍼스널 컴퓨터나 모바일 단말기 혹은 차내 단말기 등을 사용하여, 콘텐츠를 시청할 수 없다.

또한, 일정 기간만 시청 가능한 CD, DVD도 실용화되어 있지만, 시청 종료된 후의 미디어가 폐기물로 되어, 환경 상의 문제를 남긴다. 즉, 이 미디어를 누가 처분할지라고 하는 문제가 있어, 보급의 방해로 되어 있다.

[비특허 문헌 1] 플래시 메모리 비즈니스 최전선 공업 조사회(동경)

본 발명은, 상기 사정을 감안하여 이루어진 것으로서, 콘텐츠의 사용 기간을 콘텐츠 제공자가 설정할 수 있어, 비트 코스트가 저렴한 정보 담체 및 반도체 집적 회로를 제공하는 데에 있다.

상기 과제를 해결하기 위해, 본 발명의 시한 스위치를 갖는 정보 담체는, 메모리 셀 어레이와, 상기 메모리 셀 어레이의 비트선에 접속되는 비트선 디코더와, 상기 메모리 셀 어레이의 워드선에 접속되는 워드선 디코더와, 상기 비트선 디코더에 접속되는 비트선계 증폭기와, 상기 워드선 디코더에 접속되는 워드선계 증폭기와, 상기 비트선계 증폭기와 상기 비트선 디코더 사이에 클램프 혹은 가교하고, 상기 비트선 증폭기와 상기 비트선 디코더 사이의 액세스를, 무전원으로 시간 관리하는 반도체 시한 스위치와, 상기 반도체 시한 스위치의 동작 시기를 설정하는 시한 스위치 초기화 수단과, 상기 비트선계 증폭기와 상기 워드선계 증폭기에 접속되어 이를 제어하고, 입출력 신호를 수수하는 I/O 단자를 갖는 컨트롤러를 구비하는 것을 특징으로 한다.

본 발명의 반도체 집적 회로는, 메모리 셀 어레이와, 상기 메모리 셀 어레이의 비트선에 접속되는 비트선 디코더와, 상기 메모리 셀 어레이의 워드선에 접속되는 워드선 디코더와, 상기 비트선 디코더에 접속되는 비트선계 증폭기와, 상기 워드선 디코더에 접속되는 워드선계 증폭기와, 상기 비트선계 증폭기와 상기 비트선 디코더 사이에 클램프 혹은 가교하고, 상기 비트선 증폭기와 상기 비트선 디코더 사이의 액세스를, 무전원으로 시간 관리하는 반도체 시한 스위치와, 상기 반도체 시한 스위치의 동작 시기를 설정하는 시한 스위치 초기화 수단을 구비하는 것을 특징으로 한다.

콘텐츠의 사용 기간을 콘텐츠 제공자가 설정할 수 있어, 사용 기간 종료 후는 범용 메모리로서도 사용 가능한, 비트 코스트가 저렴한 정보 담체 및 반도체 집적 회로를 제공할 수 있다.

본 발명의 실시 형태를 설명하기 전에, 본 발명의 사고 방식을 설명한다. 화상 정보, 혹은 음성 정보를 일정 기간에 한하여 제공하고자 하는 경우가 있다. 예를 들면, 연속 방송 프로그램의 방송 기간 내만, 시청 가능한 데이터를 제공하든지, 새로운 콘텐츠를 발표일 전에 배포하여 발표일에 일제히 개시하고자 하는 경우이다.

상기의 목적을 달성하기 위해서는, 정보를 기억하는 반도체 메모리와 시간(기간)을 제어하는 반도체 시한 스위치를 조합하는 것이 생각된다. 반도체 시한 스위치에 대해서는, 본 발명자는 에이징 디바이스로서 이미 많은 보고를 해 왔다(예를 들면, 일본 특허 공개 제2004-94922호 공보, 일본 특허 공개 제2004-172404호 공보, 일본 특허 공개 제2004-326981 등). 따라서, 우선 에이징 디바이스(SSAD(Solid State Aging Device))의 개요에 대해 설명한다.

도 7은, SSAD를 이용한 기본 회로 시스템을 도시하는 도면이다. 도시한 바와 같이, SSAD(3)는, 콘텐츠나 비밀 정보를 기록한 메모리(1)와, 그것을 판독하는 디코더(2) 사이에 가교(위)하거나, 클램프(아래)하거나 하여 구성된다. 어느 쪽도 기능으로서는 동일하며, 회로 설계 상의 형편으로 어느 쪽이라도 자유롭게 선택하는 것이 가능하다. 기능으로서는, SSAD(3)가 무전원으로 시간 관리를 행하여, 메모리(1)와 디코더(2) 사이의 액세스를 제어한다. 결과적으로, 미리 SSAD(3)에 설정한 유효 기한 내만 메모리(1)에 기억된 정보를 판독할 수 있게 된다. 기억되어 있는 것이 오락 콘텐츠라면, 유효 기한 내만 오락 콘텐츠를 시청할 수 있게 된다.

도 8은, 상기 SSAD를 실현하기 위한 기본 구성의 일례이다. 실리콘 기판(20)의 표면 부분에 소스 영역(21)과 드레인 영역(22)이 이격하여 형성되고, 소스 영역(21)과 드레인 영역(22) 사이의 채널(23) 상에 터널 절연막(제1 게이트 절연막)(24)을 개재하여 플로팅 게이트(25)가 형성되고, 그 위에 절연막(제2 게이트 절연막)(26)을 사이에 두고 제어 게이트(27)가 형성되어 있다. 소스 영역(21) 및 드레인 영역(22)에는, 각각 소스 전극(28)과 드레인 전극(29)이 형성되어 있다.

이 구성에서는, 기본적으로는 2층 게이트 구조의 EEPROM과 마찬가지이지만, 일반적인 메모리 셀에 비해 터널 절연막(24)의 막 두께가 얇게 되어 있다. 구체적 으로는, 일반적인 메모리 셀의 터널 절연막의 막 두께가 10㎚ 정도인 것에 대해, 에이징 디바이스에 이용하는 메모리 셀의 터널 절연막은 1∼6㎚로 얇게 되어 있다. 여기서, 예를 들면 플로팅 게이트(25)에, 초기화의 시점에서 전자가 주입되면, 시간과 함께 이 전자는 확산하여 소멸되어 간다. 채널 영역(23)은 초기화의 시점에서 온하고 있던 것이, 최종적으로는 소스 전극(28)과 드레인 전극(29) 사이를 오프한다. 즉, 이 디바이스는 소스 전극(28)과 드레인 전극(29)이 입출력 단자로 하는, 무전원 시한 스위치를 구성한다.

에이징 디바이스에는, 수명이 다되면 신호가 소멸되는 노멀리 오프형과, 수명이 다되면 신호가 발생하는 노멀리 온형의 2개가 있다. 여기서, 노멀리 오프형과 노멀리 온형의 분류를 도 9에 정리해 둔다.

노멀리 오프형은, 게이트에 전하가 주입되기 전은 오프 상태이다. 게이트에 전하를 주입하여 온 상태로 해 둔다(초기화). 리크 전류에 의해 게이트에 주입한 전하가 빠져 나가, 출력 신호가 시간과 함께 감소한다. 도 10의 (a)의 그래프에 그 모습을 나타낸다. 게이트에 주입하는 것은, pMOSFET 타입이라면 전자, nMOSFET 타입이라면 정공이다. 이는, 「수명 τ1에서 잊는다」라고 하는 기능을 실현한다.

노멀리 온형은, 미리 채널에 불순물을 확산하고, 게이트에 전하가 주입되기 전에서도 온 상태이다. 게이트에 전하를 주입하여 오프 상태로 해 둔다(초기화). 리크 전류에 의해 게이트에 주입한 전하가 빠져 나가, 출력 신호가 시간과 함께 증대한다. 도 10의 (b)의 그래프에 그 모습을 나타낸다. 시간 τ2에서 채널이 반전되어, 신호가 급격하게 증대하는 모습이 나타내어져 있다. 게이트에 주입하는 것 은, pMOSFET 타입이라면 정공, nMOSFET 타입이라면 전자이다. 이는, 「수명 τ2에서 상기한다」라고 하는 기능을 실현한다.

여기서, 수명 τ2의 노멀리 온형의 에이징 디바이스와 수명 τ1의 노멀리 오프형의 에이징 디바이스를 직렬 접속하면，τ2<τ1의 조건을 만족할 때, 도 11의 (a)에 도시한 바와 같이, 신호의 시간 변화가 볼록형으로 된다. 한편, 수명 τ2의 노멀리 온형의 에이징 디바이스와 수명 τ1의 노멀리 오프형의 에이징 디바이스를 병렬 접속하면，τ2>τ1의 조건을 만족할 때, 도 11의 (b)에 도시한 바와 같이, 신호의 시간 변화가 오목형으로 된다.

또한，에이징 디바이스를 단독으로 이용하면 수명 변동을 제어하는 것이 어렵지만, 에이징 디바이스를 복수개 병렬 접속하여 수명 변동을 제어하는 방법을, 본 발명자는 이미 제안하고 있다(일본 특허 공개 제2004-172404호 참조).

다음으로, 반도체 메모리에 시큐리티 시스템을 가미한 경우의, 파일 메모리의 비트 코스트에 대해 생각해 본다. 시큐리티 시스템을 집적 회로 상에서 실현하는 것을 생각하면, 메모리 영역의 코스트와 시큐리티 영역의 코스트의 합을 메모리의 비트수로 나눈 것이, 비트 코스트로 된다. 이 경우, 메모리 영역과 시큐리티 영역을 1칩화할 수 있으면, 비트 코스트의 대폭적인 코스트 다운을 할 수 있다.

따라서, 반도체 메모리에 SSAD를 가한 혼재 메모리를 생각해 본다. 동일 칩 사이즈 중에서 SSAD를 혼재한 경우, 총 비트수가 수％ 감소할지도 모르지만, 전체적으로는 비트 코스트가 감소한다고 생각된다. 현재 파일 메모리로서 NAND형 플래시 메모리가 시장에 널리 퍼지고 있지만, NAND형 플래시 메모리의 미세화가 한계에 도달하여도, 시큐리티 코스트를 가미한 비트 코스트를 억제하는 것이 가능한 것을 의미하고 있다.

그런데，NAND형 플래시 메모리를 유니버설 시리얼 버스 커넥터를 구비한 패키지 수납한, 소위 USB 메모리가 정보 담체(데이터 트래블러)로서 널리 사용되게 되어 오고 있다. 이 NAND 플래시 정보 담체에 SSAD를 부가하면, 사용 기한이 설정된 정보 담체로서 시장에 공급할 수 있고, 사용 기한 소멸 후는 새로운 콘텐츠를 이 정보 담체에 차지하거나, 통상의 정보 담체로서 재이용할 수 있게 할 수도 있다.

도 1은, 본 발명의 기본적인 컨셉을 설명하는 도면으로, 본 발명의 구성을 만족하는 SSAD를 갖는 NAND 플래시로 이루어지는, 예를 들면 USB 메모리에서는, NAND 플래시로 이루어지는 메모리 셀 어레이에 콘텐츠를 기억하고, SSAD가 그 콘텐츠의 유효 기한을 관리한다. SSAD는, 배터리리스로 시간 관리를 할 수 있으므로, USB 메모리에 배터리를 탑재할 필요는 없다. 또한，SSAD가 관리하는 유효 기한 외에서는，이 USB 메모리는 통상의 USB 메모리로서도 이용할 수 있다. 또한, 콘텐츠 배신 업자(1차 유저)가 관리하는 암호키를 사용하여, SSAD를 리플레시할 수 있도록 해 두면, 수시로 SSAD의 유효 기한을 설정하여 고칠 수 있으므로, 콘텐츠 배신용의 데이터 트래블러로서 재이용할 수 있다. 이와 같이, 미디어가 폐기물로 되지 않는 것도 본 발명의 큰 이점 중 하나이다.

이하, 본 발명의 구체적인 실시 형태를 설명한다.

<제1 실시 형태>

도 2는, 제1 실시 형태에 따른 정보 담체의 기본 시스템을 도시하는 구성도이다. 이 시스템은, 콘텐츠 제공자(1차 유저) 및 시청자(앤드 유저)가, I/O 단자(115)를 통하여 액세스하는 컨트롤러(113)와, 이 컨트롤러(113)로부터의 인풋을 접수하는 HV(high voltage)계 증폭 회로(워드선계 증폭 회로)(109)와, 상기 컨트롤러(113)에 아웃풋을 출력하고, 또한 상기 컨트롤러(113)로부터의 입력을 접수하는 LV(Low Voltage)계 증폭 회로(비트선계 증폭 회로, 센스 앰프)(111)와, 상기 LV계 증폭 회로(111)가 제어하는 비트선(BL) 디코더(107)와, 상기 HV계 증폭 회로(109)가 제어하는 워드선(WL) 디코더(105)와, 상기 BL 디코더(107)가 비트선을 제어하고, 상기 WL 디코더가 워드선을 제어하는 메모리 셀 어레이(101)와, 상기 LV계 증폭 회로(111)와 상기 BL 디코더(107) 사이에 클램프하는 형태로, 상기 LV계 제어 장치와 상기 BL 디코더 사이의 액세스를, 무전원으로 시간 관리하는 SSAD(103)와, SSAD(103)와 HV계 증폭기(109) 사이에 개재하여 SSAD(103)의 초기화를 행하는 초기화 스위치(초기화 수단)(119)로 이루어진다.

상기의 초기화 스위치(119)는 암호 장치(117)에 의해 제어되고, 암호키를 갖고 있는 1차 유저가 암호 장치(117)에 컨트롤러(113)를 통하여 키를 전달하고(도면에서는 간략화를 위해, 1차 유저와 암호 장치(119)를 점선으로 직접 연결하고 있고), 초기화 스위치(119)를 온으로 하여 HV계 증폭기(109)가 SSAD(103)를 초기화(차징)한다. 이 차징이 종료된 후, 메모리 셀 어레이(101)에 콘텐츠가 기록된다. 콘텐츠란, 영화, 화상, 게임 등을 포함한다.

상기 정보 담체는 집적 회로 칩으로서 실현할 수 있고, 그 경우 상기 초기화 스위치(119)는, SSAD(103)가 만들어 넣어진 실리콘 기판 중의 웰과, 메모리 셀 어레이(101) 내의 각 블록이 만들어 넣어진 실리콘 기판 중의 웰 사이에 삽입되고, 그 개폐가 암호에 의해 제어되는 초기화 스위치로 된다.

또한, 상기 집적 회로 칩은 USB 커넥터가 달린 패키지에 수납할 수 있어, 소위 USB 메모리로서 사용할 수 있다.

앤드 유저는 암호키는 소유하지 않고, 콘텐츠를 판독할 수 있는 것이다. 암호키는 콘텐츠 배신 업자가 관리하고, 콘텐츠 배신 업자와 계약하고, 콘텐츠를 시청하는 앤드 유저는 이 암호키의 것은 알지 못하는 것을 전제로 하고 있다.

환언하면, 암호키의 소유 유무에 의해 유저를 구별할 수 있다고 할 수 있다. 암호키를 갖고 있는 유저가 1차 유저이며, 암호키를 갖고 있지 않은 유저가 앤드 유저이다. 또한, 암호키를 제시하지 않은 유저는 앤드 유저라고 할 수도 있다.

즉, 본 실시 형태의 정보 담체는 암호키를 갖고, 컨트롤러(113)에 액세스하는 것을 정보 제공자로 간주하여, 메모리 셀 어레이(101)에의 기입ㆍ소거를 허가하고, 암호키를 갖지 않고 컨트롤러(113)에 액세스하는 것을 정보 이용자로 간주하고, 메모리 셀(101) 내의 정보를 SSAD(103)가 관리하는 원하는 기간만, 정보를 판독하는 것을 허가한다.

여기서, 암호 장치(117)는 소프트웨어이어도 하드웨어이어도 된다. 소프트웨어의 경우, 메모리 영역(메모리 셀 어레이(101)의 일부이어도 되지만, 컨트롤러(113) 내의 다른 메모리 영역이어도 됨)에 기억해 두고，1차 유저가 컨트롤러(113)에 대해 암호키를 제시할 때, 컨트롤러(113)가 메모리 영역으로부터 암호 소프트웨어를 로드하고, 1차 유저가 제시한 암호키를 사용하여 암호를 푼다. 이와 같이 하여, SSAD(103)의 초기화를 행한다.

SSAD(103)는, 배터리리스로 시청 또는 열람의 시간을 관리하는 것뿐이지만, 전술한 도 10, 도 11에서 설명한 바와 같이, 기본적으로 4개의 기능을 갖고 있다. 첫째로, 임의의 수명 이전은 액세스할 수 있지만, 그것을 초과하면 액세스 가능하지 않게 된다(도 10의 (a)). 둘째로, 임의의 수명 이전은 액세스 가능하지 않지만, 그것을 초과하면 액세스 가능하게 된다(도 10의 (b)). 셋째로, 제1 수명 이전은 액세스할 없지만, 제1 수명부터 제2 수명까지의 동안 액세스할 수 있고, 제2 수명 이후 다시 액세스 가능하지 않게 된다(도 11의 (a)). 넷째로, 제1 수명 이전은 액세스할 수 있지만, 제1 수명부터 제2 수명까지의 동안 액세스할 수 없고, 제2 수명 이후 다시 액세스할 수 있게 된다(도 11의 (b)).

SSAD(103)를 이용한 시스템은, 콘텐츠 열람 기간을, 이 4개의 기능의 조합에 의해 관리할 수 있다. 게다가, 시간 관리는 무전원으로 행해지므로, 정보 담체(100)에 배터리를 탑재하거나, 전원을 공급할 수 있는 단말기 등에 접속해 둘 필요도 없다. 단, 정보 담체(100) 자체를 동작시킬 때에는, I/O 단자(115)를 통하여 전원을 공급하는 것은 물론이다.

본 실시 형태에서는，이 SSAD(103)가 BL 디코더(107)와 LV계 증폭 회로(111) 사이의 액세스를 관리하고 있다. 도 10의 (b)의 기능을 갖는 노멀리 온형의 SSAD를 사용하는 경우, 수명이 다되었을 때에, SSAD는 저임피던스로 되고, BL 디코더(107)의 기능을 정지한다. 마찬가지로, 도 10의 (a), 도 11의 (a), (b)의 기능 을 갖는 SSAD를 사용함으로써, SSAD(103)에 설정된 콘텐츠 열람 기간 외에서는，앤드 유저가 컨트롤러를 통하여 메모리 셀 어레이(101)에 기억된 콘텐츠를 판독할 수 없는 것을 의미하고 있다.

이에 대해, 1차 유저는 앤드 유저가 모르는 암호키를 이용하여, 컨트롤러(113)를 통하여, HV계 증폭 회로를 제어하여, SSAD(103)의 수명을 재설정할 수 있다. 즉, 한번 유효 기한이 끝난 것이어도, 다시 수명을 설정하여 열람 기간을 연장하거나, 다른 콘텐츠를 메모리 셀 어레이(101)에 기록하여, 수명을 설정할 수 있다.

또한, 도 10의 (a), 도 11의 (a), (b)와 같이, 수명이 끝나 정보에 액세스할 수 없게 되는 경우, 즉 수명이 끝난 후 열람 가능하게 되는 것이 없도록 하는 경우, 앤드 유저가, 컨트롤러를 통하여, 메모리 셀 어레이에 액세스하고자 하였을 때, LV계 증폭 회로(111)는 BL 디코더(107)로부터의 신호를 수취할 수 없다. 이 때, LV계 증폭 회로(111)는 BL 디코더(107)로부터의 신호를 수취할 수 없던 것을 컨트롤러(113)에 전하고, 컨트롤러(113)가 HV계 증폭 회로에, 메모리 셀 어레이(101)에 기록한 정보를 일괄 소거(플래시)하는 것을 명하는 것도 가능하다.

즉, 컨트롤러(113)가 BL 디코더(107)와 HV계 증폭기(109) 사이의 액세스가 차단되어 있다고 판단하였을 때, 컨트롤러(113)가, LV계 증폭기(111)에 대해, WL 디코더(105)를 통하여 메모리 셀 어레이(101) 중의 정보를 기록한 블록인지, 혹은 메모리 셀 어레이(101)의 전체 메모리 셀에 일제히 기입을 행하여, 기록된 정보를 전부 소거하는 명령을 발신할 수 있다. 이 경우, 수명이 다된 정보가 물리적으로 이 세상으로부터 소멸하게 된다.

일반적으로 플래시 메모리에서는，HV계를 이용하여 웰에 고전압을 인가하고, 전체 메모리 셀을 "0"으로 함으로써 실현한다. 구체적으로는 도 2 내지 도 6의 웰에 HV계 증폭 회로로부터의 고전압을 인가함으로써, 대응하는 블록의 메모리 셀이나 전체 메모리 셀에 "0"을 기입한다. 이에 대해, 여기서는 워드선 디코더를 이용하여 전체 메모리 셀에 "1"을 기입하여 정보를 소거하는 방법을 설명하였다. 본 실시 형태에서는 어느 쪽의 방법도 선택할 수 있다.

또한, 후술하는 도 3, 도 6의 시스템에서도, 마찬가지로 하여 BL 디코더(107)로부터의 신호가 끊어짐으로써, 플래시를 행할 수 있다. 한편, 후술하는 도 4, 도 5, 도 6에서는, 워드선 디코더(105)로부터의 신호가 끊어짐으로써, 플래시를 행할 수 있다. 도 6은 워드선 디코더(105) 또는 비트선 디코더(107)의 신호가 끊어졌을 때에 플래시를 행할 수 있다.

상기한 기능은, 일본 특허 공개 제2004-326981호 공보에서 공개된 기술을 응용하여도 실현할 수 있으므로, 상기 공보의 내용을 간단히 설명한다. 도 12는, 상기 공보의 도 11을 채록한 것이다(단, 참조 번호는 바꾸어져 있다). 이 반도체 기억 장치(40)는 불휘발성 메모리 셀(41)과, 메모리 셀(41)의 게이트에 접속되는 워드선과 승압 회로(43) 사이에 접속된 리세트용 트랜지스터(42)와, 입력 단자가 승압 회로(43)에 접속되고, 출력 단자가 트랜지스터(42)의 게이트에 접속되고, 수명 전에 판독하면 출력 신호가 트랜지스터(42)의 임계값보다 낮아지고, 수명 후에 판독하면 출력 신호가 트랜지스터(42)의 임계값보다 높아지는 에이징 디바이스(44)를 구비한다. 에이징 디바이스(44)의 수명 후에 전원이 공급되었을 때, 트랜지스터(42)가 온 상태로 되어, 메모리 셀(41)에 기억된 정보가 리세트된다.

상기한 방법을 본 실시 형태에 적용하는 경우는, 에이징 회로(44)는, SSAD(103)와는 별도로 구비하는 것이 바람직하지만, 승압 회로(43)는 HV계 증폭 회로(109)를 이용할 수 있다. 메모리 셀(41)을 NAND셀로 치환하는 것은 용이하다.

또한, 상기한 예에서는, 수명이 다된 후, 앤드 유저가, 컨트롤러를 통하여 메모리 셀 어레이에 액세스하고자 하였을 때, LV계 증폭 회로(111)는 BL 디코더(107)로부터의 신호를 수취할 수 없는 것으로 하였지만, SSAD(103)로부터 액세스 거부의 신호를 발신할 수도 있다. 이 때, LV계 증폭 회로(111)는, 이 액세스 거부 신호를 컨트롤러(113)에 전송하고, 컨트롤러(113)가 HV계 증폭 회로(109)에 메모리 셀 어레이(101)의 플래시를 명할 수도 있다.

이상, 제1 실시 형태에 따르면, SSAD(103)를 BL 디코더(107)와 LV계 증폭 회로(111) 사이에 개재시킴으로써, 정보 담체의 사용 기한을 설정할 수 있어, 비트 코스트가 낮은 기한이 설정된 정보 담체를 실현할 수 있다.

<제2 실시 형태>

도 3은, 제2 실시 형태에 따른 정보 담체의 구성도로, 제1 실시 형태와 동일 요소에는 동일 번호를 붙이고, 중복되는 설명을 생략한다. 도 3에서는, 도 10의 (a), (b), 도 11의 (a), (b)의 어느 하나의 기능을 갖는 SSAD(103)가, BL 디코더(107)와 LV계 증폭 회로 사이에 가교되어 있다. 이 경우, SSAD가 비액세스 상태(오프 상태)일 때, BL 디코더(107)와 LV계 증폭 회로 사이가 오프 상태로 되어, BL 디코더(107)의 기능을 정지한다. 이에 의해 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있다.

<제3 실시 형태>

도 4는, 제3 실시 형태에 따른 정보 담체의 구성도로, 제1 실시 형태와 동일 요소에는 동일 번호를 붙이고, 중복되는 설명을 생략한다. 도 4에서는, 도 10의 (a), (b), 도 11의 (a), (b)의 어느 하나의 기능을 갖는 SSAD(103)가, WL 디코더(105)와 HV계 증폭 회로 사이에 가교되어 있다. 메모리 셀 어레이(101)에 기억된 정보를 판독할 때, WL 디코더(105)가 각 메모리 셀 트랜지스터의 온ㆍ오프를 절환하여야 하고, HV 증폭 회로(109)와 WL 디코더(105) 사이의 액세스가 끊어져, 컨트롤러(113)가 WL 디코더(105)를 컨트롤 가능하지 않게 되면, 실질적으로 메모리 셀 어레이에 기록된 정보를 판독할 수 없게 된다. 이와 같이, 제3 실시 형태에 따르면, 제1 및 제2 실시 형태와 마찬가지의 기능과 효과를 실현하는 것이 가능하게 된다.

<제4 실시 형태>

도 5는, 제4 실시 형태에 따른 정보 담체의 구성도로, 제1 실시 형태와 동일 요소에는 동일 번호를 붙이고, 중복되는 설명을 생략한다. 도 5에서는, 도 10의 (a), (b), 도 11의 (a), (b)의 어느 하나의 기능을 갖는 SSAD(103)가, WL 디코더(105)와 HV계 증폭 회로(109) 사이에 클램프되어 있다. SSAD(103)의 입출력 단자의 일단은, 예를 들면 그라운드 레벨로 된다. 그 때문에 WL 디코더(105)에 접속된 SSAD(103)의 타단도 로우 임피던스로 되어, WL 디코더의 기능을 정지한다.

제4 실시 형태에서도, 컨트롤러(113)가 비트선 디코더(107)와 비트선계 증폭기(111) 사이의 액세스가 차단되어 있다고 판단할 때, 컨트롤러(113)가 워드선계 증폭기(109)에 대해, 워드선 디코더(105)를 통하여 메모리 셀 어레이(101) 중의 정보를 기록한 블록이나, 혹은 메모리 셀 어레이(101)의 전체 메모리 셀에 일제히 기입하는 것을 행하여, 기록된 정보를 모두 소거하는 명령을 발신할 수 있다.

이와 같이, 제4 실시 형태에 따르면, 제1 내지 제3 실시 형태와 마찬가지의 기능과 효과를 실현하는 것이 가능하게 된다.

<제5 실시 형태>

도 6은, 제4 실시 형태에 따른 정보 담체의 구성도로, 제1 실시 형태와 동일 요소에는 동일 번호를 붙이고, 중복되는 설명을 생략한다. 도 6에서는, 도 10의 (a), (b), 도 11의 (a), (b)의 어느 하나의 기능을 갖는 SSAD(103)가, WL 디코더(105)와 HV계 증폭 회로(109) 사이 및 BL 디코더(107)와 LV계 증폭 회로(111) 사이에 클램프되어 있다. SSAD(103)가 액세스 상태로 되면, SSAD(103)의 입출력 단자의 일단은, 예를 들면 그라운드 레벨로 된다. 그 때문에 WL 디코더(105), BL 디코더(107)에 접속된 SSAD(103)의 타단도 로우 임피던스로 되어, WL 디코더(105), BL 디코더(107)의 기능을 정지한다.

이와 같이, 제5 실시 형태에 따르면, 전술한 실시 형태와 마찬가지의 기능과 효과를 실현하는 것이 가능하게 된다.

이상, 본 발명을 실시 형태를 통하여 설명하였지만, 본 발명은 상기 실시 형태 그대로 한정되는 것은 아니라, 실시 단계에서는 그 요지를 일탈하지 않는 범위 에서 구성 요소를 변형하여 구체화할 수 있다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해, 여러 가지의 발명을 형성할 수 있다. 예를 들면, 실시 형태에 개시되는 모든 구성 요소로부터 몇 가지의 구성 요소를 삭제하여도 된다. 또한, 다른 실시 형태에 따른 구성 요소를 적절하게 조합하여도 된다.

도 1은 본 발명의 기본 개념을 설명하는 모식도.

도 2는 본 발명의 제1 실시 형태에 따른 정보 담체의 구성도.

도 3은 본 발명의 제2 실시 형태에 따른 정보 담체의 구성도.

도 4는 본 발명의 제3 실시 형태에 따른 정보 담체의 구성도.

도 5는 본 발명의 제4 실시 형태에 따른 정보 담체의 구성도.

도 6은 본 발명의 제5 실시 형태에 따른 정보 담체의 구성도.

도 7은 SSAD의 기본 접속을 설명하기 위한 회로도.

도 8은 SSAD의 기본 구조를 설명하기 위한 단면도.

도 9는 SSAD의 기본적인 사용법을 설명하기 위한 다이어그램.

도 10은 SSAD의 노멀리 온 오프형과 노멀리 온형의 2개의 기본형의 경시 변화를 설명하는 도면.

도 11은 노멀리 온 오프형과 노멀리 온형의 조합에 의한 볼록형 및 오목형의 경시 변화를 설명하는 도면.

도 12는 SSAD를 이용하여, 일정 시간 후에 복수의 메모리를 일괄 소거하는 방법을 설명하기 위한 회로도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 정보 담체

101 : 메모리 셀 어레이

103 : SSAD(에이징 디바이스)

105 : 워드선(WL) 디코더

107 : 비트선(BL) 디코더

109 : 워드선계(HV계) 증폭기

111 : 비트선계(LV계) 증폭기

113 : 컨트롤러

115 : I/O 단자

117 : 암호 장치

119 : SSAD 초기화 스위치

Claims

메모리 셀 어레이와,

상기 메모리 셀 어레이의 비트선에 접속되는 비트선 디코더와,

상기 메모리 셀 어레이의 워드선에 접속되는 워드선 디코더와,

상기 비트선 디코더에 접속되는 비트선계 증폭기와,

상기 워드선 디코더에 접속되는 워드선계 증폭기와,

상기 비트선계 증폭기와 상기 비트선 디코더 사이에 클램프 혹은 가교하고, 상기 비트선 증폭기와 상기 비트선 디코더 사이의 액세스를, 무전원으로 시간 관리하는 반도체 시한 스위치와,

상기 반도체 시한 스위치의 동작 시기를 설정하는 시한 스위치 초기화 수단과,

상기 비트선계 증폭기와 상기 워드선계 증폭기에 접속되어 이를 제어하고, 입출력 신호를 수수하는 I/0 단자를 갖는 컨트롤러

를 구비하고,

상기 시한 스위치 초기화 수단은, 상기 반도체 시한 스위치와 상기 워드선계 증폭기 사이에 삽입되고, 그 개폐가 암호에 의해 제어되는 초기화 스위치이며,

상기 I/O 단자는, 상기 메모리 셀 어레이에 기록되는, 정보 제공자로부터의 상기 정보가 입력되는 제1 입출력 단자와, 정보 이용자가 상기 정보에 액세스하기 위한 제2 입출력 단자를 구비하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
메모리 셀 어레이와,

상기 메모리 셀 어레이의 비트선에 접속되는 비트선 디코더와,

상기 메모리 셀 어레이의 워드선에 접속되는 워드선 디코더와,

상기 비트선 디코더에 접속되는 비트선계 증폭기와,

상기 워드선 디코더에 접속되는 워드선계 증폭기와,

상기 워드선계 증폭기와 상기 워드선 디코더 사이에 클램프 혹은 가교하고, 상기 워드선 증폭기와 상기 워드선 디코더 사이의 액세스를, 무전원으로 시간 관리하는 반도체 시한 스위치와,

상기 반도체 시한 스위치의 동작 시기를 설정하는 시한 스위치 초기화 수단과,

상기 비트선계 증폭기와 상기 워드선계 증폭기에 접속되어 이를 제어하고, 입출력 신호를 수수하는 I/O 단자를 갖는 컨트롤러

를 구비하고,

상기 시한 스위치 초기화 수단은, 상기 반도체 시한 스위치와 상기 워드선계 증폭기 사이에 삽입되고, 그 개폐가 암호에 의해 제어되는 초기화 스위치이며,

상기 I/O 단자는, 상기 메모리 셀 어레이에 기록되는, 정보 제공자로부터의 상기 정보가 입력되는 제1 입출력 단자와, 정보 이용자가 상기 정보에 액세스하기 위한 제2 입출력 단자를 구비하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
삭제
삭제
제1항 또는 제2항에 있어서,

상기 정보 제공자가 상기 컨트롤러를 통하여 암호키를 작동하였을 때, 상기 스위치 초기화 수단은 상기 워드선계 증폭기와 상기 반도체 시한 스위치 사이를 소정의 시간 연결하고, 상기 워드선계 증폭기로부터 상기 반도체 시한 스위치에 초기 전하를 주입하고, 상기 반도체 시한 스위치를 시간 전개의 초기 상태로 설정하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
제1항 또는 제2항에 있어서,

상기 정보 이용자가, 상기 컨트롤러를 통하여, 상기 메모리 셀 어레이에 기억된 상기 정보를, 상기 반도체 시한 스위치가 관리하는 유효 기한 동안만큼 이용하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
제1항 또는 제2항에 있어서,

상기 정보 이용자가, 상기 컨트롤러를 통하여, 상기 메모리 셀 어레이에 액세스할 때, 상기 비트선계 증폭기로부터 상기 컨트롤러에의 응답으로부터, 상기 반도체 시한 스위치에 의해 상기 비트선 디코더와 상기 비트선계 증폭기 사이, 혹은 상기 워드선 디코더와 상기 워드선계 증폭기 사이의 액세스가 차단되어 있는지의 여부를, 상기 컨트롤러가 판단하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
제1항 또는 제2항에 있어서,

암호키를 갖고, 상기 컨트롤러에 액세스하는 것을 상기 정보 제공자로 간주하여, 상기 메모리 셀 어레이에의 기입ㆍ소거를 허가하고, 상기 암호키를 갖지 않고 상기 컨트롤러에 액세스하는 것을 상기 정보 이용자로 간주하고, 상기 메모리 셀 내의 정보를 상기 시한 스위치가 관리하는 원하는 기간만, 상기 정보를 판독하는 것을 허가하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
제1항에 있어서,

상기 컨트롤러가 상기 비트선 디코더와 상기 비트선계 증폭기 사이의 액세스가 차단되어 있다고 판단하였을 때, 상기 컨트롤러가, 상기 워드선계 증폭기에 대해, 상기 워드선 디코더를 통하여 상기 메모리 셀 어레이 중의 정보를 기록한 블록이나, 혹은 상기 메모리 셀 어레이의 전체 메모리 셀에 일제히 기입을 행하고, 기록된 정보를 모두 소거하는 명령을 발신하는 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
제1항 또는 제2항의 시한 스위치를 갖는 정보 담체가, 유니버설 시리얼 버스 커넥터가 달린 패키지에 수납된 것을 특징으로 하는 반도체 메모리.
제1항 또는 제2항에 있어서,

상기 정보 담체가 형성되는 반도체 기판을 더 구비하고,

상기 시한 스위치 초기화 수단은, 상기 반도체 시한 스위치가 만들어 넣어진 상기 반도체 기판 중의 웰과, 상기 메모리 셀 어레이 내의 각 블록이 만들어 넣어진 상기 반도체 기판 중의 웰 사이에 삽입되고, 그 개폐가 암호에 의해 제어되는 초기화 스위치인 것을 특징으로 하는, 시한 스위치를 갖는 정보 담체.
삭제
삭제
삭제
삭제
삭제