JP2008004138A - 半導体記憶装置およびそれを備えた電子機器 - Google Patents
半導体記憶装置およびそれを備えた電子機器 Download PDFInfo
- Publication number
- JP2008004138A JP2008004138A JP2006169991A JP2006169991A JP2008004138A JP 2008004138 A JP2008004138 A JP 2008004138A JP 2006169991 A JP2006169991 A JP 2006169991A JP 2006169991 A JP2006169991 A JP 2006169991A JP 2008004138 A JP2008004138 A JP 2008004138A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cell
- electrically connected
- memory cells
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】m(=10)段のメモリセル33m1、33m2、33m3、…、33m1が直列に接続されたメモリセルアレイを備える。上記m段のメモリセルは、連続する2段毎のメモリセル対に分ける。そして、奇数番目のメモリセル対33m1,33m2、33m5,33m6、33m9,33m10のゲート電極を、第1のワード線31w21に電気的に接続する。一方、偶数番目のメモリセル33m3,33m4、33m7,33m8のゲート電極を、第2のワード線31w22に電気的に接続する。
【選択図】図3
Description
m(mは4以上の整数)段のメモリセルが直列に接続されたメモリセルアレイを備え、
上記m段のメモリセルの全て、もしくは、一部は、連続する2段毎のメモリセル対に分けられ、
奇数番目の上記メモリセル対の各制御端子は、第1のワード線と電気的に接続され、
偶数番目の上記メモリセル対の各制御端子は、第2のワード線と電気的に接続されることを特徴とする。
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する第1の拡散領域と第2の拡散領域と
を有し、
上記m段のメモリセルの互いに隣接するメモリセル間の接続は、奇数番目の上記メモリセルの上記第2の拡散領域と、偶数番目の上記メモリセルの上記第1の拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記第1の拡散領域に1番目のビット線が電気的に接続され、m段目の上記メモリセルの上記第2の拡散領域にm+1番目のビット線が電気的に接続され、
上記メモリセル対の一方のメモリセルの上記第1,第2の拡散領域夫々に接続された上記ビット線間に第1の制御トランジスタが夫々電気的に接続され、
上記メモリセル対の他方のメモリセルの上記第1,第2の拡散領域夫々に接続された上記ビット線間に第2の制御トランジスタが電気的に接続され、
上記第1の制御トランジスタのゲート電極が第1の制御線に電気的に接続され、
上記第2の制御トランジスタのゲート電極が第2の制御線に電気的に接続されている。
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する拡散領域と、
上記ゲート電極の両側に形成されて、電荷または分極を保持する機能を有するメモリ機能体と
を有する。
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する拡散領域と
を有し、
上記m段のメモリセルの互いに隣接する奇数番目の上記メモリセルの上記拡散領域と、偶数番目の上記メモリセルの上記拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記2番目のビット線が接続されていない方の上記拡散領域に、1番目のビット線が電気的に接続され、m段目の上記メモリセルの上記m番目のビット線が接続されていない方の上記拡散領域に、m+1番目のビット線が電気的に接続され、
上記1番目からm+1番目のビット線のうちの偶数番目の上記ビット線が、接地されている。
上記メモリセルの上記拡散領域は、上記ゲート電極とオーバーラップしない第1の拡散領域および上記ゲート電極とオーバーラップする第2の拡散領域であり、
上記メモリセルは、上記ゲート電極の側面の少なくとも上記第1の拡散領域の上に形成され、電荷または分極を保持する機能を有するメモリ機能体を有し、
上記メモリセルの上記第1の拡散領域は、奇数番目の上記ビット線に電気的に接続され、
上記メモリセルの上記第2の拡散領域は、偶数番目の上記ビット線に電気的に接続されている。
半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有し、上記ゲート電極とオーバーラップしない第1の拡散領域および上記ゲート電極とオーバーラップする第2の拡散領域と、
上記ゲート電極の側面の少なくとも第1の拡散領域の上に形成され、電荷または分極を保持する機能を有するメモリ機能体と
を有するメモリセルを備え、
上記メモリセルの上記第2の拡散領域および上記チャネル領域を形成するウェルに第1の電圧を印加し、上記第1の拡散領域に第2の電圧を印加し、上記ゲート電極に第3の電圧を印加することによって線形領域で動作させて、上記メモリ機能体に記憶された情報を読み出す。
m(mは4以上の整数)段の上記メモリセルが直列に接続されたメモリセルアレイを備え、
上記m段のメモリセルの互いに隣接する奇数番目の上記メモリセルの上記拡散領域と、偶数番目の上記メモリセルの上記拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記2番目のビット線が接続されていない方の上記拡散領域に、1番目のビット線が電気的に接続され、m段の上記メモリセルの上記m番目のビット線が接続されていない方の上記拡散領域に、m+1番目のビット線が電気的に接続され、
上記1番目からm+1番目のビット線のうちの偶数番目の上記ビット線が、接地されている。
図3は、この発明の半導体記憶装置の第1実施形態の回路図を示す。この半導体記憶装置では、図1A,図1Bに示すメモリ素子をメモリセルとして用いている。なお、図3では、メモリセルの左側のメモリ機能体を、メモリセルの番号の後に「l」を付けて表し、メモリセルの右側のメモリ機能体を、メモリセルの番号の後に「r」を付けて表している。
図4は、この発明の半導体記憶装置の別の第2実施形態の回路図を示す。この半導体記憶装置では、図2A,図2Bに示すメモリ素子をメモリセルとして用いている。
図5はこの発明の第3実施形態の半導体記憶装置を組み込んだ電子機器の一例としての携帯電話の概略構成図を示す。この第3実施形態では、上述の第1,第2実施形態の半導体記憶装置を用いている。
15a,15b,25a,25b…拡散領域
14,24…P型ウェル領域
13,23…ゲート絶縁膜
12a,12b,22a,22b…メモリ機能体
30…制御部
31w11,31w21,31w31…第1のワード線
31w12,31w22,31w32…第2のワード線
33m1〜33m10…メモリセル
33m1l,33m1r,〜33m10l,33m10r…メモリ機能体
32b1〜32b11…ビット線
40…制御部
41w11,41w21,41w31…第1のワード線
41w12,41w22,41w32…第2のワード線
42b1〜42b11…ビット線
43m1〜43m10…メモリセル
43m1l,43m2r,43m3l,〜43m9l,43m10r…メモリ機能体
Claims (10)
- m(mは4以上の整数)段のメモリセルが直列に接続されたメモリセルアレイを備え、
上記m段のメモリセルの全て、もしくは、一部は、連続する2段毎のメモリセル対に分けられ、
奇数番目の上記メモリセル対の各制御端子は、第1のワード線と電気的に接続され、
偶数番目の上記メモリセル対の各制御端子は、第2のワード線と電気的に接続されることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する第1の拡散領域と第2の拡散領域と
を有し、
上記m段のメモリセルの互いに隣接するメモリセル間の接続は、奇数番目の上記メモリセルの上記第2の拡散領域と、偶数番目の上記メモリセルの上記第1の拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記第1の拡散領域に1番目のビット線が電気的に接続され、m段目の上記メモリセルの上記第2の拡散領域にm+1番目のビット線が電気的に接続され、
上記メモリセル対の一方のメモリセルの上記第1,第2の拡散領域夫々に接続された上記ビット線間に第1の制御トランジスタが夫々電気的に接続され、
上記メモリセル対の他方のメモリセルの上記第1,第2の拡散領域夫々に接続された上記ビット線間に第2の制御トランジスタが電気的に接続され、
上記第1の制御トランジスタのゲート電極が第1の制御線に電気的に接続され、
上記第2の制御トランジスタのゲート電極が第2の制御線に電気的に接続されていることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記第1のワード線と上記制御端子が電気的に接続された上記メモリセルの中の任意のメモリセル、もしくは、上記第2のワード線と上記制御端子が電気的に接続された上記メモリセルの中の任意のメモリセルを、並列してプログラムする制御部を備えたことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記第1のワード線と上記制御端子が電気的に接続された上記メモリセルの中の任意の複数のメモリセルに記憶された情報、もしくは、上記第2のワード線と上記制御端子が電気的に接続された上記メモリセルの中の任意の複数のメモリセルに記憶された情報を、並列して読み出す制御部を備えたことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する拡散領域と、
上記ゲート電極の両側に形成されて、電荷または分極を保持する機能を有するメモリ機能体と
を有することを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記メモリセルは、
半導体層上にゲート絶縁膜を介して形成された制御端子としてのゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有する拡散領域と
を有し、
上記m段のメモリセルの互いに隣接する奇数番目の上記メモリセルの上記拡散領域と、偶数番目の上記メモリセルの上記拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記2番目のビット線が接続されていない方の上記拡散領域に、1番目のビット線が電気的に接続され、m段目の上記メモリセルの上記m番目のビット線が接続されていない方の上記拡散領域に、m+1番目のビット線が電気的に接続され、
上記1番目からm+1番目のビット線のうちの偶数番目の上記ビット線が、接地されていることを特徴とする半導体記憶装置。 - 請求項6に記載の半導体記憶装置において、
上記メモリセルの上記拡散領域は、上記ゲート電極とオーバーラップしない第1の拡散領域および上記ゲート電極とオーバーラップする第2の拡散領域であり、
上記メモリセルは、上記ゲート電極の側面の少なくとも上記第1の拡散領域の上に形成され、電荷または分極を保持する機能を有するメモリ機能体を有し、
上記メモリセルの上記第1の拡散領域は、奇数番目の上記ビット線に電気的に接続され、
上記メモリセルの上記第2の拡散領域は、偶数番目の上記ビット線に電気的に接続されていることを特徴とする半導体記憶装置。 - 半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
このゲート電極下に上記ゲート絶縁膜を介して配置されたチャネル領域と、
上記チャネル領域の両側に配置されると共に、上記チャネル領域の導電型と逆導電型を有し、上記ゲート電極とオーバーラップしない第1の拡散領域および上記ゲート電極とオーバーラップする第2の拡散領域と、
上記ゲート電極の側面の少なくとも第1の拡散領域の上に形成され、電荷または分極を保持する機能を有するメモリ機能体と
を有するメモリセルを備え、
上記メモリセルの上記第2の拡散領域および上記チャネル領域を形成するウェルに第1の電圧を印加し、上記第1の拡散領域に第2の電圧を印加し、上記ゲート電極に第3の電圧を印加することによって線形領域で動作させて、上記メモリ機能体に記憶された情報を読み出すことを特徴とする半導体記憶装置。 - 請求項8に記載の半導体記憶装置において、
m(mは4以上の整数)段の上記メモリセルが直列に接続されたメモリセルアレイを備え、
上記m段のメモリセルの互いに隣接する奇数番目の上記メモリセルの上記拡散領域と、偶数番目の上記メモリセルの上記拡散領域とが電気的に接続され、
上記m段のメモリセルの互いに隣接するメモリセル間の接続点に、2番目からm番目までのビット線が夫々電気的に接続され、1段目の上記メモリセルの上記2番目のビット線が接続されていない方の上記拡散領域に、1番目のビット線が電気的に接続され、m段の上記メモリセルの上記m番目のビット線が接続されていない方の上記拡散領域に、m+1番目のビット線が電気的に接続され、
上記1番目からm+1番目のビット線のうちの偶数番目の上記ビット線が、接地されていることを特徴とする半導体記憶装置。 - 請求項1乃至9のいずれか1つに記載の半導体記憶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169991A JP4917363B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体記憶装置およびそれを備えた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169991A JP4917363B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体記憶装置およびそれを備えた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004138A true JP2008004138A (ja) | 2008-01-10 |
JP4917363B2 JP4917363B2 (ja) | 2012-04-18 |
Family
ID=39008406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169991A Expired - Fee Related JP4917363B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体記憶装置およびそれを備えた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917363B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05135598A (ja) * | 1991-11-08 | 1993-06-01 | Nippon Steel Corp | 半導体記憶装置 |
JPH09121037A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 不揮発性半導体メモリ |
JPH09198889A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | マトリックス‐メモリ |
-
2006
- 2006-06-20 JP JP2006169991A patent/JP4917363B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05135598A (ja) * | 1991-11-08 | 1993-06-01 | Nippon Steel Corp | 半導体記憶装置 |
JPH09121037A (ja) * | 1995-10-25 | 1997-05-06 | Nec Corp | 不揮発性半導体メモリ |
JPH09198889A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | マトリックス‐メモリ |
Also Published As
Publication number | Publication date |
---|---|
JP4917363B2 (ja) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8017994B2 (en) | Nonvolatile semiconductor memory | |
JP5235422B2 (ja) | 不揮発性半導体記憶装置 | |
JPH11177068A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
KR100635924B1 (ko) | 플래시 메모리 장치의 동작 방법 | |
JP2009267185A (ja) | 不揮発性半導体記憶装置 | |
JP3594001B2 (ja) | 不揮発性半導体記憶装置 | |
JP4902196B2 (ja) | 不揮発性半導体記憶装置 | |
US6654282B2 (en) | Nonvolatile semiconductor memory device | |
JP2007200512A (ja) | 半導体記憶装置 | |
JP3883122B2 (ja) | 電気的消去可能プログラマブルロジックデバイス | |
JP2001167592A (ja) | 不揮発性半導体記憶装置 | |
JP3640179B2 (ja) | 不揮発性半導体記憶装置 | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP4917363B2 (ja) | 半導体記憶装置およびそれを備えた電子機器 | |
EP1119875A1 (en) | Semiconductor device with a non-volatile memory | |
JP2011192346A (ja) | 半導体メモリ | |
JP4594191B2 (ja) | 半導体記憶装置及びこれを備えた電子機器 | |
JP4916785B2 (ja) | 半導体記憶装置及びこれを備えた電子機器 | |
US7859913B2 (en) | Semiconductor memory device | |
JP3408531B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP4523531B2 (ja) | 半導体記憶装置及びその読出方法、並びに電子機器 | |
JPH10321821A (ja) | 不揮発性半導体メモリおよびその動作方法 | |
JP2024001222A (ja) | 半導体記憶装置 | |
JP2006004477A (ja) | 不揮発性半導体記憶装置 | |
JP2006228404A (ja) | 半導体記憶装置、その読み出し方法、その記憶方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |