JP3883122B2 - 電気的消去可能プログラマブルロジックデバイス - Google Patents
電気的消去可能プログラマブルロジックデバイス Download PDFInfo
- Publication number
- JP3883122B2 JP3883122B2 JP2003043845A JP2003043845A JP3883122B2 JP 3883122 B2 JP3883122 B2 JP 3883122B2 JP 2003043845 A JP2003043845 A JP 2003043845A JP 2003043845 A JP2003043845 A JP 2003043845A JP 3883122 B2 JP3883122 B2 JP 3883122B2
- Authority
- JP
- Japan
- Prior art keywords
- erasable programmable
- programmable logic
- electrically erasable
- gate
- logic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 66
- 239000002784 hot electron Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は電気的消去可能プログラマブルロジックデバイスに関し、特に標準ＣＭＯＳ（complementary metal oxide semiconductor、相補型金属酸化膜半導体）製作工程を利用して製作され、余分のフローティングゲート面積が必要でなく小型化された電気的消去可能プログラマブルロジックデバイスに関する。
【０００２】
【従来の技術】
近年において、携帯型電子製品の需要の増加により、ＥＥＰＲＯＭ（electrically erasable programmable read-only memory、電気的消去可能ピーロム）の市場は日増しに増大しつつある。ＥＥＰＲＯＭが応用される領域には、デジタルカメラのメモリー、携帯電話、ビデオゲーム機、パーソナルデジタルアシスタント（ＰＤＡ）のメモリー、留守番電話装置、プログラマブル集積回路などの例がある。ＥＥＰＲＯＭは一種の不揮発性メモリーであり、トランジスターまたはメモリーセルの閾値電圧を変えることによりそれに対応したゲートチャンネルの開閉を制御することによって、電源が切れたときにもメモリーに貯蔵されたデータが消去されないようにデータを記憶するものである。
【０００３】
従来のＥＥＰＲＯＭ技術は一般にスタックゲート技術を利用する。そのうち基板に形成されるメモリーセルはドレイン電極と、ソース電極と、スタックゲートとを含み、該スタックゲートは一般にフローティングゲートと、コントロールゲートとを含み、該フローティングゲートと該基板との間、並びに該コントロールゲートと該フローティングゲートとの間は二酸化膜により分離される。かかるスタックゲート技術を利用するＥＥＰＲＯＭの操作原理は、高レベル電圧をコントロールゲートに印加し、ＦＮトンネルまたはホットエレクトロン注入を利用してフローティングゲートに保存される電子の数量を変え、進んでフローティングゲートの閾値電圧を変えることによってデータを記憶する。
【０００４】
しかし前述のスタックゲート技術を利用するＥＥＰＲＯＭのメモリーセルは、その構造が極めて複雑であるため、標準ＣＭＯＳ製作工程により製作されることができず、より複雑な製作工程を利用しなければならなく、製作コストを高める。そのため、従来の技術は他に単一ポリのメモリーセル構造を掲げている（R. Kazerounian and B. Eitann, “A single-poly EPROM for custom CMOSlogic applications”, IEEE Custom Integrated Circuits Conference, p. 59-62, 1986）。図１を参照してください。図１は従来の単一ポリメモリーセル１０を表わす側面断面図である。メモリーセル１０は基板１２に形成され、Ｎ型ウェル１４をフローティングゲート１６のカップリングゲートとし、該カップリングゲートを通して高レベル電圧（例えば９Ｖ〜１２Ｖ）をフローティングゲート１６にカップリングし、進んでフローティングゲート１６の下方における基板１２にチャンネルホットエレクトロンを形成し、該チャンネルホットエレクトロンをフローティングゲート１６に注入することによってフローティングゲート１６の閾値電圧を変え、メモリーセル１０をプログラムする。かかる単一ポリ構造は簡単であるため、標準ＣＭＯＳ製作工程を利用して製作されることができ、前述のスタックゲートを利用するメモリーセルの製作コストを低くすることができる。
【０００５】
しかし前述の従来の単一ポリメモリーセル１０は依然として重大な欠点がある。それはこそ高レベル電圧をフローティングゲート１６にカップリングする大面積のＮ型ウェル１４を利用しなければならなく、Ｎ型ウェル１４の面積は一般にメモリーセル１０におけるその他の部分の面積の十倍ないし数十倍の大きさにあたる。かかる特徴は単一ポリメモリーセル１０に基づくメモリーの体積を縮小させることができず、メモリーの製作に対して看過できない欠点がある。
【０００６】
【発明が解決しようとする課題】
この発明は前述の従来の単一ポリメモリーセルの面積が過大である問題を解決するため、単一ポリ技術を利用し、データを保存するフローティングゲートとフローティングドープ領域を設ける電気的消去可能プログラマブルロジックデバイスを提供することを課題とする。
【０００７】
【課題を解決するための手段】
この発明はメモリーセルとされる電気的消去可能プログラマブルロジックデバイスを提供するものであり、該電気的消去可能プログラマブルロジックデバイスはＰ型基板と、該Ｐ型基板における第一Ｎ型ドープ領域と、該Ｐ型基板の上方において該第一Ｎ型ドープ領域と隣接し、フローティング状態であり該電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、該Ｐ型基板において該第一ゲートと隣接してフローティング状態である第二Ｎ型ドープ領域と、該Ｐ型基板の上方において該第二Ｎ型ドープ領域と隣接する該電気的消去可能プログラマブルロジックデバイスのコントロールゲートにあたる第二ゲートと、該Ｐ型基板において該第二ゲートと隣接する第三Ｎ型ドープ領域とを含んでなる。
【０００８】
この発明による電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧を変え、該ロジックデバイスに貯蔵されるデータを変える。
【０００９】
【発明の実施の形態】
この発明は標準ＣＭＯＳ製作工程を利用して製造することができ、付加フローティングゲート面積が必要でなく小型化された電気的消去可能プログラマブルロジックデバイスを提供するものである。該電気的消去可能プログラマブルロジックデバイスはＰ型基板と、該Ｐ型ウェルにおける第一Ｎ型ドープ領域と、該Ｐ型基板の上方において該第一Ｎ型ドープ領域と隣接し、フローティング状態であり該電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、該Ｐ型基板において該第一ゲートと隣接してフローティング状態である第二Ｎ型ドープ領域と、該Ｐ型基板の上方において該第二Ｎ型ドープ領域と隣接する該電気的消去可能プログラマブルロジックデバイスのコントロールゲートにあたる第二ゲートと、該Ｐ型基板において該第二ゲートと隣接する第三Ｎ型ドープ領域とを含んでなる。電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧を変え、該ロジックデバイスに貯蔵されるデータを変える。
【００１０】
かかる電気的消去可能プログラマブルロジックデバイスの特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１１】
（第１の実施例）
図２はこの発明の第１の実施例による電気的消去可能プログラマブルロジックデバイス５０の正面断面図である。電気的消去可能プログラマブルロジックデバイス５０はＰ型基板５２と、Ｐ型ウェル５２における第一Ｎ型ドープ領域５４と、Ｐ型基板５２の上方において第一Ｎ型ドープ領域５４と隣接し、フローティング状態であり、電気的消去可能プログラマブルロジックデバイス５０のフローティングゲートにあたって電気的消去可能プログラマブルロジックデバイス５０の不揮発性データを保存する第一ゲート５６と、Ｐ型基板５２において第一ゲート５６と隣接する第二Ｎ型ドープ領域５８ａと、Ｐ型基板５２において第二Ｎ型ドープ領域５８ａと電気的に接続する第三Ｎ型ドープ領域５８ｂと、電気的消去可能プログラマブルロジックデバイス５０のコントロールゲートにあたってＰ型基板５２の上方において第三Ｎ型ドープ領域５８ｂと隣接する第二ゲート６０と、Ｐ型基板５２において該第二ゲート６０と隣接する第四Ｎ型ドープ領域６２とを含んでなる。この発明の属する技術の分野における通常の知識を有する者に周知されるように、第一ゲート（即ちフローティングゲート）５６及び第二ゲート（即ちコントロールゲート）６０は一般にそれぞれ第一酸化膜６４と第二酸化膜６６とを含む。図２が示すように、第一酸化膜６４と第二酸化膜６６とはフローティングゲート５６及びコントロールゲート６０の底部にあり、該両ゲートをＰ型基板５２と分離し、該両ゲートがＰ型基板５２との直接接触により導通することを防ぐ。第二Ｎ型ドープ領域５８ａと第三Ｎ型ドープ領域５８ｂとの電気的接続にはさまざまな応用を利用でき、図２においては金属導線６８を利用して接続する。
【００１２】
（第２の実施例）
図３はこの発明の第２の実施例による電気的消去可能プログラマブルロジックデバイス２０の正面断面図である。注意すべき点は、図３における電気的消去可能プログラマブルロジックデバイス２０は、図２における電気的消去可能プログラマブルロジックデバイス５０の第二Ｎ型ドープ領域５８ａと第三Ｎ型ドープ領域５８ｂとを共用して単一のＮ型ドープ領域を形成する。電気的消去可能プログラマブルロジックデバイス２０はＰ型基板２２と、Ｐ型ウェル２２における第一Ｎ型ドープ領域２４と、Ｐ型基板２２の上方において第一Ｎ型ドープ領域２４と隣接し、フローティング状態であり、電気的消去可能プログラマブルロジックデバイス２０のフローティングゲートにあたって電気的消去可能プログラマブルロジックデバイス２０の不揮発性データを保存する第一ゲート２６と、Ｐ型基板２２において第一ゲート２６と隣接する第二Ｎ型ドープ領域２８と、電気的消去可能プログラマブルロジックデバイス２０のコントロールゲートにあたってＰ型基板２２の上方において第二Ｎ型ドープ領域２８と隣接する第二ゲート３０と、Ｐ型基板２２において第二ゲート３０と隣接する第三Ｎ型ドープ領域３２とを含んでなる。この発明の属する技術の分野における通常の知識を有する者に周知されるように、第一ゲート（即ちフローティングゲート）２６及び第二ゲート（即ちコントロールゲート）３０は一般にそれぞれ第一酸化膜３４と第二酸化膜３６とを含む。図３が示すように、第一酸化膜３４と第二酸化膜３６とはフローティングゲート２６及びコントロールゲート３０の底部にあり、該両ゲートをＰ型基板２２と分離し、該両ゲートがＰ型基板２２との直接接触により導通することを防ぐ。
【００１３】
図４はこの発明による電気的消去可能プログラマブルロジックデバイス２０がメモリー４０におけるアレイ方式配列を表わす説明図であり、図５は図４におけるメモリー４０のレイアウトを表わす説明図である。図４におけるメモリー４０はその応用によってＥＥＰＲＯＭまたはＯＴＰメモリー（ワンタイムプログラマブルメモリー）として使われることが可能である。メモリー４０はＥＥＰＲＯＭである場合、読み出し、プログラミング、消去の動作を行うことができ、メモリー４０はＯＴＰメモリーである場合、読み出しとプログラミングの機能しか具えない。図４が示すように、メモリー４０は複数の電気的消去可能プログラマブルロジックデバイス２０（図４において破線に囲まれる部分）を含み、複数の電気的消去可能プログラマブルロジックデバイス２０は複数の列（column）と複数の行（row）からなるアレイ方式で配列される。この実施例において、隣り合った列にあるロジックデバイス２０は鏡面対称方式により配列される。例えば、仮にそのうち一列のロジックデバイス２０は第一Ｎ型ドープ領域２４が左側に、第三Ｎ型ドープ領域３２を右側に配列する場合（図３におけるロジックデバイス２０と同じ）、その左側にある一列のロジックデバイス２０及びその右側にある一列のロジックデバイス２０はすべて、同じく第三Ｎ型ドープ領域３２が左側に、第一Ｎ型ドープ領域２４を右側に配列する。
【００１４】
この実施例において、メモリー４０の接続方式は以下の通りである。同一の列におけるロジックデバイス２０の第二ゲート（即ちコントロールゲート）３０はすべて相互に電気的に接続し、ワードラインＷＬに接続する。同一の列におけるロジックデバイス２０の第三Ｎ型ドープ領域３２はすべて相互に電気的に接続し、ソースラインＳＬに接続する。同一の行におけるロジックデバイス２０の第一Ｎ型ドープ領域２４はすべて相互に電気的に接続し、ビットラインＢＬに接続する。図４が示すように、メモリー４０におけるメモリーセルにあたる各ロジックデバイス２０がアレイにおける位置により、ワードラインＷＬをＷＬ０、ＷＬ１、ＷＬ２、…、ＷＬＸに、ソースラインＳＬをＳＬ０、ＳＬ１、ＳＬ２、…、ＳＬＸに、ビットラインＢＬをＢＬ０、ＢＬ１、ＢＬ２、…、ＢＬＹに順番に番号をつけることができる。また、図５が示すように、前述隣り合った列にあるロジックデバイス２０が鏡面対称方式により配列されるため、同一の行にあるロジックデバイス２０はレイアウトにおいてその隣り合った二つの第一Ｎ型ドープ領域２４を共用することができ、また同一の行にあるロジックデバイス２０もレイアウトにおいてその隣り合った二つの第三Ｎ型ドープ領域３２を共用することができ、部分の空間を節約することができる。
【００１５】
説明の便宜を図るため、図４におけるメモリー４０にある一つのロジックデバイス２０を例にして、メモリーセルにあたるロジックデバイス２０の操作原理を説明する。前述の通りに、ロジックデバイス２０における第一ゲート２６はフローティング状態であり、即ち第一ゲート２６に入力される外部信号または外部電源が一切ないことであり、ロジックデバイス２０のフローティングゲートとして用いられる。フローティングゲート２６の機能は従来のスタックゲート技術を利用するメモリーセルにおけるフローティングゲートの機能に非常に類似しており、フローティングゲート２６に保存される電子の数量をフローティングゲート２６の閾値電圧を変えることによりデータを保存する。即ち、フローティングゲート２６が高閾値電圧にある場合と、フローティングゲート２６が低閾値電圧にある場合とにおいて、ロジックデバイス２０に保存される二進法デジタルデータが異なった値であることをそれぞれ代表する（論理値「０」または論理値「１」であることが可能）。いわゆる高閾値電圧とは、フローティングゲート２６がより多量の電子を保存するため、フローティングゲート２６の下方におけるＰ型基板２２において十分な電子を吸引しチャンネルを形成して第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８とを電気的に接続するには、フローティングゲート２６は相対的により高い電圧値を持たなければならないことである。同じく、いわゆる低閾値電圧とは、フローティングゲート２６がより多量のホールを保存するため、フローティングゲート２６の下方におけるＰ型基板２２において十分な電子を吸引しチャンネルを形成して第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８とを電気的に接続するには、フローティングゲート２６は相対的により低い電圧値を持つのみでよい。この実施例の次の説明において、フローティングゲート２６が高閾値電圧状態であることをロジックデバイス２０が論理値「０」を保存することに、フローティングゲート２６が低閾値電圧状態であることをロジックデバイス２０が論理値「１」を保存することに決めるのを例にするが、以上の設計と反対する定義もこの発明の範囲に属する。
【００１６】
図６はこの発明による電気的消去可能プログラマブルロジックデバイス２０のフローティングゲート２６のゲート電流がフローティングゲート２６に対する電圧の分布を表わす説明図である。そのうち横軸はフローティングゲート２６の電圧であり、縦軸はフローティングゲート２６のゲート電流である。注意すべき点は、図６が示すフローティングゲート２６のゲート電流は、該チャンネル電流の絶対値のみ表わして流動方向を表わさず、異なった区間においてＣＨＨと表示するのはチャンネルホットホールにより発生されるゲート電流であり、ＣＨＥと表示するのはチャンネルホットエレクトロンにより発生されるゲート電流であることにある。図示から見られるように、フローティングゲート２６の電圧値が増大する（例えば−３Ｖから７Ｖまで）過程において、まずＣＨＨと表示される区間が現れてチャンネルホットホール現象が顕著になることを示し、続いてＣＨＥと表示される区間が現れてチャンネルホットエレクトロン現象が顕著になることを示す。かかるチャンネルホットホール及びチャンネルホットエレクトロンにより形成されるゲート電流現象とは、フローティングゲート２６とコントロールゲート３０が同時に導通される場合、電子は導通されるフローティングゲート２６とコントロールゲート３０との下方におけるチャンネルを通して第三Ｎ型ドープ領域３２と第一Ｎ型ドープ領域２４との間に流動し、これらの電子の一部分は第一Ｎ型ドープ領域２４とＰ型基板２２とのＰＮ接合部においてエレクトロンホールペアを衝突により形成し、該エレクトロンホールペアはそれぞれの電圧レベル状態によりフローティングゲート２６及びＰ型基板２２に流入し、該ゲート電流を発生することである。
【００１７】
この発明によるロジックデバイス２０のフローティングゲート２６はフローティング状態であるため、それにおいて発生した電圧レベルは第一Ｎ型ドープ領域２４（即ちビットラインＢＬ）と、Ｐ型基板２２と、第二Ｎ型ドープ領域２８との電圧レベルにより一定の比例でカップリングして得るものである。即ち、仮にビットラインＢＬの電圧はＶＢＬに、Ｐ型基板２２の電圧はＶＰＳに、第二Ｎ型ドープ領域２８の電圧はＶＸにすれば、フローティングゲートの電圧レベルＶＦＧは以下のような関係式で表わすことができる。
【００１８】
ＶＦＧ ＝ α１ＶＢＬ ＋α２ＶＰＳ ＋ α３ＶＸ
そのうちα１と、α２と、α３とはそれぞれ相違する加重値である。また、この発明によるロジックデバイス２０の第二Ｎ型ドープ領域２８もフローティング状態であるため、その電圧レベルはコントロールゲート３０（即ちワードラインＷＬ）の電圧レベルＶＳＧを利用してその下方におけるチャンネルの電気抵抗を制御し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）の電圧レベルＶＳＬが第二Ｎ型ドープ領域２８にカップリングされる程度を決定する。この実施例において、この発明によるロジックデバイス２０のプログラミング操作及び消去操作は、前述のＶＢＬ、ＶＰＳ 、ＶＳＬなどのパラメーターを固定し、ＶＳＧの電圧値のみを変えることによりフローティングゲート２６の電圧レベルＶＦＧを前述ＣＨＨまたはＣＨＥの区間に維持し、即ちフローティングゲート２６の閾値電圧を変える。
【００１９】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０に読み出しの操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）の電圧レベルを第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）の電圧レベルより予定値（一般にコントロールゲート３０の閾値電圧にあたる）を超えさせ、コントロールゲート３０の下方におけるＰ型基板２２においてチャンネルを形成して第二Ｎ型ドープ領域２８と第三Ｎ型ドープ領域３２を導通する。この実施例において、コントロールゲート３０にワードラインＷＬを通して１.８Ｖが入力され、第三Ｎ型ドープ領域３２にソースラインＳＬを通して１Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０のコントロールゲート３０及び第三Ｎ型ドープ領域３２に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「０」であれば、第一Ｎ型ドープ領域２４とフローティングゲート２６との間の電位差と、第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８との間の電位差とはフローティングゲート２６の下方におけるチャンネルを導通することができないため、センス増幅器（図に示されない）はビットラインＢＬから論理値「０」を読み取る。逆に、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「１」であれば、第一Ｎ型ドープ領域２４とフローティングゲート２６との間の電位差と、第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８との間の電位差とはフローティングゲート２６の下方におけるチャンネルを導通することができるため、センス増幅器（図に示されない）はビットラインＢＬから論理値「１」を読み取る。注意すべき点は、前述のセンス増幅器はさまざまな需要と電圧レベルに対応して設計されうる。
【００２０】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０にプログラミングの操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を高電位に電気的に接続し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）に予定の電圧を印加してフローティングゲート２６の下方におけるＰ型基板２２においてチャンネルホットホールを形成する。該予定の電圧値はチャンネルホットホールの形成を確保するために図６におけるＣＨＨ区間内に維持される。この実施例において、第一Ｎ型ドープ領域２４にビットラインＢＬを通して８Ｖが入力され、コントロールゲート３０にワードラインＷＬを通して４Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０の第一Ｎ型ドープ領域２４及びコントロールゲート３０に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「０」であれば、フローティングゲート２６はより多量の電子を保存するため、フローティングゲート２６はその下方におけるＰ型基板２２において形成されるチャンネルホットホールを、フローティングゲート２６がより多量のホールを保存するようになるまで引き続き吸引する。フローティングゲート２６はこの過程を通して低閾値状態に変換され、即ちロジックデバイス２０が保存するデータは論理値「１」にプログラミングされる。フローティングゲート２６が低閾値状態であり、即ちロジックデバイス２０が保存するデータが論理値「１」である場合、フローティングゲート２６はもとよりより多量のホールを保存するため、チャンネルホットホールの存在によって変えられず、即ちロジックデバイス２０が保存するデータが論理値「１」として維持される。
【００２１】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０に消去の操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を高電位に電気的に接続し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）に予定の電圧を印加してフローティングゲート２６の下方におけるＰ型基板２２においてチャンネルホットエレクトロンを形成する。該予定の電圧値はチャンネルホットエレクトロンの形成を確保するために図６におけるＣＨＥ区間内に維持される。この実施例において、第一Ｎ型ドープ領域２４にビットラインＢＬを通して８Ｖが入力され、コントロールゲート３０にワードラインＷＬを通して１Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０の第一Ｎ型ドープ領域２４及びコントロールゲート３０に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は低閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「１」であれば、フローティングゲート２６はより多量のホールを保存するため、フローティングゲート２６はその下方におけるＰ型基板２２において形成されるチャンネルホットエレクトロンを、フローティングゲート２６がより多量の電子を保存するようになるまで引き続き吸引する。フローティングゲート２６はこの過程を通して高閾値状態に変換され、即ちロジックデバイス２０が保存するデータは論理値「０」に消去される。フローティングゲート２６が高閾値状態であり、即ちロジックデバイス２０が保存するデータが論理値「０」である場合、フローティングゲート２６はもとよりより多量の電子を保存するため、チャンネルホットエレクトロンの存在によって変えられず、即ちロジックデバイス２０が保存するデータが論理値「０」として維持される。
【００２２】
【発明の効果】
従来の技術と比べ、この発明による電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧値を変えることによって、該ロジックデバイスに保存されるデータを変える。ゆえに、この発明による電気的消去可能プログラマブルロジックデバイスは大面積をもってＮ型ウェルの単一ポリメモリーセルをカップリングする従来の技術と異なり、コストを低減して体積を縮小する長所を持つ。
【図面の簡単な説明】
【図１】 従来の単一ポリメモリーセルを表わす側面断面図である。
【図２】 この発明の第１の実施例による電気的消去可能プログラマブルロジックデバイスの正面断面図である。
【図３】 この発明の第２の実施例による電気的消去可能プログラマブルロジックデバイスの正面断面図である。
【図４】 この発明による電気的消去可能プログラマブルロジックデバイスのメモリー４０におけるアレイ方式配列を表わす説明図である。
【図５】 図４におけるメモリーのレイアウトを表わす説明図である。
【図６】 この発明による電気的消去可能プログラマブルロジックデバイスのフローティングゲートのゲート電流のフローティングゲートに対する電圧の分布を表わす説明図である。
【符号の説明】
１０ メモリーセル
１２、２２、５２ 基板
１４ Ｎ型ウェル
１６、２６、５６ フローティングゲート
２０、５０ ロジックデバイス
２４、２８、３２、５４、５８ａ、５８ｂ、６２
Ｎ型ドープ領域
３０、６０ コントロールゲート
３４、３６、６４、６６ 酸化膜
４０ メモリー
６８ 金属導線
【発明の属する技術分野】
この発明は電気的消去可能プログラマブルロジックデバイスに関し、特に標準ＣＭＯＳ（complementary metal oxide semiconductor、相補型金属酸化膜半導体）製作工程を利用して製作され、余分のフローティングゲート面積が必要でなく小型化された電気的消去可能プログラマブルロジックデバイスに関する。
【０００２】
【従来の技術】
近年において、携帯型電子製品の需要の増加により、ＥＥＰＲＯＭ（electrically erasable programmable read-only memory、電気的消去可能ピーロム）の市場は日増しに増大しつつある。ＥＥＰＲＯＭが応用される領域には、デジタルカメラのメモリー、携帯電話、ビデオゲーム機、パーソナルデジタルアシスタント（ＰＤＡ）のメモリー、留守番電話装置、プログラマブル集積回路などの例がある。ＥＥＰＲＯＭは一種の不揮発性メモリーであり、トランジスターまたはメモリーセルの閾値電圧を変えることによりそれに対応したゲートチャンネルの開閉を制御することによって、電源が切れたときにもメモリーに貯蔵されたデータが消去されないようにデータを記憶するものである。
【０００３】
従来のＥＥＰＲＯＭ技術は一般にスタックゲート技術を利用する。そのうち基板に形成されるメモリーセルはドレイン電極と、ソース電極と、スタックゲートとを含み、該スタックゲートは一般にフローティングゲートと、コントロールゲートとを含み、該フローティングゲートと該基板との間、並びに該コントロールゲートと該フローティングゲートとの間は二酸化膜により分離される。かかるスタックゲート技術を利用するＥＥＰＲＯＭの操作原理は、高レベル電圧をコントロールゲートに印加し、ＦＮトンネルまたはホットエレクトロン注入を利用してフローティングゲートに保存される電子の数量を変え、進んでフローティングゲートの閾値電圧を変えることによってデータを記憶する。
【０００４】
しかし前述のスタックゲート技術を利用するＥＥＰＲＯＭのメモリーセルは、その構造が極めて複雑であるため、標準ＣＭＯＳ製作工程により製作されることができず、より複雑な製作工程を利用しなければならなく、製作コストを高める。そのため、従来の技術は他に単一ポリのメモリーセル構造を掲げている（R. Kazerounian and B. Eitann, “A single-poly EPROM for custom CMOSlogic applications”, IEEE Custom Integrated Circuits Conference, p. 59-62, 1986）。図１を参照してください。図１は従来の単一ポリメモリーセル１０を表わす側面断面図である。メモリーセル１０は基板１２に形成され、Ｎ型ウェル１４をフローティングゲート１６のカップリングゲートとし、該カップリングゲートを通して高レベル電圧（例えば９Ｖ〜１２Ｖ）をフローティングゲート１６にカップリングし、進んでフローティングゲート１６の下方における基板１２にチャンネルホットエレクトロンを形成し、該チャンネルホットエレクトロンをフローティングゲート１６に注入することによってフローティングゲート１６の閾値電圧を変え、メモリーセル１０をプログラムする。かかる単一ポリ構造は簡単であるため、標準ＣＭＯＳ製作工程を利用して製作されることができ、前述のスタックゲートを利用するメモリーセルの製作コストを低くすることができる。
【０００５】
しかし前述の従来の単一ポリメモリーセル１０は依然として重大な欠点がある。それはこそ高レベル電圧をフローティングゲート１６にカップリングする大面積のＮ型ウェル１４を利用しなければならなく、Ｎ型ウェル１４の面積は一般にメモリーセル１０におけるその他の部分の面積の十倍ないし数十倍の大きさにあたる。かかる特徴は単一ポリメモリーセル１０に基づくメモリーの体積を縮小させることができず、メモリーの製作に対して看過できない欠点がある。
【０００６】
【発明が解決しようとする課題】
この発明は前述の従来の単一ポリメモリーセルの面積が過大である問題を解決するため、単一ポリ技術を利用し、データを保存するフローティングゲートとフローティングドープ領域を設ける電気的消去可能プログラマブルロジックデバイスを提供することを課題とする。
【０００７】
【課題を解決するための手段】
この発明はメモリーセルとされる電気的消去可能プログラマブルロジックデバイスを提供するものであり、該電気的消去可能プログラマブルロジックデバイスはＰ型基板と、該Ｐ型基板における第一Ｎ型ドープ領域と、該Ｐ型基板の上方において該第一Ｎ型ドープ領域と隣接し、フローティング状態であり該電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、該Ｐ型基板において該第一ゲートと隣接してフローティング状態である第二Ｎ型ドープ領域と、該Ｐ型基板の上方において該第二Ｎ型ドープ領域と隣接する該電気的消去可能プログラマブルロジックデバイスのコントロールゲートにあたる第二ゲートと、該Ｐ型基板において該第二ゲートと隣接する第三Ｎ型ドープ領域とを含んでなる。
【０００８】
この発明による電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧を変え、該ロジックデバイスに貯蔵されるデータを変える。
【０００９】
【発明の実施の形態】
この発明は標準ＣＭＯＳ製作工程を利用して製造することができ、付加フローティングゲート面積が必要でなく小型化された電気的消去可能プログラマブルロジックデバイスを提供するものである。該電気的消去可能プログラマブルロジックデバイスはＰ型基板と、該Ｐ型ウェルにおける第一Ｎ型ドープ領域と、該Ｐ型基板の上方において該第一Ｎ型ドープ領域と隣接し、フローティング状態であり該電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、該Ｐ型基板において該第一ゲートと隣接してフローティング状態である第二Ｎ型ドープ領域と、該Ｐ型基板の上方において該第二Ｎ型ドープ領域と隣接する該電気的消去可能プログラマブルロジックデバイスのコントロールゲートにあたる第二ゲートと、該Ｐ型基板において該第二ゲートと隣接する第三Ｎ型ドープ領域とを含んでなる。電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧を変え、該ロジックデバイスに貯蔵されるデータを変える。
【００１０】
かかる電気的消去可能プログラマブルロジックデバイスの特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１１】
（第１の実施例）
図２はこの発明の第１の実施例による電気的消去可能プログラマブルロジックデバイス５０の正面断面図である。電気的消去可能プログラマブルロジックデバイス５０はＰ型基板５２と、Ｐ型ウェル５２における第一Ｎ型ドープ領域５４と、Ｐ型基板５２の上方において第一Ｎ型ドープ領域５４と隣接し、フローティング状態であり、電気的消去可能プログラマブルロジックデバイス５０のフローティングゲートにあたって電気的消去可能プログラマブルロジックデバイス５０の不揮発性データを保存する第一ゲート５６と、Ｐ型基板５２において第一ゲート５６と隣接する第二Ｎ型ドープ領域５８ａと、Ｐ型基板５２において第二Ｎ型ドープ領域５８ａと電気的に接続する第三Ｎ型ドープ領域５８ｂと、電気的消去可能プログラマブルロジックデバイス５０のコントロールゲートにあたってＰ型基板５２の上方において第三Ｎ型ドープ領域５８ｂと隣接する第二ゲート６０と、Ｐ型基板５２において該第二ゲート６０と隣接する第四Ｎ型ドープ領域６２とを含んでなる。この発明の属する技術の分野における通常の知識を有する者に周知されるように、第一ゲート（即ちフローティングゲート）５６及び第二ゲート（即ちコントロールゲート）６０は一般にそれぞれ第一酸化膜６４と第二酸化膜６６とを含む。図２が示すように、第一酸化膜６４と第二酸化膜６６とはフローティングゲート５６及びコントロールゲート６０の底部にあり、該両ゲートをＰ型基板５２と分離し、該両ゲートがＰ型基板５２との直接接触により導通することを防ぐ。第二Ｎ型ドープ領域５８ａと第三Ｎ型ドープ領域５８ｂとの電気的接続にはさまざまな応用を利用でき、図２においては金属導線６８を利用して接続する。
【００１２】
（第２の実施例）
図３はこの発明の第２の実施例による電気的消去可能プログラマブルロジックデバイス２０の正面断面図である。注意すべき点は、図３における電気的消去可能プログラマブルロジックデバイス２０は、図２における電気的消去可能プログラマブルロジックデバイス５０の第二Ｎ型ドープ領域５８ａと第三Ｎ型ドープ領域５８ｂとを共用して単一のＮ型ドープ領域を形成する。電気的消去可能プログラマブルロジックデバイス２０はＰ型基板２２と、Ｐ型ウェル２２における第一Ｎ型ドープ領域２４と、Ｐ型基板２２の上方において第一Ｎ型ドープ領域２４と隣接し、フローティング状態であり、電気的消去可能プログラマブルロジックデバイス２０のフローティングゲートにあたって電気的消去可能プログラマブルロジックデバイス２０の不揮発性データを保存する第一ゲート２６と、Ｐ型基板２２において第一ゲート２６と隣接する第二Ｎ型ドープ領域２８と、電気的消去可能プログラマブルロジックデバイス２０のコントロールゲートにあたってＰ型基板２２の上方において第二Ｎ型ドープ領域２８と隣接する第二ゲート３０と、Ｐ型基板２２において第二ゲート３０と隣接する第三Ｎ型ドープ領域３２とを含んでなる。この発明の属する技術の分野における通常の知識を有する者に周知されるように、第一ゲート（即ちフローティングゲート）２６及び第二ゲート（即ちコントロールゲート）３０は一般にそれぞれ第一酸化膜３４と第二酸化膜３６とを含む。図３が示すように、第一酸化膜３４と第二酸化膜３６とはフローティングゲート２６及びコントロールゲート３０の底部にあり、該両ゲートをＰ型基板２２と分離し、該両ゲートがＰ型基板２２との直接接触により導通することを防ぐ。
【００１３】
図４はこの発明による電気的消去可能プログラマブルロジックデバイス２０がメモリー４０におけるアレイ方式配列を表わす説明図であり、図５は図４におけるメモリー４０のレイアウトを表わす説明図である。図４におけるメモリー４０はその応用によってＥＥＰＲＯＭまたはＯＴＰメモリー（ワンタイムプログラマブルメモリー）として使われることが可能である。メモリー４０はＥＥＰＲＯＭである場合、読み出し、プログラミング、消去の動作を行うことができ、メモリー４０はＯＴＰメモリーである場合、読み出しとプログラミングの機能しか具えない。図４が示すように、メモリー４０は複数の電気的消去可能プログラマブルロジックデバイス２０（図４において破線に囲まれる部分）を含み、複数の電気的消去可能プログラマブルロジックデバイス２０は複数の列（column）と複数の行（row）からなるアレイ方式で配列される。この実施例において、隣り合った列にあるロジックデバイス２０は鏡面対称方式により配列される。例えば、仮にそのうち一列のロジックデバイス２０は第一Ｎ型ドープ領域２４が左側に、第三Ｎ型ドープ領域３２を右側に配列する場合（図３におけるロジックデバイス２０と同じ）、その左側にある一列のロジックデバイス２０及びその右側にある一列のロジックデバイス２０はすべて、同じく第三Ｎ型ドープ領域３２が左側に、第一Ｎ型ドープ領域２４を右側に配列する。
【００１４】
この実施例において、メモリー４０の接続方式は以下の通りである。同一の列におけるロジックデバイス２０の第二ゲート（即ちコントロールゲート）３０はすべて相互に電気的に接続し、ワードラインＷＬに接続する。同一の列におけるロジックデバイス２０の第三Ｎ型ドープ領域３２はすべて相互に電気的に接続し、ソースラインＳＬに接続する。同一の行におけるロジックデバイス２０の第一Ｎ型ドープ領域２４はすべて相互に電気的に接続し、ビットラインＢＬに接続する。図４が示すように、メモリー４０におけるメモリーセルにあたる各ロジックデバイス２０がアレイにおける位置により、ワードラインＷＬをＷＬ０、ＷＬ１、ＷＬ２、…、ＷＬＸに、ソースラインＳＬをＳＬ０、ＳＬ１、ＳＬ２、…、ＳＬＸに、ビットラインＢＬをＢＬ０、ＢＬ１、ＢＬ２、…、ＢＬＹに順番に番号をつけることができる。また、図５が示すように、前述隣り合った列にあるロジックデバイス２０が鏡面対称方式により配列されるため、同一の行にあるロジックデバイス２０はレイアウトにおいてその隣り合った二つの第一Ｎ型ドープ領域２４を共用することができ、また同一の行にあるロジックデバイス２０もレイアウトにおいてその隣り合った二つの第三Ｎ型ドープ領域３２を共用することができ、部分の空間を節約することができる。
【００１５】
説明の便宜を図るため、図４におけるメモリー４０にある一つのロジックデバイス２０を例にして、メモリーセルにあたるロジックデバイス２０の操作原理を説明する。前述の通りに、ロジックデバイス２０における第一ゲート２６はフローティング状態であり、即ち第一ゲート２６に入力される外部信号または外部電源が一切ないことであり、ロジックデバイス２０のフローティングゲートとして用いられる。フローティングゲート２６の機能は従来のスタックゲート技術を利用するメモリーセルにおけるフローティングゲートの機能に非常に類似しており、フローティングゲート２６に保存される電子の数量をフローティングゲート２６の閾値電圧を変えることによりデータを保存する。即ち、フローティングゲート２６が高閾値電圧にある場合と、フローティングゲート２６が低閾値電圧にある場合とにおいて、ロジックデバイス２０に保存される二進法デジタルデータが異なった値であることをそれぞれ代表する（論理値「０」または論理値「１」であることが可能）。いわゆる高閾値電圧とは、フローティングゲート２６がより多量の電子を保存するため、フローティングゲート２６の下方におけるＰ型基板２２において十分な電子を吸引しチャンネルを形成して第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８とを電気的に接続するには、フローティングゲート２６は相対的により高い電圧値を持たなければならないことである。同じく、いわゆる低閾値電圧とは、フローティングゲート２６がより多量のホールを保存するため、フローティングゲート２６の下方におけるＰ型基板２２において十分な電子を吸引しチャンネルを形成して第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８とを電気的に接続するには、フローティングゲート２６は相対的により低い電圧値を持つのみでよい。この実施例の次の説明において、フローティングゲート２６が高閾値電圧状態であることをロジックデバイス２０が論理値「０」を保存することに、フローティングゲート２６が低閾値電圧状態であることをロジックデバイス２０が論理値「１」を保存することに決めるのを例にするが、以上の設計と反対する定義もこの発明の範囲に属する。
【００１６】
図６はこの発明による電気的消去可能プログラマブルロジックデバイス２０のフローティングゲート２６のゲート電流がフローティングゲート２６に対する電圧の分布を表わす説明図である。そのうち横軸はフローティングゲート２６の電圧であり、縦軸はフローティングゲート２６のゲート電流である。注意すべき点は、図６が示すフローティングゲート２６のゲート電流は、該チャンネル電流の絶対値のみ表わして流動方向を表わさず、異なった区間においてＣＨＨと表示するのはチャンネルホットホールにより発生されるゲート電流であり、ＣＨＥと表示するのはチャンネルホットエレクトロンにより発生されるゲート電流であることにある。図示から見られるように、フローティングゲート２６の電圧値が増大する（例えば−３Ｖから７Ｖまで）過程において、まずＣＨＨと表示される区間が現れてチャンネルホットホール現象が顕著になることを示し、続いてＣＨＥと表示される区間が現れてチャンネルホットエレクトロン現象が顕著になることを示す。かかるチャンネルホットホール及びチャンネルホットエレクトロンにより形成されるゲート電流現象とは、フローティングゲート２６とコントロールゲート３０が同時に導通される場合、電子は導通されるフローティングゲート２６とコントロールゲート３０との下方におけるチャンネルを通して第三Ｎ型ドープ領域３２と第一Ｎ型ドープ領域２４との間に流動し、これらの電子の一部分は第一Ｎ型ドープ領域２４とＰ型基板２２とのＰＮ接合部においてエレクトロンホールペアを衝突により形成し、該エレクトロンホールペアはそれぞれの電圧レベル状態によりフローティングゲート２６及びＰ型基板２２に流入し、該ゲート電流を発生することである。
【００１７】
この発明によるロジックデバイス２０のフローティングゲート２６はフローティング状態であるため、それにおいて発生した電圧レベルは第一Ｎ型ドープ領域２４（即ちビットラインＢＬ）と、Ｐ型基板２２と、第二Ｎ型ドープ領域２８との電圧レベルにより一定の比例でカップリングして得るものである。即ち、仮にビットラインＢＬの電圧はＶＢＬに、Ｐ型基板２２の電圧はＶＰＳに、第二Ｎ型ドープ領域２８の電圧はＶＸにすれば、フローティングゲートの電圧レベルＶＦＧは以下のような関係式で表わすことができる。
【００１８】
ＶＦＧ ＝ α１ＶＢＬ ＋α２ＶＰＳ ＋ α３ＶＸ
そのうちα１と、α２と、α３とはそれぞれ相違する加重値である。また、この発明によるロジックデバイス２０の第二Ｎ型ドープ領域２８もフローティング状態であるため、その電圧レベルはコントロールゲート３０（即ちワードラインＷＬ）の電圧レベルＶＳＧを利用してその下方におけるチャンネルの電気抵抗を制御し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）の電圧レベルＶＳＬが第二Ｎ型ドープ領域２８にカップリングされる程度を決定する。この実施例において、この発明によるロジックデバイス２０のプログラミング操作及び消去操作は、前述のＶＢＬ、ＶＰＳ 、ＶＳＬなどのパラメーターを固定し、ＶＳＧの電圧値のみを変えることによりフローティングゲート２６の電圧レベルＶＦＧを前述ＣＨＨまたはＣＨＥの区間に維持し、即ちフローティングゲート２６の閾値電圧を変える。
【００１９】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０に読み出しの操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）の電圧レベルを第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）の電圧レベルより予定値（一般にコントロールゲート３０の閾値電圧にあたる）を超えさせ、コントロールゲート３０の下方におけるＰ型基板２２においてチャンネルを形成して第二Ｎ型ドープ領域２８と第三Ｎ型ドープ領域３２を導通する。この実施例において、コントロールゲート３０にワードラインＷＬを通して１.８Ｖが入力され、第三Ｎ型ドープ領域３２にソースラインＳＬを通して１Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０のコントロールゲート３０及び第三Ｎ型ドープ領域３２に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「０」であれば、第一Ｎ型ドープ領域２４とフローティングゲート２６との間の電位差と、第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８との間の電位差とはフローティングゲート２６の下方におけるチャンネルを導通することができないため、センス増幅器（図に示されない）はビットラインＢＬから論理値「０」を読み取る。逆に、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「１」であれば、第一Ｎ型ドープ領域２４とフローティングゲート２６との間の電位差と、第一Ｎ型ドープ領域２４と第二Ｎ型ドープ領域２８との間の電位差とはフローティングゲート２６の下方におけるチャンネルを導通することができるため、センス増幅器（図に示されない）はビットラインＢＬから論理値「１」を読み取る。注意すべき点は、前述のセンス増幅器はさまざまな需要と電圧レベルに対応して設計されうる。
【００２０】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０にプログラミングの操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を高電位に電気的に接続し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）に予定の電圧を印加してフローティングゲート２６の下方におけるＰ型基板２２においてチャンネルホットホールを形成する。該予定の電圧値はチャンネルホットホールの形成を確保するために図６におけるＣＨＨ区間内に維持される。この実施例において、第一Ｎ型ドープ領域２４にビットラインＢＬを通して８Ｖが入力され、コントロールゲート３０にワードラインＷＬを通して４Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０の第一Ｎ型ドープ領域２４及びコントロールゲート３０に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は高閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「０」であれば、フローティングゲート２６はより多量の電子を保存するため、フローティングゲート２６はその下方におけるＰ型基板２２において形成されるチャンネルホットホールを、フローティングゲート２６がより多量のホールを保存するようになるまで引き続き吸引する。フローティングゲート２６はこの過程を通して低閾値状態に変換され、即ちロジックデバイス２０が保存するデータは論理値「１」にプログラミングされる。フローティングゲート２６が低閾値状態であり、即ちロジックデバイス２０が保存するデータが論理値「１」である場合、フローティングゲート２６はもとよりより多量のホールを保存するため、チャンネルホットホールの存在によって変えられず、即ちロジックデバイス２０が保存するデータが論理値「１」として維持される。
【００２１】
メモリー４０がメモリーセルにあたる選ばれたロジックデバイス２０に消去の操作をしようとする場合、第一Ｎ型ドープ領域２４（ビットラインＢＬ）を高電位に電気的に接続し、第三Ｎ型ドープ領域３２（即ちソースラインＳＬ）を接地させ、コントロールゲート３０（即ちワードラインＷＬ）に予定の電圧を印加してフローティングゲート２６の下方におけるＰ型基板２２においてチャンネルホットエレクトロンを形成する。該予定の電圧値はチャンネルホットエレクトロンの形成を確保するために図６におけるＣＨＥ区間内に維持される。この実施例において、第一Ｎ型ドープ領域２４にビットラインＢＬを通して８Ｖが入力され、コントロールゲート３０にワードラインＷＬを通して１Ｖが入力される。注意すべき点は、その他の選ばれないロジックデバイス２０の第一Ｎ型ドープ領域２４及びコントロールゲート３０に０Ｖが入力されることである。この場合、仮にフローティングゲート２６は低閾値電圧状態であれば、即ちロジックデバイス２０に保存されるデータは論理値「１」であれば、フローティングゲート２６はより多量のホールを保存するため、フローティングゲート２６はその下方におけるＰ型基板２２において形成されるチャンネルホットエレクトロンを、フローティングゲート２６がより多量の電子を保存するようになるまで引き続き吸引する。フローティングゲート２６はこの過程を通して高閾値状態に変換され、即ちロジックデバイス２０が保存するデータは論理値「０」に消去される。フローティングゲート２６が高閾値状態であり、即ちロジックデバイス２０が保存するデータが論理値「０」である場合、フローティングゲート２６はもとよりより多量の電子を保存するため、チャンネルホットエレクトロンの存在によって変えられず、即ちロジックデバイス２０が保存するデータが論理値「０」として維持される。
【００２２】
【発明の効果】
従来の技術と比べ、この発明による電気的消去可能プログラマブルロジックデバイスは第二ゲートを利用して第二Ｎ型ドープ領域の電圧レベルを制御し、進んで第一ゲートの電圧レベルを制御して該第一ゲートの下方にあるＰ型基板においてチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、続いて該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して該第一ゲートの閾値電圧値を変えることによって、該ロジックデバイスに保存されるデータを変える。ゆえに、この発明による電気的消去可能プログラマブルロジックデバイスは大面積をもってＮ型ウェルの単一ポリメモリーセルをカップリングする従来の技術と異なり、コストを低減して体積を縮小する長所を持つ。
【図面の簡単な説明】
【図１】 従来の単一ポリメモリーセルを表わす側面断面図である。
【図２】 この発明の第１の実施例による電気的消去可能プログラマブルロジックデバイスの正面断面図である。
【図３】 この発明の第２の実施例による電気的消去可能プログラマブルロジックデバイスの正面断面図である。
【図４】 この発明による電気的消去可能プログラマブルロジックデバイスのメモリー４０におけるアレイ方式配列を表わす説明図である。
【図５】 図４におけるメモリーのレイアウトを表わす説明図である。
【図６】 この発明による電気的消去可能プログラマブルロジックデバイスのフローティングゲートのゲート電流のフローティングゲートに対する電圧の分布を表わす説明図である。
【符号の説明】
１０ メモリーセル
１２、２２、５２ 基板
１４ Ｎ型ウェル
１６、２６、５６ フローティングゲート
２０、５０ ロジックデバイス
２４、２８、３２、５４、５８ａ、５８ｂ、６２
Ｎ型ドープ領域
３０、６０ コントロールゲート
３４、３６、６４、６６ 酸化膜
４０ メモリー
６８ 金属導線
Claims (30)
- メモリーのメモリーセルとして使われる電気的消去可能プログラマブルロジックデバイスであって、
Ｐ型基板と、
上記Ｐ型基板における第一Ｎ型ドープ領域と、
上記Ｐ型基板の上方において上記第一Ｎ型ドープ領域と隣接し、フローティング状態をもち、上記電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、
上記Ｐ型基板において上記第一ゲートと隣接する第二Ｎ型ドープ領域と、
上記Ｐ型基板において上記第二Ｎ型ドープ領域と電気的に接続する第三Ｎ型ドープ領域と、
上記電気的消去可能プログラマブルロジックユニットのコントロールゲートであって、上記Ｐ型基板の上方において上記第三Ｎ型ドープ領域と隣接する第二ゲートと、
上記Ｐ型基板において上記第二ゲートと隣接する第四Ｎ型ドープ領域とを含んでなることを特徴とする電気的消去可能プログラマブルロジックデバイス。 - 上記第一ゲートは、その底部に、上記Ｐ型基板と上記第一ゲートとを隔離するための第一酸化膜を含んでなることを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記第二ゲートは、その底部に、上記Ｐ型基板と上記第二ゲートとを隔離するための第二酸化膜を含んでなることを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーが、ＥＥＰＲＯＭであることを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーが、ワンタイムプログラマブルメモリーであることを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーのメモリーセルとして使われる上記複数の電気的消去可能プログラマブルロジックデバイスが、アレイの方式に配列されることを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、同一列における上記電気的消去可能プログラマブルロジックデバイスの第二ゲートは、互いに電気的に接続してワードラインに接続し、同一列における上記電気的消去可能プログラマブルロジックデバイスの第四Ｎ型ドープ領域は、互いに電気的に接続してソースラインに接続することを特徴とする請求項６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、鏡面対称の方式に配置されることを特徴とする請求項６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記同一行における隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、その隣り合った二つの第一Ｎ型ドープ領域を共用し、上記共用される二つの第一Ｎ型ドープ領域はビットラインと電気的に接続することを特徴とする請求項８記載の電気的消去可能プログラマブルロジックデバイス。
- 上記同一行における隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、その隣り合った二つの第四Ｎ型ドープ領域を共用し、上記共用される二つの第四Ｎ型ドープ領域はソースラインと電気的に接続することを特徴とする請求項８記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、同一行における上記電気的消去可能プログラマブルロジックデバイスの第一Ｎ型ドープ領域は、互いに電気的に接続してビットラインに接続することを特徴とする請求項６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記第一ゲートが高閾値電圧状態において、上記メモリーセルは論理値「０」を保存し、上記第一ゲートが低閾値電圧状態において、上記メモリーセルは論理値「１」を保存することを特徴とする請求項１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対して読み出し動作を実行する場合、上記第一Ｎ型ドープ領域は接地であり、上記第二ゲートの電圧レベルは上記第四Ｎ型ドープ領域の電圧レベルより所定値を超え、上記第二ゲートの下方におけるＰ型基板にチャンネルを形成させ、第三Ｎ型ドープ領域と第四Ｎ型ドープ領域とを導通させることを特徴とする請求項１２記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対してプログラム動作を実行する場合、上記第一Ｎ型ドープ領域は高電圧レベルに電気的に接続し、上記第四Ｎ型ドープ領域は接地であり、上記第二ゲートには電圧が印加され、上記第一ゲートの下方におけるＰ型基板にチャンネルホットホールを形成させ、上記第一ゲートをプログラムすることを特徴とする請求項１２記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対して消去動作を実行する場合、上記第一Ｎ型ドープ領域は高電圧レベルに電気的に接続し、上記第四Ｎ型ドープ領域は接地であり、上記第二ゲートには電圧が印加され、上記第一ゲートの下方におけるＰ型基板にチャンネルホットエレクトロンを形成させ、上記第一ゲートを消去することを特徴とする請求項１２記載の電気的消去可能プログラマブルロジックデバイス。
- メモリーのメモリーセルとして使われる電気的消去可能プログラマブルロジックデバイスにおいて、
Ｐ型基板と、
上記Ｐ型基板における第一Ｎ型ドープ領域と、
上記Ｐ型基板の上方において上記第一Ｎ型ドープ領域と隣接し、フローティング状態をもち、上記電気的消去可能プログラマブルロジックデバイスのデータを保存する第一ゲートと、
上記Ｐ型基板において上記第一ゲートと隣接する第二Ｎ型ドープ領域と、
上記電気的消去可能プログラマブルロジックユニットのコントロールゲートであって、上記Ｐ型基板の上方において上記第二Ｎ型ドープ領域と隣接する第二ゲートと、
上記Ｐ型基板において上記第二ゲートと電気的に接続する第三Ｎ型ドープ領域とを含んでなることを特徴とする電気的消去可能プログラマブルロジックデバイス。 - 上記第一ゲートは、その底部に、上記Ｐ型基板と上記第一ゲートとを隔離するための第一酸化膜を含んでなることを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記第二ゲートは、その底部に、上記Ｐ型基板と上記第二ゲートとを隔離するための第二酸化膜を含んでなることを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーが、ＥＥＰＲＯＭであることを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーが、ワンタイムプログラマブルメモリーであることを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーのメモリーセルとして使われる上記複数の電気的消去可能プログラマブルロジックデバイスが、アレイの方式に配列されることを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、同一列における上記電気的消去可能プログラマブルロジックデバイスの第二ゲートは、互いに電気的に接続してワードラインに接続し、同一列における上記電気的消去可能プログラマブルロジックデバイスの第三Ｎ型ドープ領域は、互いに電気的に接続してソースラインに接続することを特徴とする請求項２１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、鏡面対称の方式に配置されることを特徴とする請求項２１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記同一行における隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、その隣り合った二つの第一Ｎ型ドープ領域を共用し、上記共用される二つの第一Ｎ型ドープ領域はビットラインと電気的に接続することを特徴とする請求項２３記載の電気的消去可能プログラマブルロジックデバイス。
- 上記同一行における隣り合った二列の電気的消去可能プログラマブルロジックデバイスは、その隣り合った二つの第三Ｎ型ドープ領域を共用し、上記共用される二つの第三Ｎ型ドープ領域はソースラインと電気的に接続することを特徴とする請求項２３記載の電気的消去可能プログラマブルロジックデバイス。
- 上記アレイの方式に配列される複数の電気的消去可能プログラマブルロジックデバイスにおいて、同一行における上記電気的消去可能プログラマブルロジックデバイスの第一Ｎ型ドープ領域は、互いに電気的に接続してビットラインに接続することを特徴とする請求項２１記載の電気的消去可能プログラマブルロジックデバイス。
- 上記第一ゲートが高閾値電圧状態において、上記メモリーセルは論理値「０」を保存し、上記第一ゲートが低閾値電圧状態において、上記メモリーセルは論理値「１」を保存することを特徴とする請求項１６記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対して読み出し動作を実行する場合、上記第一Ｎ型ドープ領域は接地であり、上記第二ゲートの電圧レベルは上記第三Ｎ型ドープ領域の電圧レベルより所定値を超え、上記第二ゲートの下方におけるＰ型基板にチャンネルを形成させ、第二Ｎ型ドープ領域と第三Ｎ型ドープ領域とを導通させることを特徴とする請求項２７記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対してプログラム動作を実行する場合、上記第一Ｎ型ドープ領域は高電圧レベルに電気的に接続し、上記第三Ｎ型ドープ領域は接地であり、上記第二ゲートには電圧が印加され、上記第一ゲートの下方におけるＰ型基板にチャンネルホットホールを形成させ、上記第一ゲートをプログラムすることを特徴とする請求項２７記載の電気的消去可能プログラマブルロジックデバイス。
- 上記メモリーセルに対して消去動作を実行する場合、上記第一Ｎ型ドープ領域は高電圧レベルに電気的に接続し、上記第三Ｎ型ドープ領域は接地であり、上記第二ゲートには電圧が印加され、上記第一ゲートの下方におけるＰ型基板にチャンネルホットエレクトロンを形成させ、上記第一ゲートを消去することを特徴とする請求項２７記載の電気的消去可能プログラマブルロジックデバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/248,282 US6819594B2 (en) | 2003-01-06 | 2003-01-06 | Electrically erasable programmable logic device |
| JP2003043845A JP3883122B2 (ja) | 2003-01-06 | 2003-02-21 | 電気的消去可能プログラマブルロジックデバイス |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/248,282 US6819594B2 (en) | 2003-01-06 | 2003-01-06 | Electrically erasable programmable logic device |
| JP2003043845A JP3883122B2 (ja) | 2003-01-06 | 2003-02-21 | 電気的消去可能プログラマブルロジックデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253686A JP2004253686A (ja) | 2004-09-09 |
| JP3883122B2 true JP3883122B2 (ja) | 2007-02-21 |
Family
ID=33301657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003043845A Expired - Fee Related JP3883122B2 (ja) | 2003-01-06 | 2003-02-21 | 電気的消去可能プログラマブルロジックデバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819594B2 (ja) |
| JP (1) | JP3883122B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098499B2 (en) * | 2004-08-16 | 2006-08-29 | Chih-Hsin Wang | Electrically alterable non-volatile memory cell |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US7894257B1 (en) | 2007-09-20 | 2011-02-22 | Venkatraman Prabhakar | Low voltage low cost non-volatile memory |
| US9608081B2 (en) | 2013-06-27 | 2017-03-28 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
| US9406764B2 (en) | 2013-06-27 | 2016-08-02 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
| US9818867B2 (en) | 2013-06-27 | 2017-11-14 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
| US9515152B2 (en) | 2013-06-27 | 2016-12-06 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
| US9362374B2 (en) | 2013-06-27 | 2016-06-07 | Globalfoundries Singapore Pte. Ltd. | Simple and cost-free MTP structure |
| US10192875B2 (en) | 2014-10-14 | 2019-01-29 | Ememory Technology Inc. | Non-volatile memory with protective stress gate |
| US9362001B2 (en) * | 2014-10-14 | 2016-06-07 | Ememory Technology Inc. | Memory cell capable of operating under low voltage conditions |
| KR101771819B1 (ko) | 2015-12-18 | 2017-09-06 | 매그나칩 반도체 유한회사 | Otp 비휘발성 메모리 소자 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413652B1 (ko) * | 1995-09-11 | 2004-05-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체기억장치및그구동방법 |
| JP3378879B2 (ja) * | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
| US6365455B1 (en) * | 1998-06-05 | 2002-04-02 | Mosel Vitelic, Inc. | Flash memory process using polysilicon spacers |
| US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| KR100298586B1 (ko) * | 1999-07-13 | 2001-11-01 | 윤종용 | 비휘발성 메모리 소자 |
-
2003
- 2003-01-06 US US10/248,282 patent/US6819594B2/en not_active Expired - Lifetime
- 2003-02-21 JP JP2003043845A patent/JP3883122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6819594B2 (en) | 2004-11-16 |
| US20040130950A1 (en) | 2004-07-08 |
| JP2004253686A (ja) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6920067B2 (en) | Integrated circuit embedded with single-poly non-volatile memory | |
| CN101106134B (zh) | 存储器晶胞、集成电路 | |
| KR100355662B1 (ko) | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 | |
| US6711064B2 (en) | Single-poly EEPROM | |
| CN100490152C (zh) | 非挥发性存储单元以及相关操作方法 | |
| US7679963B2 (en) | Integrated circuit having a drive circuit | |
| US6914825B2 (en) | Semiconductor memory device having improved data retention | |
| JPH05211338A (ja) | 不揮発性半導体装置 | |
| US7355893B2 (en) | Semiconductor memory device and method for writing to semiconductor memory device | |
| US6617637B1 (en) | Electrically erasable programmable logic device | |
| JP2009267185A (ja) | 不揮発性半導体記憶装置 | |
| JP3883122B2 (ja) | 電気的消去可能プログラマブルロジックデバイス | |
| KR100295794B1 (ko) | 대용량및고속소거에적합한반도체메모리장치 | |
| US6842374B2 (en) | Method for operating N-channel electrically erasable programmable logic device | |
| JP2007335717A (ja) | 不揮発性メモリ及びその製造方法 | |
| JP6276447B1 (ja) | 不揮発性半導体記憶装置 | |
| TWI690927B (zh) | 非揮發性記憶體裝置和程式化其之方法 | |
| CN110021606B (zh) | 单层多晶硅非挥发性内存单元 | |
| US6459615B1 (en) | Non-volatile memory cell array with shared erase device | |
| TWI694590B (zh) | 單層多晶矽非揮發性記憶體單元 | |
| US20060216887A1 (en) | The memory cell and cell array for embedded system | |
| JP3467479B2 (ja) | 不揮発性半導体記憶装置 | |
| US8199578B2 (en) | Single polysilicon layer non-volatile memory and operating method thereof | |
| CN1260823C (zh) | 电擦除式可编程逻辑元件 | |
| US20050219913A1 (en) | Non-volatile memory array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |