KR100903842B1

KR100903842B1 - 프로브의 제조 방법

Info

Publication number: KR100903842B1
Application number: KR1020077008447A
Authority: KR
Inventors: 도모히사 호시노; 요시키 야마니시; 히로유키 하시모토
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2004-10-22
Filing date: 2005-10-20
Publication date: 2009-06-25
Also published as: WO2006043645A1; CN100580457C; KR20070050991A; CN101023363A; TW200628801A; US7692434B2; TWI280369B; US20080001102A1; JP2006119024A

Abstract

프로브 니들(20)은 캔틸레버(21)와, 기둥 형상부(22)와, 꼭대기부(23)를 포함하고, 기둥 형상부(22)는 캔틸레버(21)의 일단에, 외팔보식으로 지지되도록 형성되어 있고, 기둥 형상부(22)의 선단에 꼭대기부(23)가 형성되어 있다. 기둥 형상부(22)의 높이가 꼭대기부(23)의 높이보다도 높게 형성되며, 기둥 형상부(22)와 꼭대기부(23)의 높이가 폭에 비해 2배 이상이 되도록 선택되고 있다.

Description

프로브의 제조 방법{METHOD OF MANUFACTURING PROBE}

본 발명은 프로브 및 그 제조 방법, 예컨대, 반도체 웨이퍼의 전기적 특성 검사를 행할 때에 이용되는 프로브 및 그 제조 방법에 관한 것이다.

예컨대, 반도체 웨이퍼에 다수 형성된 메모리 회로나 논리 회로 등의 IC 칩의 전기적 특성 검사를 행하기 위해, 콘택터로서 예컨대, 특허 공개 제2000-055936호 공보에 기재되어 있는 바와 같은 프로브 카드가 이용되고 있다. 이 프로브 카드는 검사 시에 웨이퍼의 전극 패드와 접촉된 경우에, 시험 장치인 테스터와 IC 칩 사이에서 검사 신호의 수수(授受)를 중계하는 역할을 수행하고 있다.

이 프로브 카드는 예컨대 IC 칩 상에 형성된 복수의 전극 패드에 대응한 복수의 프로브 니들을 갖고, 각 프로브 니들과 각 전극 패드를 각각 전기적으로 접촉시켜 IC 칩의 검사를 행하도록 하고 있다. 프로브 니들은 전극 패드에 접촉하는 꼭대기부와, 탄성 부재로 이루어지는 캔틸레버를 포함한다.

도 6a∼도 6h는 프로브 니들의 제조 프로세스를 도시한 도면이며, 도 7은 도 6a∼도 6h의 제조 프로세스로 형성된 프로브 니들의 외관 사시도이다. 도 6a∼도 6h 및 도 7을 참조하여, 종래의 프로브 니들에 대해 설명한다.

도 6a에 도시하는 실리콘 기판(1)의 표면에, 도 6b에 도시한 바와 같이 실리 콘 산화막(2)을 형성한 후, 그 표면에 레지스트 막(3)을 형성한다. 도시하지 않는 포토마스크를 통해 노광한 후, 레지스트 막(3)을 현상 처리하고, 레지스트 막(3)에 사각형의 개구홈(4)을 형성한다. 개구(4) 부분의 실리콘 산화막(2)을 제거한 후, 실리콘 기판(1)에 이방성 웨트 에칭을 실시하여, 도 6c에 도시한 바와 같이 역사각 송곳대형의 홈(5)을 형성한 후, 도 6d에 도시한 바와 같이 레지스트 막(3)과 실리콘 산화막(2)을 제거한다.

또한, 도 6e에 도시한 바와 같이 실리콘 기판(1)의 표면 전체에 도금의 시드가 되는 티탄막(6)을 형성한다. 다음으로, 포토리소그래피 기술에 의해, 캔틸레버(8)에 상당하는 부분 및 홈(5)에 상당하는 부분을 제외하고 도 6f에 도시하는 희생층(7)을 형성하여, 도 6g에 도시한 바와 같이 희생층(7) 부분을 제외하고 캔틸레버(8)에 상당하는 부분과 홈(5)에, 예컨대 니켈 합금을 도금함으로써 퇴적하여, 도 6h에 도시한 바와 같이 희생층(7)을 제거하고, 프로브 니들의 꼭대기부인 역사각 송곳대(9)와 캔틸레버(8)를 형성한다.

도 6a∼도 6h에 도시하는 제조 공정에 의해 형성된 프로브는 도 7에 도시한 바와 같이 캔틸레버(8) 부분은 직방체의 형상으로, 예컨대 길이(l)가 200∼500 ㎛, 폭(W)이 60∼150 ㎛, 두께(T)가 10∼20 ㎛의 크기이며, 역사각 송곳대(9)인 꼭대기부는 높이(h)가 50∼100 ㎛이며, 선단의 평면 부분의 폭(Wt)은 10 ± 2 ㎛ 정도의 크기가 된다.

그런데, 최근에는 IC 칩의 집적도가 높아지고 있고, 전극 패드의 수도 증가하는 동시에 전극 패드의 배열 피치도 점점 좁아지고 있다. 이 때문에, 프로브 니 들도 폭을 좁게 하지 않으면, 인접하는 전극 패드에 접촉해 버리고, 전극 패드의 피치에 대응하지 않게 되고 있다. 그러나, 도 7에 도시한 프로브 니들의 꼭대기부가 되는 역사각 송곳대(9)는 그 폭을 작게 하고자 하면, 그 높이가 낮게 되어 버린다.

즉, 역사각 송곳대(9)는 도 6c에 도시한 바와 같이 홈(5)이 이방성 웨트 에칭으로 형성되기 때문에, 홈(5)의 지름을 작게 하면, 홈(5)의 깊이가 얕게 되어버리고, 홈(5)의 깊이를 깊게 한 경우에는, 지름을 크게 할 수 없고, 꼭대기부의 지름이 커져버려, 전극 패드의 피치가 좁게 되는 것에 대응할 수 없다.

이와 같이 역사각 송곳대(9)의 높이가 낮은 경우에는, 캔틸레버(8)가 전극 패드나 다른 소자에 접촉하거나, 역사각 송곳대(9)가 전극 패드에 적절하게 접촉할 수 없게 되는 등의 문제가 생긴다. 또한, 역사각 송곳대(9)가 낮으면 캔틸레버(8)가 휘어 전극 패드에 접촉해 버릴 우려도 생긴다.

그래서, 본 발명의 목적은 좁은 피치로 배열된 전극 패드에 확실하게 접촉할 수 있는 프로브 및 그 제조 방법을 제공하는 것이다.

본 발명은 프로브 기판에 외팔보식으로 지지되는 빔과, 이 빔의 선단부로부터 기립하게 연장되는 접촉자를 구비한 프로브에 있어서, 빔으로의 접속 개소가 되는 접촉자의 기부의 폭 치수를 W로 하고, 기부로부터 정점까지의 접촉자 높이 치수를 h로 했을 때, h/W≥ 2의 치수 관계가 성립하는 것을 특징으로 한다.

접촉자의 기부로부터 정점까지의 높이를 기부의 폭보다도 2배 이상으로 함으로써, 접촉자가 다른 소자에 접촉하거나 하지 않고, 좁은 피치로 배열된 전극 패드에 확실하게 접촉할 수 있다.

바람직하게는, 접촉자는 기부로부터 기립하게 연장되는 기둥 형상부와, 기둥 형상부의 선단으로부터 송곳형으로 연장되는 꼭대기부를 포함하며, 기둥 형상부의 높이는 송곳형 꼭대기부의 높이보다도 크다.

바람직하게는, 기둥 형상부는 그 전체 높이에 걸쳐 동일한 크기의 횡단면 형상을 갖고 있다. 동일한 횡단면 형상으로 함으로써 동일한 에칭 공정으로 기둥 형상부를 형성할 수 있기 때문에, 제조 공정을 간략화할 수 있다.

바람직하게는, 기둥 형상부는 기부측에 위치하여 상대적으로 큰 폭 치수를 갖는 대직경부와, 선단측에 위치하여 상대적으로 작은 폭 치수를 갖는 소직경부를 포함한다. 소직경부의 선단에 꼭대기부를 형성할 수 있으므로, 꼭대기부의 지름을 보다 작게 할 수 있다.

바람직하게는, 기둥 형상부의 선단부와, 송곳형 꼭대기부의 기부는 동일한 크기의 횡단면 형상을 갖고 있다. 동일한 횡단면 형상으로 함으로써 제조가 용이하게 된다.

바람직하게는, 접촉자의 기부의 폭 치수(W)는 100 ㎛ 이하이다.

본 발명의 다른 국면은, 기판의 주표면에 대해 이방성 드라이 에칭을 행하여 기둥 형상의 홈을 형성하는 공정과, 기둥 형상의 홈의 바닥부에 대해 이방성 웨트 에칭을 행하여 송곳형의 홈을 형성하는 공정과, 송곳형의 홈 및 기둥 형상의 홈에 금속을 매립하여 프로브의 접촉자를 형성하는 공정을 구비한다.

이러한 제조 공정을 채용함으로써, 프로브의 제조가 용이하게 된다.

바람직하게는, 기판은 제1 기판 재료의 층과 제2 기판 재료의 층을 에칭율이 다른 경계층을 통해 적층한 구조를 갖고 있고, 기둥 형상의 홈은 제1 기판 재료의 층에 형성되며, 송곳형의 홈은 제2 기판 재료의 층에 형성된다. 에칭율이 다른 경계층을 사용함으로써, 제1 기판 재료에 이방성 드라이 에칭을 행했을 때에 제2 기판 재료에 동일한 이방성 드라이 에칭이 되어 버리는 것을 저지할 수 있다.

바람직하게는, 경계층은 기둥 형상의 홈을 형성할 때에 에칭 스토퍼로서 기능한다.

바람직하게는, 접촉자를 형성하는 공정은 기둥 형상의 홈의 측벽과 송곳형의 홈의 바닥부에 도금용의 시드를 형성하고, 그 후 이 시드 위에 금속을 퇴적하는 것을 포함한다.

바람직하게는, 기둥 형상의 홈을 형성하는 공정은 기판의 주표면에 대해 이방성 드라이 에칭을 행하여 상대적으로 지름이 큰 대직경의 기둥 형상 홈을 형성하는 것과, 대직경의 기둥 형상 홈의 바닥부에 대해 이방성 드라이 에칭을 행하여 상대적으로 지름이 작은 소직경의 기둥 형상 홈을 형성하는 것을 포함한다.

바람직하게는, 소직경 기둥 형상 홈의 측벽과, 대직경 기둥 형상 홈의 측벽을 접속하는 부분에 대해, 이방성 웨트 에칭을 행하여 송곳형의 사면을 형성하는 공정을 더 구비한다.

본 발명에서는, 접촉자의 기부에서 정점까지의 높이를 기부의 폭보다도 2배 이상으로 함으로써, 접촉자가 다른 소자에 접촉하거나 하지 않고, 좁은 피치로 배열된 전극 패드에 확실하게 접촉할 수 있다. 더구나, 전극 패드가 좁은 피치로 복수열 배열되어 있어도, 그 배열에 대응하여 프로브를 프로브 카드에 배열할 수 있고, 배열의 자유도를 높게 할 수 있다. 또한, 빔이 휘어지더라도 접촉자의 높이를 높게 하고 있으므로, 빔이 전극 패드 등에 접촉해 버리는 것도 방지할 수 있다.

도 1은 본 발명의 일 실시형태에 있어서의 프로브 니들의 외관 사시도.

도 2a는 도 1에 도시한 프로브 니들을 확대 도시한 도면으로, 기둥 형상부와 꼭대기부의 정면도.

도 2b는 도 1에 도시한 프로브 니들을 확대 도시한 도면이며, 꼭대기부를 아래에서 본 도면.

도 3a는 프로브 니들의 꼭대기부의 단면을 정방형으로 형성한 예를 도시하는 도면.

도 3b는 프로브 니들의 꼭대기부의 단면을 삼각형으로 형성한 예를 도시하는 도면.

도 3c는 프로브 니들의 꼭대기부의 단면을 다각형으로 형성한 예를 도시하는 도면.

도 3d는 프로브 니들의 꼭대기부의 단면을 장방형으로 형성한 예를 도시하는 도면.

도 3e는 프로브 니들의 꼭대기부의 단면을 원형으로 형성한 예를 도시하는 도면.

도 4a는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 매립 절연층을 사이에 배치한 실리콘 기판 상에, NSG 막과 레지스트 막을 형성한 도면.

도 4b는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 실리콘 기판에 기둥 형상 홈을 형성한 도면.

도 4c는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상 홈의 매립 절연층을 드라이 에칭하여 실리콘 기판의 표면을 노출시킨 도면.

도 4d는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상 홈에 산화막을 형성한 도면.

도 4e는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상부의 바닥부에 NSG 막을 형성한 도면.

도 4f는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상부의 바닥부의 실리콘 기판을 노출시킨 도면.

도 4g는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상부의 바닥부에 송곳형 홈을 형성한 도면.

도 4h는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상부의 측벽과 송곳형 홈과 도금의 시드를 형성한 도면.

도 4i는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 도금의 기드 위에 레지스트를 형성한 도면.

도 4j는 도 1에 도시한 프로브 니들의 제조 프로세스를 도시하고, 기둥 형상 홈과 송곳형 홈과 니켈 합금을 퇴적한 도면.

도 4k는 도 4a∼도4j에 도시한 프로세스로 형성한 캔틸레버와 기둥 형상부와 꼭대기부를 갖는 프로브 니들의 외관 사시도.

도 5a는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판 사이에 매립 절연층을 형성한 도면.

도 5b는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판 상에 NSG 막을 형성한 도면.

도 5c는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 레지스트 막과 NSG 막과 개구부를 형성한 도면.

도 5d는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판에 기둥 형상 홈을 형성한 도면.

도 5e는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 기둥 형상 홈의 폭과 깊이를 넓힌 도면.

도 5f는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 기둥 형상 홈의 하부의 매립 절연층을 제거한 도면.

도 5g는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 기둥 형상 홈의 개구부 상면과 측벽과 바닥부에 산화막을 형성한 도면.

도 5h는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 산화막 상에 NSG 막을 형성한 도면.

도 5i는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스 를 도시한 도면으로, 대기둥 형상 홈과 소기둥 형상 홈의 바닥부의 산화막을 제거한 도면.

도 5j는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면으로, 소기둥 형상 홈의 측벽에 사면을 형성하여, 바닥부에 송곳형 홈을 형성한 도면.

도 5k는 도 5a∼도5j의 프로세스로 형성한 캔틸레버와 기둥 형상부와 꼭대기부를 도시한 도면.

도 6a는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판을 도시한 도면.

도 6b는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판 상에 실리콘 산화막과 레지스트 막을 형성한 도면.

도 6c는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판에 역사각 송곳대형의 홈을 형성한 도면.

도 6d는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판에서 레지스트 막과 실리콘 산화막을 제거한 도면.

도 6e는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 실리콘 기판 상에 티탄막을 형성한 도면.

도 6f는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 티탄막 상에 희생층을 형성한 도면.

도 6g는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 캔틸레버 에 상당하는 부분과 홈에 도금을 퇴적한 도면.

도 6h는 종래의 프로브 니들의 제조 프로세스를 도시한 도면으로, 희생층을 제거한 도면.

도 7은 도 6에 도시한 제조 프로세스로 형성된 프로브 니들의 외관 사시도.

도 1은 본 발명의 일 실시형태에 있어서의 프로브 니들의 외관 사시도이며, 도 2a, 도 2b는 도 1에 도시한 프로브 니들을 확대하여 도시한 도면이고, 특히 도 2a는 기둥 형상부와 꼭대기부의 정면도이며, 도 2b는 꼭대기부를 아래에서 본 도면이다.

도 1에 있어서, 프로브 니들(20)은 빔으로서의 캔틸레버(21)와, 캔틸레버(21)의 선단부로부터 기립하게 연장되는 접촉자로서의 기둥 형상부(22) 및 꼭대기부(23)를 포함한다. 기둥 형상부(22)는 프로브 기판에 외팔보식으로 지지된 캔틸레버(21)의 일단에 형성되어 있고, 기둥 형상부(22)의 선단에 꼭대기부(23)가 형성되어 있다. 기둥 형상부(22)는 도 2a에 도시한 바와 같이 높이(h1)가 수십∼수백 ㎛, 보다 바람직하게는 대략 50∼200 ㎛로 형성되고, 캔틸레버(21)로의 접속 개소가 되는 기둥 형상부(22)의 기부의 폭(W)이 수십 ㎛, 보다 바람직하게는 대략 50 ㎛의 사각 기둥 형상으로 형성되어 있다.

꼭대기부(23)는 그 높이(h2)가 대략 30 ㎛의 역사각 송곳대가 되도록 형성되어 있다. 즉, 기둥 형상부(22)의 높이(h1)가 꼭대기부(23)의 높이(h2)보다도 높게 형성되어, 기둥 형상부(22)와 꼭대기부(23)의 높이(h1+h2= h)가, 폭(W)에 비해 h/W ≥ 2의 치수 관계가 성립하도록 선택되어 있다. 또한, 기둥 형상부(22)의 횡단면적과, 꼭대기부(23)의 기둥 형상부(22)와의 접속 부분의 횡단면적이 거의 동등하게 형성되어 있다.

꼭대기부(23)는 송곳형으로 형성되어 있고, 그 선단부는 도 2b에 도시한 바와 같이 한 변이 거의 10 ㎛의 사각형 형상의 평탄면을 갖고 있다. 이 평탄면은 꼭대기부(23)가 전극 패드에 접촉할 때에 접촉 면적을 크게 하여, 저항 성분을 감소시켜 전류가 흐르기 쉽도록 형성되어 있다.

이와 같이 꼭대기부(23)의 지름을 좁게 함으로써, 전극 패드의 피치가 좁게 되더라도, 꼭대기부(23)가 인접하는 패드에 접촉하는 일이 없다. 더구나, 꼭대기부(23)를 기둥 형상부(22)에 의해 캔틸레버(21)로부터 부풀어 오르게 하는 것으로, 꼭대기부(23)인 역사각 송곳대의 지름을 좁게 하여, 꼭대기부(23)의 높이(h2)가 낮더라도, 캔틸레버(21)가 휘어 전극 패드에 접촉하는 우려를 해소할 수 있다.

따라서, 이 실시형태에 따른 프로브는 비교적 구조가 간단하며, 접촉자의 폭(W)을 좁게 하면서 높이(h1+h2)를 높게 할 수 있으므로, 전극 패드가 좁은 피치로 복수열 배열되어 있더라도, 그 배열에 대응하여 프로브 카드에 배열할 수 있어, 배열의 자유도를 높게 할 수 있게 된다.

또한, 도 1에 도시한 기둥 형상부(22)는 사각 기둥 형상으로 형성하며, 꼭대기부(23)는 역사각 송곳대가 되도록 형성했지만, 이에 한정하지 않고, 기둥 형상부(22)는 원주형, 삼각 기둥형, 다각 기둥형으로 형성하여도 좋다. 또한, 꼭대기부(23)도 기둥 형상부(22)의 형상에 대응하여 역 원추대, 역삼각 송곳대, 역다각 송곳대의 형상으로 형성하여도 좋다.

도 3a∼도 3e는 기둥 형상부의 각종 예를 도시하는 횡단면도이다. 도 3a는 기둥 형상부(22)를 사각 기둥으로 형성한 예이며, 폭(W)은 최장이 되는 대각선의 길이이고, 도 3b는 기둥 형상부(22)를 삼각 기둥으로 형성한 것이며, 폭(W)은 최장이 되는 1변의 길이이다. 도 3c는 기둥 형상부(22)를 다각 기둥으로 형성한 것이며, 폭(W)은 최장이 되는 대각선의 길이이다. 도 3d는 기둥 형상부(22)를 단면이 장방형인 사각 기둥으로 형성한 것이며, 폭(W)은 최장이 되는 대각선의 길이이다. 도 3e는 기둥 형상부(22)를 원주형으로 형성한 것이고, 폭(W)은 직경이다.

도 4a∼도 4f는 도 1에 도시한 프로브 니들(20)의 제조 프로세스를 도시한 도면이다. 본 발명의 실시형태로서, 에칭율이 다른 경계층을 통해 적층된 2층 구조를 갖는 기판 재료가 이용된다. 첫 번째 층의 기판 재료의 주표면을 이방성으로 드라이 에칭함으로써, 기둥 형상부(22)에 상당하는 사각 기둥의 홈이 형성되고, 두 번째 층의 기판 재료를 이방성으로 웨트 에칭함으로써, 역사각 송곳대의 꼭대기부(23)에 상당하는 홈이 형성된다. 이와 같이 하여 형성된 홈에 도금을 실시하는 것으로 기둥 형상부(22)와 꼭대기부(23)가 형성된다. 기판으로서는, 미리 실리콘층의 상하에 실리콘 산화막이 형성된 기판 재료와, 실리콘층의 상면에만 실리콘 산화막이 형성된 기판 재료를 접합시켜 이용한다.

보다 구체적으로 설명하면, 도 4a에 도시한 바와 같이, 첫 번째 층의 기판 재료가 되는 실리콘 기판(31) 상에 NSG(비도핑 실리콘 산화막)막(32)이 형성되어 있고, 이 실리콘 기판(31)과, 두 번째 층의 기판 재료가 되는 실리콘 기판(33) 사 이에, 에칭율이 다른 경계층으로서, 매립 절연층(34)이 CVD 법에 의해 형성되어 있다. 매립 절연층(34)은 실리콘 기판(31)을 이방성 드라이 에칭할 때에 스토퍼로서의 기능을 수행하는 것이며, 전형적으로는 실리콘 산화막이 이용되지만, 산화막 대신에 실리콘 질화막을 이용하더라도 좋다. NSG 막(32) 상에는 레지스트 막(35)이 형성되어, 포토마스크를 통해 노광한 후, 레지스트 막(35)을 현상 처리하여, 레지스트 막(35)에 사각형의 개구부를 형성하고, 이방성 드라이 에칭을 실시하여, NSG 막(32)에 개구부(36)를 형성하며, 도 4b에 도시한 바와 같이, 개구부(36)의 아래쪽으로 연장되도록 실리콘 기판(31)에 깊은 기둥 형상 홈(36a)을 형성하고, 매립 절연층(34)의 표면을 노출시킨다. 또한, 도 4c에 도시한 바와 같이, 기둥 형상 홈(36a)의 아래쪽의 매립 절연층(34)을 드라이 에칭하여 실리콘 기판(33)의 표면을 노출시키고, 레지스트 막(35)을 제거한 후, 도 4d에 도시한 바와 같이 기판 표면과 기둥 형상 홈(36a)의 측벽 및 바닥부의 전체에 산화막(37)을 형성한다. 이 때, 도 4c에 도시한 NSG 막(32)은 산화막(37)에 포함되어 버리므로, 기둥 형상 홈(36a)의 측벽에 비해 기둥 형상 홈(36a)의 개구부 상면의 산화막(37)의 두께가 두껍게 된다.

도 4e에 도시한 바와 같이, 실리콘 기판(31) 상의 산화막(37) 상에 비교적 두께가 두껍고, 기둥 형상 홈(36a)의 바닥부에 있어서의 두께가 얇게 되도록 NSG 막(38)을 CVD 법에 의해 형성한다. 그리고, 도 4f에 도시한 바와 같이 이방성 드라이 에칭하면, 기둥 형상 홈(36a)의 측벽의 산화막(37)은 얇아지지만, 바닥부 상의 산화막(37)이 제거되어 실리콘 기판(33)이 노출된다. 또한, 도 4g에 도시한 바와 같이 KOH 수용액을 이용하여 실리콘 기판(33)을 이방성 웨트 에칭함으로써, 기둥 형상 홈(36a)의 바닥부의 실리콘 기판(33)에 역사각 송곳대의 송곳형 홈(36b)을 형성한다.

도 4h에 도시한 바와 같이, CVD 법을 이용하여 산화막(37) 상과, 기둥 형상 홈(36a)의 측벽과, 역사각 송곳대의 송곳형 홈(36b)의 바닥부와 산화티탄 또는 산화구리를 도금의 시드(39)로서 형성한다. 또한, 도 4i에 도시한 바와 같이 캔틸레버(21)에 상당하는 부분을 제외하고 도금의 시드(39) 상에 리소그래피 기술을 이용하여 레지스트(40)를 형성하고, 도 4j에 도시한 바와 같이, 레지스트(40)로 둘러싸인 영역과 기둥 형상 홈(36a)과 송곳형 홈(36b)에 예컨대 니켈 합금(41)을 퇴적하여, 실리콘 기판(31, 33) 등으로부터 제거하는 것으로, 도 4k에 도시한 바와 같이, 캔틸레버(21)와, 기둥 형상부(22)와, 꼭대기부(23)를 갖는 프로브 니들(20)을 형성할 수 있다.

전술과 같이, 이 실시형태에 따르면, 이방성 드라이 에칭에 의해 기둥 형상부(22)에 상당하는 기둥 형상 홈(36a)을 형성하여, 이방성 웨트 에칭에 의해 꼭대기부(23)에 상당하는 송곳형 홈(36b)을 형성하고, 이들의 기둥 형상 홈(36a)과 송곳형 홈(36b)에 금속을 매립함으로써 비교적 간단한 구조의 프로브 니들(20)을 형성할 수 있다.

또한, 도 4a로부터 도 4k에 도시한 실시형태에서는, 기둥 형상부(22)와 꼭대기부(23)를 동일한 프로세스로 형성하도록 했지만, 꼭대기부(23)만을 별도의 희생 기판으로 형성하여, 기둥 형상부(22)에 접착하도록 하여도 좋다.

도 5a∼도 5k는 본 발명의 다른 실시형태에 있어서의 프로브 니들의 제조 프로세스를 도시한 도면이다. 이 실시형태는, 기둥 형상부(22)가 대직경 기둥 형상 홈과 소직경 기둥 형상 홈을 갖도록 단차부를 형성한 것이다.

도 5a에 있어서, 실리콘 기판(31)과 실리콘 기판(33) 사이에는, 매립 절연층(34)이 형성되어 있고, 도 5b에 도시한 바와 같이, 실리콘 기판(31) 상에 CVD 법에 의해 NSG 막(32)을 형성한다. NSG 막(32) 상에 레지스트 막(35)을 형성한 후, 포토마스크를 통해 노광하여 레지스트 막(35)을 현상 처리하며, 레지스트 막(35)에 사각형의 개구부를 형성하여, 이방성 드라이 에칭을 실시하고, 도 5c에 도시한 바와 같이 NSG 막(32)에 사각형의 개구부(36)를 형성한다. 도 5d에 도시한 바와 같이 개구부(36) 상에, 개구부(36)의 폭보다도 좁은 소직경부의 기둥 형상 홈(36c)에 상당하는 부분을 제외하고, 레지스트 막(35)을 형성하여, 실리콘 기판(31)을 이방성 드라이 에칭하여, 실리콘 기판(31)의 거의 반 정도의 깊이를 갖는 기둥 형상 홈(36c)을 형성한다.

다음으로, 레지스트 막(35)을 제거하여, 도 5e에 도시한 바와 같이 NSG 막(32)을 마스크에 이방성 드라이 에칭을 행하여 기둥 형상 홈(36c)의 폭과 깊이를 넓힌다. 그 결과, 대직경부의 기둥 형상 홈(36d)과 그 하부에 소직경부의 기둥 형상 홈(36e)의 2단의 홈이 형성된다. 도 5f에 도시한 바와 같이, 기둥 형상 홈(36e)의 하부의 매립 절연층(34)을 이방성 드라이 에칭에 의해 제거하고, 도 5g에 도시한 바와 같이, 실리콘 기판(31)의 기둥 형상 홈(36d)의 개구부 상면과 측벽과 바닥부의 전체에 산화막(37)을 형성한다. 이 때, 도 5f에 도시하는 NSG 막(32)은 산화 막(37)에 포함되는 결과가 되어, 기둥 형상 홈(36d)의 개구부 상면에서의 산화막(37)의 두께가 두껍게 된다. 또한, 도 5h에 도시한 바와 같이, CVD 법에 의해 산화막(37) 상에 NSG 막(38)을 형성한다. 이 때, NSG 막(38)은 대직경부의 기둥 형상 홈(36d)의 개구부 주위의 두께가 두껍고, 소직경부의 기둥 형상 홈(36e)의 바닥부가 얇게 되도록 형성된다.

도 5i에 도시한 바와 같이, 이방성 드라이 에칭을 행하면, NSG 막(38)이 제거되는 동시에 산화막(37) 중의 기둥 형상 홈(36d)의 바닥의 부분과 기둥 형상 홈(36e)의 바닥의 부분이 제거된다. 도 5j에 도시한 바와 같이, KOH 수용액을 이용하여 실리콘 기판(31, 33)을 이방성으로 웨트 에칭을 행하여, 실리콘 기판(31)의 소직경부의 기둥 형상 홈(36e)의 측벽에 상부가 기둥 형상 홈(36d)의 폭과 동등하고, 하부가 기둥 형상 홈(36e)의 폭이 되는 사면(42)을 형성하는 동시에 실리콘 기판(33)에 역사각 송곳대의 송곳형 홈(36f)을 형성한다. 대직경부의 기둥 형상 홈(36d)과 그 하부의 사면(42)은 횡단면적이 다른 단차부를 갖는 기둥 형상부(22a)에 상당하며, 송곳형 홈(36f)은 꼭대기부(23a)에 대응한다.

이하, 도 4h∼도 4k와 동일한 프로세스에 의해, 예컨대 니켈 합금을 기둥 형상 홈(36d), 송곳형 홈(36f)에 퇴적하는 것으로, 도 5k에 도시한 바와 같이 캔틸레버(21)와, 기둥 형상부(22a)와, 기둥 형상부(22a)에 연속해있는 꼭대기부(23a)를 형성할 수 있다.

이 실시형태에서는, 기둥 형상부(22a)에 횡단면적이 다른 단차부를 형성하ㄱ고, 단차부로부터 연속해 있도록 꼭대기부(23a)를 형성함으로써, 꼭대기부(23a)의 선단부를 보다 가늘어진 형상으로 할 수 있으므로, 꼭대기부(23a)를 정확하고 또한 확실하게 전극 패드에 접촉시킬 수 있다.

이상, 도면을 참조하여 본 발명의 실시형태를 설명했지만, 본 발명은 도시한 실시형태에 한정되지 않는다. 도시된 실시형태에 대해, 본 발명과 동일한 범위 내에서, 혹은 균등한 범위 내에서, 여러 가지의 수정이나 변형을 가하는 것이 가능하다.

본 발명의 프로브는 기둥부의 선단에 꼭대기부를 형성함으로써, IC 칩 상에 형성된 복수의 전극 패드에 대응하여 복수의 프로브 니들을 갖는 프로브 카드에 이용할 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
기판의 주표면에 대해 이방성 드라이 에칭을 행하여 기둥 형상의 홈을 형성하는 공정과,

상기 기둥 형상의 홈의 바닥부에 대해 이방성 웨트 에칭을 행하여 선단부에 평탄면을 가진 송곳형의 홈을 형성하는 공정과,

상기 기둥 형상의 홈의 측벽과 상기 송곳형의 홈의 바닥부에 도금용의 시드를 형성하는 공정과,

상기 시드 위에 금속을 퇴적하여 선단부에 평탄면을 가진 프로브의 접촉자를 형성하는 공정을 포함하는 것을 특징으로 하는 프로브의 제조 방법.
제7항에 있어서, 상기 기판은 제1 기판 재료의 층과 제2 기판 재료의 층을 에칭율이 다른 경계층을 통해 적층한 구조를 갖고 있고,

상기 기둥 형상의 홈은 상기 제1 기판 재료의 층에 형성되고,

상기 송곳형의 홈은 상기 제2 기판 재료의 층에 형성되는 것을 특징으로 하는 프로브의 제조 방법.
제8항에 있어서, 상기 경계층은 상기 기둥 형상의 홈을 형성할 때에 에칭 스토퍼로서 기능하는 것을 특징으로 하는 프로브의 제조 방법.
삭제
제7항에 있어서, 상기 기둥 형상의 홈을 형성하는 공정은 상기 기판의 주표면에 대해 이방성 드라이 에칭을 행하여 상대적으로 지름이 큰 대직경 기둥 형상 홈을 형성하는 것과, 상기 대직경 기둥 형상 홈의 바닥부에 대해 이방성 드라이 에칭을 행하여 상대적으로 지름이 작은 소직경 기둥 형상 홈을 형성하는 것을 포함하는 것을 특징으로 하는 프로브의 제조 방법.
제11항에 있어서, 상기 소직경 기둥 형상 홈의 측벽과, 상기 대직경 기둥 형상 홈의 측벽을 접속하는 부분에 대해, 이방성 웨트 에칭을 행하여 송곳형의 사면을 형성하는 공정을 더 포함하는 것을 특징으로 하는 프로브의 제조 방법.