KR100901427B1

KR100901427B1 - 반도체 재료 및 이를 이용한 반도체 소자

Info

Publication number: KR100901427B1
Application number: KR1020067015650A
Authority: KR
Inventors: 히로아키 야나기타; 히로시 카와조에; 마사히로 오리타
Original assignee: 호야 가부시키가이샤
Priority date: 2004-02-06
Filing date: 2005-02-03
Publication date: 2009-06-05
Also published as: JP4233570B2; TWI278997B; US7612432B2; US20070181904A1; JPWO2005076373A1; EP1746663A1; CN1918716A; CN100401543C; WO2005076373A1; KR20070001945A; TW200541070A

Abstract

금속 재료와의 오믹 접속이 용이한 저 저항 p형 ZnS계 반도체 재료를 제공한다. 또한, 본 발명은 유리 기판 등, 단결정 기판 이외의 기판상에 저 저항의 전극을 가지는 반도체 소자 및 반도체 발광 소자를 제공한다. 본 발명의 반도체 재료는 발광 소자의 정공 주입용 전극층으로서 이용되는 조성식 Zn_(1-α-β-γ)Cu_αMg_βCd_γS_(1-x-y)Se_xTe_y(0.004≤α≤0.4, β≤0.2, γ≤0.2, 0≤x≤1, 0≤y≤0.2, x+y≤1)로 나타내지는 가시역에 투광성을 가지는 반도체 재료이다.

반도체, 재료, 소자

Description

반도체 재료 및 이를 이용한 반도체 소자{SEMICONDUCTOR MATERIAL AND SEMICONDUCTOR DEVICE USING SAME}

본 발명은 반도체 재료 및 이를 이용한 반도체 소자에 관한 것으로, 특히 ZnSe, ZnS 혹은 이들의 혼정(混晶)으로 이루어지는, 전극과의 오믹 접속이 용이한 저(低) 저항의 투광성 p형 반도체와, 이를 이용하는 반도체 소자 및 반도체 발광 소자에 관한 것이다.

ZnS, ZnSe 반도체는 각각 밴드 갭 약 3.7, 2.7eV를 가져, 소위 와이드갭 반도체로서 주목받고 있으며, 특히 청(靑)으로부터 녹(綠)에 이르는 광전자 발광 재료로서 정력적으로 개발이 진행되고 있다(이하, 이 ZnS, ZnSe 반도체를 주성분으로 하는 화합물 반도체를 ZnS계 반도체로 함).

이들 반도체의 n형화는 비교적 용이하게 달성되었으나, 저 저항 p형화가 곤란하였기 때문에 다양한 기술 개발이 진행되고 있다. ZnSe의 p형화에는 질소(N)를 도펀트(dopant)로 하는 기술이 이용되어 왔다. 이것은 특허 제3078611호(특허권자 미네소타마이닝 & 매튜팩쳐링, 플로리다대)에 나타나 있는 바와 같이, ZnSe나 GaAs의 단결정을 기판으로 한 MBE(분자선 에피택시)법을 이용한 에피택셜 성장에 의한 성막시에, 질소(N) 라디칼을 동시 조사하고 N을 격자 중에 도입하여 p-ZnSe를 얻는 기술이다. MBE법은 높은 진공도를 필수로 하는 성막 기술로서, N 라디칼의 효율적인 생성에는 정밀하게 제어된 라디칼 원(源)이 필수이므로, 생산성에 문제가 있다는 공업적 과제가 있었다. 또한, ZnSe의 N에 의한 캐리어 농도의 상한은 10¹⁸cm^-3인 것이 보고되어 있다(Journal of Crystal Growth, vol.197(1999), pp.557-564/W. Faschinger). 이 때문에, 소자로의 응용에는 저항율이 아직도 다소 불충분하고, 또한 저 저항으로 양호한 p형 반도체 특성을 가지는 재료가 요망되고 있는 것이 현재 상태이다.

또한, 현재 상태의 p-ZnSe는 캐리어 농도가 충분히 높지 않으므로, 전극 금속을 이용하여 오믹 접속을 형성하는 것이 불가능하다는 문제가 있다. 이 때문에, 종래, 전극 금속과 p-ZnSe 간에 p형 저 저항화가 용이한 ZnTe를 이용한 다양자샘(MQW) 구조를 형성하는 등의 기술이 채용되어 왔으나, 이 구조에서의 주울(Joule) 열 발생에 의해 동작 중에 격자 결함이 증가하고 전기 저항이 증가하여 소자 열화를 가지고 온다는 문제가 있었다(Journal of Crystal Growth, vol.214/215(2000), pp.1064-70/A. Katayama et al.). 또한, ZnTe는 밴드갭 2.3eV를 가지는 물질이므로, 파장 540nm 이하의 광에 대하여 강한 광 흡수를 가진다. 이 때문에, 이 파장역보다 단파장에서 발광하는 발광 소자에 있어서는 높은 취출 효율(발광 효율)을 기대할 수 없다는 문제가 있다.

ZnS는 그 가전자대 상단 에너지가 ZnSe보다 더 깊고, ZnSe보다 더 p형 저항화가 곤란한 재료이다. p-ZnS를 얻는 안정된 제작 기술은 아직 개발되지 않았다. 이 때문에, 그 저항률은 겨우 10²Ωcm까지의 저감밖에 실현되지 않아, 소자 응용에는 매우 불충분한 현 상황이다.

종래, Cu는 ZnS, ZnSe에 첨가되면 각각 약 1250, 650meV라는 깊은 억셉터 준위를 형성한다고 보고되어 있다(광물성 핸드북(아사쿠라 서점, 1984년) pp..182-185). Cu 첨가에 의해 이들 재료를 저 저항화하는 검토는 행해지지 않았다. 실온에서의 열 에너지는 약 26meV이므로, 이와 같이 깊은 준위로부터의 캐리어의 활성화는 전혀 기대되지 않기 때문이다.

이상과 같은 상황 속에서, 종래 검토 대상이 되었던 Cu 첨가농도는 겨우 10¹⁹cm^-3(0.05at% 혹은 α=0.001 정도에 상당)까지의 농도였다. Cu는 상기와 같이 ZnS, ZnSe에 있어서 깊은 억셉터 준위를 형성하는 것이 알려져 왔다. 이 억셉터 준위 위치로부터 어림되는 캐리어의 활성화 비율(첨가 Cu 농도에 대한 캐리어 농도의 비)은 실온에서 겨우 10^-5 혹은 그 이하이다. 예를 들면, 10¹⁹cm^-3의 농도(0.05at% 혹은 α=0.001 정도에 상당)로 Cu를 첨가한 경우에 얻어지는 캐리어 농도는 10¹⁴cm^-3이고, 10²¹cm^-3의 농도(5at% 혹은 α=0.1 정도에 상당)로 Cu를 첨가해도 얻어지는 캐리어 농도는 겨우 10¹⁶cm^-3까지라고 추정되어, 도저히 실용적인 전기 특성을 얻을 수 없다고 생각되어 왔다.

또한, 근래 반도체 발광 소자의 분야에서는 유리 기판 혹은 수지 기판 등으 로의 소자 형성이 중요한 과제가 되었고, 이에 수반하여 전극층이나 활성층에도 비정질상 혹은 다결정질상의 적용이 요구되고 있다. 그러나, 종래의 ZnS계 p형 반도체 재료는 단결정 재료 혹은 에피택셜 성장막인 것이 필수인 것으로 여겨져 왔다. 그 중에서도 호모에피택셜용 기판으로서는 ZnS 혹은 ZnSe의 단결정, 헤테로에피택셜 기판으로서는 유사한 결정 구조를 가지면서 격자 정수의 차가 작은 GaAs나 Si 등의 단결정이 이용되어 왔다. 이들 에피택셜 성장막의 성막시의 기판 온도로서는 300℃ 혹은 그 이상의 고온인 것이 필요한 것으로 여겨져 왔다. 이들은 모두 결함이 적은 양질의 에피택셜막을 제작하기 위한 요건이다. 즉, 결함이 적은 양질의 단결정으로서 비로소 p형 반도체로서의 특성이 얻어지는 것이었으므로, 성막 온도를 높게 할 필요가 있다. 한편, 이들 재료를 다결정상 혹은 비정질상으로 한 경우, 결정 입계에 발생하는 격자 결함 혹은 격자 비틀림에 유기되는 격자 결함이 도입되는 결과, 이들 격자 결함에 캐리어를 트랩해 버리는 것과 같은 장애가 발생하게 된다. 이 때문에, 도펀트의 활성화가 억제되어 양호한 저 저항 재료를 얻는 것은 불가능했다. 이러한 상황 속에서, ZnS계 p형 반도체 재료를 단결정 혹은 에피택셜막의 형태 이외로 이용하려고 하는 시도는 지금까지는 행해지지 않았다.

이상과 같은 상황으로서, 지금까지 Cu를 ZnS, ZnSe 등의 ZnS계 반도체에 첨가제로서 가하여 p형 저 저항화가 실현되지는 않았다. 종래 검토되어 왔던 Cu 첨가 농도는 겨우 10¹⁹cm^-3(0.05at% 혹은 α=0.001 정도에 상당)까지의 농도로서, 이와 같은 상황에는, 상술한 바와 같이,

1. 개발의 초기 단계에 있어서 Cu가 깊은 억셉터 준위를 형성하는 것이 알려져 있고,

2. Cu를 첨가한 ZnS에서는 Cu 첨가 농도 0.01at% 이상에서 발광 효율이 현저하게 열화되는 소위 휘도 포화가 알려져 있고, 광전자 재료로서 이 이상의 Cu 농도역에 흥미가 모아진 적은 없었다,

는 배경이 있었다.

이상과 같은 상황으로부터, 이들 재료에서는 더욱 높은 Cu 농도 영역에서의 전기 특성의 검토가 행해지지 않아, 저 저항의 p형 반도체, 특히 전극으로서 이용할 수 있을 정도로 저 저항인 p형 ZnS계 반도체를 얻는 것은 극히 곤란했다.

본 발명은 상기 실정을 감안하여 행해진 것으로서, 용이하게 제작 가능하고, 또한 금속 재료와의 오믹 접속이 용이한 저 저항 p형 ZnS계 반도체 재료를 제공하는 것을 목적으로 한다.

또한, 본 발명은 유리 기판 등, 단결정 기판 이외의 기판상에 저 저항의 전극을 가지고, 반도체 소자 및 반도체 발광 소자를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위하여, 본 발명의 반도체 재료는 Cu첨가 p형 ZnS계 반도체 재료로 이루어지는 것을 특징으로 한다.

또한, 본 발명의 반도체 재료는 상기 ZnS계 반도체 재료가 조성식(Zn₁ _-α-β-γCu_αA_βB_γS₁ _-x- _ySe_xTe_y)(0.004≤α≤0.4, β≤0.2, γ≤0.2, 0≤x≤1, 0≤y≤0.2, x+y≤1. A, B는 Cd, Hg, 알칼리토류 금속으로부터 선택되는 원소)로 나타내지는 반도체 재료인 것을 포함한다.

또한, 본 발명의 반도체 재료는 상기 조성식의 반도체 재료에 있어서 A가 Mg인 것이나, B가 Cd인 반도체 재료를 포함한다.

여기서, 반도체 재료 매체는 ZnS라도 ZnSe라도, 또한 이들 혼정(混晶) 재료라도 무방하다. 본 발명의 본질은 종래에 없는 다량의 Cu를 ZnS, ZnSe 혹은 이들 혼정 재료에 첨가함으로써, 종래 기술로부터 추정할 수 없었던 저 저항 p형 반도체화가 가능해지는 것을 발견한 점에 있다.

Cu 첨가농도 α를 0.004~0.4(0.2~20at%)로 했을 때, ZnS계 재료가 저 저항 p형 반도체화 하는 것을 본 발명자들은 발견했다. 이와 같은 첨가를 실시한 재료는 단결정, 다결정체, 비정질의 어떠한 상이라도, 체적 저항률 10Ωcm 이하의 p형 저 저항 반도체 특성을 나타낸다. 또한, 가시역에 강한 흡수를 발생하지 않으므로, 광투과성은 이용한 기재, 즉 Cu가 도핑되어 있지 않은 ZnS계 재료와 거의 변화되는 경우가 없다. 가시역에서 투광성을 가지고, 또한 다결정체이면서도 이와 같이 저항률이 작은 ZnS계 재료는 지금까지는 발견되지 않았다. 이와 같은 특성이 얻어지는 이유의 상세는 불명이나, Cu 농도가 증가함에 따라 Cu-Cu간 거리가 작아짐으로써, Cu-Cu간 상호 작용이 발생하여 ZnS계 재료의 가전자대 상단 근방에 새로운 전자 준위가 형성되는 것이라고 생각된다. 이 때문에, Cu 농도가 높은 영역에서 비로소 저 농도역에서는 전혀 볼 수 없는 이러한 전기 특성이 발생하는 것이라고 생각된다.

본 발명의 반도체 재료는 Au, Pt, Pd 등의 큰 일함수를 가지는 금속은 물론, Al, In 등의 일함수가 이들보다 작은 금속 모두 용이하게 오믹 접속이 가능하다.

이것은 캐리어 농도가 매우 높기 때문이라고 생각된다. 또한, 투광성의 도전체인 ITO(Indium tin oxide), ZnO, Ga₂O₃, SnO₂ 등 모두 오믹 접속이 형성 가능하다. 종래, N 도프 p-ZnSe에 있어서는, 전극 금속과 p-ZnSe 간에 p형 저 저항화가 용이한 ZnTe를 이용한 다양자샘(MQW) 구조를 형성하는 등의 기술이 채용되어 왔다(Journal of Crystal Growth, vol.197(1999), pp.557-564/W. Faschinger). 이에 대하여, 상기와 같이 일반적으로 이용되는 다양한 배선 재료와 용이하게 오믹 접속을 형성할 수 있는 점이 본 발명의 반도체 재료의 우수한 특성이다.

또한, 단결정상 뿐만 아니라, 다결정상 혹은 비정질상이라도 저 저항 p형 전기 전도 특성을 가지므로, 제작에 있어서 MBE와 같은 초 고진공하의 성막 기술은 반드시 필요하지 않다. 예를 들면, 간편한 증착 장치(예를 들면 진공도 10^-5 Torr 정도)를 이용하여 제작하는 것도 가능하다. 또한, 에피택셜 성장의 필요가 없기 때문에, 막으로서 이용하는 경우의 기판을 선정하는 데 있어 결정 구조나 격자 정수의 제약을 받지 않는다. 이 때문에 결정 구조·격자 정수가 다른 단결정 기판 혹은 다결정 기판, 또한 유리 기판상으로의 제작이 가능하다. 또한, 기판 온도 150℃ 정도 이하에서도 제작할 수 있으므로, 이 온도에 견딜 수 있는 재질의 플라스틱제 기판도 이용할 수 있다.

여기서 Cu 첨가농도 α는 0.004~0.4(0.2~20a%)이고, 바람직하게는 α가 0.02~0.24(1~12at%)이다. Cu 첨가농도 α가 0.02(1at%) 이하일 때 약간 저항률이 증가하는 경향이 있다. Cu 첨가농도 α가 0.004(0.2at%) 이하인 경우에는 급격하게 저항률은 증가하고 10⁶Ωcm 이상으로도 되어 버려 실용성이 부족하다. Cu 농도 α가 0.24(12at%)를 넘으면, 청색 파장역의 광투과성이 약간 저하되는 경향이 있다. Cu 첨가농도 α가 0.3(15at%)을 넘는 경우, Cu는 ZnS, ZnSe로의 고용 한계를 넘어버린다고 생각되고, 제조시에 CuS, Cu₂S 혹은 CuSe 등의 별상(別相)이 발생해 버려 균질한 재료를 얻을 수 없다. 또한, 이 경우, 저 저항 p형의 전기 특성은 유지할 수 있으나, CuS, Cu₂S 혹은 CuSe는 가시역에 강한 광흡수를 가지므로 가시 광역의 광투과성이 얻어지지 않게 된다는 문제가 발생한다.

또한, 실질상 가시역의 광투과성은 이용한 재료 즉 Cu가 도핑되어 있지 않은 ZnS, ZnSe 혹은 이들 재료의 혼정과 거의 변화하는 경우가 없다. 이 때문에, 가시역의 반도체 발광 소자에 응용하는 경우, 이 재료를 정공 주입 전극에 이용하면 광투과성이 얻어지므로, 높은 광 취출 효율을 기대할 수 있는 점에서 극히 우수한 재료이다.

또한, 본 발명의 Cu 첨가 p형 ZnS계 반도체 재료에는 종래 ZnS계 반도체에 관하여 행해져 왔던 바와 같이 20% 정도를 상한으로 하여 다른 원소, 즉 Zn 치환의 형태로 Mg, Cd, Ca, Hg가, 또한 S 및/또는 Se 치환의 형태로 Te가 도입 가능하다. 이들 원소의 도입에 의해 본 발명의 본질적 특징은 손상되지는 않는다. 이들 원소 도입에 의해, 저항률, 밴드 얼라이먼트, 투과 파장역, 굴곡률의 조정 등이 가능하다. Mg, Cd, Ca 혹은 Hg의 도입에 의해 전도대 하단 에너지 위치를 상승 혹은 하강시킬 수 있다. Te 도입에 의해 가전자대 상단 에너지 위치를 상승시킬 수 있다. 특히, Mg 도입에 의해 에너지 갭이 증대하고 청색 광투과율이 개선되므로, 청색 발광 소자로서의 이용에 유용하다. 이들에 의해 밴드 얼라이먼트, 굴곡률을 조정하여 양호한 헤테로 구조를 구성할 수 있다.

또한, 본 발명의 반도체 재료는 상기 반도체 재료가 보상 도펀트로서 Cl, Br, I, Al, Ga, In으로부터 선택되는 적어도 1 종의 도펀트를 포함하고, 상기 보상 도펀트 농도가 10¹⁷~10²⁰cm^-3(5×10^-4~0.5at%에 상당)인 것을 포함한다.

상세히는 실시예에 나타내는데, 우리의 예의 연구의 결과, Cu 첨가 ZnS계 반도체 재료는 도 12와 같이 α=0.004~0.01(0.2~0.5at%)의 매우 좁은 조성 범위에 있어서, Cu 첨가 농도 증가에 수반하여 약 10Ωcm로부터 10^-1Ωcm 정도로 매우 크게 체적 저항률이 변화하고, 이 이상의 Cu 첨가 농도역에서는 저향률의 변화가 조성 변화에 대하여 매우 완만하다는 특징을 가지고 있는 것을 발견했다.

이 때문에, 10~10^-1Ωcm 정도의 사이에서 원하는 체적 저항률을 얻으려고 하는 경우, 예를 들면 α의 값에서 ±0.0005라는 정밀한 조성 제어가 필요한 경우, 원하는 저항률을 얻기 위하여 Cu 첨가 농도의 정밀 제어에 대신하여, Cu 첨가 ZnS계 반도체 재료에 추가로 보상 도펀트를 동시에 첨가함으로써 그 캐리어 농도를 미세 조정하는 경우가 있다. 여기서, 보상 도펀트는 Cl, Br, I, Al, Ga, In으로부터 선택되는 적어도 1종의 도펀트로 하고, 그 보상 도펀트 농도가 10¹⁷~10²⁰cm^- ³이도록 구성한다. 이들 보상 도펀트는 지금까지 ZnS계 반도체에 관하여 알려져 있는 바와 같이 이 농도 영역에서는 거의 1에 가까운 높은 활성화률을 가지고 있다. 보상 도펀트를 가하지 않는 경우, Cu 첨가농도 α=0.004~0.01의 영역에서 얻어지는 캐리어 농도는 10¹⁸ 약간 미만~10²⁰cm^-3의 정도이다. 그 때문에, 이 캐리어 농도를 원하는 값으로 미세 조정하는 보상 도펀트 농도로서는 10¹⁷~10²⁰cm^-3의 범위이면 충분히 미세 조정용 보상 도펀트로서의 역할을 만족하게 된다.

즉, 본 발명의 반도체 재료는 Cu 첨가량 뿐만 아니라, 보상 도펀트(compensator)를 이용하여 그 저항률을 조정하는 것이 가능하다. 보상 도펀트로서, 종래 ZnS계 반도체의 n형 도펀트로서 사용되고 있는 Cl, Br, I, Al, Ga, In을 이용할 수 있다. 이러한 저항률 조정은 n형 혹은 진성 ZnS계 반도체와의 호모 접합, 타 반도체 재료와의 헤테로 접합을 형성하여 반도체 소자를 구성할 시에, 캐리어 밸런스 조정, 정공-전자 재결합 위치의 조정 등에 이용 가능한 기술이다.

또한, 본 발명의 반도체 재료는 상기 반도체 재료가 470nm~750nm에서의 광 흡수 계수가 5×10⁵cm^- ¹이하인 것을 포함한다. 이 구성에 의해, 가시 영역에 있어서 투광성의 반도체 재료로서 유효하게 적용 가능하다.

또한, 본 발명의 반도체 재료는 상기 반도체 재료의 체적 저항률이 10^-4Ωcm 이상 10³Ωcm 미만인 것을 포함한다.

이 구성에 의해, p형 반도체로서 혹은 정공 주입용 전극층으로서, 반도체 디바이스로의 적용이 가능해진다.

또한, 본 발명의 반도체 재료는 상기 반도체 재료의 캐리어 농도가 10¹⁵cm^-3 이상 10²²cm^-3 미만인 것을 포함한다.

이 구성에 의해, p형 반도체로서 혹은 정공 주입용 전극층으로서, 반도체 디바이스로의 유효한 적용이 가능해진다.

또한, 본 발명의 반도체 소자는 상기 반도체 재료를 그 일부에 이용한 것이다. 또한, 본 발명의 반도체 소자에 있어서, 상기 반도체 재료가 정공 주입용 전극으로서 이용되고 있는 것을 포함한다.

또한, 본 발명의 반도체 소자는 상기 반도체 소자가 반도체 발광 소자인 것을 포함한다. 본 발명의 반도체 재료는 가시 영역에서의 투광성이 우수하여, 반도체 발광 소자에 이용하는 재료로서 적합하다.

또한, 본 발명의 반도체 소자는 상기 반도체 재료가 비정질상 또는 다결정질상의 정공 주입용 전극층을 구성하여 이루어지는 것을 포함한다.

이 구성에 의해, 단결정이 아니라도 정공 주입용 전극으로서의 특성이 충분히 얻어지므로, 기판 혹은 성막시의 하지층에 제약이 없이 반도체 소자를 작성할 수 있다. 즉, 예를 들면 유리나 플라스틱 등도 기판 재료로서 사용 가능하여 반도체 소자의 재료 선정 범위를 매우 크게 할 수 있다. 또한, 유리나 플라스틱 등을 기판 재료로서 이용할 수 있으므로, 대면적의 반도체 소자의 제조도 가능하다.

또한, 본 발명의 반도체 소자는 비정질상 또는 다결정질상의 발광층을 가지고 이루어지는 것을 포함한다.

이 구성에 의해, 기판 혹은 성막시의 하지층에 제약이 없이 제조가 용이한 반도체 소자를 얻을 수 있다.

본 발명의 반도체 재료는 저 저항이므로, 정공 주입용 전극으로서 뿐만 아니라, 전극층과 활성층 사이에 개재되는 버퍼층 등의 기능층 등으로서 고효율 반도체 소자를 형성할 수 있다. 여기서, 반도체 소자라는 것은 종래 반도체 재료의 응용 기술로서 알려져 있는 LED, LD, 태양 전지, 센서 등 각종 반도체 소자를 가리킨다.

또한, ZnSe/ZnTe MQW 구조에서 보여지는 주울(Joule) 열 발생에 기인하는 소자 열화의 문제가 없다. 이 때문에, 장기 안정성이 우수한 소자를 얻을 수 있다.

본 발명의 반도체 재료는 투광성이고, 또한 저 저항인 p형 ZnS계 반도체 재료로서, 단결정에 한정되지 않고 다결정질 재료, 비정질 재료로서 하지를 선택하지 않고 용이하게 제작 가능한 p형 반도체 재료이다. 또한, 정공 주입용 전극 재료로서도 매우 유효하여, 일반적인 배선 재료와의 오믹 접속이 용이한 저 저항 p형 ZnS계 반도체 재료가 제공된다. 또한, 이것을 이용한 저 저항 반도체 소자 및 긴 수명의 반도체 발광 소자 등이 제공된다.

도 1은 본 발명의 제 1 실시형태의 반도체 발광 소자를 나타내는 도면.

도 2는 본 발명의 제 1 실시형태의 반도체 발광 소자의 제조 공정을 나타내는 도면.

도 3은 본 발명의 제 1 실시형태의 반도체 발광 소자의 전압-전류 곡선을 나 타내는 도면.

도 4는 본 발명의 제 1 실시형태의 반도체 발광 소자의 발광 스펙트럼을 나타내는 도면.

도 5는 본 발명의 제 2 실시형태의 반도체 재료를 나타내는 도면.

도 6은 본 발명의 제 3 실시형태의 반도체 발광 소자를 나타내는 도면.

도 7은 본 발명의 실시예 1, 실시예 2 및 실시예 5의 반도체 재료의 투과 스펙트럼을 나타내는 도면.

도 8은 본 발명의 실시예 1의 반도체 재료의 전압-전류 곡선을 나타내는 도면.

도 9는 본 발명의 실시예 15의 반도체 재료의 투과 스펙트럼을 나타내는 도면.

도 10은 본 발명의 실시예 26의 반도체 발광 소자의 전압-전류 곡선을 나타내는 도면.

도 11은 본 발명의 실시예 26의 반도체 발광 소자의 EL 스펙트럼을 나타내는 도면.

도 12는 본 발명의 Cu 첨가 ZnS계 반도체 재료의 Cu 첨가량에 대한 체적 저항율을 나타낸 도면.

(도면의 주요 부분에 대한 참조 부호의 설명)

11 기판

12 ITO

13 p형 전극층(정공 주입용 전극층)

14 발광층

15 n형 전극층(전자 주입용 전극층)

16 나노 결정

17 전극층

18 전극

21 기판

22 Cu 첨가 p형 ZnS계 반도체 재료로 이루어지는 막

31 n형 ZnSe 기판

32 N 도프 p-ZnSe층

33 Cu첨가 p형 ZnSe층

34 Au 전극

35 In 전극

이하, 본 발명의 실시 형태에 대하여 설명한다.

(제 1 실시형태)

이 발광 다이오드는, 도 1에 도시한 바와 같이, 정공 주입용 반도체층(p형 반도체층)(13)으로서 Cu 도프 ZnSe 박막을 이용한 것을 특징으로 하는 것이다. 즉, 이 발광 다이오드는 무알칼리 유리 기판으로 이루어지는 기판(11) 상에 투광성 전극으로서 ITO 박막(12)(막 두께 300nm)을 형성하고, 그 위에 정공 주입용 반도체층 (p형 반도체층)(13)으로서, 예를 들면 Cu 도프 ZnSe 박막을 막 두께 300nm 퇴적하고, 그 위에 발광층(14)(막두께 30nm)으로서 ZnSe계 비정질 반도체를 형성하고, 발광층 내에는, InP를 핵으로 하고, ZnSe를 껍질로 하는 코어 셀 구조의 나노 결정 콜로이드(16)를 분산시키고 또한, 발광층 상에 도전성을 가지는 전자 주입용 반도체층(n형 반도체층)(15)(막두께 500nm)의 다결정 박막을 퇴적하여 이루어지는 것이다.

이 구조에 의하면, 정공 주입용 반도체층을 구성하는 p형 반도체 재료가 투광성 물질이기 때문에, 발광 효율이 양호한 발광 다이오드를 실현할 수 있다. 예를 들면, 캐리어 농도 1×10¹⁹cm^-3 이상의 Cu 도프 ZnSe 박막이 적합하다. 또한, 전자 주입용 반도체층(15) 상에 Al 등의 전극(17)을 형성해도 무방하다. 또한, ITO 상 및 전자 주입용 반도체층(15) 상에는 Al 등의 전극(18) 및 전극층(17)이 형성되어 있고, 정공 주입용 반도체층(13)으로의 급전은 ITO 상에 형성한 Al 등의 전극(18)에 의해 행해지며, 한편, 전자 주입용 반도체층(15)으로의 급전은 Al 등의 전극(17)에 의해 행해진다.

다음, 이 반도체 발광 소자의 제조 방법에 대하여 설명한다.

발광층을 형성하는 동시에 이극성 반도체로서 ZnSe를 선택했다. ITO 박막 부착 무알칼리 유리 기판을 분자선 에피택시(MBE) 성막용 진공 장치(에이코 엔지니어링제, 도달 진공도 5×10^-10Torr) 내에 성막용의 유리 기판(11)으로서 도입하고 기판 홀더 상에 유지했다(도 2a).

다음, 도 2b에 도시한 바와 같이, 기판을 300℃로 승온하고 15분 방치했다. Zn셀, Se셀, Cu셀로부터, 각 성분의 분자선을 방출시키고, Cu 도프하여 p형화한 ZnSe 다결정 박막으로 이루어지는 p형 반도체층을 300nm 퇴적시켰다.

이어서, 도 2c에 도시한 바와 같이, Zn셀, Se셀 및 제3의 성분을 충전한 셀로부터, 각 성분의 분자선을 방출시켜 ZnSe계 비정질상을 형성했다. 이 때 동시에, 상기 제3의 성분으로서 유기용제에 분산한 ZnSe 피복 InP 나노 결정(직경 2.5nm, 입경 평균치에 대한 입경 표준 편차의 비(CV값) 10%)을 전자분사(electrospray)법에 의해 분자선으로서 방출하고, 3 분자선 모두 기판에 조사하여 InP 나노 결정이 분산한 ZnSe 박막을 30nm 성막했다.

그리고, 도 2d에 나타낸 바와 같이, 최후에 Zn셀, Se셀, 및 ZnCl₂ 셀로부터 각 성분의 분자선을 방출시켜 n형화 한 ZnSe 박막을 500nm 퇴적시켰다.

또한, 도 2e에 나타낸 바와 같이, Al로 이루어지는 전극(17,18)을 가열 증착법으로 50nm의 두께가 되도록 형성했다.

이렇게 하여 형성한 도 1에 나타낸 발광 다이오드의 전극(17)과 전극(18)과의 사이에 전압을 인가하자 양호한 비선형성 곡선이 얻어졌다. 상승 전압은 3V 부근으로, 동시 이극성 반도체 재료인 ZnSe의 금제(禁制)대 폭에 대응한다. 또한, 도 3에 전압-전류 곡선, 도 4에 발광 스펙트럼을 나타낸 바와 같이, 파장 525nm에 예리한 발광이 있고(녹색), 본 발명의 발광 다이오드가 유효하게 기능한 것을 확인했다.

(제 2 실시형태)

다음, 본 발명의 제2 실시형태에 대하여 설명한다.

이하의 실시형태에서는 막의 성질에 대하여 상세히 실험하고 고찰한다.

Zn, Se, Cu의 각 고순도 원료(순도 99.9999%)를 이용하여, 도 5에 도시한 바와 같이 절연성 ZnSe 기판(21)(체적 저항률 10⁸Ωcm 이상, 면방위(111)) 상에 저항 가열형 진공 증착 장치에 의해 성막을 행한다. 이 때, 각 원료의 온도는 각각 250, 150, 1050℃로 하고, 동시에 기판(21) 상에 증착함으로써 원하는 성분의 막을 퇴적시킨다. 얻어진 막에, 램프 가열로를 이용하여 질소 가스 분위기 하에서 400℃-5분의 후속 어닐링 처리를 실시하여 두께 0.4㎛의 막(22)을 얻는다.

이 막을 X선 회절법으로 관찰하면, (111) 배향한 섬아연광형 ZnSe과 동일한 회절선이 얻어진다. ICP 분석에 의해 조성을 확인하면, Zn, Cu, Se가 각각 45.5, 4.5, 50at% 포함됨을 알 수 있다. 또한, SEM 관찰에 의하면 이들 막은 입경 1~5㎛을 가지는 다결정체였다.

이 막의 저항률을 4 탐침법으로 관찰한 바, 0.008Ωcm으로 매우 저 저항이다. 또한, Seebeck 효과 기전력을 관찰한 바, 정(正)의 온도차(+5도)에 대하여 부(負)의 기전력(약 -0.1 mV)이 얻어지고, 이 막이 p형 전도성을 가지는 것이 확인된다. 이 막상에 Au, Al, ITO를 각각 2점씩 스퍼터법으로 성막하고, 각 전극간(즉 Au-Au, Al-Al, ITO-ITO간)의 전류-전압 특성을 확인한 바, 모든 경우에 임계 전압 이 없는 오믹 접속이 형성되어 있는 것이 확인된다. 또한, 광투과성을 확인한 바, 기판의 흡수단인 460nm 이상의 파장에서는 적어도 2.2㎛까지 현저한 흡수는 보이지 않고 25% 이상의 투과율이 얻어진다. 그 흡수 계수는 최대라도 4x10⁴cm^-1이라고 어림된다.

(제 3 실시형태)

다음, 본 발명의 제 3 실시형태에 대하여 설명한다.

도 6에 도시한 바와 같이, n형 ZnSe 기판(31)(Ga 첨가, 체적 저항률~10^-1Ωcm, 면방위(111))을 이용하여, 이 기판상에 MBE법으로 N 도프 p-ZnSe층(32)(캐리어 농도 2x10¹⁷cm^-3)을 약 1㎛ 성막한다. 이 막상에 제 2 실시형태와 동일하게 Cu 첨가 ZnSe를 증착 성막하고, p형 ZnSe층(33)을 형성하여 후속 어닐링을 실시한다. 또한, 이 막상에 직경 1mm의 Au 전극(34)을 진공 증착법에 의해 약 100nm의 두께로 부착한다.

그리고, 이 n형 ZnSe 기판(31)의 이면에 In에 의한 전극(35)을 부착하고, Au 전극과 In 전극간의 전류-전압 특성을 관찰하면, 순방향(Au 전극을 정극) 바이어스 약 3V 이상에서 전류가 상승하는 정류성이 얻어진다. 또한, 이 전압 이상을 인가하면, 피크 파장 465nm의 발광과 피크 파장 600nm의 폭 넓은 스펙트럼을 가지는 발광이 얻어진다. 이 소자는 20mA의 정전류 동작으로 1000시간의 구동을 행해도 발광 강도의 감소는 관찰되지 않았다.

실시예

(실시예 1~5)

본 발명의 실시예의 반도체 재료를 형성하기 위하여, Zn, Se, Cu의 각 고순도 원료(순도 99.9999%)를 이용하여, 절연성 ZnSe 기판(체적 저항률 10⁸Ωcm 이상, 면방위(111)) 상에 저항 가열형 진공 증착 성막을 행했다. Zn, Se 원료 온도는 250, 150℃로 했다. Cu 원료 온도는 925~1100℃로 했다. 이들 원료를 동시에 기판상에 증착하여 원하는 조성의 막을 퇴적시켰다. Cu 원료 온도를 변화시킴으로써 얻어지는 Cu 농도(조성)를 변화시켰다. 얻어진 막에, 램프 가열로를 이용하여 질소 가스 분위기 하에서 400℃-5분의 후속 어닐링 처리를 실시하여 두께 0.3~0.4㎛의 막을 얻었다.

이 막을 X선 회절(XRD)법으로 관찰하면, (111) 배향한 섬아연광형 ZnSe와 동일한 회절선을 얻을 수 있었다. SEM 관찰에 의하면 이들 막은 입경 1~5㎛을 가지는 다결정체였다. 또한, ICP 분석에 의해 이 막의 조성을 확인하면, Zn, Se, Cu가 각각 표 1에 나타내는 양이 포함됨을 알 수 있었다. 예를 들면, 실시예 1에 있어서는 Zn, Se, Cu는 각각 45.5, 50.0, 4.5at%였다. 이것은 조성식 Zn_(1-α-β-γ)Cu_αA_βB_γS_(1-x-y)Se_xTe_y의 표기로 나타낸 경우, α=0.09, β=γ=0, x=1, y=0이다. 다른 실시예의 조성도 동일하게 표 1 중에 나타내져 있다. 여기서는 원료 온도가 높을수록 원료의 증기압이 높아지고, 그 결과, 얻어지는 막의 Cu 농도가 높아지고 있다. 이 막의 저항율을 4 탐침법으로 관찰한 바, 표 1에 나타낸 바와 같이 0.5~0.0008Ωcm으로 매 우 저 저항임을 알 수 있었다. 또한, Seebeck 효과 기전력을 관찰한 바, 정의 온도차에 대하여 부의 기전력이 얻어져 이 막이 p형 전도성을 가짐이 확인되었다. 실시예 1, 2, 5의 광투과 특성은 도 7에 곡선 a, b, c에 나타낸 대로였다. 기판의 흡수단인 460nm 이상의 파장에서는 적어도 2.2㎛까지 현저한 흡수는 보이지 않고, 25% 이상의 투과율이 얻어졌다. 그 흡수 계수는 이 파장역에서 최대라도 4×10⁴cm^-1이었다.

실시예 1의 막상에, Au, Al, ITO를 각각 2점씩 스퍼터법으로 성막(직경 1mm, 간격 약 5mm, 두께 약 100nm)하고, 각 전극간(즉 Au-Au, Al-Al, ITO-ITO 간)의 전류-전압 특성을 확인한 바, 모든 경우에, 도 8에 나타낸 바와 같이, 임계 전압이 없는 오믹 접속이 형성되어 있음이 확인되었다.

이 예에서는, Au, Al, ITO를 스퍼터법에 의해 성막했으나, 종래 범용되고 있는 성막법, 즉 진공 증착법, 펄스 레이저 증착법 등의 성막법으로 제작한 경우에도 동일한 효과가 얻어진다. 또한, 후속 어닐링은 질소 분위기 하에서 행했으나, 다른 불활성 가스 분위기하 또는 진공하에서 행해도 동일한 효과가 얻어진다.

(비교예 1~2)(실시예 29)

Cu 원료 온도를 875℃(비교예 1), 900℃(비교예 2), 1150℃(실시예 29)로 하고 Cu 농도를 변화시킨 이외에는, 실시예 1과 마찬가지로 두께 0.4㎛의 Cu 첨가 ZnSe막을 얻었다. ICP 분석 및 SIMS 분석(2차 이온 질량 분석)에 따르면, 각각의 막은 표 1에 나타내는 Cu 농도를 가지고 있었다. SEM 관찰에 의하면 이들 비교예 1, 비교예 2, 실시예 29의 막은 입경 1~5㎛을 가지는 다결정체였다. XRD 회절법 해석에 따르면, 비교예 1, 비교예 2의 막은 (111) 배향한 섬아연광형 ZnSe과 동일한 회절선이 얻어졌다. 또한, 비교예 1, 비교예 2의 막의 Seebeck 기전력을 측정한 결과, 이 막은 p형 반도체는 되지 않았음이 확인되었다. 그리고, 그 저항률도 표 1에 나타낸 바와 같이, 매우 큰 값을 나타내고 있음을 알 수 있었다. 또한, 비교예 1, 비교예 2의 광투과성을 관찰한 바, 460nm 이상의 파장에서 적어도 2.2㎛까지 현저한 흡수는 보이지 않고, 35% 이상의 투과율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는 최대라도 3×10⁴cm^- ¹으로 어림된다.

또한, 실시예 29의 막은 짙은 갈색을 띠고 있고, 가시역에 강한 흡수가 존재함을 알 수 있었다. XRD 회절법 해석에 의하면, 실시예 29의 막은 (111) 배향한 섬아연광형 ZnSe와 동일한 회절선에 더하여, CuSe 및 Cu₁ _.8Se와 같은 것으로 인정되는 회절선이 얻어지고, 이 막이 ZnSe 결정상과 CuSe 및 Cu₁ _.8Se 결정상으로 이루어짐을 알 수 있었다. CuSe 및 Cu₁ _.8Se는 저 저항의 p형 반도체 특성을 나타내는 것이 알려져 있고, CuSe 및 Cu₁ _.8Se로 이루어지는 실시예 29의 막에 대하여 Seebeck 기전력을 측정한 결과, 이 막은 p형 반도체 특성을 가지고 있음이 확인되었다. 또한, 그 저항률도 표 1에 나타낸 바와 같이 0.0005Ωcm으로 매우 낮은 값을 나타내고 있었다. 즉, 이 막은 단상이 아니고 투광성은 얻기 어려우나, 매우 저 저항의 p형 반도체로서의 특성을 가지고 있음을 알 수 있었다. 이 막에 Au, Al, ITO를 각각 2점씩 스퍼 터 성막하고, 각 전극간의 전류-전압 특성을 관찰한 바, 모두 오믹 접속이 형성되어 있음을 알 수 있었다. 이 때문에, 이 특장을 이용하는 한 유용하다.

	실시예1	실시예2	실시예3	실시예4	실시예5	비교예1	비교예2	실시예29
Zn(at%)	45.5	49.7	48	44	35	49.9	49.95	30
Se(at%)	50	50	50	50	50	50	50	50
Cu(at%)	4.5	0.3	2	6	15	0.1	0.05	20
Total (at%)	100	100	100	100	100	100	100	100
α	0.09	0.006	0.040	0.12	0.30	0.002	0.001	0.40
β	0	0	0	0	0	0	0	0
γ	0	0	0	0	0	0	0	0
x	1	1	1	1	1	1	1	1
y	0	0	0	0	0	0	0	0
저항률(Ωcm)	0.008	0.5	0.15	0.02	0.0008	1000	10000	0.0004
캐리어 농도 (cm^-3)	2.0E+20	7.5E+19	1.2E+20	1.5E+20	3.0E+20	2.0E+17	1.0E+16	7.2E+20

(실시예 6~10)

다음, 본 발명의 실시예 6 내지 10에 대하여 설명한다.

기판으로서 무알칼리 유리(Corning사제 ＃7059)를 사용한 이외에는 실시예 1~5와 동일하게 Cu 도프 ZnSe의 성막을 행했다. SEM 관찰에 의하면, 이 막은 입경 1~5㎛를 가지는 다결정체였다, X선 회절(XPD)법으로 관찰하면, 이들 막에서는 모두 (111) 배향한 섬아연광형 ZnSe와 동일한 회절선이 얻어졌다. ICP 분석에 의해 조성을 확인하면, 표 2에 나타낸 바와 같이 Cu의 함유량은 실시예 1~5와 거의 동일한 농도(0.8~13at%)였다. 예를 들면, 실시예 9에서는, Zn, Se, Cu는 각각 43.0, 50.0, 7.0at%였다. 이것은 조성식 Zn_(1-α-β-γ)Cu_αA_βB_γS_(1-x-y)Se_xTe_y의 표기로 나타낸 경우, α=0.14, β=γ=0, x=1, y=0이다. 다른 실시예의 조성도 동일하게 표2 중에 나타내져 있다. 또한, 어떠한 막도 Seebeck 효과 기전력에 의해 p형 전도를 나타냄을 알 수 있었다. 또한, 저항률 5~0.0015Ωcm을 가져 저 저항임을 알 수 있었다. 또한, 광투과성을 관찰한 바 460nm 이상의 파장에서 적어도 2.2㎛까지 현저한 흡수는 보이지 않고 25% 이상의 투과율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는, 최대라도 5×10⁴cm^-1이라고 어림된다. 이에 더하여, 이 막에 Au, Al, ITO를 각각 2점씩 스퍼터 성막하고 각 전극간의 전류-전압 특성을 관찰한 바, 모두 오믹 접속이 형성되어 있음을 알 수 있었다.

	실시예6	실시예7	실시예8	실시예9	실시예10
Zn(at%)	45.5	49.2	48	43	37
Se(at%)	50	50	50	50	50
Cu(at%)	4.5	0.8	2	7	13
Total (at%)	100	100	100	100	100
α	0.09	0.016	0.04	0.14	0.26
β	0	0	0	0	0
γ	0	0	0	0	0
x	1	1	1	1	1
y	0	0	0	0	0
저항율 (Ωcm)	0.02	5	0.2	0.02	0.0015
캐리어 농도 (cm^-3)	5.0E+19	9.0E+18	6.0E+19	6.5E+19	5.0E+20

(실시예 11~15)

다음, 본 발명의 실시예 11 내지 15에 대하여 설명한다.

S 원료로서 고순도 S(순도 99.9999%)를 이용하고, 이것을 크래킹 셀(cracking cell)을 가진 증착원으로부터 공급하여 S를 더 가한 이외에는 실시예 6과 동일하게 성막을 행했다. S, Se 원료 온도는 각각 80~110℃, 125~150℃로 했다. 얻어진 막은, Seebeck 효과 기전력으로부터 p형 반도체인 것이 확인되었다. 표 3에 나타낸 바와 같이, Cu 농도는 4.2~7at%, S농도는 20~50at%(y=0.4~1, Z=0)이었다. 예를 들면 실시예 11에서는, Zn, S, Se, Cu는 각각 45.5, 20.0, 30.0, 4.5at%였다. 이것은 조성식 Zn_(1-α-β-γ)Cu_αA_βB_γS_(1-x-y)Se_xTe_y의 표기로 나타낸 경우, α=0.09, β=γ=0, x=0.6, y=0이다. 다른 실시예의 조성도 동일하게 표3 중에 나타내져 있다. 또한 어떠한 막도 5~0.05Ωcm의 낮은 저항율을 가짐을 알 수 있었다. XRD법에 의한 관찰로부터 어떠한 막도 (111) 배향한 섬아연광형 결정으로 이루어짐을 알 수 있었다. 또한, 실시예 15의 막의 투과 스펙트럼은 도 9에 도시한 바와 같이, 460nm 이상의 파장에서는 적어도 2.2㎛까지 현저한 흡수는 보이지 않고, 50% 이상의 투과율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는, 최대라도 3×10⁴cm^-1이라고 어림된다. 또한, S를 포함하지 않는 예보다도 더 460nm 이하의 파장 범위의 투과율이 높아져 있는 것이 확인되었다. SEM 관찰에 의하면, 이들 막은 입경 1~5㎛을 가지는 다결정체였다. 이 막에 Au, Al, ITO를 각각 2점식 스퍼터 성막하고, 각 전극간의 전류-전압 특성을 관찰한 바, 모두 오믹 접속이 형성되어 있음을 알 수 있었다.

	실시예11	실시예12	실시예13	실시예14	실시예15
Zn(at%)	45.5	45.8	45.2	43.7	43
S(at%)	20	30	50	45	25
Se(at%)	30	20	0	5	25
Cu(at%)	4.5	4.2	4.8	6.3	7
Total (at%)	100	100	100	100	100
α	0.09	0.084	0.096	0.126	0.14
β	0	0	0	0	0
γ	0	0	0	0	0
x	0.6	0.4	0	0.1	0.5
y	0	0	0	0	0
저항률 (Ωcm)	0.05	0.12	5	2	0.3
캐리어 농도 (cm^-3)	5.0E+19	2.2E+18	1.0E+19	1.0E+19	1.3E+19

(실시예 16~21)

다음, 본 발명의 실시예 16 내지 21에 대하여 설명한다.

Mg, Cd, Te를 추가로 증착 원료에 가한 이외에는 실시예 1과 동일하게 성막을 행했다. Mg, Cd, Te의 각 원료 온도는 500~600℃, 550~675℃, 260~310℃로 했다. 얻어진 막은, XRD법에 의한 관찰에 의해 모두 (111) 배향한 섬아연광형인 것을 알 수 있었다. SEM 관찰에 의하면, 이들 막은 입경 1~5㎛를 가지는 다결정체였다. 또한, Seebeck 효과 기전력으로부터 p형 반도체인 것이 확인되었다. ICP 분석에 의해 표 4에 나타낸 바와 같은 조성인 것이 확인되었다. 예를 들면, 실시예 16에서는, Zn, Mg, Se, Cu는 각각 42.5, 5, 50.0, 2.5at%였다. 이것은 조성식 Zn_(1-α-β-γ)Cu_αA_βB_γS_(1-x-y)Se_xTe_y의 표기로 나타낸 경우, α=0.05, β=0.1, γ=0, x=0, y=0이다. 다른 실시예의 조성도 동일하게 표 중에 나타내져 있다. 또한, 1Ωcm 이하의 낮은 저항률을 가짐을 알 수 있었다.

광투과성을 관찰한 바, 460nm 이상의 파장에서 적어도 2.2㎛까지 현저한 흡수는 보이지 않고, 20% 이상의 투과율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는, 최대라도 6×10⁴cm^-1이라고 어림된다. 이 막에 Au, Al, ITO를 각각 2점씩 스퍼터 성막하고, 각 전극간의 전류-전압 특성을 관찰한 바, 모두 오믹 접속이 형성되어 있음을 알 수 있었다.

	실시예16	실시예17	실시예18	실시예19	실시예20	실시예21
Zn(at%)	42.5	37	40.2	36.5	45.5	45
Mg(at%)	5	8
Cd(at%)			5	9
Cu(at%)	2.5	5	4.8	4.5	4.5	5
Se(at%)	50	50	50	50	45	41.5
Te(at%)					5	8.5
Total (at%)	100	100	100	100	100	100
α	0.05	0.1	0.096	0.09	0.09	0.1
β	0.1	0.16	0	0	0	0
γ	0	0	0.1	0.18	0	0
x	0	0	0	0	0	0
y	0	0	0	0	0.1	0.17
저항률 (Ωcm)	0.32	0.65	0.15	0.25	0.08	0.052
캐리어 농도 (cm^-3)	3.2E+19	1.2E+19	2.0E+19	4.2E+19	2.5E+20	6.0E+20

(실시예 22~25)

다음, 본 발명의 실시예 22 내지 25에 대하여 설명한다.

Cu에 더하여, Al, Ga, In 및 Cl을 각각 첨가한 이외에는 실시예 1과 동일하게 성막을 행했다. Al, Ga, In의 첨가에는, Al, Ga, In의 각 고순도 재료(순도 99.9999%)를 증착원(원료 온도는 각각 650℃, 600℃, 575℃)으로서 이용했다. Cl 첨가 원료로서 ZnCl₂(순도 99.999%)를 이용하고, 그 유지 온도는 320℃로 했다. Zn, Se, Cu에 더하여, 각각의 이들 원료를 기판상에 동시에 증착하여 원하는 조성의 막을 퇴적시켰다. Al, Ga, In, ZnCl₂의 각 원료는 미량 첨가이기 때문에, 정밀한 온도 제어(온도 편차±0.5%, PID 제어)를 행했다. ICP 분석에 따르면, Zn, Cu, Se의 각 농도는 실시예 1과 동일했다. SIMS 분석에 따르면, Al, Ga, In, Cl의 각 농도는 각각 8×10¹⁹, 3.5×10¹⁹, 5×10¹⁹, 9×10¹⁹cm^-3이었다. XRD 관찰하면, (111) 배향한 섬아연광형 ZnSe와 동일한 회절선이 얻어졌다. 또한, SEM 관찰에 의하면, 이들 막은 입경 1~5㎛을 가지는 다결정체였다. Seebeck 효과 기전력으로부터 이들이 모두 p형 반도체인 것이 확인되었다. 이들 저항률은 각각 250, 27, 38, 920Ωcm 이었다. 이들 막에서는 460nm 이상의 파장에서는 적어도 2.2㎛까지 현저한 흡수는 보이지 않고, 20% 이상의 투과율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는 최대라도 6×10⁴cm^-1로 어림된다. 이 막에 Au, Al, ITO를 각각 2점씩 스퍼터 성막하고, 각 전극간의 전류-전압 특성을 관찰한 바, 모두 오믹 접속이 형성되어 있음을 알 수 있었다.

(실시예 26)

다음, 본 발명의 실시예 26에 대하여 설명한다.

n형 ZnSe 기판(Ga 첨가, 체적 저항율~10^-1Ωcm, 면방위(111))을 이용하고, 이 기판상에 MBE법으로 N 도프 p-ZnSe(캐리어 농도 2x10¹⁷cm^-3)을 약 1㎛의 두께로 성막했다. 이 막 상에 실시예 1과 동일하게 Cu 첨가 ZnSe를 증착 성막하고 후속 어닐링을 실시했다. 또한, 이 막 상에 직경 1mm의 Au 전극을 진공 증착법에 의해 약 100nm의 두께로 부착했다. n-ZnSe 기판에 In 전극을 초음파 땜납으로 부착하고, Au 전극과 In 전극간의 전류-전압 특성을 관찰했다. 도 10에 도시한 바와 같이 순방향(Au 전극을 정극) 바이어스 전압 약 3V 이상에서 전류가 상승하는 정류성이 얻어졌다. 또한, 이 임계 전압을 넘는 전압을 인가하면, 도 11과 같은 파장 465nm의 발광과 피크 파장 600nm의 폭 넓은 스펙트럼을 가지는 발광이 얻어졌다. 이 465nm 발광은 pn 접합 계면에서의 정공-전자 재결합에 의한 발광, 600nm 발광은 465nm 발광에 광 여기된 기판 결정의 형광이라고 생각된다.

20mA의 저 전류 동작에서 이 소자의 구동을 1000시간 행한 바, 발광 강도의 초기 강도로부터의 감소는 관찰되지 않고, 장시간에 걸쳐 안정된 동작이 얻어지는 것이 확인되었다.

(실시예 27)

다음, 본 발명의 실시예 27에 대하여 설명한다.

기판으로서, n형 ZnSe 기판(Ga 첨가, 체적 저항률~10^-1Ωcm, 면방위(111))을 이용하고, 이 기판상에 MBE법으로 논(non)도프 ZnSe를 약 50nm의 두께로 성막했다. 이 막 상에 실시예 1과 동일하게 Cu 첨가 ZnSe를 증착 성막하고 후속 어닐링을 실시했다. 또한, 이 막 상에 직경 1mm의 Au 전극을 진공 증착법에 의해 약 100nm의 두께로 부착했다. 이에 따라 n-ZnSe 기판과 p형 ZnSe로, 얇은 i층이 삽입된 pn 접합을 형성한 것이 된다. n형 ZnSe 기판에 In 전극을 초음파 땜납으로 부착하고, Au 전극과 In 전극간의 전류-전압 특성을 관찰한 바, 도 10에 도시한 것과 마찬가지로, 순방향(Au 전극을 정극) 바이어스 전압 약 3V 이상에서 전류가 상승하는 정류성이 얻어졌다. 또한, 이 임계 전압을 넘는 전압을 인가하면, 도 11과 같은 스펙트럼을 가지는 발광이 얻어졌다. 또한, 20mA의 저 전류 동작에서 이 소자의 구동을 1000시간 행한 바, 발광 강도의 초기 강도로부터의 감소는 관찰되지 않고, 장시간에 걸쳐 안정된 동작이 얻어지는 것이 확인되었다.

(실시예 28)

다음, 본 발명의 실시예 28에 대하여 설명한다.

성막시의 기판 온도를 125℃로 하고, 램프 가열로를 이용한 후속 어닐링을 행하지 않은 것을 제외하고는, 실시예 6과 동일하게 Cu 첨가 ZnSe를 증착 성막하여 두께 0.2㎛의 막을 얻었다. XRD법으로 관찰한 바, 회절 피크가 없는 폭 넓은 할로(halo) 패턴뿐인 패턴이 얻어진 것으로부터, 이 막이 이 수법에서는 회절이 얻어지지 않는 미결정(입경 2~3nm 이하)으로 이루어지는 박막 혹은, 비정질 박막임을 알 수 있었다. 또한, SEM 관찰로부터도, 이 막은 입상(粒狀)물이나 입계는 관측되지 않고, 비정질 박막인 것을 확인했다. 또한, 투과율을 관찰한 바, 460nm보다 장파장에서는 적어도 2.2㎛까지 현저한 흡수는 관찰되지 않고, 20% 이상의 투광율이 얻어졌다. 즉, 이 파장 영역에서의 흡광 계수는, 최대라도 8×10⁴cm^- ¹라고 어림된다. 4탐침법에 의해 4Ωcm의 저항율을 가짐을 알 수 있었다. 또한, Seebeck 효과 기전력으로부터 p형 전도성을 가지는 것을 알 수 있었다. 또한, ICP 분석에 의하면, Zn, Se, Cu의 각 농도는 각각 44.0, 5.0, 51.0at%였다. 또한, Hall 측정으로부터, 이동도는 약 0.05cm²/(Vsec), 캐리어 농도는 약 10¹⁹cm^-3의 값이 얻어졌다.

(실시예 30)

기판으로서 다결정 n형 ZnSe 기판(Ga 첨가, 체적 저항율~2Ωcm)을 준비했다.

이것은 CVD법에 의해 제작된 다결정 ZnSe 기판(미국 ICL사제)에, ZnS계 반도체 재료에 관하여 종래 알려져 있는 n형 저 저항화 처리인 (Zn+Ga) 용융욕 침지 처리(Ga/Zn=0.15(몰 비), 950℃-50시간)를 가한 후, 그 표면에 연마를 실시한 것이다. 이 기판상에 실시예 1과 동일하게 Cu 첨가 ZnSe를 증착 성막하고 후속 어닐링을 실시했다. 얻어진 막은 SEM 관찰에 의해 입경 1~2㎛정도의 다결정인 것을 알 수 있었다. 이 막 상에 직경 1mm의 Al 전극을 진공 증착법에 의해 약 50nm의 두께로 부착했다. n형 ZnSe 기판에 In을 초음파 땝납으로 부착하고, 또한 질소 분위기 하에서 350℃-5분의 열 처리를 가함으로써 In 전극을 형성했다. Al 전극과 In 전극간의 전류-전압 특성을 관찰한 바, 순방향(Al 전극을 정극) 바이어스 전압 약 3.5V 이상에서 전류가 상승하는 정류성이 얻어지고, 이 소자가 다이오드로서 기능하고 있는 것이 확인되었다.

이상 설명한 바와 같이, 본 발명의 반도체 재료는 ZnS계 재료의 투광성의 저 저항 p형 반도체 재료로서 이용이 가능하다. 또한, 이것을 이용한 반도체 소자에 이용이 가능하다. 또한, 이것을 이용한 고효율이자 긴 수명의 발광 소자를 비롯한 각종 반도체 디바이스로의 이용이 가능하다.

Claims

조성식 Zn_(1-α-β-γ)Cu_αA_βB_γS_(1-x-y)Se_xTe_y

(0.004≤α≤0.4, β≤0.2, γ≤0.2, 0≤x≤1, 0≤y≤0.2, x+y≤1. A, B는 Cd, Hg, 알칼리토류 금속으로부터 선택되는 원소)로 나타내지는 것을 특징으로 하는 p형 반도체 재료.
제 1항에 있어서, 상기 A가 Mg인 것을 특징으로 하는 p형 반도체 재료.
제 1항 또는 2항에 있어서, 상기 B가 Cd인 것을 특징으로 하는 p형 반도체 재료.
제1항에 있어서, 상기 반도체 재료는 보상 도펀트로서 Cl, Br, I, Al, Ga, In으로부터 선택되는 적어도 1종의 도펀트를 포함하고, 상기 보상 도펀트 농도가 10¹⁷~10²⁰cm^-3인 것을 특징으로 하는 p형 반도체 재료.
제1항에 있어서, 상기 반도체 재료는 470nm~750nm에서의 광 흡수 계수가 5×10⁵cm^-1 이하인 것을 특징으로 하는 p형 반도체 재료.
제1항에 있어서, 상기 반도체 재료의 체적 저항률은 10^-4Ωcm 이상 10³Ωcm 미만인 것을 특징으로 하는 p형 반도체 재료.
제1항에 있어서, 상기 반도체 재료의 캐리어 농도는 10¹⁶cm^-3이상 10²²cm^-3미만인 것을 특징으로 하는 p형 반도체 재료.
제1항의 p형 반도체 재료가 비정질상 또는 다결정질상의 정공 주입 전극층을 구성하여 이루어지는 반도체 소자.
제 8항에 있어서, 상기 반도체 소자가 발광 소자인 것을 특징으로 하는 반도체 소자.