JP4832250B2 - ｐ型半導体材料、半導体素子、有機エレクトロルミネッセンス素子、及びｐ型半導体材料の製造方法 - Google Patents

Description

本発明は、ＺｎとＳｅを含む化合物を有するｐ型半導体材料、このｐ型半導体材料を備えた半導体素子及び有機エレクトロルミネッセンス素子、並びにｐ型半導体材料の製造方法に関する。

従来の有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）の正孔注入電極（以下、ｐ型電極と記す。）には、透明性、入手の容易性などの観点からＩＴＯ（インジウム錫酸化物）が用いられることが多い。ＩＴＯは、ガラス基板またはポリマー基板上にスパッタリング法や蒸着法などによって形成される。有機ＥＬデバイスの典型的な積層構造としては、例えば、ＩＴＯ／ＮＰＢ／Ａｌｑ３／Ｍｇ／Ａｇを挙げることができる。ここで、ＮＰＢは、Ｎ，Ｎ，−ｂｉｓ（１−ｎａｐｈｙｌ）−Ｎ，Ｎ’−ｄｉｐｈｅｎｙｌ−１，１’ｂｉｐｈｅｎｙｌ−４，４’−ｄｉａｍｎｅであり正孔輸送層として、またＡｌｑ３は、８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ ａｌｕｍｉｎｕｍであり、電子輸送層として機能する。斯かる有機ＥＬ素子においては、各電極から注入された電子と正孔が、正孔輸送層であるＮＰＢ層と電子輸送層であるＡｌｑ層の接合界面近傍で結合することにより発光する。従って、有機ＥＬ素子の発光輝度は、正孔、あるいは電子輸送層に注入される正孔、あるいは電子の数に比例することになる。
国際公開２００５／０７６３７３号公報 Ｓ．Ｔ．Ｌｅｅ ｅｔ ａｌ．、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７４ （１９９９） Ｐ．６７０

しかしながら、ＩＴＯの仕事関数は４．３ｅＶと小さいため、ｐ型電極としてのＩＴＯとこれに隣接する正孔輸送層（上述の積層構造例ではＮＰＢ層）との間のバンド整合がとれていなかった。例えば、上記積層構造例の場合は、ＩＴＯからＮＰＢへの正孔注入は１．７ｅＶものエネルギー障壁を越えて行われていた（非特許文献１）ため、正孔注入効率が低く、結果として十分な発光輝度がとれない、と云う問題点があった。

これに対して、仕事関数が大きく、正孔輸送層との間にバンド整合がとれる透明なｐ型電極用材料として、ｐ型に極性制御したＺｎＳｅやＧａＮが提案されている（特許文献１）。しかし、これらの材料は単結晶薄膜としてのみ用いられており、多結晶膜とすると導電性が顕著に失われるため、ガラス基板やポリマー基板上に形成して用いることができなかった。

そこで本発明は、正孔輸送層との間でバンド整合がとれており、ガラス基板やポリマー基板上に形成可能なｐ型電極に好適なｐ型半導体材料、このｐ型半導体材料を備えた半導体素子及び有機ＥＬ素子、並びにｐ型半導体材料の製造方法を提供することを目的とする。

上記課題を解決するために、本発明により成るｐ型半導体材料においては、ＺｎとＳｅを含む化合物中に、Ａｇを１×１０^１８〜５×１０^２０ｃｍ^−３含有させてなることを特徴とする。

また、本発明に係るｐ型半導体材料において、ＺｎとＳｅを含む化合物は、組成式Ｚｎ_{（１−ｘ）}Ｍｇ_ｘＳｅ_{（１−ｙ）}Ｓ_ｙ（０≦ｘ≦０．５、０≦ｙ≦０．５）で示され、Ａｇを１×１０^１８〜５×１０^２０ｃｍ^−３含有させたことを特徴とする。

また、本発明に係るｐ型半導体材料において、Ａｇの含有量が、３×１０^１９〜３×１０^２０ｃｍ^−３であることを特徴とする。

また、本発明により成る半導体素子は、上述したいずれかのｐ型半導体材料を含むｐ型電極を備えることを特徴とする。

また、本発明に係る半導体素子のｐ型電極に含まれるｐ型半導体材料の組織は、正孔の平均的な移動方向に延びた柱状構造をなすことを特徴とする。

また、本発明により成る有機ＥＬ素子は、前記ｐ型半導体材料のいずれか一を含むｐ型電極を具備することを特徴とする特徴とする。

更に、本発明により成る、１×１０^１８〜５×１０^２０ｃｍ^−３のＡｇを含むＺｎＳｅから成るｐ型半導体材料の製造方法は、真空蒸着法であり、かつ蒸発源として、ＺｎＳｅ及びＡｇ_２Ｓｅを用いたことを特徴とする。

本発明によれば、仕事関数が大きく、かつガラス基板やポリマー基板上に形成可能なｐ型電極に好適なｐ型半導体材料、及びこれを用いた半導体素子の提供が可能となり、例えば有機ＥＬ素子に適用した場合には、正孔輸送層との間でバンド整合をとることができ、発光輝度の向上が図れる。

以下、本発明にかかる実施形態を図面を参照しつつ詳しく説明する。
なお、本発明は、有機ＥＬ素子のほか、無機材料を使ったＬＥＤのｐ型電極など、正孔注入を行うほかの種類の素子にも適用することができる。

（１）ｐ型電極の構成
本実施形態に係るｐ型半導体材料は、ＺｎとＳｅを含む化合物中に、ドーパントとしてＡｇを１×１０^１８〜５×１０^２０ｃｍ^−３含有させてなるものであり、このｐ型半導体材料をｐ型電極として基板上に形成したものが本実施形態に係る半導体素子である。このｐ型半導体材料は、例えば有機ＥＬ素子のｐ型電極材料として用いることができ、隣接するように形成された正孔輸送層へ正孔を注入することができる。

ここで、Ａｇの含有量が５×１０^２０ｃｍ^−３より多い場合は、ＺｎＳｅの粒界にＡｇが偏析し仕事関数の低下を招いてしまう。そのため、例えば有機ＥＬ素子の陽極として本実施形態に係るｐ型半導体材料を用いた場合は、隣接する正孔輸送層への正孔注入の効率が低いものとなる。一方、Ａｇの含有量が１×１０^１８ｃｍ^−３より少ない場合は、ＺｎＳｅの粒界においてキャリアの散乱を生じて導電性がほぼ消失してしまう。

以上の効果の観点からすると、Ａｇの含有量は、１×１０^１９〜４×１０^２０ｃｍ^−３であるとなお良く、さらに３×１０^１９〜３×１０^２０ｃｍ^−３であることが好ましい。Ａｇの含有量が上述の範囲内であれば、ＡｇはＺｎＳｅ格子内でアクセプターとして働き、正孔を生成することができるからである。

ｐ型半導体材料は、Ｚｎ、Ｓｅ、ＡｇのほかにＭｇ、Ｓを含有することが好ましく、組成式Ｚｎ_{（１−ｘ）}Ｍｇ_ｘＳｅ_{（１−ｙ）}Ｓ_ｙ（０≦ｘ、ｙ≦０．５）で示されるＺｎＳｅ系化合物とすることが好ましい。Ｍｇを含有させることによりｐ型半導体材料の伝導帯を上側にシフトすることができ、Ｓを含有させることによりｐ型半導体材料の価電子帯を
下側へシフトすることができるため、ｐ型半導体材料のバンドギャップを広げることができるからである。

ｐ型電極において、ｐ型半導体材料は、基板の板厚方向（ｐ型電極の厚さ方向で、正孔の平均的移動方向となる。）に延びた柱状構造をなすことが好ましい。柱状構造の例を図１に示す。図１は本実施形態にかかる半導体素子の断面構造を示す電子顕微鏡写真である。この例では、石英基板１上にＺｎＳｅ系化合物にＡｇをドープしたｐ型電極２が形成されており、ＺｎＳｅが石英基板１の板厚方向（図１の上下方向）に柱状に延びている。このように柱状に形成することにより、正孔の散乱が起きやすいＺｎＳｅ多結晶体であっても、実用的な導電性を得ることができる。また、ＺｎＳｅ多結晶体をエピタキシャル膜とすることによっても同様の効果を得ることができる。

半導体素子においてｐ型電極を形成する基板としては、化合物半導体（例えばＧａＡｓ、ＧａＰ、ＩｎＰ）の単結晶、及び、導電性酸化物（例えばＩＴＯ、ＺｎＯ）を表面にコートしたガラス基板を用いることができる。その他、例えばＧａＡｓ基板＼ｎ−ＺｎＳｅ：Ｃｌ＼ｉ−ＺｎＳｅ＼ＺｎＳｅ：Ａｇ等のデバイスを基板とし、その上部に形成することも可能である。

（２）ｐ型電極の成膜方法
つづいて、図２、３を参照しつつ、ＡｇをドープしたＺｎＳｅのエピタキシャル膜を例にとって、ｐ型電極の成膜（半導体素子の製造）について説明する。ここで、図２は、本実施形態に係る蒸着器の概略内部構成を側面から見た概念図であり、（ａ）は蒸着開始前の状態を、（ｂ）は蒸着開始後の状態を、それぞれ示す図である。また、図３は、本発明の一実施形態に係る蒸着器のるつぼの配置を示す概略図であり、（ａ）は本実施形態における基板ホルダの回転軌道に対するるつぼの位置を示した平面図であり、（ｂ）はるつぼが４つある場合の配置を示した平面図である。

ｐ型電極の成膜は、図２（ａ）に示すような、密閉容器として構成される蒸着器１０の内部に基板２０を格納して、基板２０の表面にＺｎ、Ｓｅ、及びＡｇ等の原料を蒸発させてなる原料気流を供給することにより行う。

図２（ａ）に示すように、蒸着器１０内の上部には、回転軸１２により蒸着器１０内で回転駆動（図２の矢印の方向に回転）する基板ホルダ１３が設けられる。そして、基板ホルダ１３の下面側には基板２０が取り付けられる。基板ホルダ１３に基板２０を取り付けて成膜中に回転させることにより、形成する薄膜の膜厚や組成を均一にすることが出来るため好ましい。

また、蒸着器１０内の側壁には、蒸着器１０内の圧力を調節する排気部１１が設けられる。
成膜中は、蒸着器１０内の圧力を１×１０^−７Ｔｏｒｒ以下とすることが好ましい。蒸着器１０内の圧力が１×１０^−７Ｔｏｒｒより高いと、残留水分が多すぎて成膜される薄膜中に取り込まれてしまい、結晶性を害し、所望の電気特性が発現しないことがあるためである。また、蒸着器１０内の圧力を１×１０^−７Ｔｏｒｒ以下とすることで、蒸着器内における原子の平均自由行程は１０００Ｋｍ程度になり、るつぼ２５，２６，２７，２８にて発生する原料気流に含まれるガス分子が、何にも衝突せずに、基板２０の表面へ直接到達できるからである。

基板２０の下面側には、原料としてのＺｎ、Ｓｅ、及びＡｇをそれぞれ収容したるつぼ２５、２６、２７が配置配置される。この際、本発明の一実施形態においては、図２（ａ）または（ｂ）に示すように、るつぼ２５、２６、２７を、基板２０の垂直下方に設置し
ている。このように配置することで、各つるぼにて発生させる原料気流の流れを、基板２０に対して略垂直とすることができる。また、図５に示すように、本発明の他の実施形態として、各原料気流が基板２０付近に集中するように角度を付けてるつぼ２５、２６、２７を配置することでも構わない。

なお、るつぼ２５、２６、２７は、基板ホルダ１３の回転軌道１３ａ上であって、かつ回転軸１２の延長線１２ａ（すなわち回転軌道１３ａの中心）に対して等角度間隔に配置されることが好ましい。等角度間隔に配置することにより、各るつぼからの基板２０への原料気流の供給時間を均等化することが出来るためである。なお、Ｚｎ、Ｓｅ、及びＡｇのほかに、Ｓ又はＭｇを蒸着する場合は、図３（ｂ）に示すように、回転軸１２の延長線１２ａに対して等角度間隔に、Ｚｎ、Ｓｅ、Ａｇ、及び、Ｓ又はＭｇをそれぞれ収容したるつぼ２５、２６、２７、２８を配置することが好ましい。

なお、るつぼ２５、２６、２７の材料としては、ＢＮ（窒化硼素）などが用いられる。ＢＮは、ＺｎＳｅ、Ｚｎ、Ｓｅ、Ａｇと反応しにくいからである。

なお、基板２０と、るつぼ２５、２６、２７との間には、各るつぼにて発生する原料気流が基板２０へ供給されることを遮断するためのシャッタ１４が、それぞれ設けられる。なお、シャッタ１４は、るつぼごとに設けるのではなく、すべてのるつぼに共通の１つだけを設けることとしてもよい。

るつぼ２５、２６、２７及び基板２０は、図示しない加熱手段（例えば、赤外線ランプ、白金線通電加熱器、ＢＮヒータ、ＳｉＣヒータ）により所定温度に加熱される。ここで、加熱温度は成膜条件に応じて設定される。
そして、成膜中のるつぼ２５、２６、２７の温度を制御することで、各るつぼからの原料気流の蒸気圧を制御することが出来、形成する薄膜の組成を制御することが出来る。
なお、成膜中の基板２０の温度は２００℃以上４００度以下とすることが好ましい。２００℃以下とすると、基板２０に到達した原料気流が結晶化せず、所望の電気特性が発現しないためである。また、４００℃以上とすると、ＺｎＳｅの蒸気圧が高すぎて基板２０に膜が付着しないためである。

るつぼ２５、２６、２７を加熱すると、各るつぼ中に収容されている各原料が気化（昇華）して、それぞれ原料気流を発生させる。そして原料気流が発生したら、基板２０と各るつぼとの間に設けられたシャッタ１４を同時に開放する。すると、各原料気流が、基板２０上に対して略垂直に供給されることとなり、基板２０上に吸着して、ｐ型電極２１を成膜する。
その後、所定時間の経過後に基板２０の下面側に所望膜厚のｐ型電極２１が成膜されたら、シャッタ１４を同時に閉めて、成膜処理を完了する。

なお、成膜速度は、５ｎｍ／ｍｉｎから３０ｎｍ／ｍｉｎになるようにすることが好ましい。５ｎｍ／ｍｉｎより小さいと、成膜に時間がかかりすぎ、生産性が低下するからである。また３０ｎｍ／ｍｉｎより大きいと、結晶性が低くなり、柱状構造を作らなくなり、所望の電気特性を得られないからである。

以上のように、本実施形態のｐ型半導体材料及び半導体素子は、Ｚｎ、Ｓｅ、Ａｇ等を原料に用いるため、蒸着法、スパッタリング法により容易に作製することができる。また、ＡｇがＺｎＳｅ格子内に置換固溶してアクセプターとして働き、正孔を生成するため、従来用いられたＩＴＯの仕事関数に比べて大きな仕事関数（６．３ｅＶ）を有する。このため、有機ＥＬ素子のｐ型電極に適用した場合は、正孔輸送層との間でバンド整合がとれてエネルギー障壁を作らない。

なお、Ｃｕをドーパントに用いた場合には、Ｃｕ^２＋とＣｕ^＋の価数制御を行う必要があり、成膜条件が制限されるのに対して、本実施形態のｐ型半導体材料及び半導体素子のようにＡｇをドーパントに用いた場合には、Ａｇ^＋のみが存在するので価数制御が不要である。また、Ｃｕ^＋のイオン半径（６０ｐｍ）に比べてＡｇ^＋のイオン半径（１００ｐｍ）は格段に大きいため、ＺｎＳｅ格子中で熱や電界による拡散を起こしにくい。

さらに、Ａｇの含有量を所定の範囲に設定しているため、Ａｇの含有量が多いことに起因する粒界での偏析及び仕事関数の低下を防止することができ、かつ、Ａｇの含有量が少ないことによる粒界でのキャリアの散乱及び導電性の顕著な低下を防ぐことができる。

以下に本発明の実施例を、比較例とともに説明する。

＜実施例１＞
実施例１ではＡｇをドープしたＺｎＳｅのエピタキシャル膜をｐ−ＧａＡｓ基板上に成膜して半導体素子を形成した。

蒸着器は到達真空度１×１０^−８Ｔｏｒｒのものを使用した。ＺｎＳｅ原料１ｇを入れたＢＮるつぼを８３０℃に、Ａｇ_２Ｓｅ０．１ｇを入れたＢＮるつぼを７７５℃に加熱する一方、ｐ−ＧａＡｓ基板をＩＲランプ（赤外線ランプ）により２５０℃に昇温し、基板下方のシャッタを開放して成膜を行った。

Ｉｎ−ｐｌａｎｅ法Ｘ線回折法および透過電子顕微鏡によりエピタキシャル成長したことを確認した。
触針式段差計で測定したエピタキシャル膜の膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４９．４：５０．２：０．３３（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は１×１０^２０ｃｍ^−３であり、膜厚方向に均一であった。また、比抵抗率は６．８ ×１０^４Ωｃｍであった。膜厚方向の電流−電圧特性は、図４に示すように良好であった。ここで、図４はＺｎＳｅ：Ａｇ／ｐ−ＧａＡｓ（ＡｇをドープしたＺｎＳｅをｐ−ＧａＡｓ上に成膜した実施例１に係る半導体素子）の電流電圧特性を示す図である。

＜実施例２＞
実施例２では、ＡｇドープしたＺｎＳｅ膜をＩＴＯ付ガラス基板上に成膜して半導体素子を形成した。成膜条件は実施例１と同様である。

触針式段差計で測定したＺｎＳｅ膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４９．４：５０．２：０．３３（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は１×１０^２０ｃｍ^−３であり、膜厚方向に均一であった。断面をＴＥＭで観察したところ、柱状粒子構造を確認できた。紫外光電子分光法により測定した仕事関数は６．３ｅＶであった。また、比抵抗率は６．８×１０^４Ωｃｍであった。膜厚方向の電流−電圧特性は実施例１と同様に良好であった。

＜実施例３＞
実施例３ではＡｇをドープしたＺｎＳｅのエピタキシャル膜をｐ−ＧａＡｓ基板上に成膜して半導体素子を形成した。

蒸着器は到達真空度１×１０^−８Ｔｏｒｒのものを使用した。ＺｎＳｅ原料１ｇを入れたＢＮるつぼを８３０℃に、Ａｇ_２Ｓｅ０．１ｇを入れたＢＮるつぼを７５０℃に加熱す
る一方、ｐ−ＧａＡｓ基板をＩＲランプ（赤外線ランプ）により２５０℃に昇温し、基板下方のシャッタを開放して成膜を行った。

Ｉｎ−ｐｌａｎｅ法Ｘ線回折法および透過電子顕微鏡によりエピタキシャル成長したことを確認した。触針式段差計で測定したＡｇドープＺｎＳｅ膜の膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４９．７：５０．２：０．０８（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は３×１０^１９ｃｍ^−３であり、膜厚方向に均一であった。紫外光電子分光法により測定した仕事関数は６．３ｅＶであった。また、比抵抗率は８．８×１０^５Ωｃｍであった。膜厚方向の電流−電圧特性は実施例１と同様に良好であった。

＜実施例４＞
実施例４ではＡｇをドープしたＺｎＳｅのエピタキシャル膜をｐ−ＧａＡｓ基板上に成膜して半導体素子を形成した。

蒸着器は到達真空度１×１０^−８Ｔｏｒｒのものを使用した。ＺｎＳｅ原料１ｇを入れたＢＮるつぼを８３０℃に、Ａｇ_２Ｓｅ０．１ｇを入れたＢＮるつぼを７３０℃に加熱する一方、ｐ−ＧａＡｓ基板をＩＲランプ（赤外線ランプ）により２５０℃に昇温し、基板下方のシャッタを開放して成膜を行った。

Ｉｎ−ｐｌａｎｅ法Ｘ線回折法および透過電子顕微鏡によりエピタキシャル成長したことを確認した。触針式段差計で測定したＡｇドープＺｎＳｅ膜の膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４９．８：５０．１：０．０１（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は３×１０^１８ｃｍ^−３であり、膜厚方向に均一であった。紫外光電子分光法により測定した仕事関数は６．１ｅＶであった。また、比抵抗率は７．５×１０^６Ωｃｍであった。膜厚方向の電流−電圧特性は実施例１と同様に良好であった。

＜比較例１＞
比較例１ではＡｇをドープしたＺｎＳｅのエピタキシャル膜をｐ−ＧａＡｓ基板上に成膜して半導体素子を形成した。

蒸着器は到達真空度１×１０^−８Ｔｏｒｒのものを使用した。ＺｎＳｅ原料１ｇを入れたＢＮるつぼを８３０℃に、Ａｇ_２Ｓｅ０．１ｇを入れたＢＮるつぼを８３０℃に加熱する一方、ｐ−ＧａＡｓ基板をＩＲランプ（赤外線ランプ）により２５０℃に昇温し、基板下方のシャッタを開放して成膜を行った。

触針式段差計で測定したＡｇドープＺｎＳｅ膜の膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４７．２：５０．３：２．５（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は１×１０^２１ｃｍ^−３であり、膜厚方向に均一であったが、Ｉｎ−ｐｌａｎｅ法Ｘ線回折法および透過電子顕微鏡によりＡｇが粒界に偏析していることを確認した。紫外光電子分光法により測定した仕事関数は５．１ｅＶであった。また、比抵抗率は３．３×１０^２Ωｃｍであった。

＜比較例２＞
比較例２ではＡｇをドープしたＺｎＳｅのエピタキシャル膜をｐ−ＧａＡｓ基板上に成膜して半導体素子を形成した。

蒸着器は到達真空度１×１０^−８Ｔｏｒｒのものを使用した。ＺｎＳｅ原料１ｇを入れたＢＮるつぼを８３０℃に、Ａｇ_２Ｓｅ０．１ｇを入れたＢＮるつぼを７００℃に加熱す
る一方、ｐ−ＧａＡｓ基板をＩＲランプ（赤外線ランプ）により２５０℃に昇温し、基板下方のシャッタを開放して成膜を行った。

Ｉｎ−ｐｌａｎｅ法Ｘ線回折法および透過電子顕微鏡によりエピタキシャル成長したことを確認した。触針式段差計で測定したＡｇドープＺｎＳｅ膜の膜厚は４００ｎｍであり、ＩＣＰ法により分析した化学組成は、Ｚｎ：Ｓｅ：Ａｇ＝４９．８：５０．２：０．００２（ａｔ％）であった。また、ＳＩＭＳ法により分析したＡｇ濃度は５×１０^１７ｃｍ^−３であり、膜厚方向に均一であった。紫外光電子分光法による仕事関数の測定ならびに比抵抗率の測定は膜の導電性が低すぎて測定することができなかった。

実施例１〜４および比較例１〜２のＡｇ濃度、仕事関数および抵抗率の値を表１にまとめて示す。

本発明について上記実施形態を参照しつつ説明したが、本発明は上記実施形態に限定されるものではなく、改良の目的または本発明の思想の範囲内において改良または変更が可
能である。

本発明の一実施形態にかかる半導体素子の断面構造を示す電子顕微鏡写真である。 本発明の一実施形態に係る蒸着器の概略内部構成を側面から見た概念図であり、（ａ）は蒸着開始前の状態を、（ｂ）は蒸着開始後の状態を、それぞれ示す図である。 本発明の一実施形態に係る蒸着器のるつぼの配置を示す概略図であり、（ａ）は実施形態における基板ホルダの回転軌道に対するるつぼの配置例を示した平面図であり、（ｂ）はるつぼが４つある場合の配置例を示した平面図である。 実施例１に係る半導体素子の電流電圧特性を示す図である。 本発明の他の実施形態に係る蒸着器の概略内部構成を側面から見た概念図であり、原料蒸気が基板付近に集中するように角度を付けてるつぼを配置した状態を示す図である。

符号の説明

１ 石英基板
２ ｐ型電極層
１０ 蒸着器
２０ 基板
２１ ｐ型電極
２５ るつぼ
２６ るつぼ
２７ るつぼ

Claims (8)

1. 仕事関数の値が６．１〜６．３ｅＶであり、ＺｎとＳｅとを含む化合物中に、Ａｇを１×１０^１８〜５×１０^２０ｃｍ^−３含有させてなることを特徴とするｐ型半導体材料。
2. 前記ＺｎとＳｅとを含む化合物に、Ａｇを３×１０ ^１９ 〜３×１０ ^２０ ｃｍ ^−３ 含有させてなることを特徴とする請求項１に記載のｐ型半導体材料。
3. 前記ＺｎとＳｅとを含む化合物は、組成式Ｚｎ _{（１−ｘ）} Ｍｇ _ｘ Ｓｅ _{（１−ｙ）} Ｓｙ（０≦ｘ≦０．５、０≦ｙ≦０．５）で示されることを特徴とする請求項１又は２に記載のｐ型半導体材料。
4. 請求項１から請求項３のいずれか１項に記載のｐ型半導体材料を含むｐ型電極を具備することを特徴とする半導体素子。
5. 前記ｐ型電極に含まれるｐ型半導体材料の組織が、正孔の平均的な移動方向に伸びた柱状構造をなすことを特徴とする請求項４に記載の半導体素子。
6. 前記ｐ型電極に含まれるｐ型半導体材料がｐ型ＧａＡｓ層の上にエピタキシャル成長させた膜であり、
   前記ｐ型半導体材料と前記ｐ型ＧａＡｓ層とのｐ−ｐ接合が整流特性を有することを特徴とする請求項４に記載の半導体素子。
7. 請求項１から請求項３のいずれか１項に記載のｐ型半導体材料を含むｐ型電極を具備することを特徴とする有機エレクトロルミネッセンス素子。
8. ＺｎＳｅに、Ａｇを１×１０^１８〜５×１０^２０ｃｍ^−３含有させてなることを特徴とするｐ型半導体材料の製造方法であって、当該製造方法が真空蒸着法であり、かつ蒸着源として、ＺｎＳｅ及びＡｇ_２Ｓｅを用い、前記ｐ型半導体材料の仕事関数の値を６．１〜６．３ｅＶとすることを特徴とするｐ型半導体材料の製造方法。