KR100898759B1 - 평균자유경로길이가 줄어든 도핑된 반도체 재료로 이루어진 몸체의 제조방법 및 상기 도핑된 반도체 재료의 몸체 - Google Patents

평균자유경로길이가 줄어든 도핑된 반도체 재료로 이루어진 몸체의 제조방법 및 상기 도핑된 반도체 재료의 몸체 Download PDF

Info

Publication number
KR100898759B1
KR100898759B1 KR1020037004420A KR20037004420A KR100898759B1 KR 100898759 B1 KR100898759 B1 KR 100898759B1 KR 1020037004420 A KR1020037004420 A KR 1020037004420A KR 20037004420 A KR20037004420 A KR 20037004420A KR 100898759 B1 KR100898759 B1 KR 100898759B1
Authority
KR
South Korea
Prior art keywords
semiconductor material
doped semiconductor
path length
free path
crystal layer
Prior art date
Application number
KR1020037004420A
Other languages
English (en)
Other versions
KR20030070887A (ko
Inventor
카르탈벨리
쉴체한스-요아킴
Original Assignee
오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하 filed Critical 오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하
Publication of KR20030070887A publication Critical patent/KR20030070887A/ko
Application granted granted Critical
Publication of KR100898759B1 publication Critical patent/KR100898759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 자유전하캐리어(CP)의 소정의 평균자유경로길이(λn) 및 상기 소정의 평균자유경로길이(λn)보다 짧은 자유전하캐리어(CP)의 평균자유경로길이(λr)를 갖는 도핑된 반도체 재료로 이루어진 몸체(1)를 생성하는 방법에 관한 것이다. 에피택셜 결정층(20)은 소정의 평균자유경로길이(λn)를 갖는 반도체 재료로 이루어진 기판 결정(10)상에 생성되는 도핑된 반도체 재료로 구성되고, 상기 결정층은, 적어도 국부적으로, 소정의 평균자유경로길이(λn)보다 짧은 자유전하캐리어 (CP)의 평균자유경로길이(λr)를 가진다. 본 발명에 따른 몸체(1)는 또한 도핑된 반도체 재료로 이루어진 2개의 결정체(10', 10")를 합쳐 생성될 수도 있다.

Description

평균자유경로길이가 줄어든 도핑된 반도체 재료로 이루어진 몸체의 제조방법 및 상기 도핑된 반도체 재료의 몸체 {METHOD FOR PRODUCING A BODY CONSISTING OF DOPED SEMICONDUCTOR MATERIAL HAVING A REDUCED MEAN FREE PATH LENGTH, AND THE BODY OF DOPED SEMICONDUCTOR MATERIAL}
본 발명은 평균자유경로길이가 줄어든 반도체 재료의 몸체를 생성하는 방법 및 상기 방법에 의하여 생성된 몸체에 관한 것이다.
본 발명은 자유전하캐리어의 소정의 평균자유경로길이 및 상기 소정의 평균자유경로길이보다 짧은 자유전하캐리어의 평균자유경로길이를 갖는 도핑된 반도체 재료의 몸체를 생성하는 방법에 관한 것이다.
상술된 타입의 몸체는 독일특허출원 100 30 381.1(=2000P12486 DE)에 제안되어 있으며, 이는 본 특허출원의 일부 내용이다. 상기 몸체는 하나의 전도 타입을 갖는 도핑된 반도체 재료와 상기 하나의 전도 타입의 반대인 전도 타입을 갖는 도핑된 반도체 재료간의 접합을 가진다. 보다 짧은 평균자유경로길이로 인하여, 몸체의 저지능력(blocking ability)이 늘어난다. 이러한 몸체로 생성된 전자구성요소의 경우에는, 상기 구성요소의 동작시에 몸체내에 발생하는 스위칭 전력손실 및 순방향 전력손실을 최소화하기 위하여, 몸체 전체에 걸쳐 평균자유경로길이를 줄이지 않고 대신에 구성요소의 저지상태 동안 높은 전계 강도가 발생하는 영역내에서 국부적으로만 평균자유경로길이를 줄이는 것이 바람직할 수 있다.
본 발명의 목적은, 전체 몸체에 걸쳐 연장되는 영역이 아니라 단지 국부적으로만 줄어드는 평균자유경로길이를 갖는 상술된 타입의 몸체를 생성하는 간단한 방법을 제공하는 것이다.
상기 목적은 본 발명에 따른 다음과 같은 단계를 구비한 청구항 제1항에 기술된 방법에 의해 달성된다:
- 자유전하캐리어의 소정의 평균자유경로길이를 갖는 도핑된 반도체 재료의 기판 결정상에 에피택시(epitaxy) 성장법에 의하여, 도핑된 반도체 재료의 결정층을 성장시키는 단계로서, 상기 결정층은 적어도 국부적으로 소정의 평균자유경로길이보다 짧은 자유전하캐리어의 평균자유경로길이를 갖는 것을 특징으로 하는 단계.
상기 목적은 본 발명에 따른 다음과 같은 단계를 구비한 청구항 제2항에 기술된 방법에 의해 달성된다:
- 적어도 국부적으로 소정의 평균자유경로길이보다 짧은 자유전하캐리어의 평균자유경로길이를 갖는 자유전하캐리어의 소정의 평균자유경로길이를 갖는 도핑된 반도체 재료의 결정체,
- 자유전하캐리어의 보다 짧은 평균자유경로길이보다 긴 자유전하캐리어의 평균자유경로길이를 갖는 도핑된 반도체 재료의 또 다른 결정체를 웨이퍼 본딩에 의하여 본딩하는 단계.
청구항 제1항에 따른 방법은,
- 자유전하캐리어의 소정의 평균자유경로길이를 갖는 도핑된 반도체 재료의 결정층을 성장시키는 단계, 및
- 상기 결정층내에 스캐터링 센터를 생성시키는 단계를 가지는 것이 바람직하고 좋다.
상기 스캐터링 센터는 스캐터링 센터를 구비한 결정층이 자유전하캐리어의 보다 짧은 평균자유경로길이를 갖도록, 상기 결정층의 자유전하캐리어의 소정의 평균자유경로길이를 줄인다.
상기 스캐터링 센터는 결정층의 전 영역에 걸쳐 분포되어, 상기 결정층의 평균자유경로길이가 결정층의 전 영역에 걸쳐 줄어들게 할 수 있고, 또는 결정층의 영역에 있는 1 이상의 소정 장소에만 국부적으로 존재하여, 평균자유경로길이가 단지 결정층 영역의 일부에 걸쳐서만 줄어들게 할 수 있는 것이 좋다. 어떤 경우에도, 줄어든 평균자유경로길이는 본질적으로 결정층의 범위로만 제한되고, 결정층 바깥쪽 몸체의 영역으로는 연장되지 않는다.
상기 스캐터링 센터는 비도핑(non-doping) 이물질 입자들을 결정층내에 도입시켜 상기 결정층내에 생성되는 것이 바람직하고 좋다.
이물질 입자들은 이물질의 원자인 것이 바람직하다.
"비도핑"이란 이물질의 입자들이 도입되는 도핑된 반도체 재료의 전도성에 어떠한 영향도 미치지 않는다는 것을 의미한다. 이물질 입자들은 반도체 재료내에 이미 존재하는 평균자유경로길이를 줄이면서, 단지 반도체 재료내의 스캐터링 센터로만 작용한다.
스캐터링 센터는 결정층의 성장시, 비도핑 이물질 입자들을 첨가시켜 결정층내에 생성될 수 있는 것이 좋다.
여기서 결정층의 성장시, 결정층내에 스캐터링 센터를 생성하는데 이용할 수 있도록 만들어진 비도핑 이물질 입자의 양이 시간에 따라 변하는 것이 좋다. 따라서, 줄어든 평균자유경로길이의 국부적인 변동은 결정층의 표면에 수직방향으로 얻어질 수 있는 것이 좋다.
대안적으로 또는 부가적으로, 스캐터링 센터는 비도핑 이물질 입자들을 결정층내에 확산시켜 상기 결정층내에 생성될 수도 있다.
자유전하캐리어의 소정의 평균자유경로길이보다 길거나 같은 자유전하캐리어의 평균자유경로길이를 갖는 몸체의 추가 도핑된 반도체 재료는 자유전하캐리어의 보다 짧은 평균자유경로길이를 갖는 결정층에 적용되는 것이 바람직하고 좋다.
상기 몸체의 추가 도핑된 반도체 재료는 보다 짧은 평균자유경로길이를 갖는 결정층상에서 에피택셜 성장된 적어도 하나의 도핑된 반도체 재료의 결정층을 가지는 것이 좋고; 웨이퍼 본딩에 의해 기판 결정상의 노출된 결정층에 본딩되는 도핑된 반도체 재료의 결정체를 가질 수도 있다. 따라서, 상기 결정체는 보다 짧은 평균자유경로길이를 갖는 결정층 또는 상기 결정층상에 성장된 결정층에 본딩될 수 있다.
상기 몸체의 추가 도핑된 반도체 재료는 기판 결정의 전도 타입에 반대인 전도 타입을 가지며, 상기 결정층은 기판 결정의 전도 타입 및/또는 상기 몸체의 추가 도핑된 반도체 재료의 반대 전도 타입을 갖는 보다 짧은 평균자유경로길이를 갖는 것이 바람직하고 좋다.
청구한 제2항에 따른 방법은 다음과 같은 단계에 의하여 보다 짧은 평균자유경로길이를 갖는 결정체를 생성하는 단계를 가지는 것이 바람직하고 좋다.
- 자유전하캐리어의 소정의 평균자유경로길이를 갖는 도핑된 반도체 재료의 결정체를 사용하는 단계; 및
- 상기 소정의 평균자유경로길이의 상기 결정체내에 스캐터링 센터를 생성하는 단계.
여기서, 상기 결정체는 에피택셜 결정층 뿐만 아니라, 예를 들면 결정성장에 의해 성장된 콤팩트 결정체, 예컨대 반도체 재료의 전체 모노크리스탈린(monocrystalline) 웨이퍼 또는 그 일부로 참조할 수 있다는 것을 이해할 수 있다. 상기 결정체는 또한, 예를 들어 결정체를 형성하는 기판 결정과 함께 반도체 재료의 1이상의 에피택셜 층들이 성장되는 반도체 재료의 기판 결정을 가질 수도 있다.
스캐터링 센터는 결정체의 자유전하캐리어의 소정의 평균자유경로길이를 줄여, 상기 스캐터링 센터를 갖는 결정체가 자유전하캐리어의 보다 짧은 평균자유경로길이를 가질 수 있게 한다.
상기 스캐터링 센터는 결정체의 전체 단면적에 걸쳐 분포될 수 있으므로, 결정층의 평균자유경로길이는 결정체의 전체 단면적에 걸쳐 줄어들게 하거나, 또는 결정체의 단면적내의 1이상의 소정 장소에만 국부적으로 존재하여, 평균자유경로길이가 결정체의 단면적 일부에 걸쳐서만 줄어들게 할 수도 있는 것이 좋다. 어떤 경우에도, 줄어든 평균자유경로길이는 본질적으로 상기 결정체의 범위로만 제한되고, 상기 결정체의 바깥쪽 도핑된 반도체 재료의 결정체의 영역으로 연장되지 않는다.
상기 스캐터링 센터는 비도핑 이물질 입자들을 결정체내로 도입시켜 소정의 평균자유경로길이를 갖는 결정체내에 생성되는 것이 바람직하고 좋다.
스캐터링 센터는 소정의 평균자유경로길이를 갖는 결정체의 성장시, 비도핑 이물질 입자들을 첨가시켜 결정체내에 생성될 수 있는 것이 바람직하고 좋다. 결정체의 성장시, 결정체내에 스캐터링 센터를 생성하는데 이용할 수 있도록 만들어진 비도핑 이물질 입자의 양은 시간에 따라 변화되는 것이 좋다. 이러한 방식으로, 결정체의 표면에 수직방향으로의 줄어든 평균자유경로길이의 국부적인 변동이 달성될 수 있는 것이 좋다.
대안적으로 또는 부가적으로, 스캐터링 센터는 비도핑 이물질 입자들을 결정체내에 확산시켜 생성될 수도 있다.
청구항 제17항 및 제19항에 기술된 도핑된 반도체 재료의 새로운 몸체들 또한 청구항 제1항 및 제2항에 인용된 본 발명에 따른 방법에 의해 생성될 수 있다.
이들 몸체의 바람직한 실시예들은 청구항 제18항 및/또는 제20항으로부터 도출된다.
본 발명은 아래의 첨부도면을 기초로 하여 더욱 상세하게 후술된다.
도 1은 본 발명의 예시에 따른 방법의 개시 스테이지로서의 도핑된 반도체 재료의 기판 결정의 측면도;
도 2는 결정층내에 스캐터링 센터를 생성하는 비도핑 이물질 입자를 첨가하여, 기판 결정상의 도핑된 반도체 재료의 에피택셜 결정층의 성장시의 도 1에 따른 기판 결정;
도 3은 결정층내에 스캐터링 센터를 생성하는 비도핑 이물질 입자를 첨가하여, 기판 결정상의 도핑된 반도체 재료의 에피택셜 결정층의 성장을 종료한 후의 도 2에 따른 도핑된 반도체 재료의 몸체;
도 4는 추가 도핑된 반도체 재료를 에피택셜 결정층에 적용한 후의 도 3에 따른 도핑된 반도체 재료의 몸체;
도 5는 자유전하캐리어의 하나의 평균자유경로길이가 줄어드는 영역을 갖는 도핑된 반도체 재료의 모노크리스탈린(monocrystalline) 결정체를 포함하고, 하나의 결정체에 본딩되는 도핑된 반도체 재료의 또 다른 모노크리스탈린 결정체를 포함하는 본 발명에 따른 몸체의 측면도로서, 상기 본드는 웨이퍼 본딩에 의해 생성됨; 및
도 6는 결정체내에 스캐터링 센터를 생성하여 줄어든 평균자유경로길이의 영역의 생성시의 하나의 결정체의 측면도이다.
상기 도면들은 개략적이고, 축척되지 않았다.
본 예시에 따른 방법에 있어서, 도핑된 반도체 재료의 결정층은 도핑된 반도체 재료의 기판 결정(10)의 표면, 예를 들어 위쪽으로 향하는 결정(10)의 표면(11)상에 에피택셜 성장된다.
기판 결정(10)의 도핑된 반도체 재료는, 예를 들면 n형 도핑을 가지고, 본 예시의 경우에는 많아야 몇 개의 전자인, 자유전하캐리어(CP)의 소정의 평균자유경로길이를 가진다. 기판 결정(10)의 반도체 재료가 p형 도핑을 가지면, 자유전하캐리어(CP)는 거의 홀이다.
기판 결정(10)의 자유전하캐리어(CP)의 소정의 평균자유경로길이는, 예를 들어, 기판 결정(10)의 도핑된 반도체 재료에서 자연적으로 발생하는, 자유전하캐리어(CP)에 대해 자연적으로 발생하는 평균자유경로길이(λn)이다.
성장될 결정층의 도핑된 반도체 재료는, 예를 들어 기판 결정(10)의 도핑된 반도체 재료와 동일한 타입의 전도성(즉, 본 예시의 경우에는 n형 도핑)으로 선택된다.
기판 결정(10)의 반도체 재료와 같이, 성장될 결정층의 도핑된 반도체 재료는, 성장될 결정층의 도핑된 반도체 재료에서 자연적으로 발생하는 자유전하캐리어(CP)(본 예시의 경우에는 대부분 전자)의 평균자유경로길이인 자유전하캐리어(CP)의 소정의 평균자유경로길이를 가진다.
성장될 결정층의 반도체 재료가 기판 결정(10)의 반도체 재료와 다르게 선택되어, 성장될 결정층의 자유전하캐리어(CP)의 소정의 평균자유경로길이가 기판 결정(10)의 동일한 자유전하캐리어(CP)의 소정의 평균자유경로길이보다 짧다면, 본 발명에 따른 몸체는 이미 구현되었다.
하지만, 적어도 기판 결정(10)에 인접한 성장될 결정층의 일부분에 대해서는, 상기 도핑된 반도체 재료가 기판 결정(10)뿐만 아니라 적어도 성장될 결정층의 상기 부분에 대한 상기 자유전하캐리어(CP)의 상기 소정의 제1 평균자유경로길이(λn)를 갖는 기판 결정(10)에 사용되고, 상기 자유전하캐리어(CP)의 비교적 보다 짧은 평균자유경로길이는 결정층내에 결정층의 자유전하캐리어(CP)에 대한 소정의 평균자유경로길이를 줄이는 스캐터링 센터를 만들어 생성되는 것이 바람직하다.
결정층내의 스캐터링 센터는 비도핑 이물질 입자를 결정층내로 도입시켜, 바람직하게는 결정층의 성장시에 비도핑 이물질 입자를 상기 층에 첨가하여 생성되는 것이 좋다.
도 2는 이것을 보다 상세히 예시한다. 도 2는 기판 결정(10)의 표면(11)상의 결정층의 에피택셜 성장시의 기판 결정(10)을 보여주는데, 여기서 기판 결정(10)에 인접한 도면번호가 20으로 표시된 결정층의 일부분은 이미 상기 표면(11)상에 성장되어 있다.
결정층(20)을 성장시키기 위하여, 예를 들면 액상, 기상 및/또는 분자 스트림 에피택시 성장법이 이용될 수 있다.
예를 들어, 비도핑 이물질 입자, 예컨대 비도핑 이물질 원자들은 상기 상(phase) 및/또는 분자 스트림에 첨가되고, 이는 도 2에 점(21)들로 나타내었으며, 이는 기판 결정의 표면(11)상에 성장된 결정층(20)내에 스캐터링 센터(21')를 형성한다.
에피택셜 성장의 종료 후, 도 3에 예시로 도시된 본 발명에 따른 몸체(1)는 도입된 스캐터링 센터(21')로 인하여, 자유전하캐리어(CP)의 소정의 제1 평균자유경로길이(λn)가 상기 자유전하 캐피어(CP)의 보다 짧은 제2 평균자유경로길이(λr)로 줄어든 결정층(20)으로 형성된다.
비도핑 스캐터링 센터(21')는 층(20)내의 결정층(20)의 전 영역에 걸쳐 분포될 수 있다[sic]. 이 영역은, 예를 들어 기판 결정(10)으로부터 멀어지는 쪽을 향하는 결정층(20)의 표면(201)으로 나타낸다. 이 경우, 자유전하캐리어의 평균자유경로길이는 전 영역(201)에 걸쳐 줄어든다.
스캐터링 센터(21')는 또한 결정층(20)내의 영역(201)의 단지 하나 또는 둘 이상의 부분 영역에 걸쳐서만 분포될 수 있고, 이들 부분 영역들의 바깥쪽에는 생략될 수도 있다. 이 경우, 자유전하캐리어의 평균자유경로길이는 단지 부분 영역(들)에만 걸쳐 줄어들고, 이들 부분 영역들의 바깥쪽에서는 자유전하캐리어(CP)의 소정의 제1 평균자유경로길이(λn)가 상기 층(20)내에서 우세하다.
결정층(20)내에서의 스캐터링 센터(21')의 생성에 이용할 수 있도록 만들어진 비도핑 이물질 입자(21)들의 양은 결정층(20)의 성장시에 시간에 따라 변할 수 있다. 따라서, 결정층(20)내의 자유전하캐리어의 평균자유경로길이는 결정층(20)의 표면(201)에 수직한 x 방향, 즉 기판 결정(10)의 표면(11)에 수직한 방향으로 변할 수 있다.
도 3에 따른 몸체(1)의 구체적인 예시에서는 기판 결정(10) 및 결정층(20)이 각각 실리콘으로 만들어지고, 스캐터링 센터(21')는 게르마늄 원자 및/또는 탄소 원자 형태의 이물질 입자(21)로 형성된다.
대안적으로 또는 선택적으로, 스캐터링 센터(21')는 에피택셜 성장이 종료한 후에 비도핑 이물질 입자(21)를 완성된 결정층(20)내로 확산시킴으로써 생성될 수 있다.
기판 결정(10)의 표면(11)에 인접한 부분(20)은 결정층(20)의 결정체(10)의 반도체 재료와 동일한 타입의 전도성, 즉 상기 예시의 경우에는 전도 타입 n을 갖는 반도체 재료로 이루어지고, 결정층(20)의 결정체(10)의 반도체 재료의 전도 타입과 반대인 p 전도 타입의 반도체 재료의 제2부분(20")은 기판 결정(10)의 표면(11)으로부터 멀어지는 쪽을 향하는 제1부분(20')의 표면(202)에 인접하며, 상기 제2부분(20")은 또한 기판 결정(10)으로부터 멀어지는 쪽을 향하는 결정층(20)의 표면(201)에 인접하는 것이 바람직하다.
이것은 결정층(20) 및 이에 따른 몸체(1)가 p-도핑된 반도체 재료 및 n-도핑된 반도체 재료 사이의 pn 접합부(100)를 가진다는 것을 의미한다. 상기 접합부(100)는 결정층(20)의 n-도핑된 반도체 재료 및 p-도핑된 반도체 재료 사이의 계면, 즉 결정층(20)의 표면(202)에서 연장된다.
도 4는 결정층(20)의 자유전하캐리어(CP)의 보다 짧은 제2 평균자유경로길이(λr)보다 긴 자유전하캐리어(CP)의 제3 평균자유경로길이(λn')를 갖는 몸체(1)의 추가 도핑된 반도체 재료(30)가, 자유전하캐리어(CP)의 보다 짧은 제2 평균자유경로길이(λr)를 갖는 몸체(1)의 결정층(20)에 적용되는, 도 3에 따른 몸체(1)의 또 다른 실시예를 보여준다.
몸체(1)의 추가 도핑된 반도체 재료(30)는, 예를 들어 보다 짧은 제2 평균자유경로길이(λr)를 갖는 결정층(20)의 표면(201)상에 에피택셜 성장에 의해 성장된 도핑된 반도체 재료의 적어도 하나의 결정층으로 이루어질 수 있다.
또한, 반도체 재료(30)는, 예를 들어 웨이퍼 본딩에 의해 기판 결정(10)상의 노출된 결정층에 본딩된 기판 결정(10)에 유사한 도핑된 반도체 재료의 모노크리스탈린 결정체로 이루어질 수 있다. 예를 들어, 결정층(20)을 향하는 결정체(30)의 표면(31)과 결정층(20)의 표면(201)은 함께 본딩될 수 있으며, 이 경우에는 2개의 표면(31, 201) 사이의 본드(23)가 웨이퍼 본딩에 의해 생성된다.
웨이퍼 본딩 자체는 공지된 본딩 기술이다(예를 들어, Q. Y. Tong, "Waferbonding and Wafer Splitting for Microsystems, "Proceedings of the Electrochemical Society, 99-2, page 959(1999) 참조).
도 4에 따른 예시의 바람직한 실시예에서 몸체(1)의 추가 도핑된 반도체 재료(30)는 결정층(20)의 인접부인 제2부분(20")과 같은 p형 도핑으로 도핑되므로, 기판 결정(10)으로부터의 반대 타입의 도핑을 가진다.
도 4에 따른 몸체(1)의 상기 실시예는 결정층(20)의 n-도핑된 반도체 재료의 평균자유경로길이가 결정층(20)의 표면(201)에 수직한 x 방향으로 변화되어, 평균자유경로길이가 전계 강도가 결정층(20)에서 보다 높은 영역에서 보다 큰 양으로 줄어들고, 전계 강도가 결정층(20)에서 보다 낮은 영역에서는 보다 적은 양으로 줄어드는 경우에 특히 장점을 가진다. 이러한 전계 강도는 전기저지전압이 접합부(100)에 인가되는 경우에 발생하는 것이 공지되어 있다.
따라서, 접합부(100)에서의 도통상태(conducting-state) 전압의 증가가 x 방향으로 균질한 결정층(20)내의 자유전하캐리어의 평균자유경로길이의 감소의 경우에서보다 적은 결과를 나타낼 수도 있고(감소는 균질하다), 따라서 스위칭 손실과 도통상태에서 발생하는 손실간의 개선된 절충안도 달성될 수 있다.
결정층(20)내의 자유전하캐리어의 감소된 평균자유경로길이로 인하여, 소위 임계 전계 강도가 특히 크게 증가될 수 있는 것이 좋으므로, 상기 저지전압을 얻는데 필요한 공간전하구역을 이루는 상기 몸체(1)내 구역의 소요 두께는 인가된 소정의 저지전압에서 크게 줄어든다.
따라서, 몸체(1)에 있어서, 예를 들어 2 내지 6 kV의 높은 저지능력을 갖는 전자구성요소의 경우에도 에피택셜 방법에 의해 전기적 활성구역을 완전히 생성할 수 있다.
도핑된 반도체 재료의 새로운 몸체(1)는 본 발명을 통해 생성되고; 그것은 자유전하캐리어(CP)의 소정의 제1 평균자유경로길이(λn)를 갖는 도핑된 반도체 재료의 기판 결정(10) 및 적어도 국부적으로 상기 소정의 제1 평균자유경로길이(λn) 보다 짧은 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)를 갖는 기판 결정(10)상의 도핑된 반도체 재료의 에피택셜 결정층(20)을 가진다.
상기 몸체(1)의 바람직한 실시예는 p-도핑된 반도체 재료와 n-도핑된 반도체 재료 사이의 적어도 하나의 pn 접합부(100)를 가진다. 상기 결정층(20)은 p-도핑된 반도체 재료 및/또는 n-도핑된 반도체 재료로 이루어질 수 있다.
도 4에 따른 실시예에서 결정층(20)은, 예를 들어 p-도핑된 반도체 재료 및 n-도핑된 반도체 재료로 이루어지고, pn 접합부(100)는 결정층(20)의 표면(202)에서 연장된다.
도 3 또는 도 4의 경우에, 상기 결정층(20)이 p-도핑된 반도체 재료로 이루어진다면, pn 접합부(100)는 기판 결정(10)의 표면(11)에서 연장될 것이다.
도 3의 경우에, 결정층(20)이 n-도핑된 반도체 재료로 이루어진다면, pn 접 합부(100)는 기판 결정(10)의 표면(11)에서 연장될 것이다.
도 5에 예시된 도핑된 반도체 재료의 몸체(1)는, 예를 들어 결정체(10')의 상향면(11')에 인접한 제1부분(20')내의 소정의 제1 평균자유경로길이(λn)보다 짧은 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)를 갖는 자유전하캐리어(CP)의 소정의 제1 평균자유경로길이(λn)를 갖는 도핑된 반도체 재료의 균일한 결정체(10')를 가진다.
제1부분(20')은 전체 표면(11')에 걸쳐 연장될 수 있거나 또는 표면(11')의 1이상의 부분 영역에 걸쳐서만 연장될 수 있다. 제1부분(20')은 결정체(10')의 표면(11')에 수직한 x' 방향으로 연장되고, 바람직하게는 결정체(10')의 일부분에만 걸쳐 연장된다. 보다 짧은 제2 평균자유경로길이(λr)는 상기 x' 방향으로 변할 수 있다.
그 반도체 재료가 결정체(10')의 보다 짧은 제2 평균자유경로길이(λr)보다 긴 자유전하캐리어(CP)의 제3 평균자유경로길이(λn')를 갖는 도핑된 반도체 재료의 또 다른 균일한 결정체(10")는 결정체(10')에 본딩된다. 2개의 결정체(10', 10＂)간의 본드는 웨이퍼 본딩에 의해 이루어진다. 예를 들어, 결정체(10', 10")의 표면(11', 11")은 서로를 향하여 함께 본딩되고, 상기 2개의 표면(11', 11")간의 본드(111)는 웨이퍼 본딩에 의해 이루어진다.
예를 들어, 결정체(10')는 n-도핑되고, 결정체(10")는 p-도핑되며, 이는 도 5에 따른 몸체(1)가 p-도핑된 반도체 재료와 n-도핑된 반도체 재료 사이의 pn 접합부(100')를 가진다는 것을 의미한다. 상기 접합부(100')는 n-도핑된 결정체(10')와 p-도핑된 결정체(10") 사이의 계면에서, 즉 결정체(10', 10")의 표면(11', 11")을 따라 연장된다.
보다 짧은 제2 평균자유경로길이(λr)의 영역(20''')은 결정체(10')내의 스캐터링 센터(21')에 의해 형성되고, 이들은 결정체(10')내에 분포되어 있으며, 상기 몸체(10')의 반도체 재료의 소정의 제1 평균자유경로길이(λn)를 줄인다.
도 2 및 도 4에 따른 몸체(1)의 경우 및 도 6에 도시된 바와 같은 스캐터링 센터(21')는 비도핑 이물질 입자(21)를 결정체(10')내에 도입시켜, 예컨대 소정의 제1 평균자유경로길이(λn)를 갖는 결정체(10')의 성장시에 비도핑 이물질 입자(21)를 결정체(10')내에 첨가시키고 및/또는 비도핑 이물질 입자(21)를 결정체(10')내에 확산시킴으로써 생성될 수 있다.
x' 방향으로 변하는 보다 짧은 제2 평균자유경로길이(λr)는, 결정체(10')내에 스캐터링 센터(21')를 생성하는데 이용할 수 있도록 만들어진 비도핑 이물질 입자(21)의 양이 결정체의 성장시에 시간에 따라 변함으로써 생성될 수 있다.
도 5에 따른 몸체(1)를 사용하여 제조된 전자구성요소의 소정 치수에 따라, 결정체(10') 및/또는 결정체(10")는 폴리싱 및/또는 에칭단계에 의하여 보다 얇게 만들어질 수 있다. 그 후, 구성요소를 마무리하는데 필요한 부가적인 방법 단계들이 선택적으로 수행될 수 있다.

Claims (20)

  1. 자유전하캐리어(CP)의 제1 평균자유경로길이(λn) 및 상기 제1 평균자유경로길이(λn)보다 짧은 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)를 갖는 도핑된 반도체 재료의 몸체(1)를 제조하는 방법에 있어서,
    - 자유전하캐리어(CP)의 제1 평균자유경로길이(λn)를 갖는 도핑된 반도체 재료의 기판 결정(10)상에 도핑된 반도체 재료의 결정층(20)을 에피택셜 성장시키는 단계를 포함하고, 상기 에피택셜 성장된 결정층은 상기 제1 평균자유경로길이(λn)보다 짧은 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)를 가지며,
    - 자유전하캐리어(CP)의 제1 평균자유경로길이(λn)를 갖는 도핑된 반도체 재료의 결정층(20)을 성장시키는 단계; 및
    - 상기 결정층(20)내에 스캐터링 센터(21')를 생성하는 단계를 포함하고,
    상기 스캐터링 센터(21')는 비도핑 이물질 입자(21)를 상기 결정층(20)내에 도입함으로써 상기 결정층(20)내에 생성되며,
    상기 스캐터링 센터(21')는 상기 결정층(20)의 성장시에 상기 비도핑 이물질 입자(21)를 상기 결정층(20)에 첨가하여 생성되는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 결정층(20)내에 상기 스캐터링 센터(21')를 생성하는데 이용할 수 있도록 만들어진 상기 비도핑 이물질 입자(21)의 양은 상기 결정층(20)의 성장시에 시간에 따라 변화되는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  7. 삭제
  8. 제1항 또는 제6항에 있어서,
    몸체(1)의 추가 도핑된 반도체 재료(30)가 자유전하캐리어(CP)의 보다 짧은 제2 평균자유경로길이(λr)를 갖는 상기 결정층(20)에 적용되고, 상기 추가 도핑된 반도체 재료는 상기 결정층(20)[내의] 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)보다 긴 자유전하캐리어(CP)의 제3 평균자유경로길이(λn')를 가지는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  9. 제8항에 있어서,
    상기 몸체(1)의 추가 도핑된 반도체 재료(30)는 보다 짧은 제2 평균자유경로길이(λr)를 갖는 결정층(20)상에 에피택셜 성장된 도핑된 반도체 재료의 적어도 하나의 결정층(20')을 가지는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  10. 제8항에 있어서,
    상기 몸체(1)의 추가 도핑된 반도체 재료(30)는 웨이퍼 본딩에 의하여 기판 결정(10)상의 노출된 결정층(20)에 본딩되는 도핑된 반도체 재료의 모노크리스탈린 결정체(10")를 가지는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  11. 제8항에 있어서,
    상기 몸체(1)의 추가 도핑된 반도체 재료(30)는 기판 결정(10)의 전도 타입(n; p)에 반대인 전도 타입(p; n)을 가지며,
    상기 제2 평균자유경로길이(λr)를 갖는 상기 결정층(20)은, 상기 기판 결정(10)에 인접하며 그리고 상기 몸체(1)의 추가 도핑된 반도체 재료(30)의 전도 타입(p; n)에 반대 타입인 상기 기판 결정(10)의 전도 타입(n; p)을 갖는 제1부분(20')과, 상기 몸체(1)의 추가 도핑된 반도체 재료(30)에 인접하며 그리고 상기 기판 결정(10)의 전도 타입(n; p)에 반대 타입인 상기 몸체(1)의 추가 도핑된 반도체 재료(30)의 전도 타입(p; n)을 가지는 제2부분(20")을 가지는 것을 특징으로 하는 도핑된 반도체 재료로 이루어진 몸체(1)의 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 도핑된 반도체 재료의 몸체(1)에 있어서,
    - 자유전하캐리어(CP)의 제1 평균자유경로길이(λn)를 갖는 도핑된 반도체 재료의 기판 결정(10) 및
    - 상기 제1 평균자유경로길이(λn)보다 짧은 자유전하캐리어(CP)의 제2 평균자유경로길이(λr)를 갖는 기판 결정(10)상의 도핑된 반도체 재료의 에피택셜 결정층(20)을 포함하고,
    상기 에피택셜 결정층(20)은 에피택셜 결정 성장시에 도입되는 스캐터링 센터(21')로서의 비도핑 이물질 입자(21)를 포함하는 것을 특징으로 하는 도핑된 반도체 재료의 몸체(1).
  18. 제17항에 있어서,
    하나의 전도 타입(p; n)을 갖는 도핑된 반도체 재료와 상기 하나의 전도 타입(p; n)에 반대인 전도 타입(n; p)을 갖는 도핑된 반도체 재료 사이에 1 이상의 접합부(100)를 가지는 것을 특징으로 하는 도핑된 반도체 재료의 몸체(1).
  19. 삭제
  20. 삭제
KR1020037004420A 2000-09-29 2001-08-27 평균자유경로길이가 줄어든 도핑된 반도체 재료로 이루어진 몸체의 제조방법 및 상기 도핑된 반도체 재료의 몸체 KR100898759B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10048437A DE10048437A1 (de) 2000-09-29 2000-09-29 Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper
DE10048437.9 2000-09-29
PCT/EP2001/009866 WO2002027802A1 (de) 2000-09-29 2001-08-27 Verfahren zum herstellen eines körpers aus halbleitermaterial mit reduzierter mittlerer freier weglänge

Publications (2)

Publication Number Publication Date
KR20030070887A KR20030070887A (ko) 2003-09-02
KR100898759B1 true KR100898759B1 (ko) 2009-05-25

Family

ID=7658183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004420A KR100898759B1 (ko) 2000-09-29 2001-08-27 평균자유경로길이가 줄어든 도핑된 반도체 재료로 이루어진 몸체의 제조방법 및 상기 도핑된 반도체 재료의 몸체

Country Status (6)

Country Link
US (1) US9608128B2 (ko)
EP (1) EP1320897B1 (ko)
JP (2) JP2004510354A (ko)
KR (1) KR100898759B1 (ko)
DE (1) DE10048437A1 (ko)
WO (1) WO2002027802A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10048437A1 (de) 2000-09-29 2002-04-18 Eupec Gmbh & Co Kg Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper
DE10207339A1 (de) * 2002-02-21 2003-09-11 Infineon Technologies Ag Verfahren zur Reduzierung der Beweglichkeit freier Ladungsträger in einem Halbleiterkörper
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
CN103700712B (zh) * 2012-09-27 2017-05-03 比亚迪股份有限公司 一种快恢复二极管的结构及其制造方法
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法
DE102015111213B4 (de) 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327316A2 (en) * 1988-02-04 1989-08-09 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other
US4935386A (en) * 1987-02-26 1990-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device including substrate bonding and outdiffusion by thermal heating
US5102810A (en) * 1990-03-13 1992-04-07 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
JPH07107935A (ja) * 1993-08-18 1995-04-25 Kaneto Shoji Kk 豆腐連続自動製造装置
JPH1012628A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体基板およびその製造方法、並びに半導体素子
WO2000007245A1 (de) * 1998-07-29 2000-02-10 Infineon Technologies Ag Leistungshalbleiter mit reduziertem sperrstrom

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US5159429A (en) * 1990-01-23 1992-10-27 International Business Machines Corporation Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same
DE4223914C2 (de) * 1992-06-30 1996-01-25 Fraunhofer Ges Forschung Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
EP0622834A3 (en) * 1993-04-30 1998-02-11 International Business Machines Corporation Method to prevent latch-up and improve breakdown voltage in SOI MOSFETS
JP3198766B2 (ja) 1993-12-27 2001-08-13 日産自動車株式会社 電導度変調型トランジスタ
JP2979964B2 (ja) 1994-07-25 1999-11-22 株式会社日立製作所 半導体装置及びそれを用いたインバータ装置
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JP3394383B2 (ja) * 1996-03-18 2003-04-07 三菱電機株式会社 サイリスタの製造方法およびサイリスタ
EP0931351B1 (de) * 1996-09-30 2004-01-28 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Thyristor mit durchbruchbereich
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
TW396628B (en) 1997-09-04 2000-07-01 Nat Science Council Structure and process for SiC single crystal/Si single crystal hetero-junction negative differential resistance
JPH1199469A (ja) 1997-09-30 1999-04-13 Nisshin Steel Co Ltd 金属管の内面研磨方法
DE10030381B4 (de) * 2000-06-21 2005-04-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement aufweisend einen Körper aus Halbleitermaterial mit Übergang zwischen zueinander entgegengesetzten Leiterfähigkeitstypen
DE10048437A1 (de) 2000-09-29 2002-04-18 Eupec Gmbh & Co Kg Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935386A (en) * 1987-02-26 1990-06-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device including substrate bonding and outdiffusion by thermal heating
EP0327316A2 (en) * 1988-02-04 1989-08-09 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other
US5102810A (en) * 1990-03-13 1992-04-07 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
JPH07107935A (ja) * 1993-08-18 1995-04-25 Kaneto Shoji Kk 豆腐連続自動製造装置
JPH1012628A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体基板およびその製造方法、並びに半導体素子
WO2000007245A1 (de) * 1998-07-29 2000-02-10 Infineon Technologies Ag Leistungshalbleiter mit reduziertem sperrstrom

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1994년 KAIST 하용민 박사학위 논문 (제목 : 고성능 다결정 실리콘 박막 트랜지스터를 위한 소자의 구조 및 제작 공정)*
Ikunori Takata "A simple mobility model for electrons and holes" IEEE ISPSD 1999, 26-28 May 1999, pp. 269-272.*

Also Published As

Publication number Publication date
DE10048437A1 (de) 2002-04-18
EP1320897B1 (de) 2012-12-05
JP2004510354A (ja) 2004-04-02
JP5566260B2 (ja) 2014-08-06
US9608128B2 (en) 2017-03-28
WO2002027802A1 (de) 2002-04-04
KR20030070887A (ko) 2003-09-02
JP2011061226A (ja) 2011-03-24
US20030154912A1 (en) 2003-08-21
EP1320897A1 (de) 2003-06-25

Similar Documents

Publication Publication Date Title
US7023010B2 (en) Si/C superlattice useful for semiconductor devices
US8124957B2 (en) Low resistance tunnel junctions in wide band gap materials and method of making same
US20030071277A1 (en) Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer
US4771326A (en) Composition double heterojunction transistor
US20030071278A1 (en) Silicon germanium hetero bipolar transistor
JPH10290023A (ja) 半導体光検出器
JPH08316500A (ja) ダイオード及びその製造方法
JP2010050468A (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
JP5566260B2 (ja) 低減された平均自由行程長を有する半導体材料を含む本体を作製する方法およびこの方法を用いて作製された本体
KR101288263B1 (ko) 다이오드의 제조 방법 및 다이오드
KR20020092415A (ko) 반도체 다이오드
JP2004528728A5 (ko)
US3648123A (en) Epitaxial base high-speed pnp power transistor
EP0168325B1 (en) Ion implantation to increase emitter energy gap in bipolar transistors
GB2245421A (en) Gunn effect device having a heat sink
US7675091B2 (en) Semiconductor wafer and method of fabricating the same
KR100746805B1 (ko) 반도체 장치 및 그 제조 방법
US5747865A (en) Varactor diode controllable by surface layout design
JP3072753B2 (ja) 半導体装置及び製造方法
EP0493706A1 (en) Biaxial-stress barrier shifts in pseudomorphic tunnel devices
US4972246A (en) Effective narrow band gap base transistor
US5097308A (en) Method for controlling the switching speed of bipolar power devices
US6331716B1 (en) Variable capacity device with quantum-wave interference layers
US6545298B2 (en) Compound semiconductor rectifier device structure
US3493823A (en) Negative-resistance semiconductor device for high frequencies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 10