KR100896364B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100896364B1
KR100896364B1 KR1020070101977A KR20070101977A KR100896364B1 KR 100896364 B1 KR100896364 B1 KR 100896364B1 KR 1020070101977 A KR1020070101977 A KR 1020070101977A KR 20070101977 A KR20070101977 A KR 20070101977A KR 100896364 B1 KR100896364 B1 KR 100896364B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
display
scan line
mode switching
Prior art date
Application number
KR1020070101977A
Other languages
English (en)
Other versions
KR20080033093A (ko
Inventor
다까시 도야
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006278144A external-priority patent/JP4270263B2/ja
Priority claimed from JP2006278149A external-priority patent/JP4501920B2/ja
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20080033093A publication Critical patent/KR20080033093A/ko
Application granted granted Critical
Publication of KR100896364B1 publication Critical patent/KR100896364B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections

Abstract

표시 장치는, 기판 상의 일 방향으로 배치되고, 아날로그 표시를 위한 복수의 제1 주사선과, 기판 상의 일 방향으로 배치되고, 디지털 표시를 위한 복수의 제2 주사선과, 상기 일 방향에 대하여 교차하는 방향으로 배치되는 복수의 데이터 신호선과, 상기 제1 주사선 혹은 상기 제2 주사선에 대한 소정의 주사선 선택 신호에 의해 선택됨과 함께, 상기 데이터 신호선으로부터의 화상 신호가 공급되고, 매트릭스 형상으로 상기 기판 상에 배치된 복수의 표시 화소와, 상기 제1 주사선에 상기 주사선 선택 신호에 의해 작동하는 제1 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 축차적으로 입력되는 상기 화상 신호를 상기 표시 화소의 화소 전극에 축차적으로 공급하는 상기 아날로그 표시를 위한 제1 표시 회로와, 상기 제2 주사선에 상기 주사선 선택 신호에 의해 작동하는 제2 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 상기 화상 신호를 유지하는 유지 회로를 갖고, 상기 유지 회로가 유지한 신호에 따른 전압을 상기 화소 전극에 공급하는 상기 디지털 표시를 위한 제2 표시 회로와, 모드 절환 신호에 따라서, 상기 제1 표시 회로가 작동하는 아날로그 표시 모드와 상기 제2 표시 회로가 작동하는 디지털 표시 모드 사이의 모드 절환을 행하는 모드 절환 회로를 구비한다.
글래스 기판, 주사선, 데이터 신호선, 표시 화소, 주사선 구동 회로, 모드 절환

Description

표시 장치{DISPLAY APPARATUS}
<관련 출원>
본 출원은 일본특허출원 2006-278144(2006년 10월 11일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.
본 발명은 표시 장치에 관한 것으로서, 특히, 주사선에 대한 소정의 주사선 선택 신호에 의해 선택됨과 함께, 데이터 신호선으로부터의 화상 신호가 공급되는 복수의 표시 화소가 매트릭스 형상으로 기판 상에 배치되는 액티브 매트릭스형 표시 장치에 관한 것이다.
예를 들면, 액정 표시 소자와 같이, 글래스 기판 등의 상에 복수의 주사선과, 이에 교차하는 복수의 데이터 신호선을 배치하고, 각 주사선과 각 데이터 신호선의 교차 개소에 스위칭 회로와 표시 화소를 배치하는 액티브 매트릭스형 표시 장치가 널리 이용되고 있다. 액티브 매트릭스형 표시 장치에서, 목적의 화상 표시 등을 행하지 않을 때에는, 더미의 정지 화상 등을 표시하여, 소비 전력을 저감시키는 것이 생각되고 있다.
예를 들면, 일본 특개 2001-264814호 공보에는, 대기 시에는 저소비 전력으 로 멀티 컬러 표시를 행하고, 통화 시에는 풀 컬러에 의한 중간 표시나 동화상 표시를 행할 수 있는 액티브 매트릭스형 액정 표시 장치가 개시되어 있다. 여기에서는, 제1 스위치 소자의 게이트가 주사선에, 소스가 데이터 신호선에, 드레인이 화소 전극에 각각 접속되어 있고, 또한 화소 전극은 제2 스위치 소자를 통하여 디지털 메모리에 접속되어 있고, 이 제2 스위치 소자는, 병렬 접속된 2개의 스위치 소자로 이루어지고, 각각은, 디지털 메모리의 출력 단자 및 반전 출력 단자에 드레인이 접속되고, 화소 전극에 소스가 접속되고, 2개의 제어 신호선에 게이트가 접속되어 있는 구성이 설명되어 있다.
또한, 일본 특개 2002-91366호 공보에는, 1개의 표시 장치에서 풀 컬러 동화상 표시와, 저소비 전력의 정지 화상 표시의 2개의 표시에 대응하기 위한 구성이 개시되어 있다. 여기에서는, 표시 화소의 게이트 신호선과 드레인 신호선의 교차부 근방에, 극성이 서로 다른 2개의 TFT로 이루어지는 회로 선택 회로와, 이것과 쌍을 이루는 다른 1개의 회로 선택 회로가 설치된다. 또한, 회로 선택 회로에 인접하고, 앞서 말한 2개의 TFT와 종렬로 접속되고, 극성이 서로 다른 2개의 TFT로 이루어지는 화상 선택 회로가 설치되고, 이들의 양 게이트에는 게이트 신호선이 접속되고, 주사 신호에 따라서, 양 TFT가 동시에 온한다. 그리고, 2개의 회로 선택 회로가 풀 컬러 동화상 표시를 선택할 때에는, 회로 선택 회로의 2개의 TFT의 한쪽과 축적 용량으로, 제1 표시 회로를 구성한다. 한편, 회로 선택 회로의 2개의 TFT의 다른쪽과 액정의 화소 전극의 사이에는 스태틱 메모리로 이루어지는 유지 회로가 접속되고, 신호 선택 회로가 유지 회로로부터의 신호에 따라서 교류 구동 신호 (신호 A) 또는 대향 전극 신호(신호 B)를 선택하여, 액정(21)의 화소 전극에 공급하는 구성으로 되어 있다. 따라서, 2개의 회로 선택 회로가 정지 화상 표시를 선택할 때에는, 회로 선택 회로의 2개의 TFT의 다른쪽과 유지 회로와 신호 선택 회로로 제2 표시 회로를 구성하는 것이 설명되어 있다.
상기 종래 기술에 따르면, 중간 계조 등의 아날로그 풀 컬러 표시를 행하지 않을 때에는, 디지털 메모리 혹은 스태틱 메모리에 의해 2치의 디지털 정지 화상 데이터를 유지하여 정지 화상 표시를 하므로, 대기 시의 화상 표시에 관한 소비 전력을 저감할 수 있다.
그러나, 상기 종래 기술에 따르면, 아날로그 표시의 경우와 디지털 표시의 경우와, 동일한 주사선을 이용하므로, 주사선 구동 회로도 동일해져, 주사선 구동 등에 관한 소비 전력이 저감되지 않는다. 또한, 임의의 표시 영역에 디지털 표시를 행하는 경우라도, 비표시 영역에 더미 데이터를 기입하는 등의 처리를 행하게 되어, 불편하다.
본 발명의 이점은, 아날로그 표시와 디지털 표시를 행할 수 있는 표시 장치에서, 소비 전력을 더욱 저감하는 것을 가능하게 하는 표시 장치를 제공하는 것이다.
본 발명의 일 양상에 따른 표시 장치는, 기판 상의 일 방향으로 배치되고, 아날로그 표시를 위한 복수의 제1 주사선과, 기판 상의 일 방향으로 배치되고, 디지털 표시를 위한 복수의 제2 주사선과, 상기 일 방향에 대하여 교차하는 방향으로 배치되는 복수의 데이터 신호선과, 상기 제1 주사선 혹은 상기 제2 주사선에 대한 소정의 주사선 선택 신호에 의해 선택됨과 함께, 상기 데이터 신호선으로부터의 화상 신호가 공급되고, 매트릭스 형상으로 상기 기판 상에 배치된 복수의 표시 화소를 구비한다. 그리고, 상기 제1 주사선에 상기 주사선 선택 신호에 의해 작동하는 제1 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 축차적으로 입력되는 상기 화상 신호를 상기 표시 화소의 화소 전극에 축차적으로 공급하는 상기 아날로그 표시를 위한 제1 표시 회로를 구비한다. 또한, 상기 제2 주사선에 상기 주사선 선택 신호에 의해 작동하는 제2 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 상기 화상 신호를 유지하는 유지 회로를 갖고, 상기 유지 회로가 유지한 신호에 따른 전압을 상기 화소 전극에 공급하는 상기 디지털 표시를 위한 제2 표시 회로를 구비한다. 그리고, 모드 절환 신호에 따라서, 상기 제1 표시 회로가 작동하는 아날로그 표시 모드와 상기 제2 표시 회로가 작동하는 디지털 표시 모드 사이의 모드 절환을 행하는 모드 절환 회로를 구비한다.
또한, 본 발명의 다른 어드밴티지는, 아날로그 표시와 디지털 표시를 행할 수 있는 표시 장치에서, 임의의 영역에 디지털 표시를 하는 것을 가능하게 하는 표시 장치를 제공하는 것이다.
본 발명의 다른 양상에 따른 표시 장치는, 상기 제1 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 상기 각 제1 주사선을 순차적으로 지정하기 위한 순차 지정 펄스를 출력하는 시프트 레지스터 회로부를 갖는 제1 주사선 구동 회로를 구비한다. 또한, 상기 제2 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 원하는 상기 각 제2 주사선을 액세스하기 위한 디코더 회로부를 갖는 제2 주사선 구동 회로를 구비한다.
이하에 도면을 이용하여 본 발명에 따른 실시 형태에 대하여 상세히 설명한다. 이하에서는, 액티브 매트릭스형 표시 장치로서, 폴리실리콘 TFT(Thin Film Transistor)가 배치되는 기판 상에 IC 칩이 실장되는 COG(Chip On Glass) 기술을 이용하여, 백라이트에 의해 조명하는 것이 가능한 액정 표시 장치를 설명하는데, 액티브 매트릭스형으로서, 아날로그 표시와 디지털 표시를 1개의 장치로 표시할 수 있는 표시 장치이면, 액정 디바이스 이외의 표시 기구를 이용하는 것이어도 된다. 예를 들면, 경우에 따라서, LED(Light Emission Diode) 어레이 표시 장치, 플라즈마 디스플레이 장치 등이어도 된다.
또한, 폴리실리콘 TFT 이외의 스위칭 소자를 이용하는 것이어도 되고, 또한, COG 기술을 이용하지 않는 것이어도 된다. 예를 들면, 아몰퍼스 실리콘 TFT를 이용하는 것이어도 된다. 폴리실리콘 TFT는, 고온 폴리실리콘 TFT이어도 되고 저온 폴리실리콘 TFT이어도 된다. 또한 TFT 대신에, 예를 들면 다이오드 링 등의 비선형 스위칭 소자를 이용하는 것으로 하여도 된다. 또한, COG 기술 이외의 실장 기술을 이용하는 구성이어도 된다. 예를 들면, 글래스 기판과는 별도의 회로 기판에, 제어 IC 등을 배치하는 구성이어도 된다. 또한, 백라이트를 이용하지 않는 구 성이어도 된다. 예를 들면, 반사판을 갖고, 외광에 의해 표시를 시인할 수 있는 반사형 표시 장치이어도 된다.
또한, 이하에서의 전압치 등은, 설명을 위한 예시로서, 표시 장치의 용도 등에 따라서, 적당히 변경할 수 있다.
<실시예 1>
도 1은, 표시 장치(10)의 사시도이다. 이 표시 장치(10)는, 하글래스(lower glass) 기판(30)과, 상글래스(upper glass) 기판(12)과, 양 글래스 기판의 사이에 액정(14)을 밀봉하는 시일재(seal member, 16)와, 하글래스 기판(30)의 이면측에 도광 소자(18)를 통하여 배치되는 백라이트(20)와, 상글래스 기판(12)의 표면측에 배치되는 편광 소자(22)를 포함하여 구성되는 액티브 매트릭스형으로 백라이트에 의해 조명할 수 있는 액정 표시 장치이다. 하글래스 기판(30)에는, COG 기술을 이용하여 제어 IC(32)가 실장되고, FPC(Flexible Print Circuit) 등의 적당한 가요성 회로 기판(24)에 의해, 외부 회로 기판(26)과 접속된다.
상글래스 기판(12)은, 하글래스 기판(30)과 함께, 액정(14)을 사이에 두고, 액정(14)의 양측에 소정의 구동 전압을 인가함으로써 표시를 행하게 하기 위한 것으로서, 하글래스 기판(30)과 대향한다는 점에서 대향 기판이라고도 불린다. 상글래스 기판(12)에는, 하글래스 기판(30)에서의 화소 전극에 대향하여, 대향 전극인 공통 전극이 설치되고, 공통 전극 전위가 인가된다.
하글래스 기판(30)은, 복수의 주사선과 복수의 데이터 신호선이 격자 형상으로 배치되고, 각 격자 영역에, 표시 화소와, 스위칭 소자로서의 폴리실리콘 TFT가 배치되는 투명 기판이다. 여기에서는, 주사선으로서 2 종류의 주사선이 이용되며, 한쪽의 종류의 주사선은, 통상의 액티브 매트릭스형 액정 표시 장치의 주사선과 동일하다. 즉, 이 주사선을 이용할 때는, 스위칭 소자의 기능에 의해, 주사선에 의해 선택된 각 표시 화소의 화소 전극에는, 데이터 신호선으로부터의 화상 신호가 공급되고, 상글래스 기판(12)에 설치되는 대향 전극과의 사이의 전위차에 따라서, 상글래스 기판(12)과 하글래스 기판(30)의 사이에 밀봉된 액정 분자를 구동하여, 표시를 시킬 수 있다. 다른쪽의 종류의 주사선은, 정지 화상을 표시하기 위한 것이다.
이와 같이, 2 종류의 주사선이 이용되지만, 상기와 같이, 한쪽의 종류의 주사선은, 통상의 액티브 매트릭스형 액정 표시 장치의 주사선과 동일하여, 중간 계조 표시나 동화상 표시 등을 하는 경우에 이용된다. 컬러 표시 장치의 경우에는, 풀 컬러 표시를 할 때에 이용된다. 다른쪽의 종류의 주사선은, 후술하는 2치를 유지할 수 있는 유지 회로를 이용하여, 화상 표시에 관한 소비 전력을 억제하여, 정지 화상을 표시하기 위해서 이용되는 것이다. 이들 2개의 표시를 구별하여, 전자를 아날로그 표시, 후자를 디지털 표시라고 부를 수 있다. 아날로그 표시와 디지털 표시의 구별 대신에, 다이내믹 표시와 스태틱 표시, 혹은 컬러 표시의 경우에, 풀 컬러 표시와 정지 화상 표시라고 부를 수도 있다. 이하에서는, 아날로그 표시와 디지털 표시의 호칭 방법을 이용하고, 다른 호칭 방법이 적당할 때는 적절히, 그 밖의 호칭 방법을 이용하기로 한다.
또한, 2 종류의 주사선을 구별하기 위해서, 아날로그 표시에 이용하는 한쪽 의 종류의 주사선을 제1 주사선, 디지털 표시에 이용하는 다른쪽의 종류의 주사선을 제2 주사선이라고 부르기로 한다. 각 표시 화소에 대하여, 아날로그 표시와 디지털 표시를 행하는 것으로 할 때는, 각 표시 화소에 대하여, 제1 주사선과 제2 주사선의 2개의 주사선과, 1개의 데이터 신호선이 각각 배치되게 된다.
도 2는, 하글래스 기판(30) 상에서의 각 요소의 배치의 모습을 도시하는 도면이다. 하글래스 기판(30)의 중앙부에는, 평면 배치에서 거의 사각형 형상의 표시 영역(40)이 형성되고, 그 주위에, 제1 주사선(82)과 제2 주사선(84)에 대하여, 각각의 주사선을 순차적으로 선택하기 위한 주사선 구동 회로 A, B(80)와, 데이터 신호선(72)에 각 계조에 상당하는 화상 신호, 즉 비디오 신호를 입력하기 위한 데이터선 구동 회로(70)와, 데이터 신호선(72)에 비디오 신호를 입력하기 전에, 비디오 진폭의 중간 전위를 입력하기 위한 데이터선 프리차지 회로(34)가 배치된다. 주사선 구동 회로 A, B(80), 데이터선 구동 회로(70), 데이터선 프리차지 회로(34)는, 각각 제어 IC(32)에 접속된다.
주사선 구동 회로 A, B(80), 데이터선 구동 회로(70), 데이터선 프리차지 회로(34)는, 표시 영역(40)의 TFT와 마찬가지로, 폴리실리콘 트랜지스터 형성 기술에 의해 만들어 넣어진 TFT를 이용하여 하글래스 기판(30) 상에 만들어 넣어진다. 즉, 하글래스 기판(30)은, 능동 소자가 만들어 넣어진 SOG(System On Glass) 기판이다.
주사선 구동 회로 A, B(80)는, 통상의 액티브 매트릭스형 액정 표시 장치에 이용되는 주사선 구동 회로를 그대로 이용할 수 있지만, 주사선 구동에 관한 소비 전력을 저감하기 위해서는, 아날로그 표시와 디지털 표시의 구별에 알맞은 것을 이용하는 것이 바람직하다. 주사선 구동 회로 A, B(80)의 상세한 내용에 대해서는, 후술한다.
데이터선 구동 회로(70)는, 통상의 액티브 매트릭스형 액정 표시 장치에 이용되는 데이터선 구동 회로를 그대로 이용할 수 있다. 상세한 데이터선 구동 회로(70)의 내용에 대해서는, 후술한다.
제어 IC(32)는, 주사선 구동 회로 A, B(80), 데이터선 구동 회로(70), 데이터선 프리차지 회로(34) 등의 동작을 제어하는 기능을 갖는 LSI(Large Scale Integrated circuit) 칩에서, 하글래스 기판(30) 상에 설치된 배선 패턴에 COG 기술에 의해 실장된다. 이 배선 패턴은, 주사선 구동 회로 A, B(80), 데이터선 구동 회로(70), 데이터선 프리차지 회로(34) 등에 연장됨과 함께, 하글래스 기판(30)의 단부에 연장되고, 따라서, 도 1에서 설명한 바와 같이, 가요성 회로 기판(24)에 접속된다.
표시 영역(40)은, 복수의 표시 화소(42)가 매트릭스 형상으로 배치되는 영역이다. 거기에는, 주사선 구동 회로 A, B(80)로부터의 복수의 제1 주사선(82), 복수의 제2 주사선(84)이 하글래스 기판(30)의 평면 배치의 일 방향을 따라서 배치되고, 데이터선 구동 회로(70)로부터의 복수의 데이터 신호선(72)이 그 일 방향과 교차하는 방향, 예를 들면 그 일 방향에 직교하는 방향을 따라서 배치된다. 도 2의 예에서는, 제1 주사선(82), 제2 주사선(84)이 지면의 좌우 방향을 따라서 배치되고, 데이터 신호선(72)이 지면의 상하 방향을 따라서 배치되어 있다. 제1 주사 선(82), 제2 주사선(84)은, 쌍을 이루도록 배치되고, 이 쌍을 이루는 주사선과, 데이터 신호선(72)에서, 표시 영역(40)은 복수의 격자 형상 영역으로 구분되고, 각 격자 형상 영역에, 각각 표시 화소(42)가 배치된다. 여기에서, 컬러 표시 장치의 경우에는, R, G, B마다 서브 픽셀이 이용되지만, 이하에서는, 이 서브 픽셀을 표시 화소(42)로서 설명한다.
도 3은, 표시 화소(42)의 구성을 설명하는 도면이다. 또한, 이하에서는, 도 1, 도 2에서의 부호를 이용하여 설명한다. 여기에서는, 대표적으로, 도 2의 표시 영역(40)의 지면에서의 좌상측 코너의 1개의 화소에 대하여 도시하고 있다. 즉, 복수의 표시 화소(42)를 구별하기 위해서, 제1 주사선(82), 제2 주사선(84)과, 데이터 신호선(72)에 의해 구분되는 격자 형상의 영역의 위치를, 도 2에서, 지면상 좌상측을 원점으로 하고, 우방향을 X 방향, 하방향을 Y 방향으로 하여, X, Y로 나타내면, 도 3의 표시 화소(42)는, 표시 영역(40)의 (1, 1)의 위치에 있다. 마찬가지로, 복수의 제1 주사선(82), 복수의 제2 주사선(84), 복수의 데이터 신호선(72)을 각각 구별하는 데에, 도 2의 좌상측을 원점으로 하여 상기의 X 방향, Y 방향을 각각 따라서 번호를 증가시키는 것으로 하면, 도 3의 표시 화소(42)에 대응하는 제1 주사선(82), 제2 주사선(84), 데이터 신호선(72)은, 각각 1번째에 해당한다. 도 3에서는, 이를 도시하기 위해서, 제1 주사선(82)을 GATE-1A, 제2 주사선(84)을 GATE-1B, 데이터 신호선(72)을 DATA-1로서 표기하고 있다.
도 3에서, 표시를 행하기 위한 액정(14)은, 액정 용량 CLC(54)로서 나타내고 있다. 액정 용량 CLC(54)는, 화소 전극 배선(55)과, 대향 전극인 공통 전극 신호선(60) 사이의 용량이다. 여기에서는 공통 전극 신호선(60)은 SC로서 나타내고 있다.
도 3에서의 각 신호선 등에 대하여 먼저 설명한다. VDD(36)와 VSS(38)는, 제어 IC(32)의 전원 전압선과 접지선이다. 예를 들면, VDD=+5V, VSS=0V 등으로 설정된다.
공통 전극 신호선(60)은, 상기와 같이, 상글래스 기판(12)에 설치되는 대향 전극인 공통 전극에 인가되는 공통 전극 신호 SC를 전달하는 신호선이다. 공통 전극 신호 SC는, 액정(14)의 교류 구동을 위해서, 사각형파의 신호가 이용된다. 예를 들면, 0V 내지 +4V의 사이에서 변화되는 사각형파 신호를 이용할 수 있다.
Vb(64)와 Vw(66)는, 디지털 표시일 때에, 액정(14)을 교류 구동하기 위해서 이용되는 신호선이다. Vw(66)는, 이것이 화소 전극 배선(55)에 인가되었을 때에 액정(14)이 화이트 표시로 되는 전위를 전달하는 신호선으로서, 공통 전극 신호선(60)에서의 공통 전극 신호와 동일한 신호를 전달하는 신호선이다. Vb(64)는, 이것이 화소 전극 배선(55)에 인가되었을 때에 액정(14)이 블랙 표시로 되는 전위를 전달하는 신호선으로서, 공통 전극 신호선(60)에서의 공통 전극 신호를 반전한 신호를 전달하는 신호선이다.
MODE(62)와 XMODE(63)는, 표시 화소(42)에 대하여, 아날로그 표시 모드와 디지털 표시 모드 사이의 절환을 행하기 위한 2개의 모드 절환 신호를 전달하는 신호 선이다. 2개의 모드 절환 신호를 구별하여, MODE(62)에서의 신호를 모드 절환 제1 신호로 하고 XMODE(63)에서의 신호를 모드 절환 제2 신호라고 부를 수 있다. MODE(62)에서의 모드 절환 제1 신호와 XMODE(63)에서의 모드 절환 제2 신호는, 상호 반전된 신호로서, MODE(62)에서의 모드 절환 제1 신호가 H 레벨, XMODE(63)에서의 모드 절환 제2 신호가 L 레벨일 때에, 아날로그 표시 모드로 하고, MODE(62)에서의 모드 절환 제1 신호가 L 레벨, XMODE(63)에서의 모드 절환 제2 신호가 H 레벨일 때에, 디지털 표시 모드로 할 수 있다.
MODE(62)에서의 모드 절환 제1 신호와, XMODE(63)에서의 모드 절환 제2 신호는, 상기와 같이 극성이 반대이지만, 또한 진폭이 서로 달라, 파형으로서는 상호 비대칭적이다. 이것은, MODE(62)의 H 레벨에 의해, N 채널 트랜지스터(48)를 온·오프시키고, 아날로그 화상 신호를 화소 전극 배선(55)에 전달하는 것에 대하여, XMODE(63)의 H 레벨은, Vb(64) 또는 Vw(66)에서의 2개의 전위 레벨을 간단히 절환할 뿐이라는 상위점 때문에 생긴다. 예를 들면, 아날로그 표시 모드와 디지털 표시 모드의 절환에 대하여, MODE(62)에서의 모드 절환 제1 신호를, H 레벨=+9V, L 레벨=0V로 하고, XMODE(63)에서의 모드 절환 제2 신호를, L 레벨=-4V, H 레벨=+4V로 할 수 있다.
도 3에서, 표시 화소(42)를 구성하는 각 요소를 다음에 설명한다. N 채널 트랜지스터(44)는, 제1 주사선(82)의 주사선 선택 신호에 의해 작동하는 소자이다. 또한, N 채널 트랜지스터(46)는, 제2 주사선(84)의 주사선 선택 신호에 의해 작동하는 소자이다. 이 2개의 소자를 구별하여, N 채널 트랜지스터(44)를 제1 스위치 회로, N 채널 트랜지스터(46)를 제2 스위치 회로라고 부를 수 있다.
제1 스위치 회로인 N 채널 트랜지스터(44)와 화소 전극 배선(55)의 사이에도 N 채널 트랜지스터(48)가 접속된다. 이 N 채널 트랜지스터(48)는, MODE(62)에서의 모드 절환 제1 신호에 의해 작동하는 소자로서, 이것을 제3 스위치 회로라고 부를 수 있다. 그리고, 제1 스위치 회로인 N 채널 트랜지스터(44)와, 제3 스위치 회로인 N 채널 트랜지스터(48)가 모두 온일 때, 즉, 제1 주사선(82)이 주사선 선택 신호에 의해 선택되고, 또한, 모드 절환 제1 신호에 의해 아날로그 표시 모드가 선택될 때에, 데이터 신호선(72)의 화상 신호 데이터, 즉 비디오 신호 데이터는, 화소 전극 배선(55)에 전달되어, 액정(14)에 기입되게 된다.
여기서, 표시 화소(42)에 대하여, 데이터 신호선(72)으로부터 축차적으로 입력되는 화상 신호를 표시 화소(42)의 화소 전극 배선(55)에 축차적으로 공급하는 아날로그 표시를 위한 회로를, 제1 표시 회로로 하면, 협의로는, 액정 용량 CLC(54)와, 축적 용량 CS(52)가, 이 제1 표시 회로에 상당하고, 광의로는, N 채널 트랜지스터(44)와, N 채널 트랜지스터(48)를 더 포함하여 제1 표시 회로라고 부를 수 있다.
제2 스위치 회로인 N 채널 트랜지스터(46)의 출력측에는, 2개의 인버터를 링 형상으로 결선하여, 정적으로 데이터를 유지할 수 있는 유지 회로(56)가 접속된다. 유지 회로(56)는, 거기에 화상 신호 데이터가 기입되면, 이것을 정적으로 유지하는 기능을 갖는 회로로서, 그 데이터의 유지에 거의 전력을 소비하지 않는 스태틱 메모리이다.
또한, 유지 회로(56)를 구성하는 2개의 인버터의 각각의 출력 단자의 사이에 설치되는 2조의 전송 게이트(58, 59)는, 유지 회로(56)가 유지한 신호에 따라서, Vb(64)의 신호 또는 Vw(66)의 신호를 전송 게이트(50)에 공급하는 기능을 갖는다. 전송 게이트(50)의 끝은 화소 전극 배선(55)이므로, 전송 게이트(58, 59)는, 유지 회로(56)에 기억된 데이터에 따라서, 화소 전극 배선(55)에 공급하는 전위를, Vb(64)의 신호 레벨로 할지, Vw(66)의 신호 레벨로 할지를 선택하는 화소 전극 전위 선택 스위치의 기능을 갖게 된다.
그리고, 전송 게이트(50)는, XMODE(63)의 모드 절환 제2 신호와, MODE(62)의 모드 절환 제1 신호의 반전 신호에 의해 작동하는 회로로서, 이것을 제4 스위치 회로라고 부를 수 있다. 제4 스위치 회로인 전송 게이트(50)는, 2조의 전송 게이트(58, 59)의 출력인 Vb(64)의 신호 또는 Vw(66)의 신호를, 화소 전극 배선(55)에 공급하는 기능을 갖는다. 즉, XMODE(63)가 H 레벨이고, MODE(62)가 L 레벨일 때, 유지 회로(56)가 유지한 신호에 따라서, Vb(64)의 신호 또는 Vw(66)의 신호를 화소 전극 배선(55)에 공급한다. 상기와 같이, Vw(66)의 신호는 공통 전극 신호선(60)의 SC와 동일한 신호이고, Vb(64)의 신호는 SC의 반전 신호이므로, 이에 의해, 유지 회로(56)가 유지한 신호에 대하여, 화소 전극 배선(55)과 공통 전극 신호선(60) 사이의 액정(14)을 교류 구동할 수 있다. 즉, 액정(14)은, 유지 회로(56)가 유지한 신호에 대응하는 2치의 정지 화상을 표시할 수 있다.
여기서, 표시 화소(42)에 대하여, 화상 신호를 유지하는 유지 회로(56)를 갖고, 유지 회로(56)가 유지한 신호에 따른 전압을 화소 전극 배선(55)에 공급하는 디지털 표시를 위한 회로를, 제2 표시 회로라고 부르기로 하면, 협의로는, 유지 회로(56)가 이 제2 표시 회로에 상당하고, 광의로는, N 채널 트랜지스터(46)와, 유지 회로(56)와, 전송 게이트(58, 59)와, 전송 게이트(50)를 더 포함하여 제2 표시 회로라고 부를 수 있다. 도 3에서, 파선으로 둘러싼 회로 부분(43)이 이 광의의 제2 표시 회로에 상당한다. 또한, 표시 화소(42) 중, 파선으로 둘러싼 회로 부분(43)을 제외한 회로 부분은, 상기의 광의의 제1 표시 회로에 상당하게 된다.
또한, N 채널 트랜지스터(48)는, MODE(62)에서의 모드 절환 제1 신호에 의해 작동하고, 전송 게이트(50)는, XMODE(63)에서의 모드 절환 제2 신호에 의해 작동하고, 표시 화소(42)에 대하여, 아날로그 표시 모드와 디지털 표시 모드를 절환하는 기능을 가지므로, 이들의 회로 부분을 통합하여, 모드 절환 회로라고 부를 수 있다.
이와 같이 해서, 표시 장치(10)의 각 표시 화소(42)에 대하여, 제1 주사선(82), 제2 주사선(84)을 소정의 주사선 선택 신호에 의해 선택하고, 데이터 신호선(72)으로부터 화상 신호를 수취하고, 모드 절환 제1 신호 및 모드 절환 제2 신호에 의해, 아날로그 표시 모드 또는 디지털 표시 모드를 선택하고, 제1 표시 회로 또는 제2 표시 회로를 작동시켜, 아날로그 표시 또는 디지털 표시를 행하게 할 수 있다.
다시 도 2로 되돌아가, 주사선 구동 회로 A, B(80)에 대하여 설명한다. 주사선 구동 회로 A, B(80)는, 주사선 선택 신호를 생성하는 기능을 갖는 회로이다. 구체적으로는, 제1 주사선(82)과 제2 주사선(84) 사이의 선택을 행하고, 또한, 복 수의 제1 주사선(82)과 복수의 제2 주사선(84) 사이에서, 축시적으로 질서 있게, 선택을 행하기 위한 주사선 선택 신호를 생성하는 회로이다.
도 2에서, 주사선 구동 회로 A, B(80)는, 1개의 칩으로서 도시되어 있지만, 복수의 칩으로 구성할 수도 있다. 또한, 그 경우에는, 표시 영역(40)의 임의의 복수의 변을 따라서, 복수의 칩을 배치하는 것으로 하여도 된다. 예를 들면, 주사선 구동 회로 A, B(80)를 2개의 칩으로 하고, 표시 영역(40)을 사이에 두고, 마주 보는 2변의 한쪽 측에 1개의 칩을, 다른쪽 측에 다른 칩을 배치하는 것으로 하여도 된다.
따라서, 복수의 제1 주사선(82) 중의 특정의 주사선을 선택하는 신호를 생성하는 회로를 제1 주사선 구동 회로, 복수의 제2 주사선(84) 중의 특정의 주사선을 선택하는 신호를 생성하는 회로를 제2 주사선 구동 회로로서, 구별하여 부르기로 하면, 이 주사선 구동 회로 A, B(80)는, 제1 주사선 구동 회로와 제2 주사선 구동 회로를 합친 구성과 기능을 갖는 회로이다. 구체적으로는, 제1 주사선 구동 회로와 제2 주사선 구동 회로에서, 공통의 요소는, 공용 부분으로서 갖고, 특유의 요소를 각각 별개로 갖는 구성을 취하고 있다.
도 4는, 주사선 구동 회로 A, B(80)의 구성을 도시하는 도면이다. 주사선 구동 회로 A, B(80)는, 스타트 신호와 클럭 신호로 이루어지는 축시 신호(86)에 기초하여, 각 제1 주사선(82)과, 각 제2 주사선(84)을 축시적으로 선택하는 신호를 생성하는 회로이다. 주사선 구동 회로 A, B(80)는, 시프트 레지스터 회로부(90)와, 분류 회로부(88)와, 레벨 시프트 회로부(92)와, 출력 드라이버 회로부(94)를 포함하여 구성된다.
시프트 레지스터 회로부(90)는, 축시적으로 순차적으로 입력되는 축시 신호(86)를 순차적으로 시프트하여, 표시 화소를 주사선 단위로 지정하기 위한 순차 지정 펄스를 출력하는 기능을 갖는 회로이다. 시프트 레지스터 회로부(90)는, 복수의 표시 화소(42)의 주사 방향을 따른 배열 수와 동일한 수만큼 설치된다. 바꾸어 말하면, 제1 주사선(82)과 제2 주사선(84)이, 1개의 표시 화소(42)에 대하여 1개씩 배치된다고 하면, 제1 주사선의 개수=제2 주사선의 개수=시프트 레지스터 회로부(90)의 수이다. 즉, 시프트 레지스터 회로부(90)는, 1개의 시프트 레지스터 회로를, 제1 주사선(82)을 위해서와, 제2 주사선(84)을 위해서로, 공용화하여 이용한다. 이에 의해, 주사선 구동 회로 A, B(80)의 규모를 억제할 수 있다. 시프트 레지스터 회로부(90)는, 예를 들면, 0V 내지 +5V의 전압으로 동작하는 것을 이용할 수 있다.
분류 회로부(88)는, 시프트 레지스터 회로부(90) 후에 배치되고, 분류 신호에 따라서, 각 시프트 레지스터 회로부(90)의 출력을, 제1 주사선(82) 또는 제2 주사선(84)으로 분류하는 기능을 갖는 회로이다. 분류 신호는, 제1 주사선(82) 또는 제2 주사선(84) 중 어느 하나를 선택하는 신호이면 된다. 예를 들면, 아날로그 표시를 하기 위한 특별한 신호, 혹은 디지털 표시를 하기 위한 특별한 신호를, 제어 IC(32)로부터 공급하는 것으로 할 수 있다.
분류 신호로서, 모드 절환 제1 신호 또는 모드 절환 제2 신호를 이용할 수 있다. 도 4에는, 인에이블 신호선(87)의 인에이블 신호 외에, MODE(62)의 신호인 모드 절환 제1 신호가 이용된다. 모드 절환 제1 신호는, 상기와 같이, H 레벨에서 아날로그 표시 모드, L 레벨에서 디지털 표시 모드를 선택하는 신호이므로, H 레벨일 때에 제1 주사선(82)으로, L 레벨일 때에 제2 주사선(84)으로, 분류할 수 있다. 모드 절환 제1 신호 대신에, XMODE(63)의 모드 절환 제2 신호를 이용해도 된다. 이와 같이, 모드 절환 제1 신호 또는 모드 절환 제2 신호를 이용함으로써, 특별한 분류 신호를 생성할 필요가 없어진다.
레벨 시프트 회로부(92)는, 분류된 신호의 레벨 및 진폭을, 주사선 선택 신호에 알맞은 레벨 및 진폭으로 변환하는 기능을 갖는 회로이다. 레벨 시프트 회로부(92)는, 주지의 신호 레벨 시프트 회로 기술을 이용하여 구성할 수 있다. 출력 드라이버 회로부(94)는, 주사선을 구동하는 데에 충분한 전류를 공급하기 위한 버퍼 회로이다. 레벨 시프트 회로부(92), 출력 드라이버 회로부(94)는, 각 제1 주사선(82)의 각각에 대하여, 및 각 제2 주사선(84)의 각각에 대하여, 설치된다. 바꾸어 말하면, (제1 주사선(82)의 수+제2 주사선(84)의 수)=레벨 시프트 회로부(92)의 수=출력 드라이버 회로부(94)의 수이다. 즉, 레벨 시프트 회로부(92)와, 출력 드라이버 회로부(94)는, 제1 주사선(82)을 위한 것과, 제2 주사선(84)을 위한 것이, 각각 별개로 설치되고, 공용되는 일이 없다. 출력 드라이버 회로부(94)의 출력 레벨은, 표시 장치(10)의 용도에 따라 상이하지만, 예를 들면 0V 내지 -5V, 혹은, 0V 내지 +8V 또는 +9V 등으로 할 수 있다.
출력 드라이버 회로부(94)의 출력 레벨, 즉 주사선 선택 신호의 레벨은, 제1 주사선(82)을 위한 것과, 제2 주사선(84)을 위한 것과 동일한 것으로 할 수 있다. 이에 의해, 레벨 시프트 회로부(92)를 공통화할 수 있고, 출력 드라이버 회로부(94)를 공통화할 수 있다.
또한, 경우에 따라서는, 출력 드라이버 회로부(94)의 출력 레벨을, 제1 주사선(82)을 위한 것과, 제2 주사선(84)을 위한 것으로서, 서로 다른 것으로 하여도 된다. 예를 들면, 제1 주사선(82)을 위해서는, 아날로그 표시인 경우의 공통 전극과의 용량 커플링을 고려하여, 정적인 디지털 표시인 경우의 제2 주사선(84)을 위한 것보다 진폭을 크게 설정하는 것이 바람직하다. 견지를 바꾸어 보면, 디지털 표시인 경우의 제2 주사선(84)에 대한 신호 진폭을, 아날로그 표시인 경우의 제1 주사선(82)에 대한 신호 진폭보다 작게 할 수 있고, 그만큼, 주사선 구동에 관한 소비 전력을 억제할 수 있다. 예를 들면, 제1 주사선(82)에 대한 주사선 선택 신호에 대하여, -4V 내지 +9V의 진폭으로 하고, 제2 주사선(84)에 대한 주사선 선택 신호에 대하여, 0V 내지 +5V의 진폭으로 하는 것 등이 가능하다.
도 5a와 도 5b는, 주사선 구동 회로의 구성에 대하여, 통상의 액티브 매트릭스형 액정 표시 장치에 이용되는 것과, 도 4에서 설명한 것을 비교하여 도시한 도면이다. 도 5a는, 종래부터 액티브 매트릭스형 액정 표시 장치에 이용되는 주사선 구동 회로의 구성을 도시하고, 1개의 주사선마다, 시프트 레지스터 회로부(SR UNIT)(90)와, 인에이블 신호에 의해 제어되는 인에이블 회로부(ENB UNIT)(89)와, 레벨 시프트 회로부(LS UNIT)(92)와, 출력 드라이버 회로부(BUF UNIT)(94)가 각각 1개씩 이용된다. 시프트 레지스터 회로부(90), 레벨 시프트 회로부(92), 출력 드라이버 회로부(94)는, 도 4에서 설명한 내용과 동일하다.
이에 대하여, 도 5b는, 도 4에서 설명한 주사선 구동 회로 A, B(80)의 구성을 도시하는 도면으로, 제1 주사선(GATE1A 등)(82)과 제2 주사선(GATE1B 등)(84)에 대하여, 시프트 레지스터부(SR UNIT)(90)가 공용화하여 이용되고, MODE의 신호를 인에이블 회로부에 더한 분류 회로부(88)에 의해, 시프트 레지스터 회로부(90)의 출력을, 제1 주사선(82)과 제2 주사선(84)으로 분류한다. 여기에서는, 분류 회로부(88)는, MODE의 신호에 의해, 인에이블 신호를 유효하게 함으로써, 공용하고 있는 시프트 레지스터 회로부(90)의 출력을, 제1 주사선용의 레벨 시프트 회로부 및 출력 드라이버 회로부와, 제2 주사선용의 레벨 시프트 회로부 및 출력 드라이버 회로부로 분류하는 작용을 하고 있게 된다.
따라서, 종래 기술의 도 5a에서는, 시프트 레지스터 회로부(9O), 인에이블 회로부(89), 레벨 시프트 회로부(92), 출력 드라이버 회로부(94)의 수는, 각각, 주사선의 수만큼 필요하지만, 도 4에서 설명한 구성에 따르면, 도 5b와 같이, 시프트 레지스터 회로부(90)를 제1 주사선용과 제2 주사선용으로 공용하므로, 시프트 레지스터 회로부(90)의 수가 주사선의 총 수의 반으로 완료된다. 이에 의해, 주사선 구동 회로 A, B의 전체 규모의 크기를 억제할 수 있다.
도 6a, 도 6b는, 주사선 구동 회로 A, B의 작용을 설명하는 도면이다. 도 6a는, XMODE에서의 모드 절환 제2 신호가 L 레벨인 경우에, 도 6b는 모드 절환 제2 신호가 H 레벨인 경우에, 각각, 각 제1 주사선(GATE1A 등)과 각 제2 주사선(GATE1B 등)이 어떻게 선택되는지를 도시하는 도면이다. 도 6a에 도시된 바와 같이, XMODE에서의 모드 절환 제2 신호가 L 레벨일 때는, 각 제1 주사선(GATE1A 등)이, 축시적 으로 선택된다. 이에 대하여, XMODE에서의 모드 절환 제2 신호가 H 레벨일 때는, 도 6b에 도시된 바와 같이, 각 제2 주사선(GATE1B 등)이, 축시적으로 선택된다.
다시 도 2로 되돌아가, 데이터선 구동 회로(70)는, 상기와 같이, 데이터 신호선(72)에 각 계조에 상당하는 화상 신호, 즉 비디오 신호를 입력하기 위한 기능을 갖는 회로이다. 여기에서는, 통상의 액티브 매트릭스형 액정 표시 장치용의 데이터선 구동 회로를 그대로 이용할 수 있다.
도 7은, 데이터선 구동 회로(70)의 구성을 도시하는 도면이다. 데이터선 구동 회로(70)는, 복수의 디멀티플렉서(78)를 주체로 구성되고, 외부로부터 공급되는 비디오 신호선(74)과, 역시 외부로부터 공급되는 셀렉트 신호선(76)이 접속된다. 그리고, 셀렉트 신호에 의해, 비디오 신호를 R, G, B의 3성분으로 나누어, 컬러 표시의 서브 픽셀인 각각의 표시 화소의 데이터 신호선(72)에 출력하는 기능을 갖는다.
상기 구성의 표시 장치(10)의 작용을 설명한다. 표시 장치(10)의 통상 동작에서는, 풀 컬러의 아날로그 표시를 행한다. 이 때는, 제어 IC(32)가, 모드 절환을 아날로그 표시 모드로 하고, MODE(62)에서의 모드 절환 제1 신호를 H로 하고, XMODE(63)에서의 모드 절환 제2 신호를 L로 하여, 각 표시 화소(42)와, 주사선 구동 회로 A, B(80)에 공급한다. 주사선 구동 회로 A, B(80)에서는, 분류 회로부(88)에서, 제1 주사선(82) 측을 선택하고, 각 표시 화소(42)의 제1 주사선(82)을 선택하도록, 주사선 선택 신호를 출력한다. 이에 의해, 각 표시 화소(42)에서는, N 채널 트랜지스터(44)가 온하고, 또한, 모드 선택 회로가 N 채널 트랜지스터(48) 를 온하여, 제1 표시 회로를 작동시켜, 아날로그 표시를 실행한다. 이 때, 디지털 표시측의 N 채널 트랜지스터(46)는 오프로 되고, 또한, XMODE(63)에서의 모드 절환 제2 신호가 L이라는 점에서, 제2 표시 회로측은, 제1 표시 회로측으로부터 완전히 분리된 상태로 된다.
표시 장치(10)가 대기 상태로 되면, 제어 IC(32)가, 모드 절환을 디지털 표시 모드로 하고, MODE(62)에서의 모드 절환 제1 신호를 L로 하고, XMODE(63)에서의 모드 절환 제2 신호를 H로 하여, 각 표시 화소(42)와, 주사선 구동 회로 A, B(80)에 공급한다. 주사선 구동 회로 A, B(80)에서는, 분류 회로부(88)에서, 제2 주사선(84)측을 선택하고, 각 표시 화소(42)의 제2 주사선(84)을 선택하도록, 주사선 선택 신호를 출력한다. 이에 의해, 각 표시 화소(42)에서는, N 채널 트랜지스터(46)가 온하고, 유지 회로(56)에 의해, 화상 신호를 2치 데이터로서 유지한다. 그리고, 또한, 모드 선택 회로가 전송 게이트(50)를 도통 상태로 하여, 제2 표시 회로를 작동시켜, 디지털 표시를 실행한다. 이 때, 아날로그 회로측의 N 채널 트랜지스터(44)가 오프하고, 또한, MODE(62)에서의 모드 절환 제1 신호가 L이라는 점에서, 제1 표시 회로측은, 제2 표시 회로측으로부터 완전히 분리된 상태로 된다.
이에 의해, 1개의 표시 장치(10)에서, 아날로그 표시 모드와 디지털 표시 모드를 행하는 것을 가능하게 하고, 대기 시의 표시에 관한 소비 전력을 저감할 수 있다. 또한, 주사선 구동 회로 A, B(80)는, 제1 주사선(82)과 제2 주사선(84)에서, 시프트 레지스터 회로부(90)를 공유화하므로, 2 종류의 주사선을 이용하여도, 그 구성 규모를 억제할 수 있다. 또한, 주사선 선택 신호의 진폭을 제1 주사 선(82)과 제2 주사선(84)에서 서로 다른 설정을 할 수 있으며, 그 경우에는, 주사선 구동에 관한 소비 전력도 저감할 수 있다.
<실시예 2>
상기에서는, 주사선 구동 회로 A, B(80)에서, 분류 회로부(88)는, 시프트 레지스터 회로부(90)와, 레벨 시프트 회로부(92) 사이에 배치되는 것으로 하여 설명했다. 이 이외에, 주사선 구동 회로 A, B에서, 분류 회로부를, 출력 드라이버 회로부의 후에 설치할 수 있다. 도 8은, 그러한 구성의 주사선 구동 회로 A, B(100)의 구성을 도시하는 도면이다. 여기에서는, 도 4와 공통의 요소에 동일한 부호를 붙이고, 상세한 설명을 생략한다.
주사선 구동 회로 A, B(100)는, 시프트 레지스터 회로부(90), 레벨 시프트 회로부(92), 출력 드라이버 회로부(94)까지를, 제1 주사선용과 제2 주사선용으로 공용화하고, 출력 드라이버 회로부(94)에 2개의 출력을 설치한다. 그리고 이 2개의 출력에 대하여, 극성이 서로 다른 1쌍의 분류 신호(102)를 이용하여 NOR 회로(104)를 포함하는 분류 회로부(106)에 의해, 제1 주사선(GATE1A 등)과 제2 주사선(GATE1B 등)으로 분류한다. 분류 신호는, 전용의 신호를 이용해도 되고, 또한, MODE 또는 XMODE의 신호를 이용해도 된다. 또한, 시프트 레지스터 회로부(90)와 레벨 시프트 회로부(92) 사이의 접속은, 인에이블 신호선(87)에 의해 제어된다.
이와 같이 함으로써, 제1 주사선용과, 제2 주사선용 사이의 공용 부분이 확대되어, 주사선 구동 회로 A, B(100) 전체 규모의 크기를 더 억제할 수 있다.
<실시예 3>
도 8에서의 NOR 회로는, 신호 분류 기능을 갖는 다른 회로에서 치환할 수 있다. 도 9는, 전송 게이트(114)를 이용한 분류 회로부(116)를 갖는 주사선 구동 회로 A, B(110)의 구성을 도시하는 도면이다. 도 4, 도 8과 동일한 요소에는 동일 부호를 붙이고, 상세한 설명을 생략한다. 도 8의 구성은, NOR 회로(104)가 전송 게이트(114)로 치환된 것뿐이며, 이 구성에 의해서도, 제1 주사선용과, 제2 주사선용 사이의 공용 부분이 확대되어, 주사선 구동 회로 A, B(110) 전체 규모의 크기를 억제할 수 있다.
<실시예 4>
다음으로, 아날로그 표시와 디지털 표시를 행할 수 있는 표시 장치에서, 임의의 영역에 디지털 표시를 가능하게 하는 표시 장치의 구성 등을 설명한다.
도 10은, 임의의 영역에 디지털 표시를 가능하게 하는 표시 장치(210)의 사시도이다. 이 표시 장치(210)는, 하글래스 기판(230)과, 상글래스 기판(212)과, 양 글래스 기판의 사이에 액정(214)을 밀봉하는 시일재(216)와, 하글래스 기판(230)의 이면측에 도광 소자(218)를 통하여 배치되는 백라이트(220)와, 상글래스 기판(212)의 표면측에 배치되는 편광 소자(222)를 포함하여 구성되는 액티브 매트릭스형으로 백라이트에 의해 조명할 수 있는 액정 표시 장치이다. 하글래스 기판(230)에는, COG 기술을 이용하여 제어 IC(232)가 실장되고, FPC(Flexible Print Circuit) 등의 적당한 가요성 회로 기판(224)에 의해, 외부 회로 기판(226)과 접속된다.
상글래스 기판(212)은, 하글래스 기판(230)과 함께, 액정(214)을 사이에 두 고, 액정(214)의 양측에 소정의 구동 전압을 인가함으로써 표시를 행하게 하기 위한 것으로서, 하글래스 기판(230)과 대향한다는 점에서 대향 기판이라고도 불린다. 상글래스 기판(212)에는, 하글래스 기판(230)에서의 화소 전극에 대향하여, 대향 전극인 공통 전극이 설치되고, 공통 전극 전위가 인가된다.
하글래스 기판(230)은, 복수의 주사선과 복수의 데이터 신호선이 격자 형상으로 배치되고, 각 격자 영역에, 표시 화소와, 스위칭 소자로서의 폴리실리콘 TFT가 배치되는 투명 기판이다. 여기에서는, 주사선으로서 2 종류의 주사선이 이용되고, 한쪽의 종류의 주사선은, 통상의 액티브 매트릭스형 액정 표시 장치의 주사선과 동일하다. 즉, 이 주사선을 이용할 때는, 스위칭 소자의 기능에 의해, 주사선에 의해 선택된 각 표시 화소의 화소 전극에는, 데이터 신호선으로부터의 화상 신호가 공급되고, 상글래스 기판(212)에 설치되는 대향 전극과의 사이의 전위차에 따라서, 상글래스 기판(212)과 하글래스 기판(230)의 사이에 밀봉된 액정 분자를 구동하여, 표시를 시킬 수 있다. 다른쪽의 종류의 주사선은, 정지 화상을 표시하기 위한 것이다.
이와 같이, 2 종류의 주사선이 이용되지만, 상기와 같이, 한쪽의 종류의 주사선은, 통상의 액티브 매트릭스형 액정 표시 장치의 주사선과 동일하며, 중간 계조 표시나 동화상 표시 등을 하는 경우에 이용된다. 컬러 표시 장치의 경우에는, 풀 컬러 표시를 할 때에 이용된다. 다른쪽의 종류의 주사선은, 후술하는 2치를 유지할 수 있는 유지 회로를 이용하여, 화상 표시에 관한 소비 전력을 억제하여, 정지 화상을 표시하기 위해서 이용되는 것이다. 이들 2개의 표시를 구별하여, 전자 를 아날로그 표시, 후자를 디지털 표시라고 부를 수 있다. 아날로그 표시와 디지털 표시의 구별 대신에, 다이내믹 표시와 스태틱 표시, 혹은 컬러 표시의 경우에, 풀 컬러 표시와 정지 화상 표시라고 부를 수도 있다. 이하에서는, 아날로그 표시와 디지털 표시의 호칭 방법을 이용하여, 다른 호칭 방법이 적당할 때는 적절히, 그 밖의 호칭 방법을 이용하기로 한다.
또한, 2 종류의 주사선을 구별하기 위해서, 아날로그 표시에 이용하는 한쪽의 종류의 주사선을 제1 주사선, 디지털 표시에 이용하는 다른쪽의 종류의 주사선을 제2 주사선이라고 부르기로 한다. 각 표시 화소에 대하여, 아날로그 표시와 디지털 표시를 행하는 것으로 할 때는, 각 표시 화소에 대하여, 제1 주사선과 제2 주사선의 2개의 주사선과, 1개의 데이터 신호선이 각각 배치되게 된다.
도 11은, 하글래스 기판(230) 상에서의 각 요소의 배치의 모습을 도시하는 도면이다. 하글래스 기판(230)의 중앙부에는, 평면 배치에서 거의 사각형 형상의 표시 영역(240)이 형성되고, 그 주위에, 제1 주사선(282)과 제2 주사선(302)에 대하여, 각각의 주사선을 순차적으로 선택하기 위한 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)와, 데이터 신호선(272)에 각 계조에 상당하는 화상 신호, 즉 비디오 신호를 입력하기 위한 데이터선 구동 회로(270)와, 데이터 신호선(272)에 비디오 신호를 입력하기 전에, 비디오 진폭의 중간 전위를 입력하기 위한 데이터선 프리차지 회로(234)가 배치된다. 주사선 구동 회로 1(280), 주사선 구동 회로 2(300), 데이터선 구동 회로(270), 데이터선 프리차지 회로(234)는, 각각 제어 IC(232)에 접속된다.
주사선 구동 회로 1(280), 주사선 구동 회로 2(300), 데이터선 구동 회로(270), 데이터선 프리차지 회로(234)는, 표시 영역(240)의 TFT와 마찬가지로, 폴리실리콘 트랜지스터 형성 기술에 의해 만들어 넣어진 TFT를 이용하여 하글래스 기판(230) 상에 만들어 넣어진다. 즉, 하글래스 기판(230)은, 능동 소자가 만들어 넣어진 SOG(System On Glass) 기판이다.
주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)는, 통상의 액티브 매트릭스형 액정 표시 장치에 이용되는 주사선 구동 회로를 그대로 이용할 수 있지만, 주사선 구동에 관한 소비 전력을 저감하기 위해서는, 아날로그 표시와 디지털 표시의 구별에 알맞은 것을 이용하는 것이 바람직하다. 여기에서는, 아날로그 표시에 이용되는 주사선 구동 회로 1(280)을, 제1 주사선(282)을 축차적으로 선택하는 종래형의 시프트 레지스터를 이용한 구동 회로로 하고, 디지털 표시에 이용되는 주사선 구동 회로 2(300)를, 제2 주사선(302)을 랜덤적으로 선택할 수 있는 디코더를 이용한 구동 회로로 하여, 도 11에 도시하고 있다. 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)의 상세한 내용에 대해서는, 후술한다.
데이터선 구동 회로(270)는, 통상의 액티브 매트릭스형 액정 표시 장치에 이용되는 데이터선 구동 회로를 그대로 이용할 수 있다. 상세한 데이터선 구동 회로(270)의 내용에 대해서는, 후술한다.
제어 IC(232)는, 주사선 구동 회로 1(280), 주사선 구동 회로 2(300), 데이터선 구동 회로(270), 데이터선 프리차지 회로(234) 등의 동작을 제어하는 기능을 갖는 LSI(Large Scale Integrated circuit) 칩으로, 하글래스 기판(230) 상에 설치 된 배선 패턴에 COG 기술에 의해 실장된다. 이 배선 패턴은, 주사선 구동 회로 1(280), 주사선 구동 회로 2(300), 데이터선 구동 회로(270), 데이터선 프리차지 회로(234) 등에 연장됨과 함께, 하글래스 기판(230)의 단부에 연장되고, 따라서, 도 10에서 설명한 바와 같이, 가요성 회로 기판(224)에 접속된다.
표시 영역(240)은, 복수의 표시 화소(242)가 매트릭스 형상으로 배치되는 영역이다. 거기에는, 주사선 구동 회로 1(280)로부터의 복수의 제1 주사선(282), 주사선 구동 회로 2(300)로부터의 복수의 제2 주사선(302)이 하글래스 기판(230)의 평면 배치의 일 방향을 따라서 배치되고, 데이터선 구동 회로(270)로부터의 복수의 데이터 신호선(272)이 그 일 방향과 교차하는 방향, 예를 들면 그 일 방향에 직교하는 방향을 따라서 배치된다. 도 11의 예에서는, 제1 주사선(282), 제2 주사선(302)이 지면의 좌우 방향을 따라서 배치되고, 데이터 신호선(272)이 지면의 상하 방향을 따라서 배치되어 있다. 제1 주사선(282), 제2 주사선(302)은, 쌍을 이루도록 배치되고, 이 쌍을 이루는 주사선과, 데이터 신호선(272)에서, 표시 영역(240)은 복수의 격자 형상 영역으로 구분되고, 각 격자 형상 영역에, 각각 표시 화소(242)가 배치된다. 여기에서, 컬러 표시 장치의 경우에는, R, G, B마다 서브 픽셀이 이용되지만, 이하에서는, 이 서브 픽셀을 표시 화소(242)로서 설명한다.
도 12는, 표시 화소(242)의 구성을 설명하는 도면이다. 또한, 이하에서는, 도 10, 도 11에서의 부호를 이용하여 설명한다. 여기에서는, 대표적으로, 도 11의 표시 영역(240)의 지면에서의 좌상측 코너의 1개의 화소에 대하여 도시하고 있다. 즉, 복수의 표시 화소(242)를 구별하기 위해서, 제1 주사선(282), 제2 주사선(302) 과, 데이터 신호선(272)에 의해 구분되는 격자 형상의 영역의 위치를, 도 11에서, 지면상 좌상측을 원점으로 하고, 우방향을 X 방향, 하방향을 Y 방향으로 하여, X, Y로 나타내면, 도 12의 표시 화소(242)는, 표시 영역(240)의 (1, 1)의 위치에 있다. 마찬가지로, 복수의 제1 주사선(282), 복수의 제2 주사선(302), 복수의 데이터 신호선(272)을 각각 구별하는 데에, 도 11의 좌상측을 원점으로 하여 상기의 X 방향, Y 방향을 각각 따라서 번호를 증가시키는 것으로 하면, 도 12의 표시 화소(242)에 대응하는 제1 주사선(282), 제2 주사선(302), 데이터 신호선(272)은, 각각 1번째에 해당한다. 도 12에서는, 이를 나타내기 위해서, 제1 주사선(282)을 GATE-1A, 제2 주사선(302)을 GATE-1B, 데이터 신호선(272)을 DATA-1로서 표기하고 있다.
도 12에서, 표시를 행하기 위한 액정(214)은, 액정 용량 CLC(254)로서 나타내어져 있다. 액정 용량 CLC(254)는, 화소 전극 배선(255)과, 대향 전극인 공통 전극 신호선(260) 사이의 용량이다. 여기에서는 공통 전극 신호선(260)은 SC로서 나타내어져 있다.
도 12에서의 각 신호선 등에 대하여 먼저 설명한다. VDD(236)와 VSS(238)는, 제어 IC(232)의 전원 전압선과 접지선이다. 예를 들면, VDD=+5V, VSS=0V 등으로 설정된다.
공통 전극 신호선(260)은, 상기와 같이, 상글래스 기판(212)에 설치되는 대향 전극인 공통 전극에 인가되는 공통 전극 신호 SC를 전달하는 신호선이다. 공통 전극 신호 SC는, 액정(214)의 교류 구동을 위해서, 사각형파의 신호가 이용된다. 예를 들면, 0V 내지 +4V의 사이에서 변화되는 사각형파 신호를 이용할 수 있다.
Vb(264)와 Vw(266)는, 디지털 표시일 때에, 액정(214)을 교류 구동하기 위해서 이용되는 신호선이다. Vw(266)는, 이것이 화소 전극 배선(255)에 인가되었을 때에 액정(214)이 화이트 표시로 되는 전위를 전달하는 신호선으로서, 공통 전극 신호선(260)에서의 공통 전극 신호와 동일한 신호를 전달하는 신호선이다. Vb(264)는, 이것이 화소 전극 배선(255)에 인가되었을 때에 액정(214)이 블랙 표시로 되는 전위를 전달하는 신호선으로서, 공통 전극 신호선(260)에서의 공통 전극 신호를 반전한 신호를 전달하는 신호선이다.
MODE(262)와 XMODE(263)는, 표시 화소(242)에 대하여, 아날로그 표시 모드와 디지털 표시 모드 사이의 절환을 행하기 위한 2개의 모드 절환 신호를 전달하는 신호선이다. 2개의 모드 절환 신호를 구별하여, MODE(262)에서의 신호를 모드 절환 제1 신호로 하고, XMODE(263)에서의 신호를 모드 절환 제2 신호라고 부를 수 있다. MODE(262)에서의 모드 절환 제1 신호와 XMODE(263)에서의 모드 절환 제2 신호는, 상호 반전한 신호로서, MODE(262)에서의 모드 절환 제1 신호가 H 레벨, XMODE(263)에서의 모드 절환 제2 신호가 L 레벨일 때에, 아날로그 표시 모드로 하고, MODE(262)에서의 모드 절환 제1 신호가 L 레벨, XMODE(263)에서의 모드 절환 제2 신호가 H 레벨일 때에, 디지털 표시 모드로 할 수 있다.
MODE(262)에서의 모드 절환 제1 신호와, XMODE(263)에서의 모드 절환 제2 신호는, 상기와 같이 극성이 반대이지만, 또한 진폭이 서로 달라, 파형으로서는 상호 비대칭적이다. 이것은, MODE(262)의 H 레벨에 의해, N 채널 트랜지스터(248)를 온·오프시키고, 아날로그 화상 신호를 화소 전극 배선(255)에 전달하는 것에 대하여, XMODE(263)의 H 레벨은, Vb(264) 또는 Vw(266)에서의 2개의 전위 레벨을 간단히 절환할 뿐이라는 상위점 때문에 생긴다. 예를 들면, 아날로그 표시 모드와 디지털 표시 모드의 절환에 대하여, MODE(262)에서의 모드 절환 제1 신호를, H 레벨=+9V, L 레벨=0V로 하고, XMODE(263)에서의 모드 절환 제2 신호를, L 레벨=-4V, H 레벨=+4V로 할 수 있다.
도 12에서, 표시 화소(242)를 구성하는 각 요소를 다음에 설명한다. N 채널 트랜지스터(244)는, 제1 주사선(282)의 주사선 선택 신호에 의해 작동하는 소자이다. 또한, N 채널 트랜지스터(246)는, 제2 주사선(302)의 주사선 선택 신호에 의해 작동하는 소자이다. 이 2개의 소자를 구별하여, N 채널 트랜지스터(244)를 제1 스위치 회로, N 채널 트랜지스터(246)를 제2 스위치 회로라고 부를 수 있다.
제1 스위치 회로인 N 채널 트랜지스터(244)와 화소 전극 배선(255) 사이에도 N 채널 트랜지스터(248)가 접속된다. 이 N 채널 트랜지스터(248)는, MODE(262)에서의 모드 절환 제1 신호에 의해 작동하는 소자이며, 이것을 제3 스위치 회로라고 부를 수 있다. 그리고, 제1 스위치 회로인 N 채널 트랜지스터(244)와, 제3 스위치 회로인 N 채널 트랜지스터(248)가 모두 온일 때, 즉, 제1 주사선(282)이 주사선 선택 신호에 의해 선택되고, 또한, 모드 절환 제1 신호에 의해 아날로그 표시 모드가 선택될 때에, 데이터 신호선(272)의 화상 신호 데이터, 즉 비디오 신호 데이터는, 화소 전극 배선(255)에 전달되어, 액정(214)에 기입되게 된다.
여기서, 표시 화소(242)에 대하여, 데이터 신호선(272)으로부터 축차적으로 입력되는 화상 신호를 표시 화소(242)의 화소 전극 배선(255)에 축차적으로 공급하는 아날로그 표시를 위한 회로를, 제1 표시 회로로 하면, 협의로는, 액정 용량 CLC(254)와, 보조 용량 CS(252)가, 이 제1 표시 회로에 상당하고, 광의로는, N 채널 트랜지스터(244)와, N 채널 트랜지스터(248)를 더 포함하여 제1 표시 회로라고 부를 수 있다.
제2 스위치 회로인 N 채널 트랜지스터(246)의 출력측에는, 2개의 인버터를 링 형상으로 결선하여, 정적으로 데이터를 유지할 수 있는 유지 회로(256)가 접속된다. 유지 회로(256)는, 거기에 화상 신호 데이터가 기입되면, 이것을 정적으로 유지하는 기능을 갖는 회로로서, 그 데이터의 유지에 거의 전력을 소비하지 않는 스태틱 메모리이다.
또한, 유지 회로(256)를 구성하는 2개의 인버터의 각각의 출력 단자 사이에 설치되는 2조의 전송 게이트(258, 259)는, 유지 회로(256)가 유지한 신호에 따라서, Vb(264)의 신호 또는 Vw(266)의 신호를 전송 게이트(250)에 공급하는 기능을 갖는다. 전송 게이트(250)의 끝은 화소 전극 배선(255)이므로, 전송 게이트(258, 259)는, 유지 회로(256)에 기억된 데이터에 따라서, 화소 전극 배선(255)에 공급하는 전위를, Vb(264)의 신호 레벨로 할지, Vw(266)의 신호 레벨로 할지를 선택하는 화소 전극 전위 선택 스위치의 기능을 갖게 된다.
그리고, 전송 게이트(250)는, XMODE(263)의 모드 절환 제2 신호와, MODE(262)의 모드 절환 제1 신호의 반전 신호에 의해 작동하는 회로이며, 이것을 제4 스위치 회로라고 부를 수 있다. 제4 스위치 회로인 전송 게이트(250)는, 2조의 전송 게이트(258, 259)의 출력인 Vb(264)의 신호 또는 Vw(266)의 신호를, 화소 전극 배선(255)에 공급하는 기능을 갖는다. 즉, XMODE(263)가 H 레벨이고, MODE(262)가 L 레벨일 때, 유지 회로(256)가 유지한 신호에 따라서, Vb(264)의 신호 또는 Vw(266)의 신호를 화소 전극 배선(255)에 공급한다. 상기와 같이, Vw(266)의 신호는 공통 전극 신호선(260)의 SC와 동일한 신호이고, Vb(264)의 신호는 SC의 반전 신호이므로, 이에 의해, 유지 회로(256)가 유지한 신호에 대하여, 화소 전극 배선(255)과 공통 전극 신호선(260) 사이의 액정(214)을 교류 구동할 수 있다. 즉, 액정(214)은, 유지 회로(256)가 유지한 신호에 대응하는 2치의 정지 화상을 표시할 수 있다.
여기서, 표시 화소(242)에 대하여, 화상 신호를 유지하는 유지 회로(256)를 갖고, 유지 회로(256)가 유지한 신호에 따른 전압을 화소 전극 배선(255)에 공급하는 디지털 표시를 위한 회로를, 제2 표시 회로라고 부르기로 하면, 협의로는, 유지 회로(256)가 이 제2 표시 회로에 상당하고, 광의로는, N 채널 트랜지스터(246)와, 유지 회로(256)와, 전송 게이트(258, 259)와, 전송 게이트(250)를 더 포함하여 제2 표시 회로라고 부를 수 있다. 도 12에서, 파선으로 둘러싼 회로 부분(243)이 이 광의의 제2 표시 회로에 상당한다. 또한, 표시 화소(242) 중, 파선으로 둘러싼 회로 부분(243)을 제외한 회로 부분은, 상기의 광의의 제1 표시 회로에 상당하게 된다.
또한, N 채널 트랜지스터(248)는, MODE(262)에서의 모드 절환 제1 신호에 의해 작동하고, 전송 게이트(250)는, XMODE(263)에서의 모드 절환 제2 신호에 의해 작동하고, 표시 화소(242)에 대하여, 아날로그 표시 모드와 디지털 표시 모드를 절환하는 기능을 가지므로, 이들의 회로 부분을 통합하여, 모드 절환 회로라고 부를 수 있다.
이와 같이 하여, 표시 장치(210)의 각 표시 화소(242)에 대하여, 제1 주사선(282), 제2 주사선(302)을 소정의 주사선 선택 신호에 의해 선택하고, 데이터 신호선(272)으로부터 화상 신호를 수취하고, 모드 절환 제1 신호 및 모드 절환 제2 신호에 의해, 아날로그 표시 모드 또는 디지털 표시 모드를 선택하여, 제1 표시 회로 또는 제2 표시 회로를 작동시켜, 아날로그 표시 또는 디지털 표시를 행하게 할 수 있다.
다시 도 11로 되돌아가, 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)에 대하여 설명한다. 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)는, 모두, 주사선 선택 신호를 생성하는 기능을 갖는 회로이다. 구체적으로 설명하면, 주사선 구동 회로 1(280)은 제1 주사선(282)을 위한 주사선 선택 신호를 생성하고, 주사선 구동 회로 2(300)는 제2 주사선(302)을 위한 주사선 선택 신호를 생성한다. 그 의미에서, 제1 주사선의 구동을 위한 주사선 구동 회로 1(280)을 제1 주사선 구동 회로, 제2 주사선의 구동을 위한 주사선 구동 회로 2(300)를 제2 주사선 구동 회로라고 부를 수 있다.
도 11에서, 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)는, 표시 영 역(240)을 사이에 두고, 마주 보는 변의 한쪽과 다른쪽에 각각 배치되어 있다. 물론, 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)를, 표시 영역(240)의 한 변에 일정하게 하여 배치하여도 된다. 또한, 표시 영역(240)의 임의의 2변 중 하나에 한쪽을, 다른 하나에 다른쪽을 배치하는 것으로 하여도 된다.
상기와 같이, 아날로그 표시에 이용되는 주사선 구동 회로 1(280)은, 제1 주사선(282)을 축차적으로 선택하는 종래형의 시프트 레지스터를 이용한 구동 회로의 구성을 갖는다. 그리고, 디지털 표시에 이용되는 주사선 구동 회로 2(300)는, 제2 주사선(302)을 랜덤적으로 선택할 수 있는 디코더를 이용한 구동 회로의 구성을 갖는다.
도 13은, 주사선 구동 회로 1(280)의 구성을 도시하는 도면이다. 주사선 구동 회로 1(280)은, 스타트 신호와 클럭 신호로 이루어지는 축시 신호(286)에 기초하여, 각 제1 주사선(282)을 축시적으로 선택하는 신호를 생성하는 회로이다. 주사선 구동 회로 1(280)은, 시프트 레지스터 회로부(290)와, 인에이블 회로부(289)와, 레벨 시프트 회로부(292)와, 출력 드라이버 회로부(294)를 포함하여 구성된다.
시프트 레지스터 회로부(290)는, 축시적으로 순차적으로 입력되는 축시 신호(286)를 순차적으로 시프트하여, 표시 화소를 주사선 단위로 지정하기 위한 순차 지정 펄스를 출력하는 기능을 갖는 회로이다. 시프트 레지스터 회로부(290)는, 예를 들면, 0V 내지 +5V의 전압에서 동작하는 것을 이용할 수 있다.
인에이블 회로부(289)는, 시프트 레지스터 회로부(290) 후에 배치되고, 인에이블 신호선(287)의 인에이블 신호의 레벨에 따라서, 각 시프트 레지스터 회로 부(290)의 출력을, 각 제1 주사선(282)을 위한 레벨 시프트 회로부(292) 및 출력 드라이버 회로부(294)로 분류하는 기능을 갖는다. 구체적으로는, 도 13에 도시된 바와 같이, 인에이블 신호선(287)이 접속되는 NAND 회로로 구성할 수 있다.
레벨 시프트 회로부(292)는, 인에이블 회로부(289) 후에 설치되고, 인에이블 회로부(289)의 출력 신호의 레벨 및 진폭을, 주사선 선택 신호에 알맞은 레벨 및 진폭으로 변환하는 기능을 갖는 회로이다. 레벨 시프트 회로부(292)는, 주지의 신호 레벨 시프트 회로 기술을 이용하여 구성할 수 있다. 출력 드라이버 회로부(294)는, 주사선을 구동하는 데에 충분한 전류를 공급하기 위한 버퍼 회로이다. 출력 드라이버 회로부(294)의 출력 레벨은, 표시 장치(210)의 용도에 따라 상이하지만, 예를 들면 0V 내지 -5V, 혹은, 0V 내지 +8V 또는 +9V 등으로 할 수 있다.
도 14는, 주사선 구동 회로 1(280)의 구성을 도시하는 도면이다. 이와 같이, 주사선 구동 회로 1(280)은, 1개의 제1 주사선마다, 시프트 레지스터 회로부(SR UNIT)(290)와, 인에이블 신호에 의해 제어되는 인에이블 회로부(ENB UNIT)(289)와, 레벨 시프트 회로부(LS UNIT)(292)와, 출력 드라이버 회로부(BUF UNIT)(294)가 각각 하나씩 이용된다.
도 15는, 주사선 구동 회로 2(300)의 구성을 도시하는 도면이다. 주사선 구동 회로 2(300)는, 복수의 어드레스 신호선(304)의 각 신호에 따라서, 각 제2 주사선(302)을 선택하는 신호를 생성하는 회로로서, 도 15에 도시한 바와 같이, 복수의 어드레스선을 입력으로 하는 NAND 회로(306)와, 버퍼 회로(308)로 구성할 수 있다. NAND 회로(306)의 앞에, 프리 디코더 회로를 설치하여도 된다. 이러한 구성의 회 로는, 디코더 회로라고 불리는 것으로서, 주사선 구동 회로 1(280)이 축시 신호를 이용하여 고속 동작을 필요로 하는 데에 비교하여, 동작 속도는 그다지 고속이지 않아도 된다. 따라서, 주사선 구동 회로 2(300)의 소비 전력은, 주사선 구동 회로 1(280)에 비하여 낮게 억제할 수 있다.
주사선 구동 회로 1(280)의 주사선 선택 신호의 레벨, 즉 출력 드라이버 회로부(294)의 레벨과, 주사선 구동 회로 2(300)의 주사선 선택 신호의 레벨, 즉 버퍼 회로(308)의 레벨은, 동작 속도의 상위에 맞추어, 서로 다른 것으로 할 수 있다. 예를 들면, 상기와 같이, 출력 드라이버 회로부(294)의 레벨을 0V 내지 +8V로 하고, 버퍼 회로(308)의 레벨을 0V 내지 +5V로 할 수 있다. 이에 의해, 주사선 구동 회로 2(300)의 소비 전력을, 주사선 구동 회로 1(280)의 것보다, 더욱 저감할 수 있다. 또한, 물론, 주사선 선택 신호의 레벨을, 주사선 구동 회로 1(280)과 주사선 구동 회로 2(300)에서, 동일하게 하여도 된다.
다시 도 11로 되돌아가, 데이터선 구동 회로(270)는, 상기와 같이, 데이터 신호선(272)에 각 계조에 상당하는 화상 신호, 즉 비디오 신호를 입력하기 위한 기능을 갖는 회로이다. 여기에서는, 통상의 액티브 매트릭스형 액정 표시 장치용의 데이터선 구동 회로를 그대로 이용할 수 있다.
도 16은, 데이터선 구동 회로(270)의 구성을 도시하는 도면이다. 데이터선 구동 회로(270)는, 복수의 디멀티플렉서(278)를 주체로 구성되고, 외부로부터 공급되는 비디오 신호선(274)과, 역시 외부로부터 공급되는 셀렉트 신호선(276)이 접속된다. 그리고, 셀렉트 신호에 의해, 비디오 신호를 R, G, B의 3성분으로 나누어, 컬러 표시의 서브 픽셀인 각각의 표시 화소의 데이터 신호선(272)에 출력하는 기능을 갖는다.
상기 구성의 표시 장치(210)의 작용을 설명한다. 표시 장치(210)의 통상 동작에서는, 풀 컬러의 아날로그 표시를 행한다. 이 때는, 제어 IC(232)에 의해, 주사선 구동 회로 1(280)이 작동 상태로 되고, 주사선 구동 회로 2(300)가 비작동 상태로 된다. 또한, 제어 IC(232)에 의해, 모드 절환이 아날로그 표시 모드로 되고, MODE(262)에서의 모드 절환 제1 신호를 H로 하고, XMODE(263)에서의 모드 절환 제2 신호를 L로 하여, 각 표시 화소(242)에 공급된다. 주사선 구동 회로 1(280)에서는, 상기와 같이, 각 표시 화소(242)의 제1 주사선(282)을 선택하도록, 주사선 선택 신호를 출력한다. 이에 의해, 각 표시 화소(242)에서는, N 채널 트랜지스터(244)가 온하고, 또한, 모드 선택 회로가 N 채널 트랜지스터(248)를 온하여, 제1 표시 회로를 작동시켜, 아날로그 표시를 실행한다. 이 때, 디지털 표시측의 N 채널 트랜지스터(246)는 오프로 되고, 또한, XMODE(263)에서의 모드 절환 제2 신호가 L이라는 점에서, 제2 표시 회로측은, 제1 표시 회로측에서 완전히 분리된 상태로 된다.
표시 장치(210)가 대기 상태로 되면, 제어 IC(232)에 의해, 주사선 구동 회로 2(300)가 작동 상태로 되고, 주사선 구동 회로 1(280)이 비작동 상태로 된다. 또한, 제어 IC(232)에 의해, 모드 절환이 디지털 표시 모드로 되고, MODE(262)에서의 모드 절환 제1 신호를 L로 하고, XMODE(263)에서의 모드 절환 제2 신호를 H로 하여, 각 표시 화소(242)에 공급된다. 주사선 구동 회로 2(300)에서는, 각 표시 화소(242)의 제2 주사선(302)을 선택하도록, 주사선 선택 신호를 출력한다. 이에 의해, 각 표시 화소(242)에서는, N 채널 트랜지스터(246)가 온하고, 유지 회로(256)에 의해, 화상 신호를 2치 데이터로서 유지한다. 그리고, 또한, 모드 선택 회로가 전송 게이트(250)를 도통 상태로 하고, 제2 표시 회로를 작동시켜, 디지털 표시를 실행한다. 이 때, 아날로그 회로측의 N 채널 트랜지스터(244)가 오프하고, 또한, MODE(262)에서의 모드 절환 제1 신호가 L이라는 점에서, 제1 표시 회로측은, 제2 표시 회로측에서 완전히 분리된 상태로 된다.
이에 의해, 1개의 표시 장치(210)에서, 아날로그 표시 모드와 디지털 표시 모드를 행하는 것을 가능하게 하고, 대기 시의 표시에 관한 소비 전력을 저감할 수 있다. 또한, 주사선 구동 회로 2(300)는, 디코더 회로 구성을 취하므로, 제1 주사선 구동 회로 1(280)에 비교하여 소비 전력이 적어, 표시 장치(210)의 전체로서, 주사선 구동에 관한 소비 전력을 억제할 수 있다. 또한, 주사선 선택 신호의 진폭을 제1 주사선(282)과 제2 주사선(302)에서 서로 다른 설정을 할 수 있으며, 그 경우에는, 주사선 구동에 관한 소비 전력도 더욱 저감할 수 있다.
<실시예 5>
상기와 같이, 주사선 구동 회로 2(300)는, 디코더 회로 형식이며, 전압계는 일반적인 논리 회로의 것과 공통화하는 것이 가능한 것에 대하여, 주사선 구동 회로 1(280)은, 시프트 레지스터 회로부(290), 레벨 시프트 회로부(292), 출력 드라이버 회로부(294)와, 전압계가 비교적 복잡하다. 이들 주사선 구동 회로 1(280), 주사선 구동 회로 2(300)의 전원을, 외부로부터 공급하는 것으로 해도 되지만, 하 글래스 기판 상에 전원 회로를 탑재할 수도 있다.
도 17은, 이와 같은 예를 도시하는 도면으로, 하글래스 기판(330)에는, 주사선 구동 회로 1(280)에 이용되는 전원 회로(332)가 탑재되어 있다. 또한, 도 11과 마찬가지의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 전원 회로(332)는, IC 칩으로서, 이것을 하글래스 기판(330) 상의 배선 패턴에 COG 기술로 실장해도 되고, 경우에 따라서는, 폴리실리콘 트랜지스터 형성 기술을 이용하여 하글래스 기판(330)에 직접 만들어 넣어도 된다. 또한, 주사선 구동 회로 2(300)에 이용되는 전원은, 제어 IC(32)로부터 공급하는 것으로 할 수 있다.
<실시예 6>
상기에서는, 각 표시 화소마다, 제1 주사선과 제2 주사선이 1개씩 쌍을 이루어 배치되는 것으로서 설명했지만, 이것을, 일부의 표시 화소에 대하여 쌍을 이루지 않는 것으로 할 수도 있다. 도 18, 도 19는, 일부의 표시 화소에는 제2 주사선만이 배치되도록 한 경우 하글래스 기판(340)의 구성을 도시하는 도면이다. 이 반대로, 일부의 표시 화소에 제1 주사선만이 배치되도록 할 수도 있다. 또한, 이하에서는, 도 11, 도 17과 공통의 요소에는 동일한 부호를 붙이고, 상세한 설명을 생략한다.
도 18에 도시된 바와 같이, 하글래스 기판(340)에서, 표시 영역(240)을 2개의 부분으로 나누고, 1개의 부분에는, 각 표시 화소마다, 제1 주사선(282)과 제2 주사선(302)이 1개씩 쌍을 이루어 배치하고, 다른 1개의 부분에는, 표시 화소에는 제2 주사선만이 배치된다. 이와 같이 함으로써, 전자의 부분을, 도 11 이하에서 설명한 바와 같이, (풀 컬러 표시 영역+정지 화상 표시 영역)(241)으로 하고, 후자의 부분을, 정지 화상만을 표시할 수 있는 정지 화상 표시 영역(342)으로 할 수 있다. 이들 영역은, 고정 영역으로 할 수 있다.
도 19는, 도 11, 도 17을 따라서, 도 18의 구성의 경우에서의 하글래스 기판(340) 상의 각 요소의 배선의 모습을 도시하는 도면이다. 여기서 도시된 바와 같이, 표시 영역(240)의 일부의 정지 화상 표시 영역(342)에서는, 주사선 구동 회로(2)로부터의 제2 주사선(344)에 의해서만, 주사선 선택 신호가 공급된다.
도 1은 본 발명에 따른 실시 형태에서의 표시 장치의 사시도.
도 2는 본 발명에 따른 실시 형태 하글래스 기판 상에서의 각 요소의 배치의 모습을 도시하는 도면.
도 3은 본 발명에 따른 실시 형태에서 표시 화소의 구성을 설명하는 도면.
도 4는 본 발명에 따른 실시 형태에서 주사선 구동 회로 A, B의 구성을 도시하는 도면.
도 5a는 종래부터 액티브 매트릭스형 액정 표시 장치에 이용되는 주사선 구동 회로의 구성을 도시하는 도면.
도 5b는 본 발명에 따른 실시 형태의 주사선 구동 회로의 구성을 도시하는 도면.
도 6a는 본 발명에 따른 실시 형태에서, 모드 절환 제2 신호가 L 레벨인 경우의 주사선 구동 회로 A, B의 작용을 설명하는 도면.
도 6b는 본 발명에 따른 실시 형태에서, 모드 절환 제2 신호가 H 레벨인 경우의 주사선 구동 회로 A, B의 작용을 설명하는 도면.
도 7은 본 발명에 따른 실시 형태에서 데이터선 구동 회로의 구성을 도시하는 도면.
도 8은 다른 실시 형태에서의 주사선 구동 회로 A, B의 구성을 도시하는 도면.
도 9는 다른 실시 형태에서의 주사선 구동 회로 A, B의 구성을 도시하는 도 면.
도 10은 다른 실시 형태에서의 표시 장치의 사시도.
도 11은 다른 실시 형태의 하글래스 기판 상에서의 각 요소의 배치의 모습을 도시하는 도면.
도 12는 다른 실시 형태에서 표시 화소의 구성을 설명하는 도면.
도 13은 다른 실시 형태에서 주사선 구동 회로의 구성을 도시하는 도면.
도 14는 다른 실시 형태에서, 각 주사선마다의 주사선 구동 회로(1)의 구성을 도시하는 도면.
도 15는 다른 실시 형태에서 주사선 구동 회로(2)의 구성을 도시하는 도면.
도 16은 다른 실시 형태에서 데이터선 구동 회로의 구성을 도시하는 도면.
도 17은 또한 다른 실시 형태에서의 하글래스 기판 상의 배치 상태를 도시하는 도면.
도 18은 또한 다른 실시 형태에서의 표시 영역의 구분을 설명하는 도면.
도 19는 도 18의 예에 대하여, 하글래스 기판 상의 배선 상태를 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
34: 데이터선 프리차지 회로
80: 주사선 구동 회로 A, B
70: 데이터선 구동 회로
32: 제어 IC

Claims (18)

  1. 기판 상의 일 방향으로 배치되고, 아날로그 표시를 위한 복수의 제1 주사선과,
    기판 상의 일 방향으로 배치되고, 디지털 표시를 위한 복수의 제2 주사선과,
    상기 일 방향에 대하여 교차하는 방향으로 배치되는 복수의 데이터 신호선과,
    상기 제1 주사선 혹은 상기 제2 주사선에 대한 주사선 선택 신호에 의해 선택됨과 함께, 상기 데이터 신호선으로부터의 화상 신호가 공급되고, 매트릭스 형상으로 상기 기판 상에 배치된 복수의 표시 화소와,
    상기 제1 주사선에 상기 주사선 선택 신호에 의해 작동하는 제1 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 축차적으로 입력되는 상기 화상 신호를 상기 표시 화소의 화소 전극에 축차적으로 공급하는 상기 아날로그 표시를 위한 제1 표시 회로와,
    상기 제2 주사선에 상기 주사선 선택 신호에 의해 작동하는 제2 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 상기 화상 신호를 유지하는 유지 회로를 갖고, 상기 유지 회로가 유지한 신호에 따른 전압을 상기 화소 전극에 공급하는 상기 디지털 표시를 위한 제2 표시 회로와,
    모드 절환 신호에 따라서, 상기 제1 표시 회로가 작동하는 아날로그 표시 모드와 상기 제2 표시 회로가 작동하는 디지털 표시 모드 사이의 모드 절환을 행하는 모드 절환 회로와,
    상기 제1 주사선에 대한 주사선 선택 신호를 출력하는 제1 주사선 구동 회로와,
    상기 제2 주사선에 대한 주사선 선택 신호를 출력하는 제2 주사선 구동 회로
    를 구비하고,
    상기 제1 주사선 구동 회로와 상기 제2 주사선 구동 회로는,
    상기 표시 화소를 주사선 단위로 순차적으로 지정하기 위한 순차 지정 펄스를 출력하고, 상기 제1 주사선 구동 회로와 상기 제2 주사선 구동 회로에서 공용화하여 이용하는 시프트 레지스터 회로부와,
    상기 제1 주사선 구동 회로에 설치되고, 상기 순차 지정 펄스를 상기 제1 주사선에 상기 주사선 선택 신호로서 출력하는 제1 출력 회로와,
    상기 제2 주사선 구동 회로에 설치되고, 상기 순차 지정 펄스를 상기 제2 주사선에 상기 주사선 선택 신호로서 출력하는 제2 출력 회로와,
    상기 시프트 레지스터 회로부로부터 출력된 상기 순차 지정 펄스를, 분류 신호에 따라, 상기 제1 출력 회로 또는 상기 제2 출력 회로로 분류하는 분류 회로부
    를 구비하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 분류 회로부는, NOR 회로 또는 전송 게이트로 구성되는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 분류 신호에는, 상기 모드 절환 신호를 이용하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 모드 절환 신호는, 신호 진폭이 다르고, 서로 역극성의 신호인 모드 절환 제1 신호와 모드 절환 제2 신호로 구성되고,
    상기 모드 절환 회로는, 모드 절환 제1 신호의 온을 조건으로 하여 상기 제1 표시 회로를 작동시키고, 모드 절환 제2 신호의 온을 조건으로 하여 상기 제2 표시 회로를 작동시키는 것을 특징으로 하는 표시 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 주사선의 주사선 선택 신호와, 상기 제2 주사선의 주사선 선택 신호는, 상호 신호 진폭이 상이한 것을 특징으로 하는 표시 장치.
  9. 기판 상의 일 방향으로 배치되고, 아날로그 표시를 위한 복수의 제1 주사선과,
    기판 상의 일 방향으로 배치되고, 디지털 표시를 위한 복수의 제2 주사선과,
    상기 일 방향에 대하여 교차하는 방향으로 배치되는 복수의 데이터 신호선과,
    상기 제1 주사선 혹은 상기 제2 주사선에 대한 주사선 선택 신호에 의해 선택됨과 함께, 상기 데이터 신호선으로부터의 화상 신호가 공급되고, 매트릭스 형상으로 상기 기판 상에 배치된 복수의 표시 화소와,
    상기 제1 주사선에 상기 주사선 선택 신호에 의해 작동하는 제1 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 축차적으로 입력되는 상기 화상 신호를 상기 표시 화소의 화소 전극에 축차적으로 공급하는 상기 아날로그 표시를 위한 제1 표시 회로와,
    상기 제2 주사선에 상기 주사선 선택 신호에 의해 작동하는 제2 스위치 회로를 통하여 접속되고, 상기 표시 화소에 배치되고, 상기 화상 신호를 유지하는 유지 회로를 갖고, 상기 유지 회로가 유지한 신호에 따른 전압을 상기 화소 전극에 공급하는 상기 디지털 표시를 위한 제2 표시 회로와,
    모드 절환 신호에 따라서, 상기 제1 표시 회로가 작동하는 아날로그 표시 모드와 상기 제2 표시 회로가 작동하는 디지털 표시 모드 사이의 모드 절환을 행하는 모드 절환 회로와,
    상기 제1 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 상기 각 제1 주사선을 순차적으로 지정하기 위한 순차 지정 펄스를 출력하는 시프트 레지스터 회로부를 갖는 제1 주사선 구동 회로와,
    상기 제2 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 원하는 상기 각 제2 주사선을 액세스하기 위한 디코더 회로부를 갖는 제2 주사선 구동 회로
    를 구비하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 주사선의 주사선 선택 신호와, 상기 제2 주사선의 주사선 선택 신호는, 상호 신호 진폭이 상이한 것을 특징으로 하는 표시 장치.
  11. 삭제
  12. 제9항에 있어서,
    상기 기판 상에, 상기 제2 주사선 구동 회로에 의해서만 구동되는 복수의 화소가 배치된 디지털 표시 전용 표시 영역을 구비하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 디지털 표시 전용 표시 영역이 디지털 표시를 행할 때는, 다른 표시 영역이 표시를 행하지 않는 것을 특징으로 하는 표시 장치.
  14. 기판 상의 일 방향으로 배치된 복수의 주사선과,
    상기 일 방향에 교차하는 방향으로 배치되는 복수의 데이터 신호선과,
    상기 주사선에 대한 주사선 선택 신호에 의해 선택됨과 함께, 상기 데이터 신호선으로부터의 화상 신호가 공급되고, 매트릭스 형상으로 상기 기판 상에 배치된 표시 화소와,
    상기 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 상기 각 주사선을 순차적으로 지정하기 위한 순차 지정 펄스를 출력하는 시프트 레지스터 회로부를 갖는 제1 주사선 구동 회로와,
    상기 주사선에 대한 주사선 선택 신호를 출력하는 회로로서, 원하는 주사선을 액세스하기 위한 디코더 회로부를 갖는 제2 주사선 구동 회로
    를 구비하는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서,
    상기 모드 절환 신호는, 서로 역극성의 신호인 모드 절환 제1 신호와 모드 절환 제2 신호로 구성되고,
    상기 모드 절환 회로는, 모드 절환 제1 신호의 온을 조건으로 하여 상기 제1 표시 회로를 작동시키고, 모드 절환 제2 신호의 온을 조건으로 하여 상기 제2 표시 회로를 작동시키는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서,
    상기 모드 절환 회로는,
    상기 제1 스위치 회로와 상기 화소 전극의 사이에 설치되고 모드 절환 제1 신호에 따라서 작동하는 제3 스위치 회로와,
    상기 유지 회로와 상기 화소 전극의 사이에 설치되고, 모드 절환 제2 신호에 따라서 작동하고, 상기 유지 회로가 유지한 신호에 따라서, 화소 전극에 대향하는 대향 전극에 인가되는 대향 전극 신호와 동상 또는 역상의 신호를 상기 화소 전극에 공급하기 위한 제4 스위치 회로
    를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제10항에 있어서,
    상기 제1 주사선의 주사선 선택 신호의 진폭보다, 상기 제2 주사선의 주사선 선택 신호의 진폭이 작은 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서,
    상기 기판 상에 형성된 전원 회로부로서, 상기 제1 주사선 구동 회로에 공급하는 전원을 생성하는 전원 회로부와,
    상기 기판 상에 형성되고, 상기 기판 상의 각 요소를 제어하는 제어 회로부로서, 상기 제2 주사선 구동 회로에 전원을 공급하는 제어 회로부
    를 구비하는 것을 특징으로 하는 표시 장치.
KR1020070101977A 2006-10-11 2007-10-10 표시 장치 KR100896364B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006278144A JP4270263B2 (ja) 2006-10-11 2006-10-11 表示装置
JPJP-P-2006-00278149 2006-10-11
JPJP-P-2006-00278144 2006-10-11
JP2006278149A JP4501920B2 (ja) 2006-10-11 2006-10-11 表示装置

Publications (2)

Publication Number Publication Date
KR20080033093A KR20080033093A (ko) 2008-04-16
KR100896364B1 true KR100896364B1 (ko) 2009-05-08

Family

ID=39302627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101977A KR100896364B1 (ko) 2006-10-11 2007-10-10 표시 장치

Country Status (3)

Country Link
US (1) US8743093B2 (ko)
KR (1) KR100896364B1 (ko)
TW (1) TWI391890B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004029918A1 (ja) * 2002-09-25 2006-01-26 シチズン時計株式会社 表示装置
CN1987979A (zh) * 2005-12-21 2007-06-27 群康科技(深圳)有限公司 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板
US8823624B2 (en) * 2010-08-13 2014-09-02 Au Optronics Corporation Display device having memory in pixels
US9041694B2 (en) * 2011-01-21 2015-05-26 Nokia Corporation Overdriving with memory-in-pixel
TWI560684B (en) * 2013-02-22 2016-12-01 Au Optronics Corp Level shift circuit and driving method thereof
CN105095710A (zh) * 2014-05-09 2015-11-25 敦泰电子有限公司 具有指纹感测功能的电子设备及其驱动电路以及驱动方法
TWI549107B (zh) * 2014-11-05 2016-09-11 群創光電股份有限公司 顯示裝置
JP2017083768A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 表示装置の駆動回路及び表示装置
TWI621111B (zh) * 2017-07-11 2018-04-11 友達光電股份有限公司 畫素結構
CN110930928B (zh) * 2019-12-13 2021-09-21 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022005A (ko) * 2000-09-18 2002-03-23 다카노 야스아키 표시 장치
JP2006251820A (ja) * 2000-05-09 2006-09-21 Sharp Corp 画像表示装置およびそれを用いた電子機器

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02253232A (ja) 1989-03-28 1990-10-12 Toshiba Corp マトリクス形表示パネルの駆動回路
EP1603110A3 (en) * 1995-02-01 2006-01-04 Seiko Epson Corporation Active matrix substrate and liquid crystal display device including it
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JPH10221676A (ja) * 1997-02-12 1998-08-21 Sony Corp 液晶表示装置およびその駆動方法
JP3971026B2 (ja) 1998-06-22 2007-09-05 シチズンホールディングス株式会社 液晶表示装置
CN1129888C (zh) * 1998-08-04 2003-12-03 精工爱普生株式会社 电光转换装置以及电子设备
TW548476B (en) * 1999-12-01 2003-08-21 Chi Mei Optoelectronics Corp Liquid crystal display module, scanning method of liquid crystal panel and its scan circuit board
TW573165B (en) * 1999-12-24 2004-01-21 Sanyo Electric Co Display device
JP4204728B2 (ja) * 1999-12-28 2009-01-07 ティーピーオー ホンコン ホールディング リミテッド 表示装置
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
JP4537526B2 (ja) 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその駆動方法
TWI282957B (en) 2000-05-09 2007-06-21 Sharp Kk Drive circuit, and image display device incorporating the same
JP3809573B2 (ja) 2000-06-09 2006-08-16 株式会社日立製作所 表示装置
JP4659180B2 (ja) * 2000-07-12 2011-03-30 シャープ株式会社 表示装置
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
US7081875B2 (en) * 2000-09-18 2006-07-25 Sanyo Electric Co., Ltd. Display device and its driving method
US7019727B2 (en) * 2000-09-18 2006-03-28 Sanyo Electric Co., Ltd. Display device
JP3668115B2 (ja) 2000-09-18 2005-07-06 三洋電機株式会社 表示装置
KR100783695B1 (ko) * 2000-12-20 2007-12-07 삼성전자주식회사 저전력 액정 표시 장치
TWI242085B (en) * 2001-03-29 2005-10-21 Sanyo Electric Co Display device
JP3883817B2 (ja) 2001-04-11 2007-02-21 三洋電機株式会社 表示装置
JP4204204B2 (ja) * 2001-04-13 2009-01-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP2002366116A (ja) 2001-06-07 2002-12-20 Mitsubishi Electric Corp 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
JP2003228336A (ja) * 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
JP2003330422A (ja) * 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
JP2004062161A (ja) 2002-06-07 2004-02-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器
JP2004139043A (ja) 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
TW575762B (en) * 2003-03-28 2004-02-11 Ind Tech Res Inst Liquid crystal display pixel circuit
JP2005049195A (ja) 2003-07-28 2005-02-24 Seiko Epson Corp 入力装置、電子機器及び入力装置の駆動方法
KR100578914B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
TWI288912B (en) 2004-04-01 2007-10-21 Hannstar Display Corp Driving method for a liquid crystal display
KR100581799B1 (ko) 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
KR100570772B1 (ko) 2004-08-20 2006-04-12 삼성에스디아이 주식회사 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
JP2006098812A (ja) 2004-09-30 2006-04-13 Seiko Epson Corp 電気光学装置、その制御方法および電子機器
JP4617840B2 (ja) 2004-11-17 2011-01-26 日本電気株式会社 ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101167407B1 (ko) 2005-06-28 2012-07-19 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN1987979A (zh) * 2005-12-21 2007-06-27 群康科技(深圳)有限公司 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板
JP4187006B2 (ja) 2006-04-28 2008-11-26 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP4175384B2 (ja) 2006-05-17 2008-11-05 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP2008022412A (ja) 2006-07-14 2008-01-31 Epson Imaging Devices Corp 電子回路、電気光学装置およびこれを備える電子機器
JP4501920B2 (ja) 2006-10-11 2010-07-14 エプソンイメージングデバイス株式会社 表示装置
JP4270263B2 (ja) 2006-10-11 2009-05-27 エプソンイメージングデバイス株式会社 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251820A (ja) * 2000-05-09 2006-09-21 Sharp Corp 画像表示装置およびそれを用いた電子機器
KR20020022005A (ko) * 2000-09-18 2002-03-23 다카노 야스아키 표시 장치

Also Published As

Publication number Publication date
US8743093B2 (en) 2014-06-03
US20080088552A1 (en) 2008-04-17
TW200818093A (en) 2008-04-16
KR20080033093A (ko) 2008-04-16
TWI391890B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR100896364B1 (ko) 표시 장치
US8786538B2 (en) Display device and method for controlling gate pulse
KR100462133B1 (ko) 표시 장치
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
CN111048025B (zh) 移位寄存器和使用该移位寄存器的显示装置
KR100949634B1 (ko) 전기 광학 장치, 구동 회로 및 전자 기기
JP4254824B2 (ja) 電気光学装置、駆動回路および電子機器
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
KR20080013807A (ko) 전기 광학 장치 및 전자 기기
US8068085B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4270263B2 (ja) 表示装置
KR100788087B1 (ko) 액정 장치 및 그 구동 방법과 전자기기
US20070008265A1 (en) Driver circuit, electro-optical device, and electronic instrument
US11688359B2 (en) Multi-display panel display device and multi-directional driving method of the same
JP4501920B2 (ja) 表示装置
US11521571B2 (en) Display device, for memory in pixel (MIP) system and inspection machine automatically detecting pixel defect
JP2000276110A (ja) 液晶表示装置
KR20180049290A (ko) 표시패널 및 표시장치
US10002579B2 (en) Display device
JP2007240969A (ja) 電気光学装置および電子機器
JP4947037B2 (ja) 表示装置
JP7133051B2 (ja) 表示装置
JP4621454B2 (ja) 表示装置の駆動回路
JP4811445B2 (ja) 電気光学装置、駆動回路および電子機器
KR101074411B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee