TWI621111B

TWI621111B - 畫素結構

Info

Publication number: TWI621111B
Application number: TW106123243A
Authority: TW
Inventors: 張哲嘉; 莊銘宏; 黃國有; 李國銘; 陳信學
Original assignee: 友達光電股份有限公司
Priority date: 2017-07-11
Filing date: 2017-07-11
Publication date: 2018-04-11
Also published as: TW201909145A; CN107481687B; CN107481687A

Abstract

一種畫素結構包含開關元件、記憶體元件，以及第一驅動元件。開關元件配置於基板上。記憶體元件配置基板上。第一驅動元件與開關元件及記憶體元件電性連接，其中第一驅動元件與記憶體元件在基板之法線方向上重疊。

Description

畫素結構

本揭露是關於一種畫素結構，特別是一種具有記憶體之畫素結構。

近來，隨著相關技術成熟，行動裝置如智慧型手機、智慧型手環、智慧型手表等等的發展潛力逐漸受到重視。然而，受限於行動裝置的體積與重量需求，所能設置的電池容量有限。且受限於製程限制，行動裝置的開口率以及解析度亦受到影響。

因此，如何設計低功耗的顯示螢幕及畫素電路，以滿足行動裝置在極低的功耗下維持顯示畫面的輸出的需求，同時可以達成高開口率以及解析度，實屬當前重要研發課題之一，亦成為當前相關領域極需改進的目標。

為克服前述問題，本揭露提供了一種畫素結構，可提升開口率以及解析度，同時可以降低功耗，提高了顯示器的整體運作之品質。

本揭露之一實施例為一種畫素結構，包含開關元件、記憶體元件，以及第一驅動元件。開關元件配置於基板上。記憶體元件配置基板上。第一驅動元件與開關元件及記憶體元件電性連接，其中第一驅動元件與記憶體元件在基板之法線方向上重疊。

10‧‧‧畫素結構

100‧‧‧基板

101‧‧‧半導體層

102、116‧‧‧閘極絕緣層

104、108、114、124、124A-124D‧‧‧圖案化金屬層

106、112、118、126‧‧‧介電層

103、103A-103D、107A-107L、119A-119I、127‧‧‧接觸洞

108A、108B、108C‧‧‧金屬內連接層

110‧‧‧開關元件

110A、130A、140A、1211A、1213A、1221A、1223A‧‧‧主動層

110G、130G、140G、1211G、1213G、1221G、1223G‧‧‧閘極

120‧‧‧記憶體元件

121、122‧‧‧反向器

129‧‧‧導電層

130、140‧‧‧驅動元件

134‧‧‧緩衝層

1082、1241‧‧‧源極

1081、1242‧‧‧汲極

1211、1213、1221、1223‧‧‧電晶體

1211C、1213C‧‧‧通道區

1211D、1213D、1221D、1223D‧‧‧汲極區

1211S、1213S、1221S、1223S‧‧‧源極區

A-A’‧‧‧線

Clc‧‧‧液晶電容

DL‧‧‧資料線

GL‧‧‧閘極線

VDD、VSS、POL1、POL2‧‧‧訊號線

閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個態樣。應注意，根據業界中的標準做法，多個特徵並非按比例繪製。事實上，多個特徵之尺寸可任意增加或減少以利於討論的清晰性。

第1圖為本揭露之部分實施例之畫素結構的電路圖。

第2圖為本揭露之部分實施例之畫素結構之局部上視圖。

第3圖為本揭露之部分實施例之畫素結構之局部上視圖。

第4圖為本揭露之部分實施例之畫素結構之剖面圖。

第5圖為本揭露之部分實施例之畫素結構之剖面圖。

以下揭露提供眾多不同的實施例或範例，用於實施本案提供的主要內容之不同特徵。下文描述一特定範例之組件及配置以簡化本揭露。當然，此範例僅為示意性，且並不擬定限制。舉例而言，以下描述「第一特徵形成在第二特徵之上方或之上」，於實施例中可包括第一特徵與第二特徵直接接觸，且亦可包括在第一特徵與第二特徵之間形成額外特徵使得第一特徵及第二特徵無直接接觸。此外，本揭露可在各範例中重複使用元件符號及/或字母。此重複之目的在於簡化及釐清，且其自身並不規定所討論的各實施例及/或配置之間的關係。

此外，空間相對術語，諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一元件或特徵結構的關係。除了描繪圖示之方位外，空間相對術語也包含元件在使用中或操作下之不同方位。此設備可以其他方式定向(旋轉90度或處於其他方位上)，而本案中使用之空間相對描述詞可相應地進行解釋。

第1圖為本揭露之部分實施例之畫素結構的電路圖。畫素結構10具有開關元件110、記憶體元件120、第一驅動元件130、第二驅動元件140、液晶電容Clc、資料線DL以及閘極線GL。開關元件110與資料線DL、閘極線GL、第一驅動元件130、第二驅動元件140以及液晶電容Clc電性連接。第一驅動元件130及第二驅動元件140電性連接記憶體元件120。記憶體元件120包含彼此電性連接之第一反向器121及第二反向器122，其中第一反向器121包含互相連接之第一電晶體1211及第二電晶體1213，而第二反向器122包含互相連接之第三電晶體1221及第四電晶體1223。第一反向器121之第一端及第二反向器122之第一端電性連接至第一訊號線VDD，而第一反向器121之第二端及第二反向器122之第二端電性連接至第二訊號線VSS。舉例而言，第一訊號線VDD連接至第二電晶體1213之主動層以及第四電晶體1223之主動層。而第二訊號線VSS連接至第一電晶體1211之主動層以及第三電晶體1221之主動層。第一驅動元件130之閘極及第二驅動元件140之閘極分別電性連接至第三訊號線POL1及第四訊號線POL2。

記憶體元件120用以儲存狀態訊號。在部分實施例中，畫素結構10為可切換式畫素電路，可用於採用畫素儲存電路(Memory-In-Pixel)的顯示面板當中，並藉由內置的記憶體元件120以實現在不刷新影像時持續提供顯示面板所顯示的影像。

畫素結構10之驅動模式可區分為正常顯示模式(Normal Mode)以及靜態模式(Still Mode)。在正常顯示模式時，畫素結構10根據資料線DL上的資料電壓產生一般顯示畫面；在靜態模式時，畫素結構10根據記憶體元件120內儲存之資料電壓以顯示相應畫面，藉此，當顯示螢幕中的影像沒有進行更新時，可藉由記憶體元件120儲存的狀態訊號提供影像，達到降低功耗的效果。

第2圖為本揭露之部分實施例之畫素結構之局部上視圖。第3圖為本揭露之部分實施例之畫素結構之局部上視圖。第4圖為對應第2圖及第3圖之線A-A’所截取之剖面圖。為方便觀察及說明，第2圖為電晶體形成前之各元件的上視示意圖，第3圖中為電晶體、資料線及反向器之部分構件的上視示意圖，第2圖及第3圖僅顯示第4圖中之部分元件。

請同時參考第1圖至第4圖，半導體層101形成於基板100上，半導體層101包含主動層1211A、主動層1213A、主動層1221A及主動層1223A，半導體層101可為多晶矽。

各主動層至少包含通道區、源極區以及汲極區。舉例來說，第一電晶體1211之主動層1211A具有通道區1211C、源極區1211S以及汲極區1211D。第二電晶體1213之主動層1213A具有通道區1213C、源極區1213S以及汲極區1213D。第三電晶體1221之主動層1221A具有通道區(未標示)、源極區1221S以及汲極區1221D。第四電晶體1223之主動層1223A具有通道區(未標示)、源極區1223S以及汲極區1223D。

閘極絕緣層102形成於半導體層101上，閘極絕緣層102的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。

閘極絕緣層102具有多個接觸洞103，接觸洞103曝露部分半導體層101。舉例來說，參照第4圖，接觸洞103A至103D曝露第一主動層1211A以及第二主動層1213A。

圖案化金屬層104形成於閘極絕緣層102上，圖案化金屬層104包括閘極1211G、閘極1213G、閘極1221G以及閘極1223G。圖案化金屬層104之材料可為鈦(Ti)、鎢(W)、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及上述之組合。

第一介電層106形成於閘極絕緣層102上，且第一介電層106覆蓋圖案化金屬層104。第一介電層106可為層間介電質(interlayer dielectric；ILD)。於部分實施例中，第一介電層106可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。

第一介電層106具有複數個接觸洞107A至107L。第4圖中，接觸洞107A至107D分別與接觸洞103A至103D連接。

圖案化金屬層108形成於第一介電層106上。圖案化金屬層108包含第一訊號線VDD、第二訊號線VSS、資料線DL以及金屬內連接層108A、108B及108C。第一訊號線VDD經由接觸洞107L和半導體層101連接。第二訊號線VSS經由接觸洞107K與半導體層101連接，且經由接觸洞107A與107J和主動層1211A與1221A連接。金屬內連接層108A經由接觸洞107B與107C和主動層1211A與1213A連接，且經由接觸洞107I和閘極1221G與1223G連接。金屬內連接層108B經由接觸洞107D與107E和主動層1213A與1223A連接。金屬內連接層108C經由接觸洞107F與107H和主動層1223A與1221A連接，且經由接觸洞107G和圖案化金屬層104連接。

第4圖中，部分圖案化金屬層108填補接觸洞107A至107D及103A至103D。舉例來說，一部分圖案化金屬層108經由接觸洞107A及103A連接至第一電晶體1211之主動層1211A的源極區1211S，另一部分圖案化金屬層108(金屬內連接層108A)經由接觸洞107B及103B連接至第一電晶體1211之主動層1211A的汲極區1211D。是故，與源極區1211S 接觸之部分圖案化金屬層108可視為第一電晶體1211之源極1082，而與汲極區1211D接觸之另一部分圖案化金屬層108可視為第一電晶體1211之汲極1081。

第二介電層112形成於第一介電層106上，其中部分第二介電層112覆蓋圖案化金屬層108。於本實施例中，第二介電層112可作為保護層，以保護圖案化金屬層108。第二介電層112之材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。

第2圖及第4圖繪示記憶體元件120之第一反向器121及第二反向器122內之多個電晶體結構。於本實施例中，第一電晶體1211至第四電晶體1223舉例為頂閘極型低溫多晶矽薄膜電晶體。

第3圖為本揭露之部分實施例之畫素結構之局部上視圖。形成記憶體元件120後，形成開關元件110、第一驅動元件130及第二驅動元件140於記憶體元件120上。為方便觀察及說明，第3圖中僅顯示電晶體、資料線及反向器之部分構件。

圖案化金屬層114形成於第二介電層112上。圖案化金屬層114包含閘極110G、閘極130G、閘極140G、閘極線GL、第三訊號線POL1及第四訊號線POL2。閘極線GL連接至開關元件110之閘極110G，而第三訊號線POL1、第四訊號線 POL2分別連接至第一驅動元件130之閘極130G以及第二驅動元件140之閘極140G。

請同時參照第2圖及第3圖，第一驅動元件130之閘極130G於基板100的法線方向上與記憶體元件120之第一反向器121重疊，而第二驅動元件140之閘極140G於基板100的法線方向上與記憶體元件120之第二反向器122重疊，閘極140G於基板100的法線方向上與主動層1221A重疊以及主動層1223A重疊。第4圖中，第一驅動元件130之閘極130G於基板100的法線方向上與主動層1211A以及主動層1213A重疊。

閘極絕緣層116形成於第二介電層112及圖案化金屬層114上，於部分實施例中，閘極絕緣層116的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。

主動層110A、主動層130A及主動層140A形成於閘極絕緣層116上。於本實施例中，主動層110A、130A及140A之材料包含氧化銦鎵鋅(indium gallium zinc oxide；IGZO)或適合之材料。請同時參照第2圖至第4圖，第一驅動元件130之主動層130A於基板100的法線方向上部分重疊於主動層1211A以及主動層1213A，第二驅動元件140之主動層140A於基板100的法線方向上部分重疊於主動層1221A以及主動層1223A。

第三介電層118形成於閘極絕緣層116上並覆蓋主動層110A、130A及140A。第三介電層118之材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。

第三介電層118中具有複數個接觸洞119A至119I。可使用適當之技術，如蝕刻，對第三介電層118進行蝕刻以得到接觸洞119A至119I。接觸洞119A及119B暴露主動層130A，接觸洞119C暴露閘極1213G，接觸洞119D暴露資料線DL，接觸洞119E及119F暴露主動層110A，接觸洞119G暴露閘極1223G，接觸洞119H及119I暴露主動層140A。

圖案化金屬層124形成於第三介電層118上並填補接觸洞119A至119I。圖案化金屬層124包括圖案化金屬層124A至124D。第3圖中，開關元件110之主動層110A、第一驅動元件130之主動層130A以及第二驅動元件140之主動層140A藉由圖案化金屬層124A、接觸洞119E、119A及119I而彼此電性連接。主動層130A與閘極1213G藉由圖案化金屬層124B、接觸洞119B及119C而彼此電性連接。資料線DL與主動層110A藉由圖案化金屬層124C、接觸洞119D及119F而彼此電性連接。閘極1223G與主動層140A藉由圖案化金屬層124D、接觸洞119G及119H而彼此電性連接。

第4圖中，圖案化金屬層124A及124B連接至第一驅動元件130之主動層130A的部分可分別視為第一驅動元件130之源極1241以及汲極1242。第一驅動元件130之主動層130A藉由汲極1242、接觸洞119B及119C而電性連接於閘極 1213G。

第四介電層126形成於第三介電層118上並覆蓋圖案化金屬層124。第四介電層126之材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻、聚醯亞胺(polyimide，PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。第四介電層126具有接觸洞127暴露出圖案化金屬層124A。

導電層129形成於第四介電層126上且其一部份位於接觸洞127內，導電層129之材料可為銀或適合之材料。於部分實施例中，導電層129覆蓋畫素結構10之電路部分，以作為金屬反射層。

本發明之一實施例係揭露先於基板100上配置記憶體元件120。接著，再於記憶體元件120上方配置開關元件110、第一驅動元件130、第二驅動元件140。開關元件110、第一驅動元件130、第二驅動元件140實質上於基板100的法線方向上與記憶體元件120重疊。

請一併參照第2至4圖，第一驅動元件130實質上於基板100的法線方向上與第一電晶體1211及第二電晶體1213重疊。第二驅動元件140實質上於基板100的法線方向上與第三電晶體1221及第四電晶體1223重疊。舉例來說，第一驅動元件130與第二驅動元件140之其中一者於基板100的法線方向上與記憶體元件120中之兩個電晶體重疊。

於一實施方式中，第一驅動元件130的主動層130A於基板100的法線方向上與第一電晶體1211之主動層1211A以及第二電晶體1213之主動層1213A重疊。第二驅動元件140的主動層140A於基板100的法線方向上與第三電晶體1221之主動層1221A以及第四電晶體1223之主動層1223A重疊。

於本實施例中，記憶體元件120中的電晶體舉例為頂閘極型低溫多晶矽薄膜電晶體，而開關元件110、第一驅動元件130、第二驅動元件140舉例為底閘極型氧化銦鎵鋅薄膜電晶體。因第一驅動元件130及第二驅動元件140位於記憶體元件120上方，透過記憶體元件120中之元件使用頂閘極結構，第一驅動元件130及/或第二驅動元件140使用底閘極結構的配置，使記憶體元件120中的主動層較不易受到第一驅動元件130及/或第二驅動元件140之閘極的干擾，而第一驅動元件130及/或第二驅動元件140的主動層也較不易受到記憶體元件120中之閘極的干擾。因此，畫素結構10之整體運作具有較為穩定之電性表現。

當開關元件110、第一驅動元件130、第二驅動元件140使用底閘極型氧化銦鎵鋅薄膜電晶體時，可有效地抑制漏電流之狀況，使得畫素結構10可運作於低畫面更新率(lowframe rate)模式，進而達到節能之用途。另一方面，由於漏電流的降低，亦可選擇性省略用於遮蔽光漏電之遮光層。

第5圖為本揭露之部分實施例之剖面圖，其中第5圖的剖面位置相同於沿著第2圖及第3圖之線A-A’所截取之剖面圖。第5圖與第4圖不同之處在於新增緩衝層134的設置。請一併搭配第2圖至第3圖，緩衝層134形成於記憶體元件120之上方，以及開關元件110、第一驅動元件130、第二驅動元件140之下方。另一角度言之，緩衝層134形成於介電層112以及圖案化金屬層114之間。於部分實施例中，緩衝層134為矽氧烷(siloxane)。緩衝層134可耐高溫，並且使後續所欲形成之元件具有更穩定的結構。

本發明之一實施例提供了一種畫素結構，將記憶體元件配置於開關元件、第一驅動元件、第二驅動元件的下方。將此結構應用於具有畫素儲存電路(Memory-In-Pixel)的顯示面板當中，除了可以增加畫素結構的解析度(pixel per inch；PPI)之外，亦可以增加畫素結構之開口率。

本發明之一實施例透過將部分元件之主動層替換為氧化銦鎵鋅，除了可以解決漏電流之問題，亦可以減少電晶體之數量，使空間做更有效之運用。

上文概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭示案的態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭示案作為基礎來設計或者修改其他製程及結構，以實行相同目的及/或實現相同優勢的。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭示案的精神及範疇，以及在不脫離本揭示案的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。

Claims

一種畫素結構，包含：一開關元件，配置於一基板上；一記憶體元件，配置該基板上，其中該記憶體元件包含：一第一反向器，包含互相連接之一第一電晶體及一第二電晶體；以及一第二反向器，包含互相連接之一第三電晶體及一第四電晶體，其中該第一反向器與該第二反向器電性連接；以及一第一驅動元件，與該開關元件及該記憶體元件電性連接，其中該第一驅動元件與該記憶體元件在該基板之一法線方向上重疊。
如請求項1所述之畫素結構，其中該開關元件之一主動層以及該第一驅動元件之一主動層之材料包含氧化銦鎵鋅。
如請求項1所述之畫素結構，更包含：一第一訊號線，與該第一反向器之第一端及該第二反向器之第一端電性連接；一第二訊號線，與該第一反向器之第二端及該第二反向器之第二端電性連接；一掃描線，與該開關元件電性連接；以及一資料線，與該開關元件電性連接。
如請求項1所述之畫素結構，其中該第一驅動元件之一主動層與該第一電晶體之一主動層於該法線方向上重疊。
如請求項1所述之畫素結構，其中該第一驅動元件之一主動層與該第二電晶體之一主動層於該法線方向上重疊。
如請求項1所述之畫素結構，更包含：一第二驅動元件，與該開關元件、該記憶體元件以及該第一驅動元件電性連接，其中該第二驅動元件與該記憶體元件在該法線方向上重疊。
如請求項1所述之畫素結構，其中該第一驅動元件之一閘極實質上於該法線方向上重疊於該第一電晶體之一主動層及該第二電晶體之一主動層。
如請求項1所述之畫素結構，其中該第一至第四電晶體為頂閘極型低溫多晶矽薄膜電晶體，該第一驅動元件包含一底閘極型氧化銦鎵鋅薄膜電晶體。
如請求項1所述之畫素結構，更包含：一緩衝層，位於該記憶體元件以及該第一驅動元件之間，其中該緩衝層之材料包含矽氧烷。