KR101074411B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101074411B1
KR101074411B1 KR1020040108447A KR20040108447A KR101074411B1 KR 101074411 B1 KR101074411 B1 KR 101074411B1 KR 1020040108447 A KR1020040108447 A KR 1020040108447A KR 20040108447 A KR20040108447 A KR 20040108447A KR 101074411 B1 KR101074411 B1 KR 101074411B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
line
data
control
Prior art date
Application number
KR1020040108447A
Other languages
English (en)
Other versions
KR20060069770A (ko
Inventor
김빈
윤수영
전민두
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040108447A priority Critical patent/KR101074411B1/ko
Publication of KR20060069770A publication Critical patent/KR20060069770A/ko
Application granted granted Critical
Publication of KR101074411B1 publication Critical patent/KR101074411B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 제어라인의 추가를 통한 데이터라인 저감 및 제어라인 형성을 위한 패널마진을 확보하도록 한 액정표시장치에 관한 것이다.
본 발명에 따른 액정표시장치는 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서, 상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과, 상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와, 다수의 출력단자들을 통하여 상기 게이트라인들 및 상기 제어라인들에 각각 스캔신호와 제어신호를 공급하는 게이트구동회로와, 상기 주변영역의 제 1 측을 우회하여 상기 제어라인들과 상기 게이트구동회로의 제 1 출력단자들을 연결하는 제 1 우회배선군과, 상기 주변영역의 제 2 측을 우회하여 상기 게이트라인들과 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과, 상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와; 상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
도 1은 종래의 액정표시장치를 나타낸 도면.
도 2는 도 1에 나타낸 액정표시패널의 액정셀들에 공급되는 구동신호와 그 액정셀에 공급되는 데이터 전압을 보여주는 파형도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면.
도 4는 도 3의 액정표시패널의 화소 어레이영역을 보다 자세하게 나타낸 도면.
도 5는 게이트라이들과 제어라인들에 공급되는 구동파형을 나타낸 도면.
도 6은 제 1 실시예의 액정표시장치를 구동하기 위한 제 2 구동파형을 나타낸 도면.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면.
도 8은 제어신호발생부의 구성과 제어라인들 및 게이트라인들의 배치를 나타낸 도면.
도 9는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면.
도 10은 게이트신호발생부의 구성과 제어라인들 및 게이트라인들의 배치를 나타낸 도면.
도 11은 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면.
도 12는 게이트신호발생부, 제어신호발생부, 제어라인들 및 게이트라인들을 보다 자세하게 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
1, 11 : 데이터 구동회로 2, 12, 22, 32 : 게이트 구동회로
3, 13, 23, 33, 43 : 액정표시패널 4 : 타이밍 컨트롤러
5 : 데이터 발생부 6 : 타이밍 제어신호 발생부
7 : 전원 발생부 12, 22, 32 : 게이트 구동회로
14, 24, 34, 44 : 화소어레이영역 15, 25, 35, 45 : 하부 유리기판
16, 36 : 제 1 우회배선군 17, 27 : 제 2 우회배선군
18 : 제 1 화소전극 19 : 제 2 화소전극
26 : 제 1 우회배선 29, 47 : 제어신호 발생부
37 : 제 2 우회배선 38, 48 : 게이트신호 발생부
본 발명은 액정표시장치에 관한 것으로, 특히 제어라인의 추가를 통한 데이터라인 저감 및 제어라인 형성을 위한 패널마진을 확보하도록 한 액정표시장치에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다.
도 1은 종래의 액정표시장치를 나타내는 도면이도, 도 2는 도 1에 나타낸 액정표시패널의 액정셀들에 공급되는 구동신호와 그 액정셀에 공급되는 데이터 전압을 보여주는 파형도이다.
도 1 및 도 2를 참조하면, 액티브 매트릭스 타입 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성된 액정표시패널(2)과, 액정표시패널(2)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(1)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(2)를 구비한다.
액정표시패널(2)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(2)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 교차하도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인들(G1 내지 Gn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dm)을 경유하여 공급되는 데이터 전압을 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 드레인전극은 데이터라인(D1 내지 Dm)에 접속된다. 그 리고 TFT의 소스전극은 액정셀(Clc)의 화소전극에 접속된다. 액정표시패널(2)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정표시패널(2)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(2)의 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
데이터 구동회로(1)는 쉬프트레지스터, 래치, 디지털-아날로그 변환기 및 출력버퍼를 각각 포함하는 다수의 데이터 드라이브 집적회로들로 구성된다. 이 데이터 구동회로(1)는 디지털 비디오 데이터를 래치하고 그 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 데이터라인들(D1 내지 Dm)에 공급한다.
게이트 구동회로(2)는 1 수평주기마다 스타트펄스(CPsp)를 순차적으로 쉬프트시켜 스캔신호를 발생하는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인들(G1 내지 Gn) 사이에 접속되는 출력버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 이 게이트 구동회로(2)는 스캔신호를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정표시패널(2)의 수평라인을 선택한다.
도 2에서, 'Vd'는 데이터 구동회로(1)에 의해 출력되어 데이터라인들(D1 내 지 Dm)에 공급되는 데이터전압이며, 'Vlc'는 액정셀(Clc)에서 충방번되는 데이터전압이다. 그리고 'Scp'는 1 수평주기로 발생되는 스캔신호이다. 'Vcom'은 액정셀(Clc)의 공통전극에 공급되는 공통전압이다.
그런데 종래의 액정표시장치는 데이터 구동부의 채널수가 액정표시패널(2)의 데이터라인(D1 내지 Dm)의 수와 동일하기 때문에 액정표시장치의 해상도가 높이질수록 데이터라인의 수가 증가하므로 그에 필요한 데이터 구동부의 집적회로 수가 증가되어 비용이 상승하는 문제점이 있다. 그리고, 데이터 구동회로와 액정표시패널 사이에 라인수가 많으므로 테이프 캐리어 패키지의 라인 마진과 패널의 라인 마진 확보가 어려운 문제점이 있다.
또한, 데이터라인을 저감하기 위해 게이트라인을 추가하여 게이트라인의 수가 증가하거나, 게이트라인과 별도로 제어라인을 추가하여 패널에 형성되는 라인의 수가 증가할 수 있다. 이 경우, 데이터라인의 증가와 마찬가지로 게이트라인이나 제어라인의 증가로 인해 데이터 구동회로와 액정표시패널 사이의 테이프 캐피어 패키지 라인 마진과 패널의 라인 마진 확보가 어려운 문제점이 있다.
따라서, 본 발명의 목적은 제어라인의 추가를 통한 데이터라인 저감 및 제어라인 형성을 위한 패널마진을 확보하도록 한 액정표시장치를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예들에 따른 액정표시장치는 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서, 상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과; 상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와; 다수의 출력단자들을 통하여 상기 게이트라인들 및 상기 제어라인들에 각각 스캔신호와 제어신호를 공급하는 게이트구동회로와; 상기 주변영역의 제 1 측을 우회하여 상기 제어라인들과 상기 게이트구동회로의 제 1 출력단자들을 연결하는 제 1 우회배선군과; 상기 주변영역의 제 2 측을 우회하여 상기 게이트라인들과 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과; 상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와; 상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비한다.
상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된다.
데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서, 상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과; 상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와; 다수의 출력단자들을 통하여 스캔신호를 상기 게이트라인에 공급하고, 스타트펄스를 발생하는 게이트구동회로와; 상기 게이트구동회로로부터의 상기 스타트펄스에 의해 상기 제어라인에 제어신호를 공급하는 제어신호발생부와; 상기 주변영역의 제 1 측을 우회하여 상기 게이트구동회로의 제 1 출력단과 상기 제어신호발생부를 연결하는 제 1 우회배선과; 상기 주변영역의 제 2 측을 우회하여 상기 게이트라인들과 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과; 상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와; 상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비한다.
상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된다.
상기 제어신호발생부는 상기 주변영역 상의 우측에 형성되고, 상기 제 2 우회배선군은 상기 주변영역 상의 좌측에 형성된다.
데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서, 상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과; 상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와; 다수의 출력단자들을 통하여 제어신호를 상기 제어라인에 공급하고, 스타트펄스를 발생하는 게이트구동회로와; 상기 게이트구동회로로부터의 상기 스타트펄스에 의해 상기 게이트라인에 스캔신호를 공급하는 게이트신호발생부와; 상기 주변영역의 제 1 측을 우회하여 상기 게이트구동회로의 제 1 출력단들과 상기 제어라인들을 연결하는 제 1 우회배선군과; 상기 주변영역의 제 2 측을 우회하여 상기 게이트신호발생부와 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과; 상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와; 상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비한다.
상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된다.
상기 게이트신호발생부는 상기 주변영역 상의 좌측에 형성되고, 상기 제 1 우회배선군은 상기 주변영역 상의 우측에 형성된다.
데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역과 클럭신호를 발생하는 클럭신호 발생원을 가지는 액정표시장치에 있어서, 상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과; 상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와; 상기 주변영역 상의 제 1 측에 형성되고, 상기 클럭신호 발생원으로부터의 클럭신호에 의해 스캔신호를 상기 게이트라인들에 공급하는 게이트신호발생부와; 상기 주변영역 상의 제 2 측에 형성되고, 상기 클럭신호 발생원으로부터의 클럭신호에 의해 제어신호를 상기 제어라인들에 공급하는 제어신호발생부와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와; 상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와; 상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비한다.
상기 제어라인들과 상기 게이트라인들은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제 1 실시예에 따른 액정표시장치는 타이밍 컨트롤러(4), 전원 발생부(7), 데이터 구동회로(11), 게이트 구동회로(12), 액정표시패널(13), 제 1 우회배선군(16) 및 제 2 우회배선군(17)을 구비한다.
타이밍 컨트롤러(4)는 데이터 발생부(5) 및 타이밍 제어신호 발생부(6)를 구비하며, 수직/수평 동기신호(Vsync, Hsync)와 클럭신호(CLK)를 입력받아 게이트 구동회로(12)를 구동하기 위한 게이트 제어신호(Gate Driving Control : 이하 "GDC"라 함)와 데이터 구동회로(11)를 제어하기 위한 데이터 제어신호(Data Driving Control : 이하 "DDC"라 함)를 발생한다. GDC는 게이트 스타트펄스(Gate Start Pulse : 이하 "GSP"라 함), 쉬프트 레지스터를 구동하기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : 이하 "GSC"라 함), 게이트 출력 신호(Gate Output Enable : 이하 "GOE"라 함)를 포함한다. DDC는 소스 스타트펄스(CPsp)(Source Start Pulse : 이하 "SSP"라 함), 소스 쉬프트 클럭(Source Shift Clock : 이하 "SSC"라 함), 소스 출력 신호(Source Output Enable : 이하 "SOC"라 함), 극성신호(Polarity : 이하 "POL"이라 함)를 포함한다. 그리고 타이밍 컨트롤러(4)는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동회로(11)에 공급한다.
전원 발생부는 고전위 전원전압(VDD), 저전위 전원전압인 기저전압(VSS), 공통전압(VCOM), 게이트하이전압(Vgh), 게이트로우전압(Vgl)을 포함하는 액정표시패널(13)의 구동에 필요한 구동전압을 발생한다. 공통전압(VCOM)은 액정셀의 화소전극과 대향하는 공통전극에 공급되는 전압이다. 게이트하이전압(Vgh)은 액정표시패널(13) 상에 형성되는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)의 문턱전압 이상으로 설정된 스캔신호(SP) 및 제어신호(CP)의 하이논리전압이다. 게이트로우전압(Vgl)은 TFT의 문턱전압 이하로 설정된 오프전압으로 스캔신호(SP) 및 제어신호(CP)의 로우논리전압이다.
데이터 구동회로(11)는 쉬프트 레지스터, 래치, 디지털-아날로그 변환기 및 출력 버퍼를 각각 포함하는 다수의 데이터 드라이브 집적회로들로 구성된다. 이 데이터 구동회로(11)는 타이밍 컨트롤러(14)의 제어하에 디지털 비디오 데이터를 래치하고 그 디지털 비디오 데이터를 아날로그 감마보상전압으로 변환하여 액정표시패널(13)에 형성되는 데이터라인들(D1 내지 Dm/2)에 공급한다. 또한, 데이터 구동회로(11)는 한 수평기간(1H)를 2 분활하여 반주기(H/2)마다 서로 다른 데이터전압을 데이터라인들(D1 내지 Dm/2)에 공급한다.
게이트 구동회로(12)는 액정표시패널(13)에 형성되는 액정셀을 선택하기 위한 스캔신호(SP)와 제어신호(CP)를 발생하여, 타이밍 컨트롤러(4)의 제어하에 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)에 순차적으로 공급한다. 이를 위해, 게이트 구동회로(12)는 스캔신호(SP) 및 제어신호(CP)를 쉬프트시키는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 제 1 우회배선군(16) 및 제 2 우회배선군(27) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 또한, 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)에 스캔신호(SP) 및 제어신호(CP)를 공급하기 위해 후술할 제 1 및 제 2 우회배선군들(16, 17)과 접속된다. 이를 위해, 게이트 구동회로(12)는 제 1 우회배선군(16)과 접속되는 제 1 출력단들과 제 2 우회배선군(16, 17)과 접속되는 제 2 출력단들을 구비한다. 게이트 구동회로(12)는 제 1 및 제 2 우회배선군(16, 17)을 경유하여 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)에 스캔신호(SP)와 제어신호(CP)를 공급하여, 이 신호들(SP, CP)를 이용하여 액정표시패널(13)의 수평라인을 선택한다.
액정표시패널(13)은 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m/2개의 데이터라인들(D1 내지 Dm/2)과 n개의 게이트라인들(G1 내지 Gn) 및 n개의 제어라인들(C1 내지 Cn)이 상호 교차하도록 형성된다. 액정표시패널(13)에 형성되는 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)은 수직으로 마주하는 액정셀들(Clc) 사이에 평행하게 형성되고, 데이터라인들(D1 내지 Dm/2)은 수평으로 마주하는 액정셀들(Clc) 사이에 형성된다. 액절표시패널(13)의 데이터라인들(D1 내지 Dm/2)과 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)의 교차부에는 다수의 제 1 박막트랜지스터(이하 "TFT1"이라 함) 내지 제 3 박막트랜지스터(이하 "TFT3"이라 함)가 형성된다. 이 TFT1 내지 TFT3는 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)으로부터의 스캔신호(SP)와 제어신호(CP)에 응답하여 데이터라인들(D1 내지 Dm/2)로부터의 데이터를 액정셀(Clc)에 공급한다. 이 액정표시패널(13)은 상부 유리기판(미도시)과 하부유리기판(15)의 사이에 액정분자가 주입되고 액정셀들(Clc)과 게이트라인들(G1 내지 Gn), 제어라인들(C1 내지 Cn) 및 데이터라인들(D1 내지 Dm/2)에 의해 형성된 화소어레이영역(14)이 형성된다. 이 액정표시패널(13)의 하부 유리기판(15)에는 화소어레이영역(14)이 형성된 주변의 여유공간에 주변영역이 형성된다. 이 주변영역에는 게이트 구동회로(12)와 화소어레이영역(14)에 형성된 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)을 연결하 기 위한 제 1 및 제 2 우회배선군(16, 17)이 형성된다. 그리고, 액정표시패널(13)의 상부 유리기판과 하부 유리기판(15) 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(13)의 액정셀(Clc) 각각에는 도 1에서와 같이 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
제 1 우회배선군(16)은 게이트 구동회로(12)로부터의 제어신호(CP)를 제어라인군(C1 내지 Cn)의 제어라인들(C1 내지 Cn) 각각에 제공한다. 이를 위해 제 1 우회배선군(16)은 하부 유리기판(15)에 형성되는 주변영역의 우측 상단 및 우측을 우회하여 게이트 구동회로(12)의 제 1 출력단들의 각 제 1 출력단과 제어라인군(C1 내지 Cn)의 제어라인들(C1 내지 Cn) 각각을 연결한다.
제 2 우회배선군(17)은 게이트 구동회로(12)로부터의 스캔신호(SP)를 게이트라인군(G1 내지 Gn)의 게이트라인들(G1 내지 Gn) 각각에 제공한다. 이를 위해 제 2 우회배선군(17)은 하부 유리기판(15)에 형성되는 주변영역의 좌측 상단 및 좌측을 우회하여 게이트 구동회로(12)의 제 2 출력단들의 각 제 2 출력단과 게이트라인군(G1 내지 Gn)의 게이트라인들(G1 내지 Gn) 각각을 연결한다.
도 4는 도 3의 액정표시패널의 화소 어레이영역을 보다 자세하게 나타낸 도면이다.
도 4를 참조하면, 액정표시패널(13)의 화소어레이영역(14)에는 데이터라인군 (D1 내지 Dm/2), 게이트라인군(G1 내지 Gn), 제어라인군(C1 내지 Cn), 제 1 및 제 2 액정셀(18, 19) 및 제 1 내지 제 3 박막트랜지스터(TFT1 내지 TFT3)가 형성된다.
데이터라인군(D1 내지 Dm/2)은 화소어레이영역(14)에 수직방향으로 형성되며, 수평으로 마주하는 제 1 및 제 2 액정셀의 사이에 위치한다. 수평방향 한 라인에 위치하는 액정셀의 수가 m개 일때, 화소어레이영역(14)에 형성되는 데이터라인의 수는 m/2개이다. 또한, 도 3에 나타낸 바와 같이, 수평으로 형성되는 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)가 교차하도록 형성된다.
게이트라인군(G1 내지 Gn)은 화소어레이영역(14)에 수평방향으로 형성되며, 수직방향으로 마주하는 액정셀들의 사이에 위치한다. 이 게이트라인군(G1 내지 Gn)의 각 게이트라인들(G1 내지 Gn)은 제어라인군(C1 내지 Cn)의 각 제어라인들(C1 내지 Cn)과 평행하게 형성된다. 또한, 게이트라인군(G1 내지 Gn)의 각 게이트라인들(G1 내지 Gn)은 화소어레이영역(14) 좌측 종단에서 주변영역을 우회하여 형성되는 제 2 우회배선군(17) 각각의 제 2 우회배선과 접속된다. 이에의해 게이트구동회로(12)로부터의 스캔신호(SP)를 화소어레이영역(14)의 액정셀들에 공급한다.
제어라인군(C1 내지 Cn)은 화소어레이영역(14)에 수평방향으로 형성되며, 수직방향으로 마주하는 액정셀들의 사이에 위치한다. 이 제어라인군(C1 내지 Cn)의 각 제어라인들(C1 내지 Cn)은 게이트라인군(G1 내지 Gn)의 각 게이트라인들(G1 내지 Gn)과 평행하게 형성된다. 또한, 제어라인구(C1 내지 Cn)의 각 제어라인들(C1 내지 Cn) 각각은 화소어레이영역(14)의 우측 종단에서 주변영역을 우회하여 형성되는 제 1 우회배선군(16) 각각의 제 1 우회배선과 접속된다. 이에 의해, 게이트구 동회로(12)로부터의 제어신호(CP)를 화소어레이영역(14)의 액정셀들에 공급한다.
제 1 및 제 2 액정셀은 제 1 및 제 2 액정셀의 사이에 형성된 데이터라인군(D1 내지 Dm/2)의 어느 한 데이터라인(D1 내지 Dm/2)로부터의 데이터 전압을 제공받아 화상을 표시한다. 이를 위해, 액정셀들은 액정을 사이에 두고 대면하는 공통전극, 스위치 소자인 제 1 내지 제 3 박막트랜지스터(TFT1 내지 TFT3) 및 제 1 내지 제 3 박막트랜지스터(TFT1 내지 TFT3)와 접속된 제 1 및 제 2 화소전극(18, 19)를 구비한다. 또한, 액정패널의 액정셀 각각에는 액정셀에 인가된 전압을 일정하게 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀들 각각의 화소전극(18, 19)과 전단의 제어라인 사이에 형성되어 액정셀의 전압을 일정하게 유지시킨다.
제 1 화소전극들(18)은 데이터라인(Di : 여기서 i는 m/2보다 크지 않은 자연수)의 좌측에 형성되고, 제 2 화소전극들(19)은 데이터라인(Di)의 우측에 형성되어, 이 데이터라인(Di)으로부터 공급되는 데이터 전압에 의해 화상을 표시하게 된다.
스위치 소자(TFT1 내지 TFT3)는 게이트라인(Gj : j는 n보다 작은 자연수)과 제어라인(Cj)으로부터의 제어신호에 응답하여 제 1 및 제 2 화소전극들(18, 19)를 구동시킨다. 이를위해, 제 1 박막트랜지스터(TFT1)의 게이트단자는 게이트라인(Gj)에 접속되고, 드레인단자는 제 1 화소전극(18a)에 접속되며, 소스단자는 제 2 박막트랜지스터(TFT2)의 드레인단자와 접속된다. 이 제 1 박막트랜지스터(TFT2)는 제 2 박막트랜지스터(TFT2)로부터의 제어신호와 게이트라인(Gj)의 스캔신호에 응답 하여 제 1 화소전극(18a)을 구동시킨다. 제 2 박막트랜지스터(TFT2)의 게이트단자는 제어라인(Cj)에 접속되고, 소스단자는 데이터라인(Di)에 접속되며, 드레인단자는 제 1 박막트랜지스터의 소스단자와 접속된다. 이 제 2 박막트랜지스터(TFT2)는 제어라인의 제어신호에 응답하여 제 2 박막트랜지스터(TFT2)를 턴온시켜, 데이터라인(Di)로부터의 데이터전압을 제 1 박막트랜지스터(TFT1)를 경유하여 제 1 화소전극(18a)에 공급한다. 그리고, 제 3 박막트랜지스터(TFT3)의 게이트전극은 게이트라인(Gj)에 접속되고, 소스전극은 데이터라인(Di)에 접속되며, 드레인단자는 제 2 화소전극(19a)에 접속된다. 이 제 3 박막트랜지스터(TFT3)는 게이트라인의 스캔신호에 응답하여 데이터라인(Di)으로부터의 데이터 전압을 제 2 화소전극(19a)에 공급한다.
도 5는 게이트라이들과 제어라인들에 공급되는 구동파형을 나타낸 도면이다.
도 5를 참조하면, 도 5는 각각의 제어라인들(C1 내지 Cn)과 게이트라인들(G1 내지 Gn)에 순차적으로 공급되는 제어신호(CP) 및 스캔신호(SP)를 나타낸 도면이다.
제어신호(CP)는 소스 출력 신호(Source Output Enable : 이하 "SOE"라 함)의 펄스 폭 또는 한 수평주기(1H)의 1/2의 펄스폭을 가진다. 게이트신호(SP)는 한 수평주기와 동주기의 펄스폭을 가지며 제어신호(CP)와 동시에 논리값이 하이로 변한다. 이 게이트신호(SP)의 논리값이 한 수평주기(1H) 후 로우 논리값으로 변함과 동시에 j+1번째 제어라인(Cj+1)과 게이트라인(Gj+1)에는 제어신호(CP)와 스캔신호(SP)가 다시 인가된다.
도 4 및 도 5를 참조하여 본 발명의 제 1 실시예에 의한 액정표시장치의 구동방법을 설명하기로 한다. SOE신호에 의해 데이터라인들(D1 내지 Dm/2)에 데이터 전압이 공급된다. 동시에 제어라인(Cj) 및 게이트라인(Gj)에는 제어신호(CP) 및 스캔신호(SP)가 인가된다. 제어라인(Cj)의 제어신호(CP)에 의해 제 1 박막트랜지스터(TFT1)이 턴온되고, 게이트라인(Gj)의 스캔신호(SP)에 의해 제 2 박막트랜지스터가 턴온된다. 턴온된 제 1 및 제 2 박막트랜지스터에 의해 데이터라인(Di)로부터의 데이터전압이 제 1 화소전극(18a)에 공급된다.
아울러, 게이트라인(Gj)에 인가된 스캔신호(SP)에 의해 제 3 박막트랜지스터(TFT3)도 턴온되어 데이터라인(Di)으로부터의 데이터 접압이 제 2 화소전극(19a)에도 공급된다.
1/2 수평주기 후, 제 2 기간(T2)에는 제어라인(Cj)에 인가된 제어신호의 논리값이 로우로 변하게 되면 제 2 박막트랜지스터(TFT2)가 턴 오프되어 제 1 박막트랜지스터(TFT1)의 소스단자로 데이터전압이 공급되지 않는다. 이로인해 제 1 화소전극(18a)는 공급받은 데이터전압을 유지하게 된다.
반면에 게이트라인(Gj)에 인가된 스캔신호(SP)는 이 기간(T2)에도 하이 논리값을 유지함으로 인해 제 3 박막트랜지스터(TFT3)는 턴온 상태를 계속유지하게 된다. 턴온 상태를 유지하는 제 3 박막트랜지스터(TFT3)에 의해 제 2 기간에 공급되는 데이터전압이 제 2 화소전극(19a)에 공급된다. 제 2 화소전극(19a)은 이 제 2 기간(T2)에 공급된 데이터 전압에 의해 화상을 표시하게 된다.
도 6은 제 1 실시예의 액정표시장치를 구동하기 위한 제 2 구동파형을 나타 낸 도면이다.
도 6을 참조하면, 도 5에 나타낸 제어신호(CP)와 달리 제 2 구동파형에서의 제어신호(CP)는 모든 라인에 동시에 공급되며 1/2 수평주기의 펄스 폭을 가지고 한 주기마다 반복적으로 제어라인들(C1 내지 Cn)에 공급된다.
우선, SOE신호에 의해 데이터라인들(D1 내지 Dm/2)에 데이터 전압이 공급된다. 동시에 제어라인들(C1 내지 Cn) 및 게이트라인(Gj)에는 제어신호(CP) 및 스캔신호(SP)가 인가되어 제어신호(CP) 및 스캔신호(SP)의 논리값이 로우에서 하이로 변하게 된다. 제어라인(C1 내지 Cn)의 제어신호(CP)에 의해 제 1 박막트랜지스터(TFT1)가 턴온되고, 게이트라인(Gj)의 스캔신호(SP)에 의해 제 2 박막트랜지스터가 턴온된다. 턴온된 제 1 및 제 2 박막트랜지스터에 의해 데이터라인(Di)로부터의 데이터전압이 제 1 화소전극(18a)에 공급된다.
아울러, 게이트라인(Gj)에 인가된 스캔신호(SP)에 의해 제 3 박막트랜지스터(TFT3)도 턴온되어 데이터라인(Di)으로부터의 데이터 접압이 제 2 화소전극(19a)에도 공급된다.
1/2 수평주기 후, 제 2 기간(T2)에는 제어라인들(C1 내지 Cn)에 인가된 제어신호(CP)의 논리값이 로우로 변하게 되면 제 2 박막트랜지스터(TFT2)가 턴 오프되어 제 1 박막트랜지스터(TFT1)의 소스단자로 데이터전압이 공급되지 않는다. 이로인해 제 1 화소전극(18a)는 공급받은 데이터전압을 유지하게 된다.
반면에 게이트라인(Gj)에 인가된 스캔신호(SP)는 이 기간(T2)에도 하이 논리값을 유지함으로 인해 제 3 박막트랜지스터(TFT3)는 턴온 상태를 계속 유지하게 된 다. 턴온 상태를 유지하는 제 3 박막트랜지스터(TFT3)에 의해 제 2 기간에 공급되는 데이터전압이 제 2 화소전극(19a)에 공급된다. 제 2 화소전극(19a)은 이 제 2 기간(T2)에 공급된 데이터 전압에 의해 화상을 표시하게 된다.
여기서, 제 2 구동파형을 이용하여 구동하는 액정표시장치는 제 1 우회배선군(16)이 다수의 제 1 우회배선을 구비하지 않고, 하나의 제 1 우회배선으로 이루어지는 것이 바람직하다. 이 하나의 제 1 우회배선은 액정표시패널(13)의 주변영역을 우회하여 화소어레이 영역의 제어라인들(C1 내지 Cn)에 연결된다. 이렇게 연결된 제 1 우회배선은 게이트구동회로(12)로부터 제공되는 제어신호(CP)를 제어라인들(C1 내지 Cn)에 공급하게 된다.
여기서, 제 1 클럭신호와 제 2 클럭신호는 서로 위상이 반대인 동일한 주기를 갖는 클럭신호이며, 타이밍제어부(4)로부터 제공된다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 7을 참조하면, 본 발명의 제 2 실시예에 따른 액정표시장치는 타이밍 컨트롤러(4), 전원 발생부(7), 데이터 구동회로(11), 게이트 구동회로(22), 액정표시패널(23), 제 1 우회배선(26) 및 제 2 우회배선군(27)을 구비한다.
제 2 실시예에 따른 액정표시장치는 제 1 실시예와 비교하여, 게이트 구동회로로부터 제공되는 신호, 제 1 우회배선, 제어신호발생부(29)가 다른 것을 제외하고, 제 1 실시예의 구성 및 구동방법과 동일하다. 따라서, 제 1 실시예와 동일한 구성 및 구동방법에 대한 상세한 설명은 생략하기로 한다.
게이트 구동회로(12)는 액정표시패널(23)에 형성되는 액정셀을 선택하기 위 한 스캔신호(SP)와 제어신호(CP)를 공급하기 위한 스타트펄스(CPsp)를 발생하여, 타이밍 컨트롤러(4)의 제어하에 제 2 우회배선군(27)과 제어신호발생부(29)에 공급한다. 이를 위해, 게이트 구동회로(12)는 스캔신호(SP)를 쉬프트시키는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 제 1 우회배선(26)과 제 2 우회배선군(27) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 또한, 게이트구동회로(22)는 제 1 및 제 2 우회배선군들(16, 17)과 접속된다. 이를 위해, 게이트 구동회로(12)는 제 1 우회배선군(16)과 접속되는 제 1 출력단들과 제 2 우회배선군(16, 17)과 접속되는 제 2 출력단들을 구비한다. 게이트 구동회로(12)는 제 1 및 제 2 우회배선군(16, 17)을 경유하여 게이트라인들(G1 내지 Gn)과 제어신호발생부(29)에 스캔신호(SP)와 스타트펄스(CPsp)를 공급하여, 이 신호들(SP, CP)를 이용하여 액정표시패널(23)의 수평라인을 선택한다.
액정표시패널(23)은 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m/2개의 데이터라인들(D1 내지 Dm/2)과 n개의 게이트라인들(G1 내지 Gn) 및 n개의 제어라인들(C1 내지 Cn)이 상호 교차하도록 형성된다. 액정표시패널(23)에 형성되는 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)은 수직으로 마주하는 액정셀들(Clc) 사이에 평행하게 형성되고, 데이터라인들(D1 내지 Dm/2)은 수평으로 마주하는 액정셀들(Clc) 사이에 형성된다. 액절표시패널(13)의 데이터라인들(D1 내지 Dm/2)과 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)의 교차부에는 다수의 제 1 박막트랜지스터(이하 "TFT1"이라 함) 내지 제 3 박막트랜지스터(이하 "TFT3"이라 함)가 형성된다. 이 TFT1 내지 TFT3는 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)으로부터의 스캔신호(SP)와 제어신호(CP)에 응답하여 데이터라인들(D1 내지 Dm/2)로부터의 데이터를 액정셀(Clc)에 공급한다. 이 액정표시패널(23)은 상부 유리기판(미도시)과 하부유리기판(25)의 사이에 액정분자가 주입되고 액정셀들(Clc)과 게이트라인들(G1 내지 Gn), 제어라인들(C1 내지 Cn) 및 데이터라인들(D1 내지 Dm/2)에 의해 형성된 화소에레이영역(24)이 형성된다. 이 액정표시패널(23)의 하부 유리기판(25)에는 화소에레이영역(24)이 형성된 주변의 여유공간에 주변영역이 형성된다. 이 주변영역에는 게이트 구동회로(22)와 화소에레이영역(24)에 형성된 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)을 연결하기 위한 제 1 우회배선(26), 제 2 우회배선군(27) 및 제어신호발생부(29)가 형성된다. 그리고, 액정표시패널(23)의 상부 유리기판과 하부 유리기판(25) 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(23)의 액정셀(Clc) 각각에는 도 1에서와 같이 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
제 1 우회배선은(26)은 게이트 구동회로(22)로부터의 스타트펄스(CPsp)를 제어신호발생부(29)에 공급한다. 이를 위해 제 1 우회배선(26)은 하부 유리기판(25)에 형성되는 주변영역의 우측에 형성되어 게이트 구동회로(22)의 제 1 출력단과 제 어신호발생부(29)를 연결한다.
제 2 우회배선군(27)은 게이트 구동회로(22)로부터의 스캔신호(SP)를 게이트라인군(G1 내지 Gn)의 게이트라인들(G1 내지 Gn) 각각에 제공한다. 이를 위해 제 2 우회배선군(27)은 하부 유리기판(25)에 형성되는 주변영역의 좌측 상단 및 좌측을 우회하여 게이트 구동회로(22)의 제 2 출력단들의 각 제 2 출력단과 게이트라인군(G1 내지 Gn)의 게이트라인들(G1 내지 Gn) 각각을 연결한다.
제어신호발생부(29)는 하부기판(25) 상의 우측에 칩온글래스(Chip On Glass : 이하 "COP"라 함) 형식으로 형성된다. 이 제어신호발생부(29)는 게이트구동회로(22)와 제 1 우회배선(26)에 의해 연결되어, 게이트구동회로(22)로부터 제공되는 스타트펄스(CPsp)를 제공받는다. 제어신호발생부(29)는 이 스타트펄스(CPsp)에 의해 화소에레이영역(24)의 제어라인들(C1 내지 Cn)에 제어신호(CP)를 제공한다.
도 8은 제어신호발생부의 구성과 제어라인들 및 게이트라인들의 배치를 나타낸 도면이다.
도 8을 참조하면, 제어신호발생부(29)는 화소어레이영역의 우측상에 형성되며, 화소어레이 영역의 우측 종단과 제어신호발생부(29)의 형성위치 사이에서 제어라인들(C1 내지 Cn) 각각과 접속된다. 이를 위해 제어신호발생부(29)는 다수의 스테이지(ST1 내지 STn)를 구비한다. 각 스테이지들(ST1 내지 STn)은 제어라인(C1 내지 Cn) 각각과 접속되며, 이 스테이지들(ST1 내지 STn)의 우측에는 클럭신호라인(CL1, CL2)가 형성된다. 이 클럭신호라인(CL1, CL2)은 타이밍컨트롤러(4)와 접속되어 제어신호(CP) 발생을 위한 클럭신호를 공급한다. 제어신호발생부(29)의 각 스테이지 중 홀 수번째 스테이지들(ST1, ST3...)은 제 1 클럭신호라인(CL1)과 접속되고, 짝수 번째 스테이지들(ST2, ST4...)은 제 2 클럭신호라인(CL2)와 접속된다. 또한, 각 스테이지들(ST1 내지 STn)의 출력단은 제어라인들(C1 내지 Cn) 각각과 다음단의 스테이지(ST2 내지 STn)의 입력단에 접속된다.
스테이지들(ST1 내지 STn), 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)은 도 8과 같이 형성된다. 게이트라인(Gi)가 형성되고, 그 아랫부분에 제어라인(Ci)가 형성된다. 이 제어라인(Ci) 우측 종단에는 제 i 스테이지가 형성된다. 이와 같은 방법으로 순선대로 라인들 및 스테이지들이 형성된다. 여기서, 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)의 순서는 뒤바뀔 수 있다.
액정표시패널(23)을 구동하기 위해서는 이 제어신호발생부(29)의 제 1 스테이지(ST1)에 스타트펄스(CPsp)가 공급된다. 공급된 스타트펄스(CPsp)와 제 1 클럭신호라인(CL1)으로부터의 클럭신호에 의해 첫번째 제어라인(C1)에 제어신호(CP)가 공급된다. 동시에 제 2 스테이지(ST2)에도 제 1 스테이지(ST1)으로부터 제어신호(CP)가 공급된다. 제 2 스테이지(ST2)는 제 1 스테이지(ST1)으로부터의 제어신호(CP)를 제 2 클럭신호라인(CL2)로부터의 클럭신호에 의해 제 2 제어라인(C2)로 공급한다. 이와 같은 방법으로 화소에레이영역(24)의 액정셀 라인을 선택하게 된다.
여기서, 제 1 클럭신호와 제 2 클럭신호는 서로 위상이 반대인 동일한 주기를 갖는 클럭신호이며, 타이밍제어부(4)로부터 제공된다.
이하, 제어신호(CP)와 스캔신호(SP)에 의해 액정셀을 구동하는 방법은 제 1 실시예와 동일하므로 이에대한 상세한 설명은 생략하기로 한다.
본 발명의 제 2 실시예는 게이트구동회로(22), 제어신호발생부(29)로부터의 제어신호(CP)와 스캔신호(SP)를 이용하여 액정셀 라인을 선택함으로서 종래보다 데이터라인의 수를 1/2로 감소시키는 것이 가능하다.
도 9는 본 발명의 제 3 실시예에 따른 액정표시장치를 나타낸 도면이다.
제 3 실시예에 따른 액정표시장치는 주변영역상에 형성되어 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하는 게이트신호발생부(38)를 구비하는 것을 제외하고 제 1 실시예의 구성과 동일하므로, 제 1 실시예와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 본 발명의 제 3 실시예에 따른 액정표시장치는
타이밍 컨트롤러(4), 전원 발생부(7), 데이터 구동회로(11), 게이트 구동회로(32), 액정표시패널(33), 제 1 우회배선군(36), 제 2 우회배선(37) 및 게이트신호발생부(38)을 구비한다.
제 3 실시예에 따른 액정표시장치는 제 1 실시예와 비교하여, 게이트 구동회로로부터 제공되는 신호, 제 2 우회배선(37), 게이트신호발생부(38)가 다른 것을 제외하고, 제 1 실시예의 구성 및 구동방법과 동일하다. 따라서, 제 1 실시예와 동일한 구성 및 구동방법에 대한 상세한 설명은 생략하기로 한다.
게이트 구동회로(32)는 액정표시패널(33)에 형성되는 액정셀을 선택하기 위한 제어신호(CP), 스캔신호(SP)를 공급하기 위한 스타트펄스(SPsp)를 발생하여, 타이밍 컨트롤러(4)의 제어하에 제 1 우회배선군(36)과 게이트신호발생부(38)에 공급한다. 이를 위해, 게이트 구동회로(32)는 제어신호(CP)를 쉬프트시키는 쉬프트 레 지스터, 쉬프트 레지스터의 출력신호를 액정셀의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 제 1 우회배선군(36)과 제 2 우회배선(37) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 또한, 게이트구동회로(32)는 제 1 우회배선군(36)과 제 2 우회배선(37)과 접속된다. 이를 위해, 게이트 구동회로(32)는 제 1 우회배선군(36)과 접속되는 제 1 출력단들과 제 2 우회배선(37)과 접속되는 제 2 출력단들을 구비한다. 게이트 구동회로(32)는 제 1 우회배선군(36)과 제 2 우회배선(37)을 경유하여 게이트신호발생부(38)와 제어라인들(C1 내지 Cn)에 스캔신호(SP)와 스타트펄스(SPsp)를 공급하고, 이 신호들(SP, CP)를 이용하여 액정표시패널(23)의 수평라인을 선택한다.
액정표시패널(33)은 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m/2개의 데이터라인들(D1 내지 Dm/2)과 n개의 게이트라인들(G1 내지 Gn) 및 n개의 제어라인들(C1 내지 Cn)이 상호 교차하도록 형성된다. 액정표시패널(23)에 형성되는 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)은 수직으로 마주하는 액정셀들(Clc) 사이에 평행하게 형성되고, 데이터라인들(D1 내지 Dm/2)은 수평으로 마주하는 액정셀들(Clc) 사이에 형성된다. 액절표시패널(33)의 데이터라인들(D1 내지 Dm/2)과 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)의 교차부에는 다수의 제 1 박막트랜지스터(이하 "TFT1"이라 함) 내지 제 3 박막트랜지스터(이하 "TFT3"이라 함)가 형성된다. 이 TFT1 내지 TFT3는 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)으로부터의 스캔신호(SP)와 제어신호(CP)에 응답하여 데이터라인들(D1 내지 Dm/2)로부터의 데이터를 액정셀(Clc)에 공급한다. 이 액정표시 패널(33)은 상부 유리기판(미도시)과 하부유리기판(35)의 사이에 액정분자가 주입되고 액정셀들(Clc)과 게이트라인들(G1 내지 Gn), 제어라인들(C1 내지 Cn) 및 데이터라인들(D1 내지 Dm/2)에 의해 형성된 화소어레이영역(34)이 형성된다. 이 액정표시패널(33)의 하부 유리기판(35)에는 화소어레이영역(34)이 형성된 주변의 여유공간에 주변영역이 형성된다. 이 주변영역에는 게이트 구동회로(32)와 화소에레이영역(34)에 형성된 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)을 연결하기 위한 제 1 우회배선군(36), 제 2 우회배선(37) 및 게이트신호발생부(38)가 형성된다. 그리고, 액정표시패널(33)의 상부 유리기판과 하부 유리기판(35) 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 또한, 액정표시패널(23)의 액정셀(Clc) 각각에는 도 1에서와 같이 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 도시하지 않은 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
제 1 우회배선군(36)은 게이트 구동회로(32)로부터의 제어신호(CP)를 제어라인군(C1 내지 Cn)의 제어라인들 각각에 공급한다. 이를 위해 제 1 우회배선군(26)은 주변영역의 우측 상단 및 우측을 우회하여 게이트 구동회로(32)의 제 1 출력단들과 제어라인들(C1 내지 Cn)을 연결한다.
제 2 우회배선(37)은 게이트구동회로(32)로부터의 스타트펄스(SPsp)를 게이트시호발생부(39)에 공급한다. 이를 위해 제 2 우회배선(37)은 주변영역의 우측 상단에 형성되어 게이트구동회로(32)의 제 2 출력단과 게이트신호발생부(39)를 연결한다.
게이트신호발생부(38)는 하부기판(35) 상의 좌측에 COP 형식으로 형성된다. 이 게이트신호발생부(38)는 게이트구동회로(32)와 제 2 우회배선(37)에 의해 연결되어, 게이트구동회로(32)로부터 제공되는 스타트펄스(SPsp)를 제공받는다. 게이트신호발생부(38)는 이 스타트펄스(SPsp)에 의해 화소에레이영역(34)의 게이트라인들(G1 내지 Gn)에 게이트신호(SP)를 제공한다.
도 10은 게이트신호발생부의 구성과 제어라인들 및 게이트라인들의 배치를 나타낸 도면이다.
도 10을 참조하면, 게이트신호발생부(38)는 화소어레이영역의 좌측 상에 형성되며, 화소어레이 영역의 좌측 종단과 게이트신호발생부(38)의 형성위치 사이에서 게이트라인들(G1 내지 Gn) 각각과 접속된다. 이를 위해 게이트신호발생부(38)는 다수의 스테이지(ST1 내지 STn)를 구비한다. 각 스테이지들(ST1 내지 STn)은 게이트라인(C1 내지 Cn) 각각과 접속되며, 이 스테이지들(ST1 내지 STn)의 좌측에는 클럭신호라인(CL1, CL2)이 형성된다. 이 클럭신호라인(CL1, CL2)은 타이밍컨트롤러(4)와 접속되어 게이트신호(CP) 발생을 위한 클럭신호를 공급한다. 게이트신호발생부(38)의 각 스테이지 중 홀 수번째 스테이지들(ST1, ST3...)은 제 1 클럭신호라인(CL1)과 접속되고, 짝수 번째 스테이지들(ST2, ST4...)은 제 2 클럭신호라인(CL2)와 접속된다. 또한, 각 스테이지들(ST1 내지 STn)의 출력단은 게이트라인들(G1 내지 Gn) 각각과 다음단의 스테이지(ST2 내지 STn)의 입력단에 접속된다.
스테이지들(ST1 내지 STn), 게이트라인들(G1 내지 Gn) 및 제어라인들(C1 내지 Cn)은 도 10과 같이 형성된다. 첫번째 게이트라인(G1)이 형성되고, 그 좌측 종단에 첫번째 스테이지(ST1)가 형성된다. 첫번째 게이트라인(G1)의 아랫부분에는 첫번째 제어라인(C1)이 형성된다. 이와 같은 형태로 나머지 스테이지들(ST2 내지 STn)과 제어라인들(C2 내지 Cn) 및 게이트라인들(G2 내지 Gn)들이 형성된다. 여기서, 게이트라인들(G1 내지 Gn)과 제어라인들(C1 내지 Cn)의 순서는 뒤바뀔 수 있다.
액정표시패널(33)을 구동하기 위해서는 이 게이트신호발생부(38)의 제 1 스테이지(ST1)에 스타트펄스(SPsp)가 공급된다. 공급된 스타트펄스(SPsp)와 제 1 클럭신호라인(CL1)으로부터의 클럭신호에 의해 첫번째 게이트라인(G1)에 스캔신호(SP)가 공급된다. 동시에 제 2 스테이지(ST2)에도 제 1 스테이지(ST1)로부터 스캔신호(SP)가 공급된다. 제 2 스테이지(ST2)는 제 1 스테이지(ST1)로부터의 스캔신호(SP)를 제 2 클럭신호라인(CL2)로부터의 클럭신호에 의해 제 2 게이트라인라인(G2)로 공급한다. 이와 같은 방법으로 화소에레이영역(34)의 액정셀 라인을 선택하게 된다.
여기서, 제 1 클럭신호와 제 2 클럭신호는 서로 위상이 반대인 동일한 주기를 갖는 클럭신호이며, 타이밍제어부(4)로부터 제공된다.
이하, 제어신호(CP)와 스캔신호(SP)에 의해 액정셀을 구동하는 방법은 제 1 실시예와 동일하므로 이에대한 상세한 설명은 생략하기로 한다.
본 발명의 제 3 실시예는 게이트구동회로(32)와 게이트신호발생부(37)로부터 의 제어신호(CP)와 스캔신호(SP)를 이용하여 액정셀 라인을 선택함으로 인해 종래보다 데이터라인의 수를 1/2로 감소시키는 것이 가능하다.
도 11은 본 발명의 제 4 실시예에 따른 액정표시장치를 나타낸 도면이다.
제 4 실시예에 따른 액정표시장치는 우회배선군을 구비하지 않고, COP 방식으로 주변영역 상에 형성되는 게이트신호 발생부(48), 제어신호발생부(47)을 구비하는 것을 제외하고 제 1 실시예와 동일하므로, 제 1 실시예와 동일한 구성에 대한 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 제 4 실시예에 따른 액정표시장치는 타이밍 컨트롤러(4), 전원 발생부(7), 데이터 구동회로(11), 게이트신호발생부(48), 액정표시패널(43) 및 제어신호발생부(47)를 구비한다.
제어신호발생부(47)는 하부기판(45) 상의 우측에 COP 형식으로 형성된다. 이 제어신호발생부(47)는 타이밍컨트롤러(4)로부터 GDC 신호를 제공받는다. 제어신호발생부(47)는 이 GDC 신호를 이용하여 발생된 제어신호(CP)를 제어라인들(C1 내지 Cn)에 공급한다.
게이트신호발생부(48)은 하부기판(45) 상의 좌측에 COP 형식으로 형성된다. 이 게이트신호발생부(48)는 타이밍컨트롤러(4)로부터 GDC 신호를 제공받는다. 제어신호발생부(47)는 이 GDC 신호를 이용하여 발생된 스캔신호(SP)를 게이트라인들(G1 내지 Gn)에 제공한다.
도 12는 게이트신호발생부, 제어신호발생부, 제어라인들 및 게이트라인들을 보다 자세하게 나타낸 도면이다.
도 12를 참조하면, 우선 화소어레이영역(44)에 첫번째 게이트라인(G1)이 형성된다. 그 좌측종단에는 게이트신호발생부(48)의 제 1 스테이지(GST1)이 형성된다. 첫번째 게이트라인(G1)의 아랫 부분에는 첫번째 제어라인(C1)이 형성되고, 그 우측 종단에는 제어신호발생부(47)의 제 1 스테이지(CST1)이 형성된다. 게이트신호발생부(48)의 제 1 스테이지(GST1)와 제어신호발생부(47)의 제 1 스테이지(CST1)의 출력단은 각각 제 2 스테이지들(GST2, CST2)의 입력단에 접속된다.
게이트신호발생부(48)의 스테이지들(GST1 내지 GSTn)의 좌측에는 클럭신호를 공급하기 위한 제 1 및 제 2 클럭신호라인들(CL1, CL2)이 형성된다. 이 스테이지들(GST1 내지 GSTn)의 홀수번째 스테이지들(GST1, GST3...)은 제 1 클럭신호라인(CL1)과 접속되고, 짝수번째 스테이지들(GST2, GST4...)은 제 2 클럭신호라인(CL2)와 접속된다.
제어신호발생부(47)의 스테이지들(CST1 내지 CSTn)의 우측에는 클럭신호를 공급하기 위한 제 3 및 제 4 클럭신호라인들(CL3, CL4)이 형성된다. 이 스테이지들(CST1 내지 CSTn)의 홀수번째 스테이지들(CST1, CST3...)은 제 3 클럭신호라인(CL3)과 접속되고, 짝수번째 스테이지들(CST2, CST4...)은 제 4 클럭신호라인(CL4)와 접속된다.
여기서, 제 1 클럭신호와 제 2 클럭신호는 서로 위상이 반대인 동일한 주기를 갖는 클럭신호이며, 타이밍제어부(4)로부터 제공된다. 또한, 제 3 클럭신호와 제 4 클럭신호도 서로 위상이 반대인 동일한 주기를 갖는 클럭신호이며, 타이밍제어부(4)로부터 제공된다.
이하, 제 4 실시예의 액정표시장치를 구동하기 위한 구동파형은 제 1 실시예의 구동파형과 동일하므로 이에대한 상세한 설명은 생략하기로한다.
본 발명의 제 4 실시예는 COP 방식으로 형성되는 게이트신호발생부(48)와 제어신호발생부(47)로부터 제공되는 스캔신호(SP) 및 제어신호(CP)를 이용하여 액정셀 라인을 선택함으로 인해 데이터라인의 수를 종래보다 1/2로 감소시키는 것이 가능하다.
상술한 바와 같이, 본 발명의 액정표시장치는 동일한 데이터채널을 공유하는 데이터라인과, 그에 따른 다수의 게이트 구동회로를 제공함과 아울러, 그 구동방법을 제공함으로서 데이터 구동회로와 접속되는 데이터라인의 수를 저감시킬 수 있다. 또한, 본 발명의 액정표시장치와 그 구동방법은 데이터 구동회로의 채널 수를 감소시킴으로 인해 데이터 구동회로 제작 단가를 낮출 수 있으며, 데이터 구동회로와 액정표시장치 사이의 라인수를 감소 시킴으로서 패널 라인 마진을 확보하는 것이 가능해진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.

Claims (10)

  1. 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서,
    상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과;
    상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와;
    다수의 출력단자들을 통하여 상기 게이트라인들 및 상기 제어라인들에 각각 스캔신호와 제어신호를 공급하는 게이트구동회로와;
    상기 주변영역의 제 1 측을 우회하여 상기 제어라인들과 상기 게이트구동회로의 제 1 출력단자들을 연결하는 제 1 우회배선군과;
    상기 주변영역의 제 2 측을 우회하여 상기 게이트라인들과 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와;
    상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된 것을 특징으로 하는 액정표시장치.
  3. 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서,
    상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과;
    상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와;
    다수의 출력단자들을 통하여 스캔신호를 상기 게이트라인에 공급하고, 스타트펄스를 발생하는 게이트구동회로와;
    상기 게이트구동회로로부터의 상기 스타트펄스에 의해 상기 제어라인에 제어신호를 공급하는 제어신호발생부와;
    상기 주변영역의 제 1 측을 우회하여 상기 게이트구동회로의 제 1 출력단과 상기 제어신호발생부를 연결하는 제 1 우회배선과;
    상기 주변영역의 제 2 측을 우회하여 상기 게이트라인들과 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와;
    상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제어신호발생부는 상기 주변영역 상의 우측에 형성되고, 상기 제 2 우회배선군은 상기 주변영역 상의 좌측에 형성되는 것을 특징으로 하는 액정표시장치.
  6. 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역을 가지는 액정표시장치에 있어서,
    상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과;
    상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와;
    다수의 출력단자들을 통하여 제어신호를 상기 제어라인에 공급하고, 스타트펄스를 발생하는 게이트구동회로와;
    상기 게이트구동회로로부터의 상기 스타트펄스에 의해 상기 게이트라인에 스캔신호를 공급하는 게이트신호발생부와;
    상기 주변영역의 제 1 측을 우회하여 상기 게이트구동회로의 제 1 출력단들과 상기 제어라인들을 연결하는 제 1 우회배선군과;
    상기 주변영역의 제 2 측을 우회하여 상기 게이트신호발생부와 상기 게이트구동회로의 제 2 출력단자들을 연결하는 제 2 우회배선군과;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와;
    상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제어라인과 상기 게이트라인은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 게이트신호발생부는 상기 주변영역 상의 좌측에 형성되고, 상기 제 1 우회배선군은 상기 주변영역 상의 우측에 형성되는 것을 특징으로 하는 액정표시장치.
  9. 데이터라인과 게이트라인 및 제어라인에 의해 정의되는 화소영역에 제 1 및 제 2 액정셀들이 형성되고 상기 액정셀들이 형성된 유효 어레이 영역과 상기 유효 어레이 영역의 주변에 형성되는 주변영역과 클럭신호를 발생하는 클럭신호 발생원을 가지는 액정표시장치에 있어서,
    상기 제 1 액정셀과 상기 제 2 액정셀의 사이에 형성되는 데이터라인과;
    상기 데이터라인에 데이터 전압을 공급하기 위한 데이터 구동회로와;
    상기 주변영역 상의 제 1 측에 형성되고, 상기 클럭신호 발생원으로부터의 클럭신호에 의해 스캔신호를 상기 게이트라인들에 공급하는 게이트신호발생부와;
    상기 주변영역 상의 제 2 측에 형성되고, 상기 클럭신호 발생원으로부터의 클럭신호에 의해 제어신호를 상기 제어라인들에 공급하는 제어신호발생부와;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 1 액정셀에 상기 데이터전압을 공급하기 위한 제 1 스위치소자와;
    상기 제어라인의 제어신호에 응답하여 상기 데이터라인으로부터의 데이터접압을 상기 제 1 스위치소자에 제공하는 제 2 스위치소자와;
    상기 게이트라인의 스캔신호에 응답하여 상기 제 2 액정셀에 상기 데이터전압을 공급하기 위한 제 3 스위치소자를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 제어라인들과 상기 게이트라인들은 쌍을 이루어 수직방향에서 인접한 셀들 사이에 형성된 것을 특징으로 하는 액정표시장치.
KR1020040108447A 2004-12-18 2004-12-18 액정표시장치 KR101074411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108447A KR101074411B1 (ko) 2004-12-18 2004-12-18 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108447A KR101074411B1 (ko) 2004-12-18 2004-12-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060069770A KR20060069770A (ko) 2006-06-22
KR101074411B1 true KR101074411B1 (ko) 2011-10-17

Family

ID=37163688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108447A KR101074411B1 (ko) 2004-12-18 2004-12-18 액정표시장치

Country Status (1)

Country Link
KR (1) KR101074411B1 (ko)

Also Published As

Publication number Publication date
KR20060069770A (ko) 2006-06-22

Similar Documents

Publication Publication Date Title
US8400390B2 (en) Gate driving device and liquid crystal display having the same
CN109841193B (zh) Oled显示面板及包括该oled显示面板的oled显示装置
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US7508479B2 (en) Liquid crystal display
US8232946B2 (en) Liquid crystal display and driving method thereof
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR101189272B1 (ko) 표시 장치 및 그 구동 방법
KR101264719B1 (ko) 액정 표시장치
US20080278467A1 (en) Liquid crystal display having progressive and interlaced modes, and driving method of the liquid crystal display
US9230496B2 (en) Display device and method of driving the same
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
WO2011114583A1 (ja) 表示装置および表示駆動方法
JP2006085131A (ja) 液晶表示装置
US8624814B2 (en) Liquid crystal display and inversion driving method thereof
US20090219237A1 (en) Electro-optical device, driving method thereof, and electronic apparatus
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR20080043515A (ko) 액정표시장치 및 그 구동방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR101201333B1 (ko) 액정표시장치 및 그의 구동 방법
KR101297243B1 (ko) 액정패널과 이를 구비한 액정표시장치 및 그액정표시장치의 구동방법
KR20080060681A (ko) 액정 표시 장치의 게이트 구동 장치 및 방법
JP5035165B2 (ja) 表示駆動装置及び表示装置
US8040314B2 (en) Driving apparatus for liquid crystal display
KR100606973B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
KR101074411B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9