KR100871184B1 - 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법 - Google Patents

카드, 저장 디바이스, 및 메모리 시스템의 제어 방법 Download PDF

Info

Publication number
KR100871184B1
KR100871184B1 KR1020067016034A KR20067016034A KR100871184B1 KR 100871184 B1 KR100871184 B1 KR 100871184B1 KR 1020067016034 A KR1020067016034 A KR 1020067016034A KR 20067016034 A KR20067016034 A KR 20067016034A KR 100871184 B1 KR100871184 B1 KR 100871184B1
Authority
KR
South Korea
Prior art keywords
card
storage device
initialization
semiconductor memory
completed
Prior art date
Application number
KR1020067016034A
Other languages
English (en)
Other versions
KR20060126764A (ko
Inventor
아끼히사 후지모또
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060126764A publication Critical patent/KR20060126764A/ko
Application granted granted Critical
Publication of KR100871184B1 publication Critical patent/KR100871184B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30—Identification or security features, e.g. for preventing forgery
    • B42D25/305—Associated digital information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3281—Power saving in PCMCIA card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0056—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector
    • G06K7/0069—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector including means for detecting correct insertion of the card, e.g. end detection switches notifying that the card has been inserted completely and correctly
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

비휘발성 반도체 메모리를 갖는 카드가 삽입되는 호스트 장치는, 체크 명령을 카드로 발행한다. 체크 명령은, 카드가 호스트 장치로부터의 전원 공급 중단에 대비하는 상태로 들어가는 종료 처리를 해당 카드가 지원하는지 여부에 대한 정보를 전송하도록 지시한다.
비휘발성 반도체 메모리, 카드, 호스트 장치, 체크 명령, 종료 처리

Description

카드, 저장 디바이스, 및 메모리 시스템의 제어 방법{CARD, STORAGE DEVICE, AND CONTROL METHOD OF A MEMORY SYSTEM}
본 발명은 카드와 저장 디바이스, 및 메모리 시스템의 제어 방법에 관한 것이며, 예들 들어 호스트 장치로부터의 전원 공급 종료시의 처리 및 메모리 카드와 이 메모리 카드를 이용하는 호스트 장치의 초기화에 관한 것이다.
최근에는 착탈가능한 저장 디바이스인 메모리 카드가 개인용 컴퓨터, 개인 휴대용 정보 단말기(PDA), 카메라 또는 셀룰러 폰과 같은 다양한 휴대용 전자 장치에 종종 이용되어 왔다. 메모리 카드 중에는, PC 카드 및 소형의 SDTM 카드가 많은 관심을 받고 있다. SDTM 카드는 플래시 메모리, 카드 제어기 등을 포함하고 있는 메모리 카드이다. SDTM 카드는 특히 사이즈의 감소와 용량 및 속도의 증가와 같은 요구조건을 만족하도록 설계된다.
종래 기술은 SDTM 카드의 초기화 시간을 최대 1초로 규정하고 있다. 그래서 모든 종래의 SDTM 카드는 이 규정에 일치하도록 제조된다. 그러나, SDTM 카드의 용량이 증가함에 따라서 초기화 시간 그 자체를 줄이는 것이 더욱 어렵게 된다. 따 라서, 초기화 시간의 감소는 제한된다. 특히, SDTM 카드를 디지탈 카메라, 무비 카메라 등에 이용할 때, 이 디바이스들은 파워-온 직후 포토그래핑을 실행할 수 있어야만 하기 때문에, SDTM 카드의 용량을 증가시킬 지라도 이 초기화 시간을 간단히 증가시킬 수는 없다.
본 발명의 제1 양태에 따르면, 비휘발성 반도체 메모리를 갖는 카드가 삽입되어 있으며, 카드가 호스트 장치로부터의 전원 공급 중단에 대비하는 상태로 들어가는 종료 처리를 이 카드가 지원하는지 여부에 관한 정보를 전송하도록 지시하는 체크 명령을 카드에 발행하는 호스트 장치가 제공된다.
본 발명의 제2 양태에 따르면, 호스트 장치 내로 삽입되고, 카드가 호스트 장치로부터 전원 중단에 대비하는 상태로 들어가는 종료 처리를 지원하는, 비휘발성 반도체 메모리를 갖는 카드가 제공되는데, 이 카드는, 카드가 종료 처리를 지원하는지 여부에 관한 정보를 전송하도록 지시하는 체크 명령을 카드가 수신할 때, 이 카드가 종료 처리를 지원한다는 것을 나타내는 응답을 전송한다.
도 1은 본 발명의 제1 실시예에 따른 메모리 카드의 핵심 부분의 구성을 보여주는 도면이다.
도 2는 제1 실시예에 따른 카드내에 신호 핀들에 신호를 할당하는 것을 보여주는 도면이다.
도 3은 제1 실시예에 따른 카드내의 하드웨어 구성을 보여주는 블록도이다.
도 4는 제1 실시예에 따른 카드의 레지스터 부분의 구성을 상세히 보여주는 도면이다.
도 5는 NAND형 플래시 메모리내의 데이터 배열을 보여주는 도면이다.
도 6은 제1 실시예에 따른 종료 처리가 지원되는지 여부를 체크하는 처리를 보여주는 흐름도이다.
도 7은 스위치 명령과 이에 대한 응답을 보여주는 타이밍 챠트이다.
도 8은 제1 실시예에 따른 초기화 명령의 내용의 일부를 보여주는 도면이다.
도 9는 초기화 동안에 제1 실시예에 따른 카드와 호스트 장치에 의해 실행된 종료 처리를 보여주는 흐름도이다.
도 10은 카드가 기능 정지 명령을 수신한 후 종료 처리를 완료하기 전에 발생하는 제1 실시예에 따른 호스트 장치와 카드간의 신호의 송수신을 보여주는 타이밍 챠트이다.
도 11은 제1 실시예에 따른 호스트 장치에 의해 발행된 기능 정지 명령의 내용중 핵심 부분을 보여주는 도면이다.
도 12는 도 6에 도시된 처리의 일부에 대한 다른 예를 보여주는 도면이다.
도 13은 제1 실시예에 따른 초기화 명령과 이에 대한 응답의 내용중 일부를 보여주는 도면이다.
도 14는 초기화 동안에 제1 실시예에 따른 카드에 의해 실행되는 처리를 보여주는 흐름도이다.
도 15는 본 발명의 제2 실시예에 따른 카드의 하드웨어 구성을 보여주는 블록도이다.
도 16은 본 발명의 제3 실시예에 따른 카드의 하드웨어 구성을 보여주는 블록도이다.
"발명의 배경" 부분에서 설명한 문제점들과 관련하여, 호스트 장치가 파워-오프된 후일 지라도 SDTM 카드에 전원을 계속해서 공급하는 기술을 이용하는 것이 가능하다. 이 기술은 호스트 장치가 턴온될 때 SDTM 카드를 초기화하는 필요성을 제거해 준다. 결과적으로, 호스트 장치가 파워-온된 직후에 바로 SDTM 카드를 이용할 수 있다. 그러나, SDTM 카드로부터의 누설 전류가 호스트 장치용의 배터리를 고갈시킬 수 있는 단점이 있다. 누설 전류를 감소시키는 것은 기술적으로 어렵다. 그래서, 이 기술을 이용하는 것이 곤란하다.
본 발명의 실시예들은 도면을 참조해서 이하 설명된다. 이하의 설명에 있어서, 실질적으로 동일한 기능과 구성을 갖는 구성요소들에는 같은 참조 번호를 부여하였다. 중복 설명은 필요시에만 하기로 한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 카드의 핵심 부분의 구성을 보여주고 있다. 카드(메모리 카드)(1)는 버스 인터페이스(3)을 통해서 호스트 컴퓨터에 정 보를 전송하고 호스트 컴퓨터로부터 정보를 수신한다. 카드(1)은 NAND형 플래시 메모리 칩(11), NAND형 플래시 메모리 칩(11)을 제어하는 카드 제어기(12), 및 복수의 신호 핀(제1 내지 제9 핀)(13)을 포함하고 있다.
복수의 신호 핀(13)은 카드 제어기(12)에 전기적으로 연결되어 있다. 신호들은 복수의 신호 핀(13) 예를 들어 도 2에 도시된 바와 같이 제1 내지 제9 핀에 할당된다. 데이터 0 내지 3은 각각 제7 핀, 제 8핀, 제9 핀 및 제1 핀에 할당된다. 제1 핀에는 또한 카드 검출 신호가 할당된다. 제2 핀에는 명령이 할당된다. 제3 및 제6 핀에는 접지 전위 Vss가 할당된다. 제4 및 제5 핀에는 각각 전원 전압 Vdd 및 클럭 신호가 할당된다.
카드(1)는 호스트 장치(2) 내에 설치된 슬롯(4) 내로 삽입되고 이 슬롯으로부터 이탈될 수 있다. 호스트 장치(2)은 전원부(5), 판독/기입 제어부(6), 명령 제어부(7), 카드 검출부(8) 등을 포함하고 있다.
전원부(5), 판독/기입 제어부(6), 명령 제어부(7)는 제1 내지 제9 핀을 통해서 카드(1) 내의 카드 제어기(12)로 다양한 신호와 데이터를 전송하고 이 제어기(12)로부터 다양한 신호와 데이터를 수신한다. 예를 들어, 카드(1)에 데이터를 기입할 때, 명령 제어부(12)는 기입 명령을 시리얼 신호로 제2 핀을 통해 카드 제어기(12)로 전송한다. 이 경우에, 제5 핀에 제공된 클럭 신호에 응답해서, 카드 제어기(12)는 제2 핀에 제공된 기입 명령을 로드한다. 기입 명령은 제2 핀만을 이용해서 카드 제어기(12)에 직렬로 입력된다. 카드 검출부(8)는 임의 카드가 슬롯(4) 내로 삽입되었는지 여부를 검출한다.
NAND형 플래시 메모리용 인터페이스는 NAND형 플래시 메모리(11)와 카드 제어기(12) 간의 통신용으로 이용된다. 따라서, 도시되어 있지는 않을지라도, NAND형 플래시 메모리(11) 및 카드 제어기(12)는 8-비트 I/O 라인에 의해 서로 연결되어 있다. 예를 들어, 카드 제어기(12)가 데이터를 NAND형 플래시 메모리(11)에 기입할 때, 카드 제어기(12)는 데이터 입력 명령 80H, 컬럼 어드레스, 페이지 어드레스, 데이터, 및 프로그램 명령 10H를 I/O 라인을 통해 NAND형 플래시 메모리(11)에 순차적으로 입력한다. 여기서, 명령 80H 내의 "H"는 16진수를 나타낸다. 실제로, 8-비트 신호 "10000000"는 8-비트 I/O 라인에 병렬로 제공된다. 즉, NAND형 플래시 메모리 인터페이스로, 복수 비트의 명령이 병렬로 I/O 라인에 제공된다. 또한, NAND형 플래시 메모리 인터페이스로, 명령과 데이터가 동일한 I/O 라인을 이용하는 NAND형 플래시 메모리(11)와 통신한다. 그래서, 호스트 장치(2) 내의 호스트 제어기와 카드(1)가 통신하도록 하는데 이용되는 인터페이스는 NAND형 플래시 메모리(11)와 카드 제어기(12)가 통신하도록 하는데 이용되는 인터페이스와는 다르다.
도 3은 본 발명의 제1 실시예에 따른 카드내의 하드웨어의 구성을 보여주는 블록도이다. 도 3에 도시된 바와 같이, 호스트 장치(2)는 버스 인터페이스(3)를 통해서 장치(2)에 연결된 카드(1)를 액세스하는데 이용되는 하드웨어와 소프트웨어를 포함하고 있다. 카드(1)는 호스트 장치(2)에 연결되었을 때 전원부(5)에 의해 공급되는 전력에 의해서 작동된다. 카드(1)는 호스트 장치(2)로부터의 액세스에 따라서 처리를 실행한다.
NAND형 플래시 메모리(11)의 경우, 소거용으로 이용되는 소거 블록 사이즈 (소거 유닛용 블록 사이즈)는 소정의 값(예를 들어, 256 kBytes)으로 설정된다. 또한, 페이지라 불리는 유닛(예를 들어, 2 kBytes)을 이용하여 NAND형 플래시 메모리(11)에 데이터가 기입되고 이 메모리로부터 데이터가 판독된다.
카드 제어기(12)는 호스트 인터페이스 모듈(21), 마이크로 처리 유닛(MPU)(23), 플래시 제어기(26), 판독 전용 메모리(ROM)(24), 예를 들어 임시 저장 메모리의 역활을 하는 랜덤 액세스 메모리(RAM)(25) 및 버퍼(27)을 가지고 있다. 카드 제어기(12)는 NAND형 플래시 메모리(11)의 내부 물리적 상태에 관한 시스템 데이터를 저장한다. RAM(25)은 스태틱 랜덤 액세스 메모리(SRAM)와 같은 휘발성 메모리를 이용하여 구현된다. 시스템 데이터는 특정의 물리적 블록 어드레스 - 블록들은 기입 가능함 - 에 포함된 논리적 섹터 어드레스 데이터의 서수(ordinal) 등을 나타내는 데이터를 포함하고 있다.
호스트 인터페이스 모듈(21)은 카드 제어기(12)와 호스트 장치(2)를 함께 인터페이스하며 레지스터부(22)를 포함하고 있다. 도 4는 레지스터부(22)의 구성을 상세히 보여주고 있다. 레지스터부(22)는 카드 상태 레지스터, CID, RCA, DSR, CSD, SCR 및 OCR을 포함하는 다양한 레지스터를 가지고 있다. 레지스터부는 또한 초기화 방법 표시부 패턴 레지스터(36) 및 비지(busy) 통지부 패턴 레지스터(37)를 포함하고 있다. 초기화 방법 표시부 패턴 레지스터(36)는 초기화 명령에 응답해서 초기화 방법 표시부에 포함될 비트 패턴을 보유하고 있다.
이들 레지스터는 이하 설명되는 바와 같이 정의된다. 카드 상태 레지스터는 정상 동작 동안 이용되고, 예를 들어 후에 설명되는 에러 정보를 저장한다. CID, RCA, DSR, CSD, SCR, 및 OCR은 주로 카드(1)을 초기화하는데 이용된다. CID(카드 식별 번호)는 카드(1)의 각각의 번호를 저장한다. RCA(관련 카드 어드레스)는 관련 카드 어드레스(이는 초기화 동안 호스트 장치에 의해서 동적으로 결정된다)를 저장한다. DSR(드라이버 스테이지 레지스터)은 카드(1)의 버스 구동력 등을 저장한다. CSD(카드 명세 데이터)는 카드(1)의 특성 파라미터 값을 저장한다. SCR(SD 구성 데이터 레지스터)은 카드(1) 내의 데이터 배열을 저장한다. 또한 OCR(동작 조건 레지스터)은 카드(1)가 제한된 동작 범위 전압을 가지고 있는 경우 동작 전압을 저장한다.
MPU(제어부)(23)는 전체 카드(1)의 동작을 제어한다. 예를 들어, 카드(1)에 전원이 공급될 때, MPU(23)는 ROM(24)에 저장된 펌웨어(제어 프로그램)를 판독하여 이를 RAM(25)에 저장한다. MPU(23)는 이후 RAM(25)의 다양한 시스템 데이터를 생성하기 위한 소정의 처리를 실행한다. MPU(23)는 또한 호스트 장치(2)로부터 기입 명령, 판독 명령 또는 소거 명령을 수신한다. 이후 MPU(23)는 NAND형 플래시 메모리(11)에서 소정의 처리를 실행하거나 또는 버퍼(26)를 통해서 데이터 전송 처리를 제어한다.
ROM(24)은 예를 들어 MPU(23)에 의해 제어된 제어 프로그램을 저장한다. RAM(25)은 MPU(23)가 제어 프로그램 및 다양한 시스템 데이터를 저장하기 위한 작업 영역으로 이용된다. 또한 플래시 제어기(26)는 카드 제어기(12)와 NAND형 플래시 메모리(11) 간의 인터페이싱 처리를 실행한다.
버퍼(27)는 호스트 장치(2)에 의해 전송된 데이터가 NAND형 플래시 메모 리(11)에 기입될 때 (예를 들어, 1 페이지에 해당되는) 특정 데이터량을 일시적으로 저장한다. 버퍼(27)는 또한 NAND형 플래시 메모리(11)로부터 판독된 데이터가 호스트 장치(2)에 전송될 때 특정 데이터량을 일시적으로 저장한다.
도 5는 NAND형 플래시 메모리(11) 내의 데이터 배열을 보여주고 있다. NAND형 플래시 메모리(11)의 각 페이지는 2112 Bytes((데이터 저장부 512 Bytes + 리던던트부 10 Bytes) × 4 + 관리 데이터 저장부 24 Bytes)를 가지고 있다. 1 소거 유닛은 128 페이지(256 Bytes + 8 kBytes(이 경우에 k는 1,024임))에 달한다.
더욱이, NAND형 플래시 메모리(11)는 플래시 메모리에 데이터를 입력하고 그로부터 데이터를 출력하는데 이용되는 페이지 버퍼(11A)를 포함하고 있다. 페이지 버퍼(11A)의 저장 용량은 2,112 Bytes(2,048 Bytes + 64 Bytes)이다. 데이터 기입 등의 경우에, 페이지 버퍼(11A)는 그 자신의 저장 용량과 동일한 각 페이지 마다 플래시 메모리에 데이터를 입력하고 그로부터 데이터를 출력한다.
NAND형 플래시 메모리(11)의 저장 용량이, 예를 들어, 1 기가비트이면, 256-kByte 블록의 수(소거 유닛)는 512이다.
더욱이, 도 5는 소거 유닛이 256 kBytes인 경우를 보여주고 있다. 그러한, 실제로는 소거 유닛이, 예를 들어, 16-kBytes 블록이 되도록 메모리를 구성하는 것 또한 효과적이다. 이 경우에, 각 페이지는 528 Bytes(데이터 저장부 512 Bytes + 리던던트부 16 Bytes)를 가지고 있다. 하나의 소거 유닛은 32 페이지(16 kBytes + 0.5 kBytes (이 경우에 k는 1,024임))에 달한다.
데이터가 기입되어 있는 NAND형 플래시 메모리(11)의 영역(데이터 저장 영 역)은 도 3에 도시된 바와 같이 저장된 데이터의 유형에 따라서 복수의 영역으로 나뉘어진다. NAND형 플래시 메모리(11)은 데이터 저장 영역으로서 이용자 데이터가 저장되어 있는 이용자 데이터 영역(34), 카드(1)에 관한 관리 정보가 저장되어 있는 관리 데이터 영역(31), 비밀 데이터가 저장되어 있는 비밀 데이터 영역(32) 및 중요 데이터가 저장되어 있는 보호 데이터 영역(33)을 포함하고 있다.
이용자 데이터 영역(34)은 카드(1)의 이용자가 자유롭게 액세스 및 사용할 수 있다. 보호 데이터 영역(33)은 카드(1)와 이 카드(1)에 연결된 호스트 장치(2) 간의 상호 인증을 기반으로 호스트 장치(2)가 유효한 것으로 증명된 경우에만 액세스될 수 있다.
관리 데이터 영역(31)은 카드(1)와 시스템 데이터의 미디어 ID와 같은 카드 정보를 저장한다. 비밀 데이터 영역(32)은 암호화 하는데 이용되는 키 정보, 인증에 이용되는 비밀 데이터, 및 보안 정보를 저장한다.
카드의 동작 모드는 대략 SD 모드와 SPI 모드로 분류된다. SD 모드에서, 카드(1)는 호스트 장치(2)로부터의 버스 폭 변경 명령에 따라서 SD 4-bit 모드 또는 SD 1-bit 모드로 설정된다.
여기서는, 네 개의 핀, 즉 데이터 0 핀(DAT0) 내지 데이터 3 핀(DAT3)에 주안점을 두기로 한다. 데이터가 각각 4-bit 폭으로 전송되는 SD 4-bit 모드에서, 모든 4개의 핀 즉 데이터 0 핀(DAT0) 내지 데이터 3 핀(DAT3)은 데이터 전송에 이용된다. 대조적으로, 각 1-bit 폭으로 데이터가 전송되는 SD 1-bit 모드에서는, 데이터 0 핀(DAT0)만이 데이터 전송에 이용되고, 데이터 1 핀(DAT1) 및 데이터 2 핀 (DAT2)은 데이터 전송에 이용되지 않는다. 반면에, 데이터 3 핀(DAT3)은 예를 들어 호스트 장치(2) 내의 카드(1)에 의해 만들어지는 비동기 인터럽션에 이용된다. SPI 모드에서, 데이터 0 핀(DAT0)은 카드(1)로부터 호스트 장치(2)까지의 데이터 신호 라인(DATA OUT)용으로 이용된다. 명령 핀(CMD)은 호스트 장치(2)로부터 카드(1) 까지의 데이터 신호 라인(DATA IN)용으로 이용된다. 데이터 1 핀(DAT1) 및 데이터 2 핀(DAT2)은 이용되지 않는다. 더욱이, SPI 모드에서, 데이터 3 핀(DATA3)은 칩 선택 신호 CS를 호스트 장치(2)로부터 카드(1)로 전송하는데 이용된다.
이제 도 6 내지 14를 참조하여 카드(1) 및 호스트 장치(2)의 동작에 대해 설명하기로 한다.
(터미널 동작의 지원에 대한 체크 동작)
호스트 장치(2)는 카드(1)가 기능 정지 명령이 지시하는 종료 처리(후에 설명됨)를 취하는 것을 지원하는지 여부를 판정한다. 이 판정은 호스트 장치가 전원을 정지하기 전에 임의 순간에 완료되어야 한다.
도 6은 카드(1)가 종료 처리를 지원하는지 여부를 알기 위해 호스트 장치가 취하는 처리의 흐름도이다. 도 6에 도시된 바와 같이, 호스트 장치(2)는 카드(1)가 종료 처리를 지원하는지를 판정하기 위해 명령을 카드(1)에 발행한다(단계 S31). 그러한 명령의 예는 소위 스위치 명령을 포함한다. 스위치 명령은 예를 들어 체크 기능 또는 세트 기능에 이용된다. 모드 0은, 예를 들어, 체크 기능으로서 이용되고, 모드 1은, 세트 기능으로서 이용된다. 이 명령에 있어서 모드 표시 부 분은 모드를 스위치하기 위해 "0" 또는 "1"로 설정될 수 있다.
호스트 장치(2)가 카드(1)을 액세스할 때, 호스트 장치(2)는 카드(1)의 명세를 알아야 할 필요가 있다, 호스트 장치(2)는 도 7에 도시된 바와 같이 체크 기능을 갖도록 설정되는 스위치 명령을 카드(1)에 제공한다. 이후 호스트 장치(2)는 이 카드의 명세를 알기 위해 데이터 라인 DAT을 통해 카드(1)로부터 상태 데이터를 수신한다.
종료 처리를 지원하는 카드(1)가 스위치 명령을 수신할 때, 카드(1)는, 카드(1)가 그 처리를 지원함을 알려주는 상태 데이터를 반송한다. 호스트 장치(2)는 이 상태 데이터를 수신하여 전원의 정지 전에 종료 처리가 실행될 수 있음을 알 수 있다.
반대로, 카드(1)가 스위치 명령을 지원하지만 종료 처리를 지원하지 않는다면, 상태 데이터는 카드(1)가 그 처리를 지원하지 않음을 나타내준다. 호스트 장치(2)는 그러한 상태 데이터를 수신하여 종료 처리가 실행될 수 없음을 알게된다.
카드(1)가 스위치 명령을 지원하지 않는다면, 응답과 상태 데이터를 반송하지 않는다. 그러므로, 호스트 장치(2)는 종료 처리가 실행될 수 없음을 알 수 있다. 호스트 장치는 카드(1)에 의한 종료 처리의 지원을 알기 위해 카드(1)의 버젼 정보를 검사할 수 있다.
카드(1)가 다양한 스위치 동장 모드를 지원한다면, 호스트 장치(2)는 설정 모드에 있는 스위치 명령을 발행하여 카드(1)가 취해야 할 동작 모드를 알려준다.
대안적으로, 호스트 장치(2)는 카드(1)가 종료 처리를 지원하는지 아닌지 여 부를 판정하기 위해 초기화 명령을 이용할 수 있다. 도 8은 제1 실시예에 따른 초기화 명령의 내용중 일부를 보여주고 있다. 도 8에 도시된 바와 같이, 초기화 명령은 명령부 CM, 종료 처리 식별부 TP, 비지 통지부 BS, 및 예를 들어 사이클릭 리던던시 체크(CRC)를 포함할 수 있는 에러 검출 코드부를 포함하고 있다. 명령부는 명령을 식별하기 위한 인덱스를 포함하고 있다.
호스트 장치(2)는 본 발명에 따라서 호스트 장치(2)가 종료 처리를 지원함을 나타내기 위해 종료 처리 식별부 TP가 설정되어 있는(예를 들어 "1"로 설정) 초기화 명령을 갖는 카드를 제공한다.
초기화 명령을 수신하면 카드(1)는 응답을 호스트 장치(2)에 반송한다. 이 응답은 명령과 동일한 포맷을 가지고 있다. 카드(1)가 종료 처리를 지원하면, 카드(1)는 종료 처리 식별부 TP에서 종료 처리를 지원함을 알려주는 응답을 반송하는데, 이 응답의 종료 처리 식별부 TP는 명령과 동일한 비트를 가지고 있다. 호스트 장치(2)는 이 응답을 수신하여 카드(1)과 종료 처리를 취할 수 있음을 알게된다.
카드(1)가 종료 처리의 지원 또는 비지원을 판정하는데 이용되는 명령을 인식하나 이 처리를 지원하지 않는다면, 카드(1)가 종료 처리를 지원하지 못함을 알려주기 위해 종료 처리 식별부가 (예를 들어 "0"으로) 설정되어 있는 응답을 반송한다.
호스트 장치(2)는 단계 S(32)에서 카드(1)가 종료 처리를 지원하는지 여부를 판정한 후에 필요한 횟수 만큼 카드(1)에 데이터를 기입하거나 또는 카드(1)로부터 데이터를 판독한다(단계 S33, S34).
(종료 동작)
호스트 장치(2)는 예를 들어 호스트 장치(2)의 파워-오프에 응답해서 이하 설명되는 종료 처리를 취한다. 카드(1)가 종료 처리를 지원하지 않으면, 호스트 장치(2)는 호스트 장치(2)로부터 카드(1)로의 액세스를 정지하기 위해 종래의 방식으로 카드(1)에 전원을 공급하는 것을 중단한다.
반대로, 카드(1)가 종료 처리를 지원한다면, 호스트 장치(2)와 카드(1)는 도 9에 도시되어 있는 종료 처리를 실행한다. 도 9는 제1 실시예에 따라서 카드(1)와 호스트 장치(2)가 취하는 종료 시퀀스를 보여주는 흐름도이다. 도 10은 종료 처리시의 타이밍 차트이다.
도 9 및 도 10에 도시된 바와 같이, 호스트 장치(2)는 명령 라인 CMD를 통해 카드(1)로 기능 정지 명령을 발행한다(단계 S1). 기능 정지 명령은 앞서 언급한 스위치 명령일수 있거나 새로 정의된 명령일 수 있다. 스위치 명령을 이용할 때, 기능 정지 명령은 도 11에 도시된 바와 같이 최소한 명령부 CM 및 세이브 지시부 SS를 가지고 있다. 에러 검출 코드부 ED가 제공될 수 있다. 새로 정의된 명령을 이용할 때, 명령부 CM 그 자체는 이 명령이 기능 정지 명령임을 나타내므로, 세이브 지시부 SS는 필요하지 않다. 세이브 지시부 SS는, 적어도 카드(1)가, 예를 들어, 시스템 데이터를 세이브한 후에 카드(1)가 전원 공급 중단의 준비가 되어 있는 파워-오프 준비 상태로 들어간다는 것을 나타내는 비트 패턴(예를 들어 "1")을 취할 수 있다. 더욱이, 세이브 지시부 SS는 시스템 데이터를 세이브하지 않고 카드(1)가 파워-오프 준비 상태로 들어감을 나타내는 비트 패턴(예를 들어 "0")을 가 질 수도 있다.
카드(1)는 기능 정지 명령을 수신한다(단계 S2). 이 명령에 응답해서, 카드(1)는 명령 라인 CMD로 응답을 반송하고, 카드(1)가 종료 처리를 실행하는 비지 상태임을 나타내는 신호(예를 들어 "0")를 호스트 장치(2)로 전송하기 시작한다(단계 S3).
전원 공급의 개시 후에 카드(1)의 상태가 변경되었는지에 대한 판정이 실행된다(단계 S4). 예를 들어, 데이터가 카드(1)에 기입되어 있거나, 록/언록 기능이 변경되었거나, 프로그램가능 CSD 레지스터가 다른 상태로 설정되어 있다면, 카드(1)의 상태는 변경된 것으로 간주된다.
카드(1)의 상태가 변경 되었을 때, 카드(1)는 종료 처리를 실행한다(단계 S5). 종료 처리는 다양한 처리를 포함할 수 있으며 RAM(25)에 저장된 시스템 데이터를 NAND형 플래시 메모리(11)에 세이브하는 것일 수 있다. 시스템 데이터는 예를 들어 관리 데이터 영역(31)에 저장될 수 있다. 대안으로, 시스템 데이터는 NAND형 플래시 메모리(11)와는 별개로 제공된 비휘발성 메모리에 저장될 수 있다. 시스템 데이터의 전부 또는 일부를 세이브할 수 있다
시스템 데이터의 예로 어드레스 변환 테이블 및 할당(ASSIGN) 테이블을 포함한다. 어드레스 변환 테이블은 논리적 어드레스를 NAND형 플래시 메모리(11)용의 물리적 어드레스로 변환하는데 이용한다. 할당 테이블은 데이터를 저장하는데 이용된 블록들(논리적 블록들이 할당되어 있는 블록들)과 데이터를 저장하는데 이용되지 않은 블록들(논리적 블록들이 할당되어 있지 않은 블록들)을 구별하는데 이용 된다.
종료 동작은 다음과 같은 절차들을 포함할 수 있다. 카드는 기능 정지 명령이 정의되어 있지 않으면 호스트 장치로부터 전원 공급이 중단된 때를 알 수 없다. 그러므로, 카드는 가능한 갑작스런 파워-오프에 대비하기 위해 호스트 장치(2)가 기입하도록 요구하는 전체 데이터를 NAND형 플래시 메모리(11)에 기입해야만 한다.
반대로, 기능 정지 명령은 호스트 장치(2)로부터의 전원 공급이 중단될 것이라는 사실을 카드(1)가 미리 알 수 있게 해준다. 도 12에 도시된 바와 같이, 이러한 장점으로 인해 호스트 장치(2)가 기입할 것을 요청한 데이터 부분만을 카드(1)가 NAND형 풀래시 메모리(11)에 기입할 수 있고(단계 S33A), 호스트 장치(2)에 의해 액세스되지 않는 나머지 데이터 부분은 다음 타이밍에 기입된다(단계 S33B). 이러한 방법을 취하면, 나머지 데이터 부분은 예를 들어 RAM(25) 또는 NAND형 플래시 메모리(11) 내의 캐시 영역(임시 기입 영역)에 저장할 수 있다. 이러한 기입 방법은 카드(1)가 전체 데이터를 기입하는 시간 보다 짧은 시간에 하나의 기입 명령에 응답하여 데이터를 기입할 수 있게 해 준다.
기입되어야 할 나머지 데이터 부분을 기입하는 것은 카드(1)로의 전원 공급 중단 전에 완료 되어야만 한다. 그러므로, 종료 처리의 예는 나머지 데이터 부분을 NAND형 플래시 메모리(11)에 기입하는 것을 포함한다.
여기서 주목해야 할 것은 호스트 장치는 카드(1)가 종료 처리를 지원 한다는 사실을 안 후에 또는 카드(1)가 스스로 종료 처리를 실행해야 한다고 결정한 후에 데이터 전체 또는 데이터 일부를 카드(1)로 하여금 기입하도록 지시할 수 있다.
이후, 도 9에 도시된 바와 같이, 카드(1)는 종료 처리가 완료되었음을 지시하는 비트 패턴(예를 들어 "1")을 스스로 설정한다(단계 S6). 비트 패턴(플래그)은 도 3에 도시된 바와 같이 NAND형 플래시 메모리(11) 내의 영역(정상 종료 표시 플래그 35), 예를 들어, 관리 데이터 영역(31) 내에 저장될 수 있다.
이후, 일단 종료 처리가 완료되면, 카드(1)는 비지 상태가 클리어되었음을 지시하는 신호를 호스트 장치(2)로 전송한다(단계 S7). 이때 호스트 장치(2)는 비지 상태가 클리어되었음을 알게 된다.
비지 상태의 클리어에 이어서 카드(1)는 저전력 모드로 들어간다(단계 S8). 저전력 모드는 정상 상태 보다 카드의 전력 소비를 낮추어 준다. 그러므로 초기화 처리로 들어가는데 요구되는 부분을 제외하고는 전력 공급이 차단된다. 그래서 카드(1)가 저전력 모드로 들어가는 것이 정상적으로 완료된다.
저전력 모드는 예를 들어 이하 설명되는 2가지 방법에서와 같이 클럭 신호의 공급을 제한하여 실현할 수 있다. 첫번째 방법에서, 카드(1) 내의 클럭 회로는 위상-고정 루프(PLL) 및 오실레이터를 포함하고 있으며 오실레이터는 정지되어 있다. 이 경우에, 오실레이터에 의한 전력 소비가 감소된다. 더구나, 예를 들어 PLL 회로는 클럭 회로의 발진 주파수가 전원 공급 시작후 짧은 시간내에 안정화 될 수 있도록 초기 주파수 값을 저장하고 있다.
두번째 방법에서, 호스트 장치(2)에 의해 제공된 클럭은 정지된다. 카드(1)가 동작 중에 있는 동안 호스트 장치(2)는 클럭 신호를 카드(1)의 앞단에 위치한 다수의 플립-플롭에 공급하다. 카드(1)에 의한 전력 소비는 예를 들어 명령 디코 드 회로에 위치한 플립-플롭을 제외한 플립-플롭에 클럭 신호의 공급을 중단함으로써 감소될 수 있다.
파워-오프 준비 상태(불활성 상태)로 전환된 후에, 카드(1)는 초기화가 다시 개시될 때 까지 판독/기입 명령을 포함한 어떤 명령도 억셉트하지 않는다. 이로 인해 카드(1)로의 전원 공급이 중단되기 전에 저장된 시스템 데이터가 변경되지 않게 된다.
비지 상태의 클리어에 응답해서, 호스트 장치(2)는 카드(1)로의 전원 공급을 중단한다(단계 S9). 비지 상태의 클리어 후, 카드(1)는 앞서 설명한 바와 같이 저전력 모드로 전환된다. 이는 이하 설명되는 장점을 갖는다. 일반적으로, 카드(1)로의 전력 공급은 비지 상태가 클리어된 후 즉시 중단된다. 그러나 호스트 장치(2)로부터의 전원 공급 차단은 어떤 이유로 실패할 수 있다. 이 경우, 호스트 장치(2)에 의한 전력 소비는 무익한 전원이 카드(1)에 공급되지 않게 함으로써 감소시킬 수 있다.
호스트 장치는 타임-아웃 제어를 카드(1)의 비지 상태에 제공할 수 있다. 호스트 장치(2)는, 예를 들어, 비지 상태가 설정된 타임-아웃 기간 보다 길게 계속되면 카드(1)에 전력을 공급하는 것을 중단한다. 이 경우에 정상 종료 표시 플래그(35)는 종료 처리가 완료되지 않았음을 나타내는 비트 패턴(예를 들어 "0")으로 설정된다.
카드(1)의 상태가 파워-온 후에 변경되지 않았고 최종 파워-오프시에 종료 처리가 완료되었을 때에는 종료 처리가 필요없다. 그러므로, 정상 종료 표시 플래 그(35)가 단계 S10에서 설정되면 단계 S7가 뒤 따른다.
(초기화 처리)
이제 도 13을 참조하여 초기화 명령 및 이에 대한 응답에 대해 설명하기로 한다. 도 13은 명령 및 응답이 동일한 포맷을 가지고 있을 때의 초기화 명령 및 응답의 내용중 일부를 보여주고 있다.
도 13에 도시된 바와 같이, 초기화 명령은 적어도 명령부 CM 및 비지 통지부 BS를 포함하고 있다. 초기화 명령은 초기화 방법 표시부 FI를 가지고 있지 않다. 에러 검출 코드부 ED가 제공될 수 있다.
응답에 있어서, 초기화 방법 표시부 FI은, 필수적이지는 않지만, 카드(1)가 어느 초기화 방법으로 초기화를 실행해야 하는지를 보여준다. 비지 통지부 BS는 카드(1)가 초기화되고 있음을 나타내는 비트 패턴(예를 들어 비트 패턴 "1") 또는 초기화가 완료되었음을 나타내는 비트 패턴(예를 들어 비트 패턴 "0")으로 구성된다. 초기화 방법 표시부 FI는 비지 상태가 클리어될 때까지는 유효하지 않다.
이하 도 14를 참조하여 카드의 초기화 동안에 카드에 의해 실행되는 처리에 관해서 설명한다. 도 14는 초기화 동안 제1 실시예에 따른 카드(1)에 의해 실행되는 처리를 보여주는 흐름도이다. 도 14에 도시된 바와 같이, 카드(1)는 초기화 명령을 수신하고(단계 S21) 나서 초기화 명령에 대한 응답을 반송(return)한다. 응답에 있어서 비지 통지부 BS는 비지 상태를 나타내는 비트 패턴을 가지고 있다(단계 S22). 계속해서, 호스트 장치(2)는, 초기화 처리가 비지 상태의 클리어에 의해 완료되었음을 카드(1)가 호스트 장치(2)에게 통지할 때까지 초기화 명령을 발행하 는 것을 계속한다. 카드(1)는 제1 초기화 명령의 수신에 응답해서 이하 설명되는 초기화 처리를 개시한다. 두번째 및 그 이후의 초기화 명령의 경우 비지 통지부 BS가 비지 상태를 나타내는 비트 패턴을 가지고 있다는 동일한 응답이 간단히 반송된다.
단계 S23에서, 카드(1)는 내부에 있는 정상 종료 표시 플래그(35)를 검사한다. 최종 종료 처리가 실패하였을 때 정상 종료 표시 플래그(35)가 클리어된다. 이후, 카드(1)는 완전한 초기화를 실행한다. 이는 단계 S24에서 실행된다. 최종 종료 처리가 완전히 끝났을때, 정상 종료 표시 플래그(35)가 설정된다. 이후 카드(1)는 고속 초기화를 실행한다. 즉, 단계 S27가 실행된다. 단계 S24의 완전한 초기화는 종래의 초기화이고 메모리 데이터의 에러 체크와 시스템 데이터의 세이빙을 포함하고 있다.
완전한 초기화에 있어서, 카드(1)는 NAND형 플래시 메모리에 저장된 메모리 데이터 내에 임의 에러가 있는지 여부를 체크한다. 메모리 데이터는 예를 들어 메모리 데이터의 기입 동안에 카드(1)로의 최종 전력 공급이 부적절하게 중단된 경우 손상을 입게 된다. 메모리 데이터가 손상을 입으면 이 데이터는 복원된다. 에러 체크 처리와 에러 교정 처리는 카드(1) 내의 NAND형 플래시 메모리(11)의 전체 영역에 대해서 실행되야 하므로 긴 시간을 요한다. 이 시간은 메모리의 용량에 비례해서 증가한다.
이후, 카드(1)은 시스템 데이터를 생성하여 RAM에 세이브한다(단계 S25).
단계 S27의 고속 초기화는 완전한 초기화로부터 몇몇 처리를 생략하거나 또 는 완전한 처리와는 다른 처리를 취함으로써 완전한 초기화 보다 빠르게 완료된다. 고속 초기화의 예로서 단계 S27에서는 카드(1)가 마지막 종료 처리 동안 NAND형 플래시 메모리에 저장된 시스템 데이터를 판독하여 이 데이터를 RAM에 로드한다. 저장된 시스템 데이터가 전체 시스템 데이터의 일부이면 이들은 RAM에 저장되고 나머지 부분은 다시 생성된다. 그 결과로 얻은 시스템 데이터는 후속해서 이용된다. 고속 초기화에 있어서는, 완전한 초기화 동안 실행되는 메모리 데이터 내의 에러 체크와 시스템 데이터의 생성은 생략된다.
시스템 데이터가 판독된 후에, MPU(23)는 초기화 방법 표시부 패턴 레지스터(36) 내의 어느 초기화 방법이 취해졌는지를 나타내는 비트 패턴을 설정한다(단계 S29). 그리고 나서 카드(1)는 비지 통지부 패턴 레지스터(37) 내에서 비지 상태가 클리어되었음을 나타내는 비트 패턴을 설정한다(단계 S30).
차기 초기화 명령을 수신할 때, 카드(1)는 응답으로 레지스터(36 및 37)에 설정된 이들 비트 패턴을 초기화 방법 표시부 FI 및 비지 통지부 BS를 이용하여 호스트 장치(2)에게 통지해 준다. 호스트 장치(2)는 이 응답을 수신하면 초기화 명령의 발행을 중단한다. 이런식으로 초기화 처리가 완료돤다.
본 발명의 제1 실시예에 따르면, 카드(1)는, 전원 공급을 중단한다는 것을 호스트 장치가 미리 알 수 있고, 그것을 준비하는 종료 처리를 실행할 수 있다. 종료 처리가 정상적으로 완료되면, 고속 초기화가 실행되어 초기화가 빠르게 종료된다.
그래서, 메모리 용량의 증가에 따라 단순히 완전한 초기화 방법을 향상시키 는 것으로는 초기화 시간 감소를 용이하게 성취할 수 없지만 앞서 설명한 방식으로 초기화 시간을 감소시킬 수 있다. 이는 카드 제어기(12)의 설계에 필요한 요구조건을 경감시켜 준다.
본 발명은 특히 카드(1)가 삽입되어 있는 디지탈 카메라, 무비 카메라 등과 같은 호스트 장치(2)의 초기화 시간을 줄여줄 수 있다. 이는 파워-온 직후에 즉시 포토그래핑을 할 수 있게 해주는데, 이는 실질적으로 매우 효과적인 것이다.
데이터가 NAND형 플래시 메모리(11)에 기입되는 때와 같은 상태로 카드(1)가 변환되면 정상 종료 표시 플래그(35)는 클리어된다. 이는 카드 상태가 동일하게 유지되는 한 종료 처리를 생략할 수 있게 해준다. 정상 종료 표시 플래그(35)의 클리어는 초기화가 완료되는 때에 실행될 수 있다. 이 방법을 취한 경우 종료 처리는 카드 상태가 동일하게 유지될 지라도 카드(1)가 기능 정지 명령을 수신할 때마다 실행되어야만 한다.
(제2 실시예)
제1 실시예에서는 RAM(25)이 비휘발성 메모리이다. 반대로, 제2 실시예에서는 RAM(25)은 비휘발성 자기 랜덤 액세스 메모리(MRAM) 또는 강유전성 랜덤 액세스 메모리(FeRAM)이다. 이 경우에, 시스템 데이터가 세이브되는 메모리 및 정상 종료 표시 플래그(35)가 제공되는 영역은 제1 실시예와는 다르다. 몇개의 처리 또한 제1 실시예에서 사용되는 것과는 다르다. 이러한 차이점은 이하 설명하기로 한다.
도 15는 본 발명의 제2 실시예에 따른 카드내의 하드웨어 구성을 보여주는 블록도이다. 도 15에서, MRAM 또는 FeRAM과 같은 비휘발성 RAM(41)은 제1 실시예 에서 이용된 RAM(25) 대신에 제공된다. 정상 종료 표시 플래그(35)는 RAM(41) 또는 NAND형 플래시 메모리(11)에 제공된다(이 도면에서, 정상 종료 표시 플래그(35)는 편의상 RAM(41) 및 NAND형 플래시 메모리(11) 양측에 도시되어 있다).
본 실시예에서, 카드(1)의 초기화 동안에 생성된 모든 시스템 데이터는 RAM(41)에 저장된다. 제1 실시예와 비교해 보면 MRAM 및 FeRAM은 비휘발성이며 고속으로 동작할 수 있기 때문에, 카드(1)가 동작되는 동안 시스템 데이터가 SRAM으로 이동할 필요가 없다. 그러므로, 기능 정지 명령 수신시 카드(1)에 의해 실행되는 처리에 있어서(도 9), 단계 S4의 처리가 요구되지 않는다. 더욱이, 초기화 동안 카드에 의해 실행되는 처리에 있어서도(도 14) 단계 S27의 처리가 요구되지 않는다. 본 발명에 따른 처리의 나머지 부분은 제1 실시예에 따른 처리와 동일하다.
본 발명의 제2 실시예는 제1 실시예의 것과 동일한 효과를 가지고 있다.
(제3 실시예)
도 16은 제3 실시예에 따른 카드내의 하드웨어의 구성을 보여주는 블록도이다. 도 16에 도시된 바와 같이, 비휘발성 RAM(41)은 제1 실시예에 따른 RAM(25)에 부가되서 제공된다. 정상 종료 표시 플래그(35)는 비휘발성 RAM(41) 또는 NAND형 플래시 메모리(11)에 제공된다(이 도면에서 정상 종료 표시 플래그(35)는 편의상 비휘발성 RAM(41) 및 NAND형 플래시 메모리(11)에 도시되어 있다).
본 발명에 따르면, 카드(1)의 초기화 동안에 생성된 시스템 데이터의 일부는 비휘발성 RAM(41)에 저장된다. 시스템 데이터의 나머지 부분은 NAND형 플래시 메모리(11)에 저장된다. RAM(41)이 비휘발성이고 고속으로 동작할 수 있으므로, 비 휘발성 RAM(41)에 저장될 시스템 데이터의 부분은 RAM(25)으로 이동되지 않고 비휘발성 RAM(41)에서 동작한다. 한편, NAND형 플래시 메모리(11)에 저장될 시스템 데이터의 부분은 RAM(25)으로 이동되고 카드(1)가 동작되는 동안 RAM(25) 내에 유지된다. 이 시스템 데이터의 부분은 제1 실시예의 경우와 같이 NAND형 플래시 메모리(11)로 이동되거나, 또는 카드(1)로 전원 전압의 공급이 중단되는 때에 비휘발성 RAM(41)으로 이동된다. 이 데이터는 초기화시에 다른 데이터를 이용하여 형성하기가 용이하므로 세이브할 필요없이 버릴 수 있다.
기능 정지 명령의 수신시 카드(1)가 실행하는 처리에 있어서(도 9), 단계 S4의 처리는 RAM(25)에 상주하는 시스템 데이터의 부분을 NAND형 플래시 메모리(11) 또는 비휘발성 RAM(41)에 세이브하는 동작에 대응한다. 더욱이, 초기화 동안 카드(1)가 실행하는 처리에 있어서(도 14), 단계 S27의 처리는 NAND형 플래시 메모리(11)에 상주하는 처리된 또는 처리되지 않은 시스템 데이터의 부분을 판독해서 RAM(25)에 로드하는 동작에 대응한다. 이 처리의 나머지 부분은 제1 실시예의 것과 동일하다.
본 발명의 제3 실시예는 제1 실시예의 것들과 동일한 효과를 발휘한다.
본 기술 분야에서 숙련된 자이면 본 명세서로부터 부가적인 장점이나 수정을 손쉽게 이끌어 낼 수 있을 것이다. 그러므로 넓은 의미에서 본 발명은 여기에 도시되고 설명된 특정한 세부 사항 및 각 실시예들에 제한되지 않는다. 따라서, 첨부된 특허청구범위에 의해 정의되는 발명 개념과 이의 균등개념의 정신이나 범위를 벗어나지 않고도 다양한 수정을 기할 수 있을 것이다.

Claims (35)

  1. 삭제
  2. 삭제
  3. 비휘발성 반도체 메모리를 갖고, 호스트 장치 내로 삽입되며, 상기 호스트 장치로부터의 전원 공급 중단에 대비한 상태로 들어가는 종료 처리를 지원하는 카드로서, 상기 카드가 상기 종료 처리를 지원하는지 여부에 대한 정보를 전송하도록 지시하는 체크 명령을 수신할 경우, 상기 카드는 상기 종료 처리를 지원한다는 것을 보여주는 응답을 전송하고,
    상기 카드는 상기 호스트 장치로부터의 기능 중단 명령에 응답해서 상기 종료 처리를 실행하며,
    상기 카드는 상기 종료 처리의 완료 후에 상기 종료 처리가 완료되었음을 나타내는 정보를 상기 비휘발성 반도체 메모리에 기입하는 카드.
  4. 삭제
  5. 제3항에 있어서, 상기 종료 처리는 휘발성 반도체 메모리에 저장된 데이터를 상기 비휘발성 반도체 메모리에 기입하는 것을 포함하는 카드.
  6. 삭제
  7. 제3항에 있어서, 상기 카드는, 가장 최근의 초기화의 완료 이래로 상기 카드의 상태가 변경되었을 때에는 상기 종료 처리가 완료되지 않았음을 나타내도록 상기 정보를 변경하는 카드.
  8. 제3항에 있어서, 상기 카드에는 초기화를 실행하도록 지시하는 초기화 명령이 제공되며,
    상기 정보가 상기 종료 처리가 완료되지 않았음을 나타낼 때에는 제1 초기화 방법을 이용하여 초기화를 실행하고,
    상기 비휘발성 반도체 메모리가 상기 종료 처리가 완료되었다는 것을 나타낼 때에는, 상기 제1 초기화 방법보다 빠르게 완료되는 제2 초기화 방법을 이용하여 초기화를 실행하는 카드.
  9. 제8항에 있어서, 상기 제2 초기화 방법은 상기 제1 초기화 방법의 일부가 생 략된 방법을 포함하는 카드.
  10. 제9항에 있어서, 상기 생략된 일부는, 상기 비휘발성 반도체 메모리 내에 저장된 데이터의 에러를 체크하는 것과, 이 에러를 복원하는 것과, 기입 데이터의 논리적 어드레스와 이 기입 데이터를 저장하는 상기 비휘발성 메모리의 물리적 어드레스 간의 관계를 보여주는 변환 테이블을 구성하는 것 중 적어도 하나를 포함하는 카드.
  11. 삭제
  12. 삭제
  13. 비휘발성 반도체 메모리를 갖고, 호스트 장치 내로 삽입되는 카드로서, 상기 카드가 종료 처리를 지원하는지 여부에 대한 정보를 전송하도록 지시하는 체크 명령을 수신할 경우, 상기 카드가 상기 호스트 장치로부터의 전원 공급 중단에 대비한 상태로 들어간다는 것을 보여주는 응답을 전송하고,
    상기 카드는 상기 호스트 장치로부터의 기능 중단 명령에 응답해서 상기 종료 처리를 실행하며,
    상기 카드는 상기 종료 처리의 완료 후에 상기 종료 처리가 완료되었음을 나타내는 정보를 상기 비휘발성 반도체 메모리에 기입하는 카드.
  14. 삭제
  15. 제13항에 있어서, 상기 종료 처리는 휘발성 반도체 메모리에 저장된 데이터를 상기 비휘발성 반도체 메모리에 기입하는 것을 포함하는 카드.
  16. 삭제
  17. 제13항에 있어서, 상기 카드는, 가장 최근의 초기화의 완료 이래로 상기 카드의 상태가 변경되었을 때에는 상기 종료 처리가 완료되지 않았음을 나타내도록 상기 정보를 변경하는 카드.
  18. 제13항에 있어서, 상기 카드에는 초기화를 실행하도록 지시하는 초기화 명령이 제공되며,
    상기 정보가 상기 종료 처리가 완료되지 않았음을 나타낼 때에는 제1 초기화 방법을 이용하여 초기화를 실행하고,
    상기 비휘발성 반도체 메모리가 상기 종료 처리가 완료되었다는 것을 나타낼 때에는, 상기 제1 초기화 방법보다 빠르게 완료되는 제2 초기화 방법을 이용하여 초기화를 실행하는 카드.
  19. 제18항에 있어서, 상기 제2 초기화 방법은 상기 제1 초기화 방법의 일부가 생략된 방법을 포함하는 카드.
  20. 제19항에 있어서, 상기 생략된 일부는, 상기 비휘발성 반도체 메모리 내에 저장된 데이터의 에러를 체크하는 것과, 이 에러를 복원하는 것과, 기입 데이터의 논리적 어드레스와 이 기입 데이터를 저장하는 상기 비휘발성 메모리의 물리적 어드레스 간의 관계를 보여주는 변환 테이블을 구성하는 것 중 적어도 하나를 포함하는 카드.
  21. 비휘발성 반도체 메모리를 갖고, 호스트 장치 내로 삽입되며, 상기 호스트 장치로부터의 전원 공급 중단에 대비한 상태로 들어가는 종료 처리를 지원하는 저장 디바이스로서, 상기 저장 디바이스가 상기 종료 처리를 지원하는지 여부에 대한 정보를 전송하도록 지시하는 체크 명령을 수신할 경우, 상기 저장 디바이스는 상기 종료 처리를 지원한다는 것을 보여주는 응답을 전송하고,
    상기 저장 디바이스는 상기 호스트 장치로부터의 기능 중단 명령에 응답해서 상기 종료 처리를 실행하며,
    상기 저장 디바이스는 상기 종료 처리의 완료 후에 상기 종료 처리가 완료되었음을 나타내는 정보를 상기 비휘발성 반도체 메모리에 기입하는 저장 디바이스.
  22. 제21항에 있어서, 상기 종료 처리는 휘발성 반도체 메모리에 저장된 데이터를 상기 비휘발성 반도체 메모리에 기입하는 것을 포함하는 저장 디바이스.
  23. 제21항에 있어서, 상기 저장 디바이스는, 가장 최근의 초기화의 완료 이래로 상기 저장 디바이스의 상태가 변경되었을 때에는 상기 종료 처리가 완료되지 않았음을 나타내도록 상기 정보를 변경하는 저장 디바이스.
  24. 제21항에 있어서, 상기 저장 디바이스에는 초기화를 실행하도록 지시하는 초기화 명령이 제공되며,
    상기 정보가 상기 종료 처리가 완료되지 않았음을 나타낼 때에는 제1 초기화 방법을 이용하여 초기화를 실행하고,
    상기 비휘발성 반도체 메모리가 상기 종료 처리가 완료되었다는 것을 나타낼 때에는, 상기 제1 초기화 방법보다 빠르게 완료되는 제2 초기화 방법을 이용하여 초기화를 실행하는 저장 디바이스.
  25. 제24항에 있어서, 상기 제2 초기화 방법은 상기 제1 초기화 방법의 일부가 생략된 방법을 포함하는 저장 디바이스.
  26. 제25항에 있어서, 상기 생략된 일부는, 상기 비휘발성 반도체 메모리 내에 저장된 데이터의 에러를 체크하는 것과, 이 에러를 복원하는 것과, 기입 데이터의 논리적 어드레스와 이 기입 데이터를 저장하는 상기 비휘발성 메모리의 물리적 어드레스 간의 관계를 보여주는 변환 테이블을 구성하는 것 중 적어도 하나를 포함하는 저장 디바이스.
  27. 비휘발성 반도체 메모리를 갖고, 호스트 장치 내로 삽입되는 저장 디바이스로서, 상기 저장 디바이스가 종료 처리를 지원하는지 여부에 대한 정보를 전송하도록 지시하는 체크 명령을 수신할 경우, 상기 저장 디바이스가 상기 호스트 장치로부터의 전원 공급 중단에 대비한 상태로 들어간다는 것을 보여주는 응답을 전송하고,
    상기 저장 디바이스는 상기 호스트 장치로부터의 기능 중단 명령에 응답해서 상기 종료 처리를 실행하며,
    상기 저장 디바이스는 상기 종료 처리의 완료 후에 상기 종료 처리가 완료되었음을 나타내는 정보를 상기 비휘발성 반도체 메모리에 기입하는 저장 디바이스.
  28. 제27항에 있어서, 상기 종료 처리는 휘발성 반도체 메모리에 저장된 데이터를 상기 비휘발성 반도체 메모리에 기입하는 것을 포함하는 저장 디바이스.
  29. 제27항에 있어서, 상기 저장 디바이스는, 가장 최근의 초기화의 완료 이래로 상기 저장 디바이스의 상태가 변경되었을 때에는 상기 종료 처리가 완료되지 않았음을 나타내도록 상기 정보를 변경하는 저장 디바이스.
  30. 제27항에 있어서, 상기 저장 디바이스에는 초기화를 실행하도록 지시하는 초기화 명령이 제공되며,
    상기 정보가 상기 종료 처리가 완료되지 않았음을 나타낼 때에는 제1 초기화 방법을 이용하여 초기화를 실행하고,
    상기 비휘발성 반도체 메모리가 상기 종료 처리가 완료되었다는 것을 나타낼 때에는, 상기 제1 초기화 방법보다 빠르게 완료되는 제2 초기화 방법을 이용하여 초기화를 실행하는 저장 디바이스.
  31. 제30항에 있어서, 상기 제2 초기화 방법은 상기 제1 초기화 방법의 일부가 생략된 방법을 포함하는 저장 디바이스.
  32. 제31항에 있어서, 상기 생략된 일부는, 상기 비휘발성 반도체 메모리 내에 저장된 데이터의 에러를 체크하는 것과, 이 에러를 복원하는 것과, 기입 데이터의 논리적 어드레스와 이 기입 데이터를 저장하는 상기 비휘발성 메모리의 물리적 어드레스 간의 관계를 보여주는 변환 테이블을 구성하는 것 중 적어도 하나를 포함하는 저장 디바이스.
  33. 메모리 시스템의 제어 방법으로서,
    호스트 장치로부터 저장 디바이스로 기능 중단 명령을 발행하는 단계;
    상기 기능 중단 명령에 응답해서 상기 저장 디바이스로부터, 상기 저장 디바이스가 종료 처리를 실행하는 비지(busy) 상태임을 나타내는 신호를 상기 호스트 장치로 전송하기 시작하는 단계;
    상기 저장 디바이스에 의한 상기 종료 처리를 실행하는 단계;
    상기 종료 처리가 상기 저장 디바이스에 의해 정상적으로 수행되었음을 나타내는 정보를 설정하는 단계;
    상기 종료 처리가 완료되면, 비지 상태가 클리어되었음을 나타내는 신호를 상기 저장 디바이스로부터 상기 호스트 장치로 전송하는 단계; 및
    상기 비지 상태의 클리어에 응답해서, 상기 호스트 장치에 의한 상기 저장 디바이스로의 전원 공급을 중단하는 단계
    를 포함하는 메모리 시스템의 제어 방법.
  34. 제33항에 있어서,
    상기 호스트 장치로 상기 비지 상태를 전송한 후에, 상기 저장 디바이스의 상태가 변경되었는지에 대해 판정하는 단계;
    상기 저장 디바이스의 상태가 변경되었을 때, 상기 저장 디바이스에 의한 상기 종료 처리를 실행하는 단계로 돌아가는 단계;
    상기 저장 디바이스의 상태가 변경되지 않았을 때, 상기 종료 처리가 정상적으로 수행되었는지를 나타내는 정보가 설정되었는지에 대해 판정하는 단계;
    상기 정보가 설정되면, 비지 상태가 클리어되었음을 나타내는 신호를 상기 호스트 장치로 전송하는 단계로 돌아가는 단계; 및
    상기 정보가 설정되지 않으면, 상기 저장 디바이스에 의한 상기 종료 처리를 실행하는 단계로 돌아가는 단계
    를 더 포함하는 메모리 시스템의 제어 방법.
  35. 제34항에 있어서, 상기 저장 디바이스의 상태가 변경되는 것은, 데이터가 기입되는 경우, 상기 저장 디바이스가 록킹(locking) 기능과 언록킹(unlocking) 기능 간에서 전환되는 경우, 및 프로그램가능한 카드 명세 데이터(CSD) 레지스터의 설정이 변하는 경우 중의 하나인 메모리 시스템의 제어 방법.
KR1020067016034A 2004-12-27 2005-12-26 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법 KR100871184B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00378300 2004-12-27
JP2004378300 2004-12-27
JP2005367632A JP4817836B2 (ja) 2004-12-27 2005-12-21 カードおよびホスト機器
JPJP-P-2005-00367632 2005-12-21

Publications (2)

Publication Number Publication Date
KR20060126764A KR20060126764A (ko) 2006-12-08
KR100871184B1 true KR100871184B1 (ko) 2008-12-01

Family

ID=36615013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016034A KR100871184B1 (ko) 2004-12-27 2005-12-26 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법

Country Status (6)

Country Link
US (11) US8423679B2 (ko)
JP (1) JP4817836B2 (ko)
KR (1) KR100871184B1 (ko)
CN (2) CN101655775B (ko)
TW (1) TWI305325B (ko)
WO (1) WO2006070906A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317170A (ja) * 2006-04-28 2007-12-06 Renesas Technology Corp Ｉｃモジュールおよび携帯電話
JP4970078B2 (ja) * 2007-02-21 2012-07-04 株式会社東芝 不揮発性メモリシステム
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
JP5095241B2 (ja) * 2007-03-07 2012-12-12 アルパイン株式会社 データ処理装置及びプログラム起動方法
US7668977B2 (en) 2007-09-12 2010-02-23 Infineon Technologies Austria Ag Method for exchanging information between devices connected via a communication link
KR101476112B1 (ko) 2009-12-17 2014-12-23 가부시끼가이샤 도시바 호스트 컨트롤러 및 반도체 디바이스
JP5976608B2 (ja) 2012-10-30 2016-08-23 株式会社東芝 メモリデバイス
US9137335B2 (en) * 2013-08-19 2015-09-15 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods
JPWO2015064349A1 (ja) * 2013-10-29 2017-03-09 日立オートモティブシステムズ株式会社 物理量検出装置
CN103701707B (zh) * 2013-12-03 2017-02-15 杭州华三通信技术有限公司 一种网络设备
US9600179B2 (en) * 2014-07-30 2017-03-21 Arm Limited Access suppression in a memory device
KR20160111222A (ko) * 2015-03-16 2016-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 그것을 포함하는 컴퓨팅 시스템
CN105005502B (zh) * 2015-07-15 2018-07-17 上海斐讯数据通信技术有限公司 一种通过内核结束使用sd卡进程的方法及系统
CN105307440B (zh) * 2015-12-03 2018-10-19 北京京东方多媒体科技有限公司 一种通信插口的门体结构及显示装置
KR102430983B1 (ko) * 2017-09-22 2022-08-09 삼성전자주식회사 스토리지 장치 및 그 동작 방법
US11599081B2 (en) * 2018-11-13 2023-03-07 Rockwell Automation Technologies, Inc. Method and apparatus for proxy execution and computation with an industrial controller
CN114175004B (zh) 2019-07-12 2024-04-23 松下知识产权经营株式会社 车载存储系统
JP7246032B2 (ja) 2019-07-12 2023-03-27 パナソニックＩｐマネジメント株式会社 車載セキュアストレージシステム
JP7493369B2 (ja) 2020-03-30 2024-05-31 キヤノン株式会社 通信装置、制御方法、及びプログラム
JP7450143B2 (ja) * 2020-09-25 2024-03-15 パナソニックＩｐマネジメント株式会社 スレーブ装置、ホスト装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051056A (ja) * 2000-08-04 2002-02-15 Sony Corp 通信制御方法、通信システム及び通信装置
JP2002150230A (ja) * 2000-11-15 2002-05-24 Minolta Co Ltd 情報機器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407317B2 (ja) * 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
US5440244A (en) * 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
JP2972501B2 (ja) * 1993-09-20 1999-11-08 富士通株式会社 Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御方法
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
JP3565967B2 (ja) * 1995-12-21 2004-09-15 富士通株式会社 Ｉｃカード読み取り／書き込み装置及びｉｃカードシステム
US5963255A (en) * 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、ｉｃカード、及びｉｃカードシステム
JP3821536B2 (ja) * 1997-05-16 2006-09-13 沖電気工業株式会社 不揮発性半導体ディスク装置
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
JP2001186556A (ja) * 1999-12-27 2001-07-06 Toshiba Corp 移動無線端末
JP4649009B2 (ja) * 2000-03-08 2011-03-09 株式会社東芝 カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JP2002175090A (ja) * 2000-12-07 2002-06-21 Sony Corp 再生装置および再生方法
JP4499935B2 (ja) * 2001-02-07 2010-07-14 オリンパス株式会社 電子カメラ
US6456084B1 (en) 2001-03-28 2002-09-24 Chung-Shan Institute Of Science And Technology Radiation test system
KR100555003B1 (ko) * 2001-06-04 2006-02-24 가부시끼가이샤 르네사스 테크놀로지 기억 장치
US20040145660A1 (en) * 2001-06-06 2004-07-29 Yosuke Kusaka Electronic imaging apparatus and electronic imaging system
US7418344B2 (en) * 2001-08-02 2008-08-26 Sandisk Corporation Removable computer with mass storage
JP3707410B2 (ja) * 2001-09-17 2005-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、拡張デバイスの管理方法、コンピュータプログラム
US20030097510A1 (en) * 2001-11-20 2003-05-22 Francis Joseph System-On-Chip architecture that utilizes FeRAM and re-configurable hardware
TW542378U (en) * 2002-02-08 2003-07-11 C One Technology Corp Multi-functional electronic card capable of detecting a card insertion
US7194638B1 (en) * 2002-09-27 2007-03-20 Cypress Semiconductor Corporation Device and method for managing power consumed by a USB device
JP2004192452A (ja) 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd メモリカード
JP4454947B2 (ja) * 2003-03-20 2010-04-21 キヤノン株式会社 記録装置及び該装置における電力供給の制御方法
US7305535B2 (en) * 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
JP2005135099A (ja) * 2003-10-29 2005-05-26 Canon Inc 画像入力装置および制御方法
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US7159766B2 (en) * 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
JP4515793B2 (ja) * 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法
JP4508721B2 (ja) * 2004-05-12 2010-07-21 キヤノン株式会社 携帯機器及びその制御方法
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002051056A (ja) * 2000-08-04 2002-02-15 Sony Corp 通信制御方法、通信システム及び通信装置
JP2002150230A (ja) * 2000-11-15 2002-05-24 Minolta Co Ltd 情報機器

Also Published As

Publication number Publication date
US9128635B2 (en) 2015-09-08
US20150331479A1 (en) 2015-11-19
US20220026980A1 (en) 2022-01-27
CN101655775A (zh) 2010-02-24
US20130191583A1 (en) 2013-07-25
US20130332675A1 (en) 2013-12-12
US20200333874A1 (en) 2020-10-22
US8671227B2 (en) 2014-03-11
JP4817836B2 (ja) 2011-11-16
US8812745B2 (en) 2014-08-19
US10747299B2 (en) 2020-08-18
US20060282550A1 (en) 2006-12-14
JP2006209744A (ja) 2006-08-10
US20140310460A1 (en) 2014-10-16
US10466771B2 (en) 2019-11-05
US20140149667A1 (en) 2014-05-29
US11789521B2 (en) 2023-10-17
CN101706709B (zh) 2012-12-05
US20200004318A1 (en) 2020-01-02
CN101706709A (zh) 2010-05-12
US9857866B2 (en) 2018-01-02
US8423679B2 (en) 2013-04-16
KR20060126764A (ko) 2006-12-08
WO2006070906A1 (en) 2006-07-06
TWI305325B (en) 2009-01-11
US11169594B2 (en) 2021-11-09
TW200641688A (en) 2006-12-01
CN101655775B (zh) 2012-11-07
US20180095523A1 (en) 2018-04-05
US20230418363A1 (en) 2023-12-28
US8533367B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
KR100871184B1 (ko) 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법
US7793035B2 (en) Memory system and controller
CN106445834B (zh) 管理存储器模块中的操作状态数据
JP4896450B2 (ja) 記憶装置
KR100919072B1 (ko) 카드 및 호스트 기기
RU2402804C2 (ru) Способ загрузки хостового устройства из устройства mmc/sd, хостовое устройство, загружаемое из устройства mmc/sd, и устройство mmc/sd, из которого может быть загружено хостовое устройство
US8923088B2 (en) Solid state storage device with sleep control circuit
US20100174866A1 (en) Memory device, electronic device, and host apparatus
JP2006139556A (ja) メモリカード及びそのカードコントローラ
KR100884239B1 (ko) 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
CN1918580A (zh) 卡和主机设备
JP2008123450A (ja) 記録媒体及びメモリアクセス可能な電子機器
KR20060084183A (ko) 스마트 카드와 메모리 카드간의 멀티 인터페이스 카드용리셋 제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 10