KR100832704B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100832704B1 KR100832704B1 KR1020060132234A KR20060132234A KR100832704B1 KR 100832704 B1 KR100832704 B1 KR 100832704B1 KR 1020060132234 A KR1020060132234 A KR 1020060132234A KR 20060132234 A KR20060132234 A KR 20060132234A KR 100832704 B1 KR100832704 B1 KR 100832704B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ruthenium
- via hole
- semiconductor device
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 22
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000007743 anodising Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 229910000765 intermetallic Inorganic materials 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
배리어 성능을 향상시키고 불연속적인 스텝 커버리지와 오버행을 방지할 수 있는 반도체 소자 및 그 제조 방법이 개시된다.
반도체 소자는, 반도체 기판 상에 배치되고 비아홀을 갖는 금속간절연막; 비아홀 내에 배치되고 루테늄으로 이루어진 제1 층; 제1 층 상에 배치되고 산화루테늄으로 이루어진 제2 층; 및 제2 층 상에 배치되고 구리 물질로 이루어진 금속 배선을 포함한다.
반도체 소자, 스텝 커버리지, 오버행, 보이드, 루테늄
Description
도 1a 및 조 1b는 종래의 반도체 소자의 제조 공정을 도시한 단면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 소자를 도시한 도면.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 공정을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200: 반도체 기판 210: 금속간절연막
213: 비아홀 220: 제1 층
230: 제2 층 240: 구리막
250: 금속 배선
본 발명은 반도체 소자에 관한 것으로, 특히 배리어 성능을 향상시키고 불연 속적인 스텝 커버리지와 오버행을 방지할 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자의 고집적화 및 고 성능화를 충족하기 위해 다층 구조를 갖는 금속배선이 널리 사용되고 있다. 금속배선은 알루미늄이 많이 이용되었지만, 최근 들어 전도성이 우수한 구리가 널리 이용되고 있다.
구리배선막은 패터닝이 용이하지 않기 때문에, 다마신(damascene)공정과 화학적기계적 연마(CMP; Chemical Mechanical Polishing)공정에 의해 주로 형성된다.
도 1a 및 조 1b는 종래의 반도체 소자의 제조 공정을 도시한 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(100) 상에 금속간절연막(110)이 형성된다. 상기 금속간절연막(110)에는 구리를 매립하기 위한 비아홀(113)이 다마신 공정을 이용하여 형성된다.
상기 비아홀(113)을 포함하는 상기 금속간절연막(110) 상에 구리의 확산을 방지하기 위한 배리어막(120)이 형성된다.
상기 배리어막(120) 상에 구리를 용이하게 매립하기 위한 시드층(130)이 형성된다. 상기 시드층(130)은 물리적 기상 증착(PVD: physical vapor deposition) 공정을 이용하여 형성될 수 있다.
물리적 기상 증착 공정을 이용하여 시드층(130)을 형성하는 경우, 상기 비아홀(113)의 입구, 즉 비아홀(113)의 상부 모서리 영역(133)에 시드층(130)이 상대적으로 많이 형성되어 돌출되는 오버행(overhang)이 발생된다. 이러한 오버행에 의 해 상기 비아홀(113)의 측면의 배리어막(120) 상에는 시드층(130)이 용이하게 형성되지 않게 된다. 따라서, 시드층(130)이 용이하게 형성되지 않게 되어, 상기 비아홀(113)의 측면의 배리어막(120) 상에 시드층(130)이 형성되지 않은 영역, 즉 불연속적인 스텝 커버리지(discontinuous step coverage) 영역(136)이 존재하게 된다.
이러한 불연속적인 스텝 커버리지 영역에서는 시드층(130)이 존재하지 않기 때문에, 이후 구리 물질을 매립하는 경우, 상기 불연속적인 스텝 커버리지 영역에서는 구리 물질이 용이하게 매립되지 않게 되는 문제가 있다.
도 1b에 도시한 바와 같이, 비아홀(113)을 포함하는 시드층(130) 상에 구리막(140)이 형성된다.
이러한 경우, 상기 오버행에 의해 상기 비아홀(113)의 측면에서는 구리막(140)이 잘 형성되지 않는데 반해, 상기 비아홀(113)의 저면에서는 구리막(140)이 용이하게 형성됨에 따라, 상기 비아홀(113) 내의 상기 매립된 구리막(140) 속에 보이드(143)나 기다란 심(seem)이 발생되는 문제가 있다.
한편, 최근 들어, 금속 배선의 선폭이 작아짐에 따라 배리어막(120)과 시드층(130)의 두께도 점점 얇아지고 있다.
이러한 경우, 배리어막(120)이 얇아짐에 따라 배리어막의 성능이 저하되는 문제가 있다.
또한, 시드층(130)이 얇아짐에 따라 불연속적인 스텝 커버리지의 발생이 빈번해지게 되어, 보이드 발생 가능성이 더욱 더 증가되고 있다.
본 발명은 배리어 성능을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 연속적인 스텝 커버리지를 형성하고 오버행을 방지하여 보이드의 발생을 방지할 수 있는 반도체 소자 및 그 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따르면, 반도체 소자는, 반도체 기판 상에 배치되고 비아홀을 갖는 금속간절연막; 상기 비아홀 내에 배치되고 루테늄으로 이루어진 제1 층; 상기 제1 층 상에 배치되고 산화루테늄으로 이루어진 제2 층; 및 상기 제2 층 상에 배치되고 구리 물질로 이루어진 금속 배선을 포함한다.
본 발명의 제2 실시예에 따르면, 반도체 소자의 제조 방법은, 반도체 기판 상에 비아홀을 갖는 금속간절연막을 형성하는 단계; 상기 비아홀을 포함하는 상기 금속간절연막 상에 루테늄 물질로 증착하여 제1 층을 형성하는 단계; 상기 제1 층을 대상으로 아노다이징 공정을 수행하여 상기 제1 층 상에 산화루테늄으로 이루어진 제2 층을 형성하는 단계; 상기 제2 층을 시드로 하여 상기 제2 층 상에 구리막을 형성하는 단계; 및 화학적기계적 연마 공정을 수행하여 상기 비아홀 내에 상기 구리막으로부터 금속 배선을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 반도체 소자를 도시한 도면이다.
도 2를 참조하면, 상기 반도체 소자는 반도체 기판(200) 상에 비아홀(213)을 갖는 금속간절연막(210)이 배치된다.
상기 비아홀(213) 내의 상기 금속간절연막(210) 상에 루테늄(Ru)으로 이루어진 제1 층(220)이 배치된다. 상기 제1 층(220)은 대략 100Å 내지 800Å의 범위의 두께를 가질 수 있다. 상기 제1 층(220)은 구리의 확산을 방지하기 위한 배리어 특성을 가질 수 있다.
상기 제1 층(220) 상에 산화루테늄(RuO2)으로 이루어진 제2 층(230)이 배치된다. 상기 제2 층(230)은 대략 50Å 내지 200Å의 범위의 두께를 가질 수 있다. 상기 제2 층(230)은 상기 제1 층(220)으로부터 형성될 수도 있고 개별적으로 형성될 수도 있다. 상기 제2 층(230)은 산화루테늄으로 이루어지는데, 산화루테늄은 전도도가 대략 36 Ω-cm로서 구리의 시드 역할을 충분히 가능하다.
본 발명은 루테늄으로 이루어진 제1 층(220)을 배리어막으로 사용하고, 산화루테늄으로 이루어진 제2 층(230)을 구리를 형성하기 위한 시드(seed)로 사용할 수 있다.
이에 따라, 비아홀(213)의 상부 모서리 영역에 오버행이 발생되지 않게 되어, 나중에 금속 배선을 형성하는 경우, 금속 배선 내에 보이드(void)나 심(seem)이 발생되지 않게 된다.
또한, 오버행이 발생되지 않게 되어, 오버행의 하부의 비아홀(213)의 측면에 제2 층(230)을 연속적인 스텝 커버리지를 갖도록 형성될 수 있다.
게다가, 제1 및 제2 층(230)에 의해 구리의 확산이 완전하게 차단될 수 있으므로, 배리어 성능을 향상시킬 수 있다.
상기 비아홀(213) 내의 상기 제2 층(230) 상에 구리 물질로 이루어진 금속 배선(250)이 배치된다.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 공정을 도시한 단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(200) 상에 BSG(boron silicate glass), BPSG(boron phosphorous silicate glass), USG(undoped silicate glass) 중 어느 하나의 물질을 이용하여 금속간절연막(210)을 형성한다. 상기 금속간절연막(210)이 형성되기 전에 상기 반도체 기판(200) 상에는 도전 소자(예컨대, 배선)나 구동 소자(예컨대, 트랜지스터)나 캐패시터 등이 형성될 수 있다.
상기 금속간절연막(210)은 물리적 기상 증착 공정에 의해 형성될 수 있다.
도 3b에 도시한 바와 같이, 상기 금속간절연막(210)을 패터닝하여 비아홀(213)이 형성된다. 상기 비아홀(213)은 상기 반도체 기판(200)이 노출되도록 형성될 수 있다. 다시 말해, 상기 비아홀(213)은 상기 반도체 기판(200) 상의 도전 소자, 구동 소자 또는 캐패시터가 노출되도록 형성될 수 있다.
도 3c에 도시한 바와 같이, 상기 비아홀(213)을 포함하는 상기 금속간절연막(210) 상에 루테늄(Ru) 물질을 증착하여 제1 층(220)을 형성한다.
상기 제1 층(220)은 물리적 기상 증착 공정이나 원자층 증착(ALD: atomic layer deposition) 공정에 의해 형성될 수 있다. 예컨대, 물리적 기상 증착 공정으로는 스퍼터링(sputtering), 전자빔증착법(e-beam evaporation), 열증착법(thermal evaporation), 레이저분자빔증착법(L-MBE: laser molecular beam epitaxy), 펄스레이저증착법(PLD: pulse laser deposition)이 사용될 수 있다.
상기 제1 층(220)은 구리의 확산을 방지하는 배리어 특성을 가지면서 가능한 얇게 형성되는 것이 바람직하다. 따라서, 상기 제1 층(220)은 대략 100Å 내지 800Å의 범위의 두께를 가질 수 있다.
도 3d에 도시한 바와 같이, 상기 제1 층(220)을 대상으로 아노다이징 공정을 수행하여 상기 제1 층(220) 상에 산화루테늄으로 이루어진 제2 층(230)을 형성한다.
수산기(OH) 용액에 상기 반도체 소자를 담그고, 상기 루테늄으로 이루어진 제1 층(220)에 산화전류를 인가한다. 산화전류에 의해 루테늄과 수산기(OH)가 반응하여 산화루테늄을 형성한다. 이러한 산화루테늄이 지속적으로 형성되어 제2 층(230)을 이루게 된다.
상기 산화전류는 대략 0.5A 내지 2A의 범위를 가질 수 있다.
상기 제2 층(230)은 시드(seed)의 역할을 수행해야 하는데 그 두께는 대략 50Å 내지 200Å의 범위를 가질 수 있다. 상기 제2 층(230)은 산화루테늄으로 이루어지는데, 산화루테늄은 전도도가 대략 36 Ω-cm로서 구리의 시드(seed) 역할을 충분히 가능하다.
이상에서와 같이, 시드(seed)의 역할을 하는 제2 층(230)을 아노다이징 공정 을 이용하여 형성함으로써, 상기 비아홀(213) 상부 모서리 영역에 오버행이 발생되지 않게 된다. 또한, 아노다이징 공정에 의해 상기 제2 층(230)이 균일하게 상기 제1 층(220) 상에 형성됨에 따라, 상기 제2 층(230)이 연속적인 스텝 커버리지를 가질 수 있다.
아울러, 상기 제1 및 제2 층(230)에 의해 두께가 증가됨에 따라 구리의 확산을 방지하기 위한 배리어 역할을 충분히 할 수 있으므로, 배리어 특성을 향상시킬 수 있다.
도 3e에 도시한 바와 같이, 상기 제2 층(230)을 시드층으로 하여 전기화학 도금(ECP: electro-chemical plating)을 이용하여 상기 제2 층(230) 상에 구리막(240)을 형성한다.
도 3f에 도시한 바와 같이, 금속간절연막(210) 상의 상기 제1 및 제2 층(230)과 구리막(240)을 제거하기 위해 화학적기계적 연마 공정을 수행하여 금속간절연막(210)의 비아홀(213) 내에 금속 배선(250)이 형성된다.
따라서, 시드(seed)의 역할을 하는 제2 층(230)에 오버행이나 불연속 스텝 커버리지가 발생되지 않게 됨에 따라, 이후 공정에 의해 금속 배선(250)이 형성될 때 상기 금속 배선(250) 내에 보이드(void)나 심(seem)이 발생되지 않게 되어, 갭필(gap fill) 성능이 향상될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 루테늄으로부터 산화루테늄 을 형성함으로써, 오버행과 불연속 스텝 커버리지의 발생을 방지할 수 있다.
본 발명에 의하면, 오버행과 불연속 스텝 커버리지의 발생을 방지하여, 금속 배선 내에 보이드나 심의 발생을 방지할 수 있다.
본 발명에 의하면, 루테늄과 산화루테늄의 이중 층에 의해 구리의 확산을 원천적으로 차단하여 배리어 특성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (9)
- 반도체 기판 상에 배치되고 비아홀을 갖는 금속간절연막;상기 비아홀 내에 배치되고 루테늄으로 이루어진 제1 층;상기 제1 층 상에 배치되고 산화루테늄으로 이루어진 제2 층; 및상기 제2 층 상에 배치되고 구리 물질로 이루어진 금속 배선을 포함하고,상기 산화루테늄은 산화전류에 의해 상기 루테늄과 수산기가 반응하여 형성되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 제1 층은 100Å 내지 800Å의 범위의 두께를 갖는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 제2 층은 50Å 내지 200Å의 범위의 두께를 갖는 것을 특징으로 하는 반도체 소자.
- 반도체 기판 상에 비아홀을 갖는 금속간절연막을 형성하는 단계;상기 비아홀을 포함하는 상기 금속간절연막 상에 루테늄 물질로 증착하여 제1 층을 형성하는 단계;상기 제1 층을 대상으로 아노다이징 공정을 수행하여 상기 제1 층 상에 산화루테늄으로 이루어진 제2 층을 형성하는 단계;상기 제2 층을 시드로 하여 상기 제2 층 상에 구리막을 형성하는 단계; 및화학적기계적 연마 공정을 수행하여 상기 비아홀 내에 상기 구리막으로부터 금속 배선을 형성하는 단계를 포함하고,상기 산화루테늄은 산화전류에 의해 상기 루테늄과 수산기가 반응하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서, 상기 제1 층은 물리적 기상 증착 공정 및 원자층 증착 공정 중 어느 하나의 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서, 상기 제1 층은 100Å 내지 800Å의 범위의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서, 상기 제2 층은 50Å 내지 200Å의 범위의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 제4항에 있어서, 상기 산화전류는 0.5A 내지 2A의 범위를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132234A KR100832704B1 (ko) | 2006-12-21 | 2006-12-21 | 반도체 소자 및 그 제조 방법 |
| US11/930,341 US7781318B2 (en) | 2006-12-21 | 2007-10-31 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132234A KR100832704B1 (ko) | 2006-12-21 | 2006-12-21 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100832704B1 true KR100832704B1 (ko) | 2008-05-28 |
Family
ID=39541671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060132234A KR100832704B1 (ko) | 2006-12-21 | 2006-12-21 | 반도체 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7781318B2 (ko) |
| KR (1) | KR100832704B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016032468A1 (en) * | 2014-08-27 | 2016-03-03 | Ultratech, Inc. | Improved through silicon via |
| TWI567919B (zh) * | 2014-08-29 | 2017-01-21 | 烏翠泰克股份有限公司 | 經改良之直通矽貫穿孔 |
| US11823896B2 (en) * | 2019-02-22 | 2023-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive structure formed by cyclic chemical vapor deposition |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010079702A (ko) * | 1998-08-27 | 2001-08-22 | 마이크론 테크놀로지 인코포레이티드 | 루테늄 금속막의 제조 방법 |
| KR20050074977A (ko) * | 2002-10-31 | 2005-07-19 | 인텔 코오퍼레이션 | 구리 확산 배리어의 형성 |
| KR100613388B1 (ko) | 2004-12-23 | 2006-08-17 | 동부일렉트로닉스 주식회사 | 다마신법을 이용한 구리 배선층을 갖는 반도체 소자 및 그형성 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53386B2 (ko) * | 1972-08-28 | 1978-01-07 | ||
| US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
| KR100775159B1 (ko) * | 2000-05-15 | 2007-11-12 | 에이에스엠 인터내셔널 엔.붸. | 집적회로의 생산 공정 |
| KR100935934B1 (ko) * | 2003-03-15 | 2010-01-11 | 삼성전자주식회사 | 전자빔 리소그라피 시스템의 에미터 및 그 제조방법 |
| KR100519169B1 (ko) * | 2003-05-09 | 2005-10-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성방법 |
| JP4200056B2 (ja) | 2003-06-17 | 2008-12-24 | 有限会社シーフォン | 表示装置 |
| US20050206000A1 (en) * | 2004-03-19 | 2005-09-22 | Sanjeev Aggarwal | Barrier for copper integrated circuits |
-
2006
- 2006-12-21 KR KR1020060132234A patent/KR100832704B1/ko not_active IP Right Cessation
-
2007
- 2007-10-31 US US11/930,341 patent/US7781318B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010079702A (ko) * | 1998-08-27 | 2001-08-22 | 마이크론 테크놀로지 인코포레이티드 | 루테늄 금속막의 제조 방법 |
| KR20050074977A (ko) * | 2002-10-31 | 2005-07-19 | 인텔 코오퍼레이션 | 구리 확산 배리어의 형성 |
| KR100613388B1 (ko) | 2004-12-23 | 2006-08-17 | 동부일렉트로닉스 주식회사 | 다마신법을 이용한 구리 배선층을 갖는 반도체 소자 및 그형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7781318B2 (en) | 2010-08-24 |
| US20080150139A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| KR100824637B1 (ko) | Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법 | |
| US20220352071A1 (en) | Interconnection structure of integrated circuit semiconductor device | |
| JP4676350B2 (ja) | 半導体装置およびその製造方法 | |
| KR100832704B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100910225B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| US20120007240A1 (en) | Metal wire for a semiconductor device formed with a metal layer without voids therein and a method for forming the same | |
| KR100731075B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20090001577A1 (en) | Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same | |
| KR100924865B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100789580B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100749367B1 (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| KR20070005870A (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| US20090283908A1 (en) | Metal line of semiconductor device and method for forming the same | |
| KR100224721B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR100729087B1 (ko) | 반도체 장치 형성 방법 | |
| KR100622637B1 (ko) | 반도체 소자의 금속배선 구조 및 그 형성방법 | |
| KR100357194B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100728965B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080114057A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR101097168B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20060038785A (ko) | 반도체 소자의 콘택 구조 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |