KR100832661B1 - 축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물박막의 제조 방법 - Google Patents

축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물박막의 제조 방법 Download PDF

Info

Publication number
KR100832661B1
KR100832661B1 KR1020067015156A KR20067015156A KR100832661B1 KR 100832661 B1 KR100832661 B1 KR 100832661B1 KR 1020067015156 A KR1020067015156 A KR 1020067015156A KR 20067015156 A KR20067015156 A KR 20067015156A KR 100832661 B1 KR100832661 B1 KR 100832661B1
Authority
KR
South Korea
Prior art keywords
aromatic compound
polycyclic aromatic
condensed polycyclic
thin film
temperature
Prior art date
Application number
KR1020067015156A
Other languages
English (en)
Other versions
KR20070007062A (ko
Inventor
에이찌 오노
유타까 나츠메
타카시 미나카타
Original Assignee
아사히 가세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가세이 가부시키가이샤 filed Critical 아사히 가세이 가부시키가이샤
Publication of KR20070007062A publication Critical patent/KR20070007062A/ko
Application granted granted Critical
Publication of KR100832661B1 publication Critical patent/KR100832661B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07BGENERAL METHODS OF ORGANIC CHEMISTRY; APPARATUS THEREFOR
    • C07B63/00Purification; Separation; Stabilisation; Use of additives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/622Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing four rings, e.g. pyrene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/624Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing six or more rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Wood Science & Technology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

본 발명은 높은 이동도를 발현하는 유기 반도체 박막, 그의 제조 방법, 상기 유기 반도체 박막을 습식 공정에 의해 제조하기 위한 재료 및 그의 제조 방법을 제공한다. 또한, 전자 특성이 우수한 유기 반도체 소자를 제공한다. 고순도의 펜타센과 1,2,4-트리클로로벤젠의 혼합물을 가열하여, 균일한 용액을 조정하였다. 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성한 실리콘 기판을 100 ℃로 가열하고, 그의 표면에 펜타센 용액을 전개하였다. 1,2,4-트리클로로벤젠이 증발됨으로써 펜타센 박막이 형성되고, 트랜지스터가 형성되었다.
축합 다환 방향족 화합물 박막, 유기 반도체 소자, 광각 X선 회절 패턴, 트랜지스터

Description

축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물 박막의 제조 방법 {THIN FILM OF CONDENSED POLYCYCLC AROMATIC COMPOUND, AND METHOD FOR PREPARING THIN FILM OF CONDENSED POLYCYCLC AROMATIC COMPOUND}
본 발명은 유기 반도체 박막 및 그의 제조 방법 및 유기 반도체 소자에 관한 것이다. 또한, 본 발명은 고순도의 축합 다환 방향족 화합물 및 축합 다환 방향족 화합물의 정제 방법에 관한 것이다. 또한, 본 발명은 축합 다환 방향족 화합물 중에 포함되는 불순물의 정량 방법에 관한 것이다.
유기 반도체를 사용한 장치는 종래의 무기 반도체 장치에 비해 성막 조건이 마일드하고, 각종 기판 위에 반도체 박막을 형성하거나, 상온에서 성막하는 것이 가능하기 때문에, 저비용화 또는 중합체 필름 등에 박막을 형성함에 따른 유연화가 기대되고 있다.
유기 반도체 재료로서는 폴리페닐렌비닐렌, 폴리피롤 및 폴리티오펜 등의 공액계 고분자 화합물 또는 그의 올리고머와 함께, 안트라센, 테트라센 및 펜타센 등의 폴리아센 화합물을 중심으로 하는 방향족 화합물이 연구되고 있다. 특히, 폴리아센 화합물은 분자간 응집력이 강하기 때문에 높은 결정성을 갖고 있으며, 이에 따라 높은 캐리어 이동도와 그에 따른 우수한 반도체 장치 특성을 발현한다고 보고 되어 있다.
그리고, 폴리아센 화합물의 장치에 대한 이용 형태로서는 증착막 또는 단결정을 들 수 있으며, 트랜지스터, 태양 전지 및 레이저 등에 대한 응용이 검토되고 있다(문헌 ["애드밴스드ㆍ마테리알즈", 2002년, 제14권, p.99; 지미트라코포우라스 외, "저널ㆍ오브ㆍ어플라이드ㆍ피직스", 1996년, 제80권, p.2501; 크로크 외, "IEEEㆍ트랜잭션ㆍ온ㆍ일렉트론ㆍ디바이스", 1999년, 제46권, p.1258] 참조).
또한, 증착법 이외의 방법으로 폴리아센 화합물의 박막을 형성하는 방법으로서, 폴리아센 화합물 중 1종인 펜타센의 전구체 용액을 기판 위에 도포하고, 가열 처리하여 펜타센 박막을 형성하는 방법이 보고되어 있다(문헌 [브라운 외, "저널ㆍ오브ㆍ어플라이드ㆍ피직스", 1996년, 제79권, p.2136] 참조). 이 방법은 폴리아센 화합물과 같은 축합 다환 방향족 화합물은 일반적인 용매에 대한 용해성이 낮으며, 습식 공정에 의해 용액으로부터 박막을 형성하는 것이 곤란하기 때문에, 용해성이 높은 전구체의 용액을 사용하여 박막을 형성하고, 열에 의해 전구체를 폴리아센 화합물로 변환하는 것이다.
한편, 치환기를 갖는 폴리아센 화합물은 다까하시 외의 보고(문헌 [다까하시 외, "저널ㆍ오브ㆍ아메리칸ㆍ케미컬ㆍ소사이어티", 2000년, 제122권, p.12876]), 그래햄 외의 보고(문헌 [그래햄 외, "저널ㆍ오브ㆍ오르가닉ㆍ케미스트리", 1995년, 제60권, p.5770]) 및 밀러 외의 보고(문헌 [밀러 외, "오르가닉ㆍ레터즈", 2000년, 제2권, p.3979]) 등에 기재되어 있고, 문헌 ["애드밴스드ㆍ마테리알즈", 2003년, 제15권, p.1090]에는 2,3,9,10-테트라메틸펜타센의 합성예가, 문헌 ["저널ㆍ오브ㆍ 아메리칸ㆍ케미컬ㆍ소사이어티", 2003년, 제125권, p.10190]에는 2,3,9,10-테트라클로로펜타센의 합성예가 각각 기재되어 있다.
또한, 펜타센 등의 폴리아센 화합물의 박막을 폴리아센 화합물의 용액으로 부터 형성한 예 또는 그와 같은 박막을 사용하여 반도체 소자를 구성한 예는 보고되어 있지 않다. 또한, 올리고티오펜 유도체의 용액으로 박막을 형성한 예가 일본 특허 공개 제2000-307172호 공보에 보고되어 있다.
한편, 축합 다환 방향족 화합물의 박막을 구비하는 유기 반도체 소자의 성능은 축합 다환 방향족 화합물의 순도와 관련성이 있으며, 이동도 등의 성능을 높이기 위해서는 축합 다환 방향족 화합물을 고순도로 하는(불순물의 함유량을 적게 하는) 것이 중요하다. 축합 다환 방향족 화합물 등의 유기 반도체 재료는, 고순도인 것을 얻는 것이 용이하지 않지만, 일본 특허 공개 제2003-347624호 공보에는 초임계 유체를 사용하여 정제하는 방법이 제안되어 있다.
그러나, 상술한 바와 같은 전구체를 이용하여 폴리아센 화합물의 박막을 형성하는 방법은, 상기 전구체를 폴리아센 화합물로 변환하기 위해 고온 처리가 필요하다는 문제점을 갖고 있었다(예를 들면, 펜타센의 경우 150 내지 200 ℃ 정도). 또한, 폴리아센 화합물에 대한 변환 반응을 완전히 행하는 것이 어렵기 때문에 미반응 부분이 결함으로서 남거나, 고온에 의해 변성이 생겨 결함이 되기도 한다는 문제점도 갖고 있었다.
또한, 일본 특허 공개 제2003-347624호 공보에 기재된 정제 방법은, 축합 다환 방향족 화합물 등의 유기 반도체 재료를 고순도화하는 것은 가능하지만, 최근에 는 보다 고성능인 유기 반도체 소자가 요구되고 있기 때문에, 고순도화가 가능한 정제 방법이 한층 더 요구되고 있다.
따라서, 본 발명은 상술한 바와 같은 종래 기술이 갖는 문제점을 해결하고, 높은 이동도를 발현하는 유기 반도체 박막 및 그의 제조 방법을 제공하는 것을 과제로 한다. 또한, 전자 특성이 우수한 유기 반도체 소자를 제공하는 것도 과제로 한다. 또한, 고순도인 축합 다환 방향족 화합물, 축합 다환 방향족 화합물의 정제 방법 및 축합 다환 방향족 화합물 중의 불순물의 정량 방법을 제공하는 것을 과제로 한다.
특허 문헌 1: 일본 특허 공개 제2000-307172호 공보
특허 문헌 2: 일본 특허 공개 제2003-347624호 공보
비특허 문헌 1: "애드밴스드ㆍ마테리알즈", 2002년, 제14권, p.99
비특허 문헌 2: 지미트라코포우라스 외, "저널ㆍ오브ㆍ어플라이드ㆍ피직스", 1996년, 제80권, p.2501
비특허 문헌 3: 크로크 외, "IEEEㆍ트랜잭션ㆍ온ㆍ일렉트론ㆍ디바이스", 1999년, 제46권, p.1258
비특허 문헌 4: 브라운 외, "저널ㆍ오브ㆍ어플라이드ㆍ피직스", 1996년, 제79권, p.2136
비특허 문헌 5: 다까하시 외, "저널ㆍ오브ㆍ아메리칸ㆍ케미컬ㆍ소사이어티", 2000년, 제122권, p.12876
비특허 문헌 6: 그래햄 외, "저널ㆍ오브ㆍ오르가닉ㆍ케미스트리", 1995년, 제60권, p.5770
비특허 문헌 7: 밀러 외, "오르가닉ㆍ레터즈", 2000년, 제2권, p.3979
비특허 문헌 8: "애드밴스드ㆍ마테리알즈", 2003년, 제15권, p.1090
비특허 문헌 9: "저널ㆍ오브ㆍ아메리칸ㆍ케미컬ㆍ소사이어티", 2003년, 제125권, p.10190
상기 과제를 해결하기 위해, 본 발명은 다음과 같은 구성을 포함한다. 즉, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법은, 축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 용해시켜 용액을 형성하는 공정과, 상온보다 높은 온도의 상기 용액을 상온보다 높은 온도의 베이스 위에 배치하는 공정과, 상기 베이스 위에 배치된 상기 용액으로부터 과포화 상태를 유지하면서 상기 유기 화합물 및 상기 용매를 제거하여, 상기 축합 다환 방향족 화합물을 갖는 축합 다환 방향족 화합물 박막을 형성하는 공정을 구비하는 것을 특징으로 한다.
상기 축합 다환 방향족 화합물은 폴리아센 화합물 및 그의 유도체 중 하나 이상으로 할 수 있다. 또한, 상기 축합 다환 방향족 화합물은 펜타센, 펜타센의 유도체, 헥사센 및 헥사센의 유도체 중 하나 이상으로 할 수 있다.
또한, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에서는, 상기 축합 다환 방향족 화합물을 상기 용매에 용해시킬 때의 온도 및 상기 베이스 위에 배치할 때의 상기 용액의 온도를 60 ℃ 초과 250 ℃ 이하로 하는 것이 바람직하고, 70 ℃ 초과 240 ℃ 이하로 하는 것이 보다 바람직하고, 80 ℃ 초과 230 ℃ 이하로 하는 것이 더욱 바람직하고, 100 ℃ 초과 220 ℃ 이하로 하는 것이 가장 바람직하다.
또한, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에서는, 상기 베이스의 온도를 60 ℃ 이상 230 ℃ 이하로 하는 것이 바람직하고, 70 ℃ 초과 220 ℃ 이하로 하는 것이 보다 바람직하고, 80 ℃ 초과 210 ℃ 이하로 하는 것이 더욱 바람직하다.
또한, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에서는, 상기 베이스 위에 배치할 때의 상기 용액의 온도를 상기 베이스의 온도와 동일하거나, 상기 베이스의 온도보다 높게 하는 것이 바람직하다. 또한, 상기 용액의 온도에서 상기 베이스의 온도를 뺀 값을 -15 ℃ 이상 190 ℃ 이하로 하는 것이 바람직하고, 0 ℃ 이상 100 ℃ 이하로 하는 것이 보다 바람직하고, 0 ℃ 이상 80 ℃ 이하로 하는 것이 더욱 바람직하다.
또한, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에서는, 상술한 각 공정을 불활성 가스 분위기하에 행하는 것이 바람직하다.
또한, 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에서는, 불순물의 양을 감소시켜 정제한 축합 다환 방향족 화합물을 사용하는 것이 바람직하다. 그리고, 그의 정제는 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 상기 축합 다환 방향족 화합물을 용해시켜 용액을 형성하고, 냉각 또는 상기 축합 다환 방향족 화합물의 난용성 용매와의 혼합에 의해, 상기 용액으로부터 상기 축합 다환 방향족 화합물의 결정을 석출시키는 방법이 바람직하다.
또한, 본 발명의 축합 다환 방향족 화합물의 정제 방법은 축합 다환 방향족 화합물에 포함되는 불순물인 퀴논 화합물의 양을 감소시키는 방법이며, 축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 용해시켜 용액을 형성하는 공정과, 냉각 또는 상기 축합 다환 방향족 화합물의 난용성 용매와의 혼합에 의해, 상기 용액으로부터 상기 축합 다환 방향족 화합물의 결정을 석출시키는 공정을 구비한다.
또한, 본 발명의 축합 다환 방향족 화합물은, 상술한 본 발명의 축합 다환 방향족 화합물의 정제 방법에 의해 얻어지는 고순도의 축합 다환 방향족 화합물이며, 퀴논 화합물의 함유량이 1 질량% 이하이다.
삭제
또한, 본 발명의 불순물 정량 방법은 축합 다환 방향족 화합물에 포함되는 불순물인 퀴논 화합물의 양을 정량하는 방법이며, 축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 용해시켜 용액을 형성하는 공정과, 상기 용액의 스펙트럼을 상온보다 높은 온도에서 측정하는 공정을 구비한다.
또한, 본 발명의 축합 다환 방향족 화합물 박막은 상술한 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에 의해 얻어진 것이다.
이 축합 다환 방향족 화합물 박막에서는, 결정성을 갖는 축합 다환 방향족 화합물 박막이며, 축합 다환 방향족 화합물의 분자가 상기 분자의 장축(長軸)이 박막 표면에 수직인 방향에 따르도록 배향되고 있음과 동시에, 광각 X선 회절 패턴의 (00n)면의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭이 0.05 deg 이상 0.2 deg 이하인 것이 바람직하다.
또한, 이 축합 다환 방향족 화합물 박막에서는, 입경이 3 ㎛ 이상인 판상(板狀) 결정을 포함하는 조직 구조 및 판상 결정이 시트상으로 신장된 조직 구조 중 하나 이상을 갖는 것이 바람직하다.
또한, 본 발명의 펜타센 박막은 상술한 본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에 의해 얻어진 것이다. 그리고, 광각 X선 회절 패턴이 1.4 ㎚ 이상 1.5 ㎚ 미만인 면간 거리에 대응하는 (00n)면(n은 1 이상의 정수)의 회절 피크를 갖고, 상기 회절 피크 중 (001)면에 상당하는 회절 피크의 강도 I와 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과하고, 상기 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (00n)면(n은 1 이상의 정수)의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭은 0.08 deg 이상 0.2 deg 이하이다.
또한, 본 발명의 유기 반도체 소자는 상술한 본 발명의 축합 다환 방향족 화합물 박막 또는 펜타센 박막으로 적어도 일부가 구성되어 있다.
본 발명의 축합 다환 방향족 화합물 박막의 제조 방법에 따르면, 일반적인 용매에 대한 용해성이 낮은 축합 다환 방향족 화합물의 박막을 습식 공정에 의해 형성할 수 있다. 또한, 본 발명의 축합 다환 방향족 화합물 박막은 높은 이동도를 갖고 있다. 또한, 본 발명의 유기 반도체 소자는 우수한 전자 특성을 갖고 있다.
또한, 본 발명의 축합 다환 방향족 화합물의 정제 방법은, 고순도인 축합 다환 방향족 화합물을 제조할 수 있다. 또한, 본 발명의 축합 다환 방향족 화합물은 불순물의 함유량이 적고 고순도이기 때문에, 고성능인 유기 반도체 박막 또는 유기 반도체 소자를 제조할 수 있다. 또한, 본 발명의 불순물 정량 방법은 축합 다환 방향족 화합물 중의 불순물의 함유량을 정량할 수 있기 때문에, 불순물의 함유량이 정량된 축합 다환 방향족 화합물을 사용하여 유기 반도체 박막 또는 유기 반도체 소자를 제조하면, 유기 반도체 박막 또는 유기 반도체 소자의 품질 관리 또는 성능의 안정화를 도모할 수 있다.
[도 1] 실시예 1의 펜타센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 2] 실시예 2의 펜타센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 3] 실시예 3의 펜타센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 4] 실시예 3의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한 도면이다.
[도 5] 실시예 4의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한 도면이다.
[도 6] 실시예 7의 2,3-디메틸펜타센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 7] 실시예 8의 오바렌 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 8] 실시예 8의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한 도면이다.
[도 9] 실시예 10의 테트라센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
[도 10] 비교예의 펜타센 박막의 광각 X선 회절 패턴을 도시한 도면이다.
<발명을 실시하기 위한 최선의 형태>
본 발명의 축합 다환 방향족 화합물 박막은, 축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 용해시켜 얻은 용액으로부터, 습식 공정에 의해 제조되는 것이다. 여기서, 상술한 용매의 종류는 축합 다환 방향족 화합물을 상온보다 높은 온도에서 용해시킬 수 있으면, 특별히 한정되지 않는다. 예를 들면, 상기 유기 화합물과 이것과는 다른 종류의 화합물을 혼합한 것을 용매로서 사용할 수도 있고, 상기 유기 화합물만을 용매로서 사용할 수도 있다.
또한, 상기 용액은 축합 다환 방향족 화합물을 용매로 용해시킨 균일한 용액이지만, 완전히 용해되지 않은 분산액으로부터도 동일한 방법에 의해 축합 다환 방향족 화합물 박막을 제조할 수 있는 경우가 있다. 따라서, 이후에서는 상기 용액과 분산액에 공통되는 설명은 상기 용액과 분산액 모두를 의미하는 혼합물이라는 문언을 사용하여 설명하는 경우가 있다.
우선, 축합 다환 방향족 화합물에 대하여 설명한다. 본 발명에서 사용되는 축합 다환 방향족 화합물로서는, 2개 이상 15개 이하의 벤젠환이 축합된 다환 구조의 방향족 화합물이 바람직하다. 이러한 화합물로서는 예를 들면, 안트라센, 테트라센, 펜타센, 헥사센, 오바렌, 코로넨, 디벤조코로넨, 헥사벤조코로넨, 테릴렌, 쿠오테릴렌, 이소비오란트렌, 비스안텐, 안탄스렌, 사캄안트라센, 테트라벤조코로넨, 디코로닐렌, 사코비페닐, 터페닐렌, 쿠오터페닐렌, 펜타페닐렌 및 섹시페닐렌 을 들 수 있다.
또한, 방향환을 구성하는 탄소의 일부가 황(S), 셀레늄(Se) 및 텔루륨(Te) 등의 칼코겐 원소로 치환된 복소환을 구비하는 방향족 화합물도 바람직하다. 이러한 화합물로서는 예를 들면, 테트라티아풀바렌, 테트라셀레나풀바렌, 비스에틸렌디 티오테트라티아풀바렌, 올리고티오펜(터티오펜, 쿠오터티오펜, 펜타티오펜 및 섹시티오펜 등)을 들 수 있다.
이들의 축합 다환 방향족 화합물은 벤젠환에 결합하는 수소 원자의 일부 또는 전부가 관능기로 치환된 분자 구조를 갖는 유도체일 수도 있다. 관능기로서는 예를 들면, 알킬기, 알케닐기 및 알키닐기 등의 지방족 탄화수소기, 방향족 탄화수소기, 알콕실기, 에테르기, 할로겐기, 포르밀기, 아실기, 에스테르기, 머캅토기, 티오알킬기, 술피드기, 디술피드기, 술포닐기 및 아미드기를 들 수 있다.
이들의 축합 다환 방향족 화합물 중, 테트라센, 펜타센 및 헥사센 등의 폴리아센 화합물 및 폴리아센 화합물의 유도체는 높은 이동도를 발현하기 때문에 바람직하다. 그의 이유로서는 폴리아센 화합물이 분자끼리 스택(stack)하여 도전면이 2차원적 네트워크를 갖는 헤링본 구조를 취하기 쉽기 때문에, π 전자 궤도의 중첩이 커져, 캐리어가 분자 간을 이동하기 쉬운 것을 들 수 있다. 또한, 이동도의 안정성을 고려하면, 펜타센 및 펜타센 유도체가 보다 바람직하다.
펜타센 등의 축합 다환 방향족 화합물은 분말 상태, 박편 및 침상(針狀) 결정 등의 형태인 것을 사용할 수 있다. 또한, 고품질의 유기 반도체 박막을 얻기 위해서는, 고순도의 축합 다환 방향족 화합물을 사용하는 것이 바람직하다. 펜타센 등의 축합 다환 방향족 화합물을 고순도화하는 방법으로서는 예를 들면, 일반적인 정제 방법인 승화 정제법 또는 재결정법이 있다. 재결정법은 축합 다환 방향족 화합물을 용해 가능한 유기 화합물(용매에 상당함)에 축합 다환 방향족 화합물을 용해하고, 이 축합 다환 방향족 화합물 용액으로부터 재결정함으로써 고순도의 축 합 다환 방향족 화합물을 얻는 방법이다.
여기서, 재결정법에 의해 펜타센을 고순도화한 예를 나타낸다. 펜타센을 디클로로벤젠에 가열 용해하고, 얻어진 용액을 냉각하여 펜타센의 결정을 석출시켰다. 그리고, 석출된 결정을 여과 및 원심 분리 등의 방법에 의해 분리하여, 고순도의 펜타센을 얻었다. 이러한 정제에서 펜타센의 불순물인 펜타센퀴논(퀴논 화합물) 및 디히드로펜타센 등은 용매인 유기 화합물에 대한 용해성이 높기 때문에 용액 중에 잔존된다. 따라서, 이들의 불순물은 석출된 결정에는 취입되기 어렵기 때문에, 석출된 펜타센의 순도가 높아진다. 특히, 디히드로펜타센은 승화 정제로는 제거가 어렵기 때문에, 펜타센은 재결정법으로 정제하는 것이 바람직하다.
또한, 축합 다환 방향족 화합물의 정제는, 축합 다환 방향족 화합물을 용해 가능한 유기 화합물(용매에 상당함)에 축합 다환 방향족 화합물을 용해시킨 축합 다환 방향족 화합물 용액에, 축합 다환 방향족 화합물의 난용성 용매를 혼합하여, 축합 다환 방향족 화합물 용액으로부터 축합 다환 방향족 화합물의 결정을 석출시킴으로써 행할 수도 있다. 이 정제 방법은 축합 다환 방향족 화합물과 불순물의 용매에 대한 용해도의 차를 이용하여, 불순물을 제거하는 방법이다.
여기서, 상기한 바와 같이 용해도의 차를 이용하여 펜타센을 고순도화한 예를 나타낸다. 디클로로벤젠 및 트리클로로벤젠 등의 용매에 펜타센을 가열 용해하고, 얻어진 용액에 에탄올 및 아세톤 등의 난용성 용매를 첨가하여, 펜타센의 결정을 석출시켰다. 석출된 결정을 여과 및 원심 분리 등의 방법에 의해 분리하고, 세정 및 건조 등의 공정을 거쳐 고순도의 펜타센을 얻었다. 이러한 정제에서 펜타센 의 불순물인 펜타센퀴논(퀴논 화합물)은 용매인 유기 화합물에 대한 용해성이 높기 때문에 용액 중에 잔존된다.
또한, 펜타센의 결정을 석출시킬 때에는 결정을 크게 성장시킬 수도 있다. 또한, 상기한 바와 같은 정제를 복수회 반복하여, 보다 고순도화시킬 수도 있다. 또한, 온도 구배를 설치한 칼럼에 축합 다환 방향족 화합물 용액을 도입하고, 상기 칼럼 중에서 결정의 석출과 용해를 연속적으로 반복하여 행하여 고순도화할 수도 있다.
이러한 정제 방법에 의해 고순도화된 축합 다환 방향족 화합물은 불순물인 퀴논 화합물(축합 다환 방향족 화합물의 퀴논체)의 함유량이 1 질량% 이하가 된다. 이러한 고순도인 축합 다환 방향족 화합물을 사용하면, 고성능인 유기 반도체 소자를 제조할 수 있다.
유기 반도체 소자의 성능에 대해서는, 퀴논 화합물의 함유량이 낮을수록 바람직하고, 1 질량% 이하인 것이 바람직하고, 0.5 질량% 이하인 것이 보다 바람직하고, 0.2 질량% 이하인 것이 더욱 바람직하다. 또한, 축합 다환 방향족 화합물의 골격 구조에 따라, 퀴논체를 형성할 수 없는 경우가 있지만, 이러한 축합 다환 방향족 화합물의 경우는 카르보닐기를 함유하는 구조의 화합물을 퀴논 화합물에 상당하는 불순물로 한다.
또한, 이러한 정제 방법을 응용하면, 축합 다환 방향족 화합물 용액으로부터 박막을 형성하는 공정에서, 불순물이 포함되지 않도록 축합 다환 방향족 화합물 박막을 형성하여, 고순도의 축합 다환 방향족 화합물을 포함하는 박막을 형성할 수 있다. 즉, 퀴논 화합물 등의 불순물은 축합 다환 방향족 화합물 용액의 용매에 상당하는 유기 화합물에 대하여 용해도가 높기 때문에, 축합 다환 방향족 화합물 용액으로부터 박막이 형성되는 과정에서 최초로 축합 다환 방향족 화합물이 석출되어, 축합 다환 방향족 화합물 용액 중에 불순물이 농축된다. 또한, 고순도의 축합 다환 방향족 화합물을 포함하는 박막을 형성하는 다른 방법으로서는 예를 들면, 축합 다환 방향족 화합물 용액으로부터 박막이 형성되는 과정에서 불순물이 농축된 액상 부분을 제거하는 방법 또는 박막 형성 후에 불순물을 용해 가능한 유기 화합물(용매)에 접촉시켜 불순물을 추출하는 방법을 들 수 있다.
축합 다환 방향족 화합물 중의 불순물의 함유량은, 축합 다환 방향족 화합물을 용해시킨 용액의 스펙트럼을 측정함으로써 정량할 수 있다. 축합 다환 방향족 화합물의 대부분은 난용성이고, 실온에서의 용해도가 매우 낮기 때문에, 용액을 사용하여 불순물의 정량을 행한 예는 지금까지 보고되어 있지 않다. 본 발명자들은 축합 다환 방향족 화합물의 용액화법을 발견하였으며, 이 용액의 스펙트럼 측정에 의해 축합 다환 방향족 화합물의 순도를 용이하게 측정할 수 있는 것을 발견하였다. 종래에는 축합 다환 방향족 화합물의 순도 측정법이 분명하지 않았기 때문에, 중량 분석법 등에 의한 순도 측정을 제외하고는, 순도 측정이 행해지지 않았다.
여기서, 상기한 바와 같은 용액의 스펙트럼 측정에 의해 펜타센의 순도를 측정한 예를 나타낸다. 펜타센을 용해 가능한 유기 화합물인 트리클로로벤젠(용매에 상당함)에 펜타센을 용해시킨 용액을 조정(調整)하고, 예를 들면 가시광-자외선 영역의 흡수 스펙트럼을 측정한다. 그리고, 펜타센의 특성 흡수대 580 ㎚(트리클로 로벤젠의 흡수 계수: 330)에서의 흡수 강도와, 불순물인 펜타센퀴논의 특성 흡수대 400 ㎚(트리클로로벤젠의 흡수 계수: 9900)에서의 흡수 강도의 비로부터, 펜타센 중의 펜타센퀴논의 함유량을 정량할 수 있다.
또한, 펜타센 유도체에서는 치환기의 종류 또는 치환 위치에 따라 특성 흡수대의 흡수 위치 및 흡수 계수가 변화되지만, 펜타센과 마찬가지로 정량이 가능하다. 펜타센 유도체의 퀴논체의 경우는 치환기에 따른 특성 흡수대의 흡수 위치의 변화가 작고, 390 ㎚ 내지 420 mn 범위 내에 특성 흡수대가 존재한다. 또한, 흡수 계수도 펜타센퀴논과 동일한 정도의 큰 값을 나타낸다. 이와 같이, 펜타센 유도체의 퀴논체의 특성 흡수대의 흡수 위치가 펜타센 유도체의 특성 흡수대의 흡수 위치보다 낮은 영역이고, 펜타센 유도체의 퀴논체의 흡수 계수가 크기 때문에, 펜타센 유도체 중의 퀴논체의 함유량을 고정밀도로 정량할 수 있다.
또한, 가시광-자외선 영역의 흡수 스펙트럼 뿐만 아니라, 다른 스펙트럼, 예를 들면 형광 스펙트럼 및 적외 흡수 스펙트럼 등에 의해서도 정량하는 것이 가능하다.
이어서, 축합 다환 방향족 화합물의 용액을 형성할 때 사용되는 유기 화합물에 대하여 설명한다. 본 발명에서 사용되는 유기 화합물은 축합 다환 방향족 화합물보다 높은 증기압을 가질 필요가 있다. 그리고, 상온보다 높은 온도에서 축합 다환 방향족 화합물을 용해하고, 균일한 용액을 형성 가능한 것이 바람직하다. 이러한 유기 화합물로서는 예를 들면 할로겐화 탄화수소 및 탄화수소 중 하나 이상을 들 수 있다.
할로겐화 탄화수소의 예로서는 클로로벤젠, 브로모벤젠, 요오드벤젠, 플루오로벤젠, 디클로로벤젠, 디브로모벤젠, 디요오드벤젠, 디플루오로벤젠, 트리클로로벤젠, 클로로톨루엔, 브로모톨루엔, 요오드톨루엔, 디클로로톨루엔, 디브로모톨루엔, 디플루오로톨루엔, 클로로크실렌, 브로모크실렌, 요오드크실렌, 클로로에틸벤젠, 브로모에틸벤젠, 요오드에틸벤젠, 디클로로에틸벤젠, 디브로모에틸벤젠, 클로로나프탈렌, 브로모나프탈렌, 디클로로나프탈렌, 디클로로안트라센, 테트라클로로벤젠, 트리브로모벤젠 및 테트라브로모벤젠 등의 방향족 할로겐화 탄화수소 또는 디클로로에탄, 트리클로로에탄, 디플루오로에탄, 테트라클로로에탄, 테트라플루오로에탄, 플루오로클로로에탄, 클로로프로판, 디클로로프로판, 클로로펜탄, 클로로헥산 및 클로로시클로펜탄 등의 지방족 할로겐화 탄화수소를 들 수 있다.
또한, 탄화수소의 예로서는 톨루엔, 크실렌, 메시틸렌, 나프탈렌, 메틸나프탈렌 및 테트라인 등의 방향족 탄화수소 또는 데카히드로나프탈렌, 옥탄, 노난, 데칸, 안데칸, 도데칸 및 시클로헵탄 등의 지방족 탄화수소를 들 수 있다. 또한, 디페닐에테르 등의 에테르류, 탄산프로필렌 등의 카르보네이트, 에스테류(부틸락톤 및 프로피오락톤 등), 케톤류(시클로헥사논 및 메틸이소부틸케톤 등) 및 술폰류(디메틸술폭시드 및 디페닐술폰 등)도 들 수 있다.
이들의 유기 화합물 중에서는, 축합 다환 방향족 화합물의 용해성의 우수함 및 형성된 박막의 특성을 고려하면, 방향족 할로겐화 탄화수소가 바람직하다. 또한, 혼합물을 상온보다 높은 온도로 가열하고, 축합 다환 방향족 화합물을 유기 화합물에 용해시켜 용액을 형성하기 위해서는, 유기 화합물의 비점은 100 ℃ 이상인 것이 바람직하다. 또한, 혼합물로부터 유기 화합물을 제거하여 박막을 형성하기 위해, 유기 화합물의 증기압은 축합 다환 방향족 화합물의 그것보다도 높을 필요가 있기 때문에, 유기 화합물의 비점은 250 ℃ 이하인 것이 바람직하다. 또한, 가압하에 용액을 조정하는 경우, 유기 화합물의 비점은 특별히 한정되지 않는다.
유기 화합물은 1종을 단독으로 사용할 수도 있고, 2종 이상을 혼합하여 사용할 수도 있다. 예를 들면, 2종 이상의 유기 화합물을 혼합하여 사용함으로써, 유기 화합물의 표면 에너지 또는 축합 다환 방향족 화합물 용액의 유전율을 조정하면, 축합 다환 방향족 화합물 용액을 베이스 위에 배치할 때나 유기 화합물을 증발시킬 때의 용액의 전개성 또는 습윤성을 조정할 수 있다. 또한, 계면활성제, 소포제 및 증점제 등의 첨가물을 축합 다환 방향족 화합물 용액에 적절하게 첨가하면, 축합 다환 방향족 화합물 용액을 베이스 위에 배치할 때의 용액의 전개성 또는 습윤성을 조정하거나, 축합 다환 방향족 화합물 박막의 결함을 감소시키는 것이 가능하다.
이어서, 상기한 바와 같은 축합 다환 방향족 화합물과 유기 화합물을 함유하는 혼합물(분산액 또는 균일한 용액)로부터, 축합 다환 방향족 화합물 박막을 습식 공정에 의해 제조하는 방법에 대하여 설명한다.
축합 다환 방향족 화합물과 유기 화합물을 함유하는 혼합물을 베이스 위에 배치하고, 상온보다 높은 온도로 가열하면, 가열된 혼합물로부터 유기 화합물 또는 용매가 증발하여 유기 화합물 또는 용매가 혼합물로부터 제거되고, 베이스 위에 축합 다환 방향족 화합물 박막이 형성된다. 단, 상기 혼합물이 분산액(축합 다환 방 향족 화합물이 용매 중에 분산되고 있는 것)인 경우에는 혼합물 중의 축합 다환 방향족 화합물 중 적어도 일부를 용매에 용해시킨 후, 유기 화합물 또는 용매를 혼합물로부터 제거한다.
또한, 상기 혼합물을 상온보다 높은 온도로 가열하여 얻어진 용액을 가열한 베이스 위에 배치하고, 유기 화합물 또는 용매를 증발시켜 박막을 형성시킬 수도 있다. 이와 같이, 축합 다환 방향족 화합물 박막을 제조하는 방법에는, 축합 다환 방향족 화합물과 유기 화합물을 함유하는 혼합물을 상온보다 높은 온도로 가열하여 용액을 형성하는 공정이 포함될 필요가 있다. 따라서, 예를 들면 축합 다환 방향족 화합물과 상온보다 높은 온도에서 상기 화합물을 용해 가능한 유기 화합물을 각각 베이스 위에 축차 공급하여 혼합물을 형성하고, 가열에 의해 용액화한 후 유기 화합물 또는 용매를 증발시켜 축합 다환 방향족 화합물 박막을 형성하는 방법도 채용 가능하다.
이들의 축합 다환 방향족 화합물 박막의 제조 방법 중, 상기 혼합물을 가열하여 형성한 용액을 가열한 베이스 위에 배치하고, 유기 화합물 또는 용매를 증발시켜 축합 다환 방향족 화합물 박막을 형성하는 방법은 축합 다환 방향족 화합물 박막의 균일성이 우수하기 때문에 바람직하다. 상기 혼합물을 가열하여 용액을 형성할 때는 일부의 축합 다환 방향족 화합물이 고형분으로서 잔존될 수도 있지만, 잔존분이 없는 균일한 용액을 형성하는 것이 보다 바람직하다.
상기 혼합물 전체에서의 유기 화합물의 함유량은 30 질량% 이상 99.9 질량% 이하로 하는 것이 바람직하다. 30 질량% 미만이면, 혼합물 중의 축합 다환 방 향족 화합물의 용해가 불충분해지기 때문에 바람직하지 않다. 양호한 박막의 형성에는, 축합 다환 방향족 화합물의 함유량이 0.1 질량% 초과인 것이 바람직하기 때문에, 유기 화합물의 함유량의 상한치는 99.9 질량%가 된다.
또한, 상기 혼합물의 조정, 가열, 상기 혼합물의 베이스 위에 대한 공급 및 유기 화합물의 증발 등의 박막 제조를 위한 조작은 축합 다환 방향족 화합물의 구조에 따라서도 상이하지만, 통상적으로 대기하에 또는 질소 및 아르곤 등의 불활성 가스 분위기하에 행할 수 있다. 단, 펜타센 또는 펜타센 유도체의 경우, 고이동도의 박막을 제조하기 위해서는, 불활성 가스 분위기하에 행하는 것이 바람직하다.
또한, 상기 혼합물의 가열 온도(축합 다환 방향족 화합물을 상기 유기 화합물을 갖는 용매로 용해시키는 온도)는 60 ℃ 이상 250 ℃ 이하가 바람직하다. 가열 온도가 60 ℃ 미만이면, 축합 다환 방향족 화합물의 용해도가 낮기 때문에, 축합 다환 방향족 화합물 박막이 불연속적으로 형성되기 쉬워진다. 또한, 베이스(기판)의 온도가 실온 등의 저온인 경우, 상기 혼합물을 베이스 위에 배치했을 때 결정이 생성되어 상기 혼합물 중에 부유할 우려가 있기 때문에, 연속적인 축합 다환 방향족 화합물 박막이 형성되기 어렵다. 한편, 가열 온도가 250 ℃를 초과하면, 축합 다환 방향족 화합물을 용해 가능한 유기 화합물이 증발되기 쉬워지기 때문에, 축합 다환 방향족 화합물 박막이 균일하게 형성되기 어려워진다. 또한, 고체상의 축합 다환 방향족 화합물이 급속하게 석출되기 때문에, 상기 혼합물의 반송 또는 상기 혼합물의 베이스에 대한 전개의 불균일화 등과 같은 공정상의 문제가 발생할 우려가 있다. 이러한 문제가 보다 생기기 어렵게 하기 위해서는, 상기 혼합물의 가열 온도는 70 ℃ 이상 240 ℃ 이하가 보다 바람직하고, 80 ℃ 이상 230 ℃ 이하가 더욱 바람직하고, 100 ℃ 이상 220 ℃ 이하가 가장 바람직하다.
또한, 축합 다환 방향족 화합물을 함유하는 혼합물을 기판 등의 베이스 위에 배치하는 방법으로서는, 도포 및 분무 이외에 베이스를 상기 혼합물에 접촉시키는 방법 등을 들 수 있다. 구체적으로는 스핀 코팅, 딥 코팅, 토출법, 스크린 인쇄, 잉크젯 인쇄, 블레이드 도포 및 인쇄(평판 인쇄, 오목판 인쇄 및 돗판 인쇄 등) 등의 공지된 방법을 들 수 있다.
이러한 방법으로 축합 다환 방향족 화합물을 함유하는 혼합물을 상술한 바와 같은 상온보다 높은 온도로 가온하여 베이스 위에 배치하고, 베이스를 가열하는 것이 바람직하다. 베이스의 가열 온도로서는 60 ℃ 이상 230 ℃ 이하가 바람직하고, 70 ℃ 이상 220 ℃ 이하가 보다 바람직하고, 80 ℃ 이상 210 ℃ 이하가 더욱 바람직하다. 이 온도 범위에서 벗어나면, 상술한 혼합물의 가열 온도와 동일한 이유에 의해, 축합 다환 방향족 화합물 박막의 불균일화 또는 공정상의 문제가 발생하기 쉬워진다.
베이스에 배치하는 혼합물의 온도와 베이스의 온도는 동일할 수도 있고, 상이할 수도 있다. 가열 온도와 베이스의 표면에 생성되는 결정의 형태의 상관성을 조사한바, 축합 다환 방향족 화합물의 용액으로부터 축합 다환 방향족 화합물의 결정이 석출될 때, 과냉각도가 결정의 석출에 영향을 준다는 것을 알 수 있었다. 즉, 과냉각도가 지나치게 크면, 결정핵이 다수 발생하여 축합 다환 방향족 화합물 박막 중에 분리된 결정이 생성되기 쉬워지고, 이 결정의 입계(粒界)가 전자 또는 홀 의 수송을 방해하는 악영향이 발생한다. 상술한 온도 범위로 베이스를 가열하면, 과냉각도가 감소되어 균일한 축합 다환 방향족 화합물 박막이 형성되기 쉬워진다. 단, 가열 온도가 너무 높으면, 혼합물로부터 축합 다환 방향족 화합물의 미 결정이 석출되어, 축합 다환 방향족 화합물 박막의 균일성이 손상될 우려가 있다. 이것은 상기 유기 화합물의 증발에 의해, 혼합물의 과냉각도가 커지는 것이 원인이라고 생각된다.
또한, 고품질의 축합 다환 방향족 화합물 박막을 형성시키기 위해서는, 혼합물의 온도에서 베이스의 온도를 뺀 값을 -15 ℃ 이상 190 ℃ 이하로 하는 것이 바람직하고, 0 ℃ 이상 100 ℃ 이하로 하는 것이 보다 바람직하고, 0 ℃ 이상 80 ℃ 이하로 하는 것이 더욱 바람직하다.
혼합물의 온도를 베이스의 온도와 동등하게 설정하거나, 또는 베이스의 온도보다 고온으로 설정하는 것이 바람직하지만, 혼합물의 온도를 베이스 온도보다 다소 저온으로 설정해도 양질인 반도체 박막이 형성되는 것을 알 수 있었다. 본 발명에서는, 혼합물의 온도 및 베이스의 온도는 혼합물과 베이스를 접촉시킬 때의 온도이다. 베이스의 온도보다 다소 저온의 혼합물이 베이스 위에 배치된 후 베이스에 의해 가열되면, 과포화 상태가 완화된 상태를 거쳐, 유기 화합물 및 용매의 증발에 의해 과포화 상태를 유지하면서 유기 반도체 박막이 형성된다고 생각된다.
혼합물의 온도가 베이스의 온도보다 지나치게 높으면, 축합 다환 방향족 화합물의 미결정이 다수 석출되기 때문에 바람직하지 않다. 또한, 베이스의 온도가 혼합물의 온도보다 지나치게 높으면, 베이스 위에 배치된 액상 내 또는 기액(氣液) 계면에 축합 다환 방향족 화합물의 결정이 석출되어, 막 두께의 균일성 또는 박막의 수송 특성 등의 품질이 저하되기 때문에 바람직하지 않다. 따라서, 혼합물의 온도를 베이스의 온도와 동일하게 하거나, 또는 베이스의 온도보다 높게 하는 것이 바람직하다.
과냉각도는 축합 다환 방향족 화합물 박막을 혼합물로부터 생성하는 원동력이기 때문에, 과냉각도가 매우 낮으면 축합 다환 방향족 화합물 박막의 형성 속도가 느려져 생산성 저하에 연결되기 때문에, 바람직하지 않다. 따라서, 균일할 뿐만 아니라 고품질인 축합 다환 방향족 화합물 박막의 형성에는 혼합물의 과냉각도의 조정이 필요하다.
이와 같이, 본 발명의 축합 다환 방향족 화합물 박막은 습식 공정으로 제조하는 것이 가능하다. 따라서, 종래의 진공 공정과 비교하여 간편할 뿐만 아니라 단시간에 박막을 제조할 수 있기 때문에, 생산성이 높고 비용이 적게 든다. 본 발명에 따르면, 지금까지 불용 또는 난용으로 되어 있던 축합 다환 방향족 화합물의 박막을 습식 공정으로 제조할 수 있기 때문에, 습식 공정에 의해 제조 가능한 재료의 수를 증가시킬 수 있다.
또한, 상술한 축합 다환 방향족 화합물을 함유하는 혼합물을 사용하여, 상술한 축합 다환 방향족 화합물 박막의 제조 방법에 의해 축합 다환 방향족 화합물 박막을 제조할 때, 상술한 고순도의 축합 다환 방향족 화합물을 사용하면, 보다 고성능의 축합 다환 방향족 화합물 박막 또는 유기 반도체 소자를 제조할 수 있다.
또한, 축합 다환 방향족 화합물 박막을 형성하기 위한 베이스의 소재에는 각 종 재료가 이용 가능하다. 예를 들면, 유리, 석영, 산화알루미늄, 산화마그네슘, 실리콘, 갈륨비소, 인듐ㆍ주석 산화물(ITO), 산화아연 및 마이카 등의 세라믹 또는 알루미늄, 금, 스테인레스강, 철 및 은 등의 금속을 들 수 있다. 또한, 폴리에스테르(폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트 및 폴리에틸렌나프탈레이트 등), 폴리카르보네이트, 노르보르넨계 수지, 폴리에테르술폰, 폴리이미드, 폴리아미드, 셀룰로오스, 실리콘 수지 및 에폭시 수지 등의 수지 또는 탄소나 종이 등을 들 수 있다. 또는 이들의 복합체일 수도 있다. 단, 베이스가 유기 화합물에 의해 팽윤 또는 용해를 일으켜 문제점이 발생하는 경우에는, 유기 화합물이 베이스로 확산되는 것을 억제하기 위해 배리어층을 설치하는 것이 바람직하다. 또한, 베이스의 표면을 적당한 표면 에너지를 갖는 재료로 수식하면, 축합 다환 방향족 화합물 박막과 표면 에너지를 매치시키거나, 혼합물의 베이스에 대한 습윤성을 조정하는 것이 가능하다.
또한, 베이스의 형상은 특별히 한정되지 않지만, 통상적으로는 필름상의 베이스 또는 판상의 베이스(기판)가 사용된다. 또한, 직방체 및 구체 등의 입체를 베이스로서 사용할 수도 있다. 또한, 선상체 또는 섬유 구조체를 베이스로서 사용할 수도 있다.
이와 같이 하여 제조된 축합 다환 방향족 화합물 박막은 높은 결정성을 갖고, 박막 내에서 축합 다환 방향족 화합물의 분자가 그의 장축이 박막 표면 또는 베이스의 표면에 수직인 방향에 따르도록 배향된 구조를 갖고 있다. 그리고, 광각 X선 회절 패턴의 (00n)면의 회절 피크(n은 1 이상의 정수) 중 (001)면에 상당하는 회절 피크의 반가폭이 0.05 deg 이상 0.2 deg 이하이다. 따라서, 상기 박막은 결정이 크게 성장하고 있으며, 반도체 특성이 우수하다.
또한, 이와 같이 하여 제조된 펜타센 박막은 높은 결정성을 갖고, 박막 내에서 펜타센 분자가 그의 장축이 박막 표면 또는 베이스의 표면에 수직인 방향에 따르도록 배향된 구조를 갖고 있다. 특히, 박막의 결정 구조가 일반적인 박막 형성법인 진공 증착법에 의해 형성된 박막의 구조와는 상이하다.
진공 증착법에 의해 형성된 펜타센 박막은 분자의 장축이 베이스의 표면에 대하여 거의 수직 방향으로 배향된, 소위 박막상((001) 회절면의 면간 거리가 1.50 내지 1.53 ㎚)으로 형성되고, 안정화된 벌크상(면간 거리가 1.40 내지 1.45 ㎚)이 부분적으로 혼재된 결정 구조를 갖고 있다. 이러한 펜타센 박막은 결정성은 높지만, 결정이 준안정된 구조이고, 안정성이 높은 결정 구조가 아니다.
이에 대하여, 본 발명의 방법에 의해 제조된 펜타센 박막은 진공 증착법에 의해 형성된 펜타센 박막과는 결정 구조가 상이하고, 안정화된 벌크상만으 형성되어 있으며, 안정성이 높은 결정 구조를 갖는 박막이다. 즉, 본 발명의 펜타센 박막은 그의 광각 X선 회절 패턴에 존재하는 회절 피크 중의 대부분이 1.4 ㎚ 이상 1.5 ㎚ 미만인 면간 거리에 대응하는 (001)면에 상당하는 회절 피크이고, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크는 매우 작다. 그리고, 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I와, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과한다.
또한, 본 발명의 펜타센 박막은 결정성이 높기 때문에, (00n)면(n은 1 이상의 정수)에 상당하는 회절 피크는 고차까지 존재하고, 진공 증착법으로 얻어지는 펜타센 박막에 비해, 보다 높은 차수의 회절 피크가 관측된다.
또한, 본 발명의 펜타센 박막은 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (00n)면(n은 1 이상의 정수)의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭이 0.08 deg 이상 0.2 deg 이하이다. 이 회절 피크의 반가폭이 작은 것은 박막 내의 결정자 크기가 큰 것을 나타내고 있으며, 결정자 크기가 크면 결정 입계의 영향이 감소되기 때문에, 펜타센 박막은 반도체 특성이 우수하다. 또한, 상기 반가폭은 0.05 deg 이상 0.2 deg 이하인 것이 보다 바람직하다.
또한, 본 발명의 박막의 제조 방법에 따르면, 종래법의 진공 증착법에 비해 결정을 보다 크게 성장시킬 수 있으며, 박막 형태는 원자간력 현미경(AFM), 전자 현미경 및 광학 현미경에 의해 판별할 수 있다.
본 발명의 펜타센 박막의 형태(결정의 조직 구조)는 입자상의 결정을 포함하는 조직 구조를 일부 가짐과 동시에, 판상 결정을 포함하는 조직 구조 또는 판상 결정이 베이스의 표면에 넓게 성장한 시트상의 조직 구조를 갖는 형태이다. 이 판상 결정을 포함하는 조직 구조 또는 시트상의 조직 구조는 진공 증착법으로 형성된 펜타센 박막에서는 관측되지 않기 때문에, 본 발명의 박막의 제조 방법에 의해 얻어진 펜타센 박막에서 특이한 조직 구조이다. 본 발명의 펜타센 박막에서의 시트상의 조직 구조는 표면이 비교적 평탄하고, 결정의 단차 부분이 평행한 선상을 이루어 동일한 평면 내에 형성되기 때문에, 입계 조직이 거의 존재하지 않는다.
이들의 각 조직 구조를 갖는 펜타센 박막으로부터 전계 효과 트랜지스터를 제조하여 성능을 비교한바, 입자상의 결정을 포함하는 조직 구조를 갖는 펜타센 박막을 채널에 갖는 트랜지스터와 비교하여, 판상 결정을 포함하는 조직 구조 또는 시트상의 조직 구조를 갖는 펜타센 박막을 채널에 갖는 트랜지스터가 전계 효과 이동도 및 역치 전압 안정성 등의 성질이 우수하다는 것을 알 수 있었다. 특히, 시트상의 조직 구조를 갖는 펜타센 박막을 채널에 갖는 트랜지스터는, on 전류가 높고 역치 전압이 OV에 점근(漸近)하는 점 및 on/off 전류비가 높아지는 점 등 바람직한 성질을 갖고 있다.
본 발명의 펜타센 박막을 포함하는 트랜지스터는 통상적인 증착법으로 형성된 펜타센 박막을 포함하는 트랜지스터와 비교하여, 높은 on/off 전류비와 낮은 역치 전압을 갖는다. 예를 들면, on/off 전류비에 대해서는 1×104 이상의 높은 성능을 갖고, 역치 전압에 대해서는 5 V 내지 -5 V의 우수한 성능을 갖는다. 이 높은 on/off 전류비에 의해, 트랜지스터를 표시 소자의 TFT에 이용한 경우, 고정밀도의 표시 소자가 형성 가능해진다. 또한, 낮은 역치 전압에 의해, TFT 작동 전압이 감소되어, 트랜지스터가 저소비 전력이 된다.
본 발명의 펜타센 박막에서는, 판상 결정은 그의 입경이 3 ㎛ 이상의 크기로 성장하고 있으며, 박막 형성 조건에 따라 수 ㎜ 내지 수 ㎝ 크기의 시트상의 조직 구조로 성장하고 있다. 또한, 베이스의 표면 한 면에 시트상의 결정이 성장한 단결정에 가까운 박막을 제조할 수도 있다. 이와 같이 판상 결정 또는 시트상의 조 직 구조가 크면, 펜타센 박막을 사용하여 제조된 유기 반도체 소자의 수송 특성이 균일화 및 고성능화되기 때문에 바람직하다.
축합 다환 방향족 화합물이 펜타센인 경우, 형성된 축합 다환 방향족 화합물 박막의 질을 예를 들면 이하와 같이 하여 평가할 수 있다. 즉, 축합 다환 방향족 화합물 박막으로 전계 효과 트랜지스터를 구성하여, 그의 전계 효과 이동도로 평가할 수 있다. 전계 효과 이동도는 0.1 ㎠/Vㆍs 이상인 것이 바람직하고, 0.5 ㎠/Vㆍs 이상인 것이 보다 바람직하고, 1 ㎠/Vㆍs 이상인 것이 보다 바람직하다.
또한, 전계 효과 트랜지스터의 드레인 전류의 게이트 전압 의존성으로부터 구한 문턱 전압은 0에 점근하는 경향이 있기 때문에, 혼합물을 가열하여 베이스 위에서 형성한 본 발명의 축합 다환 방향족 화합물 박막은 그의 특성이 바람직하다. 고이동도 및 저문턱 전압이 되는 원인은 분명하지 않지만, 축합 다환 방향족 화합물 박막 중에서 결정이 크게 성장하여, 결정 간의 입계가 감소됨으로써 양호한 성질을 나타내는 것이라고 생각된다. 본 발명의 축합 다환 방향족 화합물 박막은 펜타센을 예를 들면, 통상적인 증착막과 비교하여 양호한 특성을 갖는 트랜지스터를 형성할 수 있다.
이러한 축합 다환 방향족 화합물 박막을 사용함으로써, 전자 공학, 포토닉스 및 생체 전자 공학 등의 분야에서 유익한 반도체 소자를 제조할 수 있다. 이러한 반도체 소자의 예로서는 다이오드, 트랜지스터, 박막 트랜지스터, 메모리, 포토 다이오드, 발광 다이오드, 발광 트랜지스터 및 센서 등을 들 수 있다.
트랜지스터 및 박막 트랜지스터는 디스플레이에 이용하는 것이 가능하고, 액 정 디스플레이, 분산형 액정 디스플레이, 전기 영동형 디스플레이, 입자 회전형 표시 소자, 전자 공학 디스플레이, 유기 발광 디스플레이 및 전자 페이퍼 등의 다양한 표시 소자에 이용 가능하다. 트랜지스터 및 박막 트랜지스터는 이들의 표시 소자에서 표시 화소의 스위칭용 트랜지스터, 신호 드라이버 회로 소자, 메모리 회로 소자 및 신호 처리 회로 소자 등에 이용된다.
반도체 소자가 트랜지스터인 경우, 그의 소자 구조로서는 예를 들면, 기판/게이트 전극/절연체층(유전체층)/소스 전극ㆍ드레인 전극/ 반도체층의 구조, 기판/반도체층/소스 전극ㆍ드레인 전극/절연체층(유전체층)/게이트 전극의 구조 및 기판/소스 전극(또는 드레인 전극)/ 반도체층+절연체층(유전체층)+게이트 전극/드레인 전극(또는 소스 전극)의 구조 등을 들 수 있다. 이때, 소스 전극, 드레인 전극 및 게이트 전극은 각각 복수 설치할 수도 있다. 또한, 복수의 반도체층을 동일한 평면 내에 설치할 수도 있고, 적층하여 설치할 수도 있다.
트랜지스터의 구성으로서는, MOS(메탈-산화물(절연체층)-반도체)형 및 바이폴라형 모두 채용 가능하다. 축합 다환 방향족 화합물은 통상적으로 p형 반도체이기 때문에, 도너 도핑하여 n형 반도체로 한 축합 다환 방향족 화합물과 조합하거나, 축합 다환 방향족 화합물 이외의 n형 반도체와 조합함으로써, 소자를 구성할 수 있다.
또한, 반도체 소자가 다이오드인 경우, 그의 소자 구조로서는 예를 들면, 전극/n형 반도체층/p형 반도체층/ 전극의 구조를 들 수 있다. 그리고, p형 반도체층에 본 발명의 축합 다환 방향족 화합물 박막이 사용되며, n형 반도체층에 상술한 n 형 반도체가 사용된다.
반도체 소자에서의 축합 다환 방향족 화합물 박막 내부 또는 축합 다환 방향족 화합물 박막 표면과 전극의 접합면의 적어도 일부는 쇼트키(Schottky) 접합 및(또는) 터널 접합으로 할 수 있다. 이러한 접합 구조를 갖는 반도체 소자는 단순한 구성으로 다이오드 또는 트랜지스터를 제조할 수 있기 때문에 바람직하다. 또한, 이러한 접합 구조를 갖는 유기 반도체 소자를 복수 접합하여, 인버터, 오스시레이터, 메모리 및 센서 등의 소자를 형성할 수도 있다.
또한, 본 발명의 반도체 소자를 표시 소자로서 사용하는 경우, 표시 소자의 각 화소에 배치되어 각 화소의 표시를 스위칭하는 트랜지스터 소자(디스플레이 TFT)로서 이용할 수 있다. 이러한 액티브 구동 표시 소자는 대향하는 도전성 기판의 패턴화가 불필요하기 때문에, 회로 구성에 따라, 화소를 스위칭하는 트랜지스터를 갖지 않는 패시브 구동 표시 소자와 비교하여 화소 배선을 간략화할 수 있다. 통상적으로는 1 화소당 1개 내지 수개의 스위칭용 트랜지스터가 배치된다. 이러한 표시 소자는 기판면에 이차원적으로 형성된 데이터 라인과 게이트 라인을 교차한 구조를 가지며, 데이터 라인 또는 게이트 라인이 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극에 각각 접합되어 있다. 또한, 데이터 라인과 게이트 라인을 분할하거나, 전류 공급 라인 및 신호 라인을 추가하는 것도 가능하다.
또한, 표시 소자의 화소에 화소 배선, 트랜지스터 뿐만 아니라 캐패시터를 병설하여, 신호를 기록하는 기능을 부여할 수도 있다. 또한, 표시 소자가 형성된 기판에 데이터 라인 및 게이트 라인의 드라이버, 화소 신호의 메모리, 펄스 제너레 이터, 신호 분할기 및 컨트롤러 등을 탑재할 수도 있다.
또한, 본 발명의 유기 반도체 소자는 IC 카드, 스마트 카드 및 전자 택에서의 연산 소자 및 기억 소자로서도 이용할 수 있다. 이 경우, 이들이 접촉형이어도, 비접촉형이어도 문제없이 적용 가능하다. 이 IC 카드, 스마트 카드 및 전자 택은 메모리, 펄스 제너레이터, 신호 분할기, 컨트롤러 및 캐패시터 등으로 구성되어 있으며, 안테나 및 배터리를 추가로 구비할 수도 있다.
또한, 본 발명의 유기 반도체 소자로 다이오드, 쇼트키 접합 구조를 갖는 소자 및 터널 접합 구조를 갖는 소자를 구성하면, 이 소자는 광전 변환 소자, 태양 전지 및 적외선 센서 등의 수광 소자 및 포토 다이오드로서 이용할 수도 있고, 발광 소자로서 이용할 수도 있다. 또한, 본 발명의 유기 반도체 소자로 트랜지스터를 구성하면, 이 트랜지스터는 발광 트랜지스터로서 이용할 수 있다. 이들의 발광 소자의 발광층에는 공지된 유기 재료 또는 무기 재료를 사용할 수 있다.
또한, 본 발명의 유기 반도체 소자는 센서로서 이용할 수 있으며, 가스 센서, 바이오 센서, 혈액 센서, 면역 센서, 인공 망막 및 미각 센서 등 댜앙한 센서에 응용할 수 있다. 통상적으로, 유기 반도체 소자를 구성하는 축합 다환 방향족 화합물 박막에 측정 대상물을 접촉 또는 인접시켰을 때 생기는 축합 다환 방향족 화합물 박막의 저항치의 변화에 의해, 측정 대상물을 분석할 수 있다.
이하에 실시예를 나타내어 본 발명을 더욱 구체적으로 설명한다.
〔축합 다환 방향족 화합물의 정제예〕
펜타센 분말(알드리치사제의 시약을 실온 및 대기하에 약 5년간 방치한 것) 1 g과 1,2,4-트리클로로벤젠 300 g의 혼합물을 질소 분위기 중 180 ℃로 가열하여, 청자색(靑紫色)의 균일한 용액을 조정하였다. 이 용액을 실온으로 냉각하여 결정을 성장시키고, 석출된 결정을 여과한 후, 진공 건조기로 건조시켜 고순도의 펜타센 분말을 얻었다.
정제 전후의 펜타센을 각각 1,2,4-트리클로로벤젠에 용해하여, 0.1 g/L 농도의 용액을 조정하였다. 그리고, 자외선-가시광 흡수 스펙트럼(파장 300 ㎚ 내지 900 ㎚의 범위)을 측정하였다. 펜타센의 특성 흡수(580 ㎚)와 펜타센퀴논의 특성 흡수(400 ㎚)의 백그라운드를 뺀 흡수 강도의 비로부터 구한 펜타센퀴논의 함유량은, 정제 전은 1.5 질량%, 정제 후는 0.2 질량%였다.
이어서, n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)을 준비하고, 그의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 그리고, 이 실리콘 기판 위에 진공 증착법에 의해 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 이 진공 증착에서는 펜타센을 탄탈 보트에 올려놓고, 저항 가열에 의해 플래시 증착하였다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 정제 전의 펜타센을 사용한 트랜지스터의 이동도는 0.O2 ㎠/Vㆍs, on/off 전류비는 1000, 역치 전압은 -25 V였다. 또한, 정제 후의 펜타센을 사용한 트랜지스터의 이동도는 0.48 ㎠/Vㆍs, on/off 전류비는 5×103, 역치 전압은 -15 V였다.
〔실시예 1〕
펜타센 분말(알드리치사제) 30 ㎎과 1,2,4-트리클로로벤젠 30 g의 혼합물을 질소 분위기하에 120 ℃로 가열하여, 청자색의 균일한 용액을 조정하였다. 질소 분위기하에서 상기 펜타센 용액을 100 ℃의 실리콘 기판 위에 전개하고, 1,2,4-트리클로로벤젠을 증발시켜 펜타센 박막(평균 막 두께는 200 ㎚)을 제조하였다.
얻어진 펜타센 박막의 광각 X선 회절 패턴(도 1을 참조)은 면간 거리 1.45 ㎚ 및 1.42 ㎚에 대응하는 (00n)면(n=1 내지 6)의 회절 피크를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 각각 0.09 deg 및 0.07 deg였다.
또한, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크는 관측되지 않았다. 따라서, 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I와, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과(무한대)하였다.
얻어진 펜타센 박막의 조직 구조를 AFM으로 관찰한바, 수 ㎝로 판상 결정이 성장한 시트상의 조직 구조가 관측되었다. 일부에 수 ㎛의 판상 결정을 포함하는 조직 구조가 관찰되었지만, 마이크로미터 오더의 입자상의 결정을 포함하는 조직 구조는 관찰되지 않았다.
이어서, n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 mn의 산화막을 표면에 구비하고 있음)을 준비하고, 그의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 100 ℃로 가열하며, 표면에 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 0.45 ㎠/Vㆍs, on/off 전류비는 1×105이었다. 또한, 드레인 전류의 평방근과 게이트 전압의 곡선으로부터 구한 역치 전압은 1.0 V였다.
〔실시예 2〕
펜타센 분말(알드리치사제) 10 ㎎과 o-디클로로벤젠 10 g을 혼합하여, 펜타센이 균일하게 분산된 분산액을 조정하였다. 질소 분위기하에 상기 펜타센 분산액을 120 ℃의 실리콘 기판 위에 전개하면, 온도의 상승에 따라 펜타센이 o-디클로로벤젠에 용해되어, 펜타센 분산액이 청자색으로 변화하였다. 그리고, 그 후에 o-디클로로벤젠이 증발하여, 실리콘 기판 표면에 펜타센 박막이 형성되었다.
얻어진 펜타센 박막의 광각 X선 회절 패턴(도 2를 참조)은 면간 거리 1.45 ㎚ 및 1.44 ㎚에 대응하는 (00n)면(n=1 내지 5)의 회절 피크를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 각각 0.08 deg 및 0.06 deg였다.
또한, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크는 관측되지 않았다. 따라서, 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I와, l.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과(무한대)하였다.
얻어진 펜타센 박막의 조직 구조를 AFM으로 관찰한바, 수 ㎝로 판상 결정이 성장한 시트상의 조직 구조가 관측되었다. 일부에 수 ㎛의 판상 결정을 포함하는 조직 구조가 관찰되었지만, 마이크로미터 오더의 입자상의 결정을 포함하는 조직 구조는 관찰되지 않았다.
이어서, 실시예 1과 동일한 실리콘 기판을 120 ℃로 가열하며, 표면에 상기 펜타센 분산액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실시예 1과 동일하게 하여 전계 효과 트랜지스터 특성을 평가한바, 이동도는 0.25 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 0.5 V였다.
〔실시예 3〕
펜타센 분말(알드리치사제) 30 ㎎과 1,2,4-트리클로로벤젠 30 g의 혼합물을 질소 분위기하에 180 ℃로 가열하여, 청자색의 균일한 용액을 조정하였다. 질소 분위기하에 상기 펜타센 용액을 150 ℃의 실리콘 기판 위에 전개하고, 1,2,4-트리클로로벤젠을 증발시켜 펜타센 박막(평균 막 두께는 100 ㎚)을 제조하였다.
얻어진 펜타센 박막의 광각 X선 회절 패턴(도 3을 참조)은 면간 거리 1.48 ㎚ 및 1.43 ㎚에 대응하는 (00n)면(n=1 내지 6 이상)의 회절 피크를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 각각 0.09 deg 및 0.07 deg였다.
또한, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크는 관측되지 않았다. 따라서, 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I와, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과(무한대)하였다.
얻어진 펜타센 박막의 조직 구조를 AFM으로 관찰한바, 수 ㎝로 판상 결정이 성장한 시트상의 조직 구조가 관측되었다. 일부에 수 ㎛의 판상 결정을 포함하는 조직 구조가 관찰되었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 150 ℃로 가열하며, 표면에 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 1.7 ㎠/Vㆍs, on/off 전류비는 1×106, 역치 전압은 4.1 V였다. 또한, 도 4에 실시예 3의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한다.
〔실시예 4〕
실리콘 기판의 온도를 175 ℃로 한 것 이외에는 실시예 3과 동일하게 하여, 펜타센 박막을 제조하였다. 그리고, 이 펜타센 박막을 사용하고, 실시예 3과 동일하게 하여 트랜지스터를 제조하였다. 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가한바, 이동도는 1.35 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 3.3 V였다. 또한, 도 5에 실시예 4의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한다.
〔실시예 5〕
펜타센 분말과 1,2,4-트리클로로벤젠의 혼합물의 가열 온도가 200 ℃인 것과, 실리콘 기판의 온도를 140 ℃로 한 것 이외에는 실시예 3과 동일하게 하여, 펜타센 박막을 제조하였다. 그리고, 이 펜타센 박막을 사용하고, 실시예 3과 동일하게 하여 트랜지스터를 제조하였다. 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가한바, 이동도는 0.6 ㎠/Vㆍs, on/off 전류비는 1×104, 역치 전압은 0.8 V였다.
〔실시예 6〕
실리콘 기판의 온도를 60 ℃로 한 것 이외에는 실시예 3과 동일하게 하여, 펜타센 박막을 제조하였다. 그리고, 이 펜타센 박막을 사용하고, 실시예 3과 동일하게 하여 트랜지스터를 제조하였다. 상기 트랜지스터의 전계 효과 트랜지스터 특성을 측정한바, 이동도는 0.12 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 -2.2 V였다. 단, 얻어진 펜타센 박막을 현미경으로 관찰한바, 펜타센의 미세한 입자가 다수 석출되고 있다는 것을 알 수 있었다.
〔실시예 7〕
2,3-디메틸펜타센 10 ㎎과 o-디클로로벤젠 10 g의 혼합물을 130 ℃로 가열하여, 균일한 용액을 조정하였다. 질소 분위기하에 상기 용액을 100 ℃의 실리콘 기판 위에 전개하고, o-디클로로벤젠을 증발시켜 2,3-디메틸펜타센 박막을 제조하였다.
얻어진 2,3-디메틸펜타센 박막의 광각 X선 회절 패턴(도 6을 참조)은 면간 거리(c축 격자 정수) 1.67 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3, 4)를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 0.08 deg였다. 이 c축 격자 정수는 2,3-디메틸펜타센 분자의 장축 방향의 길이와 반데르발스 반경의 합계(1.70 ㎚)에 거의 일치하기 때문에, 2,3-디메틸펜타센 분자는 박막 내에서 분자의 장축을 기판의 표면에 대하여 수직 방향으로 배향시켜 결정을 형성하고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 동일한 실리콘 기판을 100 ℃로 가열하며, 표면에 상술한 2,3-디메틸펜타센 용액을 전개하고 2,3-디메틸펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실시예 1과 동일하게 하여 전계 효과 트랜지스터 특성을 평가한바, 이동도는 1.25 ㎠/Vㆍs, on/off 전류비는 1×104, 역치 전압은 4.6 V였다.
〔실시예 8〕
오바렌(에렌스트퍼사제) 10 ㎎과 o-디클로로벤젠 10 g의 혼합물을 130 ℃로 가열하여, 균일한 용액을 조정하였다. 상기 오바렌 용액을 100 ℃의 실리콘 기판 위에 전개하고, o-디클로로벤젠을 증발시켜 오바렌 박막을 제조하였다.
얻어진 오바렌 박막의 광각 X선 회절 패턴(도 7을 참조)은 면간 거리(c축 격자 정수) 11.8 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3, 4)를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 0.06 deg였다. 이 (00n)면의 면간 거리는 오바렌 분자의 장축 방향의 길이에 거의 일치하기 때문에, 오바렌 분자는 박막 내에서 분자의 장축을 기판의 표면에 대하여 수직 방향으로 배향시켜 결정을 형성하고 있다는 것을 알 수 있었다. 또한, (00n)면의 회절 피크 이외에 (n00)면 및 (20-2)면 등의 회절 피크도 관측되었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 100 ℃로 가열하며, 표면에 상기 오바렌 용액을 전개하고 오바렌 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 오바렌 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 0.07 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 0.1 V였다. 또한, 도 8에 실시예 8의 트랜지스터의 드레인 전류/게이트 전압 곡선을 도시한다.
한편, 오바렌 증착막의 이동도는 0.O3 ㎠/Vㆍs, on/off 전류비는 1×103, 역 치 전압은 35 V였다.
〔실시예 9〕
테트라센(도꾜 가세이 고교 가부시끼가이샤제) 30 ㎎과 1,2,4-트리클로로벤젠 30 g의 혼합물을 80 ℃로 가열하여, 균일한 용액을 조정하였다. 상기 테트라센 용액을 80 ℃의 실리콘 기판 위에 전개하고, 1,2,4-트리클로로벤젠을 증발시켜 테트라센 박막을 제조하였다.
얻어진 테트라센 박막의 광각 X선 회절 패턴(도 9를 참조)은 면간 거리(c축 격자 정수) 1.22 ㎚에 대응하는 (00n)면의 회절 피크(n=1 내지 6)를 갖고 있었기 때문에, 테트라센 분자는 박막 내에서 분자의 장축을 기판의 표면에 대하여 수직 방향으로 배향시켜 결정을 형성하고 있다는 것을 알 수 있었다.
이어서 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 100 ℃로 가열하며, 표면에 상기 테트라센 용액을 전개하고 테트라센 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 테트라센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 6×10-3 ㎠/Vㆍs, on/off 전류비는 5×103, 역치 전압은 3.4 V였다. 한편, 증착법에 의해 형성된 테트라센 박막을 사용하여 제조한 트랜지스터는 트랜지스터 동작하지 않았다. 이 증착막의 구조를 광 각 X선 회절 패턴에 의해 평가한바, 상술한 실시예 9의 테트라센 박막과 비교하여 회절 강도가 약하고, (00n)면의 회절 피크는 n이 1 내지 3인 것만이 관측되었다.
〔실시예 10〕
비스(4-도데실페닐)아세틸렌과 테트라페닐시클로펜타디에논을 딜스-알더 반응에 의해 커플링시킨 후, 프리델-크래프츠 반응으로 축합시켜 테트라도데실헥사벤조코로넨을 합성하였다.
얻어진 테트라도데실헥사벤조코로넨 10 ㎎과 메시틸렌 10 g의 혼합물을 110 ℃로 가열하여, 균일한 용액을 조정하였다. 상기 용액을 80 ℃의 실리콘 기판 위에 전개하고, 메시틸렌을 증발시켜 테트라도데실헥사벤조코로넨 박막을 제조하였다.
얻어진 테트라도데실헥사벤조코로넨 박막의 광각 X선 회절 패턴은 면간 거리(c축 격자 정수) 22.1 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3)를 갖고, 이 중 (001)면에 상당하는 회절 피크의 반가폭은 0.19 deg였다. 이 (00n)면의 면간 거리는 테트라도데실헥사벤조코로넨 분자의 장축 방향의 길이의 거의 50 %이기 때문에, 테트라도데실헥사벤조코로넨 분자는 박막 내에서 분자면을 기판의 표면에 대하여 수직 방향으로 배향시킬 뿐만 아니라 분자의 장축을 기판의 표면에 대하여 평행하게 배향시켜 결정을 형성하고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 80 ℃로 가 열하며, 표면에 상기 테트라도데실헥사벤조코로넨 용액을 전개하고 테트라도데실헥사벤조코로넨 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 테트라도데실헥사벤조코로넨 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 0.05 ㎠/Vㆍs, on/off 전류비는 1×104, 역치 전압은 5.4 V였다.
〔실시예 11〕
1,5-디메틸벤젠-3,4-디알데히드와 시클로헥산-1,4-디온을 커플링시켜 합성한 2,3,9,10-테트라메틸펜타센-6,13-디온을 환원 및 방향화하여, 2,3,9,10-테트라메틸펜타센을 얻었다.
이 2,3,9,10-테트라메틸펜타센 20 ㎎과 1,2,4-트리클로로벤젠 10 g을 질소 분위기 중에 혼합하고, 150 ℃로 가열하여 균일한 용액을 조정하였다. 질소 분위기하에 상기 테트라메틸펜타센 용액을 120 ℃로 가열한 실리콘 기판 위에 전개하고, 트리클로로벤젠을 증발시켜 테트라메틸펜타센 박막을 형성하였다.
얻어진 박막의 광각 X선 회절 패턴은 면간 거리 1.82 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3, 4, 5, 6)를 갖고, 이 (001)면의 회절 피크의 반가폭은 0.05 deg였다. 또한, 이 면간 거리는 테트라메틸펜타센의 분자 길이 1.8 내지 1.9 ㎚에 일치하기 때문에, 분자의 장축이 기판의 표면에 대하여 수직으로 배향되고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 120 ℃로 가열하며, 그의 표면에 150 ℃로 가열한 상기 테트라메틸펜타센 용액을 전개하고 테트라메틸펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 테트라메틸펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 1.6 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 1.8 V였다.
〔실시예 12〕
2,3-디메틸나프탈렌-6,7-디알데히드와 1,4-디히드록시나프탈렌을 커플링시켜 합성한 2,3-디메틸펜타센-6,13-디온을 환원 및 방향화하여, 2,3-디메틸펜타센을 얻었다.
이 2,3-디메틸펜타센 30 ㎎과 메시틸렌(트리메틸벤젠) 10 g을 질소 분위기 중에 혼합하고, 150 ℃로 가열하여 균일한 용액을 조정하였다. 질소 분위기하에 상기 디메틸펜타센 용액을 120 ℃로 가열한 실리콘 기판 위에 전개하고, 메시틸렌을 증발시켜 디메틸펜타센 박막을 형성하였다.
얻어진 박막의 광각 X선 회절 패턴은 면간 거리 1.68 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3, 4, 5)를 갖고, 이 (001)면의 회절 피크의 반가폭은 0.082 deg였다. 또한, 이 면간 거리는 디메틸펜타센의 분자 길이 1.7 ㎚에 일치하기 때문에, 분자의 장축이 기판의 표면에 대하여 수직으로 배향되고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 120 ℃로 가열하며, 그의 표면에 150 ℃로 가열한 상기 디메틸펜타센 용액을 전개하고 디메틸펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 디메틸펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터의 특성을 평가하였다. 그 결과, 이동도는 1.7 ㎠/Vㆍs, on/off 전류비는 1×105, 역치 전압은 2.4 V였다.
〔실시예 13〕
1,2-디프로필벤젠-4,5-디알데히드와 1,4-디히드록시안트라센을 커플링시켜 합성한 2,3-디프로필펜타센-6,13-디온을 환원하여, 2,3-디프로필펜타센-6,13-디히드록시드를 얻었다. 그리고, 이것에 N-클로로숙신이미드를 반응시켜, 2,3-디프로필-6,13-디클로로펜타센(DPDCP)을 합성하였다.
이 DPDCP 30 ㎎과 메시틸렌 10 g을 질소 분위기하에 혼합하고, 150 ℃로 가열하여 균일한 용액을 조정하였다. 질소 분위기하에 상기 DPDCP 용액을 120 ℃로 가열한 실리콘 기판 위에 전개하고, 메시틸렌을 증발시켜 DPDCP 박막을 형성하였다.
얻어진 박막의 광각 X선 회절 패턴은 면간 거리 2.45 ㎚에 대응하는 (00n)면 의 회절 피크(n=1, 2, 3)를 갖고, 이 (001)면의 회절 피크의 반가폭은 0.174 deg였다. 또한, 이 면간 거리는 DPDCP 분자의 경사 방향(대각선 방향)의 분자 길이 2.3 ㎚에 일치하기 때문에, 분자의 장축이 기판의 표면에 대하여 수직으로 배향되고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 120 ℃로 가열하며, 표면에 150 ℃로 가열한 상기 DPDCP 용액을 전개하고 DPDCP 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, DPDCP 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 0.3 ㎠/Vㆍs, on/off 전류비는 1×104, 역치 전압은 4 V였다.
〔실시예 14〕
루브렌(알드리시치사제) 30 ㎎을 트리클로로벤젠 10 g에 혼합하여 용액을 조정하였다. 150 ℃로 가열한 상기 용액을 120 ℃로 가열한 실리콘 기판 위에 전개하고, 트리클로로벤젠을 증발시켜 박막을 형성하였다.
얻어진 박막의 광각 X선 회절 패턴은 면간 거리 1.3 ㎚에 대응하는 회절 피크를 갖고, 이 회절 피크의 반가폭은 0.18 deg였다. 이 면간 거리는 루브렌 분자의 분자 길이 1.35 ㎚에 일치하기 때문에, 분자의 장축이 기판의 표면에 대하여 수 직으로 배향되고 있다는 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 120 ℃로 가열하며, 표면에 150 ℃로 가열한 상기 루브렌 용액을 전개하고 루브렌 박막을 형성하여, 트랜지스터 구조로 하였다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 루브렌 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 3×10-4 ㎠/Vㆍs, on/off 전류비는 1×103, 역치 전압은 5 V였다.
또한, 증착에 의해 형성된 루브렌 박막을 사용한 트랜지스터는 동작하지 않았다(전류치 1 ㎁ 이하). 이 루브렌 박막의 광각 X선 회절 패턴에는 회절 피크가 없었으며, 비결정질이었다.
〔실시예 15〕
펜타센 30 ㎎을 1,2,4-트리클로로벤젠 10 g에 혼합하고, 질소 분위기 중에 200 ℃로 가열하여 펜타센 용액을 조정하였다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 소정의 온도로 가열하며, 표면에 200 ℃로 가열한 상기 펜타센 용액을 전개하고 펜타센 박막 을 형성하여, 트랜지스터 구조로 하였다. 또한, 실리콘 기판의 온도는 표 1에 도시한 바와 같이 60 ℃ 내지 215 ℃의 각 온도로 하였다. 이 실리콘 기판의 온도는 적외선 방사 온도계를 사용하여 측정한 것이다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 박막 형성시의 실리콘 기판의 온도가 다른 각 트랜지스터에 대하여 전계 효과 트랜지스터 특성을 평가하였다. 그 결과를 표 1에 나타낸다. 또한, 전계 효과 이동도는 60 V의 드레인 전압을 인가하면서 게이트 전압을 +40 V 내지 -80 V까지 주사(走査)하여 측정한 트랜스퍼 특성으로부터 산출하였다.
또한, 표 1에는 나타내지 않았지만, 실리콘 기판의 온도를 50 ℃로 한 경우는 트랜지스터 동작이 관측되었으며, 이동도는 8×10-3 ㎠/Vㆍs, on/off 전류비는 1000, 역치 전압은 11 V였다.
Figure 112006054008063-pct00001
〔실시예 16〕
질소 분위기 중에 펜타센 30 ㎎과 1,2,4-트리클로로벤젠 10 g을 혼합하고, 180 ℃로 가열하여 균일한 용액을 조정하였다. 그리고, 상기 펜타센 용액을 토출 바늘(내경 0.2 ㎜)이 장전된 스테인레스제 실린지에 도입하였다. 이 실린지의 온도를 180 ℃로 유지하면서, 150 ℃로 가열한 실리콘 기판 위에 펜타센 용액의 액적(液滴)을 토출시켜, 실리콘 기판 위에 펜타센 박막의 패턴을 형성하였다. 또한, 액적을 토출할 때의 토출 바늘의 토출부와 실리콘 기판면의 거리는 30 ㎛로 하였다. 액적 토출 장치는 무사시 엔지니어링사제의 미니 쇼트를 사용하였다.
얻어진 박막의 광각 X선 회절 패턴은 면간 거리 1.45 ㎚에 대응하는 (00n)면의 회절 피크(n=1, 2, 3, 4, 5, 6)를 갖고, 이 (001)면의 회절 피크의 반가폭은 0.10 deg였다. 또한, 이 펜타센 박막은 펜타센 분자의 장축이 기판의 표면에 대하여 수직으로 배향된 고결정성 박막인 것을 알 수 있었다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 전극 패턴은 트랜지스터 구조에서의 W=500 ㎛, L=50 ㎛의 채널이 1 ㎜마다 형성된 것이다. 이 전극 패턴이 형성된 실리콘 기판을 150 ℃로 가열하며, 표면의 트랜지스터마다 채널에 150 ℃로 가열한 상기 펜타센 용액의 액적을 토출하고, 채널에 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 또한, 토출된 펜타센 용액은 채널을 덮도록 원형으로 전개하고, 건조시켜 펜타센 박막으로 하였다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 그 결과, 이동도는 0.10 내지 0.13 ㎠/Vㆍs, on/off 전류비는 1×106, 역치 전압은 0.2 V 내지 0.7 V였다. 이와 같이, 인쇄 제조 방법에 의해서도 펜타센의 박막 패턴을 형성할 수 있다는 것을 알 수 있었다.
〔비교예〕
상온의 실리콘 기판 위에 진공 증착법에 의해 펜타센 증착막을 형성하였다. 제막 조건은 성장 속도 0.1 ㎚/s, 분위기 압력 2×10-6 Pa이다.
얻어진 펜타센 박막의 광각 X선 회절 패턴(도 10을 참조)은 2종의 면간 거리(c축 격자 정수(定數))에 대응하는 (00n)면(n=1, 2, 3, 4)에 상당하는 회절 피크를 갖고 있었다. 즉, 면간 거리 1.45 ㎚에 대응하는 (00n)면에 상당하는 회절 피크와, 면간 거리 1.54 ㎚에 대응하는 (00n)면에 상당하는 회절 피크를 갖고 있었다.
이들의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭은 0.21 deg이고, 비교예의 펜타센 박막은 실시예 1의 펜타센 박막과 비교하여 결정성이 떨어지는 것을 알 수 있었다.
또한, 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크(상술한 면간 거리 1.45 ㎚에 대응하는 (001)면에 상당하는 회절 피크)의 강도 I와, 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크(상술한 면간 거리 1.54 ㎚에 대응하는 (001)면에 상당하는 회절 피크)의 강도 I'의 비 I/I'는 0.5였다.
얻어진 펜타센 박막의 조직 구조를 AFM으로 관찰한바, 평균 입경 0.1 ㎛의 입자상의 결정을 포함하는 조직 구조가 관측되었다.
또한, 실시예 1과 동일하게 하여 펜타센 증착막으로 형성한 트랜지스터의 전계 효과 트랜지스터 특성을 평가한바, 이동도는 0.17 ㎠/Vㆍs, 역치 전압은 25 V였다.
〔실시예 17〕
질소 분위기 중에 펜타센 30 ㎎과 1,2,4-트리클로로벤젠 10 g을 혼합하고, 230 ℃로 가열하여 균일한 용액을 조정하였다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ,드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 소정의 온도로 가열하며, 표면에 230 ℃로 가열한 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 또한, 실리콘 기판의 온도는 표 2에 나타낸 바와 같이 155 ℃ 내지 285 ℃의 각 온도로 하였다. 이 실리콘 기판의 온도는 적외선 방사 온도계를 사용하여 측정한 것이다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 박막 형성시의 실리콘 기판의 온도가 다른 각 트랜지스터에 대하여 전계 효과 트랜지스터 특성을 평가하였다. 그 결과를 표 2에 나타낸다. 또한, 전계 효과 이동도는 -45 V의 드레인 전압을 인가하면서 게이트 전압을 +20 V 내지 -40 V까지 주사하여 측정한 트랜스퍼 특성으로부터 산출하였다.
Figure 112006054008063-pct00002
〔실시예 18〕
질소 분위기 중에 펜타센 5 ㎎과 o-디클로로벤젠 10 g을 혼합하고, 100 ℃로 가열하여 균일한 용액을 조정하였다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 소정의 온도로 가열하며, 표면에 100 ℃로 가열한 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 또한, 실리콘 기판의 온도는 80 ℃ 또는 100 ℃로 하였다. 이 실리콘 기판의 온도는 적외선 방사 온도계를 사용하여 측정한 것이다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 박막 형성시의 실리콘 기판의 온도가 다른 각 트랜지스터에 대하여 전계 효과 트랜지스터 특성을 평가하였다. 또한, 전계 효과 이동도는 -45 V의 드레인 전압을 인가하면서 게이트 전압을 +20 V 내지 -40 V까지 주사하여 측정한 트랜스퍼 특성으로부터 산출하였다. 그 결과, 실리콘 기판의 온도가 80 ℃인 경우의 이동도는 0.03 ㎠/Vㆍs, 역치 전압은 -5 V, 100 ℃인 경우의 이동도는 0.08 ㎠/Vㆍs, 역치 전압은 -2 V였다. 또한, on/off 전류비는 모두 1×105이었다.
〔실시예 19〕
질소 분위기 중에 펜타센 30 ㎎과 1,2,4-트리클로로벤젠 10 g을 혼합하고, 245 ℃로 가열하여 균일한 용액을 조정하였다. 또한, 이 균일한 용액을 통상(筒狀)의 유리 용기에 넣고, 유리 용기의 아래 부분을 핫 플레이트로 가열하여, 증발된 1,2,4-트리클로로벤젠이 유리 용기의 벽면에서 응결하여 환류되는 상태로 유지하였다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 소정의 온도로 가열하며, 표면에 245 ℃로 가열한 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 또한, 실리콘 기판의 온도는 230 ℃ 또는 235 ℃로 하였다. 이 실리콘 기판의 온도는 적외선 방사 온도계를 사용하여 측정한 것이다. 실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 또한, 전계 효과 이동도는 -45 V의 드레인 전압을 인가하면서 게이트 전압을 +20 V 내지 -40 V까지 주사하여 측정한 트랜스퍼 특성으로부터 산출하였다. 그 결과, 실리콘 기판의 온도가 230 ℃인 경우의 이동도는 0.03 ㎠/Vㆍs, on/off 전류비는 8×103, 역치 전압은 -12 V였다. 한편, 실리콘 기판의 온도가 235 ℃인 경우는 일부의 트랜지스터에서 트랜지스터 동작이 관측되었으며, 이동도는 0.001 ㎠/Vㆍs 이하, on/off 전류비는 1×103 정도 이하였지만, 대부분은 동작하지 않는 트랜지스터였다.
〔제2 비교예〕
펜타센 5 ㎎과 1,2,4-트리클로로벤젠 10 g을 혼합하고, 50 ℃로 가열하여 2 시간 동안 유지하였지만, 미용해된 펜타센이 잔존하여 균일한 용액을 형성할 수 없었다. 따라서, 펜타센의 양을 적게 하여, 저농도의 펜타센 용액을 조정하기로 하였다. 즉, 펜타센 1 ㎎을 1,2,4-트리클로로벤젠 10 g에 혼합하고, 50 ℃로 가열하여 균일한 용액을 조정하였다.
이어서, 실시예 1과 마찬가지로 n형 도펀트로 헤비 도핑된 실리콘 기판(두께 200 ㎚의 산화막을 표면에 구비하고 있음)의 표면에 소스ㆍ드레인 전극으로서 금 전극의 패턴을 형성하였다. 이러한 전극 패턴이 형성된 실리콘 기판을 50 ℃로 가열하며, 표면에 50 ℃로 가열한 상기 펜타센 용액을 전개하고 펜타센 박막을 형성하여, 트랜지스터 구조로 하였다. 단, 펜타센 용액이 저농도이고, 1,2,4-트리클로로벤젠의 증발이 느리기 때문에, 박막 형성에 1 시간을 필요로 하였다.
실리콘 기판을 게이트 전극, 표면의 금 전극을 소스ㆍ드레인 전극, 펜타센 박막을 반도체층으로 하여, 상기 트랜지스터의 전계 효과 트랜지스터 특성을 평가하였다. 또한, 전계 효과 이동도는 -45 V의 드레인 전압을 인가하면서 게이트 전압을 +20 V 내지 -40 V까지 주사하여 측정한 트랜스퍼 특성으로부터 산출하였다. 그 결과, 일부의 트랜지스터에서 트랜지스터 동작이 관측되었으며, 이동도는 0.005 ㎠/Vㆍs 이하, on/off 전류비는 1×103 정도 이하였지만, 대부분은 동작하지 않는 트랜지스터였다.
본 발명은 전자 공학, 포토닉스 및 생체 전자 공학 등에서 바람직하다.

Claims (25)

  1. 축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 60 ℃ 이상 250 ℃ 이하의 온도에서 용해시켜 용액을 형성하는 공정과, 60 ℃ 이상 250 ℃ 이하의 온도의 상기 용액을 60 ℃ 이상 230 ℃ 이하의 온도의 베이스 위에 배치하는 공정과,
    상기 베이스 위에 배치된 상기 용액으로부터 과포화 상태를 유지하면서 상기 유기 화합물 및 상기 용매를 제거하여, 상기 축합 다환 방향족 화합물을 갖는 축합 다환 방향족 화합물 박막을 형성하는 공정,
    을 구비하는 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  2. 제1항에 있어서, 상기 축합 다환 방향족 화합물은 폴리아센 화합물 및 그의 유도체 중 하나 이상인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  3. 제1항에 있어서, 상기 축합 다환 방향족 화합물은 펜타센, 펜타센의 유도체, 헥사센 및 헥사센의 유도체 중 하나 이상인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 축합 다환 방향족 화합물을 상기 용매에 용해시킬 때의 온도 및 상기 베이스 위에 배치할 때의 상기 용액의 온도가 60 ℃ 초과 250 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 축합 다환 방향족 화합물을 상기 용매에 용해시킬 때의 온도 및 상기 베이스 위에 배치할 때의 상기 용액의 온도가 70 ℃ 초과 240 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 축합 다환 방향족 화합물을 상기 용매에 용해시킬 때의 온도 및 상기 베이스 위에 배치할 때의 상기 용액의 온도가 80 ℃ 초과 230 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 축합 다환 방향족 화합물을 상기 용매에 용해시킬 때의 온도 및 상기 베이스 위에 배치할 때의 상기 용액의 온도가 100 ℃ 초과 220 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 베이스의 온도가 60 ℃ 이상 230 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 베이스의 온도가 70 ℃ 초과 220 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 베이스의 온도가 80 ℃ 초과 210 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  11. 제4항에 있어서, 상기 베이스 위에 배치할 때의 상기 용액의 온도가 상기 베이스의 온도와 동일하거나, 상기 베이스의 온도보다 높은 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  12. 제4항에 있어서, 상기 용액의 온도에서 상기 베이스의 온도를 뺀 값이 -15 ℃ 이상 190 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  13. 제4항에 있어서, 상기 용액의 온도에서 상기 베이스의 온도를 뺀 값이 0 ℃ 이상 100 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  14. 제4항에 있어서, 상기 용액의 온도에서 상기 베이스의 온도를 뺀 값이 0 ℃ 이상 80 ℃ 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  15. 제1항 내지 제3항 중 어느 한 항에 있어서, 불활성 가스 분위기하에 행하는 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서, 불순물의 양을 감소시켜 정제한 축합 다환 방향족 화합물을 사용하여 축합 다환 방향족 화합물 박막을 제조하는 방법이며,
    축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 상온보다 높은 온도에서 상기 축합 다환 방향족 화합물을 용해시켜 용액을 형성하고, 냉각 또는 상기 축합 다환 방향족 화합물의 난용성 용매와의 혼합에 의해, 상기 용액으로부터 상기 축합 다환 방향족 화합물의 결정을 석출시켜 상기 정제를 행하는 것을 특징으로 하는 축합 다환 방향족 화합물 박막의 제조 방법.
  17. 축합 다환 방향족 화합물에 포함되는 불순물인 퀴논 화합물의 양을 감소시키는 방법이며,
    축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 60 ℃ 이상 250 ℃ 이하의 온도에서 용해시켜 용액을 형성하는 공정과,
    냉각 또는 상기 축합 다환 방향족 화합물의 난용성 용매와의 혼합에 의해, 상기 용액으로부터 상기 축합 다환 방향족 화합물의 결정을 석출시키는 공정
    을 구비하는 것을 특징으로 하는 축합 다환 방향족 화합물의 정제 방법.
  18. 제17항에 기재된 축합 다환 방향족 화합물의 정제 방법에 의해 얻어지는 고 순도의 축합 다환 방향족 화합물이며, 퀴논 화합물의 함유량이 1 질량% 이하인 것을 특징으로 하는 축합 다환 방향족 화합물.
  19. 축합 다환 방향족 화합물에 포함되는 불순물인 퀴논 화합물의 양을 정량하는 방법이며,
    축합 다환 방향족 화합물을 상기 축합 다환 방향족 화합물보다 높은 증기압을 갖는 유기 화합물을 갖는 용매로, 60 ℃ 이상 250 ℃ 이하의 온도에서 용해시켜 용액을 형성하는 공정과,
    상기 용액의 스펙트럼을 60 ℃ 이상 250 ℃ 이하의 온도에서 측정하는 공정,
    을 구비하는 것을 특징으로 하는 불순물 정량 방법.
  20. 제1항 내지 제3항 중 어느 한 항에 기재된 축합 다환 방향족 화합물 박막의 제조 방법에 의해 얻어진 것을 특징으로 하는 축합 다환 방향족 화합물 박막.
  21. 제20항에 있어서, 결정성을 갖는 축합 다환 방향족 화합물 박막이며, 축합 다환 방향족 화합물의 분자가 상기 분자의 장축이 박막 표면에 수직인 방향에 따르도록 배향되고 있음 과 동시에, 광각 X선 회절 패턴의 (00n)면의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭이 0.05 deg 이상 0.2 deg 이하인 것을 특징으로 하는 축합 다환 방향족 화합물 박막.
  22. 제21항에 있어서, 입경이 3 ㎛ 이상인 판상 결정을 포함하는 조직 구조 및 판상 결정이 시트상으로 신장된 조직 구조 중 하나 이상을 갖는 것을 특징으로 하는 축합 다환 방향족 화합물 박막.
  23. 제20항에 기재된 축합 다환 방향족 화합물 박막으로 일부 또는 전부를 구성한 것을 특징으로 하는 유기 반도체 소자.
  24. 제1항 내지 제3항 중 어느 한 항에 기재된 축합 다환 방향족 화합물 박막의 제조 방법에 의해 얻어진 펜타센 박막이며,
    광각 X선 회절 패턴이 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (00n)면(n은 1 이상의 정수)의 회절 피크를 갖고, 상기 회절 피크 중 (001)면에 상당하는 회절 피크의 강도 I와 1.5 ㎚ 이상 1.6 ㎚ 미만의 면간 거리에 대응하는 (001)면에 상당하는 회절 피크의 강도 I'의 비 I/I'는 10을 초과하며, 상기 1.4 ㎚ 이상 1.5 ㎚ 미만의 면간 거리에 대응하는 (00n)면(n은 1 이상의 정수)의 회절 피크 중 (001)면에 상당하는 회절 피크의 반가폭은 0.08 deg 이상 0.2 deg 이하인 것을 특징으로 하는 펜타센 박막.
  25. 제24항에 기재된 펜타센 박막으로 일부 또는 전부를 구성한 것을 특징으로 하는 유기 반도체 소자.
KR1020067015156A 2004-03-10 2005-03-09 축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물박막의 제조 방법 KR100832661B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00066674 2004-03-10
JP2004066674 2004-03-10
JP2004087060 2004-03-24
JPJP-P-2004-00087060 2004-03-24
JPJP-P-2004-00096420 2004-03-29
JP2004096420 2004-03-29
JP2004188605 2004-06-25
JPJP-P-2004-00188605 2004-06-25

Publications (2)

Publication Number Publication Date
KR20070007062A KR20070007062A (ko) 2007-01-12
KR100832661B1 true KR100832661B1 (ko) 2008-05-27

Family

ID=34975390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015156A KR100832661B1 (ko) 2004-03-10 2005-03-09 축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물박막의 제조 방법

Country Status (7)

Country Link
US (1) US7595093B2 (ko)
EP (1) EP1724028B1 (ko)
JP (1) JP4783282B2 (ko)
KR (1) KR100832661B1 (ko)
CN (1) CN1929927B (ko)
TW (1) TWI267114B (ko)
WO (1) WO2005087390A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006055722A (ja) * 2004-08-19 2006-03-02 Fuji Electric Holdings Co Ltd 薄膜形成方法
JPWO2007119703A1 (ja) * 2006-04-14 2009-08-27 コニカミノルタホールディングス株式会社 結晶性有機半導体薄膜の製造方法、有機半導体薄膜、電子デバイスおよび薄膜トランジスタ
JP5057423B2 (ja) * 2006-05-11 2012-10-24 独立行政法人産業技術総合研究所 有機半導体装置の製造方法
WO2010002048A1 (en) * 2008-07-03 2010-01-07 Postech Academy-Industry Foundation Ink-jet print ink and organic thin film transister using thereof
WO2011068950A1 (en) * 2009-12-03 2011-06-09 The Trustees Of Columbia University In The City Of New York Hierarchical assembly of nanostructured organic heterojunctions for photovoltaic devices
US8513445B2 (en) 2010-09-29 2013-08-20 Polyera Corporation Polycyclic aromatic molecular semiconductors and related compositions and devices
JP6366285B2 (ja) * 2014-01-30 2018-08-01 キヤノン株式会社 固体撮像装置
TWI792000B (zh) * 2019-06-23 2023-02-11 美商羅門哈斯電子材料有限公司 氣體感測器和感測氣相分析物之方法
CN112557445B (zh) * 2020-11-17 2022-04-12 华中科技大学 一种基于增材制造的缺陷在线检测方法、装置和系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403165A (en) * 1963-11-19 1968-09-24 American Cyanamid Co Tetrathiotetracene ion-radical salts
US5936259A (en) * 1997-10-16 1999-08-10 Lucent Technologies Inc. Thin film transistor and organic semiconductor material thereof
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6265243B1 (en) 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
EP1416069B1 (en) 2001-08-09 2010-10-27 Asahi Kasei Kabushiki Kaisha Organic semiconductor film and method for manufacture thereof
JP2003347624A (ja) 2002-05-27 2003-12-05 Konica Minolta Holdings Inc 有機半導体材料の精製方法、該精製方法を用いて得られた有機半導体材料及びそれを用いた半導体素子
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004043408A (ja) 2002-07-15 2004-02-12 Fuji Photo Film Co Ltd 粗製縮環芳香族化合物の精製方法
JP2004269431A (ja) 2003-03-10 2004-09-30 Mitsubishi Gas Chem Co Inc 有機半導体
JP4100310B2 (ja) 2003-09-18 2008-06-11 三菱化学株式会社 有機半導体材料の検定方法

Also Published As

Publication number Publication date
EP1724028A1 (en) 2006-11-22
CN1929927A (zh) 2007-03-14
WO2005087390A1 (ja) 2005-09-22
US20070184574A1 (en) 2007-08-09
JPWO2005087390A1 (ja) 2008-01-24
JP4783282B2 (ja) 2011-09-28
CN1929927B (zh) 2011-06-15
TWI267114B (en) 2006-11-21
KR20070007062A (ko) 2007-01-12
TW200537569A (en) 2005-11-16
EP1724028A4 (en) 2008-07-30
US7595093B2 (en) 2009-09-29
EP1724028B1 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
KR100832661B1 (ko) 축합 다환 방향족 화합물 박막 및 축합 다환 방향족 화합물박막의 제조 방법
Zhang et al. Recent progress on organic donor–acceptor complexes as active elements in organic field-effect transistors
JP2005272460A (ja) ポリアセン化合物及び有機半導体薄膜
JP4481028B2 (ja) 有機半導体薄膜の製造方法
KR20060136434A (ko) 폴리아센 화합물 및 유기 반도체 박막
Ohmori et al. Single crystal growth and X-ray structure analysis of non-peripheral octahexyl phthalocyanine
JP2011003852A (ja) 硫黄原子を含有する縮合多環芳香族化合物のシート状結晶が基板上に積層された有機半導体薄膜、及びその製法
JP5576611B2 (ja) 縮合多環芳香族化合物のシート状結晶を基板上に積層することを含む新規有機半導体薄膜の製造方法、及び液状分散体
Katz et al. Solution-phase deposition of oligomeric TFT semiconductors
JP2008226959A (ja) 有機電界効果トランジスタの製造方法、及び、有機電界効果トランジスタ
JP2007266411A (ja) 電界効果トランジスタ
JP5291303B2 (ja) ポリアセン化合物及び有機半導体薄膜
JP4961660B2 (ja) 銅ポルフィリン化合物を用いた電界効果トランジスタ
JP2007123716A (ja) 有機系電界効果トランジスタ
JP2005294737A (ja) 縮合多環芳香族化合物薄膜の製造方法
JP4500082B2 (ja) 縮合多環芳香族化合物微粒子の製造方法、並びに、縮合多環芳香族化合物薄膜の製造方法
JP2006344895A (ja) 縮合多環芳香族化合物を含有する混合物,縮合多環芳香族化合物薄膜,及びその製造方法
JP5291321B2 (ja) 有機半導体薄膜及び有機半導体素子
JP2005268449A (ja) 縮合多環芳香族化合物薄膜の改質方法,縮合多環芳香族化合物薄膜,及び有機半導体素子
JP2005268450A (ja) 有機半導体薄膜及びその製造方法並びに有機半導体素子
JP5529416B2 (ja) 有機半導体薄膜及び有機半導体素子
JP5032770B2 (ja) 縮合多環芳香族化合物を含有する混合物,縮合多環芳香族化合物薄膜,及び縮合多環芳香族化合物薄膜の製造方法
Yan et al. High performance organic field effect transistors based on two-dimensional Vat orange 3 crystals
JP2007055939A (ja) ポリアセン化合物及びその製造方法並びに有機半導体素子
JP2006055722A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9