KR100829374B1 - 소노스 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 소노스 프로세스에서 로직영역의 STI를 형성함에 있어 셀 영역과 로직 영역의 단차를 없앨 수 있는 소노스 반도체 소자의 제조방법을 제공하는 것으로, 소자분리영역을 형성하기 위해서 반도체 기판에 패드 산화막과 질화막을 도포하고 공지된 노광공정 및 식각공정을 통해 트렌치를 형성하고, 이 트렌치에 NSG를 도포한 후 연마하여 1차 평탄화를 실시하며; 1차 CMP를 실시한 그 위에 상기 NSG보다 상대적으로 유동성을 가진 산화물을 도포하고 연마하여 2차 평탄화를 실시하고; 2차 평탄화를 실시하는 단계 이후에 습식식각 및 클리닝을 실시함으로써 상기 2차 CMP 후에 남아 있던 질화막과 산화막을 제거하여 상기 소자분리영역과 반도체 기판의 표면이 노출되도록 하는 세정을 하고; 세정을 하는 단계 이후에 산화막질, 질화막질 및 산화막질을 순차적으로 증착하고, 그 위에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 기판의 표면까지 식각을 실시하는 오엔오(옥사이드, 나이트라이드, 옥사이드)를 형성하고; 이 오엔오가 잔존하는 반도체 기판의 위에 폴리를 증착하고, 노광공정을 통해 일부의 폴리를 제거하는 과정을 포함한다.

반도체, SONOS, NSG, SOG, CMP

Description

소노스 반도체 소자의 제조방법{FABRICATION METHOD OF SILICON-OXIDE-NITRIDE-OXIDE-SILICON SEMICONDUCTOR DEVICE}

도 1a 내지 도 1g는 종래 반도체 소자의 제조과정을 도시한 단면도이고,

도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 제조과정을 도시한 단면도이다.

본 발명은 반도체 소자에 관한 것으로서, 좀 더 상세하게는 트렌치와 모트의 경계에서의 결함을 방지하는 소노스 반도체 소자의 제조방법에 관한 것이다.

소노스 반도체 소자(Silicon-Oxide-Nitride-Oxide-Silicon Semiconductor Device)는 반도체 기판 상에 비휘발성 절연물질로서 산화막(Oxide)-질화막(Nitride)-산화막(Oxide)으로 된 ONO막을 사이에 두고 형성된 실리콘(Silicon) 게이트 전극 및 그 양측의 소오스 전극 및 드레인 전극으로 이루어진 트랜지스터이다.

도 1a 내지 도 1g를 참조하여 종래 소노스 반도체 소자의 제조과정을 살펴본다.

도 1a에 도시한 바와 같이, 소노스 반도체 소자를 제조할 때 기존의 CMP에 의한 소자분리영역(1, 3)을 형성하면 패턴 밀도(density)에 의해 로직영역(L)의 모트(moat) 지역과 셀 영역(S)에 단차(h)가 생긴다.

삭제

이때 도 1b 내지 도 1e에 도시한 바와 같이 로직 영역(L)의 소자분리영역(3)에 생기는 액티브 영역과 필드 영역의 단차(h)에 의해 ONO(Oxide-Nitride-Oxide)(5)를 도포하고 패턴(7) 후 식각에 의한 방법으로 불필요한 ONO(5)를 제거할 때 소자분리영역(3)에 일부 ONO(9)가 잔류하게 된다.

이렇게 잔류한 ONO(9)는 도 1f 및 도 1g에 도시한 바와 같이, 후속공정에서 폴리(Poly)(11)를 도포하고 폴리 에치를 진행하면, 잔류한 ONO(9)의 측벽에 폴리(13)가 함께 남아있게 된다.

이렇게 잔류한 폴리는 누설전류의 원인이 폴리 쇼트(Poly Short) 등의 결함을 유발하게 된다.

본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 소노스 프로세스에서 로직영역의 STI를 형성함에 있어 셀 영역과 로직 영역의 단차를 없앨 수 있는 소노스 반도체 소자의 제조방법을 제공하는 데 있다.

상술한 목적을 달성하기 위한 본 발명의 제조방법은, 반도체 기판에 패드 산화막과 질화막을 도포하고, 노광공정 및 식각공정을 통해 트렌치를 형성하며, 상기 트렌치에 NSG를 도포한 후 연마하여 1차 평탄화를 실시하는 단계; 1차 평탄화된 면에 상기 NSG보다 유동성이 높은 산화물을 도포하고 연마하여 2차 평탄화를 실시하는 단계; 습식식각 및 클리닝을 실시함으로써 상기 2차 평탄화 후에 남아 있던 질화막과 산화막을 제거하여 상기 소자분리영역과 반도체 기판의 표면이 노출되도록 하는 세정 단계; 산화막질, 질화막질 및 산화막질을 순차적으로 증착하고, 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 기판의 표면까지 식각을 실시하는 오엔오 형성 단계; 및 상기 오엔오가 잔존하는 반도체 기판의 위에 폴리를 증착하고, 노광공정을 통해 일부의 폴리를 제거하는 단계를 포함한다.

그리고, 2차 평탄화를 실시하는 단계에서 도포되는 상기 NSG보다 유동성이 높은 산화물의 두께는 2500 내지 3000Å 로 하는 것이 바람직하다.

또한 2차 평탄화는 질화막이 드러날 때까지 진행하는 것이 바람직하다.

이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

도 2a 내지 도 2h는 본 발명에 따른 소노스 반도체 소자의 제조과정을 도시한 단면도이다.

먼저 1차 평탄화를 실시하는 단계에서는 도 2a에 도시한 바와 같이, 소자분리영역을 형성하기 위해서 반도체 기판(21)에 패드 산화막(23)과 질화막(25)을 도포하고 공지된 노광공정 및 식각공정을 통해 트렌치(T)를 형성하고, 이 트렌치(T)에 NSG(Nondoped Silicate Glass)를 도포한 후 1차 CMP를 실시한다.

이에 따라 점선을 기준으로 좌측의 셀 영역(S)과 우측의 로직 영역(L)에 형성된 소자분리영역 사이에 단차(h)가 발생된다.

이러한 단차(h)를 제거하기 위해서 2차 평탄화를 실시하는 단계에서는, 도 2b에 도시한 바와 같이 1차 CMP를 실시한 그 위에 산화물을 도포한다. 이때 도포되는 산화물은 유동성이 우수한 산화막질인 SOG(Spin On Glass)(27)을 2500 내지 3000Å 정도로 얇게 도포한다. 그리고 나서, 1차 CMP보다 적은 시간동안 2차 CMP를 실시하되, 2차 CMP의 엔드 포인트는 질화막(25)이 드러나는 때로 한다.

그 결과 도 2c에 도시한 바와 같이, 셀 영역(S)에 형성된 소자분리영역(29)과 로직 영역(L)에 형성된 소자분리영역(31) 사이에 존재하던 단차(h)가 무마된다.

이 단계에서의 특징은 기존에 소자분리영역 CMP를 진행하는 공정과는 달리 기존의 트렌치를 채우는 데 사용했던 산화막질(NSG)을 연마하는 것이 아닌 휠씬 유동성이 좋은 SOG(27) 2500Å 정도를 연마하기 때문에 셀 영역(S)과 로직영역(L) 사이에 생긴 500 내지 600Å 정도의 단차(h)는 충분히 커버할 수 있게 된다.

따라서 2차 CMP는 1차 CMP를 진행할 때 형성되었던 단차(h)를 그대로 따라가는 것이 아니라 1차 CMP 때 발생되었던 셀 영역(S)과 로직영역(L) 사이의 단차만을 없애게 된다.

결과적으로 셀 영역(S)과 로직영역(L) 모두 평탄화된 연마가 가능하다.

이어서 세정을 하는 단계는 습식식각 후에 클리닝을 실시함으로써 상기 2차 CMP 후에 남아 있던 질화막(25)과 산화막(23)을 제거하게 되며, 그 결과 도 2d에 도시한 바와 같이, 소자분리영역(29)(31)과 반도체 기판(21)의 표면이 노출되게 된다.

그리고 도 2e 및 도 2f에 도시한 바와 같이, 오엔오(Oxide-Nitride-Oxide)를 형성하는 단계는 단차가 사라진 그 위에 산화막질(33), 질화막질(35) 및 산화막질(37)을 순차적으로 증착하여 오엔오를 형성하고, 그 위에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 기판(21)의 표면까지 식각을 실시한다.

마지막으로 폴리를 형성하는 단계는 도 2g 및 도 2h에 도시한 바와 같이, 오엔오가 잔존하는 반도체 기판(21)의 위에 폴리(39)를 증착하고, 노광공정을 통해 일부의 폴리(39)를 제거한다.

이와 같은 일련의 단계를 거친 소자분리영역(31)은 반도체 기판(21)의 표면 상부로 돌출된 부분이 없기 때문에 소자분리영역(31)의 상부 양측 가장자리에는 폴리(39)가 잔존하지 않게 된다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 1차 CMP를 진행하고 유동성이 좋은 산화막질인 SOG를 도포한 후 2차 CMP를 진행함으로써 셀 영역과 로직영역 사이에 생긴 단차는 충분히 커버된다.

따라서 단차로 인해 발생되던 후속공정에서의 잔존 폴리로 인한 누설전류의 문제점을 해결하게 되어 소자의 신뢰성을 향상시킨다.

Claims (3)

1. 소자분리영역이 형성된 반도체 기판에 패드 산화막과 질화막을 도포하고, 노광공정 및 식각공정을 통해 로직 영역 및 셀 영역에 트렌치를 형성하며, 상기 트렌치를 포함한 상기 질화막 위에 NSG(Nondoped silicate Glass)를 도포한 후 상기 질화막이 노출될때까지 연마하여 1차 평탄화를 실시하는 단계;

   1차 평탄화된 면에 상기 NSG보다 유동성이 높은 산화물을 도포하고, 상기 1차 평탄화 과정에서 발생된 상기 트렌치들 사이의 NSG 단차 및 상기 유동성이 높은 산화물이 제거될 때까지 연마하여 2차 평탄화를 실시하는 단계;

   습식식각 및 클리닝을 실시함으로써 상기 2차 평탄화 후에 남아 있던 질화막과 산화막을 제거하여 상기 소자분리영역과 반도체 기판의 표면이 노출되도록 하는 세정 단계;

   상기 질화막 및 산화막이 제거된 반도체 기판 위에 산화막질, 질화막질 및 산화막질을 순차적으로 증착하고, 게이트 전극이 형성될 영역 이외의 영역이 개구된 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 마스크로 하여 기판의 표면까지 식각을 실시하는 오엔오 형성 단계; 및

   상기 오엔오가 잔존하는 반도체 기판 위에 폴리를 증착하고, 상기 잔존된 오엔오 위의 폴리를 제외한 나머지 영역의 폴리를 제거하는 단계

   를 포함하는 소노스 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 2차 평탄화를 실시하는 단계에서 도포되는 상기 NSG보다 유동성이 높은 산화물의 두께는 2500 내지 3000Å 인 소노스 반도체 소자의 제조방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 2차 평탄화는 상기 질화막이 드러날 때까지 진행하는 소노스 반도체 소자의 제조방법.

Images