KR100641493B1 - 플래시 메모리의 자기 정렬 소스 산화막 형성 방법 - Google Patents

플래시 메모리의 자기 정렬 소스 산화막 형성 방법 Download PDF

Info

Publication number
KR100641493B1
KR100641493B1 KR1020050042556A KR20050042556A KR100641493B1 KR 100641493 B1 KR100641493 B1 KR 100641493B1 KR 1020050042556 A KR1020050042556 A KR 1020050042556A KR 20050042556 A KR20050042556 A KR 20050042556A KR 100641493 B1 KR100641493 B1 KR 100641493B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
self
etching
oxide film
forming
Prior art date
Application number
KR1020050042556A
Other languages
English (en)
Inventor
김인수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050042556A priority Critical patent/KR100641493B1/ko
Application granted granted Critical
Publication of KR100641493B1 publication Critical patent/KR100641493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Abstract

본 발명에 따른 플래시 메모리의 자기 정렬 소스 산화막 형성 방법은, 소자분리막이 형성된 반도체 기판 상에 산화막, 제 1 폴리실리콘막, 유전체막 및 제 2 폴리실리콘막으로 이루어진 게이트 라인을 형성하는 단계와, 상기 게이트 라인이 형성된 반도체 기판 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 상기 반도체 기판의 액티브 영역이 오픈되고 상기 소자 분리막이 오픈된 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴에 맞추어서 소자분리막을 식각하여 트렌치를 형성하는 단계와, 상기 결과물 상에 이온 주입 공정을 실시하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역이 형성된 반도체 기판 상에 건식 식각을 실시하여 상기 반도체 기판의 결함을 제거하는 단계와, 상기 포토레지스트 패턴을 제거한 후 자기 정렬 소스 산화막을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 자기 정렬 소스 식각과 이온 주입을 공정을 실시한 후 결과물 상에 결함을 제거하기 위한 식각을 실시해줌으로서, 게이트 라인의 양쪽면에 형성되는 자기 정렬 소스 산화막 두께의 균일화를 통해 플래시 메모리의 전기적 특성을 향상시킬 수 있다.
플래시 메모리, SAS 산화막, 결함

Description

플래시 메모리의 자기 정렬 소스 산화막 형성 방법{METHOD FOR FABRICATING SELF ALIGNED SOURCE OXIDATION OF A FLASH MEMORY}
도 1a 내지 도 1d는 종래 기술에 따른 플래시 메모리의 자기 정렬 소스 산화막 형성 과정을 도시한 공정 단면도이고,
도 2는 본 발명의 바람직한 실시 예에 따른 플래시 메모리의 자기 정렬 소스 산화막을 형성하는 과정을 도시한 흐름도이다.
본 발명은 플래시 메모리 제조 방법에 관한 것으로, 특히 플래시 메모리의 자기 정렬 소스 산화막 형성 방법에 관한 것이다.
최근의 플래시 메모리는 주변기기의 전압이 줄어들고 주변 메모리 세의 속도가 증가함에 따라 읽기 과정(Read) 시 빠른 속도를 요구하며, 특히 읽기 과정 시 한번에 여러 개의 데이터를 내보는 페이스/버스트 모드(Page/Burst mode)의 동작으로 인하여 셀의 속도는 더욱 중요하다.
플래시 메모리는 일반적으로 게이트 식각, 자기 정렬(Self Aligned, SA) 식각, 자기 정렬 소스(Self Aligned Source, SAS) 식각, 소스 및 드레인 형성을 위한 이온 주입(S/D Implantation)의 순서로 형성하고 있으며, 소스 및 드레인 주입의 물질로는 비소(As)를 사용하고 있다.
이하, 첨부된 도면을 참조하여 종래의 플래시 메모리 제조 방법에 대해 설명하기로 한다. 도 1a 내지 도 1c는 종래 기술에 의한 플래시 메모리 제조 과정을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(100) 상에 소자 분리막을 형성을 위한 패터닝을 통해 트렌치(미도시)를 형성하여 소자 분리 영역과 액티브 영역을 정의한다. 소자 분리 공정은 얕은 트렌치 소자분리(STI) 공정을 이용할 수 있다. 이어서 트렌치 절연막을 증착하여 트렌치 내를 매립하고, 트렌치 절연막을 화학 기계적 연마(CMP : Chemical Mechanical Polishing)하여 평탄화한다.
그런 다음 웰 정션(well junction) 형성과 문턱 전압 조절을 위하여 이온 주입을 실시하고, 터널 산화막(102)을 형성한 다음 플로팅 게이트로 사용될 제 1 폴리실리콘막(104), 유전체막(106)을 순차적으로 형성한다. 유전체막(106)의 상부에 컨트롤 게이트로 사용될 제 2 폴리실리콘막(108)을 형성한다.
이후, 제 2 폴리실리콘막(108), 유전체막(106), 제 1 폴리실리콘(104) 및 터널 산화막(102)을 식각하여 게이트 라인을 형성한다. 여기서 유전체막(106)으로는 산화막, 질화막, 산화막 형태의 구조인 ONO 구조로 형성되는 것이 바람직하다.
도 1b에 도시된 바와 같이, 결과물 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 게이트 라인이 형성된 상부에 셀 소스의 소자분리막을 제거하기 위한 자기정렬 소스(SAS) 패턴(110)을 형성한다.
도 1c에 도시된 바와 같이, 자기정렬 소스 패턴(110)을 식각마스크로 하여 소자분리막을 식각하여 트렌치(T)를 형성한 다음 소스 및 드레인을 형성하기 위한 이온 주입 공정을 실시한다.
그런 다음, 도 1d에 도시된 바와 같이, 결과물 상에 리옥시데이션 공정과 SAS 열처리 공정을 통해 SAS 산화막(112)을 형성한다.
그러나, 종래의 플래시 메모리의 SAS 산화막 제조 방법에서는 자기정렬 소스 패턴(110)에 맞추어서 소자분리막에 매립된 산화막 제거 시 자기정렬 소스 패턴(110)에 의해서 노출된 액티브 영역(A)이 식각되게 되는데, 이로 인해 결함이 발생되어 게이트 라인의 양쪽면에 형성되는 SAS 산화막의 두께가 달라지는 현상이 발생되기 때문에 플래시 메모리의 전기적 특성이 악화되는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 자기 정렬 소스 식각과 이온 주입을 공정을 실시한 후 결과물 상에 결함을 제거하기 위한 식각을 실시해줌으로서, 자기 정렬 소스 식각과 이온 주입 시 발생되는 반도체 기판의 격자 손상을 제거하여 게이트 라인의 양쪽면에 형성되는 산화막 두께의 균일화를 통해 플래시 메모리의 전기적 특성을 향상시킬 수 있는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법을 제공하고자 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은, 소자분리막이 형성된 반도체 기판 상에 산화막, 제 1 폴리실리콘막, 유전체막 및 제 2 폴리실리콘막으로 이루어진 게이트 라인을 형성하는 단계와, 상기 게이트 라인이 형성된 반도체 기판 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 상기 반도체 기판의 액티브 영역이 오픈되고 상기 소자 분리막이 오픈된 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴에 맞추어서 소자분리막을 식각하여 트렌치를 형성하는 단계와, 상기 결과물 상에 이온 주입 공정을 실시하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역이 형성된 반도체 기판 상에 건식 식각을 실시하여 상기 반도체 기판의 결함을 제거하는 단계와, 상기 포토레지스트 패턴을 제거한 후 자기 정렬 소스 산화막을 형성하는 단계를 포함한다.
이하, 도 1a 내지 도 1d와 도 2를 참조하여 본 발명에 따른 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래시 메모리의 자기 정렬 소스 산화막 형성 과정을 도시한 흐름도이다.
도 2를 참조하면, 먼저 반도체 기판(100) 상에 소자 분리막을 형성을 위한 패터닝을 통해 소자 분리용 트렌치(미도시)를 형성하여 소자 분리 영역과 액티브 영역을 정의한다. 이어서 트렌치 절연막을 증착하여 트렌치 내를 매립하고, 트렌치 절연막을 화학 기계적 연마(CMP : Chemical Mechanical Polishing)하여 평탄화한다.
그런 다음 웰 정션(well junction) 형성과 문턱 전압 조절을 위하여 이온 주입을 실시하고, 터널 산화막(102)을 형성한 다음 플로팅 게이트로 사용될 제 1 폴리실리콘막(104), 산화막/질화막/산화막으로 이루어진 ONO 구조의 유전체막(106)을 순차적으로 형성한다. 유전체막(106)의 상부에 컨트롤 게이트로 사용될 제 2 폴리실리콘막(108)을 형성한다.
이후, 제 2 폴리실리콘막(108), 유전체막(106), 제 1 폴리실리콘(104) 및 터널 산화막(102)을 식각하여 게이트 라인을 형성한다(S200).
그런 다음, 결과물 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 게이트 라인이 형성된 상부에 셀 소스의 소자분리막을 제거하기 위한 자기정렬 소스(SAS) 패턴(110)을 형성한다(S202).
자기정렬 소스 패턴(110)을 식각마스크로 하여 소자분리막을 식각하여 트렌치(T)를 형성한 다음 소스 및 드레인을 형성하기 위한 이온 주입 공정을 실시한다(S204).
소자분리막의 산화막 식각 시와 이온 주입 공정 시 반도체 기판(100)의 액티브 영역(A)에 결함이 생기게 되어 반도체 기판(100)의 액티브 영역(A)에 데미지층이 생기는데, 이를 제거 위해 결과물 상에 건식 식각을 실시한다(S206).
단계 S206에서 반도체 기판(100)의 액티브 영역(A)에 데미지층을 제거하기 위해 두 번의 식각 공정을 진행하게 된다. 먼저, 첫 번째 식각 공정은 180-120mT/800-1200W,800-1000W(bottom power)/200-230Ar/6-8C4F8/5-8O2/20-40N2의 조건으로 실시하고, 두 번째 식각 공정은 100-130mT/800-1200W,800-1300W(bottom power)/3-5C4F8/3-6CHF3/2-6O2/200-300Ar의 조건으로 실시한다, 이러한 두 번의 식각 공정으로 반도체 기판(100) 상의 데미지층을 제거하여 이후 형성되는 SAS 산화막의 두께를 균일화시킬 수 있다.
본 발명의 바람직한 실시 예에서는 결함을 제거하기 위해 두 번의 식각 공정을 실시하는 것으로 예를 들었지만, 다른 실시 예로서, 리모트 플라즈마를 사용하여 이온들의 반응실 내 유입을 막고 래디칼(radical)에 의한 반응만 일어나게 하는 등방성 식각으로 반도체 기판(100)의 액티브 영역(A) 내 결함을 제거할 수 있다.
본 발명의 다른 실시 예에서는, 240sccm의 CF4, 60sccm의 O2을 주입하고, 30파스칼(padcal)의 식각 압력 및 400와트(watt)의 마이크로웨이브 전력으로 이온 주입 공정이 완료된 결과물 상에 등방성 식각을 실시하여 반도체 기판(100) 상의 액티브 영역(A) 내 데미지층을 제거할 수 있다.
이와 같이, 반도체 기판(100)의 액티브 영역(A) 결함을 제거하여 게이트 라인의 양쪽면에 결함이 있는 부분과 없는 부분의 특성을 같게 하여 한쪽의 손실을 방지할 수 있다.
이후, 세정 공정을 실시하고(S208), 결과물 상에 리옥시데이션 공정과 SAS 열처리 공정을 통해 자기 정렬 소스 산화막(112)을 형성한다(S210).
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
이상 설명한 바와 같이, 본 발명은 자기 정렬 소스 식각과 이온 주입을 공정을 실시한 후 결과물 상에 결함을 제거하기 위한 식각을 실시해줌으로서, 자기 정렬 소스 식각과 이온 주입 시 발생되는 반도체 기판의 격자 손상을 제거하여 게이 트 라인의 양쪽면에 형성되는 산화막 두께의 균일화를 통해 플래시 메모리의 전기적 특성을 향상시킬 수 있다.

Claims (5)

  1. 소자분리막이 형성된 반도체 기판 상에 산화막, 제 1 폴리실리콘막, 유전체막 및 제 2 폴리실리콘막으로 이루어진 게이트 라인을 형성하는 단계와,
    상기 게이트 라인이 형성된 반도체 기판 상에 포토레지스트를 도포한 후 이를 노광 및 현상하여 상기 반도체 기판의 액티브 영역이 오픈되고 상기 소자 분리막이 오픈된 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴에 맞추어서 소자분리막을 식각하여 트렌치를 형성하는 단계와,
    상기 결과물 상에 이온 주입 공정을 실시하여 소스/드레인 영역을 형성하는 단계와,
    상기 소스/드레인 영역이 형성된 반도체 기판 상에 건식 식각을 실시하여 상기 반도체 기판의 결함을 제거하는 단계와,
    상기 포토레지스트 패턴을 제거한 후 자기 정렬 소스 산화막을 형성하는 단계
    를 포함하는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 건식 식각은, 180-120mT/800-1200W, 800-1000W(bottom power)/200-230Ar/6-8C4F8/5-8O2/20-40N2의 조건으로 1차 식각을 실시하고, 100-130mT/800- 1200W,800-1300W(bottom power)/3-5C4F8/3-6CHF3/2-6O2/200-300Ar의 조건으로 2차 식각을 실시하여 상기 반도체 기판 상의 데미지층을 제거하는 것을 특징으로 하는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법.
  3. 제 1 항에 있어서,
    상기 건식 식각은, 리모트 플라즈마를 사용하여 이온들의 반응실 내 유입을 막고 래디칼(radical)에 의한 반응만 일어나게 하는 등방성 식각인 것을 특징으로 하는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법.
  4. 제 3 항에 있어서,
    상기 등방성 식각은, 240sccm의 CF4, 60sccm의 O2을 주입하고, 30파스칼(padcal)의 식각 압력 및 400와트(watt)의 마이크로웨이브 전력으로 상기 반도체 기판 상의 데미지층을 제거하는 것을 특징으로 하는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 플래시 메모리의 자기 정렬 소스 산화막 형성 방법은,
    상기 SAS 산화막 형성 전 건식 식각 후에 세정 공정을 실시하는 것을 특징으로 하는 플래시 메모리의 자기 정렬 소스 산화막 형성 방법.
KR1020050042556A 2005-05-20 2005-05-20 플래시 메모리의 자기 정렬 소스 산화막 형성 방법 KR100641493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042556A KR100641493B1 (ko) 2005-05-20 2005-05-20 플래시 메모리의 자기 정렬 소스 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042556A KR100641493B1 (ko) 2005-05-20 2005-05-20 플래시 메모리의 자기 정렬 소스 산화막 형성 방법

Publications (1)

Publication Number Publication Date
KR100641493B1 true KR100641493B1 (ko) 2006-10-31

Family

ID=37621388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042556A KR100641493B1 (ko) 2005-05-20 2005-05-20 플래시 메모리의 자기 정렬 소스 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100641493B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法

Similar Documents

Publication Publication Date Title
KR0136995B1 (ko) 비휘발성메모리셀의제조방법
US7183174B2 (en) Flash memory device and method of manufacturing the same
KR100632651B1 (ko) 플래쉬 메모리소자의 제조방법
KR100397176B1 (ko) 불휘발성 메모리 장치의 평탄화 방법
KR20020091982A (ko) 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법
KR20100078263A (ko) 플래시 메모리 소자의 제조방법
KR100641493B1 (ko) 플래시 메모리의 자기 정렬 소스 산화막 형성 방법
KR100645195B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100672723B1 (ko) 플래시 메모리 소자의 제조방법
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100806040B1 (ko) 플래시 메모리 소자의 제조 방법
KR20060136077A (ko) 플래시 메모리 소자의 제조방법
KR100284307B1 (ko) 플래쉬 이이피롬 제조방법
KR100986632B1 (ko) 플래시 메모리의 컨트롤 게이트 제조방법
KR100339420B1 (ko) 반도체 메모리 소자의 제조 방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100638966B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
KR100684437B1 (ko) 반도체 소자 제조 방법
KR101204662B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100628245B1 (ko) 플래시 메모리 소자의 제조방법
KR20080101378A (ko) 플래쉬 메모리 소자의 제조방법
KR20040056430A (ko) 플래시 메모리 소자의 제조 방법
KR20050002251A (ko) 반도체 소자의 제조 방법
KR20050019262A (ko) 플래시 메모리 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee