KR100824618B1 - 반도체 소자의 소자분리막 제조 방법 - Google Patents
반도체 소자의 소자분리막 제조 방법 Download PDFInfo
- Publication number
- KR100824618B1 KR100824618B1 KR1020060104779A KR20060104779A KR100824618B1 KR 100824618 B1 KR100824618 B1 KR 100824618B1 KR 1020060104779 A KR1020060104779 A KR 1020060104779A KR 20060104779 A KR20060104779 A KR 20060104779A KR 100824618 B1 KR100824618 B1 KR 100824618B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- photoresist pattern
- negative photoresist
- silicon substrate
- photoresist
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 제조 방법에 관한 것으로서, (a) 실리콘 기판 상에 포토레지스트를 증착하고, 소자분리막이 형성될 영역의 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계; (b) 상기 포토레지스트 패턴을 마스크로 이용하여 건식 식각 공정을 실시하여 상기 실리콘 기판에 트렌치를 형성하는 단계; (c) 상기 포토레지스트 패턴을 제거한 후, 상기 트렌치 내부에 산화막을 매립하는 단계; (d) 상기 실리콘 기판 상에 네가티브(Negative) 포토레지스트를 증착하고, 액티브 영역의 네가티브 포토레지스트를 식각하여 네가티브 포토레지스트 패턴을 형성하는 단계; 및 (e) 상기 네가티브 포토레지스트 패턴을 마스크로 이용하여 상기 액티브 영역의 산화막을 제거함으로써, 소자분리막을 형성하는 단계를 포함한다.
본 발명에 의하면, 네가티브 포토레지스트를 이용하여 소자분리막을 형성함으로써, 액티브 영역의 종횡비를 낮출 수 있고, 이에 따라 공정 마진을 증가시킬 수 있으며, 보이드를 제거하는 효과가 있다.
포토레지스트, 하드 마스크, 네가티브 포토레지스트, 소자분리막
Description
도 1은 종래의 반도체 소자 제조 공정에서 트렌치 내부에 산화막 매립시 발생한 보이드를 보여주는 도면,
도 2a 내지 도 2d는 종래의 STI 공정을 이용한 소자분리막 형성 방법을 나타낸 공정 단면도,
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자의 소자분리막 제조 방법을 나타낸 공정 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
310: 실리콘 기판 320: 포토레지스트 패턴
320a: 네가티브 포토레지스트 패턴 330: 트렌치
340: 산화막 350: 소자분리막
본 발명은 반도체 소자의 소자분리막 제조 방법에 관한 것으로, 더욱 상세하게는 네가티브형 포토레지스트를 이용한 반도체 소자의 소자분리막 제조 방법에 관 한 것이다.
일반적으로 반도체 기판 위에 형성되는 장치들을 서로 전기적으로 분리시키는 방법으로 STI(Shallow Trench Isolation) 공정이 이용되고 있다. STI 공정은 반도체 기판에 소정 깊이의 트렌치를 형성하고, 상기 트렌치를 산화막으로 매립한 후 화학적 기계적 연마 공정으로 불필요한 부분의 산화막을 식각하여 소자분리막을 형성하게 된다.
하지만, 최근 반도체 소자가 고집적화되고 미세화됨에 따라 각 개별 소자의 크기가 축소되어, 기판 내부에 소자분리막을 형성하기 위한 트렌치의 폭이 좁아지고 깊이 또한 깊어지고 있다.
상기와 같이 트렌치의 폭이 좁아지고 깊이가 깊어지게 되면, 트렌치 내부에 소자분리막을 형성하기 위한 산화막 매립시 도 1과 같이 트렌치의 하부까지 산화막이 매립되지 않아 갭필(Gap Fill) 능력이 저하되는 문제점이 발생할 수 있다.
도 2a 내지 도 2d는 종래의 STI 공정을 이용한 소자분리막 형성 방법을 나타낸 공정 단면도이다.
도 2a를 참조하면, 실리콘 기판(21) 상에 패드산화막(22)과 패드질화막(23) 및 TEOS(Tetra Ethyl Orthor Silicate) 산화막(24)을 차례로 형성한다. 이후, 포토리소그라피 공정에 따라 상기 TEOS 산화막(24)을 패터닝한다.
도 2b를 참조하면, 패터닝된 TEOS 산화막(24)을 식각 장벽으로 이용하여 그 하부의 패드질화막(23) 및 패드산화막(22)을 식각하고, 이어서, 노출된 기판의 일부분을 식각하여 소자분리 영역에 해당하는 기판 부분에 트렌치(25)를 형성한다. 이후, 산화막의 습식 식각과 질화막의 풀 백(Pull Back) 공정을 행하고, 이어서, 기판 결과물에 대해 화학 건식 식각을 행하여 트렌치(25)의 가장자리 부분을 라운드(Round)지게 만든다.
도 2c를 참조하면, 트렌치 형성을 위한 식각 시 식각 데미지(Etch Damage)를 회복시키기 위해 기판 결과물에 대해 희생산화 공정을 진행하고, 이 결과로서, 트렌치(25)의 표면에 선형의 산화막(26)을 형성한다. 이후, 트렌치(25)가 완전 매립되도록 기판(21) 상에 산화막(27)을 증착한다.
도 2d를 참조하면, 패드질화막(23)을 연마정지층으로 하여 산화막(27) 및 TEOS 산화막(24)을 CMP(Chemical Mechanical Polishing) 공정으로 연마하고, 이를 통해, 트렌치형의 소자분리막(28)을 형성한다.
도 2e를 참조하면, 습식 식각을 통해 패드산화막(22)과 패드질화막(23)을 차례로 제거하고, 이어서, 트렌치(25)에 매립된 산화막(27)의 치밀화를 위해, 즉, 소자분리막(28) 가장자리에서의 디보트 깊이(Divot Depth)의 증가를 억제하기 위해 추가로 산화 공정을 진행한다.
하지만, 종래의 STI 공정을 이용한 소자분리막 형성 방법은 트렌치(25)에 산화막(27)을 갭필할 때 실리콘 기판(21) 상에 패드산화막(22) 및 패드질화막(23)이 존재하기 때문에 액티브 영역의 종횡비(Aspect Ratio)를 높여 갭필 능력이 저하되는 문제점이 발생하게 된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 네 가티브 포토레지스트를 이용한 반도체 소자의 소자분리막 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 STI 공정에서 트렌치에 산화막을 갭필할 때 액티브 영역의 종횡비를 낮추고, 갭필 능력을 향상시키기 위한 반도체 소자의 소자분리막 제조 방법을 제공한다.
이와 같은 목적을 달성하기 위한 본 발명은, 반도체 소자의 소자분리막 제조 방법에 있어서, (a) 실리콘 기판 상에 포토레지스트를 증착하고, 소자분리막이 형성될 영역의 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계; (b) 상기 포토레지스트 패턴을 마스크로 이용하여 건식 식각 공정을 실시하여 상기 실리콘 기판에 트렌치를 형성하는 단계; (c) 상기 포토레지스트 패턴을 제거한 후, 상기 트렌치 내부에 산화막을 매립하는 단계; (d) 상기 실리콘 기판 상에 네가티브(Negative) 포토레지스트를 증착하고, 액티브 영역의 네가티브 포토레지스트를 식각하여 네가티브 포토레지스트 패턴을 형성하는 단계; 및 (e) 상기 네가티브 포토레지스트 패턴을 마스크로 이용하여 상기 액티브 영역의 산화막을 제거함으로써, 소자분리막을 형성하는 단계를 포함한다.
바람직하게는, 건식 식각 공정은 플라즈마 공정인 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자의 소자분리막 제조 방법을 나타낸 공정 단면도이다.
도 3a에 도시된 바와 같이, 실리콘 기판(310) 상에 포토레지스트를 증착하고, 소자분리막(350)이 형성될 영역의 포토레지스트를 식각하여 포토레지스트 패턴(320)을 형성한다. 이어서, 포토레지스트 패턴(320)을 마스크로 이용하여 플라즈마 공정 등을 이용한 건식 식각 공정을 실시하고, 실리콘 기판(310)에 트렌치(330)를 형성한 후 포토레지스트 패턴(320)을 제거한다.
도 3b에 도시된 바와 같이, 실리콘 기판(310)에 형성된 트렌치(330) 내부에 산화막(340)을 매립하고, CMP(Chemical Mechanical Polishing) 공정을 통하여 불필요한 산화막(340)을 제거한다.
도 3c에 도시된 바와 같이, 실리콘 기판(310) 상에 네가티브(Negative) 포토레지스트를 증착하고, 액티브 영역의 네가티브 포토레지스트를 식각하여 네가티브 포토레지스트 패턴(320a)을 형성한다. 이어서, 네가티브 포토레지스트 패턴(320a)을 마스크로 이용하여 액티브 영역의 산화막(340)을 제거함으로써, 소자분리막(350)을 형성한다. 즉, 본 발명에 따른 네가티브 포토레지스트 패턴(320a)은 소자분리막(350) 상에 형성됨이 바람직하다.
도 3d에 도시된 바와 같이, 소자분리막(350) 상의 네가티브 포토레지스트 패턴(320a)을 제거함에 따라 소자분리막(350)의 최종 구조는 종래의 공정과 동일한 프로파일(Profile)을 얻을 수 있게 된다.
따라서, 본 발명에서는 트렌치를 형성하는 데 사용한 마스크에 네가티브 포토레지스트를 사용함으로써, 별도의 추가 마스크를 필요로 하지 않게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 네가티브 포토레지스트를 이용하여 소자분리막을 형성함으로써, 액티브 영역의 종횡비를 낮출 수 있고, 이에 따라 공정 마진을 증가시킬 수 있으며, 보이드를 제거하는 효과가 있다.
또한, 단순히 네가티브 포토레지스트를 이용하여 소자분리막을 형성함으로써, 추가적인 마스크를 필요로 하지 않고, 공정을 단순화하는 효과가 있다.
Claims (3)
- 반도체 소자의 소자분리막 제조 방법에 있어서,(a) 실리콘 기판 상에 포토레지스트를 증착하고, 소자분리막이 형성될 영역의 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계;(b) 상기 포토레지스트 패턴을 마스크로 이용하여 플라즈마를 이용한 건식 식각 공정을 실시하여 상기 실리콘 기판에 트렌치를 형성하는 단계;(c) 상기 포토레지스트 패턴을 제거한 후, 상기 트렌치 내부에 산화막을 매립하고, CMP 공정을 통해 불필요한 산화막을 제거하는 단계;(d) 상기 실리콘 기판 상에 네가티브(Negative) 포토레지스트를 증착하고, 액티브 영역의 네가티브 포토레지스트를 식각하여 네가티브 포토레지스트 패턴을 형성하는 단계; 및(e) 상기 네가티브 포토레지스트 패턴을 마스크로 이용하여 상기 액티브 영역의 산화막을 제거함으로써, 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조 방법.
- 삭제
- 제1항에서,상기 네가티브 포토레지스트 패턴은 상기 소자분리막 상에 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060104779A KR100824618B1 (ko) | 2006-10-27 | 2006-10-27 | 반도체 소자의 소자분리막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060104779A KR100824618B1 (ko) | 2006-10-27 | 2006-10-27 | 반도체 소자의 소자분리막 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100824618B1 true KR100824618B1 (ko) | 2008-04-24 |
Family
ID=39572360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060104779A KR100824618B1 (ko) | 2006-10-27 | 2006-10-27 | 반도체 소자의 소자분리막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100824618B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009095B1 (en) * | 1992-12-30 | 1996-07-10 | Hyundai Electronics Ind | Manufacturing method of semiconductor device isolation |
-
2006
- 2006-10-27 KR KR1020060104779A patent/KR100824618B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009095B1 (en) * | 1992-12-30 | 1996-07-10 | Hyundai Electronics Ind | Manufacturing method of semiconductor device isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| KR100824618B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR100937661B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060078264A (ko) | 반도체 소자의 ｓｔｉ 형성 방법 | |
| KR20110067844A (ko) | 반도체 소자의 제조 방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100652288B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100788359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100881413B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100881414B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100829375B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| US20080057721A1 (en) | Method of fabricating semiconductor device | |
| KR100815962B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040087457A (ko) | 반도체소자의 소자분리막 형성방법 | |
| TW508727B (en) | Method to form shallow trench isolation structure | |
| KR100587597B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101145386B1 (ko) | 반도체 장치의 매립게이트 제조방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20070001553A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100508622B1 (ko) | 반도체 소자의 격리막 제조 방법 | |
| KR100979713B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |