KR100820091B1 - 수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조방법 - Google Patents

수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100820091B1
KR100820091B1 KR1020070012659A KR20070012659A KR100820091B1 KR 100820091 B1 KR100820091 B1 KR 100820091B1 KR 1020070012659 A KR1020070012659 A KR 1020070012659A KR 20070012659 A KR20070012659 A KR 20070012659A KR 100820091 B1 KR100820091 B1 KR 100820091B1
Authority
KR
South Korea
Prior art keywords
resin
cavity
runner
mold
magnet
Prior art date
Application number
KR1020070012659A
Other languages
English (en)
Other versions
KR20070098477A (ko
Inventor
후토시 후카야
요시츠구 가토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070098477A publication Critical patent/KR20070098477A/ko
Application granted granted Critical
Publication of KR100820091B1 publication Critical patent/KR100820091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/1753—Cleaning or purging, e.g. of the injection unit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 밀봉용 수지에 혼입된 금속 이물(異物)에 기인하는 전기적 단락(短絡)이 생기기 어려운 수지 밀봉 기술을 제공하는 것을 과제로 한다.
금형(金型)에, 수지를 수용하는 포트(pot), 수지 밀봉해야 하는 반도체 칩이 수용되는 캐비티(cavity), 및 포트에 수용된 수지를 상기 캐비티에 유도하기 위한 수지 통로인 러너(runner)가 설치되어 있다. 러너 내면의 일부를 더 파내려간 오목부로 이루어지는 이물 체류부가 형성되어 있다. 러너용 자석이 러너 내를 수송되는 유체에 포함되는 금속 이물을 이물 체류부의 내면에 흡착시킨다.
Figure R1020070012659
포트, 러너, 이물 체류부, 플런저

Description

수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조 방법{MOLD FOR RESIN MOLDING, RESIN MOLDING APPARATUS, AND SEMICONDUCTOR DEVICE MANUFACTURE METHOD}
도 1은 제 1 실시예에 의한 수지 밀봉 장치의 단면도.
도 2의 (a)는 제 1 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도(底面圖).
도 3의 (a)는 제 1 실시예에 의한 수지 밀봉 장치의 하부 금형에 설치되는 러너 및 러너용 자석의 길이 방향과 수직인 단면도이고, (b)는 그 밖의 구성예를 나타내는 단면도이며, (c)는 러너 및 러너용 자석의 길이 방향에 따른 단면도.
도 4의 (a)는 제 1 실시예에 의한 수지 밀봉 장치의 플런저의 평단면도이고, (b)는 그 밖의 구성예를 나타내는 평단면도.
도 5는 제 1 실시예에 의한 수지 밀봉 장치를 사용하여 수지 밀봉하는 순서를 설명하기 위한 장치의 제 1 단면도.
도 6은 제 1 실시예에 의한 수지 밀봉 장치를 사용하여 수지 밀봉하는 순서를 설명하기 위한 장치의 제 2 단면도.
도 7은 제 1 실시예에 의한 수지 밀봉 장치를 사용하여 수지 밀봉하는 순서를 설명하기 위한 장치의 제 3 단면도.
도 8은 제 1 실시예에 의한 수지 밀봉 장치를 사용하여 수지 밀봉하는 순서를 설명하기 위한 장치의 제 4 단면도.
도 9는 제 2 실시예에 의한 수지 밀봉 장치의 특징적 부분의 단면도.
도 10은 제 3 실시예에 의한 수지 밀봉 장치의 단면도.
도 11의 (a) 및 (b)는 제 4 실시예에 의한 수지 밀봉 장치의 특징적 부분의 단면도.
도 12의 (a) 및 (b)는 제 4 실시예에 의한 수지 밀봉 장치의 특징적 부분의 다른 구성예를 나타내는 단면도.
도 13의 (a)는 제 5 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도.
도 14의 (a)는 제 6 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도.
도 15는 제 7 실시예에 의한 수지 밀봉 장치의 단면도.
도 16의 (a)는 제 7 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도.
도 17의 (a)는 제 8 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도.
도 18의 (a)는 제 9 실시예에 의한 수지 밀봉 장치의 하부 금형의 평면도이고, (b)는 상부 금형의 저면도.
도면의 주요 부분에 대한 부호의 설명
10: 하부 금형(金型) 11: 포트(pot)
12, 32: 러너(runner) 13: 체류부
14: 플런저(plunger) 15, 35: 이젝터 핀(ejector pin)
19, 39: 캐비티(cavity) 20, 21, 22, 40, 41, 90, 91: 자석
23: 메시(mesh) 부재 25, 26, 27, 37, 46, 82, 83: 전원
30: 상부 금형 31: 컬(cull)
36: 전자석 39A: 기판 수용용 오목부
50: 리드 프레임(lead frame) 51: 반도체 소자
60: 몰드용 수지 60A: 수지 패키지
60B: 여분의 수지 61, 62, 63: 금속 이물 고농도 영역
70: 하부 플래턴(platen) 71: 상부 플래턴
72: 구동 기구 80, 81: 이젝터 핀용 자석
100: 수지 기판 101: 반도체 칩
본 발명은 수지 밀봉용 금형(金型), 수지 밀봉 장치 및 반도체 장치의 제조 방법에 관한 것으로서, 특히 반도체 소자를 수지 밀봉하기 위한 금형, 수지 밀봉 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 패키지에는 금속 리드 프레임(lead frame)을 사용한 쿼드 플랫 패키 지(QFP: Quad Flat Package) 타입이나 스몰 아우트라인 패키지(SOP: Small Outline Package) 타입, 또는 배선 기판을 사용한 볼 그리드 어레이(BGA: Ball Grid Array) 타입, 또는 반도체 소자(반도체 칩) 끼리를 전기적으로 접속한 시스템 인 패키지(SIP: System in Package) 타입 등이 있다.
이들 반도체 패키지는 일반적으로, 내(耐)충격, 내(耐)오염 등을 목적으로하며, 리드선의 접속 후에 열경화성 수지로 수지 밀봉되어 있다.
밀봉용 수지로서, 에폭시 수지 등의 수지 주제(主劑)에 경화제, 용융 실리카 등의 필러, 촉매, 착색제, 난연제(難燃劑) 등이 패키지의 형상, 내열성, 성형성 등을 고려하여 적절한 비율로 함유된 것이 사용된다.
밀봉용 수지에 금속 이물(異物)이 포함되어 있으면, 반도체 칩과 리드 프레임을 접속하는 본딩 와이어 등에 금속 이물이 접촉하여, 상기 본딩 와이어끼리를 단락(短絡)시킨다.
하기 특허문헌 1에 수지 밀봉용 금형에 자석을 매립하여, 수지 내의 금속 이물을 자석에 흡착시켜 제거하는 기술이 개시되어 있다. 하기 특허문헌 2에 기판 위에 액상 수지를 공급하고, 그 위쪽에 자석을 배치하여, 액상 수지에 혼입된 금속 이물을 흡인하는 기술이 개시되어 있다.
[특허문헌 1] 일본국 공고특허평6-53369호 공보
[특허문헌 2] 일본국 공개특허2002-313824호 공보
최근, 환경 대책의 관점에서 종래의 납이 포함된 땜납 대신에, 납을 포함하 지 않는 접합재, 예를 들어 Sn-Ag-Cu계 페이스트 등의 사용이 확대되고 있다. 납을 포함하지 않는 접합재는 납을 포함하는 접합재보다도 융점(融点)이 높은 것이 많다. 따라서, 반도체 패키지의 고(高)내열화가 요구된다.
그 해결 방법으로서, 열경화성 수지의 내열 온도를 높이는 방법을 들 수 있다. 구체적으로는, 수지에 함유되는 필러를 많게 함으로써, 저흡습(低吸濕)이면서 고탄성률이고, 열팽창 계수가 낮은 밀봉용 수지가 얻어진다. 그런데, 필러를 많게 하면, 수지를 미분화하는 공정에서 금속제 분쇄 날개 조각 등의 금속 이물이 수지에 혼입되기 쉬워진다. 수지의 제조 도중에 수지 내의 금속 이물을 자석으로 제거하고 있지만, 전부를 제거하는 것은 곤란하다.
한편, 최근, 반도체 소자(반도체 칩)에 대한 고기능화, 고집적화 요구가 한층더 높아지고, 그 전극 패드가 배치되는 피치(패드 피치)가 더 좁아지고 있다. 예를 들어 패드 피치가 50㎛ 이하인 반도체 칩의 대량 생산이 시작되고 있다.
패드 피치가 좁아지는 것에 대응하여, 본딩 와이어의 직경 또는 땜납 범프(bump)의 치수가 작아지고 있다.
패드 피치가 좁아지면, 밀봉용 수지에 포함되어 있는 금속 이물이 본딩 와이어 또는 땜납 범프 등의 도전 부재에 접촉하여, 전기적인 단락이 생기기 쉬워진다. 특히, 고기능화가 요구되는 SIP 타입의 반도체 장치에서는 종래의 반도체 장치와 비교하여 전기적 접속 개소(個所)가 증가되기 때문에, 전기적인 단락이 생길 가능성이 크다.
밀봉용 수지에 혼입된 금속 이물을 제거하기 위해 종래 제안되고 있는 방법 으로는 상기 금속 이물의 제거가 불충분하고, 상기 금속 이물에 기인하는 전기적 단락이 더 생기기 어려운 수지 밀봉 기술이 소망된다.
본 발명은 밀봉용 수지에 혼입된 금속 이물에 기인하는 전기적 단락이 생기기 어려운 수지 밀봉 기술을 제공하는 것을 목적으로 한다.
본 발명의 일 관점에 의하면, 수지를 수용하는 포트(pot), 수지 밀봉해야 하는 반도체 칩이 수용되는 캐비티(cavity), 및 상기 포트에 수용된 수지를 상기 캐비티에 유도하기 위한 수지 통로인 러너(runner)가 설치되어 있는 금형(金型)과, 상기 러너 내면의 일부를 더 파내려간 오목부로 이루어지는 이물(異物) 체류부와, 상기 러너 내를 수송되는 유체에 포함되는 금속 이물을 상기 이물 체류부의 내면에 흡착시키는 러너용 자석을 갖는 수지 밀봉용 금형이 제공된다.
본 발명의 다른 관점에 의하면, 수지를 수용하는 포트, 수지 밀봉해야 하는 반도체 칩이 수용되는 캐비티, 및 상기 포트에 수용된 수지를 상기 캐비티에 유도하기 위한 수지 통로인 러너가 설치되어 있는 금형을 탑재 배치하여 가열하는 플래턴(platen)과, 상기 금형을 상기 플래턴에 탑재 배치한 상태로 상기 포트 내에 수용된 수지에 압력을 인가하여 수지를 상기 캐비티에 주입하는 플런저(plunger)와, 상기 플런저 내에 배치되고, 상기 포트 내에 수용된 액상 수지 내의 금속 이물을 흡착하는 플런저용 자석을 갖는 수지 밀봉 장치가 제공된다.
본 발명의 또 다른 관점에 의하면, (a) 반도체 칩이 장착된 부재를 금형에 의해 획정(劃定)된 캐비티 내에 배치하는 공정과, (b) 내면에, 그 일부가 더 파내 려진 오목부로 이루어지는 이물 체류부가 설치된 러너를 통하여, 상기 캐비티 내에 수지를 주입하는 동시에, 상기 이물 체류부에 매립된 자석에 의해, 수지에 혼입된 금속 이물을 상기 이물 체류부에 포획하는 공정과, (c) 상기 캐비티 내에 주입된 수지를 경화시키는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
밀봉용 수지를 포트 내에서 용융시켰을 때, 수지에 혼입되어 있는 금속 이물이 플런저용 자석에 끌어 당겨지고, 플런저 표면에 흡착된다. 따라서, 금속 이물이 캐비티까지 수송되기 어려워진다. 또한, 플런저는 다양한 금형에 공통적으로 사용되기 때문에, 금형마다 자석을 장착할 필요가 없다.
또한, 용융(溶融)된 밀봉용 수지가 러너 내를 유동할 때, 수지에 혼입되어 있는 금속 이물이 러너용 자석에 끌어 당겨지고, 이물 체류부의 표면에 흡착되어 포획된다. 이물 체류부에 포획된 금속 이물은 러너 내의 수지의 흐름에 의해 흘러 가기 어렵다. 따라서, 수지 내의 금속 이물은 효율적으로 포획되고, 상기 금속 이물이 캐비티까지 수송되는 것이 크게 억제된다.
또한, 밀봉용 수지를 금형의 캐비티에 주입했을 때, 수지에 혼입되어 있는 금속 이물이 이젝터 핀용 자석에 끌어 당겨지고, 상기 이젝터 핀 근방의 수지 표면 부분에 수집된다. 따라서, 수지 내의 금속 이물은 효율적으로 포획되고, 상기 금속 이물이 반도체 소자 또는 본딩 와이어 근방에 존재하는 것이 크게 억제된다.
이하, 본 발명을 실시예를 들어 상세하게 설명한다.
[실시예 1]
본 발명의 제 1 실시예에 의한 수지 밀봉 장치 및 금형의 부분 단면을 도 1 에 나타낸다.
상기 도면에 나타낸 바와 같이, 하부 플래턴(70) 위에 하부 금형(10)이 유지되고, 상부 플래턴(71) 아래에 상부 금형(30)이 유지된다.
하부 금형(10) 및 상부 금형(30)의 서로 대향하는 면을 「대향면」이라 하고, 그 반대 측의 면(플래턴에 접하는 면)을 「배면(背面)」이라고 한다. 하부 플래턴(70) 및 상부 플래턴(71)은 각각 하부 금형(10) 및 상부 금형(30)을 가열한다.
하부 금형(10)에는 그 배면으로부터 대향면까지 관통하는 포트(11)가 형성되어 있다. 또한, 하부 플래턴(70)에는 하부 금형(10)에 연통하여 승강 가능한 플런저(14)가 배치되어 있다. 상기 플런저(14)는 구동 기구(72)에 의해 승강 가능하게 되며, 상승하면 하부 금형(10)의 포트(11) 내에 삽입된다.
한편, 상부 금형(30)에는 상기 포트(11)에 대향하는 부분에 오목부(컬(cull))(31)가 형성되어 있다.
또한, 하부 금형(10) 및 상부 금형(30)의 대향면의 서로 대향하는 영역에 각각 오목부(캐비티)(19 및 39)가 형성되어 있다. 도 1에서는 포트(11)의 우측에 배치된 캐비티(19 및 39)를 나타내고 있지만, 포트(11)의 좌측에도 동일한 구성의 캐비티가 배치되어 있다. 하부 금형(10) 및 상부 금형(30)에서 리드 프레임(50)을 끼워 넣은 상태일 때, 리드 프레임(50)에 부착된 반도체 칩(51)이 캐비티(19와 39)에 의해 획정되는 공동(空洞) 내에 수용된다.
또한, 상기 하부 금형(10)의 대향면에는 포트(11)와 캐비티(19)를 연락시키는 홈(러너)(12)이 형성되어 있다. 포트(11) 내에 밀봉용 수지를 수용하여 용융시 켜, 플런저(14)를 상승시키면, 포트(11) 내의 수지는 러너(12)를 통하여, 캐비티(19) 및 캐비티(39)에 의해 획정되는 공동 내에 주입된다. 본 실시예에서는 러너(12)의 저면(底面) 중, 포트(11)쪽의 일부에 더 깊게 파내려간 이물 체류부(13)가 형성되어 있다.
또한, 상기 하부 금형(10)의 배면으로부터 캐비티(19)의 저면까지 관통하는 관통 구멍 내에는 이젝터 핀(15)이 삽입되어 있다. 1개의 캐비티(19)에 대하여, 복수의 이젝터 핀(15)이 배치된다. 이젝터 핀(15)의 선단(先端)이 캐비티(19) 내에 노출되어 있다. 이젝터 핀(15)을 캐비티(19) 내로 돌출되게 함으로써, 경화하여 하부 금형(10)에 밀착되는 수지를, 하부 금형(10)으로부터 용이하게 이탈시킬(이형(離型)시킬) 수 있다. 상부 금형(30)에도 동일한 구조의 이젝터 핀(35)이 배치되어 있다.
본 실시예에서는 플런저(14)에서 그 포트(11)에 대응하는 면에 자석(22)(이하 플런저용 자석이라고 함)이 배열 설치되어 있다. 상기 플런저용 자석(22)은 전자석으로 구성되어 있고, 전원(27)으로부터 여자용(勵磁用) 전류가 공급된다. 이 전자석은 포트(11) 내에 노출시킬 수도 있고, 플런저(14)의 표면으로부터 약간 깊은 위치에 매립할 수도 있다.
또한, 상기 러너(12)에서의 상기 이물 체류부(13)의 벽면에는 자석(20)(이하 러너용 자석이라고 함)이 배열 설치되어 있다. 상기 러너용 자석(20)은 예를 들어 이물 체류부(13)의 길이 방향을 따라 배치된 3개의 전자석을 포함하고, 전원(25)으로부터 각 전자석에 여자용 전류가 공급된다. 각 전자석은 이물 체류부(13)의 표 면에 노출시킬 수도 있고, 표면보다도 약간 깊은 위치에 매립되어 있을 수도 있다.
또한, 상기 하부 금형(10)의 이젝터 핀(15) 및 상부 금형(30)의 이젝터 핀(35) 내에는 각각 자석(21, 41)(이하 이젝터 핀용 자석이라고 함)이 장전되어 있다. 상기 이젝터 핀용 자석(21 및 41)의 각각은 전자석으로 구성되어 있고, 전원(26 및 46)으로부터 각각 이젝터 핀용 자석(21 및 41)에 여자용 전류가 공급된다.
하부 금형(10)의 평면 형상을 도 2의 (a)에 나타낸다. 도 2의 (a)의 1점쇄선 A1-A1에서의 단면이 상기 도 1에 나타낸 단면도에 상당한다.
도 2의 (a)에 있어서, 6개의 포트(11)가 종방향으로 등간격으로 배치되어 있다. 포트(11) 각각의 평면 형상은 원형이다.
각 포트(11)의 내측에는 각각 플런저(14)가 배치되어 있다. 포트(11) 각각의 양쪽에 캐비티(19)가 배치되어 있다. 캐비티(19)의 각각은 정사각형의 4개의 모서리를 비스듬히 절단한 또는 원호상의 평면 형상을 가지고, 그 네 모서리 근방에 이젝터 핀(15)이 배치되어 있다.
포트(11) 각각의 중심을 지나고, 도면에서 횡방향으로 연장되는 가상 직선을 따라, 포트(11) 양쪽에 러너(12)가 연장된다. 러너(12)는 도중에 방향을 전환하고, 대응하는 캐비티(19)의 모서리부 근방에 도달한다. 러너(12)는 캐비티(19)에 근접함에 따라 좁고, 또한 얕아진다. 그리고, 러너(12)의 포트(11) 쪽 일부분에 상기 이물 체류부(13)가 배치되어 있다.
또한, 상기 상부 금형(30)의 저면 형상을 도 2의 (b)에 나타낸다. 도 2의 (b)의 1점쇄선 A1-A1에서의 단면도가 도 1에 나타낸 단면도에 상당한다.
도 2의 (b)에 있어서, 하부 금형(10)의 포트(11)에 대응하는 위치에 컬(31)이 배치되어 있다. 컬(31)은 포트(11)와 동일한 평면 형상을 갖는다.
또한, 하부 금형(10)의 캐비티(19)에 대응하는 위치에 캐비티(39)가 배치되어 있다. 캐비티(39)는 하부 금형(10) 측에 설치된 캐비티(19)와 동일한 평면 형상을 갖는다. 캐비티(39)의 네 모서리 근방에 이젝터 핀(35)이 배치되어 있다.
도 1에서의 이물 체류부(13)의 길이 방향과 직교하는 단면을 도 3의 (a)에 나타낸다.
하부 금형(10)의 대향면에 러너(12)가 형성되고, 또한 그 저면을 깊게 파내려간 이물 체류부(13)가 배열 설치되어 있다. 그리고, 상기 이물 체류부(13)의 바닥보다도 약간 깊은 위치에 러너용 자석(20)이 매립되어 있다. 또한, 러너(12)의 양편에도 러너용 자석(20)이 매립되어 있다. 또한, 도 3의 (b)에 나타낸 바와 같이, 러너용 자석(20)을 러너(12) 및 이물 체류부(13)의 표면에 따르는 단면 U자 형상으로 할 수도 있다.
상기 러너용 자석(20)의 다른 구성예를 도 3의 (c)에 나타낸다.
도 1에 나타낸 구성에서는, 상기 러너용 자석(20)은 이물 체류부(13)의 길이 방향을 따라 배치된 3개의 전자석을 포함하고 있지만, 도 3의 (c)에 나타낸 바와 같이, 이물 체류부(13)의 길이 방향에 따른 1개의 긴 전자석으로 구성할 수도 있다.
또한, 상기 플런저(14)의 평단면도를 도 4의 (a)에 나타낸다.
평면 형상이 원형인 플런저(14)에는 플런저용 자석(22)이 배열 설치되어 있다. 상기 플런저용 자석(22)은 플런저(14)의 외주보다도 약간 내측에 위치하는 외주선을 가지는 원형의 평면 형상을 갖는다.
상기 플런저용 자석(22)의 다른 구성예를 도 4의 (b)에 나타낸다. 상기 도면에 나타낸 플런저용 자석(22)은 플런저(14)와 중심축을 공유하는 원통 형상의 부재를, 중심축을 지나는 복수의 가상 평면으로 절단한 형상을 갖는다. 여기서는 원통 형상 부재가 중심축 주위에 8회전 대칭이 되도록 분할되어 있다.
다음으로, 도 5 내지 도 8을 참조하여, 상기 제 1 실시예에 의한 수지 밀봉 장치를 사용한 수지 밀봉 방법에 대해서 설명한다.
도 5에 나타낸 바와 같이, 하부 금형(10)과 상부 금형(30)의 간격을 넓힌 상태에서 하부 금형(10)의 대향면 위에, 밀봉 대상물인 반도체 칩(51)이 탑재된 리드 프레임(50)을 탑재 배치한다. 상기 반도체 칩(51)의 전극은 본딩 와이어(52)에 의해 대응하는 리드부에 접속되어 있다.
그리고, 포트(11) 내에 밀봉용 수지의 단단한 조각(60)을 장전한다. 이 단계에서는 러너용 자석(20)의 전원(25), 이젝터 핀용 자석(21, 41)의 전원(26, 46), 및 플런저용 자석(22)의 전원(27)은 모두 오프(off) 상태로 되어 있다.
다음으로, 도 6에 나타낸 바와 같이, 상부 금형(30)을 하강시켜 하부 금형(10)과 상부 금형(30) 사이에 리드 프레임(50)을 끼워넣는다.
그 후, 하부 금형(10) 및 상부 금형(30)을 가열하여, 포트(11)에 장전되어 있는 수지(60)를 용융시킨다. 수지(60)를 장전한 후에 예를 들어 가열 개시와 동 시에, 플런저용 자석(22)용 전원(27)을 온(on) 상태로 하고, 플런저용 자석(22)을 여자(勵磁)한다.
이러한 플런저용 자석(22)의 여자에 의해, 용융된 수지(60) 중에 이미 혼입되어 있는 금속 이물, 특히 철(Fe) 및 그 합금 등의 자성을 띨 수 있는 금속의 분체(粉體), 미립자가 플런저용 자석(22)에 흡인되어, 용융된 수지(60)의 플런저(14)의 상면 근방 영역에 수집된다. 이에 따라, 상기 금속 이물의 고농도 영역(61)이 발생한다.
이에 따라, 용융된 수지(60)의 다른 영역에서의 금속 이물의 농도가 저하된다.
상기 수지(60)가 용융된 후, 도 7에 나타낸 바와 같이, 플런저(14)를 상승시키고, 포트(11) 내에 장전되어 있던 수지(60)를, 러너(12)를 경유하여 캐비티(19 및 39) 내에 주입한다. 이 때, 러너용 자석(20)의 전원(25), 이젝터 핀용 자석(21, 41)의 전원(26, 46)을 온 상태로 한다.
러너용 자석(20)이 여자됨으로써, 수지(60)가 러너(12) 내를 통과할 때에 수지(60) 내에 혼입되어 있는 금속 이물이 러너용 자석(20)에 흡인되고, 이물 체류부(13) 내에 수용된다. 이에 따라, 이물 체류부(13) 내에는 금속 이물의 고농도 영역(62)이 발생한다. 상기 이물 체류부(13)는 상술한 바와 같이 러너(12)의 측면으로부터 더 깊게 파여있다. 따라서, 이물 체류부(13)에 수용된 금속 이물은 러너(12) 내의 수지의 흐름에 의해 흘러가지 않고, 이물 체류부(13) 내에 남는다.
상기 러너(12) 내를 통과하여, 캐비티(19 및 39) 내에 주입된 수지(60)는 상 기 캐비티(19, 39) 내에 충전되고, 상기 반도체 소자(51), 본딩 와이어(52) 및 리드 프레임(50)의 일부를 수지 밀봉한다.
이 때, 상기 수지(60)에 혼입되어 있던 금속 이물은 이젝터 핀(15 및 35)의 선단에 끌어당겨지고, 그 근방에 금속 이물의 고농도 영역(63)이 발생한다. 상기 금속 이물의 고농도 영역(63)은 수지의 표면 근방에 위치하여, 반도체 소자(51), 본딩 와이어(52) 등으로부터 먼 위치에 있고, 이들과 접촉할 가능성은 매우 낮다.
캐비티(19 및 39) 내가 수지(60)로 완전히 충전된 후, 수지(60)에 일정 시간, 열을 가함으로써, 수지(60)를 경화시킨다.
수지(60)가 경화되면, 전원(25∼27 및 46)을 오프 상태로 하고, 러너용 자석(20), 이젝터 핀용 자석(21, 41), 및 플런저용 자석(22)의 여자를 종료한다.
수지가 경화된 후, 도 8에 나타낸 바와 같이, 하부 금형(10)으로부터 상부 금형(30)을 분리하고, 이젝터 핀(15 및 35)을 돌출시킴으로써, 경화된 수지(60A)에 의해 외장 밀봉된 반도체 장치를 포함하는 리드 프레임(50)을 이형(離型)시킨다.
그리고, 포트(11), 컬(31), 러너(12) 내에 남은 수지(60B)도, 하부 금형(10) 및 상부 금형(30)으로부터 분리된다.
이와 같이, 상기 도 6에 나타낸 공정에서, 플런저(14)의 상면 근방에 수지(60)에 혼입되어 있던 금속 이물이 집중된 고농도 영역(60)이 발생하고, 또한 도 7에 나타낸 공정에서, 러너(12)의 이물 체류부(13) 내에 금속 이물이 집중된 고농도 영역(62)이 발생한다.
따라서, 캐비티(19 및 39)까지 도달하는 금속 이물의 양을 크게 저감시킬 수 있다.
또한, 캐비티(19 및 39) 내에서도, 이젝터 핀(15 및 35)의 선단부에 수송된 금속 이물이 집중된 고농도 영역(63)이 발생한다.
따라서, 리드 프레임(50), 반도체 칩(51), 및 양쪽을 접속하는 본딩 와이어(52) 근방의 수지 내의 금속 이물의 농도가 낮아진다. 이에 따라, 본딩 와이어(52) 사이의 전기적 단락 등의 발생을 방지·억제할 수 있다.
금속 이물을 효율적으로 포획하기 위해, 러너용 자석(20), 이젝터 핀용 자석(21, 41) 및 플런저용 자석(22)의 자력을 10000 가우스 이상으로 하는 것이 바람직하다.
상기 플런저용 자석(22)은 포트(11) 내에 수용된 수지(60)가 용융되고 있는 기간만 여자된다. 또한, 러너용 자석(20)은 러너(12) 내를 수지(60)가 흐르고 있는 기간만 여자된다. 이젝터 핀용 자석(21, 41)은 캐비티(19 및 39) 내의 수지(60)가 용융되고 있는 기간만 여자된다.
이와 같이, 여자 기간을 선택함으로써, 전력 소비를 억제할 수 있다.
상기 제 1 실시예에서 러너용 자석(20), 이젝터 핀용 자석(21, 41), 및 플런저용 자석(22) 중, 어느 하나의 개소에 자석을 배치해도, 어느 정도의 효과를 얻을 수 있다.
또한, 플런저(14)는 하부 플래턴(70)에 배치되기 때문에, 금형마다 자석을 장착하지 않고, 다양한 금형에 대하여 효과를 얻을 수 있다.
또한, 이젝터 핀용 자석(21 및 41)은 하부 금형(10) 및 상부 금형(30) 자체 에 가공을 실시하지 않고, 이젝터 핀을 자석이 부착된 것으로 전환하는 것만으로 장착할 수 있다. 따라서, 종래의 금형에 간편하게 자석을 장착할 수 있다. 또한, 이젝터 핀의 치수를 공통화하면, 다양한 금형에 동일한 이젝터 핀을 사용할 수 있다.
[실시예 2]
본 발명의 제 2 실시예에 의한 수지 밀봉 장치의 특징적인 부분의 단면을 도 9에 나타낸다.
이하, 상기 제 1 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
본 실시예에서는 러너(12)에서의 수지의 유통 방향에 직교하도록, 자성 재료로 이루어지는 메시(mesh) 부재(23)가 배치되어 있다.
러너(12) 내를 흐르는 수지는 메시 부재(23)의 개구부를 통과한다. 메시 부재(23)는 러너용 자석(20)과 자기적으로 결합되어 있다. 러너용 자석(20)이 여자 되면, 메시 부재(23)가 자화(磁化)된다.
메시 부재(23)가 자화됨으로써, 수지에 혼입되어 있는 금속 이물은 상기 메시 부재(23)에 의해 효율적으로 흡착된다. 특히, 러너(12)의 표면으로부터 벗어난 영역을 통과하는 금속 이물을 효율적으로 흡착하는 것이 가능하게 된다.
[실시예 3]
본 발명의 제 3 실시예에 의한 수지 밀봉 장치의 단면을 도 10에 나타낸다.
이하, 제 1 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
상기 제 1 실시예에서는 이젝터 핀(15 및 35)의 내부에 각각 이젝터 핀용 자석(21 및 41)이 배열 설치되어 있었다.
제 3 실시예에서는 이젝터 핀(15 및 35)이 철 등의 자성 재료로 형성되어 있다. 그리고, 2개의 이젝터 핀(15)의 배면 측 단부(端部)끼리를 이젝터 핀용 자석(80)이 연결하고 있다. 이젝터 핀용 자석(80)은 전자석으로 구성되고, 전원(82)이 이젝터 핀용 자석(80)에 여자용 전류를 공급한다.
상부 금형(30)에 설치된 이젝터 핀(35)에서도 마찬가지로, 이젝터 핀용 자석(81) 및 전원(83)이 배치되어 있다.
이젝터 핀용 자석(80 및 81)을 여자하면, 이젝터 핀(15 및 35)이 자화된다. 이에 따라, 이젝터 핀(15 및 35)의 캐비티(19 및 39) 내에 노출된 선단에 금속 이물을 흡착시킬 수 있다.
또한, 도 10에 나타낸 구성에서는 1개의 이젝터 핀용 자석이 복수개의 이젝터 핀에 자기적으로 결합되어 있지만, 이젝터 핀마다 독립된 이젝터 핀용 자석을 배치할 수도 있다.
[실시예 4]
본 발명의 제 4 실시예에 의한 수지 밀봉 장치의 특징적인 부분의 단면을 도 11의 (a) 및 (b)에 나타낸다.
이하, 제 1 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
도 11의 (a)에 제 4 실시예에 의한 수지 밀봉 장치의 러너(12)의 길이 방향에 따른 단면도를 나타내고, 도 11의 (b)에 러너(12)의 길이 방향과 직교하는 단면도를 나타낸다.
상기 제 1 실시예에서는 하부 금형(10)에만 러너(12)가 배열 설치되어 있지만, 이 제 4 실시예에서는 상부 금형(30)에도 러너(32)가 형성되어 있다. 상부 금형(30)에 형성된 러너(32)는 하부 금형(10)에 형성되어 있는 러너(12)와 대향하는 위치에 배치되어 있다.
러너(32)는 캐비티(39)에 근접함에 따라 얕아진다. 러너(32)의 양쪽 측면 및 저면보다도 약간 깊은 위치에 각각 러너용 자석(40)이 매립되어 있다. 러너용 자석(40)은 러너(32)의 길이 방향에 따른 긴 형상을 갖는다. 러너용 자석(40)은 하부 금형(10)에 매립되어 있는 러너용 자석(20)과 마찬가지로 전자석으로 구성되어 있다.
이러한 구성에 의해, 상부 금형(30)에 형성된 러너(32) 내를 흐르는 수지에 혼입된 금속 이물을 러너용 자석(40)에 의해 러너(32)의 벽면에 흡착시킬 수 있다. 따라서, 캐비티(19 및 39)로의 금속 이물의 침입을 방지·억제하는 효과를 더 높일 수 있다.
또한, 도 12의 (a)에 나타낸 바와 같이, 러너용 자석(40)을 러너(32)의 길이 방향을 따라 복수, 예를 들어 3개로 분할하여 배치할 수도 있다. 또한, 도 11의 (b)에 나타낸 바와 같이, 러너용 자석(40)의 단면 형상을 러너(32)의 표면을 따르는 U자 형상으로 할 수도 있다.
[실시예 5]
다음으로, 도 13의 (a) 및 (b)를 참조하여, 본 발명의 제 5 실시예에 의한 수지 밀봉 장치에 대해서 설명한다. 이하, 제 1 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
제 5 실시예에 의한 수지 밀봉 장치의 하부 금형(10)의 평면 형상을 도 13의 (a)에 나타낸다.
상기 제 1 실시예에서는 복수의 러너(12) 각각에 대응하여 러너용 자석이 배치되어 있었다.
이 제 5 실시예에서는 러너용 자석(90)이 복수의 러너(12)와 중첩되게 배치되어 있다.
제 5 실시예에 의한 수지 밀봉 장치의 상부 금형(30)의 하부 금형으로의 대향면의 형상을 도 13의 (b)에 나타낸다.
즉, 하부 금형(10)에 설치된 러너용 자석(90)에 대응하는 영역에 러너용 자석(91)이 배치되어 있다.
이와 같이, 제 5 실시예에서의 구성에 의해서도, 상기 제 1 실시예와 마찬가지로, 러너(12)의 이물 체류부(13) 내에 금속 이물을 흡착시킬 수 있다.
[실시예 6]
다음으로, 도 14의 (a) 및 (b)를 참조하여, 본 발명의 제 6 실시예에 의한 수지 밀봉 장치에 대해서 설명한다.
도 14의 (a)에 나타낸 바와 같이, 도 13의 (a)에 나타낸 러너용 자석(90)이 점유하는 영역을 넓히고, 러너용 자석(90)이 캐비티(19)와도 중첩되는 구성으로 할 수도 있다. 또한, 도 14의 (b)에 나타낸 바와 같이, 도 13의 (b)에 나타낸 제 4 자석(91)이 점유하는 영역을 넓히고, 제 4 자석(91)이 캐비티(39)와도 중첩되는 구성으로 할 수도 있다.
제 6 실시예에서는 캐비티(19 및 39)의 내면에도, 금속 이물을 흡착시킬 수 있다.
[실시예 7]
다음으로, 도 15 내지 도 16의 (b)를 참조하여, 제 7 실시예에 의한 수지 밀봉 장치에 대해서 설명한다. 이하, 제 1 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
제 7 실시예에 의한 수지 밀봉 장치의 단면을 도 15에 나타낸다.
상기 제 1 실시예에서는 리드 프레임에 부착된 반도체 칩을 그 양측에서 수지로 밀봉한다.
상기 제 7 실시예는 수지 밀봉 대상이 BGA형 패키지이고, 지지 기판(100)의 한쪽 주면(主面) 상에 탑재된 반도체 칩을 상기 지지 기판(100) 상에서 수지 밀봉한다.
도 15에 나타낸 바와 같이, 지지 기판(100)의 한쪽 주면에 복수의 반도체 칩(101)이 탑재되고, 상기 반도체 칩(101)의 전극은 지지 기판(101)에 배열 설치된 전극에 본딩 와이어에 의해 접속되어 있다.
상부 금형(30)에는 상기 지지 기판(100)의 두께와 거의 동일한 형상, 깊이를 가지는 기판 수용용 오목부(39A)가 배열 설치되어 있다.
한편, 하부 금형(10)에 형성된 캐비티(19)는 복수개의 반도체 칩을 공통적으로 커버하는 넓이를 갖는다.
지지 기판(100)의 반도체 칩(101)이 탑재된 면이 하부 금형(10)에 대향하도록, 지지 기판(100)이 하부 금형(10)의 대향면 상에 유지된다. 모든 반도체 칩(101)이 1개의 캐비티(19) 내에 수용된다. 상부 금형(30)에 설치된 기판 수용용 오목부(39A)의 내면이 지지 기판(100)의 반도체 칩(101)이 부착된 면과는 반대 측 면에 밀착된다.
도 16의 (a) 및 (b)에 제 7 실시예에서의 수지 밀봉 장치의 하부 금형(10)의 평면 형상, 및 상부 금형(30)의 하부 금형으로의 대향면의 형상을 나타낸다. 도 16의 (a) 및 (b)의 1점쇄선 A15-A15에서의 단면이 도 15에 상당한다.
도 16의 (a)에 있어서, 5개의 포트(11)가 종방향으로 등간격으로 배치되어 있다. 포트(11) 각각의 평면 형상은 원형이다.
각 포트(11)의 내측에는 각각 플런저(14)가 배치되어 있다. 포트(11) 각각의 우측에 직사각형의 캐비티(19)가 배열 설치되어 있다. 포트(11) 각각으로부터 우측 방향으로 러너(12)가 연장되고, 도중에 2개로 분기(分岐)되어 각각이 캐비티(19)에 도달하고 있다.
상기 러너(12)의 포트(11) 쪽 일부에 이물 체류부(13)가 설치되고, 상기 이물 체류부(13) 각각에 대응하여 러너용 자석(20)이 배치되어 있다.
또한, 도 16의 (b)에 나타낸 바와 같이, 상부 금형(30)의 포트(11)에 대응하 는 위치에 컬(31)이 배치되어 있다. 또한, 캐비티(19)에 대응하는 위치에 캐비티(19)보다도 큰 평면 형상을 갖는 기판 수용용 오목부(39A)가 배치되어 있다. 기판 수용용 오목부(39A)의 평면 형상은 상기 지지 기판(100)의 평면 형상과 거의 동일하다.
제 7 실시예와 같이, BGA형 패키지의 수지 밀봉에서도, 러너(12)에 이물 체류부(13)를 설치하여 러너용 자석(20)을 배치함으로써, 캐비티(19) 내로의 금속 이물의 침입을 적게 할 수 있다.
또한, 플런저(14) 내에 플런저용 자석(22)을 배치함으로써, 금속 이물의 침입을 더욱 억제할 수 있다.
[실시예 8]
도 17의 (a) 및 (b)에 각각 제 8 실시예에 의한 수지 밀봉 장치의 하부 금형(10)의 평면 및 상부 금형(30)의 하부 금형으로의 대향면의 형상을 나타낸다.
이하, 제 7 실시예에 의한 수지 밀봉 장치와의 차이점에 착안하여 설명하고, 동일 구성의 부분에 대해서는 설명을 생략한다.
도 17의 (a)에 나타낸 바와 같이, 본 실시예에서는 제 7 실시예의 러너용 자석(20) 대신에 1개의 자석(110)이 배치되어 있다. 자석(110)은 복수의 포트(11)로부터 각각 연장되는 모든 러너(12)와 중첩하여, 즉 공통적으로 덮어서 배치되어 있다.
한편, 도 17의 (b)에 나타낸 바와 같이, 상부 금형(30)에는 상기한 금형의 자석(110)에 대응하는 영역에 자석(111)이 배치되어 있다.
상기 제 8 실시예에서도, 제 7 실시예와 마찬가지로, 러너(12)의 이물 체류부(13) 내에 금속 이물을 흡착시킬 수 있다.
[실시예 9]
또한, 도 18의 (a) 및 (b)에 각각 본 발명의 제 9 실시예에 의한 수지 밀봉 장치의 하부 금형(10)의 평면, 및 상부 금형(30)의 하부 금형으로의 대향면의 형상을 나타낸다.
제 9 실시예에서는 상기 제 8 실시예에서의 자석(110)이 점유하는 범위가 넓어지고, 자석(110)이 캐비티(19)와도 중첩되어 있다. 또한, 상부 금형(30)의 자석(110)은 도 17의 (b)에 나타낸 제 8 실시예에서의 자석과 동등한 크기를 갖는다.
상기 제 9 실시예에서는 캐비티(19) 내에 침입한 금속 이물이 캐비티(19)의 내면에 흡착된다. 따라서, 반도체 칩(101)에 접속되는 본딩 와이어끼리의 단락을 방지할 수 있다.
또한, 상기 도 14의 (a), (b), 도 18의 (a) 및 (b)에 나타낸 실시예에서는 캐비티 내면의 전체 영역에 자석을 배치하여, 금속 이물을 포획하는 경우를 나타냈지만, 금속 이물이 집중되어도 반도체 칩의 동작에 영향을 미치지 않는 특정한 장소에 자석을 배치할 수도 있다. 즉, 반도체 칩이나 본딩 와이어로부터 먼 영역에 금속 이물이 집중되도록 자석을 배치하면 된다.
이상 실시예에 따라 본 발명을 설명했지만, 본 발명은 이들에 제한되지 않는다. 예를 들어 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명한 것이다.
상기 실시예로부터, 이하의 부기에 나타내는 발명이 도출된다.
(부기 1)
수지를 수용하는 포트와, 피(被)수지 밀봉체가 수용되는 캐비티와, 상기 포트에 수용된 수지를 캐비티에 유도하는 러너와, 상기 러너의 상기 포트 근방부에 배열 설치된 이물 체류부를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형.
(부기 2)
상기 이물 체류부에 배열 설치된 자석을 구비하여 이루어지는 것을 특징으로 하는 부기 1에 기재된 수지 밀봉용 금형.
(부기 3)
상기 러너부에 배치되고, 상기 자석에 의해 자화되는 메시 부재를 구비하여 이루어지는 것을 특징으로 하는 부기 2에 기재된 수지 밀봉용 금형.
(부기 4)
수지를 수용하는 포트와, 피수지 밀봉체가 수용되는 캐비티 및 상기 포트에 수용된 수지를 캐비티에 유도하는 러너를 구비하는 금형과, 상기 금형을 지지하는 플래턴과, 상기 금형의 상기 포트 내에 수용된 수지에 압력을 인가하여 상기 수지를 상기 캐비티 내에 주입하는 플런저와, 상기 플런저의 상기 수지에 대한 대응부에 배열 설치된 자석을 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치.
(부기 5)
상기 캐비티에 배열 설치되고, 적어도 그 캐비티로의 돌출부가 자화되는 이 젝터 핀을 구비하여 이루어지는 것을 특징으로 하는 부기 4에 기재된 수지 밀봉 장치.
(부기 6)
(a) 반도체 소자가 장착된 부재를 금형에 의해 획정된 캐비티 내에 배치하는 공정과, (b) 포트 내에 수용된 수지를 이물 체류부가 설치된 러너를 통하여, 상기 캐비티 내에 수지를 주입하는 동시에, 상기 이물 체류부에 배열 설치된 자석에 의해, 상기 수지 중에 혼입되어 있는 금속 이물을 포획하는 공정과, (c) 상기 캐비티 내에 주입된 수지를 경화시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 7)
상기 포트 내에서 플런저 상에 수용된 수지를 용융하고, 상기 수지에 혼입된 금속 이물을 상기 플런저 표면부에 흡착시키는 공정을 갖는 것을 특징으로 하는 부기 6에 기재된 반도체 장치의 제조 방법.
(부기 8)
상기 공정 (b)에 있어서, 상기 금속 이물을 상기 러너부에 배치되어 자화된 메시 부재에 의해 포획하는 것을 특징으로 하는 부기 6에 기재된 반도체 장치의 제조 방법.
(부기 9)
상기 공정 (b)에 있어서, 상기 캐비티에 대응하여 배열 설치된 이젝터 핀에 의해, 상기 캐비티 내에 주입된 수지에 혼입된 금속 이물을 포획하는 공정을 갖는 것을 특징으로 하는 부기 7에 기재된 반도체 장치의 제조 방법.
(부기 10)
(a) 피수지 밀봉체가 장착된 부재를 금형에 의해 획정된 캐비티 내에 배치하는 공정과, (b) 포트 내에 수용된 수지를 이물 체류부가 설치된 러너를 통하여, 상기 캐비티 내에 수지를 주입하는 동시에, 상기 이물 체류부에 배열 설치된 자석에 의해, 상기 수지 중에 혼입되어 있는 금속 이물을 포획하는 공정과, (c) 상기 캐비티 내에 주입된 수지를 경화시키는 공정을 구비하는 것을 특징으로 하는 수지 밀봉방법.
(부기 11)
상기 포트 내에서 플러저 상에 수용된 수지를 용융하고, 상기 수지에 혼입되어 있는 금속 이물을 상기 플런저 표면부에 흡착시키는 공정을 갖는 것을 특징으로 하는 부기 10에 기재된 수지 밀봉 방법.
(부기 12)
상기 공정 (b)에 있어서, 상기 금속 이물을 상기 러너부에 배치되어 자화된 메시 부재에 의해 포획하는 것을 특징으로 하는 부기 10에 기재된 수지 밀봉 방법.
(부기 13)
상기 공정(b)에 있어서, 상기 캐비티에 대응하여 배열 설치된 이젝터 핀에 의해, 상기 캐비티 내에 주입된 수지에 혼입된 금속 이물을 포획하는 것을 특징으로 하는 부기 10에 기재된 수지 밀봉 방법.
상술한 바와 같은 본 발명에 의하면, 밀봉용 수지에 혼입된 금속 이물에 기인하는 전기적 단락이 생기기 어려운 수지 밀봉 기술을 제공할 수 있다.

Claims (8)

  1. 수지를 수용하는 포트(pot)와,
    피(被)수지 밀봉체가 수용되는 캐비티(cavity)와,
    상기 포트에 수용된 수지를 캐비티에 유도하는 러너(runner)와,
    상기 러너의 저면 중 상기 포트 쪽의 일부를 더 깊게 파내려가도록 하여 형성된 이물(異物) 체류부를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형(金型).
  2. 제 1 항에 있어서,
    상기 이물 체류부가 배열 설치된 자석을 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형.
  3. 수지를 수용하는 포트와,
    피수지 밀봉체가 수용되는 캐비티 및 상기 포트에 수용된 수지를 캐비티에 유도하는 러너를 구비하는 금형과,
    상기 금형을 지지하는 플래턴(platen)과,
    상기 금형의 상기 포트 내에 수용된 수지에 압력을 인가하여 상기 수지를 상기 캐비티 내에 주입하는 플런저(plunger)와,
    상기 플런저에서 상기 포트에 대응하는 면에 배열 설치된 플런저용 자석을 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치.
  4. 제 3 항에 있어서,
    상기 캐비티에 배열 설치되고, 적어도 그 캐비티로의 돌출부가 자화(磁化)되는 이젝터 핀을 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치.
  5. (a) 반도체 소자가 장착된 부재를 금형에 의해 획정된 캐비티 내에 배치하는 공정과,
    (b) 포트 내에 수용된 수지를 이물 체류부가 설치된 러너를 통하여, 상기 캐비티 내에 수지를 주입하는 동시에, 상기 이물 체류부에 배열 설치된 자석에 의해, 상기 수지 중에 혼입되어 있는 금속 이물을 포획하는 공정과,
    (c) 상기 캐비티 내에 주입된 수지를 경화시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 포트 내에서 상기 플런저 상에 수용된 수지를 용융(溶融)하고, 상기 수지에 혼입된 금속 이물을 상기 플런저 표면부에 흡착시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. (a) 피수지 밀봉체가 장착된 부재를 금형에 의해 획정된 캐비티 내에 배치하는 공정과,
    (b) 포트 내에 수용된 수지를 이물 체류부가 설치된 러너를 통하여, 상기 캐비티 내에 수지를 주입하는 동시에, 상기 이물 체류부에 배열 설치된 자석에 의해, 상기 수지 중에 혼입되어 있는 금속 이물을 포획하는 공정과,
    (c) 상기 캐비티 내에 주입된 수지를 경화시키는 공정을 구비하는 것을 특징으로 하는 수지 밀봉 방법.
  8. 제 7 항에 있어서,
    상기 포트 내에서 상기 플런저 상에 수용된 수지를 용융하고, 상기 수지에 혼입되어 있는 금속 이물을 상기 플런저 표면부에 흡착시키는 공정을 갖는 것을 특징으로 하는 수지 밀봉 방법.
KR1020070012659A 2006-03-30 2007-02-07 수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조방법 KR100820091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006094703A JP4723406B2 (ja) 2006-03-30 2006-03-30 樹脂封止装置、半導体装置の製造方法、および樹脂封止方法
JPJP-P-2006-00094703 2006-03-30

Publications (2)

Publication Number Publication Date
KR20070098477A KR20070098477A (ko) 2007-10-05
KR100820091B1 true KR100820091B1 (ko) 2008-04-08

Family

ID=38559652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012659A KR100820091B1 (ko) 2006-03-30 2007-02-07 수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US7682140B2 (ko)
JP (1) JP4723406B2 (ko)
KR (1) KR100820091B1 (ko)
TW (1) TWI321513B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200446997Y1 (ko) 2007-12-21 2009-12-17 세크론 주식회사 반도체소자 몰딩용 진공연결장치
KR101089801B1 (ko) 2009-03-12 2011-12-08 티에스테크놀로지 주식회사 반도체 패키지 제조용 금형 장치
JP5487903B2 (ja) * 2009-11-19 2014-05-14 富士通セミコンダクター株式会社 樹脂封止用金型、樹脂封止装置及び半導体装置の製造方法
KR20110081634A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 반도체 봉지재 성형장치 및 그의 성형방법
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
JP6783128B2 (ja) * 2016-12-06 2020-11-11 三菱電機株式会社 リード加工装置
US11787097B2 (en) * 2021-02-10 2023-10-17 Nxp Usa, Inc. Conduit inserts for encapsulant compound formulation kneading and encapsulation back-end assembly processes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123204A (ja) * 1995-11-02 1997-05-13 Matsushita Electric Ind Co Ltd 型締装置、型締方法及び電子部品製造方法
KR20020085713A (ko) * 2001-05-10 2002-11-16 삼성전자 주식회사 반도체 칩 패키지 몰딩 장치용 클리닝 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2790203A (en) * 1953-02-25 1957-04-30 Robert H Dykehouse Pre-plasticizing unit for use with a plastic molding machine
JPH0653369B2 (ja) * 1985-04-09 1994-07-20 富士通株式会社 半導体装置の製造方法
JP2834257B2 (ja) * 1990-02-28 1998-12-09 株式会社日立製作所 半導体装置の製造方法およびモールド装置
JPH0684985A (ja) * 1992-08-31 1994-03-25 Sharp Corp トランスファモ−ルド金型
JP4471525B2 (ja) * 2001-03-30 2010-06-02 Ｎｅｃエレクトロニクス株式会社 粘稠性樹脂供給装置
JP3632105B2 (ja) 2001-04-11 2005-03-23 サンユレック株式会社 電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123204A (ja) * 1995-11-02 1997-05-13 Matsushita Electric Ind Co Ltd 型締装置、型締方法及び電子部品製造方法
KR20020085713A (ko) * 2001-05-10 2002-11-16 삼성전자 주식회사 반도체 칩 패키지 몰딩 장치용 클리닝 장치

Also Published As

Publication number Publication date
US20070231956A1 (en) 2007-10-04
KR20070098477A (ko) 2007-10-05
US7682140B2 (en) 2010-03-23
TW200736030A (en) 2007-10-01
JP2007273551A (ja) 2007-10-18
TWI321513B (en) 2010-03-11
JP4723406B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
KR100820091B1 (ko) 수지 밀봉용 금형, 수지 밀봉 장치 및 반도체 장치의 제조방법
KR0150805B1 (ko) 반도체 장치 및 그 면실장 방법
JP6672113B2 (ja) 電子回路装置及び電子回路装置の製造方法
EP2613372B1 (en) Light emitting device, and package array for light emitting device
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
US8004069B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
US8466009B2 (en) Method of fabricating a semiconductor package with mold lock opening
US6297078B1 (en) Integrated circuit package with bond wires at the corners of an integrated circuit
JP2001144334A (ja) 光半導体装置及び形成方法
JP7269362B2 (ja) 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP2008211124A (ja) 半導体装置収納パッケージ
TW202025317A (zh) 半導體裝置及半導體裝置的製造方法
US20050046016A1 (en) Electronic package with insert conductor array
JP2002134763A (ja) 半導体受光素子収納用容器
JP4697157B2 (ja) 電流センサの製造方法
KR100324939B1 (ko) 정전기방지를위한반도체패키지용인쇄회로기판
JP2010157631A (ja) 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
JP2007214413A (ja) 半導体デバイスの製造方法
JP2010147082A (ja) 樹脂封止装置及び樹脂封止方法
JP2001007237A (ja) 樹脂モールドｂｇａ型半導体装置及びその製造方法
JPH09252075A (ja) 半導体装置およびその製造方法
JP2010169614A (ja) 電子デバイスおよび電子モジュール、並びにそれらの製造方法
JP2003174048A (ja) 半導体装置とその製造用金型、および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee