JPH0653369B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0653369B2
JPH0653369B2 JP60074739A JP7473985A JPH0653369B2 JP H0653369 B2 JPH0653369 B2 JP H0653369B2 JP 60074739 A JP60074739 A JP 60074739A JP 7473985 A JP7473985 A JP 7473985A JP H0653369 B2 JPH0653369 B2 JP H0653369B2
Authority
JP
Japan
Prior art keywords
resin
chip
lead frame
mold
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60074739A
Other languages
English (en)
Other versions
JPS61232628A (ja
Inventor
陸郎 薗
弘幸 北迫
登志実 川原
眞一郎 牧
和寛 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60074739A priority Critical patent/JPH0653369B2/ja
Publication of JPS61232628A publication Critical patent/JPS61232628A/ja
Publication of JPH0653369B2 publication Critical patent/JPH0653369B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路の高密度化が進むに従って半導体装置の
端子数は飛躍的に増加しており、従って樹脂成形に際し
てリード端子間の絶縁の確保が重要な問題となる。
本発明は絶縁を損なう原因である鉄の微粒子を成形金型
に磁石を設けることにより吸着除去し、絶縁を確保する
ものである。
〔産業上の利用分野〕
半導体集積回路は高密度化が進んでおり、ICよりLSI
へ、またLSIよりVLSIへと構成素子数は飛躍的に増加し
ているが、それに拘わらずチップサイズは殆ど変わって
いない。
すなわち、各種パターン幅の減少やパターン精度の向上
などによって単位素子の小形化が実現され、これにより
高密度化が行われている。
一方、構成素子数の増加に比例して外部引出し端子数が
増加しており、例えば約10mm角のチップから64ピンのリ
ード端子が引き出されている。
ここで半導体集積回路の外装としてはセラミックケース
を使用するハーメチックシールタイプと樹脂を注型した
樹脂モールドタイプとがあるが、価格の点で後者が有利
であり、パッシベーション技術の進歩と樹脂成形材料の
改良などによって特性が向上しており、現在は殆どの用
途に樹脂モールド製品が使用されている。
〔従来の技術〕
第２図は樹脂モールドに使用するリードフレームの平面
図で鉄ニッケル(Fe・Ni)合金からなる薄板を打ち抜き成
型して半導体チップ（以下略してチップ）を搭載するス
テージ１や外部配線との連絡用として多数のインナーリ
ード３を備えた帯状のリードフレーム３を準備し、この
ステージ１にチップ４を共晶ボンディング或いは銀(Ag)
ペーストなどを用いて接着し固定した後、チップ４の周
囲に設けてあるボンディングパッドとリードフレーム３
のインナーリード２の先端とを金(Au)線などを用いてワ
イヤボンディングし、回路接続が行われている。
このようにして回路接続が行われたリードフレームは第
１図に断面を示すような金型５のキャビテイ６の中央に
位置決めした状態で注入口であるポット７から溶融状態
の樹脂を加圧注入する低圧トランスファ成形を行うこと
によって樹脂モールドが行われ、次ぎにプレスを用いて
リードフレーム３の枠体部８および各インナーリード２
を保持している接続部９を切断することによって樹脂モ
ールドされた半導体素子が分離されて完成している。
チップ４に対する低圧トランスファモールドは以上のよ
うにして行われているが、LSIなど集積度の高いチップ
にはリードフレーム３のインナーリード２と回路接続す
るボンディングパッドの数が夥しく多い。
例えば第２図はチップ４に14個のボンディングパッドが
あり、これがリードフレーム３に設けてある14個のイン
ナーリード２にワイヤボンディングされる状態を示して
いるが、チップ４の周囲に64個のボンディングパッドを
備えている場合はインナーリード２の幅が狭くなると共
に相互の間隔も微少となり、特にワイヤボンディングす
るAu線相互が接近する。
すなわち第１図において、共晶ボンディングなどの接着
層10によりステージ１に固定されているチップ４のボン
ディングパッドとインナーリードの先端とはAu線11など
を用いてワイヤボンディングされているが、このAu線11
の相互間の最小間隔は50μｍ程度と極めて狭くなってい
る。
そのために低圧トランスファモールドを行う際に樹脂の
中に約50μｍかこれ以上の粒径をもつ金属粉が含まれて
いると場合によっては金属粉がボンディングワイヤに引
っ掛かった状態でモールドされ、インナーリード２を短
絡させる。
このような現象は半導体素子の集積化が進むに従って顕
著となっており、この対策が要望されている。
〔発明が解決しようとする問題点〕
以上説明したように構成素子数が膨大な半導体素子を低
圧トランスファモールドする場合はインナーリード相互
間特にボンディングワイヤの間で短絡が起こり易く、こ
れによりモールド工程での収率を損ねていることが問題
である。
〔問題点を解決するための手段〕 上記の問題はリードフレームに装着した半導体チップを
金型の中に位置決めして行う低圧トランンスファモール
ド処理を樹脂注入通路に磁石を埋め込んだ金型を用いて
行う半導体チップの成形方法により解決することができ
る。
〔作用〕
本発明はインナーリード相互間特にボンディングワイヤ
間を短絡させるものは鉄(Fe)粉或いはニッケル鉄(Ni・F
e)合金粉などの磁性粉であり、これが粉体輸送の過程や
混合の過程で低圧トランスファモールドを行う樹脂組成
物の中に混入されることを確かめた結果なされたもので
ある。
すなわち半導体素子の樹脂モールドに使用される樹脂と
してはエポキシ樹脂が使われており、樹脂組成物として
は主成分としてエポキシノボラック樹脂，硬化剤として
フエノールノボラック樹脂，フィラーとしてシリカ(SiO
2)粉末，硬化促進剤としてイミダゾール類，難燃剤とし
て臭素化エポキシ樹脂または離型剤としてステアリン酸
などが加えられて成り立っている。
ここで構成比の大部分を占めるものはフィラー，エポキ
シ樹脂および硬化剤であり、これらは量産工程において
はエアを使用してパイプ輸送を行って集結し、ボールミ
ル等を用いて混合した後に熱ロールか加圧式ニーダを用
いて混練する方法がとられている。
次ぎに冷却した樹脂塊は粉砕機を用いて１mm径以下の粒
径に粉砕し、これを打錠してタブレットにし、このタブ
レット状のエポキシ樹脂組成物を低圧トランスファモー
ルド装置に供給している。
このようにエポキシ樹脂組成物の量産工程においてはエ
ア輸送，混合，粉砕などが繰り返して行われるので装置
を構成する金属壁が削られて混入するのである。
そこでこの樹脂組成物から金属粉を除去する方法として
これらの装置の大部分がFeあるいはステンレスなど磁性
金属からなる点に着目し、各転送過程に電磁石を設けて
磁性粉を吸着し、これにより相当量の磁性粉の除去に成
功している。
然し、これのみでは不充分でインナーリード間或いはボ
ンディングワイヤ間の短絡不良あるいは絶縁不良が発生
している。
そこで本発明はトランスファモールドを行う金型に磁石
を埋め込むことにより、磁性粉を吸着し除去を行うもの
である。
〔実施例〕
第１図は本発明に係る磁石を埋め込んだ注型用金型を示
すもので、この実施例の場合はポット７の下のカル12の
部分にドーナツ状の磁石14を、またランナ13の部分には
棒状の磁石15を埋めこんである。
このように樹脂注入がおこなわれるカル12の部分および
ランナ13の部分に磁石14,15を埋め込んでおくことによ
りかなりの磁性粉を吸着させ、キャビティ内での存在量
を減らすことができる。
なお磁石14,15に吸着した磁性粉はそのまま樹脂に含ま
れた状態で硬化するので、硬化した樹脂を除去する際に
除去される。
〔発明の効果〕
以上説明したように量産される樹脂組成物にはかなりの
磁性粉が不純物として混入されており、これが原因で端
子間短絡や絶縁不良が発生しているが、本発明の実施に
より不良の発生を減らすことが可能になる。
【図面の簡単な説明】
第１図は本発明を実施した樹脂注型用金型の断面図、 第２図は樹脂注型に使用するリードフレームの平面図、 である。 図において、 １はステージ、２はインナーリード、 ３はリードフレーム、４はチップ、 ５は金型、６はキャビティ、 ７はポット、11は金線、 12はカル、13はランナ、 14,15は磁石、 である。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ２９Ｌ 31:34 4Ｆ (72)発明者 牧 眞一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村木 和寛 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】リードフレーム（３）に装着した半導体チ
    ップ（４）を樹脂注入通路に磁石(14),(15)を埋め込ん
    だ金型（５）に樹脂を注入して封止することを特徴とす
    る半導体装置の製造方法。
JP60074739A 1985-04-09 1985-04-09 半導体装置の製造方法 Expired - Lifetime JPH0653369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60074739A JPH0653369B2 (ja) 1985-04-09 1985-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074739A JPH0653369B2 (ja) 1985-04-09 1985-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61232628A JPS61232628A (ja) 1986-10-16
JPH0653369B2 true JPH0653369B2 (ja) 1994-07-20

Family

ID=13555908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074739A Expired - Lifetime JPH0653369B2 (ja) 1985-04-09 1985-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0653369B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723406B2 (ja) * 2006-03-30 2011-07-13 富士通セミコンダクター株式会社 樹脂封止装置、半導体装置の製造方法、および樹脂封止方法

Also Published As

Publication number Publication date
JPS61232628A (ja) 1986-10-16

Similar Documents

Publication Publication Date Title
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6329606B1 (en) Grid array assembly of circuit boards with singulation grooves
US7932165B1 (en) Method of making a semiconductor chip assembly with a laterally aligned filler and insulative base
KR101532443B1 (ko) Ｑｆｎ 패키지를 위한 방법 및 장치
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
JP2003174124A (ja) 半導体装置の外部電極形成方法
CN107123602A (zh) 一种指纹识别芯片的封装结构及其制造方法
JPH0653369B2 (ja) 半導体装置の製造方法
US20170033058A1 (en) Structures and methods for semiconductor packaging
CN108140630A (zh) 具有垂直连接器的集成电路芯片
JP4901776B2 (ja) リードフレームとそれを用いた半導体装置及びその生産方法
JPH0357236A (ja) 樹脂封止型半導体装置の製造方法
CN116504742B (zh) 半导体封装用框架及其制作方法、以及封装方法
JPH11186449A (ja) 半導体装置およびその製造方法
JPS62261161A (ja) 樹脂封止形半導体装置
JPH07273246A (ja) 半導体装置及びその製造方法
JP3823651B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03265161A (ja) 樹脂封止型半導体装置
JPS62124143A (ja) 半導体封止樹脂
JPH08222676A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法
KR100356808B1 (ko) 칩 스케일 반도체 패키지
JPH0693469B2 (ja) 樹脂封止型半導体装置
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
JPH06349870A (ja) 半導体装置及びその製造方法
JP2004047693A (ja) 樹脂封止型半導体装置の製造方法