KR100801725B1 - 반도체소자의 소자분리막 형성방법 - Google Patents

반도체소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100801725B1
KR100801725B1 KR1020010086568A KR20010086568A KR100801725B1 KR 100801725 B1 KR100801725 B1 KR 100801725B1 KR 1020010086568 A KR1020010086568 A KR 1020010086568A KR 20010086568 A KR20010086568 A KR 20010086568A KR 100801725 B1 KR100801725 B1 KR 100801725B1
Authority
KR
South Korea
Prior art keywords
trench
forming
silicon
semiconductor device
film
Prior art date
Application number
KR1020010086568A
Other languages
English (en)
Other versions
KR20030056364A (ko
Inventor
하상운
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010086568A priority Critical patent/KR100801725B1/ko
Publication of KR20030056364A publication Critical patent/KR20030056364A/ko
Application granted granted Critical
Publication of KR100801725B1 publication Critical patent/KR100801725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 패드 질화막이 적층된 실리콘 기판 상에 플라즈마 식각에 의해 트렌치를 식각하고, 그 트렌치 내에 실리콘 에피택셜층을 형성한 후, 갭필 산화막을 증착하여 소자분리막을 형성함으로써, 상기 트렌치 식각 시, 측벽에 발생하는 플라즈마 데미지를 제거하며, 그 결과, 실리콘계면에 스트레스가 유발되어 누설전류가 증가되는 것이 방지되어 반도체 소자의 전기적 특성을 향상시킬 수 있는 이점이 있다.
소자분리막, 트렌치, 플라즈마 데미지

Description

반도체소자의 소자분리막 형성방법{Method for forming the Isolation Layer of Semiconductor Device}
도 1a 내지 도 1c는 종래 반도체소자의 소자분리막 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
200 : 실리콘기판 205 : 패드산화막
210 : 패드질화막 220 : 트렌치
225 : 감광막 패턴 230 : 플라즈마 데미지
240 : 실리콘 에피택셜층 250 : 갭필 산화막
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 패드 질화막이 적층된 실리콘 기판 상에 플라즈마 식각에 의해 트렌치를 식각한 후, 식각 시, 트렌치 측벽에 발생되는 플라즈마 데미지(Plasma Damage)를 트렌치 내에 실리콘 에피택셜층을 형성하여 제거하여 실리콘계면에 스트레스를 방지하도록 하는 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로, 실리콘기판 상에 트렌지스터와 커패시터등을 형성하기 위하여 실리콘기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
이와 같이, 실리콘기판에 일정한 깊이를 갖는 트렌치를 형성하고서 이 트렌치에 산화막을 증착시킨 후 화학기계적연마공정으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체 기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다.
도 1a 내지 도 1c는 종래 반도체소자의 소자분리막 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 실리콘 기판(100) 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막(105)을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 패드질화막(110)을 적층한 후, 플라즈마 식각에 의해 트렌치를 실리콘 기판 내에 트렌치(120)를 형성하였다.
이때, 상기 플라즈마 식각 시, 트렌치(120) 측벽에 플라즈마 데미지(130)가 발생된다.
그래서, 도 1b에 도시된 바와 같이, 상기 트렌치(120) 측벽에 발생된 플라즈마 데미지(130)를 제거하기 위해 상기 결과물을 고온 산화 공정을 진행하여 트렌치(120) 내부에 실리콘 산화막(140)을 형성하였다.
계속하여, 상기 도 1c에 도시된 바와 같이, 상기 실리콘 산화막(미도시함)을 제거한 후, 상기 트렌치를 갭필 산화막(150)을 이용하여 매립함으로써 소자분리막을 형성하였다.
그런데, 상기와 같은 종래 방법을 이용하게 되면, 상기 트렌치 측벽에 발생된 플라즈마 데미지를 제거하기 위해 고온 산화 공정을 진행하여 실리콘산화막을 형성한 후, 실리콘산화막 제거 시, 트렌치 내부의 CD가 넓어지는 동시에 게이트의 크기가 작아지는 문제점이 있었다.
또한, 상기 트렌치 측벽에 발생된 플라즈마 데미지를 제거하기 위해 고온 산화 공정을 여러 번 진행함으로써, 공정 비용이 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 패드 질화막이 적층된 실리콘 기판 상에 플라즈마 식각에 의해 트렌치를 식각하고, 그 트렌치 내에 실리콘 에피택셜층을 형성한 후, 갭필 산화막을 증착하여 소자분리막을 형성함으로써, 상기 트렌치 식각 시, 측벽에 발생하는 플라즈마 데미지를 제거하며, 그 결과, 실리콘계면에 스트레스가 유발되어 누설전류가 증가되는 것이 방지되어 반도체 소자의 전기적 특성을 향상시키는 것이 목적이다.
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판상에 패드산화막과 패드질화막 및 감광막을 순차적으로 적층한 후 트렌치가 형성되게 감광막 패턴을 형성하는 단계와, 상기 감광막을 식각마스크로 플라즈마 식각공정을 진행하여 실리콘기판 내에 트렌치를 형성하는 단계와, 상기 트렌치 내에 실리콘계열의 가스를 사용하여 실리콘 에피택셜층을 형성하는 단계와, 상기 결과물 상에 갭필 산화막을 적층하여 트렌치를 매립하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 형성방법을 제공한다.
바람직하게, 본 발명은 상기 실리콘 에피택셜층은 실리콘계열의 가스 중 Si2H2Cl2 가스 또는 SiH4 가스를 사용하여 1000 ~ 1200℃의 온도에서 10 ~ 30초 동안 빠른 열공정(Rapid Thermal Process)을 진행하여 형성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 실리콘기판(200) 상에 패드산화막(205)과 패드질화막(210)을 순차적으로 적층하고, 그 상부에 감광막(미도시함)을 도포한 후, 트렌치 형성 영역이 형성되도록 노광 및 현상공정을 진행하여 감광막 패턴(225)을 만든 다.
그리고, 상기 감광막 패턴(225)을 식각마스크로 플라즈마 식각공정을 실시하여 실리콘기판(200) 내에 트렌치(220)를 형성한다.
이때, 상기 플라즈마 식각에 의해 트렌치(220) 측벽에 플라즈마 데미지(230)가 발생되며, 이 플라즈마 데미지(230)는 반도체소자가 구동될 때, 누설전류의 원인이 되어 반도체소자 구동에 장애가 된다.
그래서, 도 2b에 도시된 바와 같이, 상기 감광막 패턴과 패드질화막을 제거한 후, 트렌치(220) 측벽의 플라즈마 데미지(230)를 제거하기 위해 트렌치(220) 내부에 실리콘계열의 가스 중 Si2H2Cl2 가스 또는 SiH4 가스를 사용하여 빠른 열공정(Rapid Thermal Process)을 진행함으로써, 트렌치 내부에 실리콘 에피택셜층 (240)을 형성하여 트렌치 측벽의 플라즈마 데미지를 제거한다.
이때, 상기 실리콘 에피택셜층(240)은 1000 ~ 1200℃의 온도에서 10 ~ 30초 동안 빠른 열공정을 실시하여 약 90 ~ 110Å 두께로 형성한다.
또한, 상기 실리콘계열의 가스를 사용하여 빠른 열공정 시, 발생되는 부산물인 H2 가스로 인해 고온에서 실리콘 원자의 이동이 가능하게 되어 트렌치의 양 에지부분을 "A"와 같이 라운딩되게 형성하여 트랩 차지(Trap Charge)가 트렌치 한곳에 집중되는 것을 방지한다.
그리고, 도 2c에 도시된 바와 같이, 상기 결과물 상에 갭필(Gap Fill) 산화막(250)을 적층하여 트렌치(미도시함)를 매립하여 소자분리막을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 소자분리막 형성방법을 이용하게 되면, 패드 질화막이 적층된 실리콘 기판 상에 플라즈마 식각에 의해 트렌치를 식각하고, 그 트렌치 내에 실리콘 에피택셜층을 형성한 후, 갭필 산화막을 증착하여 소자분리막을 형성함으로써, 상기 트렌치 식각 시, 측벽에 발생하는 플라즈마 데미지를 제거하며, 그 결과, 실리콘계면에 스트레스가 유발되어 누설전류가 증가되는 것을 방지하는 효과가 있다.
또한, 상기 실리콘계열의 가스를 사용하여 실리콘 에피택셜층을 형성함으로써, 실리콘기판의 실리콘이 손실되는 것이 방지되어 소자분리막의 크기가 커지는 것을 방지하는 효과가 있다.

Claims (3)

  1. 실리콘 기판상에 패드산화막 및 패드질화막을 형성하는 단계;
    소자분리영역의 상기 실리콘 기판이 노출되도록 상기 패드질화막 및 패드산화막을 패터닝하는 단계;
    상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계;
    상기 패드질화막을 제거하는 단계;
    식각에 의해 발생한 상기 트렌치 내벽의 손상이 제거되도록, 상기 트렌치의 바닥면을 포함하는 내벽에 실리콘 에피택셜층을 형성하는 단계; 및
    상기 트렌치를 산화막으로 매립하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  2. 제 1항에 있어서, 상기 트렌치의 내벽에 실리콘 에피택셜층을 형성하는 단계에서, Si2H2Cl2 가스 또는 SiH4 가스를 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  3. 제 1항에 있어서, 상기 실리콘 에피택셜층은 1000 ~ 1200℃의 온도에서 10 ~ 30초 동안 빠른 열공정을 진행하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
KR1020010086568A 2001-12-28 2001-12-28 반도체소자의 소자분리막 형성방법 KR100801725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086568A KR100801725B1 (ko) 2001-12-28 2001-12-28 반도체소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086568A KR100801725B1 (ko) 2001-12-28 2001-12-28 반도체소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20030056364A KR20030056364A (ko) 2003-07-04
KR100801725B1 true KR100801725B1 (ko) 2008-02-11

Family

ID=32214562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086568A KR100801725B1 (ko) 2001-12-28 2001-12-28 반도체소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100801725B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006510B1 (ko) * 2003-09-03 2011-01-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140655B1 (ko) * 1994-12-30 1998-07-15 김주용 반도체 장치의 소자 분리방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140655B1 (ko) * 1994-12-30 1998-07-15 김주용 반도체 장치의 소자 분리방법

Also Published As

Publication number Publication date
KR20030056364A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US6277709B1 (en) Method of forming shallow trench isolation structure
KR20070069405A (ko) 반도체소자의 제조방법
KR100801725B1 (ko) 반도체소자의 소자분리막 형성방법
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
KR100687854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100559042B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100734254B1 (ko) 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100687855B1 (ko) 소자분리막 형성방법
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100881413B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100881414B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100552847B1 (ko) 반도체 소자의 트랜치 아이솔레이션 형성 방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR20030049604A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060109376A (ko) 트렌치 소자 분리 방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법
KR20040057615A (ko) 반도체 소자의 소자분리막 형성방법
KR20030008053A (ko) 반도체 소자의 소자분리막 형성방법
KR20080114042A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee