KR100800937B1

KR100800937B1 - 반도체 소자의 퓨즈 두께 관리방법

Info

Publication number: KR100800937B1
Application number: KR1020060087232A
Authority: KR
Inventors: 이기민
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2006-09-11
Filing date: 2006-09-11
Publication date: 2008-02-04

Abstract

본 발명은 선택적 식각을 이용한 공정마진을 통해 퓨즈 산화막의 두께 조절을 보다 용이하도록 하는 반도체 소자의 퓨즈 두께 관리방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 퓨즈 형성방법에 있어서, 확산 방지막인 메탈 캡 질화막과 퓨즈 산화막 인 Pre-TV TEOS막간의 식각 선택비를 높임으로써, 메탈 캡 질화막에 대한 충분한 시간동안의 식각이 진행되는 경우에도 퓨즈 산화막인 Pre-TV TEOS막에 대한 오버식각이 최소로 발생하도록 하여, 퓨즈 산화막 두께 조절이 용이하게 한다.

퓨즈, 선택비, TEOS, 질화막

Description

반도체 소자의 퓨즈 두께 관리방법{METHOD FOR CONTROLLING THICKNESS OF FUSE OXIDE LAYER IN A SEMICONDUCTOR DEVICES}

도 1은 본 발명의 실시 예에 따른 반도체 소자의 퓨즈 형성공정 모식도,

도 2는 본 발명의 실시 예에 따른 반도체 소자의 퓨즈 산화막의 두께 조절을 위한 식각공정 예시도,

<도면의 주요 부호에 대한 간략한 설명>

102 : 퓨즈 배선 104 : 메탈 패드

106 : 퓨즈 산화막 108 : 메탈캡 질화막

110 : TV2 TEOS막 112 : TV 질화막

본 발명은 반도체 소자의 퓨즈 형성방법에 관한 것으로, 특히 선택적 식각을 이용한 공정마진을 통해 퓨즈 산화막(fuse oxide)의 두께 조절을 보다 용이하도록 하는 반도체 소자의 퓨즈 두께 관리방법에 관한 것이다.

통상적으로, 메모리 등의 반도체 소자는 수많은 미세 셀(cell)들로 구성되는데 이러한 수많은 미세 셀들 중 단 하나의 셀에만 결함이 발생되더라도 제기능을 수행할 수 없어 불량품으로 처리되고 있으며, 이는 극히 일부의 미세 셀에 발생된 결함을 이유로 반도체 소자 전체를 폐기 처리한다는 점에서 경제적으로 비효율적이라고 할 수 있다.

따라서, 이를 위해 종래에는 디램(DRAM)의 경우 메모리 셀내에 미리 설치해둔 예비 메모리 셀을 이용하여 결함이 발생된 불량 셀을 대체할 수 있도록 하는 결함 구제 회로를 채용함으로써 수율향상을 도모하고 있는데, 불량메모리 셀과 예비 메모리 셀의 주소를 치환할 수 있도록 하기 위해 퓨즈(fuse)의 형성이 필요하게 된다.

즉, 웨이퍼 테스트에 의해 불량으로 판명된 메모리 셀과 연결된 워드라인(word line)상의 퓨즈를 절단함으로써 해당 워드 라인을 드라이버로부터 분리시킨다. 이에 따라 디코더가 해당 워드 라인을 선택하더라도 퓨즈가 절단되어 있음으로 인해 불량 메모리 셀에는 선택 신호가 인가되지 못하게 된다. 대신, 동시에 이와 치환되는 예비 메모리 셀의 라인이 선택될 수 있도록 프로그램 되어진 스페어 디코더(spare decoder)가 동작함으로써 예비 메모리 셀의 라인에 선택 신호가 인가될 수 있게 되는 것이다.

한편, 위와 같은 퓨즈의 형성을 위한 종래 공정에서는 단순히 타임식각(time etch) 또는 확산 방지막으로 사용하는 질화막(SiN) 막질을 식각 저지막으로 사용한 후, 후속 공정에서 질화막을 제거하는 공정으로 퓨즈를 갖는 패드식각(pad etch)을 진행하고 있다.

그러나 위와 같은 종래 퓨즈 형성공정에서는 질화막 식각 과정에서 식각시간을 증가시키는 경우 퓨즈 배선 상부의 절연만인 퓨즈 산화막 막질의 두께 관리가 어려운 문제점이 있으며, 또한 질화막 식각 시간을 감소시키는 경우에는 패드위에 질화막이 잔존하게 되어 반도체 소자의 신뢰성을 향상시킬 수 없는 문제점이 있었다.

따라서, 본 발명의 목적은 선택적 식각을 이용한 공정마진을 통해 퓨즈 산화막의 두께 조절을 보다 용이하도록 하는 반도체 소자의 퓨즈 두께 관리방법을 제공함에 있다.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 퓨즈 산화막 두께 관리 방법으로서, (a)반도체 기판상 퓨즈 배선 위에 형성된 퓨즈 산화막 상부에 층간절연막으로 메탈 갭 집화막, TV2 TEOS막, TV 질화막을 순차적으로 증착시키는 단계와, (b)상기 퓨즈 배선상 증착된 상기 층간절연막중 패시베이션막인 TV 질화막과 TV2 TEOS막을 제거시키는 단계와, (c)상기 메탈 캡 질화막을 상기 메탈 캡 질화막과 하부의 퓨즈 산화막의 식각속도가 각각 1500∼2000Å/min, 200∼500Å/min 범위로 되는 식각 선택비로 제거시키는 단계와, (d)상기 퓨즈 배선상부의 상기 퓨즈 산화막을 레이저빔 난반사가 발생되지 않도록 하는 2500∼4500Å 두께로 식각시키는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 반도체 소자의 퓨즈 형성공정 모식도를 도시한 것으로, 이하 도 1을 참조하여 본 발명의 반도체 소자의 퓨즈 형성공정을 상세히 설명하기로 한다.

위 도 1을 참조하면, 메탈 패드(metal pad)(104)로의 콘택홀 형성을 위해 메탈 패드 상부에 증착된 메탈 캡 질화막(MP-Cap SiN)(108), TV(Terminal Via)2 TEOS 막(110), TV 질화막(112)으로 이루어진 층간 절연막(IMD: Inter Metal Dielectric)을 식각시 퓨즈 배선(102) 상부의 퓨즈 산화막(fuse oxide)(106)에 대한 식각이 동시에 진행되게 된다.

즉, 도 1에서 보여지는 바와 같이, 반도체 기판(100)상 메탈 패드(104)와 퓨즈 배선(102)이 형성된 영역에 증착된 층간 절연막을 식각시키기 위해 포토레지스트막(114)을 패터닝(patterning) 형성시킨다. 이어 패터닝 형성된 포토레지스트막(114)을 마스크(mask)로 하여 메탈 패드(104)와 퓨즈 배선(102) 상부에 증착된 층간 절연막에 대한 식각을 동시에 진행하게 되는 것이다.

이때, 메탈 패드(104) 상부에 증착된 층간절연막인 메탈 캡 질화막(108), TV2 TEOS 막(110), TV 질화막(112)을 순차적으로 식각시 메탈 패드(104) 바로 상부에 증착된 메탈 캡 질화막(108)에 대한 식각은 메탈 패드(104)상 질화막(108)이 잔존하지 않도록 충분한 식각 시간을 주어 식각해내는 것이 필요하다.

그러나, 이와 같이 메탈캡 질화막(108)에 대한 충분한 시간동안의 식각이 진행되는 경우에는 퓨즈 배선(102) 상부에 레이저빔(laser beam)을 통한 퓨즈의 절단 시 레이저빔의 난반사를 방지하도록 존재하는 퓨즈 배선(102) 상단의 퓨즈 산화막인 Pre-TV(Terminal Via) TEOS막(106)의 오버식각(over etch)을 발생시켜 퓨즈 산화막(106)에 대한 두께 조절이 어려운 문제점이 있었음은 전술한 바와 같다.

따라서, 본 발명에서는 확산 방지막인 메탈 캡 질화막(108)과 퓨즈 산화막 인 Pre-TV TEOS막(106)간의 식각 선택비를 높임으로써, 메탈 캡 질화막(108)에 대한 충분한 시간동안의 식각이 진행되는 경우에도 Pre-TV TEOS막(106)에 대한 오버식각이 최소로 발생하도록 하여, 메탈 캡 질화막(108) 식각 공정 후, Pre-TV TEOS막(106)에 대한 두께 조절이 용이하도록 한다.

이를 위해, 본 발명에서는 퓨즈 배선(102) 상부에 증착된 퓨즈 산화막인 Pre-TV TEOS막(106), 메탈 캡 질화막(108), TV2 TEOS 막(110), TV 질화막(112)을 3단계의 공정조건으로 식각하여 퓨즈 배선(102) 상단의 Pre-TV TEOS막(106)의 두께를 퓨즈 절단시 레이저빔 난반사가 발생하지 않도록 하는 적절한 두께인 2500∼4500Å 범위의 두께로 식각하게 된다.

제1단계는 패시베이션막(passivation layer)인 TV(Terminal Via) 질화막(112) 및 TV2 TEOS막(110)을 제거하는 단계로, 30∼50mT, 1500∼2000W_Source, 1000∼2000W_Bias, 30∼80CHF3, 10∼20O2, 500∼1000Ar의 공정조건으로 식각을 진행하여, 도 2에서 보여지는 바와 같이, 각각 6000Å, 3000Å의 두께로 형성된 TV 질화막(112) 및 TV2 TEOS막(110)을 식각시키게된다.

제2단계는, 메탈 캡 질화막(108)을 제거하는 단계로, 40∼70mT, 500∼1000W_Source, 0∼1000W_Bias, 20∼50CH3F, 5∼20CF4, 100∼200O2, 500∼1000Ar의 공정조건으로 식각을 진행하여, 도 2에서 보여지는 바와 같이, 700Å 두께의 메탈 캡 질화막(108)을 반응이온식각(Reactive Ion Ecthing: RIE)을 통해 식각시키게 된다. 이때 본 발명에서는 위와 같은 공정조건을 통해 메탈 캡 질화막(108)의 식각속도는 1500∼2000Å/min 범위가 되도록 하고, 퓨즈 배선(102) 상단의 Pre-TV TEOS막(106)의 식각속도는 200∼500Å/min 범위가 되도록 식각 선택비를 구현함으로써, 메탈 캡 질화막(108)에 대한 충분한 시간동안의 식각 진행 시에도 Pre-TV TEOS막(106)에 대한 오버식각이 최소화될 수 있도록 한다. 위 Pre-TV TEOS막(106)은 메탈 캡 질화막(108)의 식각시 도 2에서 보여지는 바와 같이, 6000Å의 두께에서 4200Å 정도로 오버식각되게 된다.

제3단계는, 위 4200Å두께의 퓨즈 산화막인 Pre-TV TEOS막(106)의 두께 조절을 위한 식각단계로, 위 제1단계에서와 동일한 공정조건을 통해 위 Pre-TV TEOS막(106)의 두께를 퓨즈 절단시 레이저빔 난반사가 발생하지 않도록 하는 적절한 두께인 2500∼4500Å 범위의 두께로 식각하게 된다.

상기한 바와 같이, 본 발명에서는 반도체 소자의 퓨즈 형성방법에 있어서, 확산 방지막인 메탈 캡 질화막과 퓨즈 산화막 인 Pre-TV TEOS막간의 식각 선택비를 높임으로써, 메탈 캡 질화막에 대한 충분한 시간동안의 식각이 진행되는 경우에도 퓨즈 산화막인 Pre-TV TEOS막에 대한 오버식각이 최소로 발생하도록 하여, 퓨즈 산화막 두께 조절이 용이하게 된다.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명 의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자의 퓨즈 형성방법에 있어서, 확산 방지막인 메탈 캡 질화막과 퓨즈 산화막 인 Pre-TV TEOS막간의 식각 선택비를 높임으로써, 메탈 캡 질화막에 대한 충분한 시간동안의 식각이 진행되는 경우에도 퓨즈 산화막인 Pre-TV TEOS막에 대한 오버식각이 최소로 발생하도록 하여, 퓨즈 산화막 두께 조절이 용이하게 되는 이점이 있다.

Claims

반도체 소자의 퓨즈 산화막 두께 관리 방법으로서,

(a)반도체 기판상 퓨즈 배선 위에 형성된 퓨즈 산화막 상부에 층간절연막으로 메탈 갭 집화막, TV2 TEOS막, TV 질화막을 순차적으로 증착시키는 단계와,

(b)상기 퓨즈 배선상 증착된 상기 층간절연막중 패시베이션막인 TV 질화막과 TV2 TEOS막을 제거시키는 단계와,

(c)상기 메탈 캡 질화막을 상기 메탈 캡 질화막과 하부의 퓨즈 산화막의 식각속도가 각각 1500∼2000Å/min, 200∼500Å/min 범위로 되는 식각 선택비로 제거시키는 단계와,

(d)상기 퓨즈 배선상부의 상기 퓨즈 산화막을 레이저빔 난반사가 발생되지 않도록 하는 2500∼4500Å 두께로 식각시키는 단계

를 포함하는 반도체 소자의 퓨즈 산화막 두께 관리방법.
제1항에 있어서,

상기 (b)단계에서, 상기 TV 질화막과 TV2 TEOS막은, 30∼50mT, 1500∼2000W_Source, 1000∼2000W_Bias, 30∼80CHF3, 10∼20O2, 500∼1000Ar의 공정조건으로 제거시키는 것을 특징으로 하는 반도체 소자의 퓨즈 산화막 두께 관리방법.
제2항에 있어서,

상기 TV 질화막과 TV2 TEOS막의 두께는, 각각 6000Å, 3000Å인 것을 특징으 로 하는 반도체 소자의 퓨즈 산화막 두께 관리방법.
삭제
제1항에 있어서,

상기 (c) 단계에서, 상기 메탈 캡 질화막은, 40∼70mT, 500∼1000W_Source, 0∼1000W_Bias, 20∼50CH3F, 5∼20CF4, 100∼200O2, 500∼1000Ar의 공정조건에서 반응이온식각을통해 제거시키는 것을 특징으로 하는 반도체 소자의 퓨즈 산화막 두께 관리방법.
제5항에 있어서,

상기 메탈 캡 질화막의 두께는, 700Å인 것을 특징으로 하는 반도체 소자의 퓨즈 산화막 두께 관리방법.
제1항에 있어서,

상기 (d)단계에서, 상기 퓨즈 산화막은, 30∼50mT, 1500∼2000W_Source, 1000∼2000W_Bias, 30∼80CHF3, 10∼20O2, 500∼1000Ar의 공정조건으로 식각되는 것을 특징으로 하는 반도체 소자의 퓨즈 산화막 두께 관리방법.