KR100798987B1 - 소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치 - Google Patents

소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치 Download PDF

Info

Publication number
KR100798987B1
KR100798987B1 KR1020010050897A KR20010050897A KR100798987B1 KR 100798987 B1 KR100798987 B1 KR 100798987B1 KR 1020010050897 A KR1020010050897 A KR 1020010050897A KR 20010050897 A KR20010050897 A KR 20010050897A KR 100798987 B1 KR100798987 B1 KR 100798987B1
Authority
KR
South Korea
Prior art keywords
display
subfield
signal
input
gradation
Prior art date
Application number
KR1020010050897A
Other languages
English (en)
Other versions
KR20020015968A (ko
Inventor
가와하라이사오
세키모토구니오
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020015968A publication Critical patent/KR20020015968A/ko
Application granted granted Critical
Publication of KR100798987B1 publication Critical patent/KR100798987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

패널의 영상 디스플레이 영역에 디스플레이 정보를 기입함으로써 계조 영상을 디스플레이하는 영상 디스플레이 장치를 개시한다. 디스플레이 정보는 1 필드를 이루는 다수의 서브 필드의 값을 담고 있다. 그러한 영상 디스플레이 장치는 인접된 높은 계조 레벨의 서로 대응하는 서브 필드의 차이가 적어지도록 입력 영상 신호를 1개의 디스플레이 정보로 변환한다. 그러한 영상 디스플레이 장치는 그 1개의 디스플레이 정보에 따라 계조 영상을 디스플레이한다.
영상 디스플레이 장치, 계조 영상, 계조 레벨, 필드, 서브 필드, 입력 영상 신호, 디스플레이 정보

Description

소비 전력을 절감시킨 디스플레이 정보 기입용 영상 디스플레이 장치{IMAGE DISPLAY APPARATUS FOR WRITING DISPLAY INFORMATION WITH REDUCED ELECTRIC CONSUMPTION}
도 1은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 1의 플라즈마 디스플레이(PD1)의 구성을 나타낸 블록 선도
도 2는 입력 계조 레벨과 디스플레이 계조 레벨간의 관계를 나타낸 도표
도 3은 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프
도 4는 본 발명의 실시예 2의 플라즈마 디스플레이(PD2)에서의 입력 계조 레벨과 디스플레이 계조 레벨간의 관계를 나타낸 도표
도 5는 도 4에 나타낸 데이터를 기초로 한 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프
도 6은 본 발명의 실시예 3의 플라즈마 디스플레이(PD3)에서의 입력 계조 레벨과 디스플레이 계조 레벨간의 관계를 나타낸 도표
도 7은 도 6에 나타낸 데이터를 기초로 한 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프
도 8은 본 발명의 실시예 4의 플라즈마 디스플레이(PD4)의 구성을 나타낸 블 록 선도
도 9는 도 8에 도시된 논리 변환 유닛(10)에 의해 실행된 연산 예로부터 나온 진리 값을 나타낸 도표
도 10은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 5의 플라즈마 디스플레이(PD5)의 구성을 나타낸 블록 선도
도 11은 선택 유닛(34)이 선택을 하는 방식을 나타낸 도표
도 12는 선택 유닛(34)이 선택을 하는 방식을 나타낸 표
도 13은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 6의 플라즈마 디스플레이(PD6)의 구성을 나타낸 블록 선도
도 14는 선택 유닛(41)이 선택을 하는 방식을 나타낸 도표
도 15는 선택 유닛(41)이 선택을 하는 방식을 나타낸 표
도 16은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 7의 플라즈마 디스플레이(PD7)의 구성을 나타낸 블록 선도
도 17은 레벨 변환 유닛(48)의 동작 방식을 나타낸 도표
도 18은 룩업 테이블(look-up table; 순람표)로서의 레벨 변환 유닛(48)의 기능을 나타낸 도면
도 19는 도 18에 나타낸 룩업 테이블의 내용을 결정하기 위한 구성을 나타낸 기능 블록 선도
도 20은 실시예 7의 레벨 변환 유닛의 상세한 동작을 나타낸 도표
도 21은 실시예 7의 레벨 변환 유닛의 상세한 동작을 나타낸 도표
도 22는 실시예 7의 레벨 변환 유닛의 상세한 동작을 나타낸 도표
도 23은 실시예 7의 레벨 변환 유닛의 상세한 동작을 나타낸 도표
도 24는 종래 예의 플라즈마 디스플레이(PD2)에서의 입력 계조 레벨과 디스플레이 계조 레벨간의 관계를 나타낸 도표
도 25는 도 24에 나타낸 데이터를 기초로 한 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프
도 26은 어드레스 구동 장치에서의 소비 전력량을 절감시키는 효과를 얻기 위한 종래 구성을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
PD1 내지 PD7 : 플라즈마 디스플레이
1 : 입력 영상 신호
2 : 입력 영상 신호 변환 유닛
3 : 서브 필드 정보 발생 유닛
4 : 플라즈마 디스플레이 패널 장치
5 : 랜덤 패턴 발생 유닛
6, 14 : 가산 유닛
7, 21 : 비트 폭 세팅 유닛
8, 9, 11, 12, 22 : AND 게이트
10 : 논리 변환 유닛
13 : 에러 확산 처리 유닛
15 : 제한기
30 : 라인 메모리
31 : 차이 절대 값 계산 유닛
32 : 비교 유닛
33 : 논리 연산 유닛
34 : 선택 유닛
본 발명은 플라즈마 디스플레이와 같은 디스플레이 장치에 관한 것으로, 더욱 상세하게는 소비 전력을 절감시킨 디스플레이 정보 기입용 영상 디스플레이 장치에 관한 것이다.
전형적으로, 2치 디스플레이 방법(two-value display method)에 의거하여 영상을 디스플레이하는 플라즈마 디스플레이와 같은 디스플레이 장치를 영상 디스플레이에 사용할 경우, 그 디스플레이 장치는 시간 영역의 1 필드를 휘도 가중치(luminance weight)가 할당되는 다수의 서브 필드로 분할하여 그 각각의 서브 필드에 대해 발광의 온/오프(ON/OFF)를 제어함으로써 계조(gray-scale) 영상을 디스플레이한다. 예컨대, 256 계조 레벨로 영상을 디스플레이하려면, 1 필드를 8 서브 필드로 분할하여 그 8 서브 필드에 시간 순으로 "1", "2", "4", "8", "16", "32", "64", 및 "128"의 휘도 가중치를 할당하게 된다. 그러한 디스플레이 장치는 전술된 시퀀스의 서브 필드에 대응하는 8 비트 세트를 비트 시퀀스의 역순으로 담고 있는 입력 디지털 신호를 수신한다(즉, 가장 낮은 비트는 가장 낮은 휘도 가중치에 대응함).
도 24는 입력 영상 신호 중에 담긴 입력 계조 레벨과 디스플레이 계조 레벨간의 관계 및 서브 필드에 할당되는 휘도 가중치를 나타낸 것이다. 도 25는 도 24에 나타낸 데이터를 기초로 한 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프이다. 그러한 도면에 나타낸 서브 필드 정보는 전압을 어드레스 전극을 경유하여 디스플레이 셀에 인가함으로써 디스플레이 정보로서 디스플레이 셀에 기입된다.
어드레스 전극은 다른 구동 전극용의 커패시턴스를 지닌다. 또한, 커패시턴스는 인접 어드레스 전극 사이에 배치된다. 어드레스 전극에 인가되는 전압의 전압 파형이 크게 변할 경우, 커패시턴스를 충전시키거나 방전시키는데 다량의 전력이 소비된다. 또한, 어드레스 구동 장치에서 소비되는 전력량은 디스플레이 장치 상에 디스플레이하려는 화소의 수가 증가될수록 또는 어드레싱(addressing)에 필요한 구동 전압이 증가될수록 커지게 된다.
전술된 문제점에 대한 해결책으로서, 일본 특허 출원 공개 평성 10년 제187093호는 도 26에 도시된 것과 동등한 기술을 개시하고 있다. 그러한 기술은 구동 파형의 타이밍을 시프팅함으로써, 데이터 구동 장치에서 소비되는 전력량의 예상 값에 따라 입력 신호의 공간 주파수 성분으로부터 고주파 성분을 제거함으로써, 또는 소비 전력량의 예상 값에 따라 낮은 비트의 디스플레이 신호의 디스플레 이를 생략함으로써 어드레스 구동 장치에서 소비되는 전력량을 절감시키고자 의도된 것이다.
일본 특허 출원 공개 2000년 제66638호(P2000-66638A)는 휘도 가중치가 작은 서브 필드에 대한 데이터의 기입 또는 변경을 방지하는 방법을 사용하여 디스플레이 데이터 변경 패턴으로부터 얻어지는 구동 장치에서의 소실량의 예상 값에 따라 디스플레이 영상의 계조 레벨을 감소시키고자 의도된 기술을 개시하고 있다.
그러나, 어드레스 구동 파형의 타이밍을 시프팅하는 종래의 방법은 어드레스 구동 파형을 시프팅하기 위한 시간을 확보할 필요가 있고, 그 결과 어드레스 구동 파형의 기간을 길게 할 필요가 있다는 단점을 수반한다. 즉, 1 필드의 전 기간에 걸친 어드레스 구동의 소요 시간이 디스플레이 장치 상의 주사선의 수에 비례한다. 어드레스 구동의 소요 시간은 상대적으로 필드 주기의 상당 부분을 차지하게 된다. 그 결과, 어드레스 구동의 소요 시간이 약간 증가되면, 발광에 사용될 수 있는 시간이 크게 감소된다. 그로 인해, 휘도를 유지시키는 것이 어렵게 된다.
또한, 소비 전력량의 예상 값에 따라 디스플레이 비트의 수 또는 디스플레이 계조 레벨의 수를 제한하는 다른 방법은 구동 장치에서 발생되는 열량을 정확히 예상하기 위해 시간 영역 및 공간 영역에서 다량의 영상 정보를 합산하는 것을 필요로 한다는 단점을 수반한다. 그로 인해, 메모리 디바이스와 같은 회로의 규모가 커지게 된다.
전술된 종래의 기술에서 그런 바와 같이 디스플레이 영상에 대한 비트의 수를 단지 소비 전력량의 예상 값에 따라 변경할 경우, 디스플레이 영상에 따라서는 비트의 수 또는 계조 레벨의 수를 감소시키는 것이 영상 품질의 열화로서 인지될 수도 있다. 또한, 그러한 방법은 전체의 영상 중의 일정 패턴이 그 전체 영상 중에서의 패턴의 위치에 따라 또는 다른 패턴과 조합됨에 따라 상이한 영상으로서 디스플레이될 수 있거나, 제때에 평활하게 이동되어야 하는 영상이 불연속적으로 이동될 수 있다는 문제점을 수반한다. 그러한 현상은 관람자로 하여금 부자연스러움을 느끼게끔 한다.
따라서, 본 발명의 목적은 실용적이고, 영상 디스플레이 정보가 기입될 때에 소비 전력을 절감시키는데 효과적인 영상 디스플레이 장치를 제공하는 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
전술된 목적은, 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로, 정수 N비트의 디지털 신호로 표시된 영상신호를 변환하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 상기 입력 영상 변환부는, 입력 영상신호의 계조 레벨에 대응하여, 0
Figure 112007076854461-pat00044
M
Figure 112007076854461-pat00045
N이 되는 정수 M을 화소별로 설정하고, 상기 입력 영상신호에서 정수 N비트 중의 상위 (N-M) 비트로 이루어지는 제 1 신호와, 하위 M 비트로 이루어지는 제 2 신호를 추출하며, 상기 제 2 신호를, 복수의 딜레이(delay)를 포함하는 연산을 실행하여, 하위 M 비트가 모두 "0"이 되는 제 3 신호로 변환하고, 상기 제 1 신호와 상기 제 3 신호를 가산하여 출력하는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
또한, 전술한 목적은, 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 장치로, 정수 N비트의 디지털 신호로 표시된 영상신호를 변환하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 상기 입력 영상 변환부는, 입력 영상신호의 계조 레벨에 대응하여, 0
Figure 112007076854461-pat00046
M
Figure 112007076854461-pat00047
N이 되는 정수 M을 화소별로 설정하고, 상기 입력 영상신호를, 정수 N비트의 디지털 신호 중 상위 (N-M) 비트를 이용한 계조의 영상신호로 변환하는 동시에, 상기 계조 변환한 계조 레벨과 원래의 영상신호의 계조 레벨과의 화소별 오차를, 적어도 M비트의 라인 메모리에 의한 원형 루프를 형성하는 에러 확산방법을 사용하여 보정하는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
또한, 전술한 목적은, 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 장치로, 정수 N비트의 디지털 신호로 표시된 입력 영상신호에 대해서, 표시 비트 수를 감소시키는 동시에 에러 확산처리를 시행하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 상기 입력 영상 변환부가 감소시키는 표시 비트 수는, 표시 화소 단위로, 상기 영상신호의 화소별 계조 레벨이 커짐에 따라서 커지도록 설정되어 있는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
전술된 구성에서는 입력 영상 신호 중의 화소의 각각의 계조 레벨에 고속으로 응답하여 유효 디스플레이 비트의 수를 계산하고 저 휘도부 및 고 휘도부에 상이한 수의 유효 디스플레이 비트를 할당하는 것이 가능하다. 그 결과, 어드레스 전극에 공급되는 구동 파형의 변경이 제한되어 어드레스 구동 장치에서의 소비 전력이 절감되면서도 고 휘도부가 디스플레이되고, 어드레스 구동 장치로 하여금 소량의 전력을 소비하게끔 하는 저 휘도부가 최초의 휘도로 디스플레이되게 된다. 여기에서, "낮은 비트"는 서브 필드 세트의 일부에 대응하고 그 낮은 비트에는 작 은 휘도 가중치가 할당됨을 유의해야 할 것이다.
또한, 전술된 구성에서는 유효 비트의 수가 감소된 고 휘도부에서조차 입력 영상 신호의 계조 레벨과 실제로 디스플레이되는 계조 레벨간의 에러가 주변으로 확산된다. 그에 의해, 시각적으로 충분한 디스플레이 계조 레벨이 제공되게 된다. 유효 디스플레이 비트의 수가 고정되어 있는 종래의 에러 확산 방법과는 상이하게, 본 발명의 영상 디스플레이 장치는 주변 화소로부터 집속 화소로 누적되는 디스플레이 에러를 집속 화소의 계조 레벨로부터 결정된 비트의 수만큼 디스플레이 데이터에 가산하는 동시에, 새로이 발생되는 디스플레이 에러를 집속 화소의 디스플레이 비트에 따라 집속 화소로부터 주변 화소로 확산시킨다. 그에 의해, 유효 비트의 수/유효 비트의 폭이 각각의 화소에 대해 변경되어 낮은 휘도 레벨로부터 높은 휘도 레벨에 이르는 시각적으로 충분한 계조 레벨이 얻어지게 된다.
전술된 영상 디스플레이 장치에서는 진폭이 계조 레벨에 대응하는 신호를 규칙적인 주기 또는 불규칙적인 주기로 입력 영상 신호에 가산함으로써 계조 레벨이 얻어질 수 있다.
전술된 영상 디스플레이 장치에서는 규칙적인 주기로 가산되는 신호가 화소, 주사선, 또는 필드의 단위로 역전된 신호일 수 있다.
전술된 영상 디스플레이 장치에서는 불규칙적인 주기로 가산되는 신호가 화소, 주사선, 또는 필드의 단위로 랜덤하게 역전된 신호일 수 있다.
전술된 구성에서는 영상을 디스플레이할 때에 실제로 사용되는 계조 레벨의 수를 제한하는 것이 가능하고, 에러 확산 방법을 사용하여 시각적으로 서로 동일한 계조 레벨의 수를 증가시킴으로써 관람자로 하여금 특정 영상 패턴을 인지하게끔 하는 것을 방지하면서 영상을 디스플레이하는 것이 가능하다.
전술된 영상 디스플레이 장치에서는 에러 확산 방법 또는 혼합(dithering) 방법을 사용하여 디스플레이 에러를 집속 화소의 주변으로 확산시킬 수 있다.
전술된 구성에서는 영상 품질을 개선시키는 공지의 방법을 사용하여 영상 품질을 개선시키는 것이 가능하다.
또한, 전술한 목적은, 1 필드를 구성하는 복수의 서브필드의 값으로 이루어지는 디스플레이 정보의 기입을 패널의 영상 표시영역에 행하여 계조 표시를 하는 영상 디스플레이장치로, 입력 영상신호를 변환하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 상기 입력 영상 변환부에서는, 각 화소에 대응하는 서브필드별 디스플레이 정보가 인접한 복수 화소로 이루어지는 영역 내에서 공통이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
전술된 구성에서는 입력 영상 신호의 일정 범위의 계조 레벨에 대한 규칙 집합에 따라 디스플레이 정보를 발생시키고, 인접 화소가 공통의 서브 필드 값을 지니도록 함으로써 데이터 기입 시의 소비 전력량을 제한하는 것이 가능하다. 특히, 기입 정보를 전체의 스크린에 대한 규칙에 따르지 않고 입력 영상 신호의 일정 범위의 계조 레벨에 대한 규칙 집합에 따라 발생시키는 것이 중요하다. 그에 의해, 영상 품질의 열화를 제한하면서 어드레스 구동 장치에서의 소비 전력을 감소시키는 효과를 증대시키도록 디스플레이 정보가 발생되게 된다.
전술된 디스플레이 장치에서는 영역 중의 평균 계조 레벨의 최소의 변경에 대응하는 1개의 디스플레이 정보가 선택적으로 사용될 수 있다.
전술된 구성에서는 인접 화소가 공통의 서브 필드 값을 지니도록 함으로써 데이터 기입 시의 소비 전력량을 제한하는 효과 이외에, 기입 정보의 치환에 기인한 평균 휘도 값의 변경을 제한하고 휘도 및 색조(color tone)의 변경을 제한함으로써 영상 품질의 변경이 인지되는 것을 방지할 수 있게 된다.
전술된 영상 디스플레이 장치에서는 영역 중에 표준 화소를 세팅할 수 있고, 적어도 표준 화소를 제외한 화소의 계조 레벨을 여러 개의 디스플레이 정보가 인접 화소간에 패턴이 동일한 서브 필드를 공통으로 지니도록 변경한다.
전술된 구성에서는 표준 화소와 기타의 화소간의 신호 변경을 제한하여 표준 화소의 최초의 값을 유지시키면서 어드레스 구동 장치에서의 소비 전력을 절감시키는 것이 가능하다. 그에 의해, 영상 정보가 눈에 뜨일 정도로 변경되는 것이 방지되어 영상 품질의 열화를 제한하게 된다.
전술된 영상 디스플레이 장치에서는 영역 중에 표준 화소를 세팅할 수 있고, 영역 중의 화소의 계조 레벨과 표준 화소의 계조 레벨간의 차이가 입력 영상 신호에 나타난 표준 화소의 계조 레벨에 따라 결정되는 값보다 더 작을 경우에 영역 중의 화소의 계조 레벨과 표준 화소의 계조 레벨을 서로 동일하게 조정한다.
전술된 구성에서는 휘도 레벨이 표준 화소의 휘도와 거의 다르지 않는 화소를 각각 표준 화소의 신호와 동일한 신호로 치환한다. 그러한 치환은 관람자로 하여금 영상 품질의 열화를 인지하게끔 하지는 않는다. 표준 화소의 신호가 각각의 주변 화소의 신호와 완전히 부합되기 때문에, 표준 화소의 신호와 주변 화소의 신호간의 변경이 배제된다. 그에 의해, 어드레스 구동 장치에서의 기입 소비 전력량이 절감되게 된다.
전술된 영상 디스플레이 장치에서는 여러 개의 디스플레이 정보에 공통으로 담긴 서브 필드가 모든 서브 필드 중의 낮은 서브 필드일 수 있다.
전술된 구성에서는 인접 화소가 낮은 휘도를 지닌 공통의 낮은 서브 필드 값을 지닌다. 그에 의해, 데이터 기입 시의 어드레스 구동 장치에서의 소비 전력량이 제한되고, 아울러 영상 품질이 크게 열화되는 것이 방지되게 된다.
전술된 영상 디스플레이 장치에서는 영역이 2개의 인접 주사선으로 이루어질 수 있다.
전술된 구성에서는 영역 중의 신호가 공통의 값을 지닌다. 그러나, 그와 같이 신호를 조치하는 것은 쌍을 이루는 2개의 주사선이 본질적으로 서로 큰 상관 관계를 보이기 때문에 영상 품질이 크게 열화되게끔 하지는 않는다. 따라서, 그에 의해 데이터 기입 시의 어드레스 구동 장치에서의 소비 전력이 제한되게 된다.
전술된 영상 디스플레이 장치에서는 영역이 화소의 단위로 규칙적으로 또는 불규칙적으로 변경된다.
전술된 구성에서는 화소의 단위로 규칙적으로 변경되는 영역(예컨대, 격자 패턴과 같은 타일 패턴을 나타내는 영역)의 경우에 패턴을 이루는 각각의 화소의 계조 레벨보다는 오히려 전체의 패턴 영역의 평균 휘도 또는 색조에 중점을 두면서 인접 화소간의 신호 변경의 빈도 수를 제한하는 것이 가능하다. 화소의 단위로 불 규칙적으로 변경되어 "헤어(hair)" 또는 "텍스쳐(texture)"와 같은 복잡한 영상을 나타내고 공간 주파수 성분으로부터 고주파 성분을 제거할 때에 관람자로 하여금 영상 품질의 저하를 인지하게끔 하는 경향이 있는 영역의 경우에는 최초의 영상의 각각의 화소의 콘트라스트를 유지시키면서 다수의 서브 필드가 공통의 값을 지니게끔 하는 것이 가능하다. 그에 의해, 데이터 기입 시의 어드레스 구동 장치에서의 소비 전력량이 제한되고, 아울러 영상 품질이 크게 열화되는 것이 방지되게 된다.
또한, 전술한 목적은, 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로, 입력 영상신호를 변환하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 입력 영상 변환부에서는, 인접한 복수의 화소로 이루어지는 영역을 설정하고, 당해 영역 내에서의 입력 영상신호의 계조 레벨 간의 휘도 차이가 제 1의 소정 값 이상인 경우에는 당해 영역 내의 영상신호의 계조 레벨 간의 휘도 차이가 제 2 소정 값 이상이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
전술된 구성에서는 화소간의 신호 변경을 제한하여 영상의 콘트라스트를 유지시키면서 데이터 기입 시의 어드레스 구동 장치에서의 소비 전력량을 제한하는 것이 가능하다.
전술된 영상 디스플레이 장치에서는 영역의 주 계조 레벨이 화소의 단위로 규칙적인 패턴(예컨대, 격자 패턴)을 형성할 수 있다.
전술된 영상 디스플레이 장치에서는 영역의 주 계조 레벨이 각각의 디스플레이 색에 대한 2 이하의 계조 레벨로 되어 각각의 디스플레이 색에 대해 화소의 단 위로 규칙적인 패턴을 형성할 수 있다. 더욱 구체적으로, 그러한 패턴은 예컨대 격자 패턴 또는 타일 패턴일 수 있다.
또한, 전술한 목적은, 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로, 입력 영상신호를 변환하는 입력 영상 변환부와, 상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와, 상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며, 입력 영상 변환부에서는, 인접한 복수의 화소로 이루어지는 영역을 설정하는 동시에, 당해 영역 내에 표준 화소를 설정하며, 적어도 상기 표준 화소를 제외한 화소의 계조를 증감하여, 상기 표준 화소와 상기 표준 화소에 인접하는 화소간에서의 각 서브필드별 디스플레이 정보가 서로 다른 서브필드의 수가 억제되고, 또한, 상기 영역 내에서의 입력 영상신호의 계조 레벨 간의 휘도 차이가 제 1의 소정 값 이상인 경우에는 당해 영역 내의 영상신호의 계조 레벨 간의 휘도 차이가 제 2 소정 값 이상이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치에 의해 달성된다.
전술된 구성에서는 화소간의 신호 변경을 제한하여 영상의 콘트라스트를 유지시키면서 데이터 기입 시의 어드레스 구동 장치에서의 소비 전력량을 제한하는 것이 가능하다.
본 발명의 그러한, 그리고 기타의 목적, 장점, 및 특징은 본 발명의 특정의 실시예를 예시하고 있는 첨부 도면을 참조로 하여 이루어질 이후의 상세한 설명으로부터 명확히 파악될 것이다.
이하, 본 발명의 실시예를 첨부 도면을 참조로 하여 설명하기로 한다.
( 실시예 1 )
도 1은 서브 필드를 사용하여 계조 영상을 디스플레이하는 플라즈마 디스플레이(PD1)의 구성을 나타낸 블록 선도이다.
도 1에 도시된 바와 같이, 그러한 플라즈마 디스플레이(PD1)는 입력 영상 신호 변환 유닛(2), 서브 필드 정보 발생 유닛(3), 및 플라즈마 디스플레이 패널 장치(4)를 포함한다.
입력 영상 신호 변환 유닛(2)은 비트 폭 세팅 유닛(21) 및 AND 게이트(22)를 포함한다.
서브 필드 정보 발생 유닛(3)은 입력 영상 신호 변환 유닛(2)으로부터 공급된 영상 신호를 여러 개의 온/오프 정보(즉, 서브 필드 정보)로 변환한다. 여기에서, 입력 영상 신호는 스크린 상에 디스플레이하려는 영상을 이루는 화소에 대한 각종의 계조 레벨을 담고 있다. 각개의 온/오프 정보 또는 서브 필드 정보는 계조 레벨 중의 하나와 대응하는 서브 필드 세트의 온/오프 조합을 나타낸다. 각각의 서브 필드에는 전술된 휘도 가중치가 할당된다. 서브 필드 세트에 의한 발광량의 합계가 대응 계조 레벨을 나타내도록 발광이 휘도 가중치에 대응하는 휘도로 유지된다.
서브 필드 정보 발생 유닛(3)에 의해 발생된 서브 필드 정보가 어드레스 구동 장치(4)를 경유하여 플라즈마 디스플레이 패널 장치(4)의 패널 유닛에 기입되고 나서, 각각의 화소에 대한 발광이 유지된다. 그것은 소위 서브 필드 시분할 계조 디스플레이 방법이라는 것이다. 플라즈마 디스플레이(PD1)는 그러한 방법을 사용하여 계조 영상을 디스플레이한다.
이후로 플라즈마 디스플레이(PD1)의 동작에 관해 각각의 소자의 기능에 관한 설명과 더불어 상세히 설명하기로 한다.
본 실시예에서는 각각의 계조 레벨이 6 비트로 이루어진 1개의 서브 필드 정보로 표현된다. 6개의 비트는 좌로부터 우로 가장 높은 비트로부터 가장 낮은 비트까지 순서대로 정렬되는데, 그 경우에 가장 높은 비트에 최대의 가중치가 할당되고 가장 낮은 비트에 최소의 가중치가 할당되게 된다. 비트 폭 세팅 유닛(21) 및 AND 게이트(22)는 서로 협력하여 입력 영상 신호(1)에 담긴 각각의 계조 레벨에 대한 유효 비트 폭을 계산한다. 그를 위해, 비트 폭 세팅 유닛(21)은 먼저 각각의 계조 레벨에 대한 수정 비트 폭을 세팅하는데, 그 경우에 수정 비트 폭이란 계조 레벨을 표현하는 각각의 비트 세트 중에서 본 실시예에서 수정하려는 일련의 비트를 지칭하는 것이다. 여기에서, "유효 비트 폭"이란 수신된 입력 영상 신호 중에서 디스플레이 정보로서 그대로 사용될 수 있는 일련의 비트를 지칭함을 유의해야 할 것이다. 또한, 입력 영상 신호는 디스플레이 영상을 이루는 화소의 계조 레벨을 각각 표현하는 일정 수의 비트 세트(예컨대, 6 비트)를 다수 담고 있는 디지털 신호이다.
유효 비트 폭을 결정하는 기본 방법은 다음과 같다. 각각의 낮은 계조 레벨에 대해서는 전체의 비트(예컨대, 6 비트)에 걸친 수신된 그대로의 비트 폭이 유효 비트 폭으로서 결정된다. 나머지 높은 계조 레벨에 대해서는 계조 레벨이 높아질수록 전체의 비트 폭에 대한 유효 비트 폭의 비가 감소된다. 환언하면, 계조 레벨이 높아질수록 비트 폭 세팅 유닛(21)에 의해 세팅되는 수정 비트 폭이 길어지게 된다.
AND 게이트(22)는 수정 비트 폭에 대응하는 낮은 비트가 "0"으로 고정되도록 일정 계산을 실행하는데, 본 실시예에서는 그것이 의도적으로 이루어진다. 여기에서, 디스플레이 영상의 암부(darker part)는 낮은 계조 레벨에 의해 표현된다. 그 결과, 입력 영상 신호(1)에 담겨 영상의 암부를 표현하는 비트 값이 그대로 사용되게 된다. 이후로 각각의 화소의 동작에 관해 설명하기로 한다.
예컨대, "50" 계조 레벨로 입력 영상 신호가 수신된다고 가정하기로 한다. 그에 대응하여, 서브 필드 정보 발생 유닛(3)은 6 서브 필드의 온/오프 조합을 나타내는 "110010"의 서브 필드 정보를 발생시키는데, 그 경우에 본 실시예의 본 예에서는 "1", "2", "4", "8", "16", 및 "32"의 휘도 가중치가 비트 시퀀스의 역순으로 6개의 비트에 할당되게 된다. 즉, 전술된 바와 같이, 6개의 비트는 좌로부터 우로 가장 높은 비트로부터 가장 낮은 비트까지 순서대로 정렬되는데, 그 경우에 가장 높은 비트에 최대의 가중치가 할당되고 가장 낮은 비트에 최소의 가중치가 할당되게 된다. 여기에서, 비트 폭 세팅 유닛(21)이 "10"의 낮은 2 비트로서 수정 비트 폭을 세팅한다고 가정하면, AND 게이트(22)는 "11"의 높은 2 비트를 유효 비트 폭으로 하면서 "110000"을 디스플레이 정보로서 출력한다. 그 결과, 낮은 2 비트는 "0"으로 고정되게 된다.
AND 게이트(22)는 각각의 비트에 대한 논리 연산을 실행하여 그 결과를 일정 수의 비트(예컨대, 6 비트)로 이루어진 일련의 신호로서 출력한다. 그것은 본 명세서에 기재된 모든 실시예에 적용되는 것이다. 여기에서, AND 게이트(22)의 앞에 서브 필드 정보 발생 유닛(3)에 간직된 영상 신호와 서브 필드의 온/오프 조합간의 관계를 기억하는 소자(도시를 생략)가 배치됨을 유의해야 할 것이다. 그것은 실시 예 2 내지 실시예 4에도 적용되는 것이다.
도 2는 입력 영상 신호에 담긴 계조 레벨과 디스플레이 영상에 사용되는 계조 레벨간의 관계를 나타낸 것이다. 환언하면, 도 2는 도 1에 도시된 입력 영상 신호 변환 회로(2)의 입력과 출력간의 관계를 나타내고 있다. 도 3은 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프이다.
예컨대, 도 2는 계조 레벨이 "10"(그러한 입력 값에 대한 서브 필드 정보는 "001010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨도 역시 "10"(그러한 출력 값에 대한 서브 필드 정보는 "001010"임)이 됨을 나타내고 있다. 즉, "10"의 입력 계조 레벨은 그 휘도가 낮기 때문에, 비트 폭 세팅 유닛(21)은 AND 게이트(22)로 하여금 입력 영상 신호에 대한 것과 동일한 서브 필드 정보 값을 출력하게끔 하는 그러한 수정 비트 폭을 세팅한다. 다시 말하면, 수신된 그대로의 전체의 비트 폭이 유효 비트 폭으로서 결정되게 된다.
그 반면에, 계조 레벨이 "50"(그러한 입력 값에 대한 서브 필드 정보는 "110010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨이 "48"(그러한 출력 값에 대한 서브 필드 정보는 "110000"임)이 된다. 즉, "50"의 입력 계조 레벨은 그 휘도가 높기 때문에, 비트 폭 세팅 유닛(21)은 AND 게이트(22)로 하여금 입력 영상 신호보다 더 적은 "1"의 유효 비트를 지니면서 그것의 낮은 비트가 "0"으로 고정된 서브 필드 정보 값을 출력하게끔 하는 그러한 수정 비트 폭을 세팅한다.
전술된 도 2 및 도 3에 의거한 예로부터 이해될 수 있는 바와 같이, 비트 폭 세팅 유닛(21)은 영상의 암부에 대해서는 입력 영상 신호(1)의 비트 폭이 그대로 유효 비트 폭으로서 사용되고, 계조 레벨이 높아질수록 낮은 비트를 의도적으로 "0"으로 하면서 수정 비트 폭이 길어지도록 하는 형식으로 수정 비트 폭을 세팅한다. 그러한 동작에서는 입력 계조 레벨이 높아질수록 큰 "스텝"(도 3에 화살표(Y1)로 지시되어 도시된 도약 스텝)이 생기게 되는데, 그 각각의 스텝이란 입력 계조 레벨과 출력 계조 레벨간의 간격에 의해 형성되는 것이다. 점선으로 둘러싸인 높은 계조 레벨에 대응하는 박스에서는 출력 서브 필드 정보의 휘도 가중치가 낮은 서브 필드가 "0"으로 고정됨을 알 수 있다.
전술된 바와 같이, 서브 필드 정보 발생 유닛(3)은 입력 영상 신호 변환 유닛(2)으로부터의 출력 정보를 서브 필드의 온/오프 패턴을 나타내는 서브 필드 정보를 변환한다. 이어서, 서브 필드 정보는 어드레스 구동 장치를 경유하여 플라즈마 디스플레이 패널에 공급된다.
전술된 바와 같이, 계조 레벨이 높아질수록 전체의 비트 폭에 대한 유효 비트 폭의 비가 감소된다. 그러한 조치에서는 어드레스 전극의 구동 파형이 적어도 일련의 인접 입력 화소 값(계조 레벨)에 걸쳐서는 변경되지 않는다. 그 결과, 구동 파형은 전체의 필드에 걸쳐 거의 변경되지 않고, 그에 의해 어드레스 구동 장치에서의 소비 전력이 절감되게 된다.
계조 레벨이 높아질수록 큰 디스플레이 "스텝" 또는 불연속적인 계조 레벨이 발생됨을 알고 있다. 그러나, 디스플레이 계조 레벨에 대한 디스플레이 스텝의 상대 비는 전체적으로 낮아지게 된다. 또한, 에러 확산 방법과 같은 계조 조정 방법이 함께 사용될 수 있다. 그 결과, 고 품질의 영상 디스플레이를 제공하는 것이 가능하게 된다.
여기에서, 본 실시예에서는 입력 영상 신호 및 출력 영상 신호의 계조가 "0" 내지 "63"의 값으로 이루어지고 휘도 가중치가 "1", "2", "4", "8", "16", 및 "32"이지만, 본 발명은 그 이외의 임의의 값 범위로 달성될 수 있는 것임을 유의해야 할 것이다.
( 실시예 2 )
본 발명의 실시예 2의 플라즈마 디스플레이(PD2)에 관해 실시예 1과의 상이점에 초점을 맞추어 설명하기로 한다.
도 4는 플라즈마 디스플레이(PD2)의 경우에서의 입력 영상 신호에 담긴 계조 레벨과 디스플레이 영상에 사용되는 계조 레벨간의 관계를 나타낸 것이다. 환언하면, 도 4는 도 1에 도시된 입력 영상 신호 변환 회로(2)의 입력과 출력간의 관계를 나타내고 있다. 도 5는 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프이다.
본 실시예에서는 계조 레벨이 높아질수록 낮은 비트가 의도적으로 "1"로 고정되게 된다.
예컨대, 계조 레벨이 "10"(그러한 입력 값에 대한 서브 필드 정보는 "001010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨도 역시 "10"(그러한 출력 값에 대한 서브 필드 정보는 "001010"임)이 된다. 즉, "10"의 입력 계조 레벨은 그 휘도가 낮기 때문에, 비트 폭 세팅 유닛(21)은 AND 게이트(22)로 하여금 입력 영상 신호에 대한 것과 동일한 서브 필드 정보 값을 출력하게끔 하는 그러한 수 정 비트 폭을 세팅한다. 다시 말하면, 수신된 그대로의 전체의 비트 폭이 유효 비트 폭으로서 결정되게 된다.
그 반면에, 계조 레벨이 "50"(그러한 입력 값에 대한 서브 필드 정보는 "110010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨이 "55"(그러한 출력 값에 대한 서브 필드 정보는 "110111"임)가 된다. 즉, "50"의 입력 계조 레벨은 그 휘도가 높기 때문에, 비트 폭 세팅 유닛(21)은 AND 게이트(22)로 하여금 그것의 낮은 비트가 "0"으로 고정된 서브 필드 정보 값을 출력하게끔 하는 그러한 수정 비트 폭을 세팅한다.
전술된 경우에 비트 폭 세팅 유닛(21)은 예컨대 "101"의 3 비트를 수정 비트 폭으로서 세팅한다. 이어서, AND 게이트(22)는 "101"의 수정 비트 폭을 수신하고, 그 비트를 사용하여 논리 연산을 실행하며, "55"의 계조 레벨을 표현하는 "110111"을 디스플레이 정보로서 출력한다. 그 결과, 낮은 비트가 "1"로 고정되게 된다.
전술된 바와 같이, 휘도가 큰 높은 입력 계조 레벨에 응하여 낮은 서브 필드가 고정되면서 인접 디스플레이 휘도 레벨(출력 계조 레벨)간의 변경이 덜하게 된다. 그러한 조치에서는 어드레스 구동 전압의 파형이 일련의 인접 화소 값(계조 레벨)에 걸쳐서는 변경되지 않는다. 그에 의해, 어드레스 구동 전압에서의 소비 전력이 절감되게 된다.
최대의 디스플레이 계조 레벨이 최대의 입력 디스플레이 계조 레벨보다 더 낮은 실시예 1에 비해, 본 실시예의 조치는 피크 휘도를 유지시키는 효과를 제공한다.
( 실시예 3 )
본 발명의 실시예 3의 플라즈마 디스플레이(PD3)에 관해 실시예 1 및 실시예 2와의 상이점에 초점을 맞추어 설명하기로 한다.
도 6은 플라즈마 디스플레이(PD3)의 경우에서의 입력 영상 신호에 담긴 계조 레벨과 디스플레이 영상에 사용되는 계조 레벨간의 관계를 나타낸 것이다. 환언하면, 도 6은 도 1에 도시된 입력 영상 신호 변환 회로(2)의 입력과 출력간의 관계를 나타내고 있다. 도 7은 수직 축 상의 디스플레이 계조 레벨 대 수평 축 상의 입력 계조 레벨의 그래프이다.
본 실시예에서는 계조 레벨이 높아질수록 낮은 비트가 의도적으로 "0"으로 고정되지만, 최대의 계조 레벨에 가까운 입력 계조 레벨 세트에 대해서는 입력 계조 레벨이 그대로 디스플레이 계조 레벨로서 출력된다.
예컨대, 계조 레벨이 "10"(그러한 입력 값에 대한 서브 필드 정보는 "001010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨도 역시 "10"(그러한 출력 값에 대한 서브 필드 정보는 "001010"임)이 된다. 그 반면에, 계조 레벨이 "50"(그러한 입력 값에 대한 서브 필드 정보는 "110010"임)인 영상 신호가 입력될 때에는 출력 계조 레벨이 "48"(그러한 출력 값에 대한 서브 필드 정보는 "110000"임)이 된다. 또한, 계조 레벨이 "60"(그러한 입력 값에 대한 서브 필드 정보는 "111100"임)인 영상 신호가 입력될 때에는 출력 계조 레벨도 역시 "60"(그러한 출력 값에 대한 서브 필드 정보는 "111100"임)이 된다. 즉, "60"의 입력 계조 레벨은 최대의 계조 레벨에 가깝기 때문에, 비트 폭 세팅 유닛(21)은 AND 게이트(22)로 하여금 입력 영상 신호에 대한 것과 동일한 서브 필드 정보를 출력하게끔 하는 그러한 수정 비트 폭을 세팅한다.
그러한 조치에서는 휘도가 중간인 중간 입력 계조 레벨 및 휘도가 큰 높은 입력 계조 레벨에 응하여 낮은 서브 필드가 고정되면서 인접 디스플레이 휘도 레벨(출력 계조 레벨)간의 변경이 덜하게 된다. 그것은 어드레스 구동 전압의 파형으로 하여금 일련의 인접 화소 값(계조 레벨)에 걸쳐서는 변경되지 않게끔 한다. 그에 의해, 어드레스 구동 전압에서의 소비 전력이 절감되게 된다.
그 이외에, 최대의 계조 레벨에 가까운 입력 계조 레벨 세트에 대해서는 휘도 가중치가 작은 서브 필드(도 6에 점선으로 둘러싸인 박스)가 "온"으로 세팅된다. 그러한 조치는 피크 휘도를 유지시키는 효과를 제공한다.
( 실시예 4 )
도 8은 본 발명의 실시예 4의 플라즈마 디스플레이(PD4)의 구성을 나타낸 것이다. 도 9는 도 8에 도시된 논리 변환 유닛(10)에 의해 실행된 연산 예로부터 나온 진리 값을 나타내고 있다. 본 실시예에 관해 도 8 및 도 9를 참조하여 설명하기로 한다.
도 8에 도시된 바와 같이, 그러한 플라즈마 디스플레이(PD4)는 랜덤 패턴 발생 유닛(5), 입력 영상 신호(1)와 랜덤 패턴 발생 유닛(5)으로부터의 출력을 합산하는 가산 유닛(6), 입력 영상 신호(1)에 담긴 계조 레벨에 따라 비트 폭을 세팅하는 비트 폭 세팅 유닛(7), 가산 유닛(6)과 비트 폭 세팅 유닛(7)으로부터의 출력을 사용하여 논리 연산을 실행하는 AND 게이트(8), 비트 폭 세팅 유닛(7)으로부터의 출력의 논리 변환을 실행하는 논리 변환 유닛(10), 논리 변화 유닛(10)의 출력과 가산 유닛(134)의 출력간의 논리 AND를 실행하는 AND 게이트(11), 비트 폭 세팅 유닛(7)의 출력과 가산 유닛(134)의 출력간의 논리 AND를 실행하는 AND 게이트(12), 에러 확산 루프를 형성하는 계수 및 딜레이로 이루어진 에러 확산 처리 유닛(13)(계수 유닛(coefficient unit)(131), 라인 메모리(132), 딜레이/계수 유닛(133), 가산 유닛(134) 등), AND 게이트(8, 11)의 출력을 합산하는 가산 유닛(14), 계조 레벨을 담고 있는 영상 신호를 서브 필드 온/오프 패턴으로 변환하는 서브 필드 정보 변환 유닛(3), 및 서브 필드 패턴에 의거하여 계조 영상을 디스플레이하는 플라즈마 디스플레이 패널 장치(4)를 포함한다.
이제, 본 실시예의 플라즈마 디스플레이(PD4)의 동작에 관해 각각의 소자의 기능에 관한 설명과 더불어 설명하기로 한다. 입력 영상 신호(1)의 계조 레벨에 따라, 랜덤 패턴 발생 유닛(5)은 랜덤 패턴(RPa)을 발생시킨다. 예컨대, 랜덤 패턴(RPa)은 다음과 같다. 입력 영상 신호(1)의 계조 레벨이 "16" 미만이면, "0"의 비트 값이 계조 레벨의 가장 낮은 비트에 가산되고, 입력 영상 신호(1)의 계조 레벨이 "16" 이상이면, "1"의 비트 값이 계조 레벨의 가장 낮은 비트에 가산된다. 가산 유닛(6)은 랜덤 패턴(RPa)에 따라 비트 값을 계조 레벨의 가장 낮은 비트에 가산한다. 그러한 조치는 본 동작으로부터 하류 측에서 실행될 에러 확산 시에 발생될 수 있는 일정 디스플레이 패턴이 고정 패턴으로서 눈에 뜨일 수 있게 되는 것을 방지한다.
비트 폭 세팅 유닛(7)은 각각의 화소에 대해 실제 디스플레이에 사용되는 비 트 폭(M)에 대응하는 비트 제어 신호 패턴(BCP)을 입력 영상 신호(1)로부터 발생시킨다. 예컨대, 다음의 전제 조건이 사전에 세팅된다. (A) 입력 영상 신호(1)의 계조 레벨이 N1 미만이면, M = 0. (B) 입력 영상 신호(1)의 계조 레벨이 N1 이상이고 N2 미만이면, M = 1. (C) 입력 영상 신호(1)의 계조 레벨이 N2 이상이고 N3 미만이면, M = 2. (D) 입력 영상 신호(1)의 계조 레벨이 N3 이상이면, M = 3. 전술된 전제 조건에서, N1, N2, 및 N3은 N1＜N2＜N3＜N의 조건을 만족하는 정수이다. 이어서, 비트 폭 세팅 유닛(7)이 M = 0, M = 1, M = 2, 및 M = 3에 따라 각각 "000", "001", "011", 및 "111"의 비트 제어 신호 패턴을 발생시킨다.
이어서, 가산 유닛(6)의 출력과 비트 폭 세팅 유닛(7)의 역전된 출력인 제어 신호간의 논리 연산이 실행된다. 그 결과, 예컨대 가산 유닛(6)의 출력이 "50"의 계조 레벨을 표현하는 "00110010"일 때에 4개의 값("00110000" 내지 "00110010") 중의 하나는 실제로 가산 유닛(6)의 출력으로부터 낮은 0 내지 3 비트 중의 하나를 절사한(truncating) 결과와 동등하게 된다. 또한, 가산 유닛(6)의 출력과 비트 폭 세팅 유닛(7)의 출력간의 논리 연산이 실행된다. 실제로 가산 유닛(6)의 출력 중의 낮은 3 비트와 동등한 그 결과는 가산 유닛(134)에 제공된다.
가산 유닛(134)에 제공된 신호는 디스플레이 계조 레벨과 입력 계조 레벨간의 차이와 동등한 것이다. 가산 유닛(134)의 출력은 AND 게이트(9), 계수 유닛(131), 라인 메모리(132), 및 딜레이/계수 유닛(133)으로 이루어진 시스템인 소위 에러 확산 루프에 공급된다. 따라서, 에러 확산 루프로부터 출력된 결과인 "자리올림(carry)" 신호를 그것의 낮은 비트가 절사된 값과 동등한 AND 게이트(8)의 출력에 가산함으로써 낮은 비트가 절사되어 시각적으로 최초의 계조 레벨이 최대한 회복된 영상이 디스플레이되게 된다.
그러나, 본 실시예에서는 디스플레이 유효 비트의 수가 입력 영상 신호의 각각의 화소 값에 따라 화소의 단위로 결정된다. 그 결과, 전형적인 종래의 에러 확산 방법 그 자체가 본 발명에 적용될 수는 없다. 본 실시예에서는 유효 디스플레이 비트를 결정함에 있어서 1 비트 자리올림 신호를 가산함으로써가 아니라, 절사된 비트의 수에 따라 각각의 화소에 대한 논리 연산의 결과로서 얻어진 값을 에러 확산 계산의 출력인 다수의 비트로 이루어진 신호에 가산함으로써 에러 확산이 정확히 실행되게 된다.
도 9는 논리 변환 유닛(10)에 의한 그러한 계산으로부터 나온 진리 값의 예를 나타낸 것이다. 도 9에 나타낸 바와 같이, 비트 폭 세팅 유닛(7)의 출력인 비트 제어 신호 패턴(BCP)의 입력에 응하여 제어 신호가 출력되어 AND 게이트(11)에 공급된다. 예컨대, "000"의 입력에 응하여 그 값이 7번째 비트로 자리올림될 때까지 "1"이 여러 번 가산된다. 그 경우, 낮은 6 비트는 "000000"이다. 그러한 개념은 다른 출력 신호를 발생시키는데도 적용된다.
여기에서, 전술된 에러 확산 루프는 단순한 논리 연산 회로 또는 가산 회로에 의해 얻어질 수 있음을 유의해야 할 것이다. 에러 확산 루프가 고속으로 동작할 수 있도록 하기 위해, 에러 확산 루프는 고 밀도 집적 회로(LSI)로서 실현되기 쉬운 회로로 이루어지는 것이 바람직하다.
이제, 각각의 화소에 대해 유효 비트 폭이 변경되면서 어떻게 에러 확산 과 정이 실행되는지에 관해 설명하기로 한다.
전술된 바와 같이, AND 게이트(8)의 출력은 그것의 낮은 비트가 절사된 "임시 디스플레이 데이터"이다. 에러 확산 처리 루프(13)로부터의 출력된 신호가 "0"일 때에는 AND 게이트(8)의 출력이 그대로 디스플레이에 사용된다. 그러나, 주변 화소로부터 확산된 "디스플레이 에러"는 통상 그 때까지 에러 확산 루프에 누적된다. 따라서, 누적된 디스플레이 에러와 그 때의 집속 화소에 대한 디스플레이 절사 에러인 AND 게이트(9)의 출력의 합계의 결과에 의존하여 디스플레이 전에 "임시 디스플레이 데이터"를 보정하는 것이 필요하게 될 수 있다. 여기에서, 주변 화소의 다량의 에러가 누적되고 집속 화소가 중간 계조 레벨을 지닌다고 가정하면, 주변 화소로부터 자리올림된 값은 집속 화소로부터 절사된 에러보다 1 이상만큼 더 높게 될 수 있다. 그것을 고려하여, "임시 디스플레이 데이터"의 보정은 단순히 "절사 에러 +1"을 "임시 디스플레이 데이터"에 가산함으로써 실행되는 것이 아니라, 누적된 에러의 낮은 비트가 "0"으로 변경되는 계산의 결과인 도 9의 진리 값에 나타낸 바와 같은 값을 사용함으로써 실행된다. 그러한 조치에서는 유효 비트의 수를 유지시키고, 가산 유닛(14)으로 하여금 주변 화소로부터 확산된 에러를 유효 비트로 표현된 계조 레벨에 가산하여 디스플레이 데이터를 발생시키게끔 하는 것이 가능하다. 따라서, 입력 영상 신호(1)의 계조 레벨과 연관지어 유효 디스플레이 비트를 세팅하면서 에러 확산 방법에 의해 화소의 단위로 디스플레이 계조 레벨을 적절히 제어하는 것이 가능하게 된다.
더욱 구체적으로, 전술된 예에서는 AND 게이트(8)의 출력이 "00110000"이고, 유효 비트의 수가 6이며, 논리 변환 유닛(10)의 출력도 역시 6 비트이다. 여기에서, 예컨대 AND 게이트(11)의 출력이 "01000100"이라고 가정하면, AND 게이트(14)의 출력은 "01000100"이 된다. 그것은 에러 확산 과정이 실행되면서 실시예 1에서 설명된 바와 같이 낮은 비트가 "0"으로 고정되는 전술된 효과를 지시하고 있다.
전술된 바와 같이, 본 실시예의 특징 중의 하나는 낮은 비트를 "0"으로 고정시키는 AND 게이트(11)의 계산이다(그것은 논리 변환 유닛(10)의 출력 신호의 낮은 비트가 "0"이기 때문임). 그 이외에, 본 실시예의 다른 특징은 가산 유닛(14)조차 인접된 중간 또는 높은 계조 레벨이 공통의 저 비트를 지니는 디스플레이 계조 레벨을 출력하기 때문에, 중간 또는 높은 계조 레벨을 디스플레이함에 있어서 낮은 비트에 대한 빈번한 신호 변경이 제한된다는 것이다. 그에 의해, 플라즈마 디스플레이 장치의 어드레스 구동 장치에서의 소비 전력이 절감되게 된다. 또한, 절사된 비트 폭이 각각의 화소에 대해 변경되더라도, 디스플레이 에러는 비트 폭의 변경에 응하여 주변 화소로 정확하게 확산될 수 있다. 그에 의해, 어드레스 구동 장치에서의 소비 전력을 절감시키면서 낮은 휘도로부터 높은 휘도에 이르는 광범위한 계조 레벨에 대해 고 품질의 영상 디스플레이가 제공되게 된다.
가산 유닛(14)의 출력은 제한기(limiter)(15)에 의해 처리될 오버플로를 포함함을 유의해야 할 것이다.
전술된 바와 같이, 본 실시예는 어드레스 구동 장치에서의 소비 전력을 절감시키고 에러 확산 방법에 의해 계조 특성을 보정하면서 낮은 휘도로부터 높은 휘도에 이르는 고 품질의 영상 디스플레이를 제공하는데, 그것은 입력 계조 레벨에 응 하여 화소의 단위로 유효 비트 폭 및 디스플레이 에러 계산을 위한 처리 비트를 세팅함으로써 가능하게 되는 것이다.
유효 비트의 수가 화소의 단위로 동적으로 변경된다고 할지라도, 에러 확산 루프를 이루는 본 실시예의 소자는 구성이 간단한 논리 연산 회로 또는 가산 회로로 될 수 있다. 그에 의해, 본 실시예는 LSI로 용이하게 실현되어 고속으로 동작될 수 있다.
( 실시예 5 )
도 10은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 5의 플라즈마 디스플레이(PD5)의 신호 처리부의 구성을 나타낸 블록 선도이다.
도 10에 도시된 바와 같이, 그러한 플라즈마 디스플레이(PD5)는 라인 메모리(30), 2개의 입력간의 차이와 그 차이의 절대 값을 계산하는 차이 절대 값 계산 유닛(31), 비교 유닛(32), 논리 연산 유닛(33), 선택 유닛(34), 서브 필드 정보를 발생시키는 서브 필드 정보 발생 유닛(3), 및 그 위에 각종의 구동 회로가 배선되어 있는 패널인 플라즈마 디스플레이 패널 장치(4)를 포함한다.
도 10에서는 도면 부호 "1"이 입력 영상 신호를, 도면 부호 "35"가 주사선 수가 짝수 또는 홀수인 것을 나타내는 주사선 짝/홀 정보를, 그리고 도면 부호 "36"이 필드 수가 짝수 또는 홀수인 것을 나타내는 필드 짝/홀 정보를 각각 지시하고 있다.
이후로 전술된 구성으로 된 영상 디스플레이 장치의 동작에 관해 설명하기로 한다. 각각의 소자의 기능에 관해서도 역시 설명할 것이다.
먼저, 차이 절대 값 계산 유닛(31)이 각각의 쌍의 인접 화소에 대해 라인 메모리(30)에서의 입력 영상 신호(1)의 수직 인접 주사선의 계조 레벨간의 차이 및 그 차이의 절대 값을 계산한다. 비교 유닛(32)은 그 절대 값을 각각의 화소에 대해 미리 정해진 임계 값(TH)과 비교한다. 임계 값(TH)은 후술될 기입 전력의 절감 효과와 관련된 경험을 바탕으로 결정된다. 그것은 차후에 출현할 수 있는 임의의 다른 임계 값에도 적용되는 것이다.
그러한 비교 결과(신호(37))는 논리 연산 유닛(33)에 입력된다. 또한, 논리 연산 유닛(33)은 비교 결과와 관련된 주사선 짝/홀 정보 및 필드 짝/홀 정보를 수신한다. 선택 유닛(34)은 현재의 주사선에 대한 "a"의 신호 아니면 선행 주사선에 대한 "b"의 신호를 선택한다. 선택 방법은 도 11 및 도 12에 나타낸 관계에 따라 결정된다.
더욱 구체적인 설명을 위해, 도 11 및 도 12를 참조하여 짝수 필드의 경우의 예를 들기로 한다. 0번 주사선과 1번 주사선 상의 화소의 계조 레벨간의 차이가 크면 0번 주사선과 1번 주사선에 대해 각각 0번 주사선과 1번 주사선 상의 신호가 그대로 출력되고, 그 차이가 작으면 0번 주사선과 1번 주사선의 모두에 대해 0번 주사선 상의 신호가 출력된다. 그러한 규칙은 홀수 필드의 경우에도 역시 적용되는 것이다. 선택 유닛(34)으로부터 선택 신호가 디스플레이 계조 레벨(신호(38))로서 출력된다.
그에 대한 입력 값이 비교되는 각각의 쌍의 주사선의 조합은 도 11에 나타낸 바와 같이 짝수 필드와 홀수 필드간에 상이한 것이 바람직하다. 즉, 짝수 필드의 경우에는 0번과 1번 주사선, 2번과 3번 주사선, 4번과 5번 주사선 등간에 비교가 이루어지고, 홀수 필드의 경우에는 1번과 2번 주사선, 3번과 4번 주사선, 5번과 6번 주사선 등간에 비교가 이루어지게 된다. 그러한 조치는 각각의 주사선 상의 화소의 계조 레벨을 변경함으로써 발생되는 시각 효과를 사실상 제거하게 된다.
전술된 바와 같이, 도 11에 타원으로 지시된 각각의 쌍인 한 쌍의 인접 주사선간의 비교 결과, 2개의 신호간의 차이가 임계 값(TH) 미만이 되면, 2개의 신호는 서로 동일하게 조정된다. 그에 의해, 2개의 주사선 상의 2 세트의 서브 필드가 동일한 값을 지니게 된다. 따라서, 어드레스 전극에 대한 구동 파형의 변경이 제한되어 어드레스 구동 장치에서의 소비 전력이 절감되게 된다. 인접 주사선 상의 2개의 신호가 동일한 값을 지니게끔 하는 전술된 조치는 육안에 뜨일 정도의 디스플레이 영상의 변경을 가져오지 않아서 결과적으로 영상 품질을 열화시키지 않는다. 또한, 인접 주사선 상의 2개의 신호는 영상의 에지부에서는 변경되지 않는다. 그것은 흐릿한 에지 또는 에지 위치의 변경과 같은 영상 품질의 열화가 일어나지 않음을 의미한다.
본 실시예에서는 짝수 아니면 홀수 주사선이 최초의 신호를 완전하게 지니게 된다. 그 결과, 임계 값(TH)이 높은 값으로 세팅되어 소비 전력이 절감 효과를 증진시키더라도, 최초의 영상 정보가 항상 짝수 아니면 홀수 주사선에 유지된다. 그에 의해, 영상 품질이 크게 열화되는 것이 방지되게 된다.
( 실시예 6 )
도 13은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시 예 6의 플라즈마 디스플레이(PD6)의 신호 처리부의 구성을 나타낸 블록 선도이다.
도 13에 도시된 구성은 평균 값 검출 유닛(39) 및 라인 메모리(40)를 구비하고 선택 유닛(34) 대신에 선택 유닛(41)을 구비한다는 점에서 도 10에 도시된 것과 상이하다.
이제, 실시예 6에 관해 주로 실시예 5와의 상이점을 설명하기로 한다.
입력 영상 신호(1)는 직접 및 라인 메모리(30)를 경유하는 2개의 경로로 평균 값 검출 유닛(39)에 입력된다. 평균 값 검출 유닛(39)의 출력은 라인 메모리(40)를 경유하여 선택 유닛(41)에 입력된다. 선택 유닛(41)은 3개의 유닛, 즉 라인 메모리(30), 평균 값 검출 유닛(39), 및 라인 메모리(40)의 출력을 수신하고, 도 14 및 도 15에 나타낸 관계에 따라 선택을 실행하여 그 선택 결과를 출력한다.
더욱 구체적인 설명을 위해, 도 14 및 도 15를 참조하여 짝수 필드의 예를 들기로 한다. 0번 주사선과 1번 주사선 상의 화소의 계조 레벨간의 차이가 크면 0번 주사선과 1번 주사선에 대해 각각 0번 주사선과 1번 주사선 상의 신호가 그대로 출력되고, 그 차이가 작으면 0번 주사선과 1번 주사선의 모두에 대해 2개의 신호의 평균 값을 지닌 신호("선택된 입력"란에서의 "c")가 출력된다. 그러한 규칙은 홀수 필드의 경우에도 역시 적용되는 것이다.
전술된 바와 같이, 인접 주사선 상의 2개의 신호간의 차이가 작으면 2개의 신호는 각각 그 평균 값으로 치환되고, 그 차이가 크면 신호가 그대로 출력된다. 그에 의해, 어드레스 전극의 구동 파형의 변경이 제한되어 영상 품질의 열화가 제 한되면서 어드레스 구동 장치에서의 소비 전력이 절감되게 된다.
여기에서, 신호 값을 2개의 신호의 평균 값으로 치환하는 전술된 조치는 임계 값(TH)이 높은 값으로 세팅되더라도 눈에 뜨이는 영상 품질의 열화를 가져오지는 않음을 유의해야 할 것이다. 그것은 평균 값의 계산이 항상 최초의 주사선 정보의 절반을 유지시키기 때문이다.
여기에서, 실시예 5 및 실시예 6에서 수직 인접 주사선 상의 각각의 쌍의 인접 화소에 대해 실행되는 계조 레벨간의 비교는 3개 이상의 인접 화소 세트에 대해서도 실행될 수 있음을 유의해야 할 것이다. 그 경우, 일정 인접 화소 세트를 포함하는 각각의 영역에 표준 화소가 세팅되고, 그 영역에서의 적어도 표준 화소를 제외한 화소의 계조 레벨은 인접 화소간의 패턴이 동일한 공통의 서브 레벨을 지닌 디스플레이 정보의 개수가 증가되도록 변경된다. 2치 비교(two-value comparison)의 경우에 실행되는 (a) 2개의 화소의 계조 레벨을 표현하는 2개의 신호 값간의 차이와 (b) 임계 값과의 비교는 사실상 2개의 화소 중의 하나가 표준 화소로서 선택되는 경우와 동일하다.
다른 변형례에서는 일정 인접 화소 세트를 포함하는 각각의 영역에 표준 화소가 설정되고, 그 영역의 화소의 계조 레벨과 표준 화소의 계조 레벨과의 차이가 일정 값 미만이면, 그 영역의 화소의 계조 레벨과 표준 화소의 계조 레벨이 서로 동일하게 조정되게 된다.
( 실시예 7 )
일반적으로, 격자 패턴의 디스플레이 시에는 화소의 휘도가 수직과 수평으로 모두 변경된다. 그에 의해, 어드레스 전극에 기입하려는 디스플레이 정보가 크게 변경된다. 즉, 그에 의해 어드레스 전극의 구동 파형이 크게 변경되어 어드레스 구동 장치가 데이터를 기입할 때의 소비 전력이 증가되게 된다. 본 실시예의 영상 디스플레이 장치는 격자 패턴 영역에서의 최초의 계조 레벨을 제어하여 어드레스 전극의 구동 파형의 변경을 감소시키고, 어드레스 구동 장치가 데이터를 기입할 때의 소비 전력을 제한하려는 의도에 바탕을 둔 것이다. 이후로 그러한 영상 디스플레이 장치의 구성 및 동작에 관해 상세히 설명하기로 한다.
도 16은 서브 필드를 사용하여 계조 영상을 디스플레이하는 본 발명의 실시예 7의 플라즈마 디스플레이(PD7)의 신호 처리부의 구성을 나타낸 블록 선도이다.
도 16에 도시된 바와 같이, 그러한 플라즈마 디스플레이(PD7)는 플라즈마 디스플레이 패널 장치에 공급되는 디스플레이 정보를 발생시키는 신호 처리 유닛으로서 격자 패턴 검출 유닛(41), H 레벨 검출 유닛(42), L 레벨 검출 유닛(43), 차이 검출 유닛(44), 비교 유닛(45), 평균 값 검출 유닛(46), H/L 레벨 판단 유닛(47), 레벨 변환 유닛(48), 논리 연산 유닛(49), 및 선택 유닛(50)을 포함한다.
격자 패턴 검출 유닛(41)은 예컨대 값이 화소의 단위로 규칙적으로 변경되는 입력 영상 신호(1)의 일부이다. H 레벨 검출 유닛(42)은 휘도가 높은 신호를 "H 레벨"로서 검출한다. L 레벨 검출 유닛(43)은 격자 패턴을 이루는 신호 중에서 휘도가 낮은 신호를 "L 레벨"로서 검출한다. 차이 검출 유닛(44)은 H 레벨과 L 레벨간의 차이를 검출한다. 비교 유닛(45)은 그 차이를 임계 값(TH2)과 비교하여 보다 더 높은 것에 관한 판단을 한다. 각각의 H 레벨과 L 레벨은 격자 패턴을 이루는 화소 값에 따라 다수의 상이한 값일 수 있음을 유의해야 할 것이다. 그러나, 본 예에서는 편의상 각각의 H 레벨과 L 레벨이 단일의 값이라고 가정하기로 한다. 그로 인해, 본 실시예의 동작 및 효과가 변경되는 것은 아니다.
평균 값 검출 유닛(46)은 H 레벨과 L 레벨간의 평균 값을 계산한다. 레벨 변환 유닛(48)은 H 레벨과 L 레벨의 쌍으로부터 다른 "H 레벨" 과 "L 레벨"을 발생시킨다.
논리 연산 유닛(49)은 격자 패턴 검출 유닛(41), 비교 유닛(45), 및 H/L 레벨 판단 유닛(47)의 출력으로부터 선택된 하나를 결정하여 그 선택된 출력을 선택 유닛(50)에 공급한다.
도 17은 레벨 변환 유닛(48)의 동작을 나타낸 것이다. 도 17에 나타낸 바와 같이, 레벨 변환 유닛(48)은 격자 패턴을 이루는 휘도 레벨간의 차이에 의거하여 선택 유닛(50)에 입력하려는 값, 그것이 격자 패턴인의 여부, 및 화소의 계조 레벨이 높고 낮음의 여부를 결정한다.
이제, 레벨 변환 유닛(48)의 동작에 관해 상세히 설명하기로 한다. 도 18에 도시된 바와 같이, 레벨 변환 유닛(48)은 H 레벨과 L 레벨로부터 각각 새로운 신호인 "H' 레벨"과 "L' 레벨"을 계산하는데 사용되는 룩업 테이블(look-up table; 순람표)(LUT 1, LUT 2)로서 기능한다. 룩업 테이블의 출력인 "H' 레벨"과 "L' 레벨"은 그것이 입력 신호인 "H 레벨"과 "L 레벨"과 공통된 비트 값을 보다 더 많이 지니고, "H 레벨"과 "L 레벨"간의 평균 값이 "H' 레벨"과 "L' 레벨"간의 평균 값과 최대한 가까우며, "H 레벨"과 "L 레벨"간의 차이가 "H' 레벨"과 "L' 레벨"간의 차 이와 최대한 가깝게 되도록 결정된다.
도 19는 룩업 테이블의 내용을 결정하는 구성의 예를 나타낸 것이다. 도 19에 나타낸 구성에 따른 동작에 관해 설명하기로 한다. "H 레벨"과 "L 레벨"의 2개의 휘도 레벨(본 예에서는 그 레벨이 서브 필드 정보에 의해 표현됨)이 입력되면, 비트 치환 유닛(481, 482)이 "H 레벨"과 "L 레벨"의 낮은 비트를 공통의 값인 "Pi"로 치환하여 각각 "LHi"와 "LLi"를 출력한다. 평균 값 검출 유닛(483)은 "H 레벨"과 "L 레벨"간의 평균 값을 계산한다. 평균 값 검출 유닛(484)은 "LHi"와 "LLi"간의 평균 값을 계산한다. 차이 검출 유닛(485)은 평균 값 검출 유닛(483, 484)의 출력간의 차이 값인 "Ei"를 계산한다. 입력 신호의 낮은 비트를 치환하기 위한 값인 "Pi"는 "000", "100", …, "111"의 8 패턴으로 분할된다. 대응 값인 "Ei"가 가장 낮을 때의 "LHi"와 "LLi"의 값의 조합이 도 18에 도시된 룩업 테이블의 출력으로서 결정된다. 전술된 룩업 테이블을 사용하여 "H 레벨"과 "L 레벨"로부터 발생되는 "H' 레벨"과 "L' 레벨"의 값은 낮은 3 비트에 관해 동일한 패턴을 지닌다. 따라서, "H' 레벨"과 "L' 레벨"로 이루어진 격자 패턴은 "H 레벨"과 "L 레벨"로 이루어진 최초의 격자 패턴에 비해 어드레스 전극의 구동 파형의 변경이 제한되어 어드레스 구동 장치가 데이터를 기입할 때의 소비 전력이 절감되게 된다. 또한, "H 레벨"과 "L 레벨"간의 평균 값이 "H' 레벨"과 "L' 레벨"간의 평균 값과 가깝기 때문에, 격자 패턴의 평균 휘도 및 색조가 사실상 그대로 유지되게 된다.
이제, 본 실시예의 동작에 관해 도 17을 참조하여 설명하기로 한다. 도 17의 내용을 조회한 결과, 입력 영상이 격자 패턴이 아닌 것으로 판단되면, 입력 영 상 신호가 그대로 출력된다("선택된 입력"란에서의 "d"). 그것은 그럴 경우에는 어드레스 구동 장치가 데이터를 기입할 때의 소비 전력이 크지 않기 때문이다. 입력 영상 신호가 격자 패턴이고 높은 휘도 레벨과 낮은 휘도 레벨간의 차이가 작으면, 격자 패턴의 높은 휘도 레벨과 낮은 휘도 레벨은 각각 그것의 평균 값("선택된 입력"란에서의 "a")으로 치환된다. 입력 영상 신호가 격자 패턴이고 높은 휘도 레벨과 낮은 휘도 레벨간의 차이가 크면, 격자 패턴의 높은 휘도 레벨과 낮은 휘도 레벨은 동일한 낮은 비트를 가진 신호(각각 "선택된 입력"란에서의 "b"와 "c")로 치환된다. 실제로, "b"와 "c"간의 선택은 H/L 레벨 판단 유닛(47)에 의해 실행된다. 예컨대, H/L 레벨 판단 유닛(47)은 격자 패턴 영역의 평균 값과 각각의 화소 값을 비교함으로써 그러한 선택을 용이하게 실행하게 된다.
도 20은 "1", "2", "4", "8", "16", "24", "32", '32", "32", '32", "32", 및 "32"의 휘도 가중치가 할당된 12 서브 필드로 계조 영상을 디스플레이할 때의 서브 필드 제어 패턴과 입력 계조 레벨간의 관계를 나타낸 것이다.
도 21 내지 도 23은 도 17에 대응하는 동작 예를 나타낸 것이다. 도 21 내지 도 23은 각각 입력 격자 패턴을 이루는 "H 레벨"과 "L 레벨"을 출력하려는 "H' 레벨"과 "L' 레벨"로 변환하는 과정을 나타내고 있다.
이제, 그러한 동작 예에 관해 도 20 및 도 21을 참조하여 제시하기로 한다.
입력 격자 패턴이 도 20에 나타낸 서브 필드 값을 지닌 "63"과 "0"의 계조 레벨로 이루어질 경우에는 레벨 변환 유닛(48)이 그 값을 다음과 같이 변환한다. "63"의 계조 레벨에 대한 서브 필드 정보는 "1 + 2 + 4 + 0 + 0 + 24 + 32 = 63"의 휘도 값에 대응하는 "1110011"(가장 낮은 비트로부터 순서대로)로서 표현된다. 즉, 그러한 정보는 "0000000"으로서 표현되는 "0"의 계조 레벨의 대응 비트와는 상이한 5 비트를 담고 있다. 그러한 신호가 그대로 출력되면, 어드레스 구동 장치는 데이터를 기입하는데 다량의 전력을 소비하게 될 것이다. 그것을 피하기 위해, 그 신호의 낮은 3 비트가 각각 2개의 신호에 공통된 값으로 치환된다. 더욱 구체적으로, "000" 내지 "111"의 8 값 옵션 중에서 "63"의 계조 레벨과 "0"의 계조 레벨간의 평균 값인 "31.5"와 가장 가까운 "001"이 낮은 3 비트에 대해 선택된다. 이어서, "63"의 계조 레벨과 "0"의 계조 레벨은 선택된 "001"의 패턴에 대응하는 "60"과 "4"의 계조 레벨로 치환된다. 도 20에 나타낸 바와 같이, "60"의 계조 레벨은 "0010011"(가장 낮은 비트로부터 순서대로)로서, 그리고 "4"의 계조 레벨은 "0010000"으로서 표현된다. 그러한 비트 패턴은 대응 비트 위치에서 단지 2개의 상이한 비트(서브 필드)만을 지닌다. 그러한 조치에서는 어드레스 구동 장치가 데이터를 기입하는데 소량의 전력을 소비하게 된다.
단순히 낮은 비트를 절사함으로써 소비 전력을 절감시키는 동일한 효과가 얻어질 것으로 기대된다. 그러나, 그럴 경우에는 격자 패턴을 이루는 2개의 계조 레벨이 "60"과 "0"이고 그 계조 레벨간의 평균 값이 "32"가 된다. 그러한 평균 값은 본 실시예의 전술된 예의 평균 값인 "32"에 비해 최초의 평균 값인 "31.5"와는 크게 다르다. 그것은 평균 휘도 값이 유지되지 않음을 의미한다.
다른 동작 예에 관해 도 20 및 도 22를 참하여 설명하기로 한다.
입력 격자 패턴이 도 20에 나타낸 서브 필드 값을 지닌 "48"과 "15"의 계조 레벨로 이루어질 경우에는 레벨 변환 유닛(48)이 그 값을 다음과 같이 변환한다. "48"의 계조 레벨에 대한 서브 필드 정보는 "0 + 0 + 0 + 8 + 16 + 24 = 48"의 휘도 값에 대응하는 "000111"(가장 낮은 비트로부터 순서대로)로서 표현된다. 즉, 그러한 정보는 "111100"으로서 표현되는 "15"의 계조 레벨의 대응 비트와는 상이한 5 비트를 담고 있다. 도 22에 나타낸 바와 같은 "48" 내지 "55"의 계조 레벨 중의 하나와 "8" 내지 "15" 의 계조 레벨 중의 하나의 8 쌍에 대응하는 "000" 내지 "111"의 8개의 낮은 3 비트 값 옵션 중에서 "48"의 계조 레벨과 "15"의 계조 레벨간의 평균 값인 "31.5"와 가장 가까운 "32"의 평균 값을 지닌 "001"이 선택된다. 이어서, "48"의 계조 레벨과 "15"의 계조 레벨은 선택된 "001"의 패턴에 대응하는 "52"와 "12"의 계조 레벨로 치환된다. 도 20에 나타낸 바와 같이, "52"의 계조 레벨은 "001111"(가장 낮은 비트로부터 순서대로)로서, 그리고 "12"의 계조 레벨은 "001100"으로서 표현된다. 그러한 비트 패턴은 대응 비트 위치에서 단지 2개의 상이한 비트(서브 필드)만을 지닌다. 그러한 조치에서는 어드레스 구동 장치가 데이터를 기입하는데 소량의 전력을 소비하게 된다.
또 다른 동작 예에 관해 도 20 및 도 23을 참조하여 설명하기로 한다.
입력 격자 패턴이 도 20에 나타낸 서브 필드 값을 지닌 "32"와 "2"의 계조 레벨로 이루어질 경우에는 레벨 변환 유닛(48)이 그 값을 다음과 같이 변환한다. "32"의 계조 레벨에 대한 서브 필드 정보는 "0 + 0 + 0 + 8 + 0 + 24 = 32"의 휘도 값에 대응하는 "000101"(가장 낮은 비트로부터 순서대로)로서 표현된다. 즉, 그러한 정보는 "010000"으로서 표현되는 "2"의 계조 레벨의 대응 비트와는 상이한 3 비 트를 담고 있다. 도 23에 나타낸 바와 같은 "32" 내지 "39"의 계조 레벨 중의 하나와 "0" 내지 "7"의 계조 레벨 중의 하나의 8 쌍에 대응하는 "000" 내지 "111"의 8개의 낮은 3 비트 값 옵션 중에서 "33"의 계조 레벨과 "1"의 계조 레벨간의 평균 값과 동일한 "17"의 평균 값을 지닌 "100"이 선택된다. 이어서, "32"의 계조 레벨과 "2"의 계조 레벨은 선택된 "100"의 패턴에 대응하는 "33"과 "1"의 계조 레벨로 치환된다. 도 20에 나타낸 바와 같이, "33"의 계조 레벨은 "100101"(가장 낮은 비트로부터 순서대로)로서, 그리고 "1"의 계조 레벨은 "100000"으로서 표현된다. 그러한 비트 패턴은 대응 비트 위치에서 단지 2개의 상이한 비트(서브 필드)만을 지닌다. 그러한 조치에서는 어드레스 구동 장치가 데이터를 기입하는데 소량의 전력을 소비하게 된다.
전술된 바와 같이, 본 실시예에서는 입력 영상으로부터 격자 패턴이 검출되어 격자 패턴을 이루는 화소의 단위로 적어도 일정 수의 낮은 비트가 공통의 비트 패턴으로 치환된다. 그러한 조치에 의해, 어드레스 전극의 구동 파형의 변경이 제한되어 구동 장치가 데이터를 기입할 때의 소비 전력이 절감되게 된다. 입력 계조 레벨은 높은 계조 레벨과 낮은 계조 레벨간의 평균 값이 그리 크게 변하지 않게 되도록 결정된 계조 레벨로 치환된다. 그러한 조치에 의해, 디스플레이 휘도 및 색조의 변경이 제한되게 된다. 격자 패턴을 이루는 계조 레벨간의 차이가 작은 격자 패턴이 검출되면, 계조 레벨이 각각 그 계조 레벨의 평균 값으로 치환된다. 그에 의해, 소비 전력 절감 효과가 추가로 향상된다. 격자 패턴을 이루는 계조 레벨간의 차이가 큰 격자 패턴이 검출되면, 계조 레벨의 높은 비트가 그대로 유지된다. 그러한 조치에서는 격자 패턴을 이루는 계조 레벨간의 일정 레벨의 차이를 유지시켜 휘도가 높은 것과 낮은 것의 2개의 주 계조 레벨로 이루어지는 격자 패턴의 기본 특성을 유지시키는 것이 가능하다. 따라서, 그러한 조치에 의해, 어드레스 전극의 구동 파형의 변경이 제한되어 영상 품질의 큰 변경이 없이 어드레스 구동 장치가 데이터를 기입할 때의 소비 전력이 절감되게 된다.
본 실시예는 격자 패턴의 경우를 예로 들고 있다. 그러나, 본 발명은 어드레스 구동 장치로 하여금 데이터 기입 시에 많은 전력을 소비하게끔 하는 타일 패턴과 같은 임의의 "복잡한 영상 패턴 영역"에도 적용될 수 있다.
이상, 본 발명을 첨부 도면을 참조하여 예를 들면서 충분하게 설명하였지만, 당업자에게는 각종의 변경 및 수정이 자명할 것임을 알아야 할 것이다. 따라서, 그러한 변경 및 수정이 본 발명의 범위를 벗어나지 않는 한에는 본 발명에 포함되는 것으로 간주되어야 할 것이다.
본 발명에 따른 영상 정보 기입용 영상 디스플레이 장치에서는 인접된 높은 계조 레벨의 서로 대응하는 서브 필드의 차이가 적어지도록 입력 영상 신호를 1개의 디스플레이 정보로 변환하고 그 1개의 디스플레이 정보에 따라 계조 영상을 디스플레이함으로써, 입력 영상 신호의 일정 범위의 계조 레벨이 빈번히 변경되더라도 어드레스 전극에 인가되는 전압의 파형이 변경되는 빈도 수가 감소되어 어드레스 구동 장치에서의 소비 전력이 절감될 뿐만 아니라, 관람자로 하여금 영상 품질의 열화를 인지하게끔 함이 없이 낮은 레벨로부터 높은 레벨에 이르는 휘도로 영상 을 디스플레이할 수 있게 된다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로,
    정수 N비트의 디지털 신호로 표시된 영상신호를 변환하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    상기 입력 영상 변환부는,
    입력 영상신호의 계조 레벨에 대응하여, 0
    Figure 112007076854461-pat00048
    M
    Figure 112007076854461-pat00049
    N이 되는 정수 M을 화소별로 설정하고,
    상기 입력 영상신호에서 정수 N비트 중의 상위 (N-M) 비트로 이루어지는 제 1 신호와 하위 M 비트로 이루어지는 제 2 신호를 추출하며,
    상기 제 2 신호를, 복수의 딜레이(delay)를 포함하는 연산을 실행하여, 하위 M 비트가 모두 "0"이 되는 제 3 신호로 변환하고,
    상기 제 1 신호와 상기 제 3 신호를 가산하여 출력하는 것을 특징으로 하는 영상 디스플레이장치.
  7. 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 장치로,
    정수 N비트의 디지털 신호로 표시된 영상신호를 변환하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    상기 입력 영상 변환부는,
    입력 영상신호의 계조 레벨에 대응하여, 0
    Figure 112007076854461-pat00007
    M
    Figure 112007076854461-pat00008
    N이 되는 정수 M을 화소별로 설정하고,
    상기 입력 영상신호를, 정수 N비트의 디지털 신호 중 상위 (N-M) 비트를 이용한 계조의 영상신호로 변환하는 동시에, 상기 계조 변환한 계조 레벨과 원래의 영상신호의 계조 레벨과의 화소별 오차를, 적어도 M비트의 라인 메모리에 의한 원형 루프를 형성하는 에러 확산방법을 사용하여 보정하는 것을 특징으로 하는 영상 디스플레이 장치.
  8. 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 장치로,
    정수 N비트의 디지털 신호로 표시된 입력 영상신호에 대해서, 표시 비트 수를 감소시키는 동시에 에러 확산처리를 시행하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    상기 입력 영상 변환부가 감소시키는 표시 비트 수는, 표시 화소 단위로, 상기 영상신호의 화소별 계조 레벨이 커짐에 따라서 커지도록 설정되어 있는 것을 특징으로 하는 영상 디스플레이 장치.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    계조 레벨에 대응하는 진폭을 구비한 신호를 규칙적인 주기 또는 불규칙적인 주기로 상기 입력 영상 신호에 가산함으로써 상기 계조 레벨을 얻는 것을 특징으로 하는 영상 디스플레이 장치.
  10. 제9항에 있어서,
    규칙적인 주기로 가산되는 신호는 화소, 주사선, 또는 필드의 단위로 역전된 신호인 것을 특징으로 하는 영상 디스플레이 장치.
  11. 제9항 있어서,
    불규칙적인 주기로 가산되는 신호는 화소, 주사선, 또는 필드의 단위로 랜덤하게 역전된 신호인 것을 특징으로 하는 영상 디스플레이 장치.
  12. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    에러 확산 방법 또는 디더링(dithering) 방법을 사용하여 디스플레이 에러를 집속 화소의 주변으로 확산시키는 것을 특징으로 하는 영상 디스플레이 장치.
  13. 1 필드를 구성하는 복수의 서브필드의 값으로 이루어지는 디스플레이 정보의 기입을 패널의 영상 표시영역에 행하여 계조 표시를 하는 영상 디스플레이장치로,
    입력 영상신호를 변환하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    상기 입력 영상 변환부에서는, 각 화소에 대응하는 서브필드별 디스플레이 정보가 인접한 복수 화소로 이루어지는 영역 내에서 공통이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이장치.
  14. 제13항에 있어서,
    영역 중의 평균 계조 레벨의 최소 변화에 대응하는 디스플레이 정보 부분을 선택적으로 사용하는 것을 특징으로 하는 영상 디스플레이 장치.
  15. 제13항에 있어서,
    상기 영역 중에 표준 화소를 설정하고, 적어도 상기 표준 화소를 제외한 화소의 계조 레벨은, 상기 다수의 디스플레이 정보 부분이 인접 화소간에 패턴이 동일한 서브 필드를 공통으로 구비하도록 변화하는 것을 특징으로 하는 영상 디스플레이 장치.
  16. 제13항에 있어서,
    상기 영역 중에 표준 화소를 설정하고, 상기 영역 중의 화소의 계조 레벨과 상기 표준 화소의 계조 레벨 간의 차이가 입력 영상 신호에 나타난 상기 표준 화소의 계조 레벨에 따라 결정되는 값보다 더 작을 경우, 상기 영역 중의 화소의 계조 레벨과 상기 표준 화소의 계조 레벨을 서로 동일하도록 조정하는 것을 특징으로 하는 영상 디스플레이 장치.
  17. 제14항에 있어서,
    상기 다수의 디스플레이 정보 부분에 공통으로 담긴 상기 서브 필드는 모든 서브 필드 중의 하위 서브 필드인 것을 특징으로 영상 디스플레이 장치.
  18. 제13항 내지 제17항 중의 어느 한 항에 있어서,
    상기 영역은 2개의 인접 주사선으로 이루어지는 것을 특징으로 하는 영상 디스플레이 장치.
  19. 제13항 내지 제17항 중의 어느 한 항에 있어서,
    상기 영역은 화소의 단위로 규칙적으로 또는 불규칙적으로 변화되는 것을 특징으로 하는 영상 디스플레이 장치.
  20. 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로,
    입력 영상신호를 변환하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    입력 영상 변환부에서는, 인접한 복수의 화소로 이루어지는 영역을 설정하고, 당해 영역 내에서의 입력 영상신호의 계조 레벨 간의 휘도 차이가 제 1의 소정 값 이상인 경우에는 당해 영역 내의 영상신호의 계조 레벨 간의 휘도 차이가 제 2 소정 값 이상이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치.
  21. 제 20항에 있어서,
    상기 인접한 복수 화소로 이루어지는 영역에서는, 변환 후의 계조 레벨이 화소를 최소 변화 단위로 하는 규칙적인 패턴을 구성하도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치.
  22. 제20항에 있어서,
    상기 인접한 복수 화소로 이루어지는 영역에서는, 변환 후의 계조 레벨이 표시 색 별로 설정되는 2개 이하의 계조 레벨이며, 상기 각 표시 색 별 화소를 최소 변화 단위로 하는 규칙적인 패턴을 구성하도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치.
  23. 1 필드가 복수의 서브필드로 분할되어 있어서, 서브필드별로 영상을 기입하여 계조 표시를 하는 영상 디스플레이장치로,
    입력 영상신호를 변환하는 입력 영상 변환부와,
    상기 입력 영상 변환부에 의해 변환된 영상정보에 의거하여 서브필드별 디스플레이 정보를 생성하는 서브필드정보 생성부와,
    상기 서브필드정보 생성부에서 생성된 서브필드별 디스플레이 정보를 상기 영상 표시영역에 기입하는 어드레스 구동장치를 구비하며,
    입력 영상 변환부에서는, 인접한 복수의 화소로 이루어지는 영역을 설정하는 동시에, 당해 영역 내에 표준 화소를 설정하며, 적어도 상기 표준 화소를 제외한 화소의 계조를 증감하여, 상기 표준 화소와 상기 표준 화소에 인접하는 화소간에서의 각 서브필드별 디스플레이 정보가 서로 다른 서브필드의 수가 억제되고, 또한, 상기 영역 내에서의 입력 영상신호의 계조 레벨 간의 휘도 차이가 제 1의 소정 값 이상인 경우에는 당해 영역 내의 영상신호의 계조 레벨 간의 휘도 차이가 제 2 소정 값 이상이 되도록 입력 영상신호를 변환하는 것을 특징으로 하는 영상 디스플레이 장치.
KR1020010050897A 2000-08-23 2001-08-23 소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치 KR100798987B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000252096 2000-08-23
JPJP-P-2000-00252096 2000-08-23
JP2000274621 2000-09-11
JPJP-P-2000-00274621 2000-09-11

Publications (2)

Publication Number Publication Date
KR20020015968A KR20020015968A (ko) 2002-03-02
KR100798987B1 true KR100798987B1 (ko) 2008-01-28

Family

ID=26598282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050897A KR100798987B1 (ko) 2000-08-23 2001-08-23 소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치

Country Status (5)

Country Link
US (3) US6791515B2 (ko)
EP (2) EP1182635A3 (ko)
KR (1) KR100798987B1 (ko)
CN (1) CN100397449C (ko)
TW (1) TW511071B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4064268B2 (ja) * 2002-04-10 2008-03-19 パイオニア株式会社 サブフィールド法を用いた表示装置及び表示方法
KR100520298B1 (ko) * 2003-07-26 2005-10-13 삼성전자주식회사 디더링 방법 및 디더링 장치
KR20050033197A (ko) * 2003-10-06 2005-04-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100553206B1 (ko) * 2004-02-19 2006-02-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 플라즈마디스플레이 패널의 화상 처리 방법
KR100585527B1 (ko) * 2004-07-02 2006-06-07 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 구동 방법
US20090015516A1 (en) * 2005-01-25 2009-01-15 Matsushita Electric Industrial Co., Ltd. Display device and method of driving the same
JP2008065286A (ja) * 2006-09-11 2008-03-21 Nec Lcd Technologies Ltd 液晶表示装置および液晶表示装置の制御方法
JP2008170553A (ja) * 2007-01-09 2008-07-24 Hitachi Ltd プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
TWI373034B (en) * 2007-05-23 2012-09-21 Chunghwa Picture Tubes Ltd Pixel dithering driving method and timing controller using the same
KR101448898B1 (ko) * 2008-03-17 2014-10-14 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI402797B (zh) * 2008-08-08 2013-07-21 Chunghwa Picture Tubes Ltd 顯示器的驅動方法和驅動裝置
KR101519913B1 (ko) * 2008-12-10 2015-05-21 엘지디스플레이 주식회사 영상 표시장치의 데이터 보정 시스템 및 방법
TWI453714B (zh) * 2011-05-27 2014-09-21 Chunghwa Picture Tubes Ltd 顯示面板的驅動系統及其驅動方法
TW201431224A (zh) * 2013-01-18 2014-08-01 Hon Hai Prec Ind Co Ltd 光源系統
US9591188B2 (en) * 2013-08-01 2017-03-07 Bass Roots Technologies, Llc Cascaded bit sequences in display systems
CN104361858B (zh) * 2014-11-12 2016-10-12 京东方科技集团股份有限公司 电压驱动像素电路、显示面板及其驱动方法
CN112184685B (zh) * 2020-10-09 2022-11-18 合肥芯颖科技有限公司 一种图像数据确定方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179522A (ja) * 1995-12-25 1997-07-11 Fujitsu General Ltd ディスプレイ装置の誤差拡散処理装置
JPH11305726A (ja) * 1998-04-22 1999-11-05 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP2000259118A (ja) * 1999-03-04 2000-09-22 Pioneer Electronic Corp ディスプレイパネルの駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3075567B2 (ja) * 1990-07-18 2000-08-14 株式会社日立製作所 階調変換方式
EP0755043B1 (en) * 1995-07-21 2009-09-02 Canon Kabushiki Kaisha Gray scale driver with luminance compensation
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
JP4112647B2 (ja) * 1996-12-27 2008-07-02 三菱電機株式会社 マトリクス表示装置の駆動回路
US6310588B1 (en) * 1997-07-24 2001-10-30 Matsushita Electric Industrial Co., Ltd. Image display apparatus and image evaluation apparatus
BR9908562A (pt) * 1998-04-17 2000-11-21 Matsushita Electric Ind Co Ltd Aparelho e método de correção de contorno falso
JP3789052B2 (ja) * 1998-12-03 2006-06-21 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
US6614413B2 (en) * 1998-04-22 2003-09-02 Pioneer Electronic Corporation Method of driving plasma display panel
JP3173469B2 (ja) * 1998-08-19 2001-06-04 日本電気株式会社 プラズマ表示方法及びプラズマ表示装置
KR100289534B1 (ko) * 1998-09-16 2001-05-02 김순택 플라즈마표시패널의계조표시방법및장치
US6630917B1 (en) * 1999-06-28 2003-10-07 Koninklijke Philips Electronics N.V. Subfield-driven display
JP4484276B2 (ja) 1999-09-17 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその表示方法
US6525702B1 (en) * 1999-09-17 2003-02-25 Koninklijke Philips Electronics N.V. Method of and unit for displaying an image in sub-fields

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179522A (ja) * 1995-12-25 1997-07-11 Fujitsu General Ltd ディスプレイ装置の誤差拡散処理装置
JPH11305726A (ja) * 1998-04-22 1999-11-05 Pioneer Electron Corp プラズマディスプレイパネルの駆動方法
JP2000259118A (ja) * 1999-03-04 2000-09-22 Pioneer Electronic Corp ディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
US6791515B2 (en) 2004-09-14
EP1182635A3 (en) 2008-08-13
US7432881B2 (en) 2008-10-07
US7839357B2 (en) 2010-11-23
EP1182635A2 (en) 2002-02-27
US20050001860A1 (en) 2005-01-06
EP2287829A3 (en) 2011-03-23
CN100397449C (zh) 2008-06-25
US20050001859A1 (en) 2005-01-06
CN1340796A (zh) 2002-03-20
TW511071B (en) 2002-11-21
EP2287829A2 (en) 2011-02-23
US20020024527A1 (en) 2002-02-28
KR20020015968A (ko) 2002-03-02

Similar Documents

Publication Publication Date Title
KR100798987B1 (ko) 소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치
US7474280B2 (en) Image display apparatus
KR100379703B1 (ko) 디스플레이의구동방법및장치
JP2005292804A (ja) 制御装置及び画像表示装置
JP3457251B2 (ja) 画像表示装置
US20080049239A1 (en) Multiple tone display system
KR100388582B1 (ko) 평판 디스플레이 패널의 화질 조정 방법
JP2005024708A (ja) 多階調化信号処理装置
JP2004138783A (ja) 画像表示装置
JP2002156942A (ja) 画像表示装置
JP4134549B2 (ja) 画像表示装置
JP4134550B2 (ja) 画像表示装置
JP4759209B2 (ja) 画像表示装置
JP4172331B2 (ja) 表示装置の誤差拡散処理方法
JP2000148068A (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
KR20050116074A (ko) 디스플레이장치 및 그 제어방법
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
JP2003345288A (ja) 映像表示装置及びこれに用いる映像信号処理方法
KR100416143B1 (ko) 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치
JP2006106147A (ja) 表示装置及び表示方法
KR100517367B1 (ko) 플라즈마 표시 패널의 오차 확산 처리 회로
KR20000037549A (ko) 플라즈마 표시 패널의 오차 확산 처리 회로
KR100946737B1 (ko) 비디오 화상을 처리하기 위한 방법 및 그 방법을 구현하기 위한 시스템
JP2010091949A (ja) ヒストグラム生成方法、ヒストグラム生成回路および画像処理装置
JP2004192014A (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee