KR100774607B1 - 실리콘웨이퍼의 평가방법 - Google Patents

실리콘웨이퍼의 평가방법 Download PDF

Info

Publication number
KR100774607B1
KR100774607B1 KR1020067025568A KR20067025568A KR100774607B1 KR 100774607 B1 KR100774607 B1 KR 100774607B1 KR 1020067025568 A KR1020067025568 A KR 1020067025568A KR 20067025568 A KR20067025568 A KR 20067025568A KR 100774607 B1 KR100774607 B1 KR 100774607B1
Authority
KR
South Korea
Prior art keywords
wafer
region
density
silicon wafer
temperature
Prior art date
Application number
KR1020067025568A
Other languages
English (en)
Other versions
KR20060134228A (ko
Inventor
히로시 타케노
마코토 이이다
히데키 시게노
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20060134228A publication Critical patent/KR20060134228A/ko
Application granted granted Critical
Publication of KR100774607B1 publication Critical patent/KR100774607B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

CZ법에 의해 질소를 도프 또는 도프하면서 육성한 실리콘 단결정봉에서 슬라이스로 얻은 실리콘 웨이퍼로 되고, 그 실리콘 웨이퍼의 전면이 NV영역, OSF링 영역을 함유하는 NV영역, OSF링영역의 어느 것으로 되고, 또한 격자간 산소농도가 14ppma이하로 되는 실리콘 웨이퍼와 그 제조방법 및 실리콘웨이퍼의 결함을 평가하는 방법. 이것에 의해 결정위치나 디바이스프로세스에 의존하지 않고 안정한 산소석출이 얻어진 실리콘 웨이퍼 및 그 제조방법이 제공된다. 또한, 인상조건이 미지로 결함영역을 모르는 실리콘 웨이퍼의 결함영역을 평가하는 것이 가능하다.
실리콘 웨이퍼, 결함영역, 산소석출물밀도

Description

실리콘웨이퍼의 평가방법{EVALUATION METHOD FOR SILICON WAFER}
도 1은 열처리개시온도와 BMD밀도의 관계를 표시한 도면이다.
(a) OSF링내측영역, (b) OSF링영역, (c) NV영역, (d) NI영역과 I-리치영역
도 2는 BMD밀도의 산소농도의존성을 나타내는 도면이다.
(a) 700℃에서의 BMD밀도와 800℃에서의 BMD밀도와의 밀도차, 즉 극소석출핵만의 결정위치별 밀도분포
(b) 800℃와 900℃와의 BMD밀도차와 결정위치별 밀도분포,
(c) 900℃와 1000℃와의 BMD밀도차와 결정위치별 밀도분포
(d) 1000℃ 이상에서 결정위치별 BMD밀도분포.
도 3은 BMD 밀도의 산소농도의존성에 있어서 결함영역의 영향을 고려한 결과를 나타낸 도면이다.
(a) 700℃와 800℃와의 BMD 밀도차와 결함영역별 BMD밀도분포,
(b) 800℃와 900℃와의 BMD밀도차와 결함영역별 BMD밀도분포,
(c) 900℃와 1000℃와의 MBD밀도차와 결함영역별 BMD밀도분포,
(d) 1000℃이상에서 결함영역별 BMD밀도분포.
도 4의 (a)~(f)는 고산소품의 BMD밀도의 면내분포를 나타내는 도면이다.
도 5의 (a)~(h)는 저산소품의 BMD밀도의 면내분포를 나타내는 도면이다.
도 6은 산소석출핵농도의 결정위치에 따른 불균일을 저감하는 방법을 설명하는 도면이다.
도 7은 NV영역에서의 산소석출핵 밀도를 증가시키는 방법을 나타내는 설명도이다.
도 8은 실리콘 단결정내에서 결정의 경방향위치를 횡측으로 하고, F/G를 종축으로한 경우의 제결함분포도이다.
도 9는 본 발명에서 사용한 CZ법에 의한 단결정인상 장치의 개략설명도이다.
본 발명은 디바이스프로세스나 결정위치에 의존하지 않고서 안정하게 산소석출이 얻어지는 실리콘웨이퍼와 그 제조방법 및 인상조건이 미지(未知)인 실리콘웨이퍼의 결함영역을 평가하는 방법에 관한 것이다.
근년, DRAM 등의 반도체회로의 고집적화와 함께 소자의 미세화에 수반하여 그 기판으로 되는 쵸크랄스키법(이하, CZ법으로 간략히 표기함)으로 제작되는 실리콘단결정에 대한 품질요구가 높아지고 있다. 특히, FPD, LSTD, COP 등의 그로우-인(Grown-in)결함으로 불리는 결함이 존재하고, 이것이 다바이스특성을 악화시키므로 그 저감이 중요시 되고 있다.
이들 결함의 설명을 하기에 앞서, 실리콘단결정에 취입된 베이컨시(Vaccancy, 이하 V라 약기함)라 불리는 공극형의 점결함과, 인터스티셜-실리 콘(Interstitial-Si, 이하 I라 약기함)으로 불리는 격자간형 실리콘 점결함의 각각의 취입된 농도를 결정하는 인자에 대해서, 일반적으로 알려져 있는 것을 설명한다.
실리콘단결정에서, V-영역은 베이컨시(Vacancy) 요컨대 실리콘원자의 부족으로 발생하는 요(凹)부, 빈자리와 같은 것이 많은 영역이고, I-영역이란 실리콘원자가 여분으로 존재하는 것에 의하여 발생하는 전위나 여분인 실리콘원자의 덩어리가 많은 영역이고, 그리고, V-영역과 I-영역의 사이에는 원자의 부족이나 여분이 없는(적은) 뉴트럴영역(Neutral 영역, 이하 N-영역으로 간략히 표기함)이 존재한다. 그리고, 상기 그로우-인 결함(FPD, LSTD, COP 등)이라는 것은, 어디까지나 V나 I가 과포화된 상태일 때 발생하는 것으로, 다소의 원자의 균형을 잃어도 포화이하에서 존재하면 결함으로는 존재하지 않는 것으로 알려져 왔다.
이 두 점결함의 농도는, CZ법에 있어서 결정의 인상속도 (성장속도)와 결정중의 고액계면근방의 온도구배G와의 관계에서 결정되는 것으로 알려져 있다. 또한, V-영역과 I-영역과의 사이의 N-영역에는 OSF(산화유기적층결함, Oxidation Indused Stacking Fault)라 불리는 링상으로 발생하는 결함의 존재가 확인되고 있다. OSF는 단결정을 슬라이스하여 웨이퍼로 할 때에, 웨이퍼면내에서 동심원상으로 발생하는 것으로 부터, OSF링이라 부르고 있다.
이들 결정성장기인의 결함을 분류하면, 예를 들어 성장속도가 0.6mm/min전후이상으로 비교적 고속의 경우에는, 공극타입의 점결함이 집합한 보이드 기인으로 되고 있는 FPD, LSTD, COP 등의 그로우-인 결함이 결정경방향전역에 고밀도로 존재 하고, 이들 결함이 존재하는 영역은 V-리치(rich)영역(과포화의 공극이 보이드결함을 형성한 영역)이라 불리고 있다. 또한, 성장속도가 0.6mm/min이하의 경우는, 성장속도의 저하에 따라, 상기한 OSF링이 결정의 주변에서 발생하고, 이 링의 외측에 전위루프기인으로 생각되고 있는 L/D(Large Dislocation: 격자간 전위루프의 약호, LSEPD, LFPD 등)의 결함이 저밀도로 존재하며, 이들 결함이 존재하는 영역은 I-리치 영역(과포화 격자간 실리콘이 전위루프 결함을 형성한 영역)이라 불리고 있다. 또한, 성장속도를 0.4mm/min 전후 이하로 저속으로 하면, OSF링이 웨이퍼의 중심에 응집해 소멸하여 전면이 I-리치 영역으로 된다.
또한, 최근 V-리치 영역과 I-리치 영역의 중간에서 OSF링의 외측에 공공기인의 FPD, LSTD, COP도, 전위루프 기인의 LSEPD, LFPD도, 나아가서는 OSF도 존재하지 않는 N-영역의 존재가 발견되고 있다. 이 영역은 OSF링의 외측에 있고, 그리고 산소석출 열처리를 실시하여 X-ray 관찰 등으로 석출 콘트레스트를 확인한 경우에 산소석출이 거의 없고, 또한 LSEPD, LFPD가 형성될수록 리치하지 않은 I-리치 영역측에 있다.
또한, OSF링의 내측에도 공공기인의 결함도, 전위루프기인의 결함도 존재하지 않고, OSF도 존재하지 않는 N-영역의 존재가 확인되고 있다.
이들 N-영역은, 통상의 방법에서는 성장속도를 낮춘 때에 성장축 방향에 대해 비스듬하게 존재하기 때문에, 웨이퍼 면내에서는 일부분에서 밖에 존재하지 않았다. 이 N-영역에 대해, 보론코브 이론(V.V.Voronkov; Journal of Crystal Growth, 59(1982)625~643)에서는, 인상속도(F)와 결정고액계면 축방향 온도구배(G) 의 비인 F/G라는 파라미터가 점결함의 토탈농도를 결정한다고 하고 있다. 이 사실로부터 고려하면, 면내에서 인상속도는 일정할 것이므로 면내에서 G 분포를 갖기 때문에, 예를 들면 어떤 인상속도에서는 중심이 V-리치 영역에서 N-영역을 끼고 주변에 I-리치 영역으로 되는 것 같은 결정밖에 얻을 수 없었다.
이에 최근, 면내 G분포를 개량하여 비스듬하게 밖에 존재하지 않던 N-영역을, 예를 들면, 인상속도 F를 서서히 낮추면서 인상할 때에, 어떠한 인상속도에서 N-영역이 횡전면에 걸쳐있는 결정으로 제조할 수 있도록 되었다. 또한, 이 전면 N-영역의 결정을 길이 방향으로 확대하기 위해서는, 이 N-영역이 횡으로 확대된 때의 인상속도를 유지하여 인상하면 어느 정도 달성할 수 있다. 또한, 결정이 성장함에 따라 G가 변화하는 것을 고려해 그것을 보정하여, 끝까지 F/G가 일정하게 되도록 인상속도를 조절하면, 그런대로 성장방향에도 전면 N-영역으로 되는 결정이 확대가능하도록 되었다.
이 N-영역을 다시 분류하면, OSF링의 외측에 인접한 NV영역(공극이 많은데 보이드 결함이 검출되지 않는 영역)과 I-리치영역에 인접한 NI영역(격자간 실리콘은 많은데 전위루결함이 검출되지 않는 영역)이 있다는 것을 알 수 있다.
더욱이, CZ법 실리콘기판에서는, 이러한 그로우-인 결함을 저감하는 중요성외에, 중금속 불순물에 대한 인터널 게터링 효과의 관점에서 산소석출의 제어가 점점 중요하게 되고 있다. 그러나, 산소석출은 열처리조건에 의존하기 때문에, 유저마다 다른 디바이스프로세스에서, 적절한 산소석출을 얻는 것은 더 없이 어려운 문제이다. 더욱이, 웨이퍼는 디바이스공정뿐만 아니라, 결정인상공정에서 융점으로부 터 실온까지 냉각하는 열처리(결정열이력)된다. 따라서, 애즈-그로운(as grown)결정중에는 결정열이력으로부터 형성된 산소석출핵(그로우-인 석출핵)이 이미 존재하고 있다. 이 그로우-인 석출핵의 존재가 산소석출의 제어를 더욱 어렵게 하고 있다.
디바이스공정중에서의 산소석출과정은 2종류로 분류할 수 있다. 하나는 디바이스공정의 초기 단계 열처리에서 잔존한 그로우-인 석출핵이 성장하는 과정이다. 다른 하나는, 디바이스 공정중에 핵발생하여, 그 핵이 성장하는 과정이다. 후자의 경우는 산소핵농도에 강하게 의존하므로 산소농도의 제어에 의하여 산소석출을 제어할 수 있다. 한편, 전자의 경우는, 그로우-인 석출핵의 열정안정성(프로세스 초기단계의 온도에서 어느 정도의 밀도로 잔존되는가)이 중요한 포인트로 된다.
예를 들면, 그로우-인 석출핵이 고밀도에서 있어도 사이즈가 작은 경우에는, 열적으로 불안정으로 되는 디바이스공정의 초기 단계 열처리에서 소멸해버리기 때문에 산소석출을 확보할 수 없다. 여기서의 문제는, 그로우-인 석출핵의 열적안정성이 결정열이력에 강하게 의존하기 때문에, 초기 산소농도가 동일한 웨이퍼에서도, 결정인상조건이나 결정축방향의 위치에 따라, 디바이스공정에서의 산소석출 거동이 크게 흐트러지는 것이다. 따라서, 디바이스공정에서의 산소석출을 제어하기 위해서는, 산소농도뿐만 아니라, 결정열이력을 제어하는 것에 의해 그로우-인 석출핵의 열적안정성을 제어하는 것이 중요하게 된다.
상기한 그로우-인 결함을 저감하는 기술은 현재개발이 진척되고 있는데, 이러한 방법에서 제작된 저결함결정은, 그로우-인 결함을 저감하기 위해 결정열이력 을 제어하고 있다. 이것에 의해, 그로우-인 석출핵의 열적안정성도 변화하고 있다고 생각되어진다. 그러나, 어느 정도 변화하고 있는지는 전혀 알고 있지 않다.
따라서, 이러한 저결함결정의 디바이스공정에서의 산소석출거동은 매우 불규칙하게 될 것이 예상되고, 결과로서 디바이스의 수율의 저하를 초래하고 있다.
또한, 결함영역이 미지의 웨이퍼의 경우, 그 웨이퍼가 어느 결함영역으로부터 제작된 것에서 된 것인가를 판단하는 방법이 확립되어 있지 않기 때문에 디바이스공정에서 어떤한 산소석출거동을 나타낼 것인가를 예측하는 것이 곤란하다.
그래서, 본 발명은 이와 같은 문제점을 감안한 것으로, 결정위치나 디바이스프로세스에 의존하지 않으면서 안정하게 산소석출이 얻어지는 실리콘웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다. 또한, 본 발명의 다른 목적은, 인상조건이 미지이고 결함영역이 불명확한 실리콘웨이퍼의 결함영역을 평가하는 방법을 제공하는 것이다.
본 발명은 상기목적을 달성하기 위한 것으로, 본 발명에 관계하는 실리콘 웨이퍼는, 실리콘 웨이퍼의 전면이, NV영역, OSF링 영역을 함유하는 NV영역, OSF링영역의 어느 것으로 하고, 또한, 격자간산소농도가 14ppma (일본전자 공업진흥협회(JEIDA)규격) 이하로 되는 것을 특징으로 하는 실리콘웨이퍼이다.
이러한 실리콘웨이퍼의 전면이 NV영역 또는 전면이 OSF링영역 또는 이들이 혼재한 영역으로 되면, 열적으로 안정한 큰 그로우-인 석출핵이 알맞은 정도로 존 재하므로, 디바이스프로세스가 다르더라도 산소석출의 불균일이 작게 되고, 안정한 BMD(Bulk Micro Defect라 불리는 산소석출물)를 얻는 것이 가능하다. 또한, 격자간산소농도가 14ppm이하로 되면, 작은 그로우-인 석출핵의 밀도가 저하하므로, 산소석출물의 결정위치에 의한 불균일이 저감한 실리콘 웨이퍼로 된다.
또한, 본 발명의 실리콘웨이퍼는 쵸크랄스키법에 의해 질소를 도프하여 육성된 실리콘단결정봉에서 슬라이스하여 얻어진 실리콘 웨이퍼로 되고, 이 실리콘웨이퍼의 전면이, NV영역, OSF링영역을 함유한 NV영역, OSF링영역의 어느 것으로 되는 것을 특징으로 하는 실리콘웨이퍼로 된다.
이와 같이, 질소가 도프된 실리콘웨이퍼로 되고, 또한 전면이 NV영역 또는 OSF링영역 또는 이들이 혼재한 영역으로 되면, 열적으로 안정한 큰 그로우-인 석출핵이 고밀도로 얻어지는 것으로, 디바이스 프로세스에서 충분한 게터링효과가 얻어지는 실리콘웨이퍼로 된다.
이 경우 실리콘웨이퍼에 도프된 질소농도는 1×1010~5×1015개/㎤이다.
즉, 질소도프의 효과에 의해 극히 고밀도의 BMD를 얻기 위해서는 적어도 1×1010개/㎤ 이상의 질소농도가 필요로 되고, 5×1015개/㎤이상에서는 CZ법에서 단결정봉을 인상할 때에 단결정화가 방해될 가능성이 있다. 또한, 질소도프한 웨이퍼의 경우에 대해서도, 격자간산소농도가 14ppma이하로 되면 작은 그로우-인 석출핵의 밀도가 낮아지므로 결정위치에 의해 산소석출물의 불균일을 저감할 수 있다.
다음, 본 발명과 관련한 방법은, 쵸크랄스키법에 의해 실리콘단결정을 육성 할때 인상속도를 F[mm/min]로 하고, 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내 온도구배의 평균치를 G[℃/mm]로 표시할 때, 결정중심에서 결정주변까지의 거리D[mm]를 횡축으로 하고, F/G[㎟/℃·min]의 값을 종축으로 하여 결함분포를 나타낸 결함분포도의 NV영역 또는 OSF링 영역내에서 결정을 인상한 경우에 있어서, 격자간 산소농도가 14ppma 이하로 되도록 결정을 인상하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법이다.
이와 같이 실험·조사의 결과를 해석하여 구한 도 8의 결함분포도를 기초로 V리치영역과 NV영역의 경계선 및 NV영역과 NI영역의 경계선으로 둘레를 둘러싼 영역내에 자리잡도록 결정의 인상속도 F와 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내온도구배의 평균치 G를 제어하여 결정을 인상하면, 육성된 단결정봉을 슬라이스하여 얻어진 실리콘웨이퍼의 전면을 NV영역, OSF링 영역을 함유한 NV영역, OSF링영역의 어느 하나로 하는 것이 가능하고, 이와 함께 격자간산소농도를 14ppma이하로 제어하여 결정을 인상할 수 있다.
따라서, 이러한 영역으로 되면, 열적으로 안정한 큰 그로우-인 석출핵이 알맞은 정도로 존재하므로, 디바이스프로세스가 다르더라도 산소석출의 불규일이 적고, 안정한 BMD를 얻을 수 있다. 또한, 격자간 산소농도를 14ppma이하로 하기 때문에 작은 그로우-인 석출핵의 밀도를 저하하는 것이 가능하고, 결정위치에 의한 산소석출물의 불규일을 저감할 수 있다.
또한, 본 발명의 방법은 쵸크랄스키법에 의해 실리콘 단결정을 육성할 때에 인상속도를 F[mm/min]로 하고, 실리콘의 융점에서 1400℃의 사이의 인상축방향의 결정내온도구배의 평균치를 G[℃/mm]로 표시할 때, 결정중심에서 결정주변까지의 거리 D[mm]를 횡축으로 하고, F/G[㎟/℃·min]의 값을 종축으로 하여 결함분포를 나타낸 결함분포도의 NV영역 또는 OSF링영역내에서 결정을 인상하는 경우에 있어서, 질소를 도프하면서 결정을 인상하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법이다.
이러한 조건으로 결정을 인상하면, 육성된 단결정봉을 슬라이스로 하여 얻은 실리콘웨이퍼에 질소를 도프하는 것과 함께, 전면을 NV영역, OSF링영역을 함유하는 NV영역, OSF링영역의 어느 것으로 할 수 있다.
이와 같이, 질소가 도프된 실리콘웨이퍼로 되고, 또한 전면이 NV영역 또는 OSF링영역 또는 이들이 혼재한 영역으로 되면, 열적으로 안정한 큰 그로우-인 석출핵이 고밀도로 얻어지므로, 디바이스프로세스에서 충분한 게터링효과가 얻어지는 웨이퍼를 제조할 수 있다.
이 경우 상기 도프하는 질소농도를 1×1010~5×1015개/㎤로 하는 것이 가능하다.
더욱이 이 경우, 상기 CZ법에 의해 결정을 육성할 때, 격자간 산소농도가 14ppma이하로 되도록 결정을 인상하는 것이 가능하다. 이와 같이, 질소도프에 의해 극히 고밀도의 BMD를 얻기 위해서는 1×1010개/㎤이상의 질소농도가 필요하고, 5×1015개/㎤를 초과하면 CZ법에서 단결정봉을 인상할 때 단결정화가 방해될 가능성이 있으므로 5×1015개/㎤이하로 하는 것이 바람직하다.
또한, 질소도프하는 경우에도, 격자간산소농도가 14ppma이하로 되면 작은 그로우-인 석출핵의 밀도가 낮아지므로, 결정위치에 의한 산소석출물의 불균일을 저감하는 것이 가능하다.
그리고 본 발명에 관련한 평가방법은, CZ법에 의해 제작된 실리콘 웨이퍼의 결함영역의 평가방법에 있어서, 하기의 공정에 의해 측정된 적어도 2개의 산소석출물 밀도를 비교하는 것에 의해 평가대상으로 되는 실리콘웨이퍼의 결함영역을 평가하는 방법이다.
(1) 평가대상으로 되는 웨이퍼를 2매이상의 웨이퍼편(A,B, ···)으로 분할한다.
(2) 분할된 웨이퍼의 웨이퍼편A를 600~900℃의 온도범위에서 선택한 온도T1[℃]에서 유지된 열처리로내에 투입한다.
(3) T1[℃]에서 승온속도 t[℃/min]로 1000℃이상의 온도 T2[℃]까지 승온하고, 웨이퍼편A 중의 산소석출물을 검출가능한 사이즈로 성장할 때 까지 유지한다(단, t≤3℃/min).
(4) 웨이퍼편 A를 열처리로에서 꺼내고, 웨이퍼내부의 산소석출물 밀도를 측정한다.
(5) 분할된 웨이퍼의 다른 웨이퍼편 B를 800~1100℃의 온도범위에서 선택된 온도 T3[℃]로 유지한 열처리로내에 투입한다(단, T1<T3<T2로 한다).
(6) T3[℃]에서 상기 승온속도t[℃/min]로 상기 T2[℃]까지 승온한 웨이퍼중의 산소석출물을 검출가능한 사이즈로 성장할 때 까지 유지한다.
(7) 웨이퍼편B를 열처리로에서 꺼내고, 웨이퍼내부의 산소석출물 밀도를 측정한다.
종래, 결함영역이 미지의 웨이퍼의 경우, 그 웨이퍼가 어떤 결함영역에서 제작된 것인지 판단하는 방법이 확립되어 있지 않았기 때문에 디바이스 공정에서 어떠한 산소석출거동을 나타내는 것인가를 예측하는 것이 곤란하였지만, 상기 결함영역의 평가방법에 따르면 인상조건이 미지이고 결함영역이 불명확한 실리콘웨이퍼의 결함영역을 평가하는 것이 가능하고, 아울러 디바이스공정에서 산소석출거동을 예측하는 것이 가능하게 된다.
이와 같이, 본 발명에 따르면, 결정위치나 디바이스프로세스에 의존하지 않으면서 안정한 산소석출이 얻어지므로 산소석출물밀도의 불균일이 적어지고 안정한 게터링능력을 갖는 웨이퍼를 얻을 수 있다. 더욱이, 본 발명의 평가방법을 이용하는 것에 의해, 인상조건이 미지이고 결함영역이 불명확한 실리콘 웨이퍼의 결함영역을 비교적 용이하게 판단하는 것이 가능하다.
이하, 본 발명에 대해 보다 상세하게 설명한다.
본 발명자들은 이하의 실험을 행하여 그로우-인 석출핵의 열적안정성을 조사하였다.
먼저, 다른 결함영역을 갖는 수종류의 웨이퍼를 준비하고, 이들 웨이퍼를 다음의 방법으로 열처리를 실시하였다.
웨이퍼를 T℃(T=700, 800, 900, 1000)으로 설정한 로내에 투입한 후, T℃에서 1050℃까지 1.5℃/min의 속도로 승온하고, 1050℃에서 4시간 유지하였다. 이 열처리에서는 느린 속도의 승온에 의해 T℃이상에서 안정한 그로우-인 석출핵을 1050℃에서 소멸하지 않은 사이즈까지 성장시키고, 나아가 1050℃에서 4시간 유지하는 것에 의해 기존의 평가벙법으로 검출가능한 사이즈까지 성장시켰다.
중요한 점은 승온속도의 최적화에 의해 그로우-인 석출핵을 충분하게 성장시키고 또한 열처리공정에서 새로운 석출핵을 발생시키지 않는 조건이 되도록 한다. 따라서, 이 열처리후의 산소석출물(BMD:Bulk Micro Defect)밀도는 T℃이상에서 안정한 그로우-인 석출핵밀도를 나타낸다. 열처리후의 BMD밀도는 적외선산란단층촬영법(LST)에서 측정하였다. 측정위치는 에지에서 10mm 들어가는 곳에서 10mm 간격으로 중심부까지로, 깊이는 표면에서 약 50㎛~180㎛의 영역으로 한다.
이러한 실험의 결과, 그로우-인 석출핵의 열적안정성은, OSF링을 지표로한 결함영역(링내측, 링영역, 링외측), 산소농도, 결정축방향위치에 영향을 주는 것을 알 수 있다. 이하에 그 결과를 나타낸다.
(1) 그로우-인 석출물과 결함영역과의 관계
열처리개시온도 T℃와 BMD밀도와의 관계를 도 1에 표시한다. 기호의 흑색은 저산소품(12-14ppma)을, 백색은 고산소품(15~17ppma)을 나타내고 있다. 기호의 형상의 차이는 웨이퍼의 종류(결정인상조건)의 차이를 나타내지만, 이들의 차이는 여기서는 의논하지 않는다.
그래프의 보는 방법으로는 예를 들어 700℃에서 BMD밀도가 1×109/㎤ 으로 되는 경우, 700℃에서 잔존 가능한 그로우-인 석출물의 밀도가 1×109/㎤로 되는 것을 나타낸다. 이론적으로, 온도가 높으면 그온도에서 잔존할 수 있는 석출핵의 사이즈(임계 사이즈)가 크게 된다. 고온에서 잔존가능한 큰 석출핵은 저온에서도 잔존할 수 있다. 따라서, 700℃에서의 BMD밀도는 700℃이상의 온도에서 잔존가능한 전체의 석출핵의 밀도로 된다.
(1-1) OSF링내측 영역(V-리치 영역)
도 1(a)는 OSF링내측에서의 결과를 나타내고 있다. 열처리개시온도가 높으면 BMD밀도가 낮게 되는 것이다. 요컨대 석출핵의 사이즈가 크면 그 밀도가 낮게 되는 것이다. 특히 900℃이상에서는 106/㎤ 오더(order) 이하로 되어 극히 낮다. 이 것에서, OSF링의 내측영역에서는 열적으로 안정한 비교적 큰 그로우-인 석출핵의 밀도가 극히 낮아지는 것을 알 수 있다. 또한, 온도의존성이 강해지는 것에서 디바이스프로세스조건(초기단계 열처리온도)이 다르면 BMD밀도가 크게 다른 것으로 추측된다.
(1-2) OSF링영역과 NV영역
OSF링영역과 NV영역에서의 결과를 각각 도 1(b)와 (c)에 표시하였다. 양자는 거이 같은 경향을 나타낸다. OSF 링내측과 비교하여 900℃이상에서의 BMD밀도가 명확하게 높게 되는 것을 알 수 있다. 요컨대, 열적으로 안정한 석출핵밀도가 높게 된다. 온도의존성이 약하게 되는 것에서, 디바이스프로세스조건이 다르게 되더라도 BMD밀도는 크게 변화하지 않는 것을 알 수 있다. OSF링영역과 NV영역에는 고온산화에서 OSF가 발생하는가 아닌가의 큰 차이가 있다. 이 차이는 1000℃ 보다도 높은 온도에서 안정한 석출핵밀도의 차이에 기인하고 있는 것으로 생각된다.
(1-3) NI와 I리치 영역
NI와 I-리치영역에서의 결과를 도 1(d)에 표시한다. 데이타수가 적지만, 경향은 OSF링내측의 경우와 거의 같게 된다.
이상의 결과로 부터, 예를 들어 개시온도가 800℃와 1000℃의 열처리에 있어서는 BMD밀도를 측정하면, 그 웨이퍼가 어떤 결함영역으로 되는 것인지를 판단할 수 있는 것을 알 수 있다.
(2) 산소농도의존성
(2-1) 결정위치의 영향을 고려한 경우
BMD밀도의 산소농도의존성을 도 2에 표시한다. 기호의 차이(구, 삼각, 사각)는 결정위치의 차이를 표시하고, 각각 결정의 귀퉁이(肩)에서 0~4cm, 40~80cm, 80cm~로 분류한다.
도 2(a)에서는, 700℃에서의 BMD밀도와 800℃에서의 BMD밀도와의 차이를 표시한다. 이 차이는, 700℃에서는 잔존하지만 800℃에서는 잔존하지 않는 그로우-인 석출핵, 요컨대 극히 적은 석출핵만의 밀도를 표시한다. 이 결과로부터, 작은 석출핵의 밀도의 산소농도 의존성은 강하고, 산소농도가 낮게 되면 밀도가 감소하는 것을 알 수 있다. 또한, 결정위치의존성도 있으며, 결정 귀퉁이에서 80cm 이상의 위치에서 밀도가 감소하고 있는 것을 알 수 있다.
도 2(b)에 표시한 바와 같이, 800~900℃에서 안정한 석출핵의 밀도에 있어서도 산소농도의존성이 보여지지만, 결정위치의 영향은 명확하게 나타나지 않았다.
한편, 도 2(c),(d)에 표시한 바와 같이, 900~1000℃ 및 1000℃이상에서 안정한 큰 석출핵만의 밀도에 있어서는 산소농도의존성이나 결정위치 의존성이 거의 없는 것을 알 수 있다.
(2-2)결함영역의 영향을 고려하는 경우
BMD밀도의 산소농도의존성에서 결함영역의 영향을 고려한 결과를 도 3에 표시한다. 결함영역간의 경계부근의 데이타는 생략하였다. 결함영역의 영향은 온도영역이 높게 될수록 예컨대 석출핵사이즈가 크게 될수록 명확하게 나타난다. 도 3(c),(d)에 표시한 바와 같이, 900~1000℃ 및 1000℃이상에서 안정한 큰 석출핵의 밀도는, OSF링 영역과 NV영역에서 분명히 높게 되는 것이다. 단, 산소농도의존성은 거의 없다.
(2-1)과 (2-2)의 결과를 합하면 다음의 것이 판단된다.
비교적 작은 그로우-인 석출핵의 밀도는 산소농도와 결정위치에 강하게 의존하지만, 결함영역의 영향은 받기 어렵다. 한편, 고온에서 안정한 큰 그로우-인 석출핵의 밀도는, 산소농도나 결정위치에는 거의 의존하지 않지만, 결함영역에 강하게 의존한다.
(3) 산소석출의 면내 균일성
상술한 바와 같이, 그로우-인 석출핵의 열적안정성은 OSF링을 지표로 한 결함영역에 강하게 의존하는 것을 알 수 있다. 따라서, 복수의 결함영역을 함유하고 있는 웨이퍼에서는, 산소석출의 면내 균일성이 악화되는 것을 쉽게 상상할 수 있다. 그 결과를 도 4 및 도 5에 표시한다.
(3-1) 고산소품의 경우
고산소품(15~17ppma)에서의 결과를 도 4에 표시한다. 기호의 차이는 열처리개시온도의 차이를 나타내고 있다. 복수의 결함영역을 함유하고 있는 웨이퍼(도 4(c)~(f))에서는, 온도가 높은 경우에 BMD밀도의 면내 균일성이 악화되고 있다. 이것은, (2)에서 기술한 바와 같이, 고온에서 안정한 큰 그로우-인석출핵의 밀도가 결함영역의 영향을 강하게 받기 때문이다. 단, 온도가 낮게 되면 면내균일성은 양호하게 된다. 이것은 작은 그로우-인 석출핵의 밀도는 결함영역의 영향을 거의 받지 않고 산소농도에 강하게 의존하고 있기 때문이다. 이 결과에서 디바이스프로세스의 영향을 고려하면 초기단계 온도가 낮은 저온프로세스(700~800℃)에서는 BMD밀도의 면내 균일성은 악화 되지 않지만, 초기단계 온도가 높은 고온프로세스(~900℃)에서는 면내균일성이 안화된다고 추측된다. 이 것은 종래의 저결함결정에서의 문제점으로 된다고 생각된다.
(3-2) 저산소품의 경우
도 5에 저산소품(12~14ppma)에서의 결과를 표시한다. 고산소품과 비교하면 저산소품에서는 열처리개시온도가 저온에서도 BMD밀도의 면내분포가 악화되고 있다. 이것은, 산소농도가 낮은 경우에서는 작은 석출핵의 밀도가 감소한 것에 의해, 어떤 온도에 있어서도 결함영역의 영향을 강하게 받는 큰 석출핵이 지배적으로 되어 버리기 때문이다. 이 결과로부터, 저산소품에서는 어떤 디바이스프로세스에 있 어서도 BMD밀도의 면내 균일성이 악화되는 것이 시사된다.
본 발명자는 이상의 (1)~(3)에 의해 얻어진 지견을 근거로 하여 예의 검토를 거듭하여 고온프로세스에서 저온프로세스까지 전체의 디바이스프로세스에서 안정하게 BMD밀도를 얻는 방법에 대해 하기의 고찰을 더하여 본 발명에 이른 것이다. 이하의 고찰과 관련한 개념도를 도 6에 나타낸다.
<고찰 1> 결정위치에 의해 BMD밀도의 불균일을 저감하는 방법
산소석출제어에 있어서 큰 문제점은 결정위치에 의한 불균일이 크다는 것이다. 이번 실험에 있어서, 결정위치의 영향은 700~800℃에서 안정한 작은 석출핵의 밀도에 대해 현저하게 되는 것을 알 수 있다. 이 석출핵은 결정열이력의 700℃이하의 온도대에서 형성된다고 생각된다. 요컨대, 결정위치에 의한 불균일을 저감하기 위해서는, 700℃이하의 열이력이 결정의 탑부(귀퉁이 부측(K측))와 바툼(bottom)부(꼬리부측(P측))에서 동일하게 되면 좋겠지만, 이것은 극히 곤란하다. 그래서, 밀도가 낮아지면 결정위치의 불균일이 저감되리라 생각된다. 도 2의 결과로부터 작은 석출핵의 밀도를 낮추기 위해서는 산소농도를 14ppma이하로 할 필요가 있다. 14ppma를 초과하면 본 발명의 목적으로 하는 결정위치에 따른 불균일을 저감할 수 없게 된다. 이 산소석출의 결정위치의존성을 없애려는 발상은 질소도프의 경우에도 적용되며, 산소농도를 14ppma이하로 하면 좋다.
<고찰 2 >열정으로 안정한 그로우-인 석출핵을 형성하는 방법
다비이스 프로세스가 다르더라도 안정하게 BMD를 얻기 위해서는 열적으로 안정한 큰 석출핵이 필요하다. 큰 석출핵의 밀도는 결함영역에 강하게 의존하고, OSF링 영역과 NV영역에서 높게 된다. 단, OSF링영역에서는 고온프로세스의 경우에 OSF가 발생할 가능성이 있으므로, 최적인 영역은 NV영역이라고 생각된다.
고찰1과 아울러 결정위치나 디바이스프로세스에 의존하지 않고 안정하게 BMD가 얻어지는 웨이퍼는 산소농도가 14ppma이하이고 또한 전면이 NV영역(또는 전면이 OSF링영역을 함유한 NV영역, 혹은 전면이 OSF링 영역)으로 되는 웨이퍼라고 말할 수 있다. 단, 종래의 NV영역에서는 석출핵 밀도가 107/㎤오더로 반드시 충분하다고는 말할수 없다.
<고찰 3> NV영역에서의 석출핵 밀도를 증가시키는 방법
도 3에 표시한 바와 같이, 열적으로 안정한 큰 석출핵의 밀도가 산소농도에 거의 의존하지 않으므로, 고산소화에 의해 밀도의 증가는 기대할 수 없다.
여기서, NV영역에 있어서 안정한 석출핵이 형성된 메타니즘을 고찰한다. 도 7에 그 개념도를 표시한다. 결정인상조건:F/G(F:인상속도, G:성장계면근방에서의 온도구배)의 제어에 의해, NV영역에서는 공공의 과포화도가 감소하여 보이드의 형성이 억제되고 있다. 이것에 의해, 보이드형성온도대 보다 낮은 온도에서는 보이드가 형성된 영역 보다도 NV영역의 쪽이 공극과잉으로 된다. 과잉공극 때문에 비교적 고온에서의 산소석출핵 형성이 촉진되는 현상은, 여러가지 실험에 의해서 확인되고 있다. 예컨대, NV영역에서는 과잉공극에 의해서 비교적 고온(1000~750℃ 정도의 범위에서 있는 것으로 생각된다)에서의 석출핵형성이 촉진되는 것으로 생각된다. 고온에서 핵이 형성되는 경우는, 그 후의 냉각과정에서 충분한 성장이 가능하므로, 열적으로 안정한 큰 사이즈의 석출핵으로 된다.
상술한 메카니즘에 기초하면, 공극농도를 높게 하는 것에 의해 열적으로 안정한 석출핵의 밀도가 증가하게 된다. 그러나, 공극농도가 높게 되면 보이드형성이 촉진되므로, 결과로서 석출핵 형성에 기여하는 공극농도가 저하해버린다. 따라서, 공극농도가 높아도 그 응집을 억제할 수 있는 어떠한 방법이 필요하다.
그래서, 질소를 도프하는 것을 발상하였다. 도 6에도 표시하였지만, 질소도프를 행하면, 공극의 응집이 억제된 잔존한 과잉공극이 고온에서의 석출핵형성을 촉진하고, 결과적으로는 열적으로 안정한 석출핵의 밀도가 증가하게 된다. 단, OSF링내측영역은 극소COP(미소보이드결함)의 다발에 의해 다비이스 특성을 악화시키므로 사용할 수 없다. 따라서, 질소도프결정의 NV영역이 바람직하고, 디바이스프로세스에 의존하지 않고 안정한 산소석출물이 얻어지는 효과가 있다.
다음으로, 본 발명에서 사용하는 CZ법에 의한 단결정인상장치의 구성례를 도 9에 의해 설명한다. 도 9에 나타난 바와 같이, 이 단결정인상장치(30)은, 인상실(31)과 인상실(31)중에 설치된 도가니(32)와, 도가니(32)의 주위에 배치된 히터(34)와 도가니(32)를 회전시키는 도가니 유지축(33) 및 그 회전기구(도시하지 않음)와, 실리콘의 종결정(5)를 유지하는 씨드척(6)과, 씨드척(6)을 인상하는 와이어(7)과, 와이어(7)을 회전 또는 권취하는 권취기구(도시하지 않음)를 구비하여 구 성되고 있다. 도가니(32)는, 그 내측의 실리콘 융액(탕)(2)를 수용하는 측에는 석영도가니가 설치되고, 그 외측에는 흑연도가니가 설치되어 있다. 또한, 히터(34)의 외측 주위에는 단열재(35)가 배치되어 있다.
또한, 본 발명의 제조방법에 관계되는 제조조건을 설정하기 위해, 결정(1)의 고액계면(4)의 외주에 환상의 고액계면 단열재(8)을 설치하고, 그 위에 상부 위요 단열재(9)가 배치되어 있다. 이 고액계면 단열재(8)은 그 하단과 실리콘 융액(2)의 탕면(3) 사이에 3~5cm의 틈(10)을 두어 배치되어 있다. 상부 위요 단열재(9)는 조건에 따라서는 사용하지 않는 것도 있다. 나아가, 냉각가스를 불어넣거나, 복사열을 차단하여 단결정을 냉각하는 도시하지 않은 통 형태의 냉각장치를 설치해도 좋다.
별도로, 최근에는 인상실(31)의 수평방향의 외측에, 도시하지 않은 자석을 설치하고, 실리콘 융액(2)에 수평방향 또는 수직방향 등의 자장을 인가하는 것에 의해, 융액의 대류를 억제하고 단결정의 안정성장을 도모하는 이른바 MCZ법이 이용되는 일도 많다.
다음으로, 상기 단결정인상장치(30)을 이용하여 단결정을 육성하는 방법의 일례로서 질소도프 단결정육성방법에 대해 설명한다. 먼저 도가니(32)내에서 실리콘의 고순도 다결정 원료를 융점(약 1420℃) 이상으로 가열하여 융해한다. 이 때, 질소를 도프하기 위해, 예를 들면 질화막 부착 실리콘 웨이퍼를 투입해 둔다. 다음으로, 와이어(7)을 풀어내는 것에 의해 융액(2)의 표면 대략 중심부에 종결정(5)의 선단을 접촉 또는 침적시킨다. 그 후, 도가니 유지축(33)을 적절한 방향으로 회전 시킴과 동시에 와이어(7)을 회전시키면서 권취하여 종결정(5)를 인상함으로써 단결정육성이 개시된다. 이후, 인상속도와 온도를 적절히 조절하는 것에 의해 대략 원주형상의 질소를 도프한 단결정봉(1)을 얻는 것이 가능하다.
이 경우에 본 발명에서는 결정내의 온도구배를 제어하기 위해, 도 9에 표시한 바와 같이 상기 고액계면단열재(8)의 하단과 실리콘 용액(2)의 탕면(3)과의 사이의 틈(10)의 간격을 조절하는 것과 함께, 인상실(31)의 탕면상의 단결정봉(1) 사이의 액상부분의 외주공간에서, 탕면근방의 결정의 온도를 예를 들면 1420℃에서 1400℃까지의 온도역에 환상의 고액계면단열재(8)를 설치하고, 이 위에 상부위요단열재(9)를 배치한다. 나아가 필요에 따라 이 단열재의 상부에 결정을 냉각하는 장치를 설치하고, 이 상부에서 냉각가스를 불어 넣어 결정을 냉각하는 것으로 하고, 통하부에 복사열반사판을 취부하여 제어하는 것도 좋다.
이하, 본 발명의 구체적인 실시예와 비교예를 들어 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
CZ법에 의해 직경 24인치의 석영도가니에 원료다결정 실리콘을 챠지하고, 전면이 NV영역으로 되는 영역을 갖는 단결정봉을 형성되도록 F/G를 제어하면서, 직경8인치, p형, 방위<100>, 격자간 산소농도 12~14ppma(JEIDA(Japan Electronic Industry Development Association)환산)의 단결정봉을 인상하였다. 이 때, 산소농도의 제어는 인상중의 도가니회전을 제어하는 것에 의하여 행하고, 또한, 다결정원 료중에 미리 소정량의 질화규소막을 갖는 실리콘웨이퍼의 투입의 유무에 의해 2종류의 단결정봉을 인상하고, 이들의 단결정봉에서 전면이 NV영역으로 되는 경면연마 웨이퍼(질소도프 웨이퍼 및 질소넌 도프 웨이퍼)를 제작하였다.
더욱이, 질소도프 웨이퍼는, 원료다결정중으로의 질소투입량과, 질소의 편석계수에서 산출된 질소농도가 1×1014개/㎤로 되는 위치에서 슬라이스하여 웨이퍼로 가공된 것이다.
이들의 웨이퍼에 대해, 디바이스프로세스에서 초기단계 열처리의 대신으로, 1000℃로 설정한 노내에 투입한 후 1000℃에서 1050℃까지 1.5℃/min의 속도에서 승온하여, 1050℃에서 4시간 유지하는 열처리를 행하였다. 그리고, 열처리후의 BMD밀도를 적외선산란단층촬영(LST)에 의해 각각 측정하였다. 측정위치는 에지에서 10mm들어가는 곳에서 10mm간격에서 중심부까지, 깊이는 표면에서 약 50~180㎛의 영역이다.
그 결과, BMD밀도는 질소도프웨이퍼가 3×109~8×109개/㎤로 되고, 질소 넌 도프 웨이퍼가 2×107~5×107이다. 따라서, 디바이스프로세스의 초기단계에 비교적 고온의 열처리를 행해도, 어느 웨이퍼라도 면내균일성이 우수한 상당량의 BMD밀도를 갖는 것을 알 수 있었다. 즉 이것은, 양웨이퍼 모두 고온에서 안정한 사이즈의 큰 그로우-인 산소석출핵이 면내 균일하게 형성되는 것을 나타내고 있다. 또한, 질소도프 웨이퍼의 경우에는 상당히 고밀도의 BMD가 얻어지고, 더 없이 게터링 효과가 높은 것으로 되는 것을 알 수 있었다.
(실시예 2)
결함영역을 모르는 웨이퍼를 2분할하고, 1편을 800℃로 설정한 로내에 삽입한 후 800℃에서 1050℃까지 1.5℃/min의 속도로 승온하여 1050℃에서 4시간 유지하고, 석출핵을 검출가능한 사이즈까지 성장시켰다. 같은 모양으로 남아있는 1편을 1000℃로 설정한 로내에 삽입한 후 1000℃부터 1050℃까지 1.5℃/min의 속도로 승온하여 1050℃에서 4시간 유지하여 석출핵을 검출가능한 사이즈까지 성장시켰다.
그리고 열처리후의 BMD밀도를 적외선산란단층촬영법(LST)에 의해 각각 측정하였다. 측정위치는 에지에서 10mm 들어가는 곳에서 10mm 간격으로 중심부까지 깊이는 표면에서 약 50~180㎛의 영역이다.
BMD 밀도는 800℃에서 승온한 것은 1×109개/㎤이고, 1000℃에서 승온한 것은 3×106개/㎤였다. 즉, 800℃와 1000℃에서 BMD밀도의 차는 2자리이상 되는 것으로 이 웨이퍼의 결함영역은 OSF링내측의 V리치영역으로 되는 것을 알 수 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시형태에서는, 직경 8인치인 실리콘 단결정을 육성하는 경우에 대한 예를 들어 설명했지만, 본 발명은 이것에만 한정되지 않고 직경 6인치 이하 직경 10~16인치 또는 그 이상의 실리콘 단결정에도 적용할 수 있다.
본 발명에 따르면, 결정위치나 디바이스프로세스에 의존하지 않으면서 안정한 산소석출이 얻어지므로 산소석출물밀도의 불균일이 적어지고 안정한 게터링능력을 갖는 웨이퍼를 얻을 수 있다. 더욱이, 본 발명의 평가방법을 이용하는 것에 의해, 인상조건이 미지이고 결함영역이 불명확한 실리콘 웨이퍼의 결함영역을 비교적 용이하게 판단하는 것이 가능하다.

Claims (1)

  1. 쵸크랄스키법에 의해 제작된 실리콘 웨이퍼의 결함영역의 평가방법에 있어서, 아래의 공정에 의해 측정된 적어도 2개의 산소석출물밀도를 비교하는 것에 의해 평가대상으로 되는 실리콘 웨이퍼의 결함영역을 평가하는 방법.
    (1) 평가대상으로 되는 웨이퍼를 2매이상의 웨이퍼편(A, B, ···)으로 분할하고,
    (2) 분할된 웨이퍼의 웨이퍼 편A을 600~900℃의 온도범위에서 선택된 온도 T1[℃]에서 유지한 열처리로내에 삽입하고,
    (3) T1[℃]에서 승온속도 t[℃/min]로 1000℃이상의 온도T2[℃]까지 승온하고, 웨이퍼편A 중 산소석출물이 검출가능한 사이즈로 성장할때까지 유지하고(단, t≤3℃/min].
    (4) 웨이퍼편A를 열처리로에서 꺼내어 웨이퍼내의 산소석출물 밀도를 측정하고,
    (5) 분할된 웨이퍼의 다른 웨이퍼편B를 800~1100℃의 온도범위에서 선택한 온도T3[℃]에서 유지한 열처리로 내에 삽입하고(단, T1<T3<T2로 함).
    (6) T3[℃]에서 상기 승온속도t[℃/min]로 상기 T2[℃]까지 승온하여 웨이퍼 중의 산소석출물이 검출가능한 사이즈로 성장할 때 까지 유지하고,
    (7) 웨이퍼편B를 열처리로에서 꺼내어, 웨이퍼내부의 산소석출물 밀도를 측정함.
KR1020067025568A 1999-11-12 2000-11-07 실리콘웨이퍼의 평가방법 KR100774607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00322242 1999-11-12
JP32224299A JP3787472B2 (ja) 1999-11-12 1999-11-12 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008659A Division KR100747726B1 (ko) 1999-11-12 2000-11-07 실리콘 웨이퍼와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060134228A KR20060134228A (ko) 2006-12-27
KR100774607B1 true KR100774607B1 (ko) 2007-11-09

Family

ID=18141507

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067025568A KR100774607B1 (ko) 1999-11-12 2000-11-07 실리콘웨이퍼의 평가방법
KR1020017008659A KR100747726B1 (ko) 1999-11-12 2000-11-07 실리콘 웨이퍼와 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020017008659A KR100747726B1 (ko) 1999-11-12 2000-11-07 실리콘 웨이퍼와 그 제조방법

Country Status (7)

Country Link
US (1) US6544490B1 (ko)
EP (1) EP1170404B1 (ko)
JP (1) JP3787472B2 (ko)
KR (2) KR100774607B1 (ko)
DE (1) DE60044777D1 (ko)
TW (1) TWI222469B (ko)
WO (1) WO2001036718A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JPWO2003003441A1 (ja) * 2001-06-28 2004-10-21 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
US7014704B2 (en) * 2003-06-06 2006-03-21 Sumitomo Mitsubishi Silicon Corporation Method for growing silicon single crystal
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP5440564B2 (ja) * 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
JP6266653B2 (ja) * 2013-01-08 2018-01-24 エスケー シルトロン カンパニー リミテッド シリコン単結晶ウェハ
JP6119680B2 (ja) 2014-06-25 2017-04-26 信越半導体株式会社 半導体基板の欠陥領域の評価方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
KR101759876B1 (ko) * 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
KR101721211B1 (ko) 2016-03-31 2017-03-29 주식회사 엘지실트론 단결정 실리콘 웨이퍼 분석 방법 및 이 방법에 의해 제조된 웨이퍼
CN107068676B (zh) * 2017-03-13 2019-08-27 Oppo广东移动通信有限公司 一种预设规格芯片、制造方法及移动终端
JP6927150B2 (ja) 2018-05-29 2021-08-25 信越半導体株式会社 シリコン単結晶の製造方法
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
JP2021130577A (ja) * 2020-02-19 2021-09-09 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11199387A (ja) * 1998-01-19 1999-07-27 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法およびシリコン単結晶ウエーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0890662A (ja) * 1994-09-27 1996-04-09 Niigata Polymer Kk 成形品の冷却搬送装置
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP2701806B2 (ja) * 1995-08-21 1998-01-21 日本電気株式会社 ファイル同期方式
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11199387A (ja) * 1998-01-19 1999-07-27 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法およびシリコン単結晶ウエーハ

Also Published As

Publication number Publication date
EP1170404B1 (en) 2010-08-04
EP1170404A1 (en) 2002-01-09
KR20060134228A (ko) 2006-12-27
JP2001139396A (ja) 2001-05-22
JP3787472B2 (ja) 2006-06-21
US6544490B1 (en) 2003-04-08
WO2001036718A1 (fr) 2001-05-25
EP1170404A4 (en) 2003-06-11
KR20010102971A (ko) 2001-11-17
DE60044777D1 (de) 2010-09-16
KR100747726B1 (ko) 2007-08-08
TWI222469B (en) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100774607B1 (ko) 실리콘웨이퍼의 평가방법
US6364947B1 (en) Method and apparatus for manufacturing a silicon single crystal having few crystal defects, and a silicon single crystal and silicon wafers manufactured by the same
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
JP3747123B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US20130323153A1 (en) Silicon single crystal wafer
JP4699675B2 (ja) アニールウェーハの製造方法
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
US6632411B2 (en) Silicon wafer and method for producing silicon single crystal
EP1074643B1 (en) Single-crystal silicon wafer having few crystal defects and method for manufacturing the same
KR100932742B1 (ko) 실리콘 단결정 웨이퍼와 에피텍셜 웨이퍼 및 실리콘 단결정의 제조방법
KR101213626B1 (ko) 단결정의 제조방법
JP3634133B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
US7582159B2 (en) Method for producing a single crystal
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4082394B2 (ja) シリコンウエーハの評価方法
JP5282762B2 (ja) シリコン単結晶の製造方法
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 13