KR100772602B1 - 라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물 - Google Patents

라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물 Download PDF

Info

Publication number
KR100772602B1
KR100772602B1 KR1020057022397A KR20057022397A KR100772602B1 KR 100772602 B1 KR100772602 B1 KR 100772602B1 KR 1020057022397 A KR1020057022397 A KR 1020057022397A KR 20057022397 A KR20057022397 A KR 20057022397A KR 100772602 B1 KR100772602 B1 KR 100772602B1
Authority
KR
South Korea
Prior art keywords
opening
layer
liner
conductive material
dielectric material
Prior art date
Application number
KR1020057022397A
Other languages
English (en)
Other versions
KR20060025149A (ko
Inventor
제프리 갬비노
웨드워드 Ⅲ 쿠니
앤토니 스탬퍼
토마스 모트시프
마이클 레인
앤드류 시몬
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060025149A publication Critical patent/KR20060025149A/ko
Application granted granted Critical
Publication of KR100772602B1 publication Critical patent/KR100772602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

바이어 또는 스터드의 재료를 라인 도체에 이용되는 것과 다른 것을 이용하거나, 바이어 라이너의 재료를 트렌치 라이너에 이용되는 것과 다른 것을 이용하거나, 또는 바이어 라이너의 두께를 트렌치 라이너의 것과 다르게 하여, 이중 다마신 백-엔드-오브-라인 (BEOL) 인터커넥트 구조물을 형성하는 방법이 개시되어 있다. 바람직하게, 저저항을 제공하기 위해 트렌치에 얇은 내화성 금속만을 이용하면서 기계적 강도의 개선을 위해서 바이어에는 두꺼운 내화성 금속을 이용하고 있다.
바이어, 트렌치, 이중 다마신 인터커넥트, 유전체 재료의 층, 라이너 두께, 라인 도체

Description

라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신 인터커넥트 구조물{DUAL DAMASCENE INTERCONNECT STRUCTURES HAVING DIFFERENT MATERIALS FOR LINE AND VIA CONDUCTORS}
본 발명은 집적 회로의 백-엔드-오브-라인(back-end-of-line; BEOL) 인터커넥트 구조물의 형성에 관한 것이다. 더욱 특히 본 발명은 바이어와 스터드용 재료를 라인 도체에 대해 이용되는 재료와 다른 것을 이용하여 이중 다마신 (Damascene) 인터커넥트 구조물을 형성하는 새로운 방법에 관한 것이다.
반도체 산업 로드맵은 다중 레벨의 온칩 인터커넥트 (on-chip interconnect) 를 둘러싸는 절연물에 대해 유전 상수의 저하를 요구하고 있다. 집적 회로에 대해 기생 용량 부하를 감소시킬 뿐만 아니라, 인접한 인터커넥트 간의 용량성 결합을 감소시키기 위해서는 유전 상수를 저하시켜야만 한다.
유전 상수를 감소시키게 되면 또한 탄성률, 강도, 열 전도률 및 파괴 인성 등과 같은 절연체의 기계적 특성의 감소가 수반하여 온다. 기판 및 금속 인터커넥트와의 열 팽창 불일치로 인해 구조물에는 상당한 응력이 생길 수 있다. 이들 응력은 열 순환 동안 구리 바이어 (via)나 스터드 (stud)의 피로의 원인이 되어, 수율성이나 신뢰성의 문제를 초래할 수 있다. 따라서, 저 k의 재료로 제조되는 바이 어의 강도를 개선하는 방법이 필요하다.
바이어의 강도는 바이어용 구리 대신에 내화성 금속을 이용하는 것이거나, 바이어를 둘러싸는 내화성 금속 라이너의 두께를 라인 도체와 비교하여 증가시키는 것으로 개선될 수 있다. 이제 까지, 바이어와 라인에 대해 다른 재료나 다른 라이너 두께를 갖는 인터커넥트 구조물의 형성은 일련의 단일 다마신 제조 단계를 이용하는 것으로만 이룰 수 있었다. 특히, 바이어 레벨 유전층이 먼저 증착된 다음에, 바이어 개구가 유전체 재료에 형성되고, 다음에 바이어가 제1 도전 재료로 충전된다. 바이어의 상부면을 바이어 레벨 유전체의 상부면과 동일면이 되게 하기 위해서 과도한 도전 재료를 예를 들어, 화학 기계적 연마법 (CMP)에 의해 제거한다. 라인 레벨 유전체가 다음에 증착되고, 트렌치 개구가 바이어 위에 놓인 라인 레벨 유전체에 형성되고, 트렌치는 제2 도전 재료로 충전된다. 다시, 라인 도체의 상부면이 라인 레벨 유전체의 상부면과 동일면이 되게 하기 위해서 과도한 도전 재료를 예를 들어, CMP로 제거한다.
이런 일련의 단일 다마신 단계는 시간 소모가 많고 비용도 많이 든다. 더구나, 두 개별층의 유전체 (바이어 레벨 및 라인 레벨)는 통상의 이중 다마신 구조물에서 발견되는 것과 같은 단일층의 유전체 재료와 비교하여 열악한 전기적 특성을 보이고 있다.
따라서, 이 기술에서는 바이어와 라인 레벨에 대해 단일 층의 유전체 재료를 가지지만, 바이어와 라인에 대해서는 다른 재료나 다른 라이너 두께를 갖는 이중 다마신 인터커넥트 구조물을 형성하는 방법의 필요성이 대두되고 있다.
따라서 본 발명의 목적은 저 k의 유전체 재료로 제조되는 바이어의 강도를 개선하는 방법을 제공하는 것이다. 이 목적과 그 외 목적은 본 발명의 방법을 이용하여 달성될 수 있다. 일 형태에서, 기판 상에 형성된 인터커넥트 구조물이 개시된다. 이 구조물은 적어도 하나의 제1 도체가 매립되어 있는 제1 유전체 재료의 제1 층 - 제1 도체는 상부면이 제1 유전체 재료의 층의 상부면과 동일면으로 되어 있음- ; 및 제1 유전체 재료의 층 위에 놓이며 적어도 하나의 제2 도체가 매립되어 있는 제2 유전체 재료의 제2 층 - 제2 도체는 적어도 하나의 제1 부분과 적어도 하나의 제2 부분을 포함하고, 제2 부분은 제1 부분과 다른 재료로 형성됨 - 을 포함하고, 제1 부분은 제1 도체와 전기적으로 접촉하며, 제2 부분은 제1 부분 위에 놓여 이와 전기적 접촉하며, 제2 부분은 제1 부분 보다 측면이 더 연장되어 있으며, 제2 부분은 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 되어 있다. 선택적으로, 인터커넥트 구조물은 제1 부분과 제2 유전체 재료 사이와 제1 부분과 제1 도체 사이에 배치된 제1 도전성 라이너; 및 제2 부분과 제2 유전체 재료 사이와 제2 부분과 제1 부분 사이에 배치된 제2 도전성 라이너를 더 포함하고, 제2 라이너는 제1 라이너와 다른 재료로 형성되어 있다.
다른 형태에서, 인터커넥트 구조물은 적어도 하나의 도체가 매립되어 있는 제1 유전체 재료의 제1 층 - 제1 도체는 상부면이 유전체 재료의 층의 상부면과 동일면으로 되어 있음 - ; 제1 유전체 재료의 층 위에 놓이며 적어도 하나의 제2 도체가 매립되어 있는 제2 유전체 재료의 제2 층; 제1 부분과 제2 유전체 재료 간에 그리고 제1 부분과 제1 도체 간에 배치된 제1 도전성 라이너; 및 제2 부분과 제2 유전체 재료 간에 배치된 제2 라이너 - 제2 라이너는 두께가 제1 라이너의 두께 보다 작음 - 를 포함한다. 제2 도체는 적어도 하나의 제1 부분과 적어도 하나의 제2 부분을 포함하고, 제1 부분은 제1 도체와 전기적 접촉되고, 제2 부분은 제1 부분 위에 놓여 이와 전기적 접촉하고, 제2 부분은 제1 부분의 것 보다 측면이 더 연장되고, 제2 부분은 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 되어 있다. 선택적으로, 인터커텍트 구조물은 제2 도체와 제2 유전체 재료 사이와 제2 도체와 제1 도체 사이에 배치된 도전성 라이너를 더 포함한다.
본 발명의 인터커넥트 구조물을 형성하는 방법이 또한 개시된다. 특히, 기판 상의 인터커넥트 구조물을 형성하는 방법이 개시되는데, 이 기판은 적어도 하나의 제1 도체가 매립되어 있는 제1 유전체 재료의 제1 층을 포함하고, 제1 도체는 상부면이 제1 유전체 재료의 층의 상부면과 동일면으로 되어 있다. 일 형태에서, 이 방법은 제1 유전체 재료의 층 상에 제2 유전체 재료의 제2 층을 증착하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제1 개구를 형성하는 단계 - 제1 개구는 제1 도체를 부분적으로 노출함 - ; 제1 개구를 제1 도전 재료로 충전하는 단계; 제1 도전 재료의 상단부를 제거하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제2 개구를 형성하는 단계 - 제2 개구는 제1 도전 재료 위에 놓이고, 제2 개구는 제1 개구 보다 측면이 더 연장되어 있음 -; 및 제2 개구를 제2 도전 재료로 충전하는 단계를 포함하고, 제2 도전 재료는 제1 도전 재료와 다르고, 제2 도전 재료는 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 만들어져 있다.
제2 형태에서, 이 방법은 제1 유전체 재료의 층 상에 제2 유전체 재료의 제2 층을 증착하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제1 개구를 형성하는 단계 - 제1 개구는 제1 도체를 부분적으로 노출함 - ; 제1 개구의 저부와 측벽 상에 제1 도전성 라이너를 증착하는 단계; 제1 개구를 희생 재료로 충전하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제2 개구를 형성하는 단계 - 제2 개구는 제1 도전 재료 위에 놓이고, 제2 개구는 제1 개구 보다 측면이 더 연장되어 있음 -; 희생 재료를 제거하는 단계; 제2 개구의 저부와 측벽 상에 그리고 제1 라이너 상에 제2 도전성 라이너를 증착하는 단계; 및 제2 개구를 제2 도전 재료로 충전하여 제2 도체를 형성하는 단계를 포함하고, 제2 도체는 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 만들어져 있다.
제3 형태에서, 이 방법은 제1 유전체 재료의 층 상에 제2 유전체 재료의 제2 층을 증착하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제1 개구를 형성하는 단계 - 제1 개구는 제2 유전체 재료의 층을 부분적으로 통해 연장되지만 제1 도체를 노출시키지는 않음 - ; 제2 유전체 재료의 층에 적어도 하나의 제2 개구를 형성하여 제1 개구를 유전체 재료의 나머지를 통해 연장시켜, 제1 도체를 노출시키고, 제2 개구는 제1 개구 위에 놓이고 제2 개구는 제1 개구 보다 특면으로 더 연장되어 있음 - ; 제1 개구의 저부와 측벽 상에 제1 도전성 라이너를 증착하는 단계; 제1 개구 및 제2 개구를 제1 도전 재료로 충전하는 단계; 제2 개구의 저부와 측벽 상에 제2 도전성 라이너를 증착하는 단계; 제2 개구를 제2 도전 재료로 충전하는 단계를 포함하고, 제2 도전 재료는 제1 도전 재료와 다르고, 제2 도전 재료는 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 만들어져 있다.
제4 형태에서, 이 방법은 제1 유전체 재료의 층 상에 제2 유전체 재료의 제2 층을 증착하는 단계; 제2 유전체 재료의 층에 적어도 하나의 제1 개구를 형성하는 단계 - 제1 개구는 제2 유전체 재료의 층을 부분적으로 통해 연장되지만 제1 도체를 노출시키지는 않음 - ; 제2 유전체 재료의 층에 적어도 하나의 제2 개구를 형성하고 제1 개구를 유전체 재료의 나머지를 통해 연장시켜, 제1 도체를 노출시키고, 제2 개구는 제1 개구 위에 놓이고 제2 개구는 제1 개구 보다 측면이 더 연장되어 있음 - ; 제1 개구의 저부와 측벽 상에 제1 도전성 라이너를 증착하는 단계; 제1 개구 및 제2 개구를 제1 도전 재료로 충전하는 단계; 제2 개구로부터 제1 도전 재료를 제거하는 단계; 및 제2 개구를 제2 도전 재료로 충전하는 단계를 포함하고, 제2 도전 재료는 제1 도전 재료와 다르고, 제2 도전 재료는 상부면이 제2 유전체 재료의 층의 상부면과 동일면으로 만들어져 있다.
본 발명의 새로운 특성과 특징적인 요소들은 첨부한 청구범위에서 특정하게 기재되어 있다. 도면은 비율에 따라 그려진 것이 아니고 오직 설명의 목적으로 그려진 것이다. 더욱, 도면에서 유사한 부호는 유사한 특징을 나타낸다. 그러나, 구조와 동작 방법 둘 다에 대한 본 발명 자체는, 첨부한 도면과 관련하여 후술되는 상세 설명을 참조하여 잘 이해될 수 있을 것이다.
도 1은 바이어가 라인 도체의 것과 다른 재료로 만들어지고, 바이어와 라인 도체가 각각 저부와 측벽 상에서 별개의 라이너로 완전히 둘러싸여 있는 본 발명의 제1 실시예에 따른 인터커넥트 구조물을 나타내는 도면이다.
도 2는 바이어가 라인 도체를 둘러싸는 라이너 보다 더 두께가 큰 라이너로 둘러싸여 있는 본 발명의 제2 실시예에 따른 인터커넥트 구조물을 나타내는 도면이다.
도 3은 바이어가 라인 도체의 것과 다른 재료로 형성되어 있으며, 바이어와 라인 도체가 저부와 측벽 상에서 하나의 라이너로 둘러싸여 있지만, 이 라이너가 바이어와 라인 도체를 분리하지 않는, 본 발명의 제3 실시예에 따른 인터커넥트 구조물을 나타내는 도면이다.
도 4(a)-4(f)는 도 1에 나타낸 인터커넥트 구조물을 형성하기 위한 방법을 나타낸다.
도 5(a)-5(f)는 도 2에 나타낸 인터커넥트 구조물을 형성하기 위한 방법을 나타낸다.
도 6(a)-6(f)는 도 1에 나타낸 인터커넥트 구조물을 형성하기 위한 방법을 나타낸다.
도 7(a)-7(f)는 도 3에 나타낸 인터커넥트 구조물을 형성하기 위한 방법을 나타낸다.
본 발명은 첨부한 도면을 참조하여 이하 설명된다. 도면에서, 구조물의 여러 형태는 본 발명을 더욱 명확하게 설명 및 나타내기 위해서 간략한 방법으로 개략적으로 나타내고 있다. 예를 들어, 도면은 비례적으로 도시되고 있는 것이 아니 다. 또한, 여러 형태의 구조물의 수직 단면은 장방형의 형상인 것으로 나타나 있다. 그러나, 당업자라면 실제의 구조에서는 이들 형태들이 더욱 테이퍼된 특성과 가장 잘 결합되게 된다는 것을 이해할 것이다. 더구나, 본 발명은 어느 특정의 형상의 구조에만 제한되지는 않는다.
본 발명의 인터커넥트 구조물에서, 바이어는 바이어 도체에 대해 다른 재료를 또는 바이어 라이너에 대해 다른 재료를, 또는 더 두꺼운 바이어 라이너를, 또는 이들 특성의 조합을 이용하여 더욱 강하게 만들어진다. 바람직한 실시예에서, 내화성 금속은 바이어에 이용되는 한편 구리가 트렌치에 이용된다. 내화성 금속은 구리 보다 기계적으로 더 강하므로, 열 순환 동안 종종 존재하는 응력에 견딜 수가 있다.
본 발명의 제1 실시예를 도 1에 나타내었으며, 이는 제1 유전층(10)을 포함한다. 적어도 하나의 제1 도체(13)는 제1 유전층(10)에 매립되며 상부면이 층(10)의 상부면과 동일 평면으로 되어 있다. 선택적으로, 하드마스크층(11)은 유전층(10)에 증착되며, 이 경우 도체(13)는 상부면이 하드마스크층(11)의 상부면과 동일면으로 되어 있다. 도전성 라이너(12)는 또한 도체(13)와 유전층(10) 사이에 선택적으로 배치된다.
제2 유전층(15)은 제1 유전층(10) 위에 놓인다. 선택적으로, 캡층(14)은 제2 유전층(15)을 제1 유전층(10) 및 제1 도체(13)과 분리시킨다. 제2 유전층(15)는 적어도 하나의 제2 도체가 내부에 매립되어 있다. 제2 도체는 적어도 하나의 제1 부분(19)인 바이어나 스터드, 및 적어도 하나의 제2 부분(21)인 라인 도체를 포함한다. 제1 부분(19)은 제1 도체(13) 위에 놓여 이와 전기적으로 접촉하고 있다. 제2 부분(21)은 제1 부분(19) 위에 놓이며 이 보다 더욱 측면이 연장되어 있으며, 제2 부분은 상부면이 제2 유전층(15)의 상부면과 동일면으로 되어 있다. 선택적으로, 하드마스크층(16)이 제2 유전층(15) 상에 증착되며, 이 경우 제2 부분(21)은 상부면이 하드마스크층(16)의 상부면과 동일면으로 되어 있다. 라이너(18)는 제1 부분(19)의 저부와 측벽을 선택적으로 둘러싸며, 라이너(20)는 제2 부분(21)의 저부와 측벽을 선택적으로 둘러싼다.
바람직하게, 텅스텐이나 그 외 몇 내화성 금속은 제2 도체의 제1 부분(19)에, 즉 바이어나 스터드에 이용된다. 내화성 금속은 구리보다 기계적으로 더 강하므로, 열 순환 동안 발생할 수 있는 응력을 견딜 수가 있다. 구리는 제1 도체(13)에 그리고 제2 도체의 제2 부분(21)에, 즉 라인 도체에 이용될 수 있다. 제1 부분(19)의 저부와 측벽을 둘러싸는 라이너(18)에 이용되는 재료는 바람직하게는 티타늄 질화물, 탄탈륨, 탄탈륨 질화물이나 텅스텐이다. 라이너(12 및 20)는 탄탈륨 및/또는 탄탈륨 질화물로 형성될 수 있다.
유전층(10 및 15)은 어느 적합한 유전체 재료나 형성될 수 있지만, 저 k (low-k)의 유전체 재료가 바람직하다. 적합한 유전체 재료는 탄소 도핑된 실리콘 이산화물 재료; 불소 주입 실리케이트 유리 (FSG); 유기 중합체 열경화성 재료; 실리콘 산탄화물; SiCOH 유전체; 불소 도핑된 실리콘 산화물; 스핀온 글래스; 수소 실세스퀴옥산 (HSQ), 메틸 실세스퀴옥산 (MSQ) 및 HSQ와 MSQ의 혼합물이나 공중합체를 포함하는 실세스퀴옥산; 벤조시클로부탄(BCB)-계열의 중합 유전체 및 실리콘을 함유하는 저 k의 유전체를 포함한다. 실세스퀴옥산 화학 작용을 이용한 SiCOH 유형의 조성물을 갖는 스핀온 저 k의 막은 HOSPTM (하니웰사로부터 상용), JSR 5109 및 5108 (일본 합성 고무사로부터 상용), ZirkonTM (롬앤하스사의 계열사인, 시플리 마이크로일렉트로닉스사로부터 상용), 및 다공성 저 k (ELk) 재료 (어플라이드 머티리얼사로부터 상용)를 포함한다. 탄소 도핑된 실리콘 이산화물 재료나 유기실란의 예들은 Black DiamondTM (어플라이드 머티리얼사로부터 상용) 및 CoralTM (노벨러스(Novellus)사로부터 상용)를 포함한다. HSQ 재료의 일 예는 FOxTM (다우 코닝사로부터 상용)가 있다. 이 실시예에서, 바람직한 유전체 재료로는 탄소, 산소 및 수소로 이루어지는 유기 중합체 열경화성 재료가 있다. 바람직한 유전체 재료는 SiLKTM (다우 케미컬 컴퍼니사로부터 상용)으로 알려진 저 k의 폴리아릴렌 에테르 중합체 재료 및 FLAETM (하니웰사로부터 상용)로 알려진 저 k의 중합 재료를 포함한다. 하드마스크층(11 및 16)은 실리콘 탄화물, 실리콘 질화물 및/또는 실리콘 이산화물로 형성된다.
제2 도체의 제2 부분(21), 즉 라이너 도체는 총 두께가 바람직하게 약 100 내지 5000nm이고, 더욱 바람직하게는 약 300nm이다. 제2 도체의 제1 부분(19), 즉 바이어는 높이가 바람직하게 약 100 내지 5000nm이고, 더욱 바람직하게는 약 300nm이다. 바이어 라이너(18)는 바람직하게 두께가 약 2 내지 50nm이고, 더욱 바람직 하게 약 20nm이고, 트렌치 라이너(20)는 바람직하게 두께가 약 2 내지 50nm이고, 더욱 바람직하게 약 10nm이다.
본 발명의 제2 실시예는 도 2에 나타내었으며, 제2 도체가 동일한 재료, 바람직하게 구리로 완전히 형성되어 있다는 점에서 도 1에 나타낸 실시예와 다르다. 다시 말해, 바이어 또는 스터드는 내화성 금속으로 형성되어 있지 않다. 그러나, 바이어나 스터드는 저부와 측벽 상에서 라인 도체를 둘러싸는 라이너 보다 더 두꺼운 라이너로 둘러싸여져 있다. 특히, 바이어나 스터드는 제1 라이너(18)와 제2 라이너(20)를 포함하는 라이너로 둘러싸이는 반면, 라인 도체는 제2 라이너(20)로만 둘러싸인다. 제1 라이너(18)는 제2 라이너(20)와 동일한 재료로 형성되거나, 제1 라이너(18)는 제2 라이너(20)와 다른 재료로 형성될 수 있다.
도 2에 나타낸 실시예에 대해서는, 동일한 재료를 도 1에 나타낸 실시예에 관련하여 설명된 특성 각각에 대해 이용할 수 있다. 제2 도체의 제2 부분(21), 즉 라인 도체는 바람직하게 총 두께가 약 100 내지 5000nm이고, 더욱 바람직하게는 약 300nm이다. 제2 도체의 제1 부분(19), 즉 바이어는 높이가 바람직하게 약 100 내지 5000nm이고, 더욱 바람직하게 약 300nm이다. 바이어의 라이너(18 및 20)는 조합된 두께가 바람직하게 약 2 내지 50nm이고, 더욱 바람직하게는 약 30nm이고, 트렌치 라이너(20)는 두께가 바람직하게 약 2 내지 50nm이고, 더욱 바람직하게는 약 10nm이다.
본 발명의 제3 실시예는 도 3에 나타내었으며, 제2 도체의 제1 부분(19) 및 제2 부분(21)은 둘 다 라이너(18)로 둘러싸여 있다는 점에서 도 1에 나타낸 실시예 와 다르다. 다시 말해, 제1 부분(19) 및 제2 부분(21)은 도 1에 나타낸 실시예에서와 같이, 별개의 라이너를 갖지 않는다. 그보다 하나의 라이너(18)가 제1 부분(19)과 제2 부분(21) 둘 다의 저부와 측벽을 둘러싼다.
도 3에 나타낸 실시예에서는, 도 1에 나타낸 실시예와 관련하여 설명된 각 특성과 동일한 재료를 이용할 수 있다. 제2 도체의 제2 부분(21), 즉 라인 도체는 총 두께가 바람직하게 약 100 내지 5000nm이고, 더욱 바람직하게는 약 300nm이다. 제2 도체의 제1 부분(19), 즉 바이어는 높이가 바람직하게 약 100 내지 5000nm이며, 더욱 바람직하게는 약 300nm이다. 바이어와 트렌치의 라이너(18)는 두께가 바람직하게 약 2 내지 50nm이지만, 더욱 바람직하게는 약 20nm이다.
도 1에 나타낸 실시예는 도 4(a)-4(f)에서 나타낸 방법을 이용하여 형성될 수 있다. 이 방법의 시작점은 적어도 하나의 제1 도체(13)가 내부에 매립되어 있는 제1 유전층(10)을 포함하는 기판이다. 제1 도체(13)는 상부면이 유전층(10)의 상부면과 동일면으로 되어 있다. 이전에 설명된 바와 같이, 하드마스크층(11)은 유전층(10) 상에 선택적으로 증착되며, 이 경우 도체(13)는 상부면이 하드마스크층(11)의 상부면과 동일면으로 되어 있다. 선택적으로, 도전성 라이너(12)는 도체(13)와 유전층(10) 사이에 배치된다.
이 방법은 도 4(a)에서 나타낸 바와 같이, 제2 유전층(15) 및 선택적으로 하드마스크층(16 및 17)의 증착으로 시작한다. 하드마스크층(16 및 17)은 실리콘 탄화물(SiC), 실리콘 질화물(SiN), 및/또는 실리콘 이산화물(SiO2)로 형성될 수 있다. 도 4(b)에 나타낸 바와 같이, 적어도 하나의 제1 개구(19')가 유전층(15) 및 하드마스크층(16 및 17)에 형성되고, 이에 의해 제1 도체(13)가 노출되게 된다. 개구(19')는 종래의 리소그래피와 반응성 이온 에칭(RIE)을 포함하는 어느 적합한 기술에 의해서나 형성될 수 있다.
개구(19')는 다음에 도 4(c)에 나타낸 바와 같이, 제1 도전 재료(19)로 충전된다. 선택적으로, 도전 재료(19)로 개구(19')를 충전하기 전에, 도전성 라이너(18)가 개구(19')의 저부와 측벽에 증착될 수 있다. 도전 재료(19)는 바람직하게 텅스텐과 같은 내화성 금속이며, 화학 증착법 (CVD)에 의해 증착될 수 있다. 도전 재료가 텅스텐이면, 저 k의 유전체 재료(15)에의 불소 칩입의 위험을 최소화하기 위해서는 텅스텐 헥사카르보닐 전구체가 WF6 보다 더욱 바람직하다.
내화성 금속(19)은 화학 증착법 (CVD) 또는 이온화 금속 물리적 증착법 (I-PVD)을 포함하는 어느 적합한 기술에 의해서나 증착될 수 있다. W 또는 TiN 증착시 바람직한 방법은 CVD이다. Ta 또는 TaN 증착시 바람직한 방법은 I-PVD이다.
I-PVD 공정은 바이어를 금속으로 충전하기 위해 교대 주기의 증착 및 부분 에칭백을 이용한다. I-PVD 공정을 이용하면, 바이어와 같은 작은 형체들이 Ta (또는 TaN)으로 거의 전체가 충전될 수 있지만, 동시에 트렌치의 저부에 Ta의 박층 (약 5 내지 25nm)을 남긴다. 이것은 증착 대 에칭백의 비율이 형체 사이즈가 줄어들면서 증가하기 때문이다.
예를 들어, 이중 다마신 구조물에서 약 0.2미크론의 직경과 약 0.4미크론의 높이를 갖는 바이어를 충전하기 위해서, Ta 증착에 더하여 에칭백을 이용할 수 있다. 먼저, 약 5 내지 30nm의 Ta층은 약 2 내지 60킬로와트의 마그네트론 파워, 약 1 내지 10밀리토르의 압력 및 제로 내지 약 200와트의 웨이퍼 바이어스에서 증착된다. 다음에, 에칭백 공정이 약 2 내지 30킬로와트의 마그네트론 파워, 약 1 내지 10밀리토르의 압력 및 약 200 내지 1200와트의 웨이퍼 바이어스에서 실행된다 (바람직하게는 동일한 챔버에서). 에칭백 단계에서, 금속은 바이어의 저부로부터 측벽 상으로 스퍼터되고 이에 따라 측벽을 두껍게 만든다. 바이어가 금속으로 완전히 (또는 거의 완전히) 충전될 때 까지, 바이어의 측벽 상의 금속 두께를 더욱 증가시키기 위해서 부가의 증착과 에칭백 주기를 이용할 수 있다.
라이너(18)는 바람직하게 티타늄 질화물, 탄탈륨, 탄탈륨 질화물이나 텅스텐으로 형성되며, 물리적 증착법 (PVD) 또는 CVD에 의해 증착된다. 라이너 재료(18)와 도전 재료(19)의 증착에 이어서, 도전 재료(19)의 상부면을 유전성 재료(15)의 상부면과 동일 평면으로 만들기 위해 과잉 재료를 CMP 또는 스퍼터 에칭백에 의해 제거하는 것이 바람직하다.
다음에, 제1 도전 재료(19) 및 라이너(18)의 상단부가 도 4(d)에 나타낸 바와 같이 제거된다. 텅스텐(19) 및 라이너(18)는 예를 들어, 불소계 화학 작용을 이용하는 건식 에칭, 과산화수소 (H2O2)를 이용한 습식 에칭 또는 전자에칭으로 에칭백될 수 있다.
도전 재료(19) 및 라이너(18)의 에칭백에 이어, 도 4(e)에 나타낸 바와 같 이, 적어도 하나의 제2 개구(21')가 유전체 재료(15)와 하드마스크층(16 및 17)에 형성된다. 제2 개구(21')는 제1 도전 재료(19) 위에 놓이며, 제1 개구(19')의 것 보다 측면이 더 연장되어 있다. 제2 개구(21')는 종래의 리소그래피 및 RIE를 포함하는 어느 적합한 기술에 의해서나 형성될 수 있다.
마지막으로, 개구(21')는 도 4(f)에 나타낸 바와 같이, 제2 도전 재료(21)로 충전된다. 선택적으로, 도전 재료(21)로 개구(21')를 충전하기 전에, 제2 도전성 라이너(20)는 개구(21')의 저부와 측벽 상에 증착될 수 있다. 도전 재료(21)는 구리가 바람직하고, 구리 도금에 의해 증착될 수 있으며, 이는 보통 PVD, 구리 도금, 다음에 CMP에 의한 구리 시드 증착을 포함한다.
도 1에 나타낸 실시예는 도 6(a)-6(f)에 나타낸 방법을 이용하여 다르게 형성될 수 있다. 이 방법은 바이어와 트렌치 개구(19' 및 21') 둘 다가 제1 도전 재료(19)로 충전되기 전에 형성된다는 점에서 도 4(a)-4(f)에 나타낸 방법과 다르다. 이 방법의 시작점은 다시 적어도 하나의 제1 도체(13)가 매립되어 있는 제1 유전층(10)을 포함하는 기판이다. 제1 도체(13)은 상부면이 유전층(10)의 상부면과 동일면으로 되어 있다. 이전에 설명한 바와 같이, 하드마스크층(11)는 선택적으로 유전층(10) 상에 증착될 수 있으며, 이 경우 도체(13)는 상부면이 하드마스크층(11)의 상부면과 동일면으로 되어 있다. 선택적으로, 도전성 라이너(12)는 도체(13)와 유전층(10) 사이에 배치된다.
도 6(a)에서 나타낸 바와 같이, 이 방법은 제2 유전층(15) 및 하드마스크층(16 및 17)의 증착으로 시작한다. 적어도 하나의 제1 개구(21')가 하드마스크층(17)에 형성된다. 다음에, 적어도 하나의 제2 개구(19')가 도 6(b)에 나타낸 바와 같이, 하드마스크층(16)에 그리고 부분적으로 유전체층(15)으로 형성된다. 개구(19')는 개구(21') 아래 형성되며, 개구(21')의 것 보다 측면이 덜 연장되어 있다. 개구(19' 및 21')는 종래의 리소그래피 및 RIE를 포함하는 어느 적합한 기술에 의해서나 형성될 수 있다.
다음에, 개구(19' 및 21')는 도 6(c)에 나타낸 바와 같이, 유전층(15)으로 연장된다. 트렌치(21') 및 바이어(19')은 예를 들어, RIE를 이용하여 형성될 수 있다. 개구(21')는 부분적으로 유전층(15)으로 연장되며, 개구(19')는 유전층(15)을 완전히 관통해 연장되어 있어, 도체(13)를 노출시키게 된다.
개구(19' 및 21')는 도 6(d)에 나타낸 바와 같이, 다음에 제1 도전 재료(19)로 충전된다. 선택적으로, 이들 개구를 도전 재료(19)로 충전하기 전에, 도전성 라이너(18)는 개구의 저부와 측벽에 증착될 수 있다. 도전 재료(19)는 텅스텐 등의 내화성 금속이 바람직하고, CVD로 증착될 수 있다. 도전 재료가 텅스텐일 때, 저 k의 유전체 재료(15)에의 불소 칩입의 위험을 최소화하기 위해서는 텅스텐 헥사카르보닐 전구체가 WF6 보다 더욱 바람직하다. 라이너(18)는 티타늄 질화물, 탄탈륨, 탄탈륨 질화물이나 텅스텐으로 형성되는 것이 바람직하며, PVD 또는 CVD로 증착될 수 있다. 라이너 재료(18)와 도전 재료(19)의 증착에 이어, 도전 재료(19)의 상부면을 유전체 재료(15)의 상부면과 동일면으로 만들기 위해 CMP 또는 스퍼터 에칭백에 의해 과잉 재료를 제거하는 것이 바람직하다.
다음에, 제1 도전 재료(19)와 라이너(18)의 상단부가 도 6(e)에서 나타낸 바와 같이 제거되어, 개구(21")를 형성하게 된다. 텅스텐(19)과 라이너(18)는 예를 들어, 불소계 화학 작용을 이용한 건식 에칭, H2O2를 이용한 습식 에칭, 또는 전자에칭에 의해 에칭백될 수 있다.
마지막으로, 개구(21")는 도 6(f)에 나타낸 바와 같이, 제2 도전 재료(21)로 충전된다. 선택적으로, 도전 재료(21)로 개구(21")를 충전하기 전에, 제2 도전성 라이너(20)가 개구(21")의 저부와 측벽 상에 증착될 수 있다. 도전 재료(21)는 구리가 바람직하고, 구리 도금에 의해 증착될 수 있다.
도 2에 나타낸 실시예는 도 5(a)-5(f)에 나타낸 방법을 이용하여 형성될 수 있다. 다시, 이 방법의 시작점은 적어도 하나의 제1 도체(13)가 매립되어 있는 제1 유전층(10)을 포함하는 기판이다. 제1 도체(13)는 상부면이 유전층(10)의 상부면과 동일면으로 되어 있다. 이전에 설명된 바와 같이, 하드마스크층(11)은 선택적으로 유전층(10) 상에 증착되고, 이 경우 도체(13)는 상부면이 하드마스크층(11)의 상부면과 동일면으로 되어 있다. 선택적으로, 도전성 라이너(12)는 도체(13)와 유전층(10) 사이에 배치된다.
발명의 요약
본 방법은 도 5(a)에서 나타낸 바와 같이, 제2 유전층(15)과 선택적으로 하드마스크층(16 및 17)의 증착으로 시작된다. 도 5(b)에 나타낸 바와 같이, 적어도 하나의 제1 개구(19')가 유전층(15)와 하드마스크층(16 및 17)에 형성되고, 이로 인해 제1 도체(13)가 노출되게 된다. 개구(19')는 종래의 리소그래피 및 반응성 이온 에칭 (RIE)를 포함하는 어느 적합한 기술에 의해서나 형성될 수 있다.
라이너(18)는 도 5(c)에 나타낸 바와 같이, 개구(19')의 저부와 측벽에 증착된다. 라이너(18)는 또한 하드마스크층(17) 상에 증착될 수 있다. 라이너(18)는 티타늄 질화물, 탄탈륨, 탄탈륨 질화물이나 텅스텐으로 형성되는 것이 바람직하고, 바람직하게 약 5 내지 100nm의 두께를 갖는다.
다음에, 개구(19')는 도 5(d)에 나타낸 바와 같이, 반사 방지 코팅 (ARC) 등과 같은 희생 재료(22)로 충전된다. 예를 들어, ARC(22)의 층은 라이너(18) 위와 개구(19') 내에 증착되고, 다음에 포토레지스트(23)의 층이 ARC(22)에 증착된다. 개구(21')는 다음에 포토레지스트(23) 및 ARC(22)에 형성되고, 이 개구는 라이너(18)와 하드마스크층(17) 까지 이어진다.
도 5(e)에서, 포토레지스트(23) 및 ARC(22)는 기판의 표면에서 박리되고, ARC(22)는 개구(19')에서 제거된다. 내화성 금속 라이너(18)는 레지스트 박리 동안 저 k의 유전체 재료(15)를 보호한다. 라이너(18)는 다음에 기판의 표면에서 에칭백되고, 개구(21')는 하드마스크층(16)과 유전층(15) 까지 이어진다.
마지막으로, 도 5(f)에서 나타낸 바와 같이, 제2 라이너(20)는 개구(19' 및 21')의 저부와 측벽에 증착된 다음에, 이들 개구들은 도전 재료(21)로 충전된다. 라이너 재료(20)와 도전 재료(21)의 증착에 이어, 예를 들어, CMP를 이용하여 도체(21)의 상부면은 유전층(15)이나 하드마스크층(16)의 상부면과 동일면으로 만든다. 제2 도체의 바이어나 스터드 부분이 라인 도체를 둘러싸는 라이너 보다 더 두꺼운 라이너에 의해 저부와 측벽에 둘러싸여 있다는 것에 유의해야 한다. 다시 말해, 바이어나 스터드 부분은 제1 라이너(18) 및 제2 라이너(20)를 포함하는 이중 두께 라이너로 둘러싸이는 반면, 라인 도체는 제2 라이너(20)만으로 둘러싸인다.
도 3에 나타낸 실시예는 도 7(a)-7(f)에서 나타낸 방법을 이용하여 형성될 수 있다. 이 방법은 라이너(18)가 도 7(e)에서 나타낸 바와 같이, 제1 도전 재료(19)의 상단부를 제거하는 단계 동안 제거되지 않는다는 점에서 도 6(a)-6(f)에서 나타낸 방법과 다르다. 다시, 이 방법의 시작점은 적어도 하나의 제1 도체(13)가 매립되어 있는 제1 유전층(10)을 포함하는 기판이다. 제1 도체(13)는 상부면이 유전층(10)의 상부면과 동일면으로 되어 있다. 이전에 설명한 바와 같이, 하드마스크층(11)은 선택적으로 유전층(10) 상에 증착될 수 있으며, 이 경우 도체(13)는 상부면이 하드마스크층(11)의 상부면과 동일면으로 되어 있다. 선택적으로, 도전성 라이너(12)는 도체(13)와 유전층(10) 사이에 놓인다.
본 방법은 도 7(a)에서 나타낸 바와 같이, 제2 유전층(15) 및 선택적으로 하드마스크층(16 및 17)의 증착으로 시작된다. 적어도 하나의 제1 개구(21')는 하드마스크층(17)에 형성된다. 다음에, 적어도 하나의 제2 개구(19')는 도 7(b)에 나타낸 바와 같이, 하드마스크층(16)에 그리고 부분적으로 유전층(15)으로 형성된다. 개구(19')는 개구(21') 아래 형성되며, 개구(21')의 것 보다 측면이 덜 연장되어 있다. 개구(19' 및 21')는 종래의 리소그래피 및 RIE를 포함하는 어느 적합한 기술로나 형성될 수 있다.
다음에, 개구(19' 및 21')는 도 7(c)에 나타낸 바와 같이, 유전층(15)으로 연장된다. 트렌치(21') 및 바이어(19')는 예를 들어, RIE를 이용하여 형성될 수 있다. 개구(21')는 유전층(15)으로 부분 연장되고, 개구(19')는 유전층(15)을 완전히 통하게 연장되어 있고, 이로 인해 도체(13)가 노출되게 된다.
개구(19' 및 21')는 도 7(d)에서 나타낸 바와 같이, 제1 도전 재료(19)로 충전된다. 선택적으로, 이들 개구를 도전 재료(19)로 충전하기 이전에, 도전성 라이너(18)가 개구의 저부와 측벽에 증착될 수 있다. 도전 재료(19)는 텅스텐 등의 내화성 금속이 바람직하며, CVD에 의해 증착될 수 있다. 도전 재료가 텅스텐일 때, 저 k의 유전체 재료(15)에의 불소 칩입의 위험을 최소화하기 위해서 텅스텐 헥사카르보닐 전구체가 WF6 보다 더욱 바람직하다. 라이너(18)는 티타늄 질화물, 탄탈륨, 탄탈륨 질화물이나 텅스텐으로 형성되는 것이 바람직하고, PVD 또는 CVD로 증착될 수 있다. 라이너 재료(18)와 도체 재료(19)의 증착에 이어서, 도전 재료(19)의 상부면을 유전체 재료(15)의 상부면과 동일면으로 만들기 위해서 과잉 재료를 CMP 또는 스퍼터 에칭백에 의해 제거하는 것이 바람직하다.
다음에, 도 6(e)에 나타낸 바와 같이, 제1 도전 재료(19)의 상단부가 제거되지만, 라이너(18)는 제거되지 않아, 개구(21")를 형성하게 된다. 텅스텐(19)은 예를 들어, 불소계 화학 작용을 이용한 건식 에칭, H2O2를 이용한 습식 에칭, 또는 전자에칭에 의해 에칭백될 수 있다. 내화성 금속 라이너(18)는 텅스텐 에칭백 동안 저 k의 유전체 재료(15)를 보호한다.
마지막으로, 개구(21")는 도 7(f)에 나타낸 바와 같이, 제2 도전 재료(21)로 충전된다. 이 실시예에서는, 제2 도전성 라이너가 도전 재료(21)를 증착하기 전에 개구(21")의 저부와 측벽에 증착될 필요가 없다. 그러나, 제2 도전성 라이너(도시 생략)는 도전 재료(21)를 증착하기 전에 라이너(18)와 도전 재료(19) 위에 증착될 수 있다. 제2 도전성 라이너는 탄탈륨 질화물 및/또는 탄탈륨으로 형성되는 것이 바람직하고, 약 1 내지 10nm의 두께를 갖는다. 제2 라이너를 증착하기 전에 제1 라이너(18)의 표면으로부터 오염물을 제거하기 위해 스퍼터 클린 (sputter clean)을 이용할 수 있다. 도전 재료(21)는 바람직하게 구리이고, 구리 도금에 의해 증착될 수 있다.
본 발명에는 두가지 기본적인 실시예의 방법이 있다. 제1 실시예는 도 4(a)-4(f) 및 5(a)-5(f)의 두 변형예에서 나타내었다. 이 제1 실시예에서, 트렌치 개구를 형성하기 전에 바이어 개구가 먼저 형성되고, 이 바이어는 내화성 금속과 같은 제1 도전 재료로 충전된다. 제2 실시예는 도 6(a)-6(f) 및 7(a)-7(f)의 두 변형예에서 나타내었다. 이 제2 실시예에서는, 바이어와 트렌치 개구 둘 다가 먼저 형성되고, 이들 개구들은 내화성 금속 등과 같은 베1 도전 재료로 충전된다. 이 제2 실시예에 대해 나타낸 두 변형예는 바이어 개구를 먼저 형성한 다음에 트렌치 개구를 형성하는 것을 포함하지만, 제2 실시예는 트렌치 개구를 먼저 형성한 다음에 바이어 개구를 형성하는 것으로도 또한 실시될 수 있다.
본 발명에서, 저저항을 제공하기 위해서 트렌치에 얇은 내화성 금속만을 이용하면서 개선된 기계적 강도를 위해 바이어에는 두꺼운 내화성 금속을 이용하는 것이 바람직하다. 이것은 예를 들어, 도전 재료(19)에 내화성 금속을 이용하는 것 으로 도 1 및 도 3에서와 같이 성취되고 있다. 도 2에서, 이것은 두 라이너(18 및 20)에 내화성 금속을 이용하고, 이에 의해 바이어 또는 스터드에 두꺼운 내화성 금속 라이너를 형성하고 라인 도체에 대해 얇은 내화성 금속 라이너를 형성하는 것으로 성취되고 있다. 내화성 금속 라이너는 또한 도 5(e)에서와 같이 포토레지스트 박리 동안과 도 7(e)에서와 같이 텅스텐 에칭백 동안, 저 k의 유전체 재료(15)를 보호한다.
본 발명이 특정 바람직한 실시예와 다른 대체 실시예와 관련하여 특별히 기재되었지만, 여러 대안, 수정 및 변형들이 이전의 설명에 비추어 당업자에게는 명백하게 된다는 것이 자명하다. 따라서 첨부한 청구범위는 본 발명의 진정한 범위 및 정신 내에 들어가는 이런 모든 대안, 수정 및 변형들을 포괄하고자 하는 것이다.

Claims (24)

  1. 기판 상에 인터커넥트 구조물을 형성하는 방법에 있어서,
    상기 기판은 적어도 하나의 제1 도체가 매립되어 있는 제1 유전체 재료의 제1 층을 포함하고, 상기 제1 도체는 상부면이 상기 제1 유전체 재료의 층의 상부면과 동일면으로 되어 있고, 상기 방법은,
    상기 제1 유전체 재료의 제1 층 상에 제2 유전체 재료의 제2 층을 증착하는 단계와,
    상기 제2 유전체 재료의 제2 층에 적어도 하나의 제1 개구를 형성하는 단계 -상기 제1 개구는 상기 제1 도체를 부분적으로 노출함- 와,
    상기 제1 개구의 바닥과 측벽상에 제 1 도전성 라이너를 증착하는 단계와,
    상기 제1 개구를 제1 도전 재료로 충전하는 단계와,
    상기 제1 도전 재료의 상단부를 제거하는 단계와,
    상기 제2 유전체 재료의 제2 층에 적어도 하나의 제2 개구를 형성하는 단계 -상기 제2 개구는 상기 제1 도전 재료 위에 놓이고, 상기 제2 개구는 상기 제1 개구 보다 측면이 더 연장되어 있음- 와,
    상기 제2 개구의 바닥과 측벽 상에 제2 도전성 라이너를 증착하는 단계 -상기 제2 도전성 라이너는 상기 제1 도전성 라이너보다 두께가 얇음- 와,
    상기 제2 개구를 제2 도전 재료로 충전하는 단계
    를 포함하고, 상기 제2 도전 재료는 상기 제1 도전 재료와 다르고, 상기 제2 도전 재료는 상부면이 상기 제2 유전체 재료의 층의 상부면과 동일평면으로 만들어지는 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 유전체 재료의 제2 층상에 적어도 하나의 하드마스크 층을 증착하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서, 상기 제2 유전체 재료는 상기 제1 유전체 재료와 동일한 방법.
  5. 제1항에 있어서, 상기 제2 유전체 재료는 상기 제1 유전체 재료와 다른 방법.
  6. 제1항에 있어서, 상기 제2 도전 재료는 구리이고 상기 제1 도전 재료는 텅스텐인 방법.
  7. 제1항에 있어서, 상기 제1 라이너는 티타늄 질화물, 탄탈륨, 탄탈률 질화물 및 텅스텐으로 구성되는 그룹에서 선택되는 물질로 형성되고, 상기 제2 라이너는 탄탈륨 질화물 및 탄탈륨으로 구성되는 그룹에서 선택되는 물질로 형성되는 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 제1 및 제2 개구는 리소그래피와 반응성 이온 에칭에 의해 형성되는 방법.
  10. 제1항에 있어서, 상기 제1 개구는 화학적 기상 증착에 의해 상기 제1 도전성 재료로 충전되는 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 제1 및 제2 라이너는 물리적 기상 증착 또는 화학적 기상 증착을 이용하여 증착되는 방법.
  12. 제1항에 있어서, 상기 제2 도전 재료의 상단 표면은 화학 기계적 폴리싱에 의해 동일평면화되는 방법.
  13. 제1항에 있어서, 상기 제1 도전 재료의 상단 부분은 불소계 화학 작용을 이용하는 건식 에칭, 과산화수소를 이용하는 습식 에칭, 또는 전기에칭(electroetching)에 의해 제거되는 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020057022397A 2003-06-23 2004-06-14 라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물 KR100772602B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/604,026 2003-06-23
US10/604,026 US6958540B2 (en) 2003-06-23 2003-06-23 Dual damascene interconnect structures having different materials for line and via conductors

Publications (2)

Publication Number Publication Date
KR20060025149A KR20060025149A (ko) 2006-03-20
KR100772602B1 true KR100772602B1 (ko) 2007-11-02

Family

ID=33539856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022397A KR100772602B1 (ko) 2003-06-23 2004-06-14 라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물

Country Status (7)

Country Link
US (3) US6958540B2 (ko)
EP (1) EP1649510A2 (ko)
JP (1) JP2009514186A (ko)
KR (1) KR100772602B1 (ko)
CN (1) CN100405574C (ko)
TW (2) TW200931593A (ko)
WO (1) WO2004114395A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242835B (en) * 2003-08-29 2005-11-01 Nanya Technology Corp Structure of interconnects and fabricating method thereof
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
KR100621630B1 (ko) * 2004-08-25 2006-09-19 삼성전자주식회사 이종 금속을 이용하는 다마신 공정
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method
US7488679B2 (en) * 2006-07-31 2009-02-10 International Business Machines Corporation Interconnect structure and process of making the same
US7749894B2 (en) * 2006-11-09 2010-07-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit processing system
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
US20080230907A1 (en) * 2007-03-22 2008-09-25 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with carbon enhancement
US7812461B2 (en) 2007-03-27 2010-10-12 Micron Technology, Inc. Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
US7615484B2 (en) * 2007-04-24 2009-11-10 Chartered Semiconductor Manufacturing Ltd. Integrated circuit manufacturing method using hard mask
US7951414B2 (en) * 2008-03-20 2011-05-31 Micron Technology, Inc. Methods of forming electrically conductive structures
DE102011002769B4 (de) * 2011-01-17 2013-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
CN102437098A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种降低接触孔电阻的接触孔形成方法
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法
CN102437099A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种降低接触孔电阻的接触孔结构形成方法
US9252050B2 (en) 2012-09-11 2016-02-02 International Business Machines Corporation Method to improve semiconductor surfaces and polishing
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
US9716035B2 (en) 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
US9837309B2 (en) 2015-11-19 2017-12-05 International Business Machines Corporation Semiconductor via structure with lower electrical resistance
US9735051B2 (en) * 2015-12-14 2017-08-15 International Business Machines Corporation Semiconductor device interconnect structures formed by metal reflow process
US9837314B2 (en) * 2016-02-02 2017-12-05 Tokyo Electron Limited Self-alignment of metal and via using selective deposition
KR20170110332A (ko) * 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10211153B2 (en) 2016-08-30 2019-02-19 International Business Machines Corporation Low aspect ratio interconnect
TWI625991B (zh) * 2016-10-17 2018-06-01 南亞電路板股份有限公司 電路板結構與其製造方法
US10236206B2 (en) * 2017-07-03 2019-03-19 Globalfoundries Inc. Interconnects with hybrid metallization
CN107946332B (zh) * 2017-11-22 2021-07-23 德淮半导体有限公司 半导体结构、cmos图像传感器及其制备方法
US10395986B1 (en) 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US11652044B2 (en) * 2021-02-26 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of making

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5897369A (en) * 1996-05-16 1999-04-27 Lg Semicon Co., Ltd. Method for forming interconnection of a semiconductor device
US6028362A (en) 1997-05-12 2000-02-22 Yamaha Corporation Damascene wiring with flat surface

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162452A (ja) * 1990-10-24 1992-06-05 Nec Kyushu Ltd 半導体装置の製造方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5453575A (en) 1993-02-01 1995-09-26 Endosonics Corporation Apparatus and method for detecting blood flow in intravascular ultrasonic imaging
US6285082B1 (en) 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6127258A (en) 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
JP2001007200A (ja) * 1999-06-21 2001-01-12 Matsushita Electronics Industry Corp 配線の形成方法
JP2001015510A (ja) * 1999-06-28 2001-01-19 Hitachi Ltd 半導体装置およびその製造方法
US6297149B1 (en) * 1999-10-05 2001-10-02 International Business Machines Corporation Methods for forming metal interconnects
US6383821B1 (en) 1999-10-29 2002-05-07 Conexant Systems, Inc. Semiconductor device and process
JP2001319928A (ja) 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US20020086519A1 (en) * 2000-12-29 2002-07-04 Houston Theodore W. Stacked vias and method
JP2002368081A (ja) * 2001-06-06 2002-12-20 Sony Corp 半導体装置の製造方法
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
TW522479B (en) 2001-12-07 2003-03-01 Taiwan Semiconductor Mfg Method of forming dual-damascene
US20040108217A1 (en) * 2002-12-05 2004-06-10 Dubin Valery M. Methods for forming copper interconnect structures by co-plating of noble metals and structures formed thereby
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US20040222527A1 (en) * 2003-05-06 2004-11-11 Dostalik William W. Dual damascene pattern liner

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897369A (en) * 1996-05-16 1999-04-27 Lg Semicon Co., Ltd. Method for forming interconnection of a semiconductor device
US6028362A (en) 1997-05-12 2000-02-22 Yamaha Corporation Damascene wiring with flat surface
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device

Also Published As

Publication number Publication date
WO2004114395A3 (en) 2005-02-10
US20080026566A1 (en) 2008-01-31
US7300867B2 (en) 2007-11-27
CN1799137A (zh) 2006-07-05
TW200512874A (en) 2005-04-01
JP2009514186A (ja) 2009-04-02
EP1649510A2 (en) 2006-04-26
US6958540B2 (en) 2005-10-25
TWI345818B (en) 2011-07-21
KR20060025149A (ko) 2006-03-20
WO2004114395A2 (en) 2004-12-29
CN100405574C (zh) 2008-07-23
US20050245068A1 (en) 2005-11-03
US20040262764A1 (en) 2004-12-30
US7704876B2 (en) 2010-04-27
TW200931593A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
KR100772602B1 (ko) 라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7387961B2 (en) Dual damascene with via liner
KR100702549B1 (ko) 반도체 인터커넥트 구조 상의 금속층 증착 방법
US7288475B2 (en) Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
US6838355B1 (en) Damascene interconnect structures including etchback for low-k dielectric materials
JP5558662B2 (ja) デバイス、方法（ｍｉｍキャパシタおよびその製造方法）
US6146986A (en) Lithographic method for creating damascene metallization layers
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
US8293638B2 (en) Method of fabricating damascene structures
US7662711B2 (en) Method of forming dual damascene pattern
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
US6713379B1 (en) Method for forming a damascene structure
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
US6818555B2 (en) Method for metal etchback with self aligned etching mask
KR20100079221A (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee