KR100766987B1 - 도전막의 형성 방법, 및 전자기기의 제조 방법 - Google Patents

도전막의 형성 방법, 및 전자기기의 제조 방법 Download PDF

Info

Publication number
KR100766987B1
KR100766987B1 KR1020060035818A KR20060035818A KR100766987B1 KR 100766987 B1 KR100766987 B1 KR 100766987B1 KR 1020060035818 A KR1020060035818 A KR 1020060035818A KR 20060035818 A KR20060035818 A KR 20060035818A KR 100766987 B1 KR100766987 B1 KR 100766987B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive film
liquid
film
forming
Prior art date
Application number
KR1020060035818A
Other languages
English (en)
Other versions
KR20060110829A (ko
Inventor
아츠시 덴다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060110829A publication Critical patent/KR20060110829A/ko
Application granted granted Critical
Publication of KR100766987B1 publication Critical patent/KR100766987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 안정한 전기적 특성을 갖는 저 저항의 도전막을 액상법을 이용해서 형성하는 방법을 제공한다.
본 발명의 도전막의 형성 방법은 기판(P) 위에 미립자 재료를 함유하는 액체 재료(12)를 배치하는 공정과, 상기 기판(P) 위의 액체 재료(12)를 플래시 램프를 이용한 광조사에 의해 소성해서 도전막을 형성하는 공정을 포함한다.
도전막, 액상법, 미립자, 잉크젯법, 광조사, 레지스트층

Description

도전막의 형성 방법, 및 전자기기의 제조 방법{METHOD OF FORMING CONDUCTIVE FILM AND METHOD OF MANUFACTURING ELECTRONIC APPARATUS}
도 1은 실시예에서 이용하는 액적 토출 장치와 액적 토출 헤드의 개략적인 구성도.
도 2는 실시예에 따른 도전막의 형성 방법을 설명하기 위한 단면 공정도.
도 3은 실시예에 따른 형성 방법의 작용 효과를 설명하기 위한 그래프.
도 4는 도전막의 형성 방법의 다른 실시예를 나타내는 단면 공정도.
도 5는 액티브 매트릭스 기판의 임의의 1 화소를 나타내는 평면 구성도.
도 6은 액티브 매트릭스 기판의 회로 구성도.
도 7은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 8은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 9는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 10은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 11은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 12는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 13은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 14는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 15는 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 16은 액티브 매트릭스 기판의 제조 방법을 설명하기 위한 공정도.
도 17은 액티브 매트릭스 기판을 구비한 전기 광학 장치의 구성도.
도 18은 다른 전자기기용 기판의 제조에 이용하는 도전막 형성 장치의 개략적인 구성도.
도 19는 도 18에 나타낸 도전막 형성 장치에 적용되는 액적 토출 장치의 사시 구성도.
도 20은 터치 패널의 일례를 나타내는 단면 구성도.
도 21은 전자기기를 예시하는 사시 구성도.
도면의 주요 부분에 대한 부호의 설명
IJ, IJ2 : 액적 토출 장치 301 : 액적 토출 헤드
P : 기판(기체) B : 뱅크(격벽)
11 : 뱅크 내 영역 12 : 액체 재료
13 : 도전막 F : 유기 분자막(자체 조직화막)
H1 : 친액 영역 H2 : 발액 영역
20 : 액티브 매트릭스 기판 30 : TFT
100 : 전기 광학 장치 TP : 테입 형상 기판(기체)
400 : 터치 패널(좌표 입력 장치)
본 발명은 도전막의 형성 방법, 및 전자기기의 제조 방법에 관한 것이다.
도전막(투광성 도전막)은 예를 들면 전기 광학 장치의 전극이나 터치 패널의 전극, 전자파 실드재 등에 이용할 수 있고, 그 대표적인 것으로서 주석을 도핑한 산화인듐(ITO: Indium Tin Oxide)이 알려져 있다. ITO막은 일반적으로 증착법이나 스퍼터법을 이용해서 형성되지만, 제조 비용을 더욱 저감하거나 대면적에의 일괄 성막을 목적으로 하여, 액상법을 이용한 ITO막의 형성 방법이 검토되어 있다.
예를 들면 특허문헌 1에는 인듐의 유기 산화합물과 유기 주석화합물을 유기 용매에 용해한 액체 재료를 이용한 액상법에 의해 ITO막을 형성하는 방법이 개시되어 있다. 그러나 이러한 형성 방법으로 얻어진 ITO막은 시트 저항이 크고 전극 용도로는 적합하지 않으므로, 특허문헌 2에서는 상기 액체 재료에 한층 더 ITO 미립자를 분산시킨 분산액을 이용함으로써 저 시트 저항의 ITO막을 얻을 수 있도록 하고 있다.
(특허문헌 1) 일본국 공개특허공보 특개2001-2954호
(특허문헌 2) 일본국 공개특허공보 특개2004-22224호
그런데, 액상법에 의해 ITO막을 형성할 경우, 기체 위에 액체 재료를 도포한 후 이 액체 재료를 건조, 고화시켜서 박막으로 한다. 종래의 ITO막의 형성 방법에서는 이러한 건조 고화 공정에 있어서 가열을 오븐에 의해 행하는 것이 일반적이었다. 그러나, 본 발명자가 검토를 행한 바, 이러한 방법으로 얻어진 ITO막에서는 경시적으로 시트 저항이 상승하는 것이 밝혀졌다. 이렇게 시트 저항이 경시적으로 변화되므로, 해당 ITO막을 전극 등에 이용한 전자기기에 있어서도 전기 특성이 경시적으로 변화되어 부적절하다.
본 발명은 상기 종래 기술의 문제점을 감안하여 이뤄진 것으로, 안정한 전기적 특성을 갖는 저 저항의 도전막을 액상법을 이용하여 형성하는 방법을 제공하는 것을 목적으로 하고 있다.
본 발명은 상기 과제를 해결하기 위해서, 기체(基體) 위에 미립자 재료를 함유하는 액체 재료를 배치하는 공정과, 상기 기체 위의 액체 재료를 플래시 램프를 이용한 광조사(光照射)에 의해 소성하여 도전막을 형성하는 공정을 포함하는 것을 특징으로 하는 도전막의 형성 방법을 제공한다.
이 도전막 형성 방법에서는 액체 재료를 소성하여 미립자 소결막으로 이루어진 도전막을 얻을 시에, 플래시 램프를 이용한 광조사 처리를 행한다. 이에 따라 액체 재료를 순시에 가열해서 미립자 재료를 분산시키고 있는 분산매를 신속하게 제거할 수 있고, 또 미립자 재료의 소결이 열 에너지와 광 에너지에 의해 이뤄지기 때문에, 열 에너지만에 의해 소결을 진행시키는 종래의 방법에 비해 보다 안정한 도통 상태를 갖는 도전막을 형성할 수 있다. 이것은 광 에너지의 어시스트에 의해 미립자 표면의 결정성 회복이나, 미립자끼리의 네킹이나 용착이 촉진되기 때문이라 생각된다.
본 발명의 도전막 형성 방법에서는, 상기 미립자 재료가 벌크에서 900℃ 이 상의 융점을 가지고, 입경 10∼150nm에서 융점이 255℃ 이상인 도전 재료의 미립자인 것이 바람직하다. 이러한 융점이 높고, 또 미립자화에 의한 융점 효과가 작은 재료에서는 가열 온도가 제한되기 때문에 액상법을 이용한 도전막 형성이 채용될 경우, 미립자 간의 용착이나 소결의 진행이 불충분해지기 쉽고, 양호한 전기 특성을 갖는 도전막을 얻기 어렵다는 문제가 있다. 그래서, 본 발명에 따른 형성 방법을 적용함으로써 미립자 간의 융착 등을 촉진해서 안정한 도통을 얻을 수 있고, 상기 고융점 재료의 미립자를 이용한 도전막을 형성할 때에도 매우 효과가 있다.
본 발명의 도전막 형성 방법에서는 상기 미립자 재료가 투명 도전 재료의 미립자인 것이 바람직하다. 일반적으로 금속 산화물로 이루어진 투명 도전 재료의 미립자도 융점이 높고, 또 미립자화에 의한 융점 효과가 작기 때문에, 가열에 의한 융착이나 소결이 진행하기 어렵고, 안정한 전기 특성을 얻기 어려우므로, 본 발명에 따른 형성 방법을 이용하기에 적절한 재료이다.
본 발명의 도전막 형성 방법에서는 상기 투명 도전 재료가 인듐 주석 산화물, 산화주석, 산화인듐, 인듐 아연 산화물, 할로겐 함유 산화주석으로부터 선택되는 1 종 이상의 금속 산화물인 것이 바람직하다. 본 발명은 이들 투명 도전 재료의 미립자를 이용한 도전막 형성에 특히 유효한 기술이다.
본 발명의 도전막 형성 방법에서는 상기 미립자 재료가 동, 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴으로부터 선택되는 1 종 이상의 금속 미립자 재료인 것이 바람직하다. 이들 금속 재료는 대기 중에서 용이하게 표면 산화가 진행하고, 또 가열에 의한 미립자의 융착 등이 진행하기 어렵고, 안정한 전기 특성을 얻기 어 려운 경향이 있어서, 본 발명에 따른 형성 방법을 이용하는 것이 효과가 있다.
본 발명의 도전막 형성 방법에서는 상기 액체 재료를 액적 토출 장치를 이용한 액적 토출법에 의해 상기 기체 위에 배치할 수 있다. 또한, 본 발명의 도전막 형성 방법에서는 상기 액체 재료를 모세관 현상을 이용한 CAP 코트법에 의해 상기 기체 위에 배치할 수도 있다.
다음으로 본 발명의 전자기기의 제조 방법은 전술한 본 발명의 형성 방법을 이용한 도전막 형성 공정을 포함하는 것을 특징으로 한다. 이 제조 방법에 의하면 경시적으로 안정한 도전막을 구비하고, 전기적 신뢰성이 우수한 전자기기를 저렴하게 제조할 수 있다.
(도전막의 형성 방법)
이하 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
도 1의 (a)는 본 실시예의 형성 방법에서 이용하는 액적 토출 장치의 개략적인 구성도, 도 1의 (b)는 동 액적 토출 장치에 탑재된 액적 토출 장치의 개략적인 구성도이다. 도 2는 본 실시예의 도전막의 형성 방법을 설명하기 위한 단면 공정도이다.
<액체 재료>
본 실시예에서는 액적 토출법을 이용해서 미립자 재료를 포함하는 액체 재료를 기체 위에 배치하고 도전막 패턴을 형성하는 예에 대하여 설명한다. 본 실시예에 따른 형성 방법에서 이용할 수 있는 액체 재료에는 미립자 재료를 분산매에 분산시킨 것을 이용할 수 있다. 본 실시예의 형성 방법을 이용하여 형성하는데 적절 한 도전막 형성 재료는 벌크의 융점이 높고, 또한 미립자화했을 경우 융점 강하가 적은 재료로, 예를 들면 벌크의 융점이 900℃ 이상이고, 입경 10nm∼150nm에서의 융점이 255℃ 이상인 미립자 재료에 의해 도전막을 형성할 때에 적절하다. 상기 미립자 재료의 구체적인 예를 들면 동, 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴 등의 고융점의 비금속이나, 인듐 주석 산화물, 산화주석, 산화인듐, 인듐 아연 산화물, 할로겐 함유 산화주석 등의 금속 산화물이다. 상기 금속 미립자 내지 금속 산화물 미립자는 액체 재료에 있어서의 분산성의 향상이나 변질의 방지를 목적으로 한 코팅이 실시되어 있어도 좋다.
한편, 분산매로서는 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별하게 한정되지 않는다. 예를 들면 물 이외에 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜틴, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부틸올락톤, N-메틸―2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또 액적 토출법에의 적용이 쉽다는 점에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하며, 더 바람직한 분산매로서 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에서 액체를 토출할 때, 표면 장력이 0.02N/m 미만이면 액체 재료 조성물의 토출 노즐면에 대한 흡습성이 증대하기 때문에 비행 곡선(bend)이 발생하기 쉬우며, 0.07N/m을 넘으면 토출 노즐 선단(先端)에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해서 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 액체의 기판에의 흡습성을 향상시켜 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 된다. 상기 표면 장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 잉크젯법을 이용해서 액체 재료를 액적으로 하여 토출할 때, 점도가 1mPa·s보다 작을 경우에는 토출 노즐 주변부가 액체 재료의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우에는, 토출 노즐 구멍에서 막혀 빈도가 높아져 원활한 액적의 토출이 곤란해질 뿐만 아니라 액적의 토출량이 감소한다.
< 액적 토출 장치>
여기에서 액적 토출 장치에 대해서 도 1의 (a)의 개략적인 구성도를 참조하여 설명한다. 액적 토출 장치(잉크젯 장치)(IJ)는 액적 토출 헤드로부터 기판(P) 에 대하여 액적을 토출(적하)하는 것이며, 액적 토출 헤드(301), X방향 구동축(304), Y방향 가이드축(305), 제어 장치(CONT), 스테이지(307), 클리닝 기구(308), 베이스(309), 히터(315)를 구비하고 있다. 스테이지(307)는 이 액적 토출 장치(IJ)에 의해 액체 재료가 도포되는 기판(P)을 지지하는 것이며, 기판(P)을 기준 위치에 고정하는, 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(301)의 아랫면에 Y축 방향으로 나란히 일정한 간격으로 설치되어 있다. 액적 토출 헤드(301)의 토출 노즐로부터는 스테이지(307)에 지지되어 있는 기판(P)에 대하여 상기 미립자 재료를 포함하는 액체 재료가 토출된다.
X방향 구동축(304)에는 X방향 구동 모터(302)가 접속되어 있다. X방향 구동 모터(302)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X방향의 구동 신호가 공급되면 X방향 구동축(304)을 회전시킨다. X 방향 구동축(304)이 회전하면 액적 토출 헤드(301)는 X축 방향으로 이동한다.
Y방향 가이드축(305)은 베이스(309)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(307)는 Y방향 구동 모터(303)를 구비하고 있다. Y방향 구동 모터(303)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y방향의 구동 신호가 공급되면 스테이지(307)를 Y방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(301)에 액적의 토출 제어용 전압을 공급한다. 또한 X방향 구동 모터(302)에 액적 토출 헤드(301)의 X방향의 이동을 제어 하는 구동 펄스 신호를, Y방향 구동 모터(303)에 스테이지(307)의 Y방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기구(308)에는 도시하지 않은 Y방향의 구동 모터가 구비되어 있다. 이 Y방향의 구동 모터의 구동에 의해 클리닝 기구는 Y방향 가이드 축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(315)는 본 실시예에서는 플래시 램프이며, 콘덴서에 구비한 전하를 단시간에 방전하는 광조사에 의해 기판(P)을 순시적으로 가열함으로써 기판(P) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(315)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다. 플래시 램프로서는 예를 들면 크세논 램프를 예시할 수 있고, 광조사 에너지가 1∼50J/㎠ 정도, 광조사 시간이 1μ초∼수m초 정도의 것을 적합하게 이용할 수 있다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기에서 이하의 설명에 있어서 X방향을 주사 방향, X방향과 직교하는 Y방향을 비주사 방향이라고 한다.
따라서 액적 토출 헤드(301)의 토출 노즐은 비주사 방향인 Y방향으로 일정한 간격으로 나란히 설치되어 있다. 또한, 도 1의 (a)에서 액적 토출 헤드(301)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하고, 기판(P)의 진행 방향에 대하여 교차시켜도 좋다. 이렇게 하면 액 적 토출 헤드(301)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한 기판(P)과 노즐면과의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 1의 (b)는 액적 토출 헤드(301)의 단면도이다. 액적 토출 헤드(301)에는 액체 재료(배선용 액체 재료 등)를 수용하는 액체실(321)에 인접해서 피에조 소자(322)가 설치되어 있다. 액체실(321)에는 액체 재료를 수용하는 재료 탱크를 포함한 액체 재료 공급계(323)를 통하여 액체 재료가 공급된다. 피에조 소자(322)는 구동 회로(324)에 접속되어 있어, 이 구동 회로(324)를 통해 피에조 소자(322)에 전압을 인가하고, 피에조 소자(322)를 변형시킴으로써 액체실(321)이 변형하고 노즐(325)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(322)의 왜곡량이 제어된다. 또한 인가 전압의 주파수를 변화시킴으로써 피에조 소자(322)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에 재료의 조성에 영향을 끼치기 어렵다는 이점을 가진다.
< 도전막의 형성 방법>
다음으로 본 발명의 도전막의 형성 방법의 일 실시예로서 기판 위에 형성한 뱅크(격벽)를 이용해서 도전막을 기판 위에 패턴 형성하는 방법에 대해서 도 2를 참조하여 설명한다.
도 2의 (a)에 나타낸 기판(P)으로서는 글라스, 석영, 세라믹스 등의 경질 기판 외에 플라스틱 등의 가요성 기판도 이용할 수 있다. 뱅크는 경계 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등 임의의 방법으로 행 할 수 있다. 예를 들면 리소그래피법을 사용하는 경우에는 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정의 방법으로, 도 2의 (a)에 나타낸 기판(P) 위에 뱅크의 높이에 맞추어 유기계 감광성 재료를 도포해서 레지스트층을 도포 형성한다. 그리고 뱅크 형상(도전막의 형성 영역)에 합쳐서 마스크를 행하여 레지스트층을 노광, 현상하여 레지스트층을 부분적으로 제거함으로써 소정의 평면 형상을 갖는 뱅크(B, B)를 기판(P) 위에 형성한다. 또한 하층이 무기물 또는 유기물에서 기능액에 대하여 친액성을 나타내는 재료이고, 상층이 유기물에서 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(B)를 형성해도 좋다. 이에 따라 뱅크(B, B)로 둘러싸진 뱅크 내 영역(11)이 도전막을 형성해야 할 영역(예를 들면 10μm 폭)으로서 형성된다.
뱅크(B)를 형성하는 유기 재료로서는 액체 재료에 대하여 원래 발액성을 나타내는 재료도 좋고, 후술하는 바와 같이 플라스마 처리에 의한 발액화(불소화)가 가능하고, 하지 기판과의 밀착성이 좋고, 포토리소그래피에 의한 패터닝을 하기 쉬운 절연 유기 재료여도 좋다. 예를 들면 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 이용할 수 있다.
다음으로 뱅크 내 영역(11)에서 뱅크 형성시의 레지스트(유기물) 잔류물을 제거하기 위해 기판(P)에 대하여 잔류물 처리를 행한다. 이 잔류물 처리로서는 자외선을 조사함으로써 잔류물 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 산소 플라스마 처리 등을 선택할 수 있지만, 여기에서는 산소 플라스마 처리를 실시한다.
구체적으로는 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사함으로써 행한다. 산소 플라스마 처리의 조건으로서는, 예를 들면 플라스마 파워가 50∼1000W, 산소 가스 유량이 50∼100ml/min, 플라스마 방전 전극에 대한 기판(P)의 판 반송 속도가 0.5∼10mm/sec, 기판 온도가 70∼90℃로 된다.
또, 기판(P)이 글라스 기판의 경우, 그 표면은 도전막 형성용 액체 재료에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 잔류물 처리 때문에 산소 플라스마 처리나 자외선 조사 처리를 실시함으로써 뱅크 내 영역(11)의 바닥에 노출한 기판(P) 표면의 친액성을 높일 수 있다.
계속해서 뱅크(B)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라스마 처리법(CF₄ 플라스마 처리법)을 채용할 수 있다. CF4 플라스마 처리의 조건은, 예를 들면 플라스마 파워가 50∼1000W, 사불화메탄가스 유량이 50∼100m1/min, 플라스마 방전 전극에 대한 기체 반송 속도가 0.5∼1020mm/sec, 기체 온도가 70∼90℃로 된다. 또한, 처리 가스로서 CF₄가스에 한하지 않고 다른 탄화불소계의 가스를 이용할 수도 있다.
이러한 발액화 처리를 함으로써 뱅크(B)에는 이것을 구성하는 수지 중에 불소기가 유입되어 기판(P)에 대하여 높은 발액성이 부여된다. 또한, 상기한 친액화 처리로서의 산소 플라스마 처리는 뱅크(B)의 형성 전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은 산소 플라스마에 의한 사전 처리가 된 쪽이 보다 불소 화(발액화)되기 쉽다고 하는 성질이 있기 때문에, 뱅크(B)를 형성한 후에 산소 플라스마 처리하는 것이 바람직하다.
기판(P)이 글라스 등일 경우에는 뱅크(B)에 대한 발액화 처리에 의해 기판(P) 표면의 발액성이 손상되는 것은 없지만, 기판(P)의 재질에 따라서는 친액화 처리한 기판(P) 표면에 대하여 발액 처리의 영향이 생기는 경우가 있다. 그 경우에는 기판(P) 표면에 발액화되기 어려운 산화 실리콘 막 등을 하지막으로서 형성하거나, 뱅크(B)를 발액성을 갖는 재료(불소 수지 등)로 형성해서 발액 처리 자체를 생략함으로써 대처할 수 있다.
다음으로 도 2의 (b)에 나타낸 바와 같이 상기의 액적 토출 장치(IJ)를 이용하고, 배선 패턴용 액체 재료를 뱅크 내 영역(11)에 노출한 기판(P) 위에 토출해서 배치한다. 예를 들면 미립자 재료로서 ITO 미립자를 함유하는 액체 재료(12)를 액적 토출 헤드(301)로부터 토출한다. 액적 토출의 조건으로서는 예를 들면 잉크 중량4ng/dot, 토출 속도 5∼7m/sec로 행할 수 있다. 또한 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 따라 액적 토출 헤드(301)의 토출 노즐이 막히지 않고 안정한 액적 토출을 행할 수 있다.
이 때, 도전막 형성 영역인 뱅크 내 영역(11)에 노출한 기판(P)은 뱅크(B)에 둘러싸여져 있으므로, 액체 재료(12)가 소정의 위치 이외에 퍼지는 것을 저지할 수 있고, 또한 뱅크(B)의 표면은 발액성이 부여되어 있기 때문에 토출된 액체 재료(12)의 일부가 뱅크(B) 위에 올라가 있더라도 뱅크(B) 표면에 튀어서 뱅크 내 영역(11)으로 흘러내린다. 또한, 뱅크 내 영역(11)에 노출한 기판(P) 표면은 친액성이 부여되어 있기 때문에, 토출된 액체 재료(12)는 기판(P) 표면에서 균일하게 젖어 퍼지고, 도 2의 (c)에 나타낸 바와 같이 액체 재료(12)를 뱅크 내 영역(11)의 연장 방향으로 균일하게 배치할 수 있다.
기판(P)에 소정 양의 액체 재료(12)를 토출 배치한 후 분산매를 제거하고, 고체의 도전막으로 하기 위해서 건조/소성 공정을 행한다. 이 공정에서는 건조 공정과 소성 공정을 별개의 공정으로 행해도 되고, 일괄 가열 처리에 의해 건조/소성을 행해도 된다. 본 실시예의 경우, 건조/소성 처리를 플래시 램프를 이용한 광조사에 의한 가열 처리함으로써 행한다. 플래시 램프의 광조사 조건은 광조사 에너지가 1∼50J/cm² 정도, 광조사 시간이 1μ초∼수m초 정도이다.
이 건조/소성 처리에 의해 도 2의 (d)에 나타낸 바와 같이 분산매가 제거되고 또 미립자 재료 표면의 코팅재 등도 제거되어 미립자 재료가 응집해서 전기적으로 접촉한 도전막(13)이 기판(P) 위에 형성된다. 본 실시예의 형성 방법에 의하면 경시적인 시트 저항의 변화가 거의 없고, 안정한 전기 특성을 구비한 도전막(13)을 얻을 수 있다. 이것은, 본 실시예의 형성 방법이 오븐이나 핫플레이트 등에 의해 기판(P)을 가열하는 것이 아니고, 플래시 램프를 이용해서 순간적으로 가열함으로써 액체 재료의 건조/소성을 행하기 때문에 광 에너지의 어시스트에 의해 미립자 표면의 결정성을 회복시킬 수 있고, 또한 광 에너지에 의해 미립자 간의 네킹이나 융착이 촉진되어, 건조/소성 공정에서 미립자 간에 안정한 도통 상태를 형성할 수 있다고 생각된다.
상기 건조/소성 처리는 대기 중에서 행해도 좋지만, 필요에 따라, 질소, 아 르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 건조/소성 처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 결정하면 좋다. 예를 들면 유기물로 이루어진 코팅재를 제거하기 위해서는 약 300℃ 에서 소성하는 것이 필요하다. 또한 플라스틱 등의 기판을 사용할 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
여기에서, 본 실시예의 형성 방법의 효과를 도 3을 참조하여 한층 상세하게 설명한다. 도 3은 본 실시예의 형성 방법에 의해 얻어진 ITO막과, 오븐을 이용해서 액체 재료의 건조/소성을 행한 ITO막과를 동일한 조건에서 대기 중에 방치했을 때의 경시적인 시트 저항의 변화를 측정한 결과를 나타낸 그래프이다.
도 3에서 「FLA(플래시 램프 아닐) 처리 있음」에 대응하는 곡선이 본 실시예의 방법으로 형성한 ITO막의 측정 결과이며, 「FLA 처리 없음」에 대응하는 곡선이 오븐을 이용한 종래법에 의해 얻어진 ITO막의 측정 결과이다. 건조/소성 공정의 처리 조건은 아래와 같다.
또한, 「FLA 처리 없음」의 조건에서는 오븐 내의 분위기를 「대기」, 「N₂가스」, 「N₂/H₂혼합 가스」의 순으로 바꾸어서 각 1 시간씩의 가열 처리를 행하고 있다.
「FLA 처리 있음」
처리 분위기 : N₂
광조사 에너지 : 6.4J/cm²
조사 시간 : 0.1msec
조사 회수 : 3회
냉각 : 플래시 램프 조사 후 대기 중에서 급랭
합계 처리 시간 : 8분
「FLA 처리 없음」
크린 오븐 사용
홀드 온도 : 350℃
처리 분위기 : 대기 -> N₂ -> N₂/H₂
홀드 시간 : 각 분위기 중으로 각각 1 시간
합계 처리 시간 : 5 시간(온도가 오르내리는 시간 포함 )
도 3에 분명하게 나타낸 바와 같이, 본 실시예의 형성 방법에서 얻어진 ITO막에서는 초기 시트 저항값은 오븐 소성한 ITO막보다 크지만, 시트 저항값의 경시적인 변화는 거의 없다. 구체적으로는 「FLA 처리 있음」의 ITO막은 건조/소성 처리 직후의 시트 저항이 580Ω/□이며, 300 시간 방치 후에서도 시트 저항은 584Ω/□로 거의 변화하지 않는다. 이에 대하여 「FLA 처리 없음」의 ITO막은 건조/소성 처리 직후의 시트 저항은 120Ω/□이지만, 방치 시간의 경과와 함께 시트 저항이 상승하고, 186 시간 방치 후에 444Ω/□가 되고, 300 시간 방치 후는 「FLA처리 있음」의 ITO막보다 큰 605Ω/□가 되어 있다.
이상에서 설명한 바와 같이 본 실시예의 도전막의 형성 방법에 의하면, 시트 저항의 경시적인 변화가 매우 적고, 안정한 전기 특성을 구비한 도전막을 형성할 수 있다. 또한 종래는 매우 장시간(본 예에서는 5 시간)을 요하고 있었던 건조/소성 처리 공정의 시간을 불과 몇 분 (본 예에서는 8 분)으로 단축할 수 있고, 도전막 형성의 효율을 현저하게 향상시킬 수 있다.
또한, 상기 실시예에서는 액체 재료의 도포 방법으로서 액적 토출법을 채용했을 경우에 대해서 설명했지만, 액체 재료의 도포 방법은 액적 토출법에 한정되지 않고 여러 방법을 채용하는 것이 가능하며, 예를 들면 CAP 코트법이나 다이 코트법, 커튼 코트법 등을 액체 재료의 도포 형태에 따라 이용할 수 있다.
< 도전막 형성 방법의 다른 형태>
상기 실시예에서는 기판(P) 위에 형성한 뱅크(B)를 이용해서 도전막(13)을 기판 위에 선택적으로 형성하는 경우에 대해서 설명했지만, 액상법을 이용한 도전막의 패턴 형성 방법으로서 기판(P)을 표면 처리함으로써 기판(P) 표면에 액체 재료에 대한 친화성이 다른 영역을 구획 형성하고, 이러한 친화성의 차이를 이용해서 액체 재료를 선택 배치하는 방법도 채용할 수 있다.
상기 방법에 의해 도전막의 형성을 행할 경우에 대해서 도 4를 참조하여 설명한다. 도 4는 본 실시예의 도전막의 형성 공정을 나타낸 단면 공정도이다. 본 실시예의 형성 방법은 기판(P)의 표면을 발액 처리하는 공정과, 발액화한 기판(P) 표면의 일부를 선택적으로 친액 처리하는 공정을 포함한다. 상기 발액 처리로서는 자체 조직화막을 기판(P) 표면에 형성하는 방법이나, 플라스마 처리에 의해 기판(P)표면을 직접 발액화하는 방법을 이용할 수 있다.
자체 조직화막을 형성하는 방법으로는 우선 도 4의 (a)에 나타낸 바와 같이 도전막을 형성해야 할 기판(P)의 표면에 유기 분자막(F)을 형성한다. 이 유기 분자막(F)은 기판(P) 표면과 결합 가능한 관능기와, 친액기 내지 발액기라 하는 표면 개질 기능을 갖는 관능기가 탄소쇄에 접속된 유기분자로 이루어진 것으로, 이러한 유기 분자를 기판(P) 표면에 균일하게 흡착시킴으로써 형성할 수 있다.
여기에서, 자체 조직화막이란, 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그 외의 직쇄 분자로 이루어지고, 직쇄 분자의 상호 작용에 의해 매우 높은 배향성을 갖는 화합물을 배향시켜서 형성된 막이다. 이 자체 조직화막은 단분자를 배향시켜서 형성되어 있으므로, 막 두께를 매우 얇게 할 수 있고, 또한 분자 레벨에서 균일한 막이 된다. 즉, 막 표면에 같은 분자가 위치하기 때문에 막 표면에 균일하고 또한 우수한 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들면 플루오로알킬실란을 이용함으로써 막 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어 자체 조직화막이 형성되고, 막 표면에 균일한 발액성이 부여된다.
자체 조직화막을 형성하는 화합물로서는 헵타데카플루오로-1,1,2,2테트라히드로디실트리에톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로디실트리메톡시실란, 헵타테카플루오로-1,1,2,2테트라히드로디실트리크로로실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리크로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하「FAS」이라 한다)을 예시할 수 있다. 이들 화합물은 단독으로 사용해도 좋고, 2 종 이상을 조합시켜서 사용해도 좋다. 또한, FAS를 사용함으로써 기판(P)과의 밀착성이 양호한 발액성을 얻을 수 있다.
FAS는 일반적으로 구조식 RnSiX(4-n)으로 나타내진다. 여기에서 n은 1 이상 3 이하의 정수를 나타내고, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수 분해기이다. 또한, R은 플루오로알킬기이며, (CF3)(CF2)x(CH2)y의 (여기에서 x는 0 이상 10 이하의 정수를, y는 0 이상 4 이하의 정수를 나타낸다) 구조를 가지고, 복수 개의 R 또는 X가 Si에 결합하고 있을 경우에는, R 또는 X는 각각 전부 동일해도 되고 달라도 된다. X로 나타내어지는 가수 분해기는 가수 분해에 의해 실라놀을 형성하고, 기판(P)(글라스, 실리콘)의 하지의 히드록실기와 반응해서 실록산 결합으로 기판(P)과 결합한다. 한편, R은 표면에 (CF₂) 등의 플루오르기를 갖기 때문에 기판(P)의 하지 표면을 젖지 않는(표면에너지가 낮은) 표면으로 개질한다.
자체 조직화막은 상기의 원료 화합물과 기판(P)과를 동일한 밀폐 용기에 넣어 두고 실온에서 2∼3일 사이 정도 방치함으로써 기판(P) 위에 형성된다. 또한 밀폐 용기 전체를 100℃로 유지함으로써 3시간 정도에 기판(P) 위에 형성된다. 이는 기상(氣相)으로부터의 형성법이지만, 액상으로부터도 자체 조직화막을 형성할 수 있다. 예를 들면 원료 화합물을 함유하는 용액 중에 기판(P)을 침적(浸積)하고, 세정, 건조함으로써 기판(P) 위에 자체 조직화막이 형성된다. 자체 조직화막을 형성하기 전에 기판(P)의 표면에 자외광을 조사하거나, 용매에 의해 세정하거나 함으로써 기판(P) 표면에 사전 처리를 실시하는 것이 바람직하다.
한편, 플라스마 처리법에서는 상압 또는 진공 중에서 기판(P)에 대하여 플라스마 조사를 행한다. 플라스마 처리에 이용하는 가스 종류는 배선 패턴을 형성해야 할 기판(P)의 표면 재질 등을 고려해서 여러 가지로 선택할 수 있다. 처리 가스로서는, 예를 들면 사불화메탄, 파플루오로헥산, 파플루오로데칸 등을 예시할 수 있다. 기판(P)의 표면을 발액성으로 가공하는 처리는 원하는 발액성을 갖는 필름, 예를 들면 사불화에틸렌 가공된 폴리이미드 필름 등을 기판(P)의 표면에 점착함으로써도 행해도 된다. 또한 발액성의 높은 폴리이미드 필름을 그대로 기판(P)으로서 사용해도 된다.
이렇게 하여 자체 조직화막 형성법을 실시함으로써 기판(P)의 표면에 유기 분자막(F)을 형성하면, 다음에 도 4의 (b)에 나타낸 바와 같이 액체 재료를 도포해야 할 영역(도전막 9 형성 영역)의 발액성을 완화하고, 기판(P) 표면의 특정한 영역에만 친액성을 부여한다. 친액화 처리로서는 파장 170∼400nm의 자외광을 조사하는 방법을 들 수 있다. 이 때, 도전막의 평면 형상에 응한 마스크를 이용해서 자외광을 조사함으로써 발액화한 기판(P) 표면 중 도전막 형성 영역만을 선택적으로 변질시켜 친액화할 수 있다. 즉, 상기 발액화 처리 및 친액화 처리를 실시함으로써 기판(P) 표면에는 도전막이 패턴 형성되어야 할 영역에 대응하는 친액 영역(H1)과, 이러한 친액 영역(H1)을 둘러싸는 발액 영역(H2)이 형성된다. 또한, 발액성의 완화 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)와 조합시킴 등에 의해 조정할 수도 있다.
친액화 처리의 다른 방법으로서 산소를 반응 가스로 하는 플라스마 처리를 이용할 수도 있다. 이 경우, 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사함으로써 행한다. 산소 플라스마 처리의 조건으로서는, 예를 들면 플라스마 파워가 50∼1000W, 산소 가스 유량이 50∼100ml/min, 플라스마 방전 전극에 대한 기판(P)의 판 반송 속도가 0.5∼10mm/sec, 기판 온도가 70∼90℃로 된다.
또한 예를 들면 기판(P)의 반송 속도를 느리게 해서 플라스마 처리 시간을 길게 하는 등 플라스마 처리 조건을 조정함으로써, 미립자 재료를 함유한 액체 재료에 대한 친액 영역(H1)의 접촉각을 바람직하게는 10°이하로 설정한다. 또한, 별도의 친액화 처리로서는 기판을 오존 분위기에서 노출시키는 처리도 채용할 수 있다.
상기 친액 영역(H1) 및 발액 영역(H2)을 형성하면, 다음에 도 4의 (c)에 나타낸 바와 같이 액적 토출 헤드(301)(액적 토출 장치(IJ))을 이용하여, 액체 재료를 친액 영역(도전막 형성 영역)(H1) 위에 토출 배치한다. 이 때, 친액 영역(H1)을 둘러싸는 발액 영역(H2)에 있어서는, 액체 재료를 밀어내도록 발액성이 부여되어 있기 때문에 토출된 액체 재료의 일부가 발액 영역(H2)에 올라 있어도 튀겨져서 친액 영역(H1)에 가둘 수 있다. 또한, 친액 영역(H1)은 액체 재료에 대한 친액성이 부여되어 있기 때문에 토출 배치된 액체 재료는 친액 영역(H1) 내에서 균일하게 젖어 퍼져서, 이에 의해 액체 재료가 기판(P) 위의 소정 위치에 정확하게 그리고 균일하게 배치된다.
그 후에 이전의 뱅크를 이용한 형성 방법과 마찬가지로 플래시 램프를 이용 한 건조/소성 공정에 기판(P)을 제공함으로써 도 4의 (d)에 나타낸 바와 같이 기판(P) 위에 소정의 평면 형상의 도전막(13)을 형성할 수 있다. 건조/소성 공정에 있어서 플래시 램프의 광조사 조건은 이전의 실시예와 같아도 좋다.
또한, 상기 실시예에서는 액체 재료의 도포 방법으로서 액적 토출법을 채용한 경우에 대하여 설명했지만, 액체 재료의 도포 방법은 액적 토출법에 한정되지 않고 여러 방법을 채용하는 것이 가능하며, 예를 들면 CAP 코트법이나 다이 코트법, 커튼 코트법 등을 액체 재료의 도포 형태에 따라 이용할 수 있다.
(전기 광학 장치의 제조 방법)
다음으로 본 발명에 따른 도전막의 형성 방법에 의한 도전막 형성 공정을 포함하는 전자기기의 제조 방법의 일례로서, 전기 광학 장치의 제조 방법, 특히 전기 광학 장치를 구성하는 액티브 매트릭스 기판의 제조 방법에 대하여 설명한다.
우선, 도 5는 본 발명에 따른 도전막 형성 방법을 이용해서 적절한 액티브 매트릭스 기판의 일부를 확대한 도면이다. 액티브 매트릭스 기판(20)은 격자 모양으로 배선된 게이트 배선(40)과 소스 배선(42)을 구비하고 있다. 복수의 게이트 배선(40)이 X방향(제 1 방향)으로 연장되도록 형성되고, 소스 배선(42)이 Y방향(제 2 방향)으로 연장되도록 형성되어 있다. 게이트 배선(40)에는, 게이트 전극(41)이 접속되고, 게이트 전극(41) 위에 절연층을 통하여 TFT(30)가 배치되어 있다. 한편, 소스 배선(42)에는 소스 전극(43)이 접속되고, 소스 전극(43)의 일단은 TFT(스위칭 소자, 30)와 전기적으로 접속되어 있다.
게이트 배선(40)과 소스 배선(42)으로 둘러싸여진 영역에는 화소 전극(45)이 배치되어 드레인 전극(44)을 통하여 TFT(30)와 전기적으로 접속되어 있다. 액티브 매트릭스 기판(20) 위에는 게이트 배선(40)과 대략 평행하게 연장되는 용량선(46)이 설치되어 있고, 용량선(46)은 화소 전극(45) 및 소스 배선(42)의 하층에 절연층을 통하여 배치되어 있다. 또한, 게이트 배선(40), 게이트 전극(41), 소스 배선(42), 용량선(46)은 기판 위의 동일 배선층에 형성되어 있다.
도 6은 액티브 매트릭스 기판(20)의 등가 회로도이다. 액티브 매트릭스 기판(20)은 평면에서 보아 매트릭스 모양으로 배열 형성된 복수의 화소(100a)를 갖고 있다. 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 소스 배선(42)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 소스 배선(42)에 공급하는 화소 신호 S1, S2, …, Sn은 이 순서대로 순차적으로 공급해도 좋고, 서로 인접하는 복수의 소스 배선(42) 상호 간에 대하여, 그룹마다 공급하도록 해도 좋다. TFT(30)의 게이트에는 게이트 배선(40)이 전기적으로 접속되어 있다. 그리고 소정의 타이밍에 게이트 배선(40)에 펄스식으로 주사 신호 G1, G2, …, Gm을 이 순서대로 순차적으로 인가하도록 구성되어 있다.
화소 전극(45)은 TFT(30)의 드레인과 전기적으로 접속되어 있다. 그리고 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 소스 배선(42)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(45)을 통하여 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은 도 17에 나타낸 대향 기판(120)의 대향 전극(121) 사이에 일정 기간 유지 되도록 되어 있다.
유지된 화소 신호 S1, S2, …, Sn이 리크하는 것을 방지하기 위해서, 용량선(46)에 의해 화소 전극(45)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(48)이 부가되어 있다. 예를 들면 화소 전극(45)의 전압은 소스 전압이 인가된 시간보다도 3 자리수 긴 시간만큼 축적 용량(48)에 의해 유지된다. 이에 따라 전하의 유지 특성은 개선되어 콘트라스트비가 높은 액정 표시 장치(100)를 실현시킬 수 있다.
< 액티브 매트릭스 기판의 제조 방법>
다음으로 액티브 매트릭스 기판(20)의 제조 방법에 대하여 설명한다.
본 실시예의 액티브 매트릭스 기판의 제조 방법은 기판(P) 위에 격자 패턴의 배선을 형성하는 제 1 공정과, 적층부(35)를 형성하는 제 2 공정과, 화소 전극(45) 등을 형성하는 제 3 공정을 포함한다.
[제 1 공정: 배선 형성]
도 7, 도 8은 제 1 공정인 배선 형성 공정을 설명하는 도면이다. 또, 도 7의 (b), 도 8의 (b)는 각각 도 7의 (a), 도 8의 (a)의 A-A'선에 따른 단면도이다.
게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선이 형성되는 기판(P)으로서는 글라스, 석영 글라스, 규소 웨이퍼, 플라스틱 필름, 금속판 등 각종 재료를 이용할 수 있다. 또한 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
그리고 우선, 도 7에 나타낸 바와 같이 기판(P) 위에 절연성 재료로 이루어 진 뱅크(51)가 형성된다. 뱅크는 후술하는 배선용 액체 재료를 기판(P)이 있는 소정 위치에 배치하기 위한 것이다. 구체적으로는 도 7의 (a)에 나타낸 바와 같이 세정한 기판(P)의 상면에 격자 패턴의 배선의 형성 위치에 대응한 복수의 개구부(52, 53, 54, 55)를 갖는 뱅크(51)를 포토리소그래피법을 이용해서 형성한다.
뱅크(51)의 재료로서는 예를 들면 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 이용할 수 있다. 또한 내열성 등을 고려하고, 무기질의 재료를 포함하게 할 수도 있다. 무기질의 뱅크 재료로서는 예를 들면 폴리실라잔, 폴리실록산, 실록산계 레지스트, 폴리실란계 레지스트 등의 골격에 규소를 함유하는 고분자 무기 재료나 감광성 무기 재료, 실리카 글라스, 알킬시록산폴리머, 알킬실세스키옥산폴리머, 수소화 알킬실세스키옥산폴리머, 폴리아릴에테르 중 어느 하나를 함유하는 스핀 온 글라스막, 다이아몬드막, 및 불소화 아모포스(amorphous) 탄소막 등을 들 수 있다. 또한, 무기질의 뱅크 재료로서, 예를 들면 에어로 겔(gel), 다공질 실리카 등을 사용해도 된다. 폴리실라잔과 광산 발생제를 함유하는 감광성 폴리실라잔 조성물과 같이 감광성을 갖는 재료로 했을 경우에는 레지스트 마스크가 불필요해지기 때문에 적절하다.
또한, 뱅크(51)에는 개구부(52, 53, 54, 55) 내에 배선용 액체 재료를 양호하게 배치시키기 위해서 발액 처리가 실시된다. 발액 처리로서 CF₄플라스마 처리 등(불소 성분을 갖는 가스를 이용한 플라스마 처리)을 실시한다. 이 CF₄플라스마 처리 등 대신에 뱅크(51)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋다.
뱅크(51)에 의해 형성되는 개구부(52, 53, 54, 55)는 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선에 대응하고 있다. 즉, 뱅크(51)의 개구부(52, 53, 54, 55)에 배선용 액체 재료를 배치함으로써 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선이 형성된다.
구체적으로는, X방향으로 연장되도록 형성된 개구부(52, 53)는 게이트 배선(40), 용량선(46)의 형성 위치에 대응한다. 그리고 게이트 배선(40)의 형성 위치에 대응하는 개구부(52)에는, 게이트 전극(41)의 형성 위치에 대응하는 개구부(54)가 접속하고 있다. 또한 Y방향으로 연장되도록 형성된 개구부(55)는 소스 배선(42)의 형성 위치에 대응한다. 또한, Y방향으로 연장되는 개구부(55)는 X방향으로 연장되는 개구부(52, 53)와 교차하지 않도록, 교차부(56)에서 분단되도록 형성된다.
이어서, 전술한 액적 토출 장치(IJ)에 의해 미립자 재료를 포함하는 배선용 액체 재료를 개구부(52, 53, 54, 55) 내에 토출 배치하여, 기판 위에 게이트 배선(40)이나 소스 배선(42) 등으로 이루어진 격자 패턴의 배선을 형성한다. 배선용 액체 재료는 전술한 바와 같이, 금속이나 금속 산화물의 미립자 재료를 분산매에 분산시킨 분산액으로 이루어진 것이다. 미립자 재료로서는, 예를 들면 니켈, 망간, 티탄 등의 금속 미립자 외에 ITO 등의 도전성의 금속 산화물을 이용할 수 있다.
기판(P)에 배선용 액체 재료를 토출한 후에는 분산매를 제거해서 고체의 도전막을 얻기 위해서, 이전의 실시예의 도전막의 형성 방법과 같은, 플래시 램프를 이용한 건조/소성 처리를 행한다. 이러한 건조/소성 처리에 의해 미립자 간의 전기적 접촉이 확보되어 액체 재료로부터 도전막에의 변환이 이루어진다.
또한, 게이트 배선(40)이나 소스 배선(42) 등의 배선 위에는 도 8에 나타낸 바와 같은 금속 보호막(47)을 성막하여도 좋다. 금속 보호막(47)은 형성한 도전막의 (일렉트로)마이그레이션 현상 등을 억제하기 위한 박막이며, 예를 들면 니켈에 의해 금속 보호막(47)을 형성할 수 있다. 이 금속 보호막(47)도 액적 토출법에 의한 본 발명의 도전막 형성 방법에 의해 기판(P) 위에 형성할 수 있다. 또는, 금속 보호막(47)에 대해서만 무전해 도금법 등을 이용해서 형성해도 좋다.
이상의 공정에 의해 기판(P) 위에는 도 8에 나타낸 바와 같이 뱅크(51) 및 격자 패턴의 배선으로 이루어진 층이 형성된다.
[제 2 공정: 적층부 형성]
도 9∼도 12는 제 2 공정인 적층부 형성 공정을 설명하는 도면이다. 또한, 도 9의 (b)∼도 12의 (b)는 각각 도 9의 (a)∼도 12의 (a)에서의 A-A'선에 따른 단면도이며, 도 9의 (c)∼도 12의 (c)는 각각 도 9의 (a)∼도 12의 (a)에서의 B-B'선에 따른 단면도이다.
제 2 공정에서는 뱅크(51) 및 격자 패턴의 배선으로 이루어진 층상이 있는 소정 위치에 절연막(31)과 반도체막(콘택트층(33), 활성층(32))으로 이루어진 적층부(35)를 형성한다.
본 공정에서는 제 1 공정에서 형성된 배선층(게이트 배선(40) 등) 위에 새롭게 배선층을 형성하게 되지만, 제 1 공정에서는 배선 형성용 뱅크(51)의 표면을 발 액화하고 있기 때문에, 이러한 뱅크(51)의 표면에 직접 소스 전극 등을 형성하려고 하면, 전극 형성용 액체 재료가 뱅크(51)에 의해 튀겨버려 양호한 막 패턴을 형성할 수 없다. 그래서, 본 공정에서 소스 전극 등을 형성하기 전에 미리 하지가 되는 뱅크(51)의 표면에 친액 처리를 실시해 둔다. 친액 처리로서는 자외선 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 산소 플라스마 처리 등을 선택할 수 있다. 또한 이들을 조합시킨 처리로 해도 된다. 산소 플라스마 처리는, 예를 들면 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사함으로써 행한다. 산소 플라스마 처리의 조건으로서는, 예를 들면 플라스마 파워가 50W∼1000W, 산소 가스 유량이 50ml∼100ml/min, 플라스마 방전 전극에 대한 기판(P)의 반송 속도가 0.5mm/sec∼10mm/sec, 기판 온도가 70℃∼90℃로 된다.
뱅크(51)의 표면을 친액화한 후, 플라스마 CVD법에 의해 기판(P) 위의 전체 면에 대하여, 절연막(31), 활성층(32), 콘택트층(33)의 연속 성막을 행한다. 구체적으로는, 도 9에 나타낸 바와 같이 절연막(31)으로서 질화 실리콘막, 활성층(32)으로서 아모포스(amorphous) 실리콘막, 콘택트층(33)으로서 n＋형 실리콘막을 원료 가스나 플라스마 조건을 변화시킴으로써 연속하여 형성한다.
이어서, 도 10에 나타낸 바와 같이 포토리소그래피법을 이용하여 소정 위치에 레지스트(58, 58a∼58c)를 배치한다. 소정 위치는 도 10의 (a)에 나타낸 바와 같이 게이트 배선(40)과 소스 배선(42)의 교차부(56) 위, 게이트 전극(41) 위, 및 용량선(46) 위이다.
또한, 교차부(56) 위에 배치하는 레지스트(58a)와 용량선(46) 위에 배치하는 레지스트(58b)가 접촉하도록 형성된다. 또한 게이트 전극(41) 위에 배치하는 레지스트(58c)에는 하프 노광을 함으로써 도 10의 (b)에 나타낸 바와 같이 홈(59)을 형성한다.
이어서, 기판(P)의 전체 면에 대하여 에칭 처리를 실시하고 콘택트층(33) 및 활성층(32)을 제거한다. 또한 에칭 처리를 실시하고 절연막(31)을 제거한다.
이에 따라 도 11에 나타낸 바와 같이 레지스트(58)(58a∼58c)를 배치한 소정 위치 외의 영역으로부터 콘택트층(33), 활성층(32), 절연막(31)이 제거되는 한편, 레지스트(58)가 배치된 소정 위치에는 절연막(31)과 반도체막(콘택트층(33), 활성층(32))으로 이루어진 적층부(35)가 형성된다.
또한, 게이트 전극(41) 위에 형성되는 적층부(35)에서는 레지스트(58c)에 하프 노광을 행하여 홈(59)을 형성하고 있으므로, 에칭 전에 재차 현상함으로써 홈이 관통한다. 도 11의 (b)에 나타낸 바와 같이 홈(59)에 대응하는 콘택트층(33)이 제거되어 2 개로 분단된 상태로 형성된다. 이에 따라 게이트 전극(41) 위에 활성층(32) 및 콘택트층(33)으로 이루어진 스위칭 소자로서 TFT(30)가 형성된다.
그 후에 도 12에 나타낸 바와 같이 콘택트층(33)을 보호하는 보호막(60)으로서 질화 실리콘막을 기판(P)의 전체 면에 성막한다. 이렇게 하여, 적층부(35)의 형성이 완료한다.
[제 3 공정]
도 13∼도 16은 제 3 공정인 화소 전극(45) 등의 형성 공정을 설명하는 도면이다. 또한, 도 13의 (b)∼도 16의 (b)는 각각 도 13의 (a)∼도 16의 (a)에서의 A-A'선에 따른 단면도이며, 도 13의 (c)∼도 16의 (c)는 각각 도 13의 (a)∼도 16의 (a)에서의 B-B'선에 따른 단면도이다.
제 3 공정에서는 소스 전극(43), 드레인 전극(44), 도전층(49) 및 화소 전극(45)을 형성한다. 소스 전극(43), 드레인 전극(44), 도전층(49)은 게이트 배선(40)이나 소스 배선(42)을 형성한 것과 같은 재료에 의해 형성할 수 있다. 화소 전극(45)은 투명성이 필요하므로, ITO 등의 투광성 재료에 의해 형성하는 것이 바람직하다. 이들 형성에는 제 1 공정과 마찬가지로 액적 토출법을 이용한 본 발명의 도전막 형성 방법이 적용된다.
우선, 게이트 배선(40) 및 소스 배선(42) 등을 덮도록 뱅크(61)를 포토리소그래피법에 의해 형성한다. 즉, 도 13에 나타낸 바와 같이 약 격자 모양의 뱅크(61)가 형성된다. 또한, 소스 배선(42)과 게이트 배선(40), 및 소스 배선(42) 용량선(46)과의 교차부(56)에는 개구부(62)가 형성되고, TFT(30)의 드레인 영역에 대응하는 위치에는 개구부(63)가 형성된다.
또한 개구부(62, 63)는 도 13의 (b)에 나타낸 바와 같이, 게이트 전극(41) 위에 형성한 적층부(35)(TFT30)의 일부가 노출하도록 형성된다. 즉, 뱅크(61)가 적층부(35, TFT(30))를 X방향으로 이분할하도록 형성된다.
뱅크(61)의 재료로서는 예를 들면 뱅크(51)와 마찬가지로 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 이용할 수 있다. 뱅크(61)의 표면은 발액성을 갖고 있는 것이 바람직하지만, CF₄플라스마 처리 등의 발액 처리를 실시하면 친액 처리한 하지의 뱅크(51)가 재차 발액화되어버리기 때문 에, 뱅크(61)로서는 소재 자체에 미리 발액 성분(불소기 등)을 충전한 재료를 이용하는 것이 바람직하다.
뱅크(61)에 의해 형성되는 개구부(62)는 분단된 소스 배선(42)을 연결하는 도전층(49)또는 소스 전극(43)의 형성 위치에 대응하고 있고, 뱅크(61)에 형성되는 개구부(63)는 드레인 전극(44)의 형성 위치에 대응하고 있다. 또한 그 외 부분에서 뱅크(61)로 둘러싸진 영역은 화소 전극(45)의 형성 위치에 대응하고 있다. 이렇게 하여 형성한 뱅크(61)의 개구부(62, 63) 내 및 뱅크(61)로 둘러싸진 영역에 액체 재료를 배치하면 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44), 화소 전극(45)을 형성할 수 있다.
이어서, 기판(P)의 전체 면에 성막한 보호막(60)을 에칭 처리에 의해 제거한다. 이에 따라 도 14에 나타낸 바와 같이 뱅크(61)가 배치되어 있지 않은 영역 위에 성막한 보호막(60)은 제거된다. 또, 격자 패턴의 배선 위에 형성한 금속 보호막(47)도 선택 제거된다.
이어서, 전술한 액적 토출 장치(IJ)에 의해 소스 전극(43)이나 드레인 전극(44)등의 전극 재료를 함유하는 전극용 액체 재료를 뱅크(61)의 개구부(62, 63) 내에 토출 배치한다. 전극용 액체 재료는 게이트 배선(40) 등을 형성하기 위해 이용한 배선용 액체 재료와 같은 것을 이용할 수 있다. 기판(P)에 전극용 액체 재료를 토출한 후에는 분산매의 제거를 위하여 필요에 따라 건조 처리, 소성 처리를 실시한다. 건조/소성 처리에 의해 도전성 미립자 간의 전기적 접촉이 확보되어 도전막으로 변환된다.
또한, 도면에서는 소스 전극(43)이나 드레인 전극(44)을 단층막으로 했지만, 이들 전극은 복수의 층으로 이루어진 적층막으로 해도 좋다. 예를 들면 이들 전극을 배리어 금속층, 기체층, 피복층을 적층해서 이루어진 3층 구조의 도전 부재로 할 수 있다. 배리어 금속층이나 피복층은 니켈, 티탄, 텅스텐, 망간 등으로부터 선택되는 1종 또는 2종 이상의 금속 재료를 이용해서 형성할 수 있고, 기체층은 은, 동, 알루미늄 등으로부터 선택되는 1종 또는 2종 이상의 금속 재료를 이용하여 형성할 수 있다. 이들 층은 재료 배치 공정과 중간 건조 공정을 되풀이함으로써 순차적으로 형성할 수 있다.
이렇게 하여, 기판(P) 위에는 도 15에 나타낸 바와 같이 절단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44)이 형성된다.
이어서, 뱅크(61)에 있어서 화소 전극(45)과 드레인 전극(44)과의 경계에 위치하는 부분을 레이저 등에 의해 제거하고, 화소 전극(45)의 전극 재료를 함유하는 화소 전극용 액체 재료를 뱅크(61)로 둘러싸진 영역 내에 토출 배치한다. 화소 전극용 액체 재료는 ITO 등의 도전성 미립자를 분산매에 분산시킨 분산액이다. 기판(P)에 화소 전극용 액체 재료를 토출한 후에는, 분산매의 제거를 위해 플래시 램프에 의한 건조/소성 처리를 행한다. 건조/소성 처리에 의해 미립자 간의 전기적 접촉이 확보되어 도전막으로 변환된다.
이렇게 하여 기판(P) 위에는 도 16에 나타낸 바와 같이 드레인 전극(44)과 도통하는 화소 전극(45)이 형성된다.
또한, 본 공정에서는 드레인 전극(44)과 화소 전극(45)을 도통시키기 위해서 이들 경계 부분의 뱅크(61)를 레이저 등에 의해 제거했지만, 본 공정은 이것에 한정되지 않는다. 예를 들면 이 경계 부분의 뱅크(61)의 두께를 미리 하프 노광 등에 의해 얇게 해 두면, 이 부분의 뱅크(61)을 제거하지 않아도 화소 전극용 액체 재료를 드레인 전극(44)에 겹치도록 토출 배치할 수 있다.
이상의 공정을 거침으로써 액티브 매트릭스 기판(20)을 제조할 수 있다. 이렇게 본 실시예에서는 액체 재료를 이용한 도전막의 형성 시에 본 발명에 따른 형성 방법을 적용하고 있으므로, 각 도전막에 대해서 전기적으로 안정한 미립자 소결막을 얻을 수 있고, 신뢰성이 우수한 액티브 매트릭스 기판을 저 비용으로 제조할 수 있다.
또한, 본 실시예에서는 상층 측의 배선층(소스 전극(43), 드레인 전극(44), 화소 전극(45))을 형성하기 전에 미리 하지인 뱅크(51)의 표면을 친액화하고 있으므로, 기판과 액체 재료와의 흡습성이 향상하고, 균일한 막 패턴을 형성할 수 있다.
또한 본 실시예에서는 액티브 매트릭스 기판(20)을, 기판(P) 위에 격자 패턴의 배선을 형성하는 제 1 공정, 적층부(35)를 형성하는 제 2 공정, 화소 전극(45) 등을 형성하는 제 3 공정에 의하여 제조했으므로, 드라이 프로세스와 포토리소 에칭을 조합시킨 처리를 감소시킬 수 있다. 즉, 게이트 배선(40) 및 소스 배선(42)을 동시에 형성하도록 했으므로, 드라이 프로세스와 포토리소 에칭을 조합시킨 처리를 1회 감소시킬 수 있다.
또한 용량선(46) 위에 형성되는 적층부(35)(절연막(31), 활성층(32), 콘택트 층(33))가 교차부(56) 위에 형성되는 적층부(35)와 접촉하지 않도록 분단되어 형성되기 때문에 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 흘러 들어버리는 부적절함을 회피할 수 있다.
즉, 적층부(35)를 형성하는 층 중 콘택트층(33)은 도전막이며, 그리고 교차부(56) 위의 적층부(35, 콘택트층(33)) 위에는 소스 배선(42)을 연결하는 도전층(49)이 형성된다. 이 때문에, 소스 배선(42)을 흐르는 전류는 콘택트층(33)에도 흐른다. 따라서 용량선(46) 위의 적층부(35)와 교차부(56) 위의 적층부(35)와 접촉하고 있으면, 상기한 바와 같이 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 흘러 들어버리는 현상이 발생해버린다. 따라서 본 발명의 액티브 매트릭스 기판(20)에 의하면 이러한 부적절함이 회피되므로, 원하는 성능을 발휘할 수 있다.
< 전기 광학 장치>
다음으로 액티브 매트릭스 기판(20)을 이용한 전기 광학 장치의 일례인 액정 표시 장치(100)에 대하여 설명한다. 도 17의 (a)는 액정 표시 장치(100)를 대향 기판측에서 본 평면도이며, 도 17의 (b)는 (a)의 H-H'선에 따른 단면도이다.
도 17의 각 도에서 액정 표시 장치(전기 광학 장치)(100)는 액티브 매트릭스 기판(20)을 포함하는 TFT 어레이 기판(110)과 대향 기판(120)이 광경화성의 밀봉재인 실재(152)에 의해 붙여 합쳐질 수 있고, 이 실재(152)에 의해 구획된 영역 내에 액정(150)이 봉입, 유지되어 있다.
실재(152)의 형성 영역의 내측 영역에는 차광성 재료로 이루어진 주변구획부 (153)가 형성되어 있다. 실재(152)의 외측 영역에는 데이터선 구동 회로(201) 및 설치 단자(202)가 TFT 어레이 기판(110)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(110)의 남은 한 변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한 대향 기판(120)의 코너부의 적어도 한 장소에서 TFT 어레이 기판(110)과 대향 기판(120) 사이에서 전기적 도통을 잡기 위한 기판간 도통재(206)가 설치되어 있다.
또한, 테이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(110) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 설치된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(110)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 해도 좋다.
상기 액정 표시 장치(100)에 있어서는 사용하는 액정(150)의 종류, 즉 TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 노멀 화이트 모드/노멀 블랙 모드의 각각에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다. 또한 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는 대향 기판(120)에 있어서, TFT 어레이 기판(110)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이 액정 표시 장치(100)에 있어서는 액티브 매트릭스 기판(20)이 전술한 방법에 의해 제조되어 있으므로, 고품질한 표시가 가능하고, 신뢰성이 우수한 액정 장치가 된다.
또한, 상기 액티브 매트릭스 기판은 액정 표시 장치 이외의 다른 전기 광학 장치, 예를 들면 유기 EL(일렉트로루미네선스) 표시 장치 등에도 응용이 가능하다. 유기 EL 표시 장치는 형광성의 무기 및 유기 화합물을 함유하는 박막을 음극과 양극에 끼운 구성을 가지고, 상기 박막에 전자 및 정공(홀)을 주입해서 여기시킴으로써 여기자(엑시톤)를 생성시켜, 이 엑시톤이 재결합할 때의 광의 방출(형광/인광)을 이용해서 발광시키는 소자이다. 그리고 상기 TFT(30)를 갖는 기판 위에 유기 EL 표시 소자에 이용할 수 있는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료, 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 액체 재료로 해서 각각을 패터닝함으로써 자발광 풀 컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 전기 광학 장치의 범위에는 이러한 유기 EL 디바이스도 포함되는 것으로 한다. 또한, 유기 EL 표시 장치에 있어서는 정공 주입/수송층 형성 재료나 발광층 형성 재료를 형성하는 방법으로서 본 발명의 막 패턴의 형성 방법을 적용할 수 있다.
또한 액티브 매트릭스 기판(20)은 PDP(플라스마 디스플레이 패널)이나 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(그 외 전자기기용 기판)
본 발명의 도전막의 형성 방법은 전기 광학 장치(액티브 매트릭스 기판)의 제조에 한하지 않고, 여러 전자기기용 기판의 제조에 적용할 수 있고, 예를 들면 터치 패널(좌표 입력 장치)을 구성하는 기판의 제조에 있어서의 도전막의 형성 공정이나, 각종 패널의 대전 방지막으로서의 도전막의 형성 공정에 적합하게 이용할 수 있다.
이하 터치 패널 용도에 적절한 가요성 기판을 이용한 전자기기용 기판의 제조 방법에 대하여 설명한다.
도 18은 터치 패널의 구성의 일례를 나타낸 단면 구성도이다. 도 19는 본 실시예의 전자기기용 기판의 제조에 이용하는 도전막 형성 장치의 개요를 나타낸 모식도이며, 도 20은 도 19에 나타낸 도전막 형성 장치에 구비된 액적 토출 장치의 사시 구성도이다.
< 터치 패널>
도 18에 나타낸 터치 패널(400)은 수지 재료 등으로 이루어진 투명한 가요성의 상부 기판(401)과, 글라스 등으로 이루어진 투명 하부 기판(402)이, 실재(403)를 통하여 붙여 합쳐진 구성을 구비하고 있고, 상부 기판(401)과 하부 기판(402)과는, 양자 간에 협지한 복수 개의 절연 비즈(스페이서)(405)에 의해 소정의 간격에 이간되어 있다. 그리고 상부 기판(401) 및 하부 기판(402)의 각각의 대향면에는 어느 것에나 ITO 등의 투명 도전 재료로 이루어진 상부 전극(406)과, 하부 전극(407)이 형성되어 있다.
상기 구성을 구비한 터치 패널(400)에서는 동작 시에는, 예를 들면 상부 전극(406)에는 도시한 X축 방향의 전위 분포가 형성되고, 하부 전극(407)에는 도시한 Y방향의 전위 분포가 형성되게 되고 있다. 그리고 터치 패널(400) 중 가요성 기판 인 상부 기판(401)의 외면(도시한 +Z측면)에 손가락이나 펜 등의 지시체(500)를 접동시키면 지시체(500)와 접하는 위치의 상부 기판(401)이 압력에 의해 요곡하고, 해당 가압 위치에서 상부 전극(406)과 하부 전극(407)이 접촉하여, 단락한다. 이에 따라 상부 전극(406) 및 하부 전극(407)으로부터 각각 Y축 방향, X축 방향의 좌표 정보를 꺼낼 수 있고, 지시체(500)에 의해 가압된 위치의 평면 좌표(X,Y)를 취득할 수 있다.
< 도전막 형성 장치>
도 19에 나타낸 본 실시예에 따른 도전막 형성 장치는 테입 형상 기판(TP)이 감기고 있는 제 1 릴(reel)(101)과, 제 1 릴(101)로부터 인출해진 테입 형상 기판(TP)을 감는 제 2 릴(102)과, 테입 형상 기판(TP)에 액적을 토출하는 액적 토출 장치(IJ2)를 적어도 가져서 구성되어 있다.
테입 형상 기판(TP)은 예를 들면 대 형상의 플렉시블 기판이 적용되어 폴리이미드 등을 기재로서 구성된다. 테입 형상 기판(TP)의 형상은 예를 들면 폭 105mm, 길이 200m이다. 테입 형상 기판(TP)은 그 대 형상의 양단 부위가 각각 제 1 릴(101)과 제 2 릴(102)에 말려서 이루어진 「릴 투 릴 기판」을 구성하고 있다. 즉, 제 1 릴(101)로부터 인출해진 테입 형상 기판(TP)은 제 2 릴(102)에 감을 수 있어 길이 방향으로 연속적으로 주행한다. 이 연속적으로 주행되는 테입 형상 기판(TP)에 액적 토출 장치(IJ2)가 액체 재료를 액적으로서 토출(액적 토출)해서 소정의 평면 형상의 도전막을 형성한다. 그리고 이렇게 하여 도전막을 형성한 테입 형상 기판(TP)을 소정의 치수로 분할함으로써 도 18에 나타낸 터치 패널(400)의 상 부 기판(401)을 다수 제작할 수 있게 되어 있다.
또한 본 실시예의 도전막 형성 장치는, 1 개의 테입 형상 기판(TP)으로 이루어진 릴 투 릴 기판에 대하여, 복수의 공정을 각각 실행하는 복수의 장치를 가지고 있다. 복수의 공정으로서는 예를 들면 도 18에 나타낸 세정 공정(S1), 표면 처리 공정(S2), 액적 토출 공정(S3), 건조 공정(S4), 소성 공정(S5)을 들 수 있다. 이들 공정에 의해 테입 형상 기판(TP)에 배선층이나 전극층, 절연층 등을 형성할 수 있다.
또한 상기 도전막 형성 장치로는 테입 형상 기판(TP)을 길이 방향에 대해서 소정의 길이로 분할해서 대량의 기판 형성 영역(원하는 영역)을 설정한다. 그리고 테입 형상 기판(TP)을 각 공정의 각 장치에 연속적으로 이동시키고, 테입 형상 기판(TP)의 각 기판 형성 영역에 배선층 및 절연층 등을 연속적으로 형성한다. 즉, 복수의 공정(S1∼S5)은 컨베어 시스템으로서 실행되어 각각 동시에, 또는 시간적으로 중복하여 복수의 장치로 실행된다.
[ 액적 토출 장치]
여기에서, 도 20에 나타낸 액적 토출 장치(IJ2)에 대해서 도면을 참조하여 구체적으로 설명한다. 도 20에 나타낸 액적 토출 장치(IJ2)는 도 19에 나타낸 도전막 형성 장치에 적합하게 이용할 수 있도록, 테입 형상 기판(TP)에 대하여 효율적으로 액적의 토출을 행할 수 있는 기구가 구비한 것이 되어 있다. 또한, 도 20에 나타낸 액적 토출 장치(IJ2)에 있어서 도 1에 나타낸 액적 토출 장치(IJ)와 공통인 구성 요소에는 동일한 부호를 붙이고, 그것의 설명은 생략한다.
액적 토출 장치(IJ2)는 X방향 구동축(304), X방향 구동 모터(302), Y방향 가이드 축(305), Y방향 구동 모터(303), 및 스테이지(307)는 그 스테이지(307)에 얼라인먼트된 테입 형상 기판(TP)에 대하여, 액적 토출 헤드(301)를 상대적으로 이동시키는 헤드 이동 기구를 구성하고 있다. 또한 X방향 구동축(304)은 액적 토출 헤드(301)로부터의 액적 토출 동작 시에 테입 형상 기판(TP)의 길이 방향(Y방향)에 대하여 거의 직교하는 방향(X방향)으로 액적 토출 헤드(301)를 지지하고, 액적 토출 헤드(301)의 X방향의 주사를 가능하게 하는 가이드이다.
액적 토출 헤드(301)는 미립자 재료를 함유하는 분산액(액체 재료)을 노즐(토출입)로부터 토출해서 소정의 간격으로 테입 형상 기판(TP) 위에 배치하게 되고 있다. 스테이지(307)가 액적 토출 장치(IJ2)에 의해 분산액이 도포되는 테입 형상 기판(TP)을 탑재시키게 되어 있고, 테입 형상 기판(TP)을 기준 위치에 고정하는 기구(얼라인먼트 기구)를 구비하고 있다. 또한, 부호 332a, 332b를 붙여서 나타내는 스테이지(307) 위에 설치된 약 장방 형상의 영역은 액적 토출 헤드(301)의 클리닝(플러싱) 동작을 행하기 위한 플러싱 영역이다.
히터(315)는 이전의 액적 토출 장치(IJ)와 같이 플래시 램프를 구비한 램프 히터이며, 플래시 램프를 이용한 광조사에 의한 아닐에서 테입 형상 기판(TP)을 열처리(건조 처리 또는 소성 처리)하는 수단이다. 즉, 히터(315)는 테입 형상 기판(TP) 위에 토출된 액체 재료에 함유되는 분산매의 증발, 제거를 실시하고, 미립자 재료를 소결해서 도전막으로 변환하기 위한 열처리를 행하는 것으로 되어 있다.
본 실시예에 따른 액적 토출 장치(IJ2)에 의하면, X방향 구동축(304) 또는 Y 방향 가이드 축(405)을 따라 액적 토출 헤드(301)를 이동시킴으로써 테입 형상 기판(TP)의 원하는 영역에 있어서의 임의의 위치에 액적을 착탄시켜서 액체 재료의 패턴을 형성할 수 있다. 그리고 1 개의 원하는 영역에 대해서 패턴 형성한 후에 테입 형상 기판(TP)을 길이 방향(Y방향)으로 비키어 놓음으로써, 매우 간편하게 다른 원하는 영역에 대해서 패턴 형성할 수 있다. 여기에서, 원하는 영역은 1개의 전자기기용 기판(상부 기판(401))에 상당시킬 수 있다. 그래서, 본 실시예는 테입 형상 기판(TP)의 각 원하는 영역(각 회로 기판 영역)에 대해서 간편하게, 동시에 신속하게 도전막을 형성할 수 있고, 전자기기용 기판을 효율적으로 대량으로 제조할 수 있게 되고 있다.
또한 본 실시예의 도전막 형성 장치로는 테입 형상 기판(TP)에 있어서의 액적 토출 장치(IJ2)에 의해 액체 재료가 도포되는 면이 내측을 향하도록, 그 테입 형상 기판(TP)을 제 2 릴(102)이 감는 구성인 것이 바람직하다. 또한 제 1 릴(101)에 감겨 있는 테입 형상 기판(TP)의 내측면이 액적 토출 장치(IJ2)에 의한 액체 재료의 도포면인 것이 바람직하다. 이렇게 하면, 테입 형상 기판(TP)에 있어서의 도전막이 형성된 면이 내측이 되도록 그 테입 형상 기판(TP)이 제 2 릴(102)로 감기므로, 이러한 패턴을 양호한 상태 그대로 유지할 수 있다. 또한 제 1 릴(101)과 제 2 릴(102)에서 테입 형상 기판(TP)의 휜 방향이 동일하게 되므로, 테입 형상 기판(TP)에 대한 기계적인 외력 작용을 저감할 수 있고, 테입 형상 기판(TP)이 변형하는 것 등을 저감할 수 있다.
또한 본 실시예의 도전막 형성 장치로는 액적 토출 장치(IJ2)가 테입 형상 기판(TP)의 표면과 이면에 거의 동시에 액적을 토출할 수 있는 1개, 또는 복수의 액적 토출 헤드(301)를 갖는 구성으로 해도 좋다. 이러한 액적 토출 장치(IJ2)로서는 테입 형상 기판(TP)의 표면을 수직한 상태로 유지하고, 그 테입 형상 기판(TP)의 표면측 및 이면측에 각각 배치된 액적 토출 헤드(301)를 구비하는 구성을 채용할 수 있다. 이러한 구성에 의해, 테입 형상 기판(TP)의 표리 양면에 동시에 도전막을 형성할 수 있고, 터치 패널(400)의 예라면, 상부 기판(401) 내면측(하부 기판(402)측)의 상부 전극(406)과, 상부 기판(401) 외면측의 대전 방지막을 동시에 형성할 수 있다. 따라서 본 구성에 의하면 한층 더 제조 시간의 단축화 및 제조 비용의 저감화를 실현시킬 수 있다.
< 전자기기용 기판의 제조 방법>
다음으로 릴 투 릴 기판인 테입 형상 기판(TP)에 대하여 행해지는 상기 복수의 공정에 대해서 구체적으로 설명한다. 우선, 제 1 릴(101)로부터 인출되어진 테입 형상 기판(TP)의 원하는 영역은 세정 공정(S1)에 제공하게 된다(스텝 S1). 세정 공정(S1)의 구체적인 예로서는 테입 형상 기판(TP)에 대하여의 UV(자외선) 조사를 들 수 있다. 또한 물 등의 용매로 테입 형상 기판(TP)을 세정하여도 좋고, 초음파를 이용해서 세정하여도 좋다. 또한 상압에서 테입 형상 기판(TP)에 플라스마를 조사함으로써 세정하여도 좋다.
이어서, 세정 공정(S1)을 실시한 후, 테입 형상 기판(TP)의 원하는 영역에 친액성 또는 발액성을 부여하는 표면 처리 공정(S2)이 실시된다(스텝 S2). 후단의 스텝(S3)의 액적 토출 공정에서 테입 형상 기판(TP) 위에 미립자 재료를 함유한 액 체 재료에 의한 도전막의 형성을 행하기 위해서는 미립자 재료를 함유한 액체 재료에 대한 테입 형상 기판(TP)의 표면의 흡습성을 제어하는 것이 바람직하며, 이러한 흡습성 제어는 도 4를 참조하여 설명한 도전막 형성 방법에 있어서의 표면 처리 방법에 의해 행할 수 있다. 즉, 테입 형상 기판(TP)의 표면을 자체 조직화막 형성법 등에 의해 발액화한 후, 이러한 발액면의 일부만을 친액화하는 방법을 채용할 수 있다.
다음으로 표면 처리 공정(S2)이 실시된 테입 형상 기판(TP)의 원하는 영역에 미립자 재료를 함유한 액체 재료를 토출해서 도포하는 재료 도포 공정을 하는 액적 토출 공정(S3)을 행한다(스텝 S3).
이 액적 토출 공정(S3)에 있어서 액적 토출에는 도 19에 나타낸 바와 같은 액적 토출 장치(IJ2)를 이용하면 효율적으로 행할 수 있다. 테입 형상 기판(TP)에 배선을 형성할 경우, 이 액적 토출 공정에서 토출하는 액체 재료는 미립자 재료를 함유하는 액체이며, 본 실시예의 경우, 터치 패널용 기판의 도전막 형성을 행하므로, ITO 미립자를 분산매에 분산시킨 분산액이다. 그리고 상기 분산액의 액적을 액적 토출 헤드로부터 토출해서 기판 위의 도전막을 형성해야 할 영역에 적하한다.
이어서, 액적 토출 공정(S3)이 실시된 테입 형상 기판(TP)의 원하는 영역에 대하여, 건조 공정이 행해진다(스텝 S4).
건조 공정(S4)은 액적 토출 공정(S3)에서 테입 형상 기판(TP)에 도포된 미립자 재료를 함유하는 액체 재료를 경화시키는 경화 공정을 하는 것이다. 상기 스텝 S3과 이 스텝 S4(스텝 S2를 포함해도 좋다)를 되풀이해 실시함으로써 막 두께를 증 대할 수 있고, 원하는 형상으로, 동시에 원하는 막 두께의 도전막을 간편하게 형성할 수 있다.
건조 공정(S4)의 구체적인 예로서는, 예를 들면 테입 형상 기판(TP)에 도포된 액체 재료를 건조시켜서 경화시키는 방법이 있고, 구체적으로는 핫플레이트, 전기로 등에 의한 가열 처리나, 드라이 에어를 세차게 불어서 건조 처리를 적용할 수 있다. 또한 이전의 실시예에서 이용한 플래시 램프에 의한 광조사 처리를 실시하면 후단의 소성 공정도 동시에 행할 수 있고, 기판(TP) 위에 도포한 액체 재료를 신속하게 도전막(ITO막)으로 변환할 수 있다.
이어서, 테입 형상 기판(TP)의 원하는 영역에 대해서 건조 처리에 의해 얻어진 건조막을 소성하는 소성 공정(S5)이 행해진다(스텝 S5). 이 소성 공정(S5)은 액적 토출 공정(S3)에서 도포되어 그 후에 건조 처리된 건조막을 소성해서 원하는 시트 저항을 갖는 도전막을 형성하는 공정이다. 소성 공정(S5)에 의해, 테입 형상 기판(TP) 위의 건조막을 형성하고 있는 미립자 간의 전기적 접촉이 확보되어 도전막으로 변환된다.
소성 공정(S5)은 도 2 및 도 4를 참조하여 설명한 이전의 실시예와 같이 플래시 램프를 이용한 광조사 처리 공정이며, 플래시 램프의 광조사 조건은 광조사 에너지가 1∼50J/cm² 정도, 광조사 시간이 1μ초∼수m초 정도이다. 또한, 본 실시예의 소성 공정(S5)에 대해서도 보통은 대기 중에서 행하여지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 실시할 수 있다.
이 소성 처리에 의해 건조막에 함유되는 분산매가 완전하게 제거되고, 또 미 립자 재료 표면의 코팅재 등도 제거됨으로써 미립자 재료가 응집해서 전기적으로 접촉한 도전막이 테입 형상 기판(TP) 위에 형성된다. 본 실시예의 도전막 형성 장치에 있어서도 경시적인 시트 저항의 변화가 거의 없고, 안정한 전기 특성을 구비한 도전막을 얻을 수 있다. 이것은 본 실시예의 도전막 형성 장치에서도 플래시 램프를 이용해서 순간적으로 가열하는 것으로 건조막의 소성을 실시하기 때문에, 광 에너지의 어시스트에 의해 미립자 표면의 결정성을 회복시킬 수 있고, 또한 광 에너지에 의해 미립자 간의 네킹이나 융착이 촉진되어 건조/소성 공정에서 미립자 간에 안정한 도통 상태를 형성할 수 있다고 생각된다.
이들에 의해, 본 실시예에 의하면 릴 투 릴 기판으로 된 테입 형상 기판(TP)에 액적 토출 방식을 이용해서 도전막을 형성하므로, 도전막을 갖는 전자기기용 기판에 대해서 효율적이고 대량으로 제조할 수 있다. 즉, 본 실시예에 의하면, 제품시에 있어서는 대량의 판 형상 기판으로 된 한 개의 테입 형상 기판(TP)의 원하는 영역을 액적 토출 장치(IJ2)의 원하는 위치에 얼라인먼트함으로써, 그 원하는 영역에 원하는 평면 형상을 구비한 도전막을 형성할 수 있다. 그래서, 한 개의 원하는 영역에 대해서 액적 토출 장치(IJ2)로 패턴 형성한 후에, 테입 형상 기판(TP)을 액적 토출 장치에 대하여 비키어 놓음으로써, 매우 간편하게 테입 형상 기판(TP)의 다른 원하는 영역에 대해서 도전막을 형성할 수 있다. 이것들에 의해, 본 실시예는 릴 투 릴 기판으로 된 테입 형상 기판(TP)의 각 원하는 영역에 대해서 간편하게 또한 신속하게 도전막을 형성할 수 있고, 전자기기용 기판에 대해서, 효율적으로 대량으로 제조할 수 있다.
또한 본 실시예에 의하면 릴 투 릴 기판으로 된 테입 형상 기판(TP)이 제 1 릴(101)로부터 풀려 나와서(인출해져) 제 2 릴(102)로 감김으로써, 재료 배치 공정을 포함하는 복수의 공정을 실행한다. 이에 따라 세정 공정(S1)을 실행하는 장치로부터 다음 표면 처리 공정(S2)을 실행하는 장치에, 또한 다음 공정을 실행하는 장치에 테입 형상 기판(TP)의 일단측을 제 2 릴(102)로 감는 것만으로, 그 테입 형상 기판(TP)을 이동시킬 수 있다. 따라서 본 실시예에 의하면, 테입 형상 기판(TP)을 각 공정의 각 장치에 이동시키는 반송 기구 및 얼라인먼트 기구를 간략화할 수 있고, 제조 장치의 설치 공간을 저감할 수 있고, 대량 생산 등에 있어서의 제조 비용을 저감할 수 있다.
또한 본 실시예의 도전막 형성 장치 및 이것을 이용한 도전막 형성 방법에서는 상기 복수의 공정에 있어서의 각 공정의 소요 시간이 거의 동일한 것이 바람직하다. 이렇게 하면, 각 공정을 병렬로 동기시켜서 실행할 수 있고, 보다 신속한 제조를 할 수 있는 동시에, 각 공정의 각 장치의 이용 효율을 보다 높일 수 있다. 특히 본 실시예의 도전막 형성 장치로는 종래는 처리에 몇 시간이 필요하던 소성 공정에 대해 불과 몇 초로 소성 처리가 가능한 플래시 램프를 이용한 광조사 처리를 채용하고 있으므로, 상기 복수의 공정에 있어서의 소요 시간의 균일화에 매우 유리한 구성이 되고 있어, 도전막 형성 공정의 효율화를 용이하게 실현할 수 있다.
<전자기기>
다음으로 본 발명의 전자기기의 구체적인 예에 관하여 설명한다.
도 21의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 부호 600은 휴대 전 화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 21의 (b)는 워드 프로세서, PC 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 부호 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시예의 액정 표시 장치(100)을 구비한 표시부를 나타내고 있다.
도 21의 (c)는 손목 시계형 전자기기의 일례를 나타낸 사시도이다. 부호 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
이렇게, 도 21의 (a)∼(c)에 나타낸 전자기기는 상기 실시예의 액정 표시 장치(100)를 구비한 것으로, 전기 특성의 안정성이 우수한 도전막이 전극 부재 등에 이용된 것으로 신뢰성이 우수한 전자기기가 되고 있다. 또한 텔레비전이나 모니터 등의 대형 액정 패널에 있어서도 상기 실시예의 제조 방법을 적용할 수 있다.
또, 본 실시예의 전자기기는 액정 표시 장치(100)를 구비하는 것으로 했지만, 유기 일렉트로루미네선스(electroluminescence) 표시 장치, 플라스마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 관한 적합한 실시예에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 상기한 예에 있어서 나타낸 각 구성 부재의 여러 가지 형상이나 조합 등은 일례이며, 본 발명의 주지로부터 일탈하지 않는 범위에 있어서 설계 요구 등에 의거하여 여러 가지 로 변경 가능하다.
본 발명에 의하면, 안정한 전기적 특성을 갖는 저 저항의 도전막을 액상법을 이용해서 형성할 수 있다. 또한 상기 도전막이 전극 부재 등으로 이용됨으로써 신뢰성이 우수한 전자기기를 얻을 수 있다.

Claims (8)

  1. 기체(基體) 위에 미립자 재료를 함유하는 액체 재료를 배치하는 공정과,
    상기 기체 위의 액체 재료를 플래시 램프를 이용한 광조사에 의해 소성하여 도전막을 형성하는 공정을 포함하고,
    상기 미립자 재료가 벌크에서 900℃ 이상의 융점을 갖고, 입경 10∼150nm에서의 융점이 255℃ 이상인 도전 재료의 미립자인 것을 특징으로 하는 도전막의 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 미립자 재료가 투명 도전 재료의 미립자인 것을 특징으로 하는 도전막의 형성 방법.
  4. 제 3 항에 있어서,
    상기 투명 도전 재료가 인듐 주석 산화물, 산화주석, 산화인듐, 인듐 아연산화물, 할로겐 함유 산화주석으로부터 선택되는 1 종 이상의 금속 산화물인 것을 특징으로 하는 도전막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 미립자 재료가 동, 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴으로부터 선택되는 1 종 이상의 금속 미립자 재료인 것을 특징으로 하는 도전막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 액체 재료를 액적 토출 장치를 이용한 액적 토출법에 의해 상기 기체 위에 배치하는 것을 특징으로 하는 도전막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 액체 재료를 모세관 현상을 이용한 CAP 코트법에 의해 상기 기체 위에 배치하는 것을 특징으로 하는 도전막의 형성 방법.
  8. 제 1 항에 기재된 형성 방법을 이용한 도전막 형성 공정을 포함하는 것을 특징으로 하는 전자기기의 제조 방법.
KR1020060035818A 2005-04-21 2006-04-20 도전막의 형성 방법, 및 전자기기의 제조 방법 KR100766987B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005123193A JP2006302679A (ja) 2005-04-21 2005-04-21 導電膜の形成方法、及び電子機器の製造方法
JPJP-P-2005-00123193 2005-04-21

Publications (2)

Publication Number Publication Date
KR20060110829A KR20060110829A (ko) 2006-10-25
KR100766987B1 true KR100766987B1 (ko) 2007-10-12

Family

ID=37185525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060035818A KR100766987B1 (ko) 2005-04-21 2006-04-20 도전막의 형성 방법, 및 전자기기의 제조 방법

Country Status (5)

Country Link
US (1) US20060236917A1 (ko)
JP (1) JP2006302679A (ko)
KR (1) KR100766987B1 (ko)
CN (1) CN1855389A (ko)
TW (1) TW200705538A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP2009124032A (ja) * 2007-11-16 2009-06-04 Shinshu Univ 印刷式電子回路基板の製造方法
JP2009124029A (ja) * 2007-11-16 2009-06-04 Shinshu Univ インクジェットによる電子回路基板の製造方法
GR1006618B (el) * 2008-06-13 2009-12-03 Εθνικο Κεντρο Ερευνας Φυσικων Επιστημων (Εκεφε) "Δημοκριτος" Μεθοδος για την κατασκευη περιοδικων δομων σε πολυμερη με διεργασιες πλασματος
JP5236405B2 (ja) * 2008-09-12 2013-07-17 住友化学株式会社 透明電極膜の改質方法及び透明電極膜付基板の製造方法
JP2010097808A (ja) * 2008-10-16 2010-04-30 Hitachi Chem Co Ltd 低粘度分散液、これを用いた銅ナノ粒子配線及び複合材料
WO2010089922A1 (ja) 2009-02-03 2010-08-12 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8570453B2 (en) * 2009-02-03 2013-10-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver
TWI419033B (zh) * 2009-03-05 2013-12-11 Elan Microelectronics Corp Method for manufacturing two - layer circuit board structure for capacitive touch panel
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20130043221A1 (en) * 2011-08-16 2013-02-21 Xenon Corporation Sintering Process and Apparatus
JP5450725B2 (ja) * 2011-08-30 2014-03-26 富士フイルム株式会社 コラーゲンペプチド被覆銅ナノ粒子、コラーゲンペプチド被覆銅ナノ粒子分散物、コラーゲンペプチド被覆銅ナノ粒子の製造方法、導電性インク、導電膜の製造方法、及び導体配線
US9253892B2 (en) * 2012-04-13 2016-02-02 Wistron Corporation Peripheral circuit of touch panel and manufacturing method thereof
WO2013161997A1 (ja) * 2012-04-26 2013-10-31 国立大学法人大阪大学 透明導電基板の製造方法、透明導電基板及び静電容量式タッチパネル
US20150129847A1 (en) * 2012-05-18 2015-05-14 Konica Minolta, Inc. Method for producing conductive substrate, conductive substrate, and organic electronic element
JP5983173B2 (ja) * 2012-08-14 2016-08-31 コニカミノルタ株式会社 透明電極の製造方法および有機電子素子の製造方法
WO2014112554A1 (ja) * 2013-01-16 2014-07-24 コニカミノルタ株式会社 薄膜形成方法及び薄膜形成装置
KR102402759B1 (ko) * 2015-05-29 2022-05-31 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
CN107226453B (zh) * 2016-03-24 2021-08-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR102470044B1 (ko) * 2016-05-13 2022-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
CN108511238B (zh) * 2018-05-28 2023-09-26 北京梦之墨科技有限公司 一种薄膜开关及其制备薄膜开关的方法
CN109254430A (zh) * 2018-11-12 2019-01-22 成都中电熊猫显示科技有限公司 一种面板压接方法及压接装置
US10678517B1 (en) * 2019-01-11 2020-06-09 International Business Machines Corporation User interface synthesis based upon extracted presentation document graphical features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0324788A (ja) * 1989-06-14 1991-02-01 Key Tech Inc プリント回路板
JPH04304272A (ja) * 1991-03-29 1992-10-27 Ajinomoto Co Inc 導電性ペーストの硬化物の製造方法
KR20000023478A (ko) * 1998-09-30 2000-04-25 추후제출 도전성페이스트와 도전성페이스트의 경화방법, 및도전성페이스트를 이용한 비접촉형 데이터송수신체용안테나의 형성방법과, 비접촉형 데이터송수신체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229526A (en) * 1991-09-23 1993-07-20 Florida State University Metal alkoxides
JP4183924B2 (ja) * 2001-03-30 2008-11-19 日揮触媒化成株式会社 金属微粒子および該微粒子の製造方法、該微粒子を含む透明導電性被膜形成用塗布液、透明導電性被膜付基材、表示装置
JP2004296303A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2005079010A (ja) * 2003-09-02 2005-03-24 Seiko Epson Corp 導電膜パターンの形成方法、電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0324788A (ja) * 1989-06-14 1991-02-01 Key Tech Inc プリント回路板
JPH04304272A (ja) * 1991-03-29 1992-10-27 Ajinomoto Co Inc 導電性ペーストの硬化物の製造方法
KR20000023478A (ko) * 1998-09-30 2000-04-25 추후제출 도전성페이스트와 도전성페이스트의 경화방법, 및도전성페이스트를 이용한 비접촉형 데이터송수신체용안테나의 형성방법과, 비접촉형 데이터송수신체

Also Published As

Publication number Publication date
TW200705538A (en) 2007-02-01
KR20060110829A (ko) 2006-10-25
CN1855389A (zh) 2006-11-01
US20060236917A1 (en) 2006-10-26
JP2006302679A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100766987B1 (ko) 도전막의 형성 방법, 및 전자기기의 제조 방법
JP3823981B2 (ja) パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3966292B2 (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
JP2004335962A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2004351305A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4539032B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2007140323A (ja) 膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2004330166A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004342917A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee