KR100765962B1 - 동일 평면 게이트 양자점 트랜지스터 제작방법 - Google Patents
동일 평면 게이트 양자점 트랜지스터 제작방법 Download PDFInfo
- Publication number
- KR100765962B1 KR100765962B1 KR1020050135573A KR20050135573A KR100765962B1 KR 100765962 B1 KR100765962 B1 KR 100765962B1 KR 1020050135573 A KR1020050135573 A KR 1020050135573A KR 20050135573 A KR20050135573 A KR 20050135573A KR 100765962 B1 KR100765962 B1 KR 100765962B1
- Authority
- KR
- South Korea
- Prior art keywords
- quantum dot
- transistor
- channel
- gate
- control gate
- Prior art date
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
도 2는 본 발명의 실시 완성된 양자점 소자의 도면.
(도면의 주요부분에 대한 부호의 설명)
1: 반도체 기판,
10: 메사, 11: 이차원 전자층,
21: 소스, 22: 드레인,
23: 채널 제어 게이트, 24: 양자점 제어 게이트,
25: 양자점.
웨이퍼에 포토 리소그래피와 산을 이용하여 메사(11) 구조를 제작하는 단계 와,
상기 메사(11)에 전자빔 리소그라피 방법을 사용하여 소스(21), 드레인(22), 채널 제어 게이트(23), 양자점 제어 게이트(24), 양자점(25)을 형성하는 단계와.
소스(21), 드레인(22)과 채널 제어 게이트(23), 양자점 제어 게이트(24)에 배선을 위한 패드 전극을 형성하는 단계를 포함하여 이루어진다.
상기 식각 공정에서 식각 시간이 부족하면 메사(10) 구조가 얇게 형성되어 이차원 전자층이 다른 전극과 완전히 분리되지 않게 되고, 식각 시간이 과도하면 채널의 폭이 지나치게 좁거나 없어지게 되므로 소정의 식각 시간을 정밀하게 제어하는 것이 바람직하다.
상기 메사(10) 구조를 제작하기 위하여 소스(21), 드레인(22), 게이트(23, 24), 양자점(25)의 모양과 배치가 구성되어 있는 마스크를 제작하고 포토 리소그라피 공정으로 식각할 부분을 노출하며, 표면에 남아 있는 감광제가 마스크의 역할을 하여 식각 공정을 수행한다.
Claims (5)
- 동일한 평면에 채널과 게이트를 구성하는 방법에 있어서,이차원 전자층(10)이 있는 웨이퍼를 제작하는 단계와,웨이퍼에 포토 리소그래피와 산을 이용하여 메사(11) 구조를 제작하는 단계,상기 메사(11)에 전자빔 리소그라피 방법을 사용하여 소스(21), 드레인(22), 채널 제어 게이트(23), 양자점 제어 게이트(24), 양자점(25)을 형성하는 단계 및.상기 소스(21), 드레인(22)과 채널 제어 게이트(23), 양자점 제어 게이트(24)에 배선을 위한 패드 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 동일 평면 게이트 양자점 트랜지스터 소자의 제작 방법.
- 제1항에 있어서,상기 채널 제어 게이트와 양자점 제어 게이트는 양자점의 양측에 형성되는 것을 특징으로 하는 동일 평면 게이트 양자점 트랜지스터 소자의 제작 방법.
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050135573A KR100765962B1 (ko) | 2005-12-30 | 2005-12-30 | 동일 평면 게이트 양자점 트랜지스터 제작방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050135573A KR100765962B1 (ko) | 2005-12-30 | 2005-12-30 | 동일 평면 게이트 양자점 트랜지스터 제작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060010704A KR20060010704A (ko) | 2006-02-02 |
KR100765962B1 true KR100765962B1 (ko) | 2007-10-11 |
Family
ID=37120975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050135573A KR100765962B1 (ko) | 2005-12-30 | 2005-12-30 | 동일 평면 게이트 양자점 트랜지스터 제작방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100765962B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100798950B1 (ko) * | 2007-03-09 | 2008-01-30 | 한양대학교 산학협력단 | 플래시 기억 소자 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020084881A (ko) * | 2001-05-02 | 2002-11-13 | 최중범 | 측면게이트를 이용한 실리콘 단전자 트랜지스터 제조방법 |
KR20040072454A (ko) * | 2003-02-07 | 2004-08-18 | 대한민국(충북대학교 나노과학기술연구소) | 단일전자 스핀제어 나노소자 |
JP2005203601A (ja) | 2004-01-16 | 2005-07-28 | Yuichi Ochiai | 量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータ |
KR20050081125A (ko) * | 2004-02-11 | 2005-08-18 | 최중범 | 두 양자비트 양자전산 게이트 |
-
2005
- 2005-12-30 KR KR1020050135573A patent/KR100765962B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020084881A (ko) * | 2001-05-02 | 2002-11-13 | 최중범 | 측면게이트를 이용한 실리콘 단전자 트랜지스터 제조방법 |
KR20040072454A (ko) * | 2003-02-07 | 2004-08-18 | 대한민국(충북대학교 나노과학기술연구소) | 단일전자 스핀제어 나노소자 |
JP2005203601A (ja) | 2004-01-16 | 2005-07-28 | Yuichi Ochiai | 量子ポイントコンタクト、量子ドット、量子細線、メモリ素子、及び量子コンピュータ |
KR20050081125A (ko) * | 2004-02-11 | 2005-08-18 | 최중범 | 두 양자비트 양자전산 게이트 |
Also Published As
Publication number | Publication date |
---|---|
KR20060010704A (ko) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344361B2 (en) | Semiconductor nanowire vertical device architecture | |
US5701016A (en) | Semiconductor device and method for its manufacture | |
ES2837454T3 (es) | Dispositivo de potencia para transistor pseudomórfico de alta movilidad de electrones (PHEMT) de suministro de voltaje único y proceso para fabricar el mismo | |
JPS63263770A (ja) | GaAs MESFET及びその製造方法 | |
US9356129B2 (en) | Tunnel junction field effect transistors having self-aligned source and gate electrodes and methods of forming the same | |
JP4670121B2 (ja) | 半導体装置 | |
JP2725592B2 (ja) | 電界効果トランジスタの製造方法 | |
KR100517126B1 (ko) | 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 soi기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 mosfet과 그 각각의 제조방법 | |
KR100765962B1 (ko) | 동일 평면 게이트 양자점 트랜지스터 제작방법 | |
TW202114227A (zh) | 具有至二維電子片的直接通道路徑的歐姆接觸 | |
JP2008235465A (ja) | 電界効果型トランジスタ | |
KR100676133B1 (ko) | 단일전자 트랜지스터 및 그의 제조 방법 | |
US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
JP3715557B2 (ja) | 電界効果トランジスタの製造方法 | |
US6069375A (en) | Field effect transistor | |
KR100905869B1 (ko) | 상온에서 동작하는 듀얼 게이트 단전자 논리 소자의 제조방법 | |
JPH09246536A (ja) | 半導体素子 | |
JPH098061A (ja) | 電界効果トランジスタ | |
US6150245A (en) | Method of manufacturing a field effect transistor | |
JP2007027334A (ja) | スイッチ集積回路装置およびその製造方法 | |
KR20060001985A (ko) | 화합물 반도체를 이용한 단일전자 트랜지스터 제작 방법 | |
KR100434813B1 (ko) | 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그제조 방법 | |
JP3753391B2 (ja) | 半導体装置及びその製造方法 | |
KR101645228B1 (ko) | 나노와이어 구조의 질화물 반도체 소자 및 그 제조방법 | |
JP2002246559A (ja) | 電界効果半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171010 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 13 |