TW202114227A - 具有至二維電子片的直接通道路徑的歐姆接觸 - Google Patents

具有至二維電子片的直接通道路徑的歐姆接觸 Download PDF

Info

Publication number
TW202114227A
TW202114227A TW109116030A TW109116030A TW202114227A TW 202114227 A TW202114227 A TW 202114227A TW 109116030 A TW109116030 A TW 109116030A TW 109116030 A TW109116030 A TW 109116030A TW 202114227 A TW202114227 A TW 202114227A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
direct channel
channel paths
dimensional electronic
semiconductor material
Prior art date
Application number
TW109116030A
Other languages
English (en)
Inventor
艾利瑞薩 隆格曼尼
吉恩 保羅 諾爾
阿朗 埃利亞斯 艾爾
Original Assignee
加拿大國家研究委員會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大國家研究委員會 filed Critical 加拿大國家研究委員會
Publication of TW202114227A publication Critical patent/TW202114227A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一歐姆接觸包括一第一半導體層、一第二半導體層、與在第一半導體層和第二半導體層之間的一異質介面。第二半導體層具有一二維電子片區域其中形成一二維電子片。歐姆接觸還包括覆蓋於第一半導體層與填充於用以提供與二維電子片區域直接橫向接觸的多個直接通道路徑的一金屬端點。透過提供半導體層，蝕刻直接通道路徑，與沉積金屬材料以填充直接通道路徑並覆蓋半導體層以製作半導體裝置。歐姆接觸可以為高電子移動率電晶體的一部分，該電晶體不進行退火（沉積金屬）以達到低接觸電阻，又或者在退火溫度遠低於工業標準的退火溫度以達到足夠低的接觸電阻。

Description

具有至二維電子片的直接通道路徑的歐姆接觸
本說明書有關電子的接面，尤其是高電子移動率電晶體（high-electron-mobility transistors, HEMTs）的歐姆接觸。
歐姆接觸是一種電子的接面，其可在一金屬電子端點和一半導體間可大體上提供線性的電流-電壓曲線。一歐姆接觸通常被設計成在金屬和半導體間提供低歐姆接觸電阻，不會因為整流或者過多的功率消耗而阻塞。歐姆接觸被廣泛使用於電子裝置，包括電晶體，例如高電子移動率電晶體（high-electron-mobility transistors, HEMTs）。
一HEMT包括一金屬汲極接觸端點，一金屬源極接觸端點以及一閘極接觸端點，可透過施加一電壓以控制電子流在汲極接觸端和源極接觸端之間的流動。汲極和源極間的電子流量取決於它們之間的電壓差，與在一個二維電子片（electron sheet）中電子的濃度，有時稱為一個二維電子氣（2DEG: two-dimensional electron gas），其形成在歐姆接觸之間的通道，以及在2DEG中的電子移動率所決定。在2DEG中電子的濃度是由施加在閘極接觸端點上的電壓所控制。
根據此說明書的一項觀點，一歐姆接觸包括一第一半導體材料的一第一半導體層以及一第二半導體材料的一第二半導體層。該第二半導體材料具有與該第一半導體材料不同的能帶隙以及一異質介面形成在該第一半導體層和該第二半導體層之間。該第二半導體層包括一二維電子片區域其中形成一二維電子片。該半導體裝置還包括穿透該第一半導體層以到達該二維電子片區域的多個直接通道路徑，以及覆蓋該第一半導體層與填充該多個直接通道路徑的一金屬端點，以與二維電子片區域產生橫向接觸。
根據此說明書的另一項觀點，提供一種製造歐姆接觸的方法。該方法涉及提供一第一半導體材料的一第一半導體層以及一第二半導體材料的一第二半導體層，該第二半導體材料具有與該第一半導體材料不同的能帶隙以及一異質介面形成在該第一半導體層和該第二半導體層之間。該第二半導體層包括一二維電子片區域其中形成一二維電子片。該方法還涉及蝕刻穿透該第一半導體層以到達該二維電子片區域的多個直接通道路徑，以及沉積一金屬材料以填充該多個直接通道路徑並覆蓋該第一半導體層以形成一金屬端點與二維片區域產生直接橫向接觸。
根據本說明書再另一項的觀點，高電子移動率電晶體（HEMT）包括一汲極接觸端點，一源極接觸端點，以及一閘極接觸端點，以接收一電壓以控制在該汲極接觸端點與該源極接觸端點之間的一電子流的流動。該電晶體還包括一第一半導體材料的一障壁與一第二半導體材料的一通道。該第二半導體材料具有與該第一半導體材料不同的能帶隙以及一異質介面形成在該障壁與該通道之間。該通道包括區域其中所形成一二維電子片。該電晶體還包括穿透該障壁的多個直接通道路徑，以提供具有直接橫向接觸至二維電子片區域的汲極接觸端點與源極接觸端點。
一歐姆接觸可透過將一層或多層的金屬導體沉積至半導體材料層上來製造。在半導體裝置的製造中，包括高電子移動率電晶體（HEMTs）的製造，許多的技術可用來製造歐姆接觸，在金屬導體和半導體材料間達到低歐姆接觸電阻。
一種用於製造HEMTs的低電阻歐姆接觸的技術是在高溫（例如，約700°C或者更高）下退火歐姆接觸，以促進所需的冶金反應，包括擴散，從而降低在金屬-半導體界面的電阻。在如此高溫下對歐姆接觸進行退火會導致歐姆接觸的邊緣界定不足，並降低HEMT的性能，降低半導體，而且導致不可預期的冶金或化學反應的發生。
另一種用於製造HEMTs的低電阻歐姆接觸的技術是對第一半導體層（即，障壁）進行部分蝕刻，以產生凹陷的歐姆區域，並在退火步驟之前降低源極與汲極兩接觸端點的異質介面的距離。但是控制蝕刻過程的深度有其困難。此外，向下蝕刻障壁會導致該半導體晶片上的蝕刻不均勻，並會在凹陷區域中二維電子片中降低電子濃度。
誠如內文所討論，對於一HEMT或其他半導體裝置的低電阻歐姆接觸無需在高溫下退火且/或不會部分蝕刻該障壁的厚度。而是，製造涉及將多個直接通道路徑蝕刻至一二維電子片所形成的區域的歐姆接觸。這些直接通道路徑於是被填充於一層或多層金屬材料，以形成源極與汲極接觸端點。由於源極與汲極接觸端點有直接橫向接觸至二維電子片區域的路徑，因此HEMT或其他半導體裝置的歐姆接觸電阻被降低。
圖1是具有至二維電子片的直接通道路徑的一範例歐姆接觸100的一示意圖。該歐姆接觸100可為一高電子移動率電晶體（HEMT）或其他半導體裝置的一部分。
在該第一半導體層110之下的歐姆接觸100包括一第一半導體材料的一第一半導體層110與一第二半導體材料的一第二半導體層112。該第二半導體材料具有與該第一半導體材料不同的能帶隙，因此，一異質介面121形成在該第一半導體層110和該第二半導體層112之間。該第一半導體層110可以被稱為「障壁」；反之，第二半導體層112可以被稱為「通道」。
第二半導體層112包括一區域其中形成一二維電子片，在內文中稱為二維電子片區域120。在該第二半導體層112中的二維電子片區域120與該異質介面121相鄰。基於說明的目的，圖中該二維電子片區域120的厚度被誇大，但應能理解該二維電子片區域120的厚度僅只有約1-2奈米的厚度。
該歐姆接觸100還包括穿透該第一半導體層110到達該二維電子片區域120的多個直接通道路徑130。該多個直接通道路徑130被蝕刻進該第一半導體層110，以及行進穿過該第一半導體層110與該二維電子片區域120。
該些直接通道路徑130在該異質介面121處被充分地間隔開來，以維持在二維電子片中的電子濃度。該些直接通道路徑130的形狀和配置可以具有各種設計，例如一系列平行溝槽、一多邊形孔陣列、一系列橫向錐狀溝槽或一橫向錐狀孔陣列（例如，星爆狀）。
該歐姆接觸100還包括覆蓋於該第一半導體層110並填充該多個直接通道路徑130的一金屬端點140，以與該二維電子片區域120產生直接橫向接觸。該金屬端點140因此包括填充於該些直接通道路徑130的多個手指狀或叉狀物。如果該歐姆接觸100作為HEMT的一部分，則該金屬端點140可以是一源極接觸端點或一汲極接觸端點。在該金屬端點140與該二維電子片區域120直接橫向接觸的情況下，實現了一歐姆接觸100的低歐姆電阻。再者，在該金屬端點140與該二維電子片區域120間的界面處的表面積增加，進一步降低了電阻。
儘管該些直接通道路徑130延伸到該二維電子片區域120以提供具有到該二維電子片區域的直接通道的金屬端點140是足夠的，該些直接通道路徑130可經由一緩衝深度132行進穿過異質介面121以確保提供至二維電子片區域120的通道，無論在製造過程中有微小的變化。蝕刻穿過該異質介面121的一緩衝深度132可以簡化並改善製造技術的可靠性並降低一些直接通道路徑130未能延伸到該二維電子片的製造技術的缺陷的可能性。
應被理解的是在該二維電子片區域120中的二維電子片的厚度可以具有如此小的厚度，例如1-2奈米的厚度，以使與該二維電子片區域120接觸的實際上地任何直接通道路徑130將透過一緩衝深度132可以超出異質介面121。舉例來說，該第一半導體層110的厚度可以為約20奈米，該二維電子片區域120的厚度可以為約2奈米，以及該緩衝深度132可以為任何深度，只要確保可靠的蝕刻穿過異質介面121與不危及該歐姆接觸的其它層。因此，該緩衝深度132可以在約2奈米至數百奈米之間變化。
如果該歐姆接觸件100作為一HEMT的一部分，可以適當地選擇該第一半導體材料作為一HEMT障壁，以及該第二半導體材料作為與該障壁相容的一HEMT通道。例如，優選的一第一半導體材料可以包括作為該障壁的氮化鋁鎵（aluminum gallium nitride, AlGaN），以及優選的一第二半導體材料可以包括作為該通道的氮化鎵（gallium nitride, GaN）。其他的障壁與通道的組合是可被考量的。例如，該第一半導體材料可以包括砷化鋁鎵（aluminum gallium arsenide, AlGaAs）作為該障壁，並且該第二半導體材料可以包括砷化鎵（gallium arsenide , GaAs）作為該通道。其他示例包括具有作為該通道的GaN以作為該障壁的InAlN或InAlGaN，或者具有作為該障壁的InAlAs與作為該通道的InGaAs的InP HEMTs。
圖2是一範例高電子移動率電晶體（HEMT）的示意圖，在本文中被稱為電晶體200，該電晶體200具有從端點橫向至一二維電子片的直接通道路徑。電晶體200的部分可以類似於圖1的歐姆接觸100，將會在下文載及。
該電晶體200包括一源極接觸端點240，一汲極接觸端點242和一閘極接觸端點250。該源極接觸端點240與汲極接觸端點242是金屬導體。該電晶體200還包括一第一半導體材料的一障壁210，以及在該障壁210下方的一第二半導體材料的一通道212。該障壁210與通道212在該源極接觸端點240，汲極接觸端點242與閘極接觸端點250（在圖2的橫截面中並未示出連續路徑，因為它出於平面）之下形成連續地走線的層。該閘極接觸端點250擱置在該障壁210的頂部或一薄絕緣體層（後者未示出）上，其形成不是蕭特基接觸就是位於該源極接觸端點240和汲極接觸端點242之間的金屬-絕緣體-半導體的結構。該源-閘極間距與該閘-汲極並不需要相等。
該第二半導體材料與該第一半導體材料有不同的能帶隙，因此而且一異質介面221形成在該障壁210與該通道212之間。該通道212包括一區域其中形成一二維電子片，其在本文中稱為二維電子片區域220。該二維電子片區域220在該通道212中並且與該異質介面221相鄰。為了說明的目的，圖中二維電子片區域220的厚度被放大，但是應被理解的是，該二維電子片區域220的厚度可以僅具有大約1-2奈米的厚度。再者，應被理解的是該通道212是該第二半導體材料的較深層的上部，在其之下可以包括基板晶圓和外延生長（未示於圖2）的任何附加層，以適應該基板晶圓和該通道212之間的晶格不匹配。
當一第一電壓源被用於向該閘極接觸端點250供應大於一閥值電壓的電壓時，電子在一二維電子片區域220中累積，當一第二電壓源被用於向該源極和汲極之間施加一電壓差時，從而允許電子流在該源極接觸端點240和汲極接觸端點242之間流動。
該第一半導體材料被選作為一HEMT障壁，以及該第二半導體材料被選作為相容於該障壁的一HEMT通道。例如，一優選的第一半導體材料可以包括氮化鋁鎵（AlGaN）與一優選的第二半導體材料可以包括氮化鎵（GaN）。另外障壁與基板的組合是可被考量的。例如，該第一半導體材料可以包括砷化鋁鎵（AlGaAs），以及該第二半導體材料可以包括砷化鎵（GaAs）。可以進行半導體材料的選擇，使得該電晶體200作為一空乏模HEMT。被論及的其他範例組合可以參考上面的圖1。可以在該障壁與該GaN通道之間加上一層薄的氮化鋁（AlN）隔離層，為了提高2DEG的濃度甚至更進一步（由於材料之間適合的傳導帶能量不連續性）且/或改善2DEG移動率，透過將電子分佈/波函數的尾部保留在該有序合金（AlN）內，而不是讓其溢出到無規合金（例如，具有Al和Ga在金屬次晶格上的隨機位置的AlGaN），其對沒有完全地包含在有序GaN通道中的電子提供了散射機制。
該電晶體200還包括穿透該障壁210的多個直接通道路徑230，以提供該源極接觸端點240與該汲極接觸端點242，其具有至該二維電子片區域220中的二維電子片的直接橫向接觸。
因此，可以看出端點240，242，障壁210，通道212，二維電子片區域220與直接通道路徑230可以類似於圖1的歐姆接觸100的元件，並且因此，這些元件進一步的描述可以參考圖1的歐姆接觸100的描述。例如，可以看到該些直接通道路徑230透過一緩衝深度232行進穿過該異質介面221，從而提供了以上關於圖1的歐姆接觸100的緩衝深度132所討論的益處。再者，如參照圖1的歐姆接觸100所討論的，該些直接通道路徑130可以被蝕刻成各種配置例如一系列平行溝槽、一多邊形孔陣列、一系列橫向錐狀溝槽或一橫向錐狀孔陣列（例如，星爆狀）。
圖3是用於製造具有至二維電子片的直接通道路徑的一歐姆接觸的範例方法300的一流程圖。該方法300可以應用於製造圖1的歐姆接觸100，對於一高電子移動率電晶體（HEMT）的一歐姆接觸，例如圖2的電晶體200。這是不受限的，並且該方法300可以應用於製造其他半導體裝置。
某些用於一歐姆接觸的一歐姆接觸400的製造階段，顯示於圖4A，4B與4C。對應於方法300的方塊302、304與306的製造階段被各別地描述於圖4A，4B與4C，其可以與方法300的描述一起被參考。該方法300不取決於溫度因為它不涉及一退火過程。因此，該方法可以被執行在低於退火過程中使用的溫度的溫度範圍，例如低於約600℃，或者在室溫下。
在方塊302中，該歐姆接觸400的一第一半導體層410與一第二半導體層412被提供。該第一半導體層410是一第一半導體材料，以及該第二半導體層412是一第二半導體材料。該第二半導體材料與該第一半導體材料具有不同的能帶隙，以及一異質介面421形成在該第一半導體層410和該第二半導體層412之間。相對於圖1的歐姆接觸100與圖2的電晶體200，上面半導體材料的範例被提供。該第二半導體層412包括一二維電子片區域其中形成一二維電子片。
在方塊304中，蝕刻多個直接通道路徑430穿透該第一半導體層410以延伸到該二維電子片區域420。
該些直接通道路徑430被蝕刻至該第一半導體層410中，並行進穿過該第一半導體層410與穿過該異質介面421。再者，該些直接通道路徑430可以透過一緩衝深度432行進穿過該異質介面421以確保提供至該二維電子片區域420的通道，無論在製造過程中有微小的變化。
該蝕刻可以涉及透過電子束微影或用於微影圖形轉移的其他手段進行的抗蝕圖案化，該蝕刻可被用於以奈米級的精度來蝕刻該些直接通道路徑430。例如，電子束微影可以用於圖形化後續的光罩，該光罩被蝕刻通過厚度約20奈米的半導體材料的第一層（例如，AlGaN），以提供約2至數百奈米的緩衝深度432。
該些直接通道路徑430可以是與使用蝕刻技術相容的任何合適的形狀和構造，其只要該些直接通道路徑430在該金屬端點440和該二維電子片區域420之間提供足夠的直接橫向接觸以實現所需的一歐姆接觸電阻。誠如本文所討論以直接通道路徑430製造的歐姆接觸可以在不需一退火過程，以實現低於約5 ohm-mm，優選低於約1 ohm-mm，更優選低於約0.5 ohm-mm，最優選低於約0.1 ohm-mm的歐姆接觸電阻。
如一範例配置，該些直接通道路徑430可以包括一系列平行溝槽。也就是，該些直接通道路徑430在其橫截面上實質上是矩形。因此蝕刻該多個直接通道路徑430可以涉及蝕刻一系列平行溝槽。
製造過程中的不均勻性可能導致並非所有直接通道路徑430皆會到達該二維電子片區域420。為補償這種不均勻性，將該些直接通道路徑430蝕刻成一系列溝槽以提供了該歐姆接觸的良好覆蓋，除了未能與該二維電子片區域420直接橫向接觸的任何溝槽之間的冗餘物之外。再者，將該些直接通道路徑430蝕刻成一系列平行溝槽可以簡化製造過程。
具有一系列平行溝槽以作為在一端點與一二維電子片區域之間的直接通道路徑的一歐姆接觸的一範例示於圖5，總體上以500指出。該歐姆接觸500包括一第一半導體層510、一第二半導體層512、一異質介面521、一二維電子片區域520與一系列平行溝槽530。
再者，具有一系列平行溝槽作為在兩接觸端點與一個二維電子片之間的直接通道路徑的一HEMT的一範例示於圖6，總體上以600指出。該電晶體600包括一第一半導體層610、一第二半導體層612、一異質介面621、一二維電子片區域620，一源極接觸端點640、一汲極接觸端點642、一閘極接觸端點650與各自在端點640、642之下的一系列平行溝槽630、631。端點640、642以虛線表示以概觀該些溝槽630、631。
在該電晶體600中，一第一歐姆接觸662由該源極接觸端點640、一系列平行溝槽630及在該源極接觸端點640之下的部分的第一半導體層610、異質介面621、二維電子片區域620和第二半導體層612所形成。一第二歐姆接觸664由該汲極接觸端點642、一系列平行溝槽631及在該汲極接觸端點642之下的部分的第一半導體層610、異質介面621、二維電子片區域620和第二半導體層612所形成。
回到圖3與圖4A、4B和4C，作為該些直接通道路徑430的另一範例配置，該些直接通道路徑430可以包括一間隔的多邊形孔陣列，例如六角形孔。也就是，該些直接通道路徑430在其橫截面上實質上是六邊形。因此，蝕刻該多個直接通道路徑430可涉及蝕刻一間隔的多邊形孔陣列，例如六角形孔。蝕刻如同一間隔的多邊形陣列的直接通道路徑430提供了歐姆接觸的良好覆蓋，及在孔之間的冗餘物。
具有一間隔的六邊形孔陣列以作為在一電極與一二維電子片區域之間的直接通道路徑的一歐姆接觸的一範例示於圖7，總體上以700指出。該歐姆接觸700包括一第一半導體層710、一第二半導體層712、一異質介面721、一二維電子片區域720與一間隔的六邊形孔陣列730。
再者，具有一間隔的六邊形孔陣列以作為在二金屬端點與一二維電子片區域之間的直接通道路徑的一HEMT的一範例示於圖8，總體上以800指出。該電晶體800包括一第一半導體層810、一第二半導體層812、一異質介面821、一二維電子片區域820、一源極接觸端點840、一汲極接觸端點842、一閘極接觸端點850與各自在該些端點840、842之下的六邊形孔陣列830、831。該些端點840、842以虛線表示以概觀該些孔830、831。
在該電晶體800中，一第一歐姆接觸862由該源極接觸端點840、六邊形孔陣列830及在該源極接觸端點840之下的部分的第一半導體層810、異質介面821、二維電子片區域820和第二半導體層812所形成。一第二歐姆接觸864由該汲極接觸端點842、六邊形孔陣列831及在該汲極接觸端點842之下的部分的第一半導體層810、異質介面821、二維電子片區域820和第二半導體層812所形成。
回到圖3與圖4A、4B和4C，可注意到該些直接通道路徑的其他配置是可預期的，包括鰭式、具有其他多邊形橫截面的通道陣列、與其他配置。再者，如同所使用的蝕刻技術的結果，該些直接通道路徑430具有如說明穿透該些直接通道路徑430的深度的不均勻的內壁。也就是，該些直接通道路徑430的截面積可以隨深度而變化。例如，一直接通道路徑430在其朝向該二維電子片區域420行進時可以變得更窄或更寬。
當該二維電子片維持在該二維電子片區域420處時，該第一半導體層410的表面與直接通道路徑430被蝕刻到足夠實現一期望的歐姆接觸電阻的程度。也就是，被該些直接通道路徑430所佔據的歐姆接觸的比例大到足以提供低歐姆電阻，但又小到在該二維電子片區域420處允許該二維電子片的形成。
橫向錐狀的直接通道路徑430的範例示於圖9-12，其得益於由至該二維電子片區域的多重直接接觸形成一具有附加地降低的電阻與較低的退火溫度的歐姆接觸。也提供至該二維電子片區域的多重直接接觸的一項附加優勢，該接觸表面積大於與傳統上相比的接觸表面積。
具有一系列橫向錐狀溝槽以作為在一端點與二維電子片區域之間的直接通道路徑的一歐姆接觸的一範例示於圖9，總體上以900指出。該歐姆接觸900包括一第一半導體層910、一第二半導體層912、一異質介面921、一二維電子片區域920與一系列橫向錐狀溝槽930。
再者，具有一系列橫向錐狀溝槽以作為在二接觸端點與一二維電子片區域之間的直接通道路徑的一HEMT的一範例示於圖10，總體上以1000指出。該電晶體1000包括一第一半導體層1010、一第二半導體層1012、一異質介面1021、一二維電子片區域1020、一源極接觸端點1040、一汲極接觸端點1042、一閘極接觸端點1050與各自在端點1040、1042之下的一系列橫向錐狀溝槽1030、1031。該些端點1040、1042以虛線表示以概觀該些溝槽1030、1031。
該些一系列橫向錐狀溝槽1030、1031沿著該些溝槽的側壁提供直接電子接觸至暴露的異質介面1021的大的長度，從而給予至該二維電子片區域1020的電子接觸通道。該錐狀物的方向被選擇在源極和汲極接觸1040、1042兩者中向中心通道區域提供增加的通道寬度，這有助於將收集到的電流朝最小的電阻路徑引導，即朝向該閘極觸點端點1050。
在該電晶體1000中，一第一歐姆接觸1062由該源極接觸端點1040、一系列橫向錐狀溝槽1030及在該源極接觸端點1040之下的部分的第一半導體層1010、異質介面1021、二維電子片區域1020和第二半導體層1012所形成。一第二歐姆接觸1064由該汲極接觸端點1042、一系列橫向錐狀溝槽1031及在該汲極接觸端點1042之下的部分的第一半導體層1010、異質介面1021、二維電子片區域1020和第二半導體層1012所形成。
具有一橫向錐狀孔陣列（例如，星爆狀）以作為在一電極與一二維電子片的直接通道路徑的一歐姆接觸的一範例示於圖11，總體上以1100指出。該歐姆接觸1100包括一第一半導體層1110、一第二半導體層1112、一異質介面1121、一二維電子片區域1120與一橫向錐狀的間隔孔陣列1130。
再者，具有一橫向錐狀的間隔孔陣列以作為在二金屬接觸端點與一二維電子片區域之間的直接通道路徑的一HEMT的一範例示於圖12，總體上以1200指出。該電晶體1200包括一第一半導體層1210、一第二半導體層1212、一異質介面1221、一二維電子片區域1220、一源極接觸端點1240、一汲極接觸端點1242、一閘極接觸端點1250與各自在該些端點1240、1242之下的橫向錐狀孔陣列1230、1231。該些端點1240、1242以虛線表示以概觀該些孔1230、1231。
在該電晶體1200中，一第一歐姆接觸1262由該源極接觸端點1240、橫向錐狀的1230及在該源極接觸端點1240之下的部分的第一半導體層1210、異質介面1221、二維電子片區域1220和第二半導體層1212所形成。一第二歐姆接觸1264由該汲極接觸端點1242、橫向錐狀的間隔孔陣列1231及在該汲極接觸端點1242之下的部分的第一半導體層1210、異質介面1221、二維電子片區域1220和第二半導體層1212所形成。
具有最接近該通道區域的去除（蝕刻）材料的最小密度的橫向錐狀的間隔孔陣列1230、1231（例如，星爆狀）的漸變密度可以提供如同橫向錐狀溝槽1030、1031相似的特性 。
回到圖3與圖4A、4B和4C，在方塊306，一金屬電極材料被沉積以填充該多個直接通道路徑430與覆蓋該第一半導體層410以形成一金屬端點440，該金屬端點440與該二維電子片區域420直接橫向接觸。該金屬端點440因此形成填充於該些直接通道路徑430的多個手指狀或叉狀物。該金屬端點440可被用於當作一HEMT的一源極接觸端點或一汲極接觸端點。製造過程中的不均勻性可能會導致並不是所有的直接通道路徑430都被金屬材料所填充。
因此，可以製造具有良好邊緣界定的一低電阻歐姆接觸，無需在高溫下退火且無需遠離蝕刻一凹陷歐姆區域。該歐姆接觸被製造透過蝕刻穿過該障壁並進入形成該二維電子片的一區域的多個直接通道路徑。
應認識到，上述提供的各種範例的特徵與觀點可以被結合成也落入本揭露範圍內的更進一步範例。申請專利範圍不應受限於上述範例，而應給予與全文描述相符的最廣泛解釋。
100、400、500、700、900、1100:歐姆接觸 110、410、510、610、710:第一半導體層 810、910、1010、1110、1210:第一半導體層 112、412、512、612、712:第二半導體層 812、912、1012、1112、1212:第二半導體層 120、220、420、520、620、720:二維電子片區域 820、920、1020、1120、1220:二維電子片區域 121、221、421、521、621、721:異質介面 821、921、1021、1121、1221:異質介面 130、230、430:直接通道路徑 132、232、432:緩衝深度 140、440:金屬端點 200、600、800、1000、1200:電晶體 210:障壁 212:通道 240、640、840、1040、1240:源極接觸端點 242、642、842、1042、1242:汲極接觸端點 250、650、850、1050、1250:閘極接觸端點 300:方法 302、304、306:方塊 530、630、631:平行溝槽 662、862、1062、1262:第一歐姆接觸 730:間隔的六邊形孔陣列 830、831:六邊形孔陣列 864、1064、1264:第二歐姆接觸 930、1030、1031:橫向錐狀溝槽 1130、1230、1231:橫向錐狀的間隔孔陣列,橫向錐狀孔陣列
圖1是具有至二維電子片的直接通道路徑的一範例歐姆接觸的一示意圖。 圖2是具有至二維電子片的直接通道路徑的一範例高電子移動率電晶體（HEMT）的一示意圖。 圖3是用於製造具有至二維電子片的直接通道路徑的歐姆接觸的範例方法的一流程圖。 圖4A是在直接通道路徑的蝕刻之前，具有至二維電子片的直接通道路徑的範例歐姆接觸的製造的一第一階段的一示意圖。 圖4B是具有已在其中蝕刻的直接通道路徑之圖4A的歐姆接觸的製造的一第二階段的一示意圖。 圖4C是具有已在其中蝕刻的直接通道路徑以及一金屬端點層沉積填充其上之圖4A的歐姆接觸的製造的一第三階段的一示意圖。 圖5是具有一系列平行溝槽的一歐姆接觸的一透視圖，以作為至一二維電子片的直接通道路徑。 圖6是具有源極和汲極歐姆接觸的一範例HEMT的一透視圖，在其下方具有一系列平行溝槽，以作為至一二維電子片的直接通道路徑。 圖7是具有一六邊形孔陣列的一範例歐姆接觸的透視圖，以作為至一二維電子片的直接通道路徑。 圖8是具有源極和汲極歐姆接觸的一範例HEMT的一透視圖，在其下方具有六邊形孔陣列，以作為至一二維電子片的直接通道路徑。 圖9是具有一系列橫向錐狀溝槽的一歐姆接觸的一透視圖，以作為至一二維電子片的直接通道路徑。 圖10是具有源極和汲極歐姆接觸的一範例HEMT的一透視圖，在其下方具有一系列橫向錐狀溝槽，以作為至一二維電子片的直接通道路徑。 圖11是具有一橫向錐狀孔陣列（例如，星爆狀）的一範例歐姆接觸的一透視圖，以作為至一個二維電子片的直接通道路徑。 圖12是具有源極和汲極歐姆接觸的一範例HEMT的一透視圖，在其下方具有橫向錐狀孔陣列，以作為至一個二維電子片的直接通道路徑。
100:歐姆接觸
110:第一半導體層
112:第二半導體層
120:二維電子片區域
121:異質介面
130:直接通道路徑
132:緩衝深度
140:金屬端點

Claims (30)

  1. 一種歐姆接觸包含： 一第一半導體材料的一第一半導體層； 一第二半導體材料的一第二半導體層，該第二半導體材料具有與該第一半導體材料不同的能帶隙以及其中一個在該第一半導體層和該第二半導體層之間形成的異質介面，該第二半導體層包括一二維電子片區域其中形成一二維電子片； 多個直接通道路徑，其穿透該第一半導體層以到達該二維電子片區域；以及 一金屬端點，其覆蓋該第一半導體層與填充該多個直接通道路徑以與該二維電子片區域直接橫向接觸。
  2. 如請求項1的歐姆接觸，其中該多個直接通道路徑透過一緩衝深度行進穿過該異質介面。
  3. 如請求項1的歐姆接觸，其中該第一半導體材料包含氮化鋁鎵以及該第二半導體材料包含氮化鎵。
  4. 如請求項1的歐姆接觸，其中該金屬端點包含一高電子移動率電晶體（HEMT）的一源極接觸端點與一汲極接觸端點之一。
  5. 如請求項1的歐姆接觸，其中該多個直接通道路徑包含一系列平行溝槽。
  6. 如請求項1的歐姆接觸，其中該多個直接通道路徑包含一多邊形孔陣列。
  7. 如請求項6的歐姆接觸，其中該些多邊形孔為六邊形狀。
  8. 如請求項1的歐姆接觸，其中該多個直接通道路徑包含一系列橫向錐狀溝槽。
  9. 如請求項1的歐姆接觸，其中該多個直接通道路徑包含一橫向錐狀孔陣列。
  10. 如請求項9的歐姆接觸，其中該些孔為星爆狀。
  11. 一種製造一歐姆接觸的方法，該方法包含: 提供一第一半導體材料的一第一半導體層以及一第二半導體材料的一第二半導體層，該第二半導體材料具有與該第一半導體材料不同的能帶隙以及其中一個在該第一半導體層和該第二半導體層之間形成的異質介面，該第二半導體層包括一二維電子片區域其中形成一二維電子片； 蝕刻多個直接通道路徑，該多個直接通道路徑穿透該第一半導體層以到達該二維電子片區域；以及 沉積一金屬材料以填充該多個直接通道路徑以覆蓋該第一半導體層用以形成與該二維電子片區域直接橫向接觸的一金屬端點。
  12. 如請求項11的方法，其中蝕刻該多個直接通道路徑包含透過一緩衝深度穿過該異質介面。
  13. 如請求項11的方法，其中該第一半導體材料包含氮化鋁鎵以及該第二半導體材料包含氮化鎵。
  14. 如請求項11的方法，其中該金屬端點包含一高電子移動率電晶體（HEMT）的一源極接觸端點與一汲極接觸端點之一。
  15. 如請求項11的方法，其中蝕刻該多個直接通道路徑包含蝕刻一系列平行溝槽以形成該多個直接通道路徑。
  16. 如請求項11的方法，其中蝕刻該多個直接通道路徑包含蝕刻間隔的多邊形孔陣列以形成該多個直接通道路徑。
  17. 如請求項11的方法，其中蝕刻該多個直接通道路徑包含蝕刻一系列橫向錐狀溝槽以形成該多個直接通道路徑。
  18. 如請求項11的方法，其中蝕刻該多個直接通道路徑包含蝕刻一橫向錐狀的間隔孔陣列以形成該多個直接通道路徑。
  19. 如請求項16的方法，其中該些間隔的多邊形孔為六邊形狀。
  20. 一種高電子移動率電晶體（HEMT）包含: 一汲極接觸端點； 一源極接觸端點； 一閘極接觸端點以接收一電壓以控制在該汲極接觸端點與該源極接觸端點之間的一電子流的流動； 一第一半導體層的一障壁； 一第二半導體層的一通道，該第二半導體材料具有與該第一半導體材料不同的能帶隙以及其中一個在障壁和通道之間形成的異質介面，該通道包括一二維電子片區域其中形成一二維電子片；以及 多個直接通道路徑穿透該障壁以提供具有直接橫向接觸至該二維電子片區域的汲極接觸端點與源極接觸端點。
  21. 如請求項20的電晶體，其中該多個直接通道路徑透過一緩衝深度行進穿過該異質介面。
  22. 如請求項20的電晶體，其中該第一半導體材料包含氮化鋁鎵以及該第二半導體材料包含氮化鎵。
  23. 如請求項20的電晶體，其中該多個直接通道路徑包含一系列平行溝槽。
  24. 如請求項20的電晶體，其中該多個直接通道路徑包含一間隔的多邊形孔陣列。
  25. 如請求項24的電晶體，其中該些間隔的多邊形孔為六邊形狀。
  26. 如請求項20的電晶體，其中該多個直接通道路徑包含一系列橫向錐狀溝槽。
  27. 如請求項26的電晶體，其中該些橫向錐狀溝槽的寬度從該汲極接觸端點與該源極接觸端點朝該閘極接觸端點逐漸變細。
  28. 如請求項20的電晶體，其中該多個直接通道路徑包含一橫向錐狀孔陣列。
  29. 如請求項28的電晶體，其中該些孔為星爆狀。
  30. 如請求項29的電晶體，其中該橫向錐狀孔陣列的密度從該汲極接觸端點與該源極接觸端點朝該閘極接觸端點逐漸變小。
TW109116030A 2019-05-30 2020-05-14 具有至二維電子片的直接通道路徑的歐姆接觸 TW202114227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962854425P 2019-05-30 2019-05-30
US62/854,425 2019-05-30

Publications (1)

Publication Number Publication Date
TW202114227A true TW202114227A (zh) 2021-04-01

Family

ID=73553579

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116030A TW202114227A (zh) 2019-05-30 2020-05-14 具有至二維電子片的直接通道路徑的歐姆接觸

Country Status (4)

Country Link
US (2) US12034053B2 (zh)
CA (1) CA3142312A1 (zh)
TW (1) TW202114227A (zh)
WO (1) WO2020240310A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769057B (zh) * 2021-04-20 2022-06-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3142312A1 (en) * 2019-05-30 2020-12-03 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
US20240014291A1 (en) * 2020-11-16 2024-01-11 National Research Council Of Canada Monolithic integration of enhancement-mode and depletion-mode galium nitride high electron mobility transistors
KR20230043610A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 이차원 물질을 포함하는 적층 구조체 및 적층 구조체 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503926A (en) 2003-07-31 2005-02-01 Chin-Ping Tsai Container for containing cold drinks
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7557449B2 (en) * 2006-09-07 2009-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible via design to improve reliability
JP5313457B2 (ja) 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP5590874B2 (ja) * 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
KR101124017B1 (ko) 2010-03-26 2012-03-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8946780B2 (en) * 2011-03-01 2015-02-03 National Semiconductor Corporation Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US9660043B2 (en) * 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US9793439B2 (en) * 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US9842923B2 (en) * 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
JP6258148B2 (ja) * 2014-08-05 2018-01-10 株式会社東芝 半導体装置
US9748224B2 (en) * 2014-10-28 2017-08-29 Semiconductor Components Industries, Llc Heterojunction semiconductor device having integrated clamping device
TWI572036B (zh) 2015-12-08 2017-02-21 Nat Chung-Shan Inst Of Science And Tech Nitride crystal structure
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10204791B1 (en) * 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
CN109728086A (zh) 2017-10-31 2019-05-07 中国工程物理研究院电子工程研究所 侧墙栅高迁移率晶体管的制备方法
CA3142312A1 (en) * 2019-05-30 2020-12-03 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
JP7426786B2 (ja) * 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769057B (zh) * 2021-04-20 2022-06-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
WO2020240310A1 (en) 2020-12-03
US20230016810A1 (en) 2023-01-19
US20220246737A1 (en) 2022-08-04
CA3142312A1 (en) 2020-12-03
US12034053B2 (en) 2024-07-09
US12040367B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
JP7473638B2 (ja) 伝導チャネルに近接した階段状フィールド・プレート及び関連する製造方法
US9496353B2 (en) Fabrication of single or multiple gate field plates
CN108028273B (zh) 半导体装置和制造半导体装置的方法
TW202114227A (zh) 具有至二維電子片的直接通道路徑的歐姆接觸
JP2008311355A (ja) 窒化物半導体素子
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
US20240178301A1 (en) Hemt transistor of the normally off type including a trench containing a gate region and forming at least one step, and corresponding manufacturing method
CN112289847A (zh) 用于制造垂直型基于鳍片的场效应晶体管的方法和系统
WO2011013364A1 (ja) 半導体素子の製造方法
US20130341640A1 (en) Semiconductor device and method for manufacturing same
CN113517228A (zh) 用于垂直的氮化镓基fet的再生长源极接触的方法和系统
KR20160102792A (ko) 반도체 소자 및 그의 제조방법
US11605722B2 (en) Ohmic contact for multiple channel FET
US20190245079A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102658051B1 (ko) 화합물 반도체 소자
US11916140B2 (en) Compound semiconductor device
CN117650175B (zh) 一种垂直型GaN HEMT半导体器件及其制造方法
US12002879B2 (en) High electron mobility transistor and method of manufacturing the same
JP2024007124A (ja) 半導体素子およびその製造方法
JPH10256532A (ja) 化合物半導体装置及びその製造方法
CN118235253A (zh) 氮化物基半导体器件及其制造方法
JP2022130685A (ja) 半導体装置
CN116705829A (zh) Hemt器件及其制造方法
JP2008153440A (ja) 化合物半導体装置およびその製造方法
JP2005051165A (ja) Ｍｅｓｆｅｔおよびその製造方法