KR100741030B1 - 전자 부재 및 그 제조 방법 - Google Patents

전자 부재 및 그 제조 방법 Download PDF

Info

Publication number
KR100741030B1
KR100741030B1 KR1020047011610A KR20047011610A KR100741030B1 KR 100741030 B1 KR100741030 B1 KR 100741030B1 KR 1020047011610 A KR1020047011610 A KR 1020047011610A KR 20047011610 A KR20047011610 A KR 20047011610A KR 100741030 B1 KR100741030 B1 KR 100741030B1
Authority
KR
South Korea
Prior art keywords
electronic member
circuit
adhesive layer
adhesive
adhesive bond
Prior art date
Application number
KR1020047011610A
Other languages
English (en)
Other versions
KR20040083094A (ko
Inventor
하시모토다케시
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20040083094A publication Critical patent/KR20040083094A/ko
Application granted granted Critical
Publication of KR100741030B1 publication Critical patent/KR100741030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

고온 건조하 또는 고온 고습하에서 사용하더라도 회로를 구성하는 복수의 금속체가 접착제층을 통하여 도통될 염려가 없고 절연 신뢰성이 높은 전자 부재, 및 그 제조 방법, 및 상기 전자 부재를 이용하여 얻어지는 반도체 장치. 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재에 있어서, 인접하는 상기 금속체에 접촉하는 접착제층이 서로 분단되어 있다. 전형적으로는, 상기 전자 부재는 리드 프레임 고정 테이프가 부착된 리드 프레임, TAB 테이프, 플렉서블 프린트 배선판 중 어느 하나이다.

Description

전자 부재 및 그 제조 방법{Electronic member and method for making the same}
본 발명은 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재 및 그 제조 방법 및 그 전자 부재를 이용하여 얻어지는 반도체 장치에 관한 것이다.
절연성 기재의 표면에 회로를 갖는 전자 부재를 이용하여 반도체 장치를 제조하는 것이 널리 행해지고 있다. 이하, 종래의 전자 부재의 구성예에 대하여 간단히 설명하기로 한다.
도 4에 도시한 전자 부재(100)은, 절연성 기재(l10)의 일면 전체에 접착제층(120)이 형성되고, 그 표면에 회로(130)가 형성된 것이다. 회로(130)는, 동 등으로 이루어지는 금속체(131)가 패턴 형성된 것으로, 예컨대 금속박을 점착하여 패터닝함으로써 형성된다.
이러한 구성의 전자 부재나 이것을 이용하여 제조된 반도체 장치를 사용하면, 회로를 구성하는 금속이 이온화되어 접착제층 내로 서서히 이동해 가고, 접착제층의 절연성이 저하되며, 회로를 구성하는 복수의 금속체가 접착제층을 통하여 도통되어 버리는 경우가 있다. 이 문제는 특히 고온 건조하, 또는 고온 고습 하에 서 사용하는 경우에 현저한다.
따라서, 접착제층을 회로를 구성하는 금속이 이온화되어도 잘 이행되지 않는 특수한 수지 조성물에 의해 구성하는 것이 제안되어 있다(예컨대, 특개평 8-238713호, 특개평 11-181233호 공보 등 참조). 그러나, 고온 건조하 또는 고온 고습하에서 사용하는 경우에는, 접착제층의 처방을 변경하는 것 만으로는 상술한 문제를 완전히 회피할 수 없었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 고온 건조하 또는 고온 고습하에서 사용하더라도 회로를 구성하는 복수의 금속체가 접착제층을 통하여 도통될 우려가 없고 절연 신뢰성이 높은 전자 부재 및 그 제조 방법 및 그 전자 부재를 이용하여 얻어지는 반도체 장치를 제공하는 것을 목적으로 한다.
따라서, 본 발명은 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재에 있어서, 인접하는 상기 금속체에 접촉되는 접착제층이 서로 분단되어 있는 전자 부재를 제공한다.
전형적으로는, 상기 전자 부재는, 리드 프레임 고정 테이프가 부착된 리드 프레임, TAB 테이프, 플렉서블 프린트 배선판 중 어느 하나이다.
본 발명은 또한 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재의 제조 방법으로서, 절연성 기재의 표면 상에, 패턴 형성되어 있지 않은 접착제층과, 금속체가 패턴 형성된 회로를 순차적으로 갖는 적층체를 조제하는 과정과, 상기 적층체에 대하여, 상기 회로측으로부터 접착제층을 선택적 으로 제거할 수 있는 레이저광을 조사하여 인접하는 상기 금속체에 접촉되는 접착제층을 분단하는 과정을 갖는 전자 부재의 제조 방법을 제공한다.
전형예로서, 상기 레이저광은 엑시머 레이저광이다.
본 발명은 또한 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재의 제조 방법으로서, 절연성 기재의 표면 상에 패턴 형성되어 있지 않은 접착제층과, 금속체가 패턴 형성된 회로를 순차적으로 갖는 적층체를 조제하는 과정과, 상기 적층체에 있어서 인접하는 상기 금속체간에 위치하는 접착제층에 대하여 선택적으로 레이저광을 조사하여 인접하는 상기 금속체에 접촉되는 접착제층을 분단하는 과정을 갖는 전자 부재의 제조 방법을 제공한다.
본 발명은 또한, 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재의 제조 방법으로서, 금속체가 패턴 형성된 회로의 표면에, 회로 형상을 따라 접착제층을 패턴 형성하는 과정과, 상기 접착제층 상에 절연성 기재를 점착하는 과정을 갖는 전자 부재의 제조 방법을 제공한다.
전형예로서, 인쇄법 또는 디스펜스법에 의해 상기 접착제층을 패턴 형성한다.
본 발명은 또한 금속체가 패턴 형성된 회로가 접착제층을 통하여 절연성 기재에 고정된 전자 부재의 제조 방법으로서, 고정해야할 회로를 구성하는 인접하는 금속체에 접촉되는 접착제층이 서로 분단되도록 절연성 기재의 표면 상에 접착제층을 패턴 형성하는 과정과, 상기 회로를 상기 접착제층을 통하여 상기 절연성 기재상에 형성하는 과정을 갖는 전자 부재의 제조 방법을 제공한다.
전형예로서, 인쇄법 또는 디스펜스법에 의해 상기 접착제층을 패턴 형성한다.
본 발명은 또한 상기와 같은 전자 부재를 이용하여 제조된 반도체 장치를 제공한다.
도 1은, 본 발명에 따른 실시 형태의 전자 부재의 구성예를 나타내는 도면이다.
도 2는, 본 발명에 따른 실시 형태의 전자 부재의 다른 구성을 나타내는 도면이다.
도 3a 내지 도 3c는, 본 발명에 따른 실시 형태의 전자 부재의 제조 방법을 나타내는 공정도이다.
도 4는, 종래의 전자 부재의 구성예를 나타내는 도면이다.
이하, 본 발명의 실시의 형태를 도면을 참조하여 상세히 설명하기로 한다.
전자 부재의 구성
우선, 도 1을 참조하여, 본 발명에 따른 실시 형태의 전자 부재의 구성에 대하여 설명하기로 한다. 도 1은, 절연성 기재의 면에 대하여 수직 방향으로 절단한 예를 나타내는 단면도이다.
본 실시의 형태의 전자 부재(1)는 금속체(31)가 패턴 형성된 회로(30)가 접착제층(20)을 통하여 절연성 기재(10)에 고정된 것으로, 종래의 전자 부재와 다른 점은, 회로(30)와 절연성 기재(10)와의 사이에만 접착제층(20)이 형성되어 있고, 인접하는 금속체(31)에 접촉되는 접착제층(2O)이 서로 분단되어 있는 점에 있다.
전자 부재(1)로는, 리드 프레임 고정 테이프가 부착된 리드 프레임이나, TAB(Tape Automated Bonding) 테이프, 플렉서블 프린트 배선판 등을 구체적으로 들 수 있다.
절연성 기재(10)로는 특별히 한정되지 않지만, 폴리이미드, 폴리에틸렌나프탈레이트, 폴리에틸렌텔레프탈레이트, 폴리에테르설폰, 폴리에테르에테르케톤, 폴리페닐렌설파이드, 플루오로에틸렌프로필렌, 액정 중합체 등으로 이루어지는 내열 필름이나 내열 테이프, 페놀 수지 등이 함침된 부직포나 종이, 에폭시 수지나 비스말레이미드트리아진 수지 등이 함침된 글래스 크로스 등이 바람직하게 이용된다.
그 중에서도, 내열성이 뛰어난 폴리이미드로 이루어지는 필름이나 테이프가 바람직하다. 시판 중인 폴리이미드 필름으로는, 우베 코우산사 제품인 유피렉스 S, 토우레이 튜폰사 제품인 카프톤 H, V, EN, 카네가후치 화학사 제품인 아피카루 NPI, HP, AH 등을 들 수 있다.
접착제층(20)을 구성하는 접착제로는, 절연성을 가지며 절연성 기재(10)와 회로(30)를 접착할 수 있는 것이라면 특별히 한정되지 않지만, 포리아미드 수지 등의 플렉서블한 수지와 페놀 수지 등의 경질 수지를 주성분으로 하여 에폭시 수지, 이미다졸류 등을 포함하는 것이 바람직하게 이용된다.
그 중에서도, C36 다이머산 베이스의 폴리아미드 수지, 상온 고체의 페놀 수 지, 상온 액상의 에폭시 수지 등을 적절히 혼합한 것이 바람직하다.
폴리아미드 수지로는, 특별히 질량 평균 분자량이 5000∼100000인 것이 바람직하다. 또한, 폴리아미드 수지 원료의 카본산과 아민에 의해 아미드 수지의 응집력도 변화되기 때문에, 페놀 수지나 에폭시 수지의 분자량, 연화점 등을 적절히 선택하는 것이 바람직하다.
또한, 폴리아미드 수지 대신에, 폴리에스테르 수지, 아크릴로니트릴부타디엔수지, 폴리이미드 수지, 부티랄 수지나, 이들이 실리콘 변성된 수지 등을 사용할 수도 있다. 또한 페놀 수지나 에폭시 수지 대신에, 말레이미드 수지, 레졸 수지, 트리아진 수지 등을 이용할 수도 있다.
회로(30)(금속체(31))를 구성하는 금속으로는, 양호한 도전성을 갖는 것이라면 특별히 한정되지 않지만, 동, 알루미늄, 금, 은, 백금, 크롬, 니켈, 텅스텐 등이나 이들의 합금 등이 바람직하게 이용된다.
본 실시의 형태의 전자 부재(1)에서는, 인접하는 금속체(31)에 접촉되는 접착제층(20)을 서로 분단하는 구성을 채용하였다. 따라서, 회로(30)를 구성하는 금속이 이온화되어 접착제층(20) 내로 이동되어 갔더라도, 회로(30)를 구성하는 복수의 금속체(31)가 접착제층(20)을 통하여 도통될 우려가 전혀 없고, 절연 신뢰성이 매우 뛰어나다. 그리고, 이와 같이 절연 신뢰성이 뛰어난 본 실시의 형태의 전자 부재(1)를 사용하여 반도체 장치를 제조함으로써 절연 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한 회로를 구성하는 금속이 이온화되어 접착제층 내로 이동해 가는 문제는 특히 고온 건조하나 고온 고습하에서 사용하는 경우에 현저하기 때문에, 본 실시의 형태의 전자 부재(1)나 이를 사용하여 얻어지는 반도체 장치는, 이러한 환경하에서 사용하는 경우 특히 바람직하다.
또한, 본 실시의 형태에서는, 인접하는 금속체(31) 사이에 접착제층(20)이 전혀 형성되어 있지 않은 경우에 대해서만 설명하였지만, 인접하는 금속체(31)에 접촉되는 접착제층(20)이 서로 분단되어 있다면, 예컨대, 도 2에 도시한 바와 같이 인접하는 금속체(31) 사이에 접착제층(20)이 형성되어 있더라도 무방하다.
전자부재의 제조 방법
이어서, 본 발명에 따른 실시 형태의 전자 부재의 제조 방법에 대하여 설명하기로 한다. 본 실시의 형태에서는, 도 1에 도시한 전자 부재(1)의 제조 방법을 받아들여 설명하기로 한다.
먼저, 도 3a에 도시한 바와 같이, 절연성 기재(10)의 일면 전체에 접착제층(20A)이 형성된 접착제층이 마련된 절연성 기재(40)를 준비한다. 접착제층이 마련된 절연성 기재(40)는 시판되고 있고, 예컨대, 토모에가와 제지소 제품인 접착 테이프 「엘레판 R722」나 동사 제품인 TAB용 테이프 「엘레판 FCX」 등을 들 수 있다. 또한 시판 중인 것을 이용하는 대신에, 절연성 기재에 접착제를 도포하여 반경화 등에 의해 조제하여 사용할 수도 있다.
이어서, 동 도면에 도시한 바와 같이, 접착제층이 마련된 절연성 기재(40)의 접착제층(20A)측의 면에, 금속체(31)가 패턴 형성된 회로(30)를 형성한다. 회로(30)는, 접착제층이 마련된 절연성 기재(40)에 동박 등의 금속박을 점착하고, 이를 패터닝함으로써 형성할 수 있다. 금속박의 패터닝은, 포토레지스트막의 형성, 노광, 현상, 금속박의 에칭, 포토레지스트막의 박리를 순차적으로 행하는 포토 리소그래피법에 의해 행할 수 있다. 또한 금속박 대신에, 미리 소정 패턴의 회로가 형성된 리드 프레임 등을 점착함으로써 접착제층이 마련된 절연성 기재(40)의 표면에 회로(30)를 형성할 수 있다.
이상과 같이 하여, 절연성 기재(10)의 표면에, 패턴 형성되어 있지 않은 접착제층(20A)과 회로(30)를 순차적으로 갖는 적층체(41)을 조제할 수 있다.
또한, 본 발명에 있어서는, 금속체가 패턴 형성된 회로의 형상이나 크기, 접착제층의 형상이나 크기, 및 절연성 기재의 형상이나 크기 등은 특별히 한정되지 않는다.
이어서, 도 3b에 도시한 바와 같이, 적층체(41)의 전면에 회로(30)측으로부터, 접착제층(20A)를 선택적으로 에칭(제거)할 수 있는 레이저광(L)을 조사한다. 금속으로 이루어지는 회로(30)는 에칭하지 않고, 유기물로 이루어지는 접착제층(20A)만을 선택적으로 에칭하는 것이 가능한 레이저광으로는, 엑시머 레이저광 등을 들 수 있다.
레이저광(L)의 1회의 조사 면적은 적절히 설계할 수 있으므로, 적층체(41)를 복수의 영역으로 분할하여 조사할 수도 있고, 적층체(41)의 전면을 일괄적으로 조사할 수도 있다. 특히, 작업을 간략화할 수 있으므로, 적층체(41)의 전면을 일괄 조사하는 것이 바람직하다.
적층체(41)의 전면에 특정 레이저광(L)을 조사함으로써, 회로(30)가 마스크 로서 기능하고, 도 3c에 도시한 바와 같이, 회로(30)가 형성되어 있지 않은 부분의 접착제층(20A)이 선택적으로 제거되며, 회로(30)와 절연성 기재(10) 사이에 위치 하는 접착제층(20A)만이 잔존한다. 그 결과, 회로(30)와 절연성 기재(10) 사이에만 접착제층(20)이 형성되고, 인접하는 금속체(31)에 접촉되는 접착제층(20)이 서로 분단된 전자 부재(1)가 완성한다.
또한, 한번에 넓은 범위로 레이저광을 조사하는 대신에, 빔상의 레이저광을 주사하여 조사할 수도 있다. 이 경우에는, 인접하는 금속체(31) 사이에 위치하는 접착제층(20A)에 대하여 선택적으로 레이저광을 조사하여 인접하는 금속체(3l)에 접촉되는 접착제층(20A)을 분단할 수도 있다. 이 경우에는, 접착제층(20A)에 대해서만 레이저광의 조사를 행하기 때문에, 유기물 뿐만 아니라 금속을 에칭하는 레이저광을 사용할 수도 있다. 또한 이 경우에는, 인접하는 금속체(31) 사이에 위치하는 접착제층(20A)을 부분적으로 제거하고, 도 2에 도시한 바와 같은 전자 부재(1)를 제조하는 것도 가능하다.
본 실시의 형태의 전자 부재의 제조 방법에 의하면, 기존의 접착제층이 마련된 절연성 기재를 이용하고, 종래와 같이 회로를 형성한 후, 레이저광 만을 조사하는 간편한 조작으로, 회로를 구성하는 인접하는 금속체에 접촉되는 접착제층이 서로 분단된 본 발명의 전자 부재를 제조할 수 있다. 따라서, 기존의 프로세스를 크게 바꾸지 않고도 간편하게 본 발명의 전자 부재를 제조할 수 있어 바람직하다.
전자 부재의 기타의 제조 방법
본 발명의 전자 부재는 상기 실시의 형태 이외의 제조 방법에 의해서도 제조 할 수 있다.
예컨대, 사전에 소정 패턴의 회로가 형성된 리드 프레임 등을 준비하고, 회로 표면에, 회로 형상을 따라 접착제층을 패턴 형성한 후, 접착제층 상에 절연성 기재를 점착함으로써 본 발명의 전자 부재를 제조할 수 있다. 또한 절연성 기재 표면에, 회로를 구성하는 인접한 금속체에 접촉하는 접착제층이 서로 분단되도록 접착제층을 패턴 형성한 후, 회로를 형성함으로써 본 발명의 전자 부재를 제조할 수 있다.
또한, 접착제층을 패턴 형성하는 방법으로는 인쇄법이나 디스펜스법 등을 들 수 있다.
이들 제조 방법을 채용하면, 절연성 기재의 전면에 형성된 접착제층을 패터닝하는 공정이 불필요하기 때문에, 접착제의 사용량을 삭감할 수 있는 등의 이점이 있다.
이하, 본 발명에 따른 실시예 및 비교예에 대하여 설명하기로 한다.
실시예 1
절연성 기재의 일면 전체에 접착제층이 형성된 접착 테이프(토모에가아 제지소 제품인 엘레판 R722)를 펀칭하고, 외형 치수 20mm×20mm, 내형 치수1Omm×10mm, 폭 5mm의 프레임상으로 가공하고, 리드 프레임 고정 테이프를 얻었다. 이어서, 이 테이프의 접착제층 측으로, 208 핀 리드 프레임을 재치한 후, 160℃에서 1초간 가열하면서 압착하여 고정하였다.
이어서, 얻어진 적층체의 전면에 리드 프레임측으로부터 엑시머 레이저광을 일괄 조사하여 리드 프레임이 존재하지 않는 부분(즉, 핀간의 부분)의 접착제층을 제거하였다. 마지막으로, 열풍 순환형 건조기로 150℃에서 1시간 가열함으로써 접착제층을 경화시키고, 본 발명 전자 부재(리드 프레임 고정 테이프부가 마련된 리드 프레임)을 얻었다.
실시예 2
절연성 기재의 일면 전체에 접착제층이 형성된 TAB용 테이프(토모에가와 제지소 제품인 엘레판 FCX)과 3/4 온스의 전해 동박을 접착제층을 통하여 점착하였다. 이어서, 열풍 순환형 건조기로 70℃에서 6시간, 120℃에서 6시간, l60℃에서 6시간 순차적으로 가열하고, 접착제층을 경화시켰다. 또한 동박 상에 포토레지스트막을 형성하고, 노광, 현상, 동박의 에칭, 포토레지스트막의 박리를 순차적으로 행함으로써 동박을 패터닝하여 회로를 형성하였다.
이어서, 얻어진 적층체의 전면에 회로측으로부터 엑시머 레이저광을 일괄 조사하여 회로가 형성되어 있지 않은 부분의 접착제층을 제거하고, 본 발명의 전자 부재(TAB 테이프)를 얻었다.
실시예 3
208 핀 리드 프레임 상에, 그 형상을 따라 접착제 와니스(토모에 제지소 제품, 엘레판 R722용 와니스)를 디스펜스법에 의해 도포한 후, 열풍 순환형 건조기로 150℃에서 3분간 가열 건조하고, 접착제층을 형성하였다. 이어서, 폴리이미드 필름(토레이 듀폰사 제품, 카프톤 200H)을 펀칭하고, 외형 치수 20mm×20mm, 내형 치수10mm×10mm, 폭 5mm의 프레임상으로 가공한 리드 프레임 고정 테이프를 접착제층 상에 재치한 후, 160℃에서 1초간 가열하면서 압착 고정하였다. 마지막으로, 열풍 순환형 건조기로 150℃에서 1시간 가열함으로써 접착제층을 경화시키고, 본 발명의 전자 부재(리드 프레임 고정 테이프가 부착된 리드 프레임)을 얻었다.
실시예 4
208 핀 리드 프레임 상에, 그 형상을 따라 접착제 와니스(토모에가와 제지소제품, 엘레판 R722용 와니스)를 스크린 인쇄법에 의해 도포한 후, 열풍 순환형 건조기로 150℃에서 3분간 가열 건조하고, 접착제층을 형성하였다. 이어서, 폴리이미드 필름(토레이 듀폰사 제품, 카프톤 200H)를 펀칭하고, 외형 치수 20mm×20mm, 내형 치수 10mm×10mm, 폭 5mm의 프레임상으로 가공한 리드 프레임 고정 테이프를 접착제층 상에 재치한 후, 160℃에서 1초간 가열하면서 압착 고정하였다. 마지막으로, 열풍 순환형 건조기로 150℃에서 1시간 가열함으로써 접착제층을 경화시키고, 본 발명의 전자 부재(리드 프레임 고정 테이프가 부착된 리드 프레임)을 얻었다.
비교예
엑시머 레이저광의 조사를 행하지 않은 이외에는 실시예 l과 같은 방법으로 하여 비교용 전자 부재를 얻었다.
평가 시험 및 평가 결과
각 실시예, 비교예에 있어서 얻어진 전자 부재에 대하여 이하의 전기 절연 신뢰감 시험을 실시하였다.
130℃, 상대 습도 85%, 2기압(약 2026hPa)의 분위기하에서, 회로에 전압을 인가한 후, 절연 파괴되어 회로를 구성하는 금속체간에 전류가 흐르기까지의 시간 을 측정하였다. 인가 전압은 1OV로 하였다.
회로를 구성하는 인접하는 금속체에 접촉되는 접착제층이 서로 분단되도록 접착제층을 패턴 형성한 실시예 1∼4에서는 2000 시간 경과후에도 저항치에 변화가 없고, 회로를 구성하는 금속체간에 전류가 흐르지 않아 절연 신뢰성이 양호하였다. 이에 대하여, 접착제층을 패턴 형성하지 않은 비교예에서는 336 시간 경과 후에 회로를 구성하는 금속체간에 쇼트가 발생하고 절연 신뢰성이 불량하였다.
본 발명에 의하면, 고온 건조하 또는 고온 고습하에서 사용하더라도 회로를 구성하는 복수의 금속체가 접착제층을 통하여 도통될 염려가 없고 절연 신뢰성이 높은 전자 부재, 및 그 제조 방법을 제공할 수 있다. 또한 본 발명의 전자 부재를 사용함으로써 절연 신뢰성이 높은 반도체 장치를 제공할 수 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 복수개의 금속체들이 패턴 형성되어 이루어진 회로를 준비하는 단계;
    상기 회로를 구성하는 상기 금속체들의 표면 상에 상기 금속체들의 형상을 따라 접착제층을 패턴 형성하는 단계; 및
    상기 접착제층 상에 절연성 기재를 접착하는 단계;
    를 포함하는 전자 부재의 제조 방법.
  7. 제 6 항에 있어서, 인쇄법 또는 디스펜스법에 의해 상기 접착제층을 패턴 형성하는 전자 부재의 제조 방법.
  8. 절연성 기재 상에 접착제층을 형성하는 단계;
    상기 접착제층 상에 고정되어야 할 복수개의 금속체들로 이루어진 회로에 대응하여 인접하는 금속체들 사이가 절연되도록 서로 분단된 접착제층을 디스펜스법에 의해 패턴 형성하는 단계; 및
    상기 서로 분단된 접착제층 상에 상기 복수개의 금속체들로 이루어진 회로를 접착하는 단계;
    를 포함하는 전자 부재의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020047011610A 2002-10-23 2003-10-22 전자 부재 및 그 제조 방법 KR100741030B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002308684A JP2004146526A (ja) 2002-10-23 2002-10-23 電子部材及びその製造方法、並びに半導体装置
JPJP-P-2002-00308684 2002-10-23
PCT/JP2003/013493 WO2004038799A1 (ja) 2002-10-23 2003-10-22 電子部材及びその製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
KR20040083094A KR20040083094A (ko) 2004-09-30
KR100741030B1 true KR100741030B1 (ko) 2007-07-19

Family

ID=32170983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011610A KR100741030B1 (ko) 2002-10-23 2003-10-22 전자 부재 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7312145B2 (ko)
JP (1) JP2004146526A (ko)
KR (1) KR100741030B1 (ko)
CN (1) CN100339987C (ko)
TW (1) TWI321353B (ko)
WO (1) WO2004038799A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP4542059B2 (ja) * 2006-03-31 2010-09-08 日東電工株式会社 印刷装置および印刷方法
ITTO20120477A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Rete di dispositivi elettronici fissati ad un supporto flessibile e relativo metodo di comunicazione
DE102012209328A1 (de) 2012-06-01 2013-12-05 3D-Micromac Ag Verfahren und Anlage zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement
JP6022963B2 (ja) * 2013-02-13 2016-11-09 株式会社フジクラ 伸縮性配線板及びその製造方法
JP6281762B2 (ja) * 2013-12-10 2018-02-21 住友電工プリントサーキット株式会社 プリント配線板
EP3007525A1 (en) * 2014-10-07 2016-04-13 Bai Sha Technology Corp. Method of printing conductive metal circuit diagram on circuit substrate by lithography and printed product thereof
CN114555750A (zh) * 2019-08-02 2022-05-27 布鲁尔科技公司 永久性粘结和图案化材料
CN114466508B (zh) * 2022-02-17 2023-08-04 北京宽叶智能科技有限公司 可拉伸电路结构及生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122295A (ja) 1985-11-22 1987-06-03 藤倉ゴム工業株式会社 高導電性電気回路及びその製造方法
JPS63160393A (ja) 1986-12-24 1988-07-04 ロ−ム株式会社 回路基板の製造方法
KR20020046134A (ko) * 2000-12-12 2002-06-20 아끼구사 나오유끼 반도체 장치의 제조 방법 및 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614257A (ja) * 1984-06-18 1986-01-10 Nec Corp フラツトパツケ−ジ
JP2911241B2 (ja) 1991-02-27 1999-06-23 三洋電機株式会社 混成集積回路の製造方法
JPH08238713A (ja) 1995-03-07 1996-09-17 Hitachi Chem Co Ltd 銅張り積層板
JP3935558B2 (ja) 1997-06-04 2007-06-27 大日本印刷株式会社 パターン形成方法
JPH11181233A (ja) 1997-12-25 1999-07-06 Hitachi Chem Co Ltd フェノール樹脂組成物、フェノール樹脂積層板及びフェノール樹脂銅張積層板
JPH11274692A (ja) 1998-03-18 1999-10-08 Dainippon Printing Co Ltd 配線基板の製造方法および配線基板
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP2002076576A (ja) * 2000-08-23 2002-03-15 Nec Corp 配線パターン形成方法およびその方法に用いられる原版
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122295A (ja) 1985-11-22 1987-06-03 藤倉ゴム工業株式会社 高導電性電気回路及びその製造方法
JPS63160393A (ja) 1986-12-24 1988-07-04 ロ−ム株式会社 回路基板の製造方法
KR20020046134A (ko) * 2000-12-12 2002-06-20 아끼구사 나오유끼 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
US20050067703A1 (en) 2005-03-31
TW200414478A (en) 2004-08-01
WO2004038799A1 (ja) 2004-05-06
US7312145B2 (en) 2007-12-25
JP2004146526A (ja) 2004-05-20
KR20040083094A (ko) 2004-09-30
TWI321353B (en) 2010-03-01
CN1692496A (zh) 2005-11-02
CN100339987C (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
US7550320B2 (en) Method of fabricating substrate with embedded component therein
US9253888B2 (en) Method for integrating an electronic component into a printed circuit board or a printed circuit board intermediate product, and printed circuit board or printed circuit board intermediate product
RU2010143478A (ru) Способ изготовления многослойной печатной платы
KR100741030B1 (ko) 전자 부재 및 그 제조 방법
US5848465A (en) Method for fabrication of probe
JP2007088058A (ja) 多層基板、及びその製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
JPH08264939A (ja) 印刷配線板の製造方法
US20060286742A1 (en) Method for fabrication of surface mounted metal foil chip resistors
JP2003110203A (ja) 多数個取り配線基板およびその製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP3948317B2 (ja) 熱伝導性基板の製造方法
JP4123637B2 (ja) フィルムキャリアの製造方法
JP2003008204A (ja) 両面プリント配線板の製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JPH10117057A (ja) プリント基板への実装方法及びプリント基板
US8330049B2 (en) Circuit board module and method of manufacturing the same
GB2260032A (en) Printed wiring board provided with electromagnetic wave shielding
JP2000133943A (ja) 多層基板の製造方法
JP2002290034A (ja) 積層基板およびその製造方法
JP2004140171A (ja) 多層プリント基板、多層プリント基板の放熱構造および多層プリント基板の製造方法
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법
KR101104021B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee