JPS614257A - フラツトパツケ−ジ - Google Patents
フラツトパツケ−ジInfo
- Publication number
- JPS614257A JPS614257A JP12466884A JP12466884A JPS614257A JP S614257 A JPS614257 A JP S614257A JP 12466884 A JP12466884 A JP 12466884A JP 12466884 A JP12466884 A JP 12466884A JP S614257 A JPS614257 A JP S614257A
- Authority
- JP
- Japan
- Prior art keywords
- package
- main body
- insulating material
- outer leads
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 11
- 239000004033 plastic Substances 0.000 abstract description 2
- 229920003023 plastic Polymers 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000004593 Epoxy Substances 0.000 abstract 1
- 238000005452 bending Methods 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、内部に集積回路素子などを密封収納し、外部
雰囲気から該集積回路素子を保護するために用いる外装
容器、特に、該内蔵集積回路素子などの電極と接続され
た多数の外部リードをほぼ水平に外方に引き出したフラ
ットパッケージに関する。
雰囲気から該集積回路素子を保護するために用いる外装
容器、特に、該内蔵集積回路素子などの電極と接続され
た多数の外部リードをほぼ水平に外方に引き出したフラ
ットパッケージに関する。
口、従来の技術
第3図に従来の半導体装置用フラットパッケージの斜視
図を示す。図において、パッケージ本体lのケース2に
集積回路素子などの半導体素子が収納され、キャップ3
で蓋をして密封され、前記集積回路素子の電極と接続さ
れた多数の外部リード4.4.・・・・・・がパッケー
ジ本体1の底面に沿って#1は水平に外方に引き出され
ている0ハ1発明が解決しようとする間服点 このようなフラットパッケージに半導体素子を収納した
フラットパッケージ型半導体装置においては、この半導
体装置の組立工程の、リードフレームの外枠を切断除去
した後では、各外部リードがそれぞればらばらになシ、
外部の応力に対して非常に弱くなシ、それ以後の工程、
すなわち、レーザなどによる機能トリハング工程、密封
工程、Heバルブなどによる気密性試験1選別工程など
において、外部リード4が曲ったシ、折れたシするとい
う不都合が生じる。
図を示す。図において、パッケージ本体lのケース2に
集積回路素子などの半導体素子が収納され、キャップ3
で蓋をして密封され、前記集積回路素子の電極と接続さ
れた多数の外部リード4.4.・・・・・・がパッケー
ジ本体1の底面に沿って#1は水平に外方に引き出され
ている0ハ1発明が解決しようとする間服点 このようなフラットパッケージに半導体素子を収納した
フラットパッケージ型半導体装置においては、この半導
体装置の組立工程の、リードフレームの外枠を切断除去
した後では、各外部リードがそれぞればらばらになシ、
外部の応力に対して非常に弱くなシ、それ以後の工程、
すなわち、レーザなどによる機能トリハング工程、密封
工程、Heバルブなどによる気密性試験1選別工程など
において、外部リード4が曲ったシ、折れたシするとい
う不都合が生じる。
二1問題点を解決するための技術手段
本発明では、パッケージ本体から#1ぼ水平に外方に引
き出された多数の外部リードに対し、これがリードフレ
ームの状態から切断される前に、絶縁材によりパッケー
ジ本体の外部で一体に支持している。
き出された多数の外部リードに対し、これがリードフレ
ームの状態から切断される前に、絶縁材によりパッケー
ジ本体の外部で一体に支持している。
ホ0作用
リードフレームの状態で多数の外部リードをパッケージ
本体外部で絶縁材により一体に支持し、それからり−ド
7レームの外枠を切断除去しても、各外部リードの先端
側はばらばらになることはなく、よって、以後の工程の
外力によ)簡単には変−形しない。
本体外部で絶縁材により一体に支持し、それからり−ド
7レームの外枠を切断除去しても、各外部リードの先端
側はばらばらになることはなく、よって、以後の工程の
外力によ)簡単には変−形しない。
へ、実施例
つぎに本発明を実施例により説明する。
第1図は本発明の一実施例の斜視図である。図において
、半導体素子を内蔵したケース2とそれにかぶせたキャ
ップ3とからなるパッケージ本体1の底面に沿って、多
数の外部リード4.4.・・・・・・がほば水平に外部
に引き出されている。そして、パッケージ本体1の外部
で、絶縁材、例えばポリイミドのフィルム5を多数の外
部リード4.4゜・・・・・・の上にさし渡し、エポキ
シ系粘着性接着剤でもって接着固定している。
、半導体素子を内蔵したケース2とそれにかぶせたキャ
ップ3とからなるパッケージ本体1の底面に沿って、多
数の外部リード4.4.・・・・・・がほば水平に外部
に引き出されている。そして、パッケージ本体1の外部
で、絶縁材、例えばポリイミドのフィルム5を多数の外
部リード4.4゜・・・・・・の上にさし渡し、エポキ
シ系粘着性接着剤でもって接着固定している。
第2図は、第1図の絶縁材5が単なるフィルムであった
のに対し、選別工程でソケットへ挿入できるように、外
部リード4,4.・・・・・・の間隔に合せて絶縁材6
には突起7.7.・・・・・・を設け、この突起部にお
いて外部リードと接着固定した例である。
のに対し、選別工程でソケットへ挿入できるように、外
部リード4,4.・・・・・・の間隔に合せて絶縁材6
には突起7.7.・・・・・・を設け、この突起部にお
いて外部リードと接着固定した例である。
ト0発明の効果
本発明にかかる絶縁材で多数の外部リードを一体に支持
させることで、リード間の相互間隔が保持され、リード
フレームの外枠切断除去後の各種工程においても、外部
リードの変形が防止される。
させることで、リード間の相互間隔が保持され、リード
フレームの外枠切断除去後の各種工程においても、外部
リードの変形が防止される。
さらに、製品の選別工程で、従来はプラスチックで作ら
れた専用のキャリヤと呼ばれる保饅容器が用いられてい
たが、本発明ではこのキャリヤが不用となムコスト低減
が得られる効果もある。
れた専用のキャリヤと呼ばれる保饅容器が用いられてい
たが、本発明ではこのキャリヤが不用となムコスト低減
が得られる効果もある。
第1図は本発明の一実施例の斜視図、第2図は、本発明
の他の実施例にかかる、ソケットへの挿入を可能にした
絶縁材と支持外部リードを示す側面図、第3図は従来の
半導体装置用フラットパッケージの斜視図である0 1・・・・・・パッケージ本体、2・・・・・・ケース
、3・・・・・・キャップ、4・・・・・・外部リード
、5.6・・・・・・外部リード一体支持め絶縁材、7
・・・・・・絶縁材の突起。 心 / 図 筋3図
の他の実施例にかかる、ソケットへの挿入を可能にした
絶縁材と支持外部リードを示す側面図、第3図は従来の
半導体装置用フラットパッケージの斜視図である0 1・・・・・・パッケージ本体、2・・・・・・ケース
、3・・・・・・キャップ、4・・・・・・外部リード
、5.6・・・・・・外部リード一体支持め絶縁材、7
・・・・・・絶縁材の突起。 心 / 図 筋3図
Claims (1)
- 【特許請求の範囲】 1、パッケージ本体と、このパッケージ本体からほぼ水
平に外方に引き出された多数の外部リードとを備えた半
導体装置用フラットパッケージにおいて、前記多数の外
部リードは絶縁材により前記パッケージ本体の外部にお
いて一体化されていることを特徴とするフラットパッケ
ージ。 2、上記絶縁材には前記外部リードのリード間隔に合せ
て突起が設けられ、この突起部において前記外部リード
が支持され一体化されていることを特徴とする特許請求
の範囲第1項に記載のフラットパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12466884A JPS614257A (ja) | 1984-06-18 | 1984-06-18 | フラツトパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12466884A JPS614257A (ja) | 1984-06-18 | 1984-06-18 | フラツトパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS614257A true JPS614257A (ja) | 1986-01-10 |
Family
ID=14891097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12466884A Pending JPS614257A (ja) | 1984-06-18 | 1984-06-18 | フラツトパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS614257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140752A (ja) * | 1987-11-27 | 1989-06-01 | Tokyo Electron Ltd | 半導体集積回路素子 |
WO2004038799A1 (ja) * | 2002-10-23 | 2004-05-06 | Tomoegawa Paper Co., Ltd. | 電子部材及びその製造方法、並びに半導体装置 |
-
1984
- 1984-06-18 JP JP12466884A patent/JPS614257A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140752A (ja) * | 1987-11-27 | 1989-06-01 | Tokyo Electron Ltd | 半導体集積回路素子 |
WO2004038799A1 (ja) * | 2002-10-23 | 2004-05-06 | Tomoegawa Paper Co., Ltd. | 電子部材及びその製造方法、並びに半導体装置 |
CN100339987C (zh) * | 2002-10-23 | 2007-09-26 | 株式会社巴川制纸所 | 电子部件的制造方法 |
US7312145B2 (en) | 2002-10-23 | 2007-12-25 | Tomoegawa Paper Co., Ltd. | Electronic member, method for making the same, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4699682A (en) | Surface acoustic wave device sealing method | |
EP0502710A1 (en) | Flexible film semiconductor package | |
JPH01206658A (ja) | 周辺キャリア構造体を有するパッケージ式電子デバイス | |
JPS629639A (ja) | 半導体装置の製造方法 | |
JPH0513382B2 (ja) | ||
KR20050066999A (ko) | 반도체장치 및 그 제조방법 | |
JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
JPS614257A (ja) | フラツトパツケ−ジ | |
JPS6124261A (ja) | リ−ドフレ−ム | |
JPH024513Y2 (ja) | ||
JP2788011B2 (ja) | 半導体集積回路装置 | |
JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
JPH0366152A (ja) | 半導体集積回路モジュール | |
JPH01128558A (ja) | 樹脂封止型半導体装置 | |
JPH0493039A (ja) | 樹脂封止型半導体装置 | |
JPH04137553A (ja) | 半導体装置用リードフレーム | |
JPH10242381A (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
JPH01130547A (ja) | 半導体装置の製造方法 | |
JP2702182B2 (ja) | 半導体装置およびその製造方法 | |
JPS63288029A (ja) | 樹脂封止型半導体装置 | |
JPH02181960A (ja) | 樹脂封止型半導体装置 | |
JPH06326234A (ja) | 半導体装置用リードフレームおよび前記リードフレームを使用した半導体装置 | |
JPS6276742A (ja) | 半導体装置及びその製造方法 | |
JPH05190750A (ja) | 半導体装置 | |
JPS6329957A (ja) | 半導体装置の封止形態 |