KR100738246B1 - 전기적 접속 재료 및 전기적 접속 방법 - Google Patents

전기적 접속 재료 및 전기적 접속 방법 Download PDF

Info

Publication number
KR100738246B1
KR100738246B1 KR1020017015002A KR20017015002A KR100738246B1 KR 100738246 B1 KR100738246 B1 KR 100738246B1 KR 1020017015002 A KR1020017015002 A KR 1020017015002A KR 20017015002 A KR20017015002 A KR 20017015002A KR 100738246 B1 KR100738246 B1 KR 100738246B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
film
electrical connection
binder
filler
Prior art date
Application number
KR1020017015002A
Other languages
English (en)
Other versions
KR20020022676A (ko
Inventor
혼다노리유키
하나이노부히로
나카다마사카즈
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020022676A publication Critical patent/KR20020022676A/ko
Application granted granted Critical
Publication of KR100738246B1 publication Critical patent/KR100738246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 대상물의 다소의 요철에도 불구하고, 도전 입자를 통한 전기적인 접속을 확실하게 행할 수 있는 전기적 접속 재료를 제공함으로써 제 1 대상물(4)의 전기 접속 부분과 제 2 대상물(2)의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 재료(100)이며, 제 1 대상물(4)에 배치하는 필름형 접착층이고, 복수의 도전 입자(7)와 이 도전 입자(7)를 함유하는 제 1 바인더(8)와 제 1 필러(F1)로 구성되는 제 1 필름형 접착층(6)과, 제 1 필름형 접착층(6)의 위에 배치되며, 제 1 바인더보다 점도가 낮은 제 2 바인더(9A)와 제 2 필러(F2)로 구성되는 제 2 필름형 접착층(9)으로 구성되어 있다.
도전 입자, 전기적 접속 재료, 바인더, 필러, 필름형 접착층

Description

전기적 접속 재료 및 전기적 접속 방법{Electrical connection material and connection method}
본 발명은 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 재료 및 전기적 접속 방법에 관한 것이다.
일예로서 휴대형 정보 단말기, 구체적으로는 예를 들면 휴대전화와 같은 전자기기는 소형 박형화의 요구에 따라, 전자기기에 사용하는 회로는 고밀도화나 고정밀도화가 진행되고 있다.
전자 부품과 미세 전극의 접속은 종래의 땜납이나 고무 커넥터 등으로서는 대응이 곤란한 점으로부터, 파인 피치화가 뛰어난 이방성과 또한 도전성을 갖는 접착제나 막형 물질(이하, 접속 부재라고 함)이 다수 사용되고 있다.
이 접속 부재는 도전성 입자 등의 도전 재료를 소정량 함유한 접착제로 이루어지는 것으로, 이 접속 부재는 전자 부품의 돌기 전극과 프린트 배선판의 도전 패턴 사이에 설치하고, 가압, 또는 가압하고 가열함으로써, 양자의 전극끼리가 전기적으로 접속되는 동시에, 전극에 인접하여 형성되어 있는 전극 끼리에는 절연성을 부여한다. 이것에 의해, 전자 부품의 돌기 전극과 프린트 배선판의 도전 패턴이 접착 고정되는 것이다.
상기 접속 부재를 파인 피치에 대응하기 위한 기본적인 사고방식으로서는 도전 입자의 입경은 인접하는 전극간의 절연 부분보다도 작게 함으로써, 인접 전극간에 있어서의 절연성을 확보하고, 더불어 도전 입자의 함유량을 이 입자끼리가 접촉하지 않을 정도로 하며, 또한 전극상에 확실하게 존재시켜서 접속 부분에 있어서의 도전성을 얻는 것이다.
그런데, 이러한 방법에서는 도전 입자 직경을 작게 하면, 도전 입자의 표면적의 현저한 증가에 의해, 도전 입자가 2차 응집을 일으켜 서로 연결되고, 인접 전극간의 절연성을 유지할 수 없게 된다.
또한, 도전 입자의 함유량을 감소시키면, 접속해야 할 전극상의 도전 입자의 수가 감소하는 점 때문에 접촉 점수가 부족하여, 접속 전극간에서의 도통을 얻을 수 없게 된다. 이 때문에, 장기간의 전기적 접속 신뢰성을 유지하면서, 접속 부재를 파인 피치에 대응시키는 것이 곤란하였다. 즉, 현저한 파인 피치화에 의해, 전극 면적이나 인접 전극간(space)의 미세화가 진행되고, 전극상의 도전 입자가 접속 시의 가압 또는 가압 가열에 의해 접착제와 함께 인접 전극 사이로 유출되어, 접속 부재의 파인 피치화의 방해로 되고 있다.
이러한 문제점을 해결하기 위해서, 종래, 도전 입자의 표면에 절연 코팅을 하고, 접속 부재 중의 도전 입자의 수를 늘린 접속 부재와, 도전 입자를 포함한 접착층과 도전 입자를 포함하지 않은 층으로 이루어지는 접속 부재가 제안되고 있다.
이 종래의 접속 부재는 도 10a 내지 도 11d에 도시하고 있다.
도 10a 내지 도 10d에 도시하는 바와 같이 대상물이 글래스 기판(200)이면, 글래스 기판(200)에서는 IC(201; 집적 회로)의 실장 영역에서의 평탄성이 ±0.수㎛이며, 금 도금 범프와 같이 IC(201)의 돌기 전극(202)의 높이 불균일(±0.수㎛)이 거의 없으면, 글래스 기판(200)의 배선 패턴(203)과 IC(201)의 돌기 전극(202)이 접속 부재(204)에 함유된 도전 입자(205)를 통해서 전기적으로 접속할 수 있다.
이것은 IC와 같은 각 부품에 평탄성이 있기 때문에, 접속 부재(204)의 두께를 IC(201)의 돌기 전극(202)의 높이(통상 15 내지 25㎛ 정도, 덧붙이면, 글래스에 배선된 ITO(인듐과 주석의 산화물) 패턴은 수 옹스트롬이다)를 +5㎛ 정도로 하여 두면, IC(201)의 밑면에 접속 부재(204)가 확실하게 충전되기 때문에, 필요 이상으로 접속 부재(204)의 두께를 두껍게 할 필요가 없고, 실장 초기의 가(임시) 압착(가압)의 단계에서, 글래스 기판(200)상의 배선 패턴(203)과 IC(201)의 돌기 전극(202) 사이에 도전 입자(205)를 삽입할 수 있다.
그 후, 본 압착(가압 가열) 시에 접속 부재(204)의 바인더가 유출되더라도 삽입된 도전 입자(205)는 유동하지 않고, 접속 부재의 경화 시에는 글래스 기판(200)상의 배선 패턴(203)과 IC(201)의 돌기 전극(202)은 확실하게 도전 입자(205)를 통해서 전기적인 접속을 얻을 수 있었다.
도 10a는 글래스 기판(200)에 접속 부재(204)(예를 들면, 이방성 도전 필름: ACF)를 점착한 상태이다. 이방성 도전 필름은 글래스 기판(200)에 통상 열 압착(가압 가열: 가압량은 100N/㎠ 정도 : 가열 온도는 70 내지 100℃ 정도)을 행하여 점착한다. 이 상태에서, 글래스 기판(200)의 배선 패턴(203)과 IC(201)의 돌기 전극(202)의 위치 맞춤을 행한다.
도 10b는 글래스 기판(200)에 IC(201)를 가 압착한 상태이다. IC(201)의 가 압착은 가압만, 또는 가압 가열(가열 온도는 70 내지 100℃ 정도)을 행한다.
도 10c는 글래스 기판(200)에 IC(201)를 본 압착한 상태이다. IC(201)의 본 압착은 가압 가열로 행하고, 이 때의 온도는 이방성 도전 필름의 글래스 전이 온도 이상이기 때문에 접속 부재(204)의 바인더의 유동이 일어난다. 이 때, IC(201)의 돌기 전극(202)과 글래스 기판(200)의 배선 패턴(203) 사이에 삽입된 도전 입자(205)는 유동하지 않지만, 그 이외의 도전 입자(205)는 외측으로 유동한다.
도 10d는 이방성 도전 필름이 경화한 상태이다. 본 압착으로 가압 가열을 행하면, 유동화한 후에 수지가 경화한다. 이 일련의 공정이 접속 프로세스이다.
그러나, 도 11a 내지 도 11d에 도시하는 바와 같이 대상물이 글래스 기판이 아니라 프린트 배선판(300)이며, 배선 패턴(303)의 높이 불균일(±수㎛)이 생기는 경우나, IC(201)의 돌기 전극(202)이 금 와이어 범프인 경우와 같이 높이 불균일(±수㎛)이 생기는 경우에는 접속 부재(204)의 두께가 프린트 배선판(300)의 배선 패턴(303)의 높이(20㎛ 정도) + IC의 돌기 전극의 높이(20㎛ 정도)인 경우에는 접속상의 안전성을 고려하여 접속 부재(204)의 두께에 대하여 그 위에 10 내지 20㎛ 추가할 필요가 있다.
이 경우, 실장의 초기의 가 압착(가압)의 단계에서, 접속 부재(204)의 두께가 두껍기 때문에, 프린트 배선판(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202) 사이에 도전 입자(205)를 삽입할 수 없다. 그 후, 본 압착(가압 가열) 시에 접속 부재(204)의 바인더가 유동하였을 때 도전 입자(205)도 마찬가지로 유동 하고, 프린트 배선판(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202) 사이가 도전 입자(205)의 크기와 일치하였을 때, 그 사이에, 흘러 온 도전 입자(205)가 삽입된다. 단, 모든 접속에 도전 입자(205)가 관여하는 것이 아니고, 그 때문에, 전기적으로 접속을 얻을 수 없게 된다. 또는 사양이 엄격한 부품을 입수할 필요가 있기 때문에, 비용 상승이 발생한다.
도 11a는 프린트 배선판(300)에, 접속 부재(204)(예를 들면, 이방성 도전 필름)를 점착한 상태이다. 이방성 도전 필름은 프린트 배선판(300)에, 통상 열 압착(가압 가열: 가압량은 50 내지 100N/㎠ 정도: 가열 온도는 50 내지 100℃ 정도)을 행하여 점착한다. 이 상태에서, 프린트 배선판(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202)의 위치 맞춤을 행한다.
도 11b는 프린트 배선판(300)에 IC(201)를 가 압착한 상태이다. IC(201)의 가 압착은 가압만, 또는 가압 가열(가열 온도는 70 내지 100℃ 정도)을 행한다.
도 11c는 프린트 배선판(300)에 IC(201)를 본 압찹한 상태이다. IC(201)의 본 압착은 가압 가열로 행하고, 이 때의 온도는 이방성 도전 필름의 글래스 전이 온도 이상이기 때문에 바인더의 유동이 일어난다. 이 때, IC(201)의 돌기 전극(202)과 프린트 배선판(300)의 배선 패턴(303) 사이에 삽입된 도전 입자(205)가 없기 때문에, 도 11c의 화살표로 도시하는 바와 같이 모든 도전 입자(205)는 유동한다. 이 때문에, 프린트 배선판(300)의 배선 패턴(303)과 IC(201)의 돌기 전극(202) 사이가 도전 입자(205)의 크기와 일치하였을 때에, 그 사이에, 흘러 온 도전 입자(205)가 삽입된다. 이 때문에, 모든 전극 사이에 도전 입자(205)가 존재하는 것은 아니다.
도 11d는 이방성 도전 필름이 경화된 상태이다. 본 압착으로 가압 가열을 행하면 유동화한 후에 수지가 경화한다. 그러나, 도전 입자(205)는 돌기 전극(202)과 배선 패턴(303) 사이에 삽입되지 않고, 전기적 접속을 얻을 수 없다.
따라서 예를 들면 대상으로 되는 프린트 배선판의 다소의 요철에도 불구하고 또는 IC의 돌기 전극의 다소의 요철에도 불구하고 도전 입자를 통한 전기적인 접속을 확실하게 얻을 수 있으면, 비용을 억제한 프린트 배선판이라도 실용상 충분한 신뢰성을 얻을 수 있는 것으로 생각된다.
본 발명은 이상의 점을 고려하여 이루어진 것으로, 대상물의 다소의 요철에도 불구하고, 도전 입자를 통한 전기적인 접속을 확실하게 행할 수 있는 전기적 접속 재료와 전기적 접속 방법을 제공하는 것을 목적으로 하는 것이다.
청구범위 제 1 항의 발명은 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 재료이며, 상기 제 1 대상물에 배치하는 필름형 접착층으로, 복수의 도전 입자와 상기 도전 입자를 함유하는 제 1 바인더와 제 1 필러로 구성되는 제 1 필름형 접착층과, 상기 제 1 필름형 접착층의 위에 배치되고, 상기 제 1 바인더보다 점도가 작은 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층으로 구성되는 것을 특징으로 하는 전기적 접속 재료이다.
청구범위 제 1 항의 발명에서는 제 1 필름형 접착층은 제 1 대상물에 배치하 는 필름형 접착층으로, 복수의 도전 입자와 도전 입자를 갖는 제 1 바인더와 제 1 필러로 구성되어 있다.
제 2 필름형 접착층은 제 1 필름형 접착층 위에 배치되고, 제 2 바인더와 제 2 필러로 구성되어 있다.
이 제 2 필름형 접착층의 제 2 바인더의 점도는 제 1 바인더보다 작게 설정되어 있다.
이것에 의해, 제 1 대상물에 대하여 제 1 필름형 접착층을 배치하고, 제 2 대상물이 제 2 필름형 접착층을 가압 가열함으로써, 제 2 필름형 접착층만이 유동한다. 이 때문에, 제 1 대상물에 다소의 요철이 있더라도 제 1 대상물과 제 2 대상물을 밀착할 수 있다. 따라서, 제 1 대상물의 전기 접속 부분은 제 2 대상물의 전기 접속 부분에 대하여 제 1 필름형 접착층의 도전 입자를 사용하여, 전기적으로 확실하게 접속할 수 있다.
청구범위 제 2 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 도전 입자는 거의 균일한 입자 직경을 갖는다.
청구범위 제 2 항의 발명에서는 도전 입자가 거의 균일한 입자 직경을 갖고 있기 때문에, 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분은 확실하게 도전 입자를 삽입하는 형태로, 들뜨지 않고 전기적으로 접속할 수 있다.
청구범위 제 3 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 재질은 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 상기 제 1 바인 더의 재질과 같은 접착제 또는 유사한 접착제이다.
청구범위 제 3 항의 발명에서는 제 2 필름형 접착층의 재질은 제 1 필름형 접착층의 바인더의 재질과 같은 접착제 또는 유사한 접착제이기 때문에, 제 1 및 제 2 필름형 접착층의 바인더는 가압하고 가열함으로써 반응하여 제 1 대상물과 제 2 대상물을 접착할 수 있다.
가령, 제 2 필름형 접착층의 제 2 바인더의 재질이 제 1 필름형 접착층의 제 1 바인더의 재질과 다른 것이면, 양 바인더가 섞이면서 경화한 후, 접속 신뢰성의 문제가 발생할 가능성이 우려된다.
청구범위 제 4 항의 발명은 청구항 1에 기재한 전기적 접속 재료에 있어서, 상기 제 2 필름형 접착층의 점도는 가열 프로세스 중에서, 상기 제 2 필름형 접착층의 점도가 상기 제 1 필름형 접착층의 점도보다도 극단적으로 낮아진다.
청구범위 제 4 항의 발명에서는 제 2 필름형 접착층의 점도는 반드시 실온에서 낮은 것이 요구되는 것은 아니고, 열 압착 프로세스 도중에, 제 1 필름형 접착층의 점도보다도 극단적으로 낮아지는 것이 필요하다. 반대로, 실온에서 점도가 지나치게 낮으면, 점착 작업을 하기 어려워진다.
청구범위 제 5 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 도전 입자를 함유하는 제 1 필름형 접착층의 두께는 상기 도전 입자의 직경과 거의 같은 두께로부터 4배까지의 두께로 설정되어 있다.
청구범위 제 5 항의 발명에서는 도전 입자가 도전 입자를 함유하는 제 1 필름형 접착층으로부터 돌출되지 않게 된다. 즉, 제 1 필름형 접착층의 두께는 도전 입자에 의해 확보할 수 있는 두께이면 되고, 제 2 필름형 접착층은 제 1 대상물과 제 2 대상물 사이에 틈이 존재하지 않는 두께로, 확실하게 충전되어야만 한다.
청구범위 제 6 항의 발명은 청구범위 제 3 항에 기재한 전기적 접속 재료에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 점도를 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도보다도 작게 설정하기 때문에, 상기 제 2 필러의 직경은 상기 제 1 필러의 직경보다도 크게 설정되어 있다.
청구범위 제 6 항의 발명에서는 제 2 바인더의 점도가 제 1 바인더의 점도보다 작게 설정되어 있기 때문에, 제 1 대상물과 제 2 대상물 사이에 있어서, 가열 가압함으로써 제 2 필름형 접착층이 우선하여 흐르는 것으로, 도전 입자를 갖는 제 1 필름형 접착층이 움직이지 않고 도전 입자는 확실하게 그 위치를 유지할 수 있다.
제 2 필름형 접착층에 함유되어 있는 제 2 필러의 직경은 제 1 필름형 접착층에 함유되어 있는 제 1 필러의 직경보다도 크게 설정되어 있다. 제 2 필러의 직경이 제 1 필러의 직경보다도 크게 설정되어 있기 때문에, 직경이 큰 제 2 필러를 갖는 제 2 필름형 접착층의 점도는 작게, 제 1 필러를 갖는 제 1 필름형 접착층의 점도는 크게 할 수 있다.
청구범위 제 7 항의 발명은 청구범위 제 3 항에 기재한 전기적 접속 재료에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 점도를 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도보다도 작게 설정하기 때문에, 상기 제 2 필러의 함유량은 상기 제 1 필러의 함유량보다도 적게 설정되어 있다.
청구범위 제 7 항의 발명에서는 제 2 바인더의 점도가 제 1 바인더의 점도보다도 작게 설정되어 있기 때문에, 제 1 대상물과 제 2 대상물 사이에 있어서, 가열 가압함으로써 제 2 필름형 접착층이 우선하여 흐르는 것으로, 도전 입자를 갖는 제 1 필름형 접착층이 움직이지 않고 도전 입자는 확실하게 그 위치를 유지할 수 있다.
제 2 필름형 접착층에 함유되어 있는 제 2 필러의 함유량은 제 1 필름형 접착층에 함유되어 있는 제 1 필러의 양보다도 적게 설정되어 있다. 제 2 필러의 함유량이 제 1 필러의 함유량보다도 적게 설정되어 있기 때문에, 함유량이 적은 제 2 필러를 갖는 제 2 필름형 접착층의 점도는 작게, 제 1 필러를 갖는 제 1 필름형 접착층의 점도는 크게 할 수 있다.
청구범위 제 8 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 제 1 필러와 상기 제 2 필러는 접착제의 흡수율을 내리거나, 선 팽창율을 내리는 재질이다.
청구범위 제 8 항에서는 제 1 필러와 제 2 필러는 접착층의 흡수율을 내리거나, 선 팽창율을 내릴 수 있는 재료를 선택함으로써, 예를 들면 회로 기판의 배선 패턴과 전자 부품의 돌기 전극의 전기적인 접속 신뢰성을 향상시킬 수 있다.
접착층의 흡수율을 내림으로써, 리플로 로(reflow furnace)에 따른 생산 공정에 있어서 접착층의 흡습에 의한 패키지 크랙의 발생을 억제할 수 있다.
또한, 선 팽창율을 내림으로써 냉열 스트레스에 의한 제 1 대상물과 제 2 대상물의 선 팽창율의 차에 의해 생긴 응력을 접착층이 완화할 수 있고, 냉열 스트레스에 대한 접속 신뢰성을 향상시킬 수 있다.
청구범위 제 9 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 제 1 대상물의 전기 접속 부분은 회로 기판의 배선 패턴으로, 상기 제 2 대상물의 전기 접속 부분은 전자 부품의 돌기 전극이며, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층 내의 상기 도전 입자는 상기 회로 기판의 배선 패턴과 상기 전자 부품의 돌기 전극을 전기적으로 접속한다.
청구범위 제 10 항의 발명은 청구범위 제 1 항에 기재한 전기적 접속 재료에 있어서, 상기 도전 입자를 함유하는 상기 제 1 바인더와 상기 제 2 필름형 접착층의 상기 제 2 바인더는 동일 또는 거의 동등한 성분이다.
청구범위 제 11 항의 발명은 제 1 바인더와 제 1 필러로 구성되는 제 1 필름형 접착층과 제 2 바인더와 제 2 필러로 구성되고, 상기 제 1 필름형 접착층의 위에 배치되는 제 2 필름형 접착층으로 구성되는 전기적 접속 재료이며, 상기 제 1 바인더는 제 1 고분자 수지 재료로 이루어지고, 상기 제 2 바인더가 상기 제 1 고분자 수지 재료보다도 분자량이 작은 제 2 고분자 수지 재료로 이루어지는 것을 특징으로 하는 전기적 접속 재료이다.
청구범위 제 9 항의 발명은 제 2 필름형 접착층에 대해서, 제 1 필름형 접착층에 비해서 작은 점도로 하기 때문에, 제 2 필름형 접착층을 구성하는 제 2 바인더로서 제 1 필름형 접착층을 구성하는 제 1 바인더보다 분자량이 작은 고분자 수 지 재료를 사용하여, 저점도를 실현한다.
청구범위 제 12 항의 발명은 상기 제 1 대상물의 전기 접속 부분과 상기 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 방법으로, 상기 제 1 대상물의 전기 접속 부분에 복수의 도전 입자와 상기 도전 입자를 함유하는 제 1 바인더와 제 1 필러로부터 구성되는 제 1 필름형 접착층과, 상기 제 1 필름형 접착층의 위에, 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층을 배치하는 접착층 배치 단계와, 상기 제 1 필름형 접착층의 상기 도전 입자에 의해, 상기 제 1 대상물의 전기 접속 부분과 상기 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 가열과 가압을 행하는 접속 단계를 포함하는 것을 특징으로 하는 전기적 접속 방법이다.
청구범위 제 12 항의 발명에서는 접착층 배치 단계에 있어서 제 1 필름형 접착층은 제 1 대상물의 전기 접속 부분측에 배치하고, 제 2 필름형 접착층은 제 2 대상물의 전기 접속 부분측에 배치한다.
접속 단계에서는 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분을 제 1 필름형 접착층의 도전 입자에 의해 전기적으로 접속하기 위해서 가열과 가압을 행한다.
이것에 의해, 제 1 필름형 접착층과 제 2 필름형 접착층을 배치하는 것만으로, 제 1 필름형 접착층의 도전 입자가 움직이지 않고, 제 2 필름형 접착층만이 유동할 뿐이며, 제 1 대상물에 다소의 요철이 있더라도 제 1 대상물과 제 2 대상물을 밀착할 수 있고, 제 1 대상물의 전기 접속 부분은 제 2 대상물의 전기 접속 부분에 대하여 제 1 필름형 접착층의 도전 입자를 사용하여, 전기적으로 확실하게 접속할 수 있다.
청구범위 제 13 항의 발명은 청구범위 제 12 항에 기재한 전기적 접속 방법에 있어서, 상기 접속 단계는 상기 제 1 필름형 접착층의 점도와 상기 제 2 필름형 접착층을 상기 제 2 필름형 접착층의 점도가 가장 낮아지는 온도를 중심으로 하는 ±20℃의 온도 범위로 가열하고 가압하는 제 1 가압 가열 단계와, 그 후, 상기 제 1 필름형 접착층과 상기 제 2 필름형 접착층의 반응 개시 온도보다도 높은 온도로 가열하고 가압을 하는 제 2 가압 가열 단계를 갖는다.
청구범위 제 13 항에서는 제 2 필름형 접착층을 제 2 필름형 접착층의 점도가 가장 낮아지는 온도를 중심으로 하는 ±20℃로 가열하고 가압하는 제 1 가압 가열 단계를 행한다. 그리고, 제 2 가압 가열 단계에서는 제 1 필름형 접착층과 제 2 필름형 접착층의 반응 개시 온도보다도 높은 온도로 가열하고 가압한다.
제 1 가압 가열 단계에서는 제 1 필름형 접착층의 점도는 제 2 필름형 접착층의 점도보다 크기 때문에, 제 2 필름형 접착층이 유동화한다. 이 때문에 도전 입자를 갖는 제 1 필름형 접착층에 있어서 도전 입자는 유동화할 수 없고, 도전 입자는 확실하게 예를 들면 회로 기판의 배선 패턴과 전자 부품의 돌기 전극 사이에 개재시킬 수 있다.
그리고 제 2 가압 가열 단계에서는 반응 개시 온도보다도 높은 온도로 가열하고 가압함으로써, 제 1 필름형 접착층과 제 2 필름형 접착층은 완전히 경화된다.
청구범위 제 14 항의 발명은 청구범위 제 13 항에 기재한 전기적 접속 방법 에 있어서, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도와 상기 제 2 필름형 접착층의 점도가 가장 낮아지는 온도를 중심으로 하는 ±20℃의 온도 범위에 있어서도, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도는 상기 제 2 필름형 접착층의 점도보다도 크고, 상기 제 2 필름형 접착층이 유동화하고, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 상기 도전 입자는 유동화할 수 없고, 회로 기판의 배선 패턴과 전자 부품의 돌기 전극 사이에 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층 내의 상기 도전 입자를 개재시켜 전기적으로 접속한다.
청구범위 제 15 항의 발명은 청구범위 제 13 항에 기재한 전기적 접속 방법에 있어서, 상기 가장 낮아지는 온도가 80℃이다.
도 1은 본 발명의 전기적 접속 재료를 갖는 전자 장치의 일예를 도시하는 도면.
도 2는 도 1의 전기적 접속 재료를 사용하여, IC가 프린트 배선판에 대하여 접속되기 전의 상태를 도시하는 도면.
도 3은 IC가 전기적 접속 재료를 통해서 프린트 배선판에 대하여 가압되는 모양을 도시하는 도면.
도 4는 IC가 프린트 배선판에 대하여 전기적 접속 재료를 통해서 압착된 후의 상태를 도시하는 도면.
도 5는 IC가 프린터 배선판에 대하여 완전히 전기적으로 접속된 상태를 도시 하는 도면.
도 6은 본 발명의 전기적 접속 방법의 예를 도시하는 흐름도.
도 7은 전기적 접속 재료를 사용하는 경우의 전기적인 신뢰성의 측정 예를 도시하는 도면.
도 8은 제 1 필름형 접착층의 점도 데이타의 예를 도시하는 도면.
도 9는 제 2 필름형 접착층의 점도 데이타의 예를 도시하는 도면.
도 10a 내지 도 10d는 종래의 전기적 접속 예를 도시하는 도면.
도 11a 내지 도 11d는 종래에 있어서의 전기적 접속 예의 다른 예를 도시하는 도면.
※도면의 주요 부분에 대한 부호의 설명※
2: IC(제 2 대상물) 4: 프린트 배선판(제 1 대상물)
5: 배선 패턴 6: 제 1 필름형 접착층
7: 도전 입자 8: 제 1 바인더
9: 제 2 필름형 접착층 9A: 제 2 바인더
100: 전기 접속 재료 F1: 제 1 필러
F2: 제 2 필러
이하, 본 발명의 적합한 실시예를 첨부 도면에 근거하여 상세하게 설명한다.
또한, 이하에 설명하는 실시예는 본 발명의 적합한 구체적인 예로부터, 기술적으로 바람직한 여러 가지의 한정이 부가되어 있지만, 본 발명의 범위는 이하의 설명에 있어서 특별히 본 발명을 한정하는 취지의 기재가 없는 한, 이 형태에 한정되는 것은 아니다.
도 1은 본 발명의 전기적 접속 재료(100)의 바람직한 실시예에 의해, 전기적으로 접속되는 전자 장치(150)의 일예를 도시하고 있다. 이 전자 장치(150)는 프린트 배선판(4)과 전자 부품의 일례로서 IC(2; 집적 회로)를 구비하고 있다.
프린트 배선판(4)의 한쪽 면(4A)에는 소정 패턴 형상으로 배선 패턴(5)이 형성되어 있다. 이 배선 패턴(5)은 예를 들면 알루미늄이나 구리로 만들어진 전기 배선 패턴이다.
IC(2)는 예를 들면 한쪽 면(2A)에 복수의 돌기 전극(3)이 설치되어 있다. 이 돌기 전극(3)은 범프라고도 불리고 있고, 돌기 전극(3)은 예를 들면 프린트 배선판(4)의 배선 패턴(5)에 대응하게 돌출하여 배치되어 있다.
프린트 배선판(4)은 제 1 대상물에 상당하고, 프린트 배선판(4)의 배선 패턴(5)은 회로 기판의 배선 패턴에 상당한다. 한편, IC(2)는 제 2 대상물에 상당하는 전자 부품이다. 전기적 접속 재료(100)는 프린트 배선판(4)의 배선 패턴(5)과 IC(2)의 돌기 전극(3)을 전기적으로 접속하고 또한 프린트 배선판(4)과 IC(2)를 기계적으로 확실하게 접착하는 기능을 갖고 있다.
다음에, 전기적 접속 재료(100)에 대해서 자세하게 설명한다.
전기적 접속 재료(100)는 제 1 필름형 접착층(6)과 제 2 필름형 접착층(9)을 갖고 있다. 도 1에 도시하는 바와 같이 제 1 필름형 접착층(6)은 제 1 바인더(8)와 도전 입자(7)와 제 1 필러(F1)를 함유한다. 제 2 필름형 접착층(9)은 제 2 바 인더(9A)와 제 2 필러(F2)로 구성된다.
도전 입자(7)를 함유하는 제 1 필름형 접착층(6)은 프린트 배선판(4)의 한쪽 면(4A)에 배치되는 필름형이며, 제 1 필름형 접착층(6)은 배선 패턴(5)을 덮도록 프린트 배선판(4)의 한쪽 면(4A)에 점착된다.
제 1 필름형 접착층(6)의 도전 입자(7)와 제 1 필러(F1)는 제 1 바인더(8) 중에 거의 균일하게 분산하도록 다수 또는 복수 포함되어 있다. 도전 입자(7)는 예를 들면 플라스틱 수지 입자(직경 5㎛)에, Ni(300 내지 1000Å 두께)를 도금하고, 그 위에, Au(300 내지 1000Å 두께)를 도금하는 입자나 Ni의 금속 분말(5 내지 10㎛ 직경)로 만들어진 구 형상의 입자이다.
제 1 필러(F1)에 대해서는 도전 입자(7)보다도 작은 직경 또는 같은 직경이 바람직하다. 제 1 필러(F1)는 접착제의 흡수율을 내리거나 선 팽창율을 내리거나, 전기적 절연성을 갖을 수 있는 재료를 선택함으로써, 회로 기판의 배선 패턴과 전자 부품의 돌기 전극의 전기적 접속 신뢰성을 향상시킬 수 있다. 요컨대 접착제의 흡수율을 내리면, 예를 들면 리플로 로에 따른 생산 공정에 있어서 접착층의 흡습에 의한 패키지 크랙의 발생을 억제할 수 있다.
접착제의 선 팽창율을 내리면, 냉열 스트레스에 의한 제 1 대상물과 제 2 대상물의 선 팽창율의 차에 의해 생긴 응력을 접착층이 완화할 수 있고, 냉열 스트레스에 대한 접속 신뢰성을 향상시킬 수 있다.
그 때문에 효과가 있는 제 1 필러(F1)의 재료는 예를 들면, 실리카 등이 바람직하다.
제 1 바인더(8)는 복수 또는 다수의 도전 입자(7)와 제 1 필러(F1)를 함유하고, 게다가 이동하지 않도록 유지하기 위한 것이다. 제 1 바인더(8)는 전기적 절연성을 갖는다. 예를 들면 열경화형 에폭시 수지로 만들어져 있다.
제 1 바인더(8)의 두께(D)는 도전 입자(7)의 직경(d)과 같은 두께로부터 4배 정도까지의 두께로 설정하는 것이 바람직하다. 이것에 의해, 도전 입자(7)는 전기적 절연층인 제 1 바인더(8)로부터 외부로 돌출하지 않고 제 1 바인더(8)에 완전히 함유되어 유지되고 있다.
도전 입자(7)는 도 1에 도시하는 바와 같이 제 1 바인더(8) 중에, 바람직하게는 균일하게 정렬 또는 분산되어 있다. 제 1 필러(F1)도, 제 1 바인더(8) 중에 균일하게 분산되어 있다.
다음에, 도 1의 제 2 바인더(9A)와 제 2 필러(F2)로 구성되는 제 2 필름형 접착층(9)은 제 1 필름형 접착층(6) 상에 배치되며, 합침으로써 2층 구조체로 되어 있다.
제 2 필름형 접착층(9)은 제 2 바인더(9A)와 제 2 필러(F2)를 구비하고 있다. 제 2 필러(F2)는 제 2 바인더(9A) 속에 균일하게 정렬 또는 분산하여 다수 또는 복수 포함되어 있다.
제 2 필름형 접착층(9)의 제 2 바인더(9A)는 제 1 바인더(8)의 재질과 동일 성분의 접착 재질로 전기적 절연성을 갖는 것을 채용할 수 있다. 제 2 필름형 접착층(9)의 제 1 바인더(8)는 예를 들면 열경화 에폭시 수지로 만들어져 있다. 제 1 바인더(8)와, 제 2 필름형 접착층(9)의 제 2 바인더(9A)는 바람직하게는 가압되고 또한 가열될 때에 동일한 반응을 행하는 동일 반응성 접착제를 채용할 수 있다.
제 2 필름형 접착층(9)의 점도는 바람직하게는 제 1 필름형 접착층(6)의 점도보다도 작게 설정한다. 즉 제 2 필름형 접착층(9)은 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)에 비해 유동성이 높으며, IC(2)가 프린트 배선판(4)의 한쪽 면(4A) 측에 전기적 접속 재료(100)를 통해 가압되었을 때에, 제 2 필름형 접착층(9)만이 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)과 IC(2)의 한쪽 면(2A) 사이에서 유동하여 충전할 수 있도록 되어 있다.
상기와 같은 전기적 접속 재료(100)의 점성 및 유동 특성을 얻기 위해, 제 2 필름형 접착층(9)에 함유된 제 2 필러(F2)는 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)에 함유된 제 1 필러(F1)보다도 큰 직경의 것을 사용한다.
도 8은 도전 입자(7)를 함유하고 있는 제 1 필름형 접착층(6)의 점도 데이타 예를 도시하고 있다. 도 9는 제 2 바인더(9A)와 제 2 필러(F2)로 구성되는 제 2 필름형 접착층(9)의 점도 데이타 예를 도시하고 있다.
도 8과 도 9를 참조하여, 도전 입자를 함유하는 제 1 필름형 접착층(6)의 점도 데이타와 제 2 필름형 접착층(9)의 점도 데이타로부터 분명하듯이, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 점도가 제 2 필름형 접착층(9)의 점도보다도 어느 온도에서도 크다.
도 9의 제 2 필름형 접착층(9)의 점도 데이타는 도 8의 제 1 필름형 접착층(6)의 온도 데이타보다도 전체적으로 점도가 낮다. 이것으로부터 제 2 필름형 접착층(9)은 제 1 필름형 접착층(6)에 비해 유동성이 높다고 할 수 있다.
또한, 이 제 1 바인더(8), 제 2 바인더(9A)의 재료로서 예를 들면 비스페놀형 에폭시 수지, 변성 에폭시 수지, 아민계 경화제와 페녹시 수지 등을 사용할 수 있지만, 다른 예로서 제 2 바인더(9A)는 저분자의 비스페놀형 에폭시 수지를 사용하고, 제 1 바인더(8)는 고분자의 비스페놀형 에폭시 수지를 사용함으로써 점도에 차이를 갖게 할 수 있다.
다음에, 도 2 내지 도 6을 참조하면서, 전기적 접속 재료(100)를 사용하여 IC(2)를 프린트 배선판(4)에 대해 전기적으로 접속하는 접속 방법의 바람직한 실시예에 대해서 설명한다.
도 2 내지 도 5는 전기적 접속 재료(100)를 사용하여 전기적으로 접속하는 방법을 순차 도시하고 있으며, 도 6은 그 전기적 접속 방법을 도시하는 흐름도이다.
도 6의 접착층 배치 단계 S1에서는 도 1 및 도 2에 도시하는 바와 같이 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)이 프린트 배선판(4)의 한쪽 면(4A)에 점착된다. 이 경우에, 제 1 필름형 접착층(6)은 배선 패턴(5)을 덮도록 하여 점착된다. 도전 입자(7)가 제 1 바인더(8) 속에 완전히 함유하고 유지되어 있다. 이것은 제 1 바인더(8) 두께가 도전 입자(7)의 직경과 동일하든지 4배 정도 갖고 있기 때문이다.
제 1 필름형 접착층(6) 상에 제 2 필름형 접착층(9)이 뻗치며, 제 1 필름형 접착층(6)과 제 2 필름형 접착층(9)의 2층 구조 상태로 되어 있다.
도 6의 위치 맞춤 단계 S2에서는 도 2와 도 1과 같이, IC(2)가 프린트 배선판(4)에 대해 위치 결정된다. 즉, IC(2)의 돌기 전극(3)이 배선 패턴(5)에 대응하는 위치에 위치 결정된다.
도 6의 접속 단계 S3은 제 1 가압 가열 단계 S4와 제 2 가압 가열 단계 S5를 갖고 있다.
제 1 가압 가열 단계 S4에서는 도 3에 도시하는 바와 같이 IC(2)가 도전 입자(7)를 함유하는 제 1 필름형 접착층(6) 상에 놓임으로써, 제 2 필름형 접착층(9)이 흘러 퍼져가서, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)은 그 형을 유지한다.
따라서, 제 2 필름형 접착층(9)은 도 3과 같이 IC(2)의 한쪽 면(2A)과 제 1 필름형 접착층(6) 사이에 채워진다. 이것은 제 2 필름형 접착층(9)의 점도가 제 1 필름형 접착층(6)에 비해 저점도이기 때문에, 제 2 필름형 접착층(9)만이 주위로 퍼져 가고, 제 2 필름형 접착층(9)이 IC(2)의 한쪽 면(2A)과 제 1 필름형 접착층(6) 사이에 채워지기 때문이다. 도 3의 상태에서는 제 2 필름형 접착층(9)은 임시로 경화시켜 둘 뿐이다.
이 때에 가하는 온도는 제 2 바인더(9A)와 제 2 필러(F2)로 이루어지는 제 2 필름형 접착층(9)의 점도가 가장 낮아지는 온도이든지 그 부근의 온도 범위이다. 예를 들면 도 9에 도시하는 바와 같이 제 2 필름형 접착층(9)의 점도가 가장 낮아지는 온도는 80℃이며, 80℃를 중심으로 하는 부근의 온도 범위 ±20℃에서는 전기적 접속 신뢰성이 좋기 때문에, 60 내지 100℃ 사이의 온도 범위에서 가열하여 가압한다. 가열 시의 온도, 예를 들면 80℃에서 가열 시간은 예를 들면 5초 정도이다.
그 때의 압력은 프린트 배선판(4)의 배선 패턴(5)과 IC(2)의 돌기 전극(3) 사이에 개재하는 도전 입자(7)를 제 2 가압 가열 단계 S5 후에 예를 들면 2㎛ 이상 변형시킬 정도나 그 이하의 압력, 예를 들면 프린트 배선판(4)의 배선 패턴(5)과 도전 입자(7)를 통해 접속하는 IC(2)의 돌기 전극(3) 면의 면적에 대해, 10kgf/mm2(100Pa)를 부여하여 가열하면서 가압하게 된다.
다음에, 도 6의 제 2 가압 가열 단계 S5에서는 도 4에 도시하는 바와 같이, 압력은 프린트 배선판(4)의 배선 패턴(5)과 IC(2)의 돌기 전극(3) 사이에 개재하는 도전 입자(7)를 제 2 가압 가열 단계 S5 후에 예를 들면 2㎛ 이상 변형시킬 수 있을 정도로 주어짐과 동시에, 제 1 바인더(8)와 제 2 필름형 접착층(9)은 보다 높은 온도로 가열된다.
이 때의 온도는 제 1 바인더(8)와 제 2 필름형 접착층(9)의 반응 개시 온도보다도 높은 온도, 예를 들면 180℃ 내지 230℃에서 20초 내지 30초로 가열을 행한다.
이로써, 예를 들면, 그 때의 압력은 프린트 배선판(4)의 배선 패턴(5)과 도전 입자(7)를 통해 접속하는 IC(2)의 돌기 전극(3) 면의 면적에 대해, 10 내지 15kgf/mm2(150Pa) 정도의 압력을 가한다. 이로써 제 1 필름형 접착층(6)의 제 1 바인더(8)와 제 2 필름형 접착층(9)의 제 2 바인더(9A)는 바람직하게는 동일 또는 유사한 성분이기 때문에 거의 동시에 경화 시킬 수 있다.
이 결과, 도 5에 도시하는 바와 같이 각 돌기 전극(3)은 배선 패턴(5)에 대해 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 도전 입자(7)를 사용하여 전기적으로 확실하게 접속할 수 있다.
이렇게, IC(2)를 프린트 배선판(4) 측에 가압하면서 가열할 때에, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)은 유동하지 않고, 제 2 필름형 접착층(9)만이 바깥 측으로 유동함으로써, IC(2)와 프린트 배선판(4)에 다소의 요철이 있었다해도 IC(2)와 프린트 배선판(4)의 전기적인 절연성을 충분히 확보할 수 있다.
제 1 필름형 접착층(6)이 아니라, 제 2 필름형 접착층(9)만이 유동함으로써, IC(2)와 프린트 배선판(4)에 다소의 요철이 있었다해도, IC(2)와 프린트 배선판(4) 사이에 빈 구멍(공기 영역)이 모두 바인더와 필러로 충전되기 때문에 신뢰성이 향상된다.
더구나 가압 및 가열함으로써, 제 2 필름형 접착층(9) 및 제 1 바인더(8)가 경화함으로써, 접착성을 갖는 이들 제 2 필름형 접착층(9)과 제 1 필름형 접착층(6)이 IC(2)를 프린트 배선판(4) 측에 확실하게 접착하여 고정할 수 있다.
도 3의 제 1 가압 가열 단계 S4에 있어서, 돌기 전극(3)과 배선 패턴(5) 사이에는 도전 입자(7)가 삽입되도록 위치되어 있다. 그리고 도 4에 있어서, 제 1 가압 가열 단계 S4와 동등 또는 강하게 가압이 행해지면, 돌기 전극(3)과 배선 패턴(5) 사이에 위치하고 있는 도전 입자(7)만이 돌기 전극(3)과 배선 패턴(5) 사이에 삽입되어 전기적으로 접속되며, 그 이외의 도전 입자(7)는 그 주위로 약간 이동한다.
여기서, 제 2 필름형 접착층(9)에 함유되는 제 2 필러(F2)의 직경은 예를 들면 평균 1.8㎛에서 최대 8㎛이며, 제 1 가압 가열 단계 S4에서 유동한다. 그리고, 제 1 필름형 접착층(6)에 함유되어 있는 도전 입자(7)의 직경이 예를 들면 5㎛이며, 제 1 필러(F1)의 직경은 평균 1.2㎛에서 최대 5㎛ 이하이다.
제 2 가압 가열 단계 S5 후에, 돌기 전극(3)과 배선 패턴(5) 사이에 위치하고 있는 도전 입자(7)만이 돌기 전극(3)과 배선 패턴(5) 사이에 삽입된다.
IC(2)와 프린트 배선판(4)에 다소의 요철이 있었다해도, IC(2)와 프린트 배선판(4)의 전극 사이에는 도전 입자(7)가 개재하기 때문에, 각각의 전극 요철을 흡수하고, 접속 신뢰성을 충분히 확보하여 전기적으로 확실하게 접속할 수 있다.
상술한 본 발명의 바람직한 실시예에 있어서, 도전 입자를 함유하는 필름형 접착층의 두께는 도전 입자 직경과 거의 동일한 두께에서 4배 정도까지의 두께로 설정함으로써, 도전 입자(7)는 제 1 바인더(8)로부터는 노출하여 탈락하지 않고, IC(2)의 돌기 전극(3)과 프린트 배선판(4)에 형성된 배선 패턴(5) 사이에 도전 입자(7)가 보다 확실하게 삽입된다.
상술한 본 발명의 바람직한 실시예에 있어서, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 점도를 높게 하고, 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층(9)의 점도를 작게 함으로써, 가열 가압 시에 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층(9)이 유동하기 쉬워지기 때문에, IC의 돌기 전극(3)과 프린트 배선판(4)에 형성된 배선 패턴(5) 사이에 도전 입자(7)가 확실하게 삽입된다.
제 2 필름형 접착층(9)의 점도를 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 점도보다도 작게 하기 위해서는 제 2 필름형 접착층(9)에 함유하는 제 2 필러(F2)의 직경을 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)에 함유하는 제 1 필러(F1)의 직경보다도 크게 함으로써, 제 1 및 제 2 필름형 접착층의 각 바인더 성분이 동일해도 제 1 필름형 접착층의 점도와 제 2 필름형 접착층의 점도에 차이를 갖게 할 수 있다.
또한, 접착층에 함유되어 있는 필러는 접착제의 흡수율을 내리거나, 선 팽창율을 내릴 수 있는 재료를 선택함으로써, 회로 기판의 배선 패턴과 전자 부품의 돌기 전극의 전기적 접속 신뢰성을 향상시킬 수 있다. 그 때문에 효과가 있는 재료는 예를 들면, 실리카, 알루미나를 비롯한 세라믹스 등이 유효하다.
상술한 본 발명의 바람직한 실시예에 있어서, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 제 1 바인더(8) 성분과 제 2 필름형 접착층(9)의 제 2 바인더(9A) 성분은 동등 또는 거의 동등한 성분으로 이루어짐으로써, 가열 시의 유동 시에 제 1 바인더(8)와, 제 2 바인더(9A)와 제 2 필러(F2)로 구성되는 제 2 필름형 접착층(9)이 혼합해도 접속 신뢰성에 악영향이 미치지 않는다.
상술한 본 발명의 바람직한 실시예에 있어서, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 점도가 제 2 필름형 접착층(9)의 점도보다도 크면, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)의 점도와 제 2 필름형 접착층(9)의 점 도가 가장 낮아지는 온도와 그 온도의 부근 범위(±20℃)에서, 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)은 필름 형상을 유지할 수 있으며, IC(2)의 돌기 전극(3)과 프린트 배선판(4)에 형성된 배선 패턴(5) 사이에 도전 입자(7)가 확실하게 삽입된다.
상술한 바와 같이 본 발명에 의하면, 프린트 배선판(4)에 형성된 배선 패턴(5)의 다소의 요철에도 불구하고, 도전 입자(7)를 통한 전기적인 접속을 할 수 있는 전기 접속 부재 및 전기 접속 방법을 실현할 수 있다.
점도가 높은 필름형 접속 수지인 도전 입자(7)를 함유하는 제 1 필름형 접착층(6)과, 점도가 낮은 접속 수지인 제 2 필름형 접착층(9)을 사용함으로써, 베어 칩과 같은 전자 부품의 돌기 전극과 대상물인 도전 패턴 사이에 있어서, 도전 입자(7)를 개재시켜 전기적 도통을 확실하게 얻을 수 있다.
도전 입자 직경과 거의 동일한 두께에서 4배 정도까지의 두께로 설정된 제 1 필름형 접착층(6)과, 그 접착층 상에 배치된 상기 접착층의 바인더 성분과 동일한 반응성 접착제로 이루어지는 제 2 필름형 접착층(9)과, 대상물의 배선 패턴과 IC의 돌기 전극이 마주 대하도록 위치 맞춤을 행하며, 가압 후, 가열 가압에 의해, 전기적인 접속을 확실하게 행한다.
또한, 제 1 가압 가열 단계는 제 1 필름형 접착층(6)의 점도와 제 2 필름형 접착층(9)의 점도가 가장 낮아지는 온도와 그 부근의 온도 범위(±20℃)에서 행한 후에, 제 2 가압 단계에서는 제 1 필름형 접착층(6)의 제 1 바인더(8)와 제 2 필름형 접착층(9)의 제 2 바인더(9A)의 반응 개시 온도 이상으로 가열함으로써, 양 접착층은 효율 좋게 경화할 수 있다.
이 결과 최초 가압 시에, 제 1 필름형 접착층(6)의 제 1 바인더(8) 성분과 동일한 반응성 접착제로 이루어지는 제 2 바인더(9A)를 갖는 제 2 필름형 접착층(9)만이 유동하며, IC의 돌기 전극과 대상물인 배선 패턴이 제 1 필름형 접착층(6)의 도전 입자(7)를 통해 전기적으로 접속된다.
본 발명의 실시예에 있어서는 도전성을 갖는 제 1 필름형 접착층(6)은 도전 입자(7)의 직경과 거의 동일한 두께에서 4배 정도까지의 두께로 설정하고 있다.
이 결과 파인 피치로 전기적으로 접속할 때에, 전기적인 접속에 기여하는 도전 입자만 존재함으로써, 그 접착층에 존재하는 도전 입자 수를 늘릴 수 있다. 또한, 종래의 접착 부재보다 토탈 도전 입자 수를 감소할 수 있기 때문에, 인접 전극에서의 절연성이 보다 확보하기 쉬워졌다.
이로써, 도전 입자가 도전 입자를 함유하는 필름형 접착층으로부터 돌출해버리는 일이 없어진다.
본 발명의 실시예에서는 바람직하게는 도전 입자는 거의 균일 입자 직경을 가지고, 바인더와 필러로 구성되는 필름형 접착제의 재질은 도전 입자를 함유하는 필름형 접착제의 바인더 재질과 동일한 접착제 또는 유사한 접착제이다.
이로써, 2층 필름형 접착층의 바인더는 가압하고 가열함으로써 반응하여 제 1 대상물과 제 2 대상물을 접착할 수 있다. 그리고 도전 입자가 거의 균일한 입자 직경을 갖고 있기 때문에, 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분은 확실하게 도전 입자를 삽입하는 형으로, 들뜨는 일도 없이 전기적으로 접속할 수 있다.
가령, 제 2 필름형 접착층의 제 2 바인더 재질이 제 1 필름형 접착층의 제 1 바인더의 재질과 다른 것이면, 양 바인더가 혼합되면서 경화한 후, 접속 신뢰성 상 문제를 초래할 가능성이 우려된다.
제 2 필름형 접착층의 점도는 바람직하게는 가열 프로세스 중에서, 제 2 필름형 접착층의 점도가 제 1 필름형 접착층의 점도보다도 극단적으로 낮아진다.
제 2 필름형 접착층의 점도는 반드시 실온에서 낮은 것이 요구되는 것이 아니라, 열 압착 프로세스 중에, 제 1 필름형 접착층의 점도보다도 극단적으로 낮아지는 것이 필요하다. 반대로, 실온에서 점도가 너무 낮으면 점착 작업하기 어려워진다.
제 1 필름형 접착층의 두께는 도전 입자에 의해 확보할 수 있는 두께면 되며, 제 2 필름형 접착층은 제 1 대상물과 제 2 대상물 사이에 갭이 존재하지 않는 두께로, 확실하게 충전되어야만 한다.
제 2 바인더의 점도가 제 1 바인더의 점도보다도 작게 설정되어 있기 때문에, 제 1 대상물과 제 2 대상물 사이에 있어서, 가열 가압함으로써 제 2 필름형 접착층이 우선하여 흐르기 때문에, 도전 입자를 갖는 제 1 필름형 접착층이 움직이지 않아, 도전 입자는 확실하게 그 위치를 유지할 수 있다.
제 2 필름형 접착층에 함유되어 있는 제 2 필러의 함유량은 제 1 필름형 접착층에 함유되어 있는 제 1 필러량보다도 적게 설정되어 있다. 제 2 필러의 함유량이 제 1 필러의 함유량보다도 적게 설정되어 있기 때문에, 함유량이 적은 제 2 필러를 갖는 제 2 필름형 접착층의 점도는 작고, 제 1 필러를 갖는 제 1 필름형 접착층의 점도는 크게 할 수 있다.
도 7은 본 발명의 전기적 접속 재료를 사용하여 전기적 접속한 경우에 있어서, 시간 경과에 대한 불량률의 측정 결과, 즉 전기적 접속 재료를 사용하는 것에 의한 전기적인 접속 신뢰성 강화의 예를 도시하고 있다.
도 7에 있어서, 도 1의 프린트 배선판(4)을 베이크하지 않은 경우에는 프린트 배선판(4)에 포함되어 있는 수분이 제 1 필름형 접착층과 제 2 필름형 접착층 측으로 들어가버리기 때문에, 접착층에 수분이 들어가면 경화 물성을 악화시킬 가능성이 있을 뿐만 아니라, 대상물과의 접착력이 대폭 저하하여, 그 결과, 리플로 내열성이나 온도 사이클 수명이 극단적으로 나빠진다. 도 1의 프린트 배선판(4)은 예를 들면 210℃에서 베이킹하는 것이 바람직하다.
도 7에 있어서의 직선(L1)은 도 1의 프린트 배선판(4)과 IC(2)를 예를 들면 80℃에서 가 압착하고, 그리고 210℃에서 본 압착한 예를 도시하고 있다.
도 7의 직선(L2)은 프린트 배선판(4)과 IC(2)를 예를 들면 130℃에서 가 압착하고, 210℃에서 본 압착한 예를 도시하고 있다.
직선(L3)은 210℃에서 컨스턴스 히트했을 때의 결과이다.
직선(L1)과 직선(L2)은 직선(L3)을 삽입하여 반대 측에 있으며, 직선(L1)은 직선(L2)에 비해 전기적인 접속 신뢰성을 장시간 유지할 수 있다. 즉 직선(L1)은 전기적인 접속 신뢰성이 높지만, 직선(L2)에서는 전기적인 접속 신뢰성은 저하해버린다. 이것은 130℃의 점도는 제 1 필름형 접착층과 제 2 필름형 접착층의 점도에 차이가 생기지 않기(도 8과 도 9 참조) 때문에, 확실하게 도전 입자를 접속할 수 없는 것을 의미한다. 또한, 어중간한 접착제 경화가 진행되어 버려, 그 후의 본 압착(210℃)에서, 이상적인 경화 상태에서 경화할 수 없으며, 결과적으로 접속 신뢰성이 컨스턴트 히트한 결과 데이타인 직선(L3)보다도 직선(L2)은 나빠져 버린다.
그런데 본 발명은 상기 실시예에 한정되는 것은 아니다.
상술한 실시예에서는 제 1 대상물이 배선 패턴(5)을 갖는 프린트 배선판(4)이고, 제 2 대상물이 돌기 전극(3)을 갖는 IC(2)이지만, 각각 별도의 것을 채용할 수 있다. 예를 들면 제 1 대상물로서는 프린트 배선판(4) 대신에, 배선 패턴(5)을 갖는 글래스 기판과 같은 다른 종류의 것을 채용할 수도 있다. 또한 제 2 대상물로서는 IC(2) 대신에 다른 형태의 전자 부품을 채용할 수도 있다.
또한 돌기 전극(3)의 형은 도금 범프와 같은 것을 채용할 수 있다. 도전 입자(7)의 형상은 구형에 한하지 않고 다른 형식의 것도 채용할 수 있다.
본 발명은 상술한 실시예에 한하지 않고 본 발명의 요지를 일탈하지 않는 그 밖의 각종 구성을 채용할 수 있는 것은 물론이다.

Claims (15)

  1. 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 재료이고,
    상기 제 1 대상물에 배치하는 필름형 접착층으로, 복수의 도전 입자와 상기 도전 입자를 함유하는 제 1 바인더와 제 1 필러로 구성되는 제 1 필름형 접착층과,
    상기 제 1 필름형 접착층 상에 배치되며, 상기 제 1 바인더보다 점도가 낮은 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층으로 구성되는 것을 특징으로 하는 전기적 접속 재료.
  2. 제 1 항에 있어서, 상기 도전 입자는 균일 입자 직경을 갖는 것을 특징으로 하는 전기적 접속 재료.
  3. 제 1 항에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 재질은 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 상기 제 1 바인더의 재질과 동일한 접착제 또는 유사한 접착제인 것을 특징으로 하는 전기적 접속 재료.
  4. 제 1 항에 있어서, 상기 제 2 필름형 접착층의 점도는 가열 프로세스 중에서, 상기 제 2 필름형 접착층의 점도가 상기 제 1 필름형 접착층의 점도보다도 극 단적으로 낮아지는 것을 특징으로 하는 전기적 접속 재료.
  5. 제 1 항에 있어서, 상기 도전 입자를 함유하는 제 1 필름형 접착층의 두께는 상기 도전 입자 직경과 동일한 두께에서 4배까지의 두께로 설정되는 것을 특징으로 하는 전기적 접속 재료.
  6. 제 3 항에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 점도를 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도보다도 작게 설정하기 때문에, 상기 제 2 필러의 직경은 상기 제 1 필러의 직경보다도 크게 설정되는 것을 특징으로 하는 전기적 접속 재료.
  7. 제 3 항에 있어서, 상기 제 2 바인더와 상기 제 2 필러로 구성되는 상기 제 2 필름형 접착층의 점도를 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도보다도 작게 설정하기 때문에, 상기 제 2 필러의 함유량은 상기 제 1 필러의 함유량보다 적게 설정되는 것을 특징으로 하는 전기적 접속 재료.
  8. 제 1 항에 있어서, 상기 제 1 필러와 상기 제 2 필러는 접착제의 흡수율을 내리거나, 수지율을 내리는 재질인 것을 특징으로 하는 전기적 접속 재료.
  9. 제 1 항에 있어서, 상기 제 1 대상물의 전기 접속 부분은 회로 기판의 배선 패턴이고, 상기 제 2 대상물의 전기 접속 부분은 전자 부품의 돌기 전극이며, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층 내의 상기 도전 입자는 상기 회로 기판의 배선 패턴과 상기 전자 부품의 돌기 전극을 전기적으로 접속하는 것을 특징으로 하는 전기적 접속 재료.
  10. 제 1 항에 있어서, 상기 도전 입자를 함유하는 상기 제 1 바인더와 상기 제 2 필름형 접착층의 상기 제 2 바인더는 동일 또는 동등한 성분인 것을 특징으로 하는 전기적 접속 재료.
  11. 제 1 바인더와 제 1 필러로 구성되는 제 1 필름형 접착층과,
    제 2 바인더와 제 2 필러로 구성되며, 상기 제 1 필름형 접착층 상에 배치되는 제 2 필름형 접착층으로 구성되는 전기적 접속 재료로서, 상기 제 1 바인더는 제 1 고분자 수지 재료로 이루어지며, 상기 제 2 바인더가 상기 제 1 고분자 수지 재료보다도 분자량이 작은 제 2 고분자 수지 재료로 이루어지는 것을 특징으로 하는 전기적 접속 재료.
  12. 제 1 대상물의 전기 접속 부분과 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위한 전기적 접속 방법으로서,
    상기 제 1 대상물의 전기 접속 부분에 복수의 도전 입자와 상기 도전 입자를 함유하는 제 1 바인더와 제 1 필러로 구성되는 제 1 필름형 접착층과, 상기 제 1 필름형 접착층 상에 제 2 바인더와 제 2 필러로 구성되는 제 2 필름형 접착층을 배치하는 접착층 배치 단계와,
    상기 제 1 필름형 접착층의 상기 도전 입자에 의해, 상기 제 1 대상물의 전기 접속 부분과 상기 제 2 대상물의 전기 접속 부분을 전기적으로 접속하기 위해 가열과 가압을 행하는 접속 단계를 포함하는 것을 특징으로 하는 전기적 접속 방법.
  13. 제 12 항에 있어서, 상기 접속 단계는 상기 제 1 필름형 접착층과 상기 제 2 필름형 접착층을 상기 제 2 필름형 접착층의 점도가 가장 낮아지는 온도를 중심으로 하는 ±20℃의 온도 범위에서 가열하고 가압하는 제 1 가압 가열 단계와,
    그 후, 상기 제 1 필름형 접착층과 상기 제 2 필름형 접착층의 반응 개시 온도보다 높은 온도로 가열하고 가압하는 제 2 가압 가열 단계를 갖는 것을 특징으로 하는 전기적 접속 방법.
  14. 제 13 항에 있어서, 상기 제 2 필름형 접착층의 점도가 가장 낮아지는 온도를 중심으로 하는 ±20℃의 온도 범위에 있어서도, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 점도는 상기 제 2 필름형 접착층의 점도보다도 크며, 상기 제 2 필름형 접착층이 유동화하고, 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층의 상기 도전 입자는 유동화하지 않으며, 회로 기판의 배선 패턴과 전자 부품의 돌기 전극 사이에 상기 도전 입자를 함유하는 상기 제 1 필름형 접착층 내 의 상기 도전 입자를 개재시켜 전기적으로 접속하는 것을 특징으로 하는 전기적 접속 방법.
  15. 제 13 항에 있어서, 상기 제 2 필름형 접착층의 점도가 가장 낮아지는 온도가 80℃인 것을 특징으로 하는 전기적 접속 방법.
KR1020017015002A 2000-03-23 2001-03-23 전기적 접속 재료 및 전기적 접속 방법 KR100738246B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000087104 2000-03-23
JPJP-P-2000-00087104 2000-03-23

Publications (2)

Publication Number Publication Date
KR20020022676A KR20020022676A (ko) 2002-03-27
KR100738246B1 true KR100738246B1 (ko) 2007-07-12

Family

ID=18603168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015002A KR100738246B1 (ko) 2000-03-23 2001-03-23 전기적 접속 재료 및 전기적 접속 방법

Country Status (6)

Country Link
EP (1) EP1189308B1 (ko)
JP (1) JP4411819B2 (ko)
KR (1) KR100738246B1 (ko)
DE (1) DE60127056T2 (ko)
TW (1) TW492215B (ko)
WO (1) WO2001071854A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684169B1 (ko) * 2005-08-11 2007-02-20 삼성전자주식회사 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법
JP5311772B2 (ja) * 2007-06-27 2013-10-09 デクセリアルズ株式会社 接着フィルム
JP5226562B2 (ja) * 2008-03-27 2013-07-03 デクセリアルズ株式会社 異方性導電フィルム、並びに、接合体及びその製造方法
JP4623224B2 (ja) * 2008-06-26 2011-02-02 日立化成工業株式会社 樹脂フィルムシート及び電子部品
WO2010098324A1 (ja) 2009-02-27 2010-09-02 ソニーケミカル＆インフォメーションデバイス株式会社 半導体装置の製造方法
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
JP5631654B2 (ja) * 2010-07-28 2014-11-26 デクセリアルズ株式会社 実装体の製造方法及び接続方法
WO2015056754A1 (ja) * 2013-10-17 2015-04-23 デクセリアルズ株式会社 異方性導電接着剤及び接続構造体
JP6307308B2 (ja) * 2014-03-06 2018-04-04 デクセリアルズ株式会社 接続構造体の製造方法、及び回路接続材料

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279388A (ja) * 1995-04-04 1996-10-22 Idemitsu Kosan Co Ltd 電気回路の接続方法
JPH0946028A (ja) * 1995-07-31 1997-02-14 Nec Corp 端子接続方法およびこの方法により製造される回 路基板
JPH09199205A (ja) * 1996-01-12 1997-07-31 Nippon Kokuen Kogyo Kk ファインピッチヒートシールコネクタ用三層構造導電異方性帯状部材およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
US4643843A (en) * 1985-06-03 1987-02-17 Lowdon Harold L Preparation for improving the reliability of electrical connections
JPS6215777A (ja) * 1985-07-12 1987-01-24 日本写真印刷株式会社 フイルム状コネクタ及びその製造方法
JPH0770252B2 (ja) * 1988-01-28 1995-07-31 信越ポリマー株式会社 熱接着性可撓性配線部材
US5371327A (en) * 1992-02-19 1994-12-06 Shin-Etsu Polymer Co., Ltd. Heat-sealable connector sheet
JP2888466B2 (ja) * 1992-04-07 1999-05-10 信越ポリマー株式会社 ヒートシールコネクターの製造方法
JPH0685337B2 (ja) * 1992-10-30 1994-10-26 信越ポリマー株式会社 ヒートシールコネクター
CA2158941A1 (en) * 1994-01-27 1995-08-03 Ciaran Bernard Mcardle Compositions and methods for providing anisotropic conductive pathways and bonds between two sets of conductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279388A (ja) * 1995-04-04 1996-10-22 Idemitsu Kosan Co Ltd 電気回路の接続方法
JPH0946028A (ja) * 1995-07-31 1997-02-14 Nec Corp 端子接続方法およびこの方法により製造される回 路基板
JPH09199205A (ja) * 1996-01-12 1997-07-31 Nippon Kokuen Kogyo Kk ファインピッチヒートシールコネクタ用三層構造導電異方性帯状部材およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EP Search Report

Also Published As

Publication number Publication date
WO2001071854A1 (en) 2001-09-27
EP1189308A4 (en) 2005-06-08
DE60127056T2 (de) 2007-11-08
EP1189308B1 (en) 2007-03-07
TW492215B (en) 2002-06-21
DE60127056D1 (de) 2007-04-19
EP1189308A1 (en) 2002-03-20
KR20020022676A (ko) 2002-03-27
JP4411819B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
US7078807B2 (en) Electrical connection materials and electrical connection methods
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP4617978B2 (ja) 配線基板の製造方法
CN101889336B (zh) 电气元件的安装方法和安装装置
KR19990036235A (ko) 반도체 소자의 실장 방법
KR20030080035A (ko) 전기 장치 제조 방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100738246B1 (ko) 전기적 접속 재료 및 전기적 접속 방법
WO2010016170A1 (ja) 圧着装置、圧着方法、実装体および押圧板
KR100629663B1 (ko) 반도체 장치 및 그 제조 방법
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP5608504B2 (ja) 接続方法及び接続構造体
JP4378788B2 (ja) Ｉｃチップの接続方法
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
JP2000100865A (ja) 半導体装置およびその製造方法
EP4075485A1 (en) Method for manufacturing electronic component
JP4566573B2 (ja) 部品実装構造および部品実装方法
JP2007141914A (ja) プリント配線基板間の接続方法
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
CN116711066A (zh) 半导体封装及其制造方法
JP2004095832A (ja) フリップチップ実装方法
JP2003282811A (ja) 半導体実装モジュール
JP2001135672A (ja) 異方性導電接続体、製造方法およびペースト状接続材料
JP2003327937A (ja) 導電性接着剤、並びにこれを用いた部品接合構造および方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110627

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee